

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6398776号
(P6398776)

(45) 発行日 平成30年10月3日(2018.10.3)

(24) 登録日 平成30年9月14日(2018.9.14)

(51) Int.Cl.

F 1

A 6 3 F 5/04 (2006.01)

A 6 3 F 5/04 5 1 2 Z

請求項の数 1 (全 108 頁)

(21) 出願番号 特願2015-29028 (P2015-29028)
 (22) 出願日 平成27年2月17日(2015.2.17)
 (65) 公開番号 特開2016-150113 (P2016-150113A)
 (43) 公開日 平成28年8月22日(2016.8.22)
 審査請求日 平成29年3月27日(2017.3.27)

(73) 特許権者 390031783
 サミー株式会社
 東京都品川区西品川一丁目1番1号住友不
 動産大崎ガーデンタワー
 (74) 代理人 100105315
 弁理士 伊藤 温
 (72) 発明者 坪田 亮一
 東京都豊島区東池袋三丁目1番1号サンシ
 ャイン60 サミー株式会社内
 (72) 発明者 松田 健二
 東京都豊島区東池袋三丁目1番1号サンシ
 ャイン60 サミー株式会社内
 (72) 発明者 小幡 直輝
 東京都豊島区東池袋三丁目1番1号サンシ
 ャイン60 サミー株式会社内
 最終頁に続く

(54) 【発明の名称】 遊技機

(57) 【特許請求の範囲】

【請求項1】

複数のリールと、
 スタートスイッチと、
 複数のストップスイッチと、
 遊技の進行を制御する主遊技制御手段と
 を備えた遊技機であって、
 主遊技制御手段は、
 前記スタートスイッチが操作されたことに基づき役抽選を行う役抽選手段
 を備え、

前記役抽選手段により決定された当選役に関する情報を、所定のRAM領域にて記憶す
 るよう構成されており、

当選役に関する情報として、所定種類の当選役に関する第一の情報と、当該所定種類の
 当選役とは異なる特定種類の当選役に関する第二の情報とを有し、前記所定のRAM領域
 における第一の記憶領域にて第一の情報を記憶可能とし、前記所定のRAM領域における
 第二の記憶領域にて第二の情報を記憶可能に構成されており、

前記所定のRAM領域における第三の記憶領域にて、所定の最小遊技時間を計時するた
 めの値を記憶可能に構成されており、

第三の記憶領域の値が0であって、規定数の遊技媒体が賭けられた状況下で前記スター
 トスイッチが操作された場合には、前記所定の最小遊技時間を計時するための値として特

定値を第三の記憶領域に記憶した後に、前記所定の R A M 領域における第四の記憶領域に所定値を記憶可能とし、

第三の記憶領域の値が 0 より大きい値であって、規定数の遊技媒体が賭けられた状況下で前記スタートスイッチが操作された場合には、第三の記憶領域の値が 0 となった後、前記所定の最小遊技時間を計時するための値として前記特定値を第三の記憶領域に記憶した後に、前記所定の R A M 領域における第四の記憶領域に前記所定値を記憶可能とし、

第四の記憶領域に記憶されている値は、更新条件を満たしたときに更新可能に構成され、

第一の記憶領域に第一の情報が記憶され、第二の記憶領域に第二の情報が記憶されている状況下において、

第四の記憶領域の値が 0 でなく且つ第四の記憶領域の値が所定範囲内である場合には、第一の情報に対して第一のビット位置に 1 をセットした情報を出力するための処理を実行可能とし、

第四の記憶領域の値が 0 でなく且つ第四の記憶領域の値が前記所定範囲とは異なる特定範囲内である場合には、第二の情報に対して第二のビット位置に 1 をセットした情報を出力するための処理を実行可能とし、

第四の記憶領域の値が 0 である場合には、当該値に基づく情報を出力するための処理を実行可能とするよう構成されている

ことを特徴とする遊技機。

【発明の詳細な説明】

【技術分野】

【0001】

遊技機に関する。

【背景技術】

【0002】

回胴式遊技機（スロットマシン）は、所定数の遊技メダルを投入後に遊技開始指示装置（スタートレバー）が操作されたことを契機として、複数の図柄が外周上に配置された複数列の回胴（リール）が回転動作し、当該回転動作を停止させるための回胴停止装置（ストップボタン）を駆使して回胴を停止させた結果、有効ライン上に所定の図柄の組合せ（例えば「777」）が並んだ場合には、通常遊技状態よりも遊技者にとって利益状態の高い特別遊技状態（通常時よりも当選役の抽選確率が上昇する遊技状態）に移行するタイプのものが一般的である。ここで、スロットマシンにおいては、遊技の興趣性を高めるための演出用の画像等が、リールの回転動作及び停止動作とシンクロした形で、液晶等のディスプレイ上にて表示される場合があり、ストップボタン等を操作した際に、リール上に表示された図柄とディスプレイ上に表示された演出用の画像等とを見比べながら、遊技の結果を予測して楽しむよう構成されているものが多い。

【0003】

また、ぱちんこ遊技機は、始動口（スタートチャッカー）に遊技球が入球したことを契機として、7セグ等の表示部上で「特別図柄」と称される図柄が変動表示され、当該特別図柄が特定態様（例えば「7」）となった場合、通常遊技状態よりも遊技者にとって利益状態の高い特別遊技状態（通常時は閉状態にある大入賞口（アタッカー）が所定条件で開放する内容の遊技）に移行するタイプの、いわゆる「デジパチ」と呼ばれている機種（従来の「第一種遊技機」）が一般的である。ここで、遊技者の利益に直結する特別図柄の表示制御の負担を軽減するために、前記の「特別図柄」とは別に、遊技の興趣性を高めるための演出用の「装飾図柄」と称される図柄が、前記特別図柄の変動とシンクロした形で、前記表示部よりもサイズが大きい液晶等のディスプレイ上で変動表示される場合がある。そして、特別図柄の変動が開始されると装飾図柄もこれに合わせて変動を開始し、特別図柄が特定態様（例えば「7」）で停止した場合、装飾図柄もこれに合わせて所定態様（例えば「777」）で停止することとなる。そして、装飾図柄が所定態様で停止したことにより、特別遊技へ移行が確定したことを遊技者が明確に認識できるよう構成されているも

10

20

30

40

50

のが多い。

【 0 0 0 4 】

このような仕組みはこの種の多くの遊技機で共通するのであるが、遊技機の動作制御等を司るプログラム容量は、不正プログラムの混入防止（遊技機メーカーが提供するプログラムの正当性保障）の観点からその容量上限が厳しく規制されていると共に、遊技性仕様を実装するためのプログラムの他にも、出玉試験（遊技者の射幸心を著しく煽るような社会的不適合機でないことを認定するための試験）のみに供される出玉試験用プログラムも数多く実装されている。

【 先行技術文献 】

【 特許文献 】

10

【 0 0 0 5 】

【 特許文献 1 】 特開 2 0 1 4 - 1 0 0 4 1 0

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 6 】

しかしながら、現状では、出玉試験用プログラムが煩雑となっていることに起因して、出玉試験用プログラムの正当性を検証することが困難となっているという課題が存在する。

【 課題を解決するための手段 】

【 0 0 0 7 】

20

本態様に係る遊技機は、
複数のリールと、
スタートスイッチと、
複数のストップスイッチと、
遊技の進行を制御する主遊技制御手段と

を備えた遊技機であって、

主遊技制御手段は、

前記スタートスイッチが操作されたことに基づき役抽選を行う役抽選手段
を備え、

前記役抽選手段により決定された当選役に関する情報を、所定の R A M 領域にて記憶するよう構成されており、

30

当選役に関する情報として、所定種類の当選役に関する第一の情報と、当該所定種類の当選役とは異なる特定種類の当選役に関する第二の情報とを有し、前記所定の R A M 領域における第一の記憶領域にて第一の情報を記憶可能とし、前記所定の R A M 領域における第二の記憶領域にて第二の情報を記憶可能に構成されており、

前記所定の R A M 領域における第三の記憶領域にて、所定の最小遊技時間を計時するための値を記憶可能に構成されており、

第三の記憶領域の値が 0 であって、規定数の遊技媒体が賭けられた状況下で前記スタートスイッチが操作された場合には、前記所定の最小遊技時間を計時するための値として特定値を第三の記憶領域に記憶した後に、前記所定の R A M 領域における第四の記憶領域に所定値を記憶可能とし、

40

第三の記憶領域の値が 0 より大きい値であって、規定数の遊技媒体が賭けられた状況下で前記スタートスイッチが操作された場合には、第三の記憶領域の値が 0 となった後、前記所定の最小遊技時間を計時するための値として前記特定値を第三の記憶領域に記憶した後に、前記所定の R A M 領域における第四の記憶領域に前記所定値を記憶可能とし、

第四の記憶領域に記憶されている値は、更新条件を満たしたときに更新可能に構成され、

第一の記憶領域に第一の情報が記憶され、第二の記憶領域に第二の情報が記憶されている状況下において、

第四の記憶領域の値が 0 でなく且つ第四の記憶領域の値が所定範囲内である場合には、

50

第一の情報に対して第一のビット位置に1をセットした情報を実行可能とし、

第四の記憶領域の値が0でなく且つ第四の記憶領域の値が前記所定範囲とは異なる特定範囲内である場合には、第二の情報に対して第二のビット位置に1をセットした情報を実行するための処理を実行可能とし、

第四の記憶領域の値が0である場合には、当該値に基づく情報を実行するための処理を実行可能とするよう構成されている

ことを特徴とする遊技機である。

<付記>

尚、本態様とは異なる別態様について以下に列記しておくが、これらには何ら限定されることなく実施することが可能である。

本別態様に係る遊技機は、

複数種類の図柄を表示したリール（例えば、左リールM51、中リールM52、右リールM53）を複数有する複数のリール（例えば、リールM50）と、

前記複数のリール（例えば、リールM50）を回転させるときに遊技者が操作するスタートスイッチ（例えば、スタートレバーD50）と、

前記リール（例えば、左リールM51、中リールM52、右リールM53）と対応して設けられ前記リール（例えば、左リールM51、中リールM52、右リールM53）を停止させるときに遊技者が操作する複数のストップスイッチ（例えば、停止ボタンD40）と、

遊技の進行を制御する主遊技制御部（例えば、主制御基板M）とを備えた遊技機であって、

主遊技制御部（例えば、主制御基板M）は、

前記スタートスイッチ（例えば、スタートレバーD50）が操作されたことに基づき役抽選を行う役抽選手段（例えば、CPU C100が実行するステップ1257の処理）と、

所定の最小遊技時間が経過するまでは、前記スタートスイッチ（例えば、スタートレバーD50）が操作されても前記複数のリール（例えば、リールM50）の回転開始を待機させる遊技進行規制手段（例えば、CPU C100が実行するステップ3204の処理）と

を備え、

前記役抽選により決定された当選役に関する情報となる条件装置情報を、所定のRAM領域にて記憶するよう構成されており、

条件装置情報として、所定種類の当選役に関する第一の条件装置情報と、当該所定種類の当選役とは異なる特定種類の当選役に関する第二の条件装置情報とを有し、前記所定のRAM領域における第一の記憶領域にて第一の条件装置情報を記憶し、前記所定のRAM領域における第二の記憶領域にて第二の条件装置情報を記憶するよう構成されており、

所定の遊技終了後において前記スタートスイッチ（例えば、スタートレバーD50）が操作され前記役抽選が行われた場合、前記所定の最小遊技時間が経過した後に条件装置情報出力タイマ（例えば、出力時間タイマM80）に所定値をセットし、

前記条件装置情報出力タイマ（例えば、出力時間タイマM80）の値が0でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマM80）の値が所定範囲内である場合には、条件装置情報として第一の記憶領域にて記憶されている第一の条件装置情報を読み出し、当該読み出した第一の条件装置情報における第一のビット位置にて1をセットして遊技機外へ出力し、

前記条件装置情報出力タイマ（例えば、出力時間タイマM80）の値が0でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマM80）の値が前記所定範囲とは異なる特定範囲内である場合には、条件装置情報として第二の記憶領域にて記憶されている第二の条件装置情報を読み出し、当該読み出した第二の条件装置情報における第二のビット位置にて1をセットして遊技機外へ出力し、

10

20

30

40

50

前記条件装置情報出力タイマ（例えば、出力時間タイマM80）の値が0である場合には、当該値に基づく情報を遊技機外へ出力するよう構成されていることを特徴とする遊技機である。

【発明の効果】

【0008】

本態様に係る遊技機によれば、出玉試験用プログラムの正当性を検証することが容易となるという効果を奏する。

【図面の簡単な説明】

【0009】

【図1】図1は、本実施形態に係る回胴式遊技機の斜視図である。

10

【図2】図2は、本実施形態に係る回胴式遊技機の扉を開いた状態の斜視図である。

【図3】図3は、本実施形態に係る回胴式遊技機における、メダル投入口内部の斜視図である。

【図4】図4は、本実施形態に係る回胴式遊技機における、メダル払出装置の正面図及び上面図である。

【図5】図5は、本実施形態に係る回胴式遊技機の電氣的全体構成図である。

【図6】図6は、本実施形態に係る回胴式遊技機の主制御チップに係る電氣的構成図である。

【図7】図7は、本実施形態に係る回胴式遊技機における、主制御チップのメモリマップ構成図である。

20

【図8】図8は、本実施形態に係る回胴式遊技機における、主制御基板側でのメインフローチャートである。

【図9】図9は、本実施形態に係る回胴式遊技機における、主制御基板側での設定変更装置制御処理のフローチャートである。

【図10】図10は、本実施形態に係る回胴式遊技機における、主制御基板側での遊技進行制御処理（1枚目）のフローチャートである。

【図11】図11は、本実施形態に係る回胴式遊技機における、主制御基板側での遊技進行制御処理（2枚目）のフローチャートである。

【図12】図12は、本実施形態に係る回胴式遊技機における、主制御基板側での遊技進行制御処理（3枚目）のフローチャートである。

30

【図13】図13は、本実施形態に係る回胴式遊技機における、主制御基板側での復帰不可能エラー処理のフローチャートである。

【図14】図14は、本実施形態に係る回胴式遊技機における、主制御基板側でのメダル投入エラー検出処理のフローチャートである。

【図15】図15は、本実施形態に係る回胴式遊技機における、主制御基板側でのメダル払出エラー検出処理のフローチャートである。

【図16】図16は、本実施形態に係る回胴式遊技機における、主制御基板側での投入・払出エラー検出処理のフローチャートである。

【図17】図17は、本実施形態に係る回胴式遊技機における、主制御基板側でのタイマ割り込み時処理のフローチャートである。

40

【図18】図18は、本実施形態に係る回胴式遊技機における、主制御基板側でのメダル投入チェック処理のフローチャートである。

【図19】図19は、本実施形態に係る回胴式遊技機における、主制御基板側でのメダル払出チェック処理のフローチャートである。

【図20】図20は、本実施形態に係る回胴式遊技機における、主制御基板側での投入・払出エラーチェック処理のフローチャートである。

【図21】図21は、本実施形態に係る回胴式遊技機における、主制御基板側での電源断時処理のフローチャートである。

【図22】図22は、第2実施形態に係る回胴式遊技機における、主制御基板側でのメインフローチャート（1枚目）である。

50

【図 2 3】図 2 3 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側でのメインフローチャート（2 枚目）である。

【図 2 4】図 2 4 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側での遊技進行制御処理（2 枚目）のフローチャートである。

【図 2 5】図 2 5 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側でのメダル投入エラー検出処理のフローチャートである。

【図 2 6】図 2 6 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側でのメダル払出エラー検出処理のフローチャートである。

【図 2 7】図 2 7 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側での投入・払出エラー検出処理のフローチャートである。

10

【図 2 8】図 2 8 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側での遊技進行制御処理（3 枚目）のフローチャートである。

【図 2 9】図 2 9 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側での復帰不可能エラー処理のフローチャートである。

【図 3 0】図 3 0 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側でのタイマ割り込み時処理のフローチャートである。

【図 3 1】図 3 1 は、第 2 実施形態に係る回胴式遊技機における、主制御基板側での電源断時処理のフローチャートである。

【図 3 2】図 3 2 は、第 3 実施形態に係る回胴式遊技機における、基本仕様一覧である。

【図 3 3】図 3 3 は、第 3 実施形態に係る回胴式遊技機における、リール配列一覧である。

20

【図 3 4】図 3 4 は、第 3 実施形態に係る回胴式遊技機における、小役出現率一覧である。

【図 3 5】図 3 5 は、第 3 実施形態に係る回胴式遊技機における、図柄組み合わせ一覧 1 である。

【図 3 6】図 3 6 は、第 3 実施形態に係る回胴式遊技機における、図柄組み合わせ一覧 2 である。

【図 3 7】図 3 7 は、第 3 実施形態に係る回胴式遊技機における、条件装置一覧 1 である。

【図 3 8】図 3 8 は、第 3 実施形態に係る回胴式遊技機における、条件装置一覧 2 である。

30

【図 3 9】図 3 9 は、第 3 実施形態に係る回胴式遊技機における、条件装置一覧 3 である。

【図 4 0】図 4 0 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での遊技進行制御処理（2 枚目）のフローチャートである。

【図 4 1】図 4 1 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での当選時ゲーム数上乘せ実行処理のフローチャートである。

【図 4 2】図 4 2 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での押し順ナビ制御処理のフローチャートである。

【図 4 3】図 4 3 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側でのリール回転開始準備処理のフローチャートである。

40

【図 4 4】図 4 4 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での A R T 抽選実行処理のフローチャートである。

【図 4 5】図 4 5 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での入賞時ゲーム数上乘せ実行処理のフローチャートである。

【図 4 6】図 4 6 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での遊技状態移行制御処理のフローチャートである。

【図 4 7】図 4 7 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での遊技状態遷移図である。

【図 4 8】図 4 8 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側でのタイ

50

マ割り込み時処理のフローチャートである。

【図 4 9】図 4 9 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での第 1 試験信号出力処理のフローチャートである。

【図 5 0】図 5 0 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での第 2 試験信号出力処理のフローチャートである。

【図 5 1】図 5 1 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での押し順ナビあり時信号制御処理のフローチャートである。

【図 5 2】図 5 2 は、第 3 実施形態に係る回胴式遊技機における、主制御基板側での押し順ナビなし時信号制御処理のフローチャートである。

【図 5 3】図 5 3 は、第 3 実施形態に係る回胴式遊技機における、操作態様情報一覧である。

10

【図 5 4】図 5 4 は、第 3 実施形態からの変更例 1 に係る回胴式遊技機における、主制御基板側での遊技進行制御処理（2 枚目）のフローチャートである。

【図 5 5】図 5 5 は、第 3 実施形態からの変更例 1 に係る回胴式遊技機における、主制御基板側での押し順ナビ制御処理のフローチャートである。

【図 5 6】図 5 6 は、第 3 実施形態からの変更例 1 に係る回胴式遊技機における、主制御基板側での第 1 試験信号出力処理のフローチャートである。

【図 5 7】図 5 7 は、第 3 実施形態からの変更例 1 に係る回胴式遊技機における、主制御基板側での第 2 試験信号出力処理のフローチャートである。

【図 5 8】図 5 8 は、第 3 実施形態からの変更例 1 に係る回胴式遊技機における、主制御基板側での操作態様情報制御処理のフローチャートである。

20

【図 5 9】図 5 9 は、第 3 実施形態からの変更例 1 に係る回胴式遊技機における、主制御基板側での押し順ナビあり時信号制御処理のフローチャートである。

【図 6 0】図 6 0 は、第 3 実施形態からの変更例 1 に係る回胴式遊技機における、主制御基板側での押し順ナビなし時信号制御処理のフローチャートである。

【図 6 1】図 6 1 は、第 3 実施形態からの変更例 1 に係る回胴式遊技機における、操作態様情報一覧である。

【図 6 2】図 6 2 は、第 3 実施形態からの変更例 2 に係る回胴式遊技機における、主制御基板側での遊技進行制御処理（2 枚目）のフローチャートである。

【図 6 3】図 6 3 は、第 3 実施形態からの変更例 2 に係る回胴式遊技機における、主制御基板側でのタイマ割り込み時処理のフローチャートである。

30

【図 6 4】図 6 4 は、第 3 実施形態からの変更例 2 に係る回胴式遊技機における、主制御基板側での押し順ナビあり時信号制御処理のフローチャートである。

【図 6 5】図 6 5 は、第 3 実施形態からの変更例 2 に係る回胴式遊技機における、主制御基板側での押し順ナビなし時信号制御処理のフローチャートである。

【図 6 6】図 6 6 は、第 3 実施形態からの変更例 2 に係る回胴式遊技機における、操作態様情報一覧である。

【 0 0 1 0 】

はじめに、本明細書における各用語の意義について説明する。「乱数」とは、回胴式遊技機において何らかの遊技内容を決定するための抽選（電子計算機によるくじ）に使用される乱数であり、狭義の乱数の他に擬似乱数も含む（例えば、乱数としてはハード乱数、擬似乱数としてはソフト乱数）。例えば、遊技の結果に影響を与えるいわゆる「基本乱数」、具体的には、特別遊技の移行や入賞役と関連した「当選乱数」、等を挙げることができる。「CPU」とは、当業界において周知であるものと同義であり、使用されているアーキテクチャ（CISC、RISC、ビット数等）や処理性能等には何ら限定されない。

40

「電断（電源断）」とは、遊技機に設けられた電源スイッチの操作実行有無に係らず、遊技機に供給される電源電圧が一定レベル以下となったことを指し、例えば、電源供給ユニットの破損や停電等による不測の事態による電源供給の遮断をも包含する。「ROM」とは、当業界において周知であるものと同義であり、情報を物理的に保持する（例えば、データ読み出し用の電流を与えた場合、導通する素子構成であれば「1」、導通しない素子

50

構成であれば「0」となる)。RAMとは、当業界において周知であるものと同義であり、情報を電氣的に保持する(例えば、データ読み出し用の電流を与えた場合、蓄電されていれば「1」、蓄電されていなければ「0」となる。尚、RAM内で保持されているデータの一部又はすべてに対して、電断時にはバックアップ電源が供給されるよう構成されていることが一般的である)。「遊技状態」とは、例えば、遊技メダルが獲得容易であり遊技者にとって有利な特別遊技状態(いわゆる大当り遊技であり、ボーナス遊技や第1種BB・第2種BB等と呼ばれるものが該当する)、再遊技の当選率があらかじめ定められた値である通常遊技状態よりも再遊技当選率が高い(又は低い)状態である再遊技確率変動遊技状態(RT状態)、当選した役を入賞させるためのリールの停止順を報知し得るAT(アシストタイム)状態、前記RT状態とAT状態とが複合したART(アシストリプレイタイム)状態、等が挙げられる。また、前記通常遊技状態においても、前記RT状態、AT状態、ART状態への移行抽選確率が異なる、高確率通常遊技状態、低確率通常遊技状態、等が挙げられる。また、前記遊技状態は複合しても問題ない{更に、これらの遊技状態や機能(例えば、AT状態への移行抽選や、リールの停止順に係る報知指示の出力等)は、遊技進行を制御する主制御基板側ですべて実装してしまっても問題ない}。

10

【0011】

以下の実施形態は、回胴式遊技機(いわゆるスロットマシン)を前提としたものとなっているが、これには何ら限定されず、他の遊技機(例えば、ぱちんこ遊技機、雀球、アレンジボール等)に応用された場合も範囲内であり、即ち、遊技進行を制御するマイコンチップ(CPU、ROM、RAMを搭載したチップ)を備え、当該マイコンチップにてプログラムを動作させるものに対して応用することができる技術である。尚、本実施形態は、あくまで一例であり、各手段が存在する場所や機能等、各種処理に関しての各ステップの順序、フラグのオン・オフのタイミング、各ステップの処理を担う手段名等に関し、以下の態様に限定されるものではない。また、上記した実施形態や変更例は、特定のものに対して適用されると限定的に解すべきでなく、どのような組み合わせであってもよい。例えば、ある実施形態についての変更例は、別の実施形態の変更例であると理解すべきであり、また、ある変更例と別の変更例が独立して記載されていたとしても、当該ある変更例と当該別の変更例を組み合わせたものも記載されていると理解すべきである。

20

【0012】

ここで本発明の詳細な説明に先立ち、本発明に係る簡潔な構成を説明する。

30

【0013】

本発明に係る回胴式遊技機のうち、第2ROM領域にて配置されているプログラムコードに基づくCPU C100の処理にて、第1RAM領域(又は、レジスタ領域)を更新及び参照し得る構成を(本実施形態)にて詳細に説明する。

【0014】

本発明に係る回胴式遊技機のうち、第1ROM領域にて配置されているプログラムコードに基づくCPU C100の処理にて、第2RAM領域を参照可能に構成し、且つ、第2ROM領域にて配置されているプログラムコードに基づくCPU C100の処理にて、第1RAM領域を参照し得る構成を(第2実施形態)にて詳細に説明する。

【0015】

本発明に係る回胴式遊技機のうち、試験基板に出力する信号に係る処理を第2プログラム領域にて実行し、且つ、第1試験基板に出力する条件装置情報として、いずれの条件装置情報を出力するタイミングであるかに係る識別値(小役識別値、ボーナス識別値)を第1プログラム領域における処理によって第1RAM領域に一時記憶し、且つ、第1プログラム領域にて実行された押し順表示装置D270による押し順ナビに基づいて、第2試験基板への出力信号を制御するような構成を(第3実施形態)にて詳細に説明する。

40

【0016】

本発明に係る回胴式遊技機のうち、第3実施形態をベースとして、且つ、第1試験基板に出力する条件装置情報として、いずれの条件装置情報を出力するタイミングであるかに係る識別値(小役識別値、ボーナス識別値)を第2プログラム領域における処理によって

50

レジスタ領域に一時記憶し、且つ、第１プログラム領域における押し順ナビに拘らず、第２プログラム領域にて第２試験基板への出力信号を制御するような構成を（第３実施形態からの変更例１）にて詳細に説明する。

【００１７】

本発明に係る回胴式遊技機のうち、第３実施形態からの変更例１をベースとして、且つ、第２試験基板に出力する操作態様情報として、停止するリールに係る情報、即ちリール停止順に係る情報を一回の出力にて第２試験基板へ送信するような構成を（第３実施形態からの変更例１）にて詳細に説明する。

【００１８】

（本実施形態）

ここで、各構成要素について説明する前に、本実施形態に係る回胴式遊技機Ｐの特徴（概略）を説明する。以下、図面を参照しながら、各要素について詳述する。

【００１９】

まず、図１（一部の構成については図２）を参照しながら、本実施形態に係る回胴式遊技機の前面側の基本構造を説明する。まず、回胴式遊技機Ｐは、主に前扉（フロントドアとも称す）と、裏箱（キャビネット、基体とも称す）と裏箱内に設置されたリールユニット、ホッパ装置、電源ユニット、主制御基板Ｍ（主制御チップＣが搭載されている基板）で構成される。以下、これらを順に説明する。

【００２０】

次に、回胴式遊技機Ｐの前扉ＤＵは、装飾ランプユニットＤ１５０、メダル受け皿Ｄ２３０、を含む。まず、装飾ランプユニットＤ１５０は、回胴式遊技機Ｐの遊技の進行に応じて発光する発光源を有したものである。また、前扉ＤＵの開閉状態を検出可能な扉スイッチＤ８０が設けられている。また、前扉ＤＵには鍵穴Ｄ２６０が設けられており、鍵穴Ｄ２６０の形状と整合するキー（ドアキー）を鍵穴Ｄ２６０に差し込む（加えて、所定の方向（例えば、時計回り）に捻る）ことで、前扉ＤＵを開放し得るよう構成されている。更に、本実施形態においては、ドアキーを鍵穴Ｄ２６０に差し込む（加えて、所定の方向（例えば、反時計回り）に捻る）ことで、エラー状態（後述する、ドア開放エラー等）を解除し得るよう構成されている。次に、メダル受け皿Ｄ２３０は、放出口Ｄ２４０から放出された遊技メダル（或いは単にメダルと呼ぶことがある）の受け皿である。

【００２１】

次に、前扉ＤＵは、遊技状態を視認可能にするための機構、遊技媒体の入力を可能にするための機構、リールユニットを操作するための機構、等を含む。具体的には、遊技状態を視認可能にするための機構として、リール窓Ｄ１６０、投入数表示灯Ｄ２１０、操作状態表示灯Ｄ１８０、特別遊技状態表示装置Ｄ２５０、払出数表示装置Ｄ１９０、クレジット数表示装置Ｄ２００、押し順表示装置Ｄ２７０、ＡＲＴカウンタ値表示装置Ｄ２８０等が取り付けられている。また、遊技媒体の投入や賭け数（ベット数）の入力を可能にするための機構として、メダル投入口Ｄ１７０、ベットボタンＤ２２０、投入された遊技媒体の払い出しを可能にするための機構として、精算ボタンＤ６０が取り付けられている。そして、リールユニットを操作するための機構として、スタートレバーＤ５０、停止ボタンＤ４０が取り付けられている。以下、各要素について詳述する。

【００２２】

<遊技状態を視認可能にするための機構>

次に、リール窓Ｄ１６０は、前扉ＤＵの一部を構成する合成樹脂等によって形成された透明な部材であり、リール窓Ｄ１６０を通して遊技機枠内に設置されたリールユニットを視認可能に構成されている。また、投入数表示灯Ｄ２１０は、ＬＥＤによって構成されており、現在ベット（一の遊技を開始するために必要な遊技メダルを投入すること）されているメダル数と同数のＬＥＤが点灯するよう構成されている。また、操作状態表示灯Ｄ１８０は、ＬＥＤによって構成されており、現在の操作状態（メダル受付可否状態、再遊技入賞状態、遊技開始ウェイト状態等）に応じて点灯・消灯するよう構成されている。また、特別遊技状態表示装置Ｄ２５０は、７セグメントディスプレイによって構成されており

10

20

30

40

50

、特別遊技中に払い出された払出数の総数が表示されるよう構成されている。尚、特別遊技状態表示装置D 2 5 0を設けない構成としてもよく、そのように構成した場合には、演出表示装置S 4 0にて当該払出数の総数を表示するよう構成することで遊技者は特別遊技中に払い出された払出数の総数を認識することができユーザーフレンドリーな遊技機とすることができる。また、払出数表示装置D 1 9 0は、7セグメントディスプレイによって構成されており、現在払出されている遊技メダル数が表示されるよう構成されている。また、クレジット数表示装置D 2 0 0は、7セグメントディスプレイによって構成されており、遊技者の持ちメダルとして遊技機内に貯留されているメダル数の総数（クレジット数）が表示されるよう構成されている。また、押し順表示装置D 2 7 0は、リール停止順（左停止ボタンD 4 1、中停止ボタンD 4 2、右停止ボタンD 4 3の停止順）によって入賞する役が相違し得る条件装置（いわゆる押し順小役であるが、入賞する役が相違した場合には、遊技者に付される利益率（払出枚数、その後のR T状態等）が異なり得るよう構成されているものが一般的である）が成立したゲームにて、遊技者に最も有利となるリール停止順を報知し得るよう構成されている。また、A R Tカウンタ値表示装置D 2 8 0は、押し順表示装置D 2 7 0に表示された押し順ナビ表示に従って遊技を進行した場合に保障されることとなるA R T状態（詳細は後述）に滞在し得るゲーム数を表示し得るよう構成されている。尚、押し順表示装置D 2 7 0は、払出数表示装置D 1 9 0と兼用してもよいし、兼用しない場合、払出数表示装置D 1 9 0には、後述するA R T状態中における入賞によって払出されたメダルの合計枚数（又は純増枚数）が表示されるよう構成されている。

10

20

【0023】

<遊技媒体の入力を可能にするための機構>

次に、メダル投入口D 1 7 0は、遊技メダルの投入口であり、メダル受付可能状態である状況下において当該投入口に投入された遊技メダルは遊技機枠内部へと誘導される。また、遊技機枠内部にはメダルの投入を検出するセンサとして、投入受付センサD 1 0 sと、第1投入センサD 2 0 sと、第2投入センサD 3 0 sと、が設けられており、当該遊技機枠内部へと誘導された遊技メダルが正常に投入されたと判断した場合に、当該投入されたメダルをベットされたメダルとして検出し得るよう構成されている。また、ベットボタンD 2 2 0は、遊技者によって操作可能に構成されており、当該操作によって、貯留されているメダル（クレジットのメダル）をベットすることができるよう構成されている。また、精算ボタンD 6 0は、遊技者によって操作可能に構成されており、当該操作によって、貯留されているメダル（クレジットのメダル）及び/又はベットされているメダルを遊技者に払い戻すことが可能となっている。尚、精算ボタンD 6 0の操作によって払い戻された遊技メダルは、放出口D 2 4 0に払い出されるよう構成されている。

30

【0024】

<リールユニットを操作するための機構>

次に、スタートレバーD 5 0は、遊技者によって操作可能に構成されており、当該操作によってリールユニットの動作を開始可能に構成されている。また、停止ボタンD 4 0は、遊技者によって操作可能な左停止ボタンD 4 1、中停止ボタンD 4 2、右停止ボタンD 4 3を備えており、夫々の停止ボタンを操作することによってリールユニットの動作を順次停止可能に構成されている。

40

【0025】

次に、回胴式遊技機Pのリールユニットは、リールM 5 0とリールM 5 0の駆動源（ステッピングモータ等）とを備えている。また、リールM 5 0は、左リールM 5 1、中リールM 5 2、右リールM 5 3を備えている。ここで、夫々のリール部は合成樹脂等により形成され、当該リール部の外周上（リール帯上）には複数の図柄が描かれている。そして、スタートレバーD 5 0及び停止ボタンD 4 0における各停止ボタンの操作に基づき、夫々のリール部の回転動作及び停止動作を可能とするよう構成されている。また、図示しないが、左リールM 5 1、中リールM 5 2及び右リールM 5 3の内部にはL E D（以下、リールバックライトと呼ぶことがある）が設けられており、当該L E Dが点灯した際にはリー

50

ル部外周を透過した光によって、リール部外周が点灯したように視認できるよう構成されている。

【 0 0 2 6 】

<その他の機構>

また、回胴式遊技機 P の遊技機枠の内外には、遊技の興趣性を高めるための機構として、予告演出や背景演出等の演出を表示するための演出表示装置 S 4 0、様々な点灯態様にて点灯し得る L E D ランプ S 1 0、サウンドを出力し得るスピーカ S 2 0、合成樹脂等によって形成された部材である、上パネル D 1 3 0 及び下パネル D 1 4 0、等が設けられている。

【 0 0 2 7 】

次に、図 2 は、前扉 D U を開いて回胴式遊技機 P の内部の構成を示した斜視図である。前扉 D U の裏面側上部には、演出表示装置 S 4 0 が取り付けられている。前扉 D U のほぼ中央にはリール窓 D 1 6 0 が設けられており、その下方には、後述する扉基板 D が設けられている。また、扉基板 D には、前述した停止ボタン D 4 0 や、スタートレバー D 5 0、精算ボタン D 6 0 等の入力信号が入力される。また、扉基板 D の下方には、スピーカ S 2 0 が設けられている。

【 0 0 2 8 】

また、詳細は後述するが、扉基板 D の付近には、メダル投入口 D 1 7 0 から投入された遊技メダルの通路となる投入受付センサ D 1 0 s が設けられており、当該投入受付センサ D 1 0 s の下方には、遊技メダルを放出口 D 2 4 0 に導くためのコインシュータ D 9 0 などが設けられている。投入受付センサ D 1 0 s は、メダル投入口 D 1 7 0 から投入された遊技メダルを主に寸法に基づいて選別し、規格寸法に適合した遊技メダルだけを受け入れる機能を有しており、当該機能により適合しないと判断されたメダル（又は、その他の異物）は、ブロック D 1 0 0 により放出口 D 2 4 0 に払い戻されるよう構成されている。遊技者がスタートレバー D 5 0 を操作する前に（遊技メダルの投入が有効である状態にて）遊技メダルを投入すると、遊技メダルは投入受付センサ D 1 0 s によって選別され、規格を満足しているものだけがホッパ H 4 0 内に投入され、規格を満たしていないメダルは、コインシュータ D 9 0 を通って、放出口 D 2 4 0 に返却されるようになっている。これに対して、スタートレバー D 5 0 が操作された後に（遊技メダルの投入が有効でない状態にて）遊技メダルが投入された場合は、投入された遊技メダルはコインシュータ D 9 0 を通って、放出口 D 2 4 0 に返却される。また、投入受付センサ D 1 0 s の内部（流路の奥）には、詳細後述するメダル投入に係るセンサが設けられており、寸法規格を満たして受け入れられた遊技メダルが通過すると、第 1 投入センサ D 2 0 s 及び第 2 投入センサ D 3 0 s によって検出されて、その信号が後述する主制御基板 M に供給されるようになっている。

【 0 0 2 9 】

リール M 5 0 の上方には、遊技全体の制御を司る後述する主制御基板 M が格納されており、リール M 5 0 の背後には、各リール（左リール M 5 1、中リール M 5 2、右リール M 5 3）を駆動するための後述する回胴基板 K が格納されている。また、リール M 5 0 の左方には、図 1 に示した演出表示装置 S 4 0 や、L E D ランプ S 1 0、スピーカ S 2 0 等を用いて行われる各種演出の制御を司る後述する副制御基板 S が格納されている。また、主制御基板 M には、後述する設定変更装置制御処理を実行するため（設定変更を行うため）に使用する設定キースイッチ M 2 0、設定値の変更やエラー解除等を実行し得る設定 / リセットボタン M 3 0、設定キースイッチ M 2 0 や設定 / リセットボタン M 3 0 等を保護するための設定扉（不図示）の開閉を判定する設定扉スイッチ M 1 0 が接続されている。尚、設定キースイッチ M 2 0、設定 / リセットボタン M 3 0、設定扉スイッチ M 1 0 については何れも不図示としているが、主制御基板 M の基板上等の適宜位置に設けられていればよい（即ち、前扉 D U を開かなければ人為的なアクセスが困難な位置に設けられていればよい）。

【 0 0 3 0 】

リールM50の下方には、投入された遊技メダルが集められるホッパH40や、遊技メダルを払い出すメダル払出装置Hが設けられており、回胴式遊技機P全体に電源を供給するための電源基板Eが格納されている。メダル払出装置Hから払い出された遊技メダルは、コインシュタD90を通して、放出口D240から払い出されるようになっている。また、電源基板Eの前面には、回胴式遊技機Pの電源を投入するための電源スイッチE10も設けられている。

【0031】

次に、図3は、回胴式遊技機内部における、メダル投入口D170に投入された遊技メダルの経路（セレクト）を示した斜視図である。メダル投入口D170に投入された遊技メダルは、まず投入受付センサD10sを通過する。当該投入受付センサD10sは機械式のダブルセンサになっており、遊技メダルが通過することによって、2つの突起した機構が押下されることによりオンとなり遊技メダルが正常に通路を通過することができることとなる。また、このような構成により、遊技メダルではない異物（例えば、遊技メダルよりも径が小さいもの）が投入された場合には、前記2つの突起した機構が押下されない。このようなメダルは、起立した状態をメダルが維持できないため、通路を通過できず（メダルが倒れこむ）放出口D240に払い戻されることとなる。そのほかにも、投入受付センサD10sは、オンとなっている時間が所定時間以上連続した場合等にも、エラーであると判定し得る（その結果、ブロックD100がオフとなり得る）よう構成されている。

【0032】

遊技メダルがブロックD100を正常に通過した場合に、当該通過直後に第1投入センサD20s及び第2投入センサD30sを通過することとなる。この投入センサ（第1投入センサD20s及び第2投入センサD30s）は2つのセンサで構成されており（遊技メダルの規格上の直径よりも小さい間隔で隣接配置されており）、夫々のセンサのオン・オフ状況（第1投入センサD20s及び第2投入センサD30sのオン・オフの組み合わせの遷移していく順序、等）及びオン・オフとなっている時間を監視することにより様々なエラー（後述する、投入メダル滞留エラー、投入メダル逆流エラー、等）を検出可能に構成されている。

【0033】

次に、図4は、回胴式遊技機における、メダル払出装置Hの正面図及び斜視図である。メダル払出装置Hは、クレジット（遊技機内部に電子的に貯留されている遊技メダル）又はベットされているメダル（遊技を開始するために投入されたメダル）が存在する状態で、精算ボタンが操作された、又は、入賞により遊技メダルが払い出される場合に作動することとなる。作動する場合には、まず、ホッパモータH80が駆動することにより、ディスク回転軸H50aを中心にディスクH50が回転する。当該回転によりメダル払出装置H内の遊技メダルは放出付勢手段H70を変位させて遊技メダル出口H60から放出口D240に向かって流下していくこととなる。尚、払出センサ（第1払出センサH10s及び第2払出センサH20s）は2つのセンサで構成されており、夫々のセンサのオン・オフ状況（第1払出センサH10s及び第2払出センサH20sのオン・オフの組み合わせの遷移していく順序、等）及びオン・オフとなっている時間を監視することにより様々なエラー（後述する、払出メダル滞留エラー、等）を検出可能に構成されている。より具体的には、例えば、遊技メダル出口H60を正常に通過する際には、放出付勢手段H70の変位により、第1払出センサH10s = オフ・第2払出センサH20s = オフの状態から、第1払出センサH10s = オフ・第2払出センサH20s = オフ 第1払出センサH10s = オン・第2払出センサH20s = オフ 第1払出センサH10s = オン・第2払出センサH20s = オン 第1払出センサH10s = オン・第2払出センサH20s = オフ 第1払出センサH10s = オフ・第2払出センサH20s = オフ、というセンサ状態遷移となるため、このセンサ状態遷移と反する動きを検出した場合には、エラーとするよう構成することを例示することができる。

【0034】

次に、図5のブロック図を参照しながら、本実施形態に係る回胴式遊技機Pの電氣的な概略構成を説明する。はじめに、本実施形態に係る回胴式遊技機は、遊技の進行を制御する主制御基板Mを中心として、副制御基板S、扉基板D、回胴基板K、電源基板E、中継基板IN、設定扉スイッチM10、設定キースイッチM20、設定/リセットボタンM30等がデータをやり取り可能に接続されて構成されている。尚、図中の実線部がデータのやり取りに関する動きを示したものであり、図中の破線部が電源供給ルートを示したものである。尚、電源供給ルートはこれに限られたものではなく、例えば電源基板Eから主制御基板を介さずに中継基板INや扉基板Dに電源を供給しても良い。

【0035】

主制御基板Mは、回胴式遊技機Pで行われる遊技全体の進行を司る基板である。当該主制御基板Mには、主制御チップCが搭載されており、主制御チップCには、CPU C100、内蔵ROM C110、内蔵RAM C120等がバスによって互いにデータをやり取り可能に接続されて搭載されている（図示及び詳細については後述する）。そして、主制御基板Mは、前扉DUに搭載された扉基板Dから、スタートレバーD50等が操作されたことを示す信号等を受け取って、副制御基板Sや、扉基板D、回胴基板K等に向かって制御コマンド（あるいは制御信号）を出力することにより、これら各種基板の動作を制御している。

【0036】

また、副制御基板Sにも、前述した主制御基板Mと同様に、副制御チップSCが搭載されており、副制御チップSCには、CPUや、ROM、RAM等が設けられていて、バスによって互いにデータをやり取り可能に接続されて構成されている。また、副制御基板Sには、各種LEDランプS10、スピーカS20、演出表示装置S40、回胴バックライトS30等が接続されている。ここで回胴バックライトS30とは、左リールM51、中リールM52、右リールM53夫々の内部に設けられ、当該リールの表面に描かれた図柄を裏側から照らすライトである。副制御基板Sは、主制御基板Mから受け取った制御コマンドを解析して、各種LEDランプS10、スピーカS20、演出表示装置S40、回胴バックライトS30等にそれぞれ駆動信号を出力することにより、各種の演出を行っている。

【0037】

扉基板Dには、前述した投入受付センサD10s、第1投入センサD20s、第2投入センサD30s、回転しているリールM50を停止するための停止ボタンD40、リールM50の回転を開始するためのスタートレバーD50、貯留されている遊技メダル（クレジット）や投入された遊技メダルを払い出して遊技を終了するための精算ボタンD60、遊技の状態を表示する各種の表示パネルD70（前述した、投入数表示灯D210、操作状態表示灯D180、特別遊技状態表示装置D250、払出数表示装置D190は、クレジット数表示装置D200、等の表示装置の集合体）、前扉の開閉の判定やエラーの解除や設定値の変更を実行するための扉スイッチD80、投入された後に適合しないと判断された遊技メダル（又は、その他の異物）を放出口D240に払い戻すためのブロックD100等が接続されている。また、この扉基板Dは、前述した主制御基板Mとデータをやり取り可能に接続されている。このため、前扉DUに設けられたスタートレバーD50や、停止ボタンD40、精算ボタンD60等を操作すると、扉基板Dを介して、当該操作に係る信号が主制御基板Mに供給されるようになっている。また、投入受付センサD10sが遊技メダルの通過を検出した信号も、扉基板Dを介して主制御基板Mに供給される。

【0038】

また、回胴基板Kには、リールM50を回転させるための回胴モータK10と、リールM50の回転位置を検出するための回胴センサK20等が接続されている。回胴基板Kは、当該回胴センサK20によって、リールM50の回転位置を検出しながら回胴モータK10を駆動することにより、リールM50を、決定された停止位置で停止させることが可能となっている。また、本実施形態の回胴式遊技機においては、回胴モータK10には、所謂ステップモータ（ステッピングモータ）が使用されている。尚、ステップモータは、

10

20

30

40

50

リールM50が1回転するステップ数として、504ステップが設定されている。また、各リール（左リールM51、中リールM52、右リールM53）には略均一の大きさで所定数（例えば、21個）の図柄が設定されており、1図柄分に相当するステップ数としては、24ステップ（ $= 21 / 504$ ）が設定されている。尚、ステップ数、リール1周あたりの図柄の数は変更しても何ら問題ない。

【0039】

また、メダル払出装置Hは、中継基板INを介して、主制御基板Mに接続されており、主制御基板Mからの制御信号に基づいて、所定枚数（例えば、10枚）の遊技メダルを払い出す動作を行う。尚、メダル払出装置Hにはメダルが正常に払い出されたか否かの判定や払い出された遊技メダルの数の計測を実行する第1払出センサH10s及び第2払出センサH20sと、ディスクH50を回転させるためのホッパモータH80と、が接続されている。

10

【0040】

これら各種制御基板、及び基板で消費される電力は、電源基板E（電源スイッチE10により電源供給の有無を制御する基板）から供給されている。図5では、電源基板Eから電力が供給される様子を破線の矢印で表している。図示されているように、主制御基板Mおよび副制御基板Sには、電源基板Eから電力が直接供給されており、各種基板（扉基板D、胴基板K、中継基板IN）には、主制御基板Mを介して電力が供給されている。電源基板Eには所定量（例えば、100V）の交流電圧が供給されており、この電力を規定電圧の直流電圧に変換した後、夫々の制御基板及び基板に供給している。

20

【0041】

また、主制御基板Mには、後述する設定変更装置制御処理を実行するため（設定変更を行うため）に使用する設定キースイッチM20、設定値の変更やエラー解除等を実行し得る設定/リセットボタンM30、設定キースイッチM20や設定/リセットボタンM30等を保護するための設定扉（不図示）の開閉を判定する設定扉スイッチM10が接続されている。

【0042】

<主制御部の基本回路の構成例>

次に、図6を用いて、主制御基板Mの主制御チップCの構成例について説明する。

【0043】

30

まず、図6に示す主制御チップCには、CPU C100、内蔵ROM C110（第1ROM領域C111、第2ROM領域C112）、内蔵RAM C120（第1RAM領域C121、第2RAM領域C122）、外部バス制御回路C190、パラレル入力ポートC130、アドレスデコード回路C150、タイマ回路C170、カウンタ回路C180、リセット制御回路C220に加え、割込み制御回路C160、クロック回路C210、乱数生成回路C140、照合用ブロックC230、固有情報C240、演算回路C250が備えられており、これら全てが内部バスC200を介して互いに接続されている。

【0044】

以下、上記説明した各部の詳細について説明する。

【0045】

40

まず、CPU C100は、内蔵ROM C110や内蔵RAM C120のプログラムやデータによって様々な数値計算や情報処理、制御処理などを実行する。内蔵ROM C110は、制御プログラムや各種データを記憶する。内蔵RAM C120は、一時的にデータを記憶する。また、内蔵ROM C110及び内蔵RAM C120はアドレスとデータとをセットとして保持しており、アドレス範囲で用途が区切られている。尚、当該用途として主なものは、プログラム領域とデータ領域であるが、この点の詳細については、後述するメモリマップの説明に譲る。

【0046】

外部バス制御回路C190は、I/Oリクエスト端子（XIORQ端子）、メモリリクエスト端子（XMREQ端子）、リード信号端子（XRD端子）、ライト信号端子（XWR

50

端子)、16ビット幅のアドレス出力端子(A0端子~A15端子)、および8ビット幅の入出力端子であるデータ入出力端子(D0端子~D7端子)を有する。本実施形態では、このうちデータ入出力端子(D0端子~D7端子)は、各駆動回路(例えば、中継基板INを介しての回路基板K)へのデータ出力と、各周辺制御回路(例えば、扉基板Dを介しての各種センサや各種操作部材)からのデータ入力に用いられている。このデータ入出力端子(D0端子~D7端子)によるデータの入出力先は、アドレス出力端子(A0端子~A15端子)から出力されるアドレス信号、およびアドレスデコード回路C150から出力されるチップセレクト信号を用いて切り替えられる。

【0047】

パラレル入力ポートC130は、4つの入力端子(P0端子~P3端子)を有する。これらの入力端子(P0端子~P3端子)は、例えば、その入力端子のいずれかがスタートレバーD50に接続されており、乱数生成回路C140が生成する乱数をCPUC100に取得させるためのラッチ信号として、乱数生成回路C140に出力する。

【0048】

アドレスデコード回路C150は、所定数(例えば、14)の出力端子(XCS0端子~XCS13端子)を有する。当該出力端子(XCS0端子~XCS13端子)は、主制御チップCの外部にある周辺制御回路に接続されており、外部バス制御回路C190のデータ入出力端子(D0端子~D7端子)から出力されるデータの送信先を切り替えるためのチップセレクト信号等の出力に用いられている。

【0049】

タイマ回路C170は、時間の計測に用いられる。尚、タイマ回路C170は設定された計測時間を過ぎると、タイムアウト信号をカウンタ回路C180に出力する。一方、カウンタ回路C180は、各種信号の立ち上がり(あるいは立ち下がり)の回数の計測に用いられる。当該カウンタ回路で計測される信号には、主制御チップCのシステムクロックの他、前記タイマ回路からのタイムアウト信号、メモリの読み書き信号、メモリリクエスト信号、外部入出力の信号、割込みに対する応答信号等も計測することができる。

【0050】

リセット制御回路C220は、システムリセット入力端子(XSRST端子)と、リセット出力端子(XRSTO端子)の2つの端子を有する。このシステムリセット入力端子(XSRST端子)は電圧監視回路(電圧を監視するための回路であり、不図示となっている)に接続されている。当該システムリセット入力端子(XSRST端子)からシステムリセット信号(例えば一定時間Lレベルの信号)が入力されると、リセット制御回路C220は、主制御チップCの内部の回路に対してこのシステムリセット信号を出力するとともに、主制御チップCの外部にある周辺制御回路に対してリセット出力端子(XRSTO端子)からリセット信号(例えば、LレベルからHレベルへの立ち上がり信号)が出力される。この場合、主制御チップCでは、システムリセットと称する処理が実行され、各回路が初期化される。当該システムリセットが実行される一例として、電源投入時が挙げられる。

【0051】

また、リセット制御回路C220は、ウォッチドッグタイマC222と、指定エリア外走行禁止回路C221とを備えている。ウォッチドッグタイマC222がタイムアウトになった場合や、CPUC100が所定の範囲以外のアドレスを参照(指定エリア外走行)した場合には、リセット制御回路C220は、主制御チップCの内部の回路に対してシステムリセット信号およびユーザリセット信号のいずれかを出力する。尚、システムリセット信号およびユーザリセット信号のどちらを出力するかは、内蔵ROMC110内のプログラム領域(詳細は後述する)の設定に従う。また、主制御チップCの外部にある周辺制御回路に対しては、リセット出力端子(XRSTO端子)からリセット信号が出力される。

【0052】

主制御チップCでは、設定によって上記のシステムリセットか、或いはユーザリセット

10

20

30

40

50

と称する処理のいずれかを実行させることができる。

【 0 0 5 3 】

上記指定エリア外走行は、プログラムが想定外の動作をしていることを意味する。この場合、C P U C 1 0 0 が本来プログラムとして扱われるはずのないコードにより動作することになる。このような状況は、プログラムミスによる所謂暴走した状態の他に、何らかの不正によって生じている可能性がある。この場合、上記のシステムリセットおよびユーザリセットのいずれかの処理により、正常な動作に復帰させることができるようになっている。また、ウォッチドッグタイマ C 2 2 2 がタイムアウトになった場合としては、プログラムミスによる暴走した状態や、電圧降下により C P U C 1 0 0 が本来設計した動作を行うことができなくなった場合等がある。この場合にも、上記のシステムおよびユーザリ

10

【 0 0 5 4 】

割込み制御回路 C 1 6 0 は、外部入力や内部状態の変化に応じて適宜処理を実行させるために割込みを発生させる。この割込み処理には、例えば外部からの入力（センサによる信号）を受け付けた場合に実行する処理がある。本実施形態では、タイマ回路からの割込み要求により実行されるタイマ割込み処理を実行するようにしている。尚、割込み制御回路 C 1 6 0 は、内部情報レジスタ C 1 6 1 を備えており、当該内部情報レジスタ C 1 6 1 には、乱数生成回路 C 1 4 0 で乱数更新周期を決める外部クロック（カウントクロック）の周期の異常、および乱数の更新に関する異常、さらに、直前に発生したユーザリセット

20

【 0 0 5 5 】

クロック回路 C 2 1 0 は、水晶発振器（不図示）から外部クロック入力端子（E X 端子）を介して入力される外部クロック（この例では、24MHzのクロック）を所定の分周比（例えば、1/2）で分周し、分周後のシステムクロック（この例では、12MHzのクロック）をこの主制御チップ C 内部の各回路に供給する。また、このシステムクロックをシステムクロック出力端子（C L K O 端子）を介して主制御チップ C 外部の周辺制御回路に出力する。

【 0 0 5 6 】

乱数生成回路 C 1 4 0 は、乱数を更新するためのクロック信号（カウントクロック）を用いて、乱数のラッチ信号を受信したときにこの更新された乱数を乱数レジスタ内に保持するものである。本実施形態では、水晶発振器から外部クロック入力端子（R C K 端子）を介して入力される外部クロック信号を所定の分周比（例えば、1/2）で分周してこのカウントクロックに用いているが、主制御チップ C 内部のクロック信号を用いることもでき、この場合は水晶発振器は不要となる。乱数レジスタに保持された値は、乱数として読み出して使用することができる。尚、乱数レジスタから乱数を読み出すと、乱数レジスタが次の乱数をラッチすることを許容する許容状態とすることができる。

30

【 0 0 5 7 】

照合用ブロック C 2 3 0 は、主制御チップ C が型式認定で合格した正規のものかどうかの真贋検査であるセキュリティチェックを実行するものであり、S C 端子及び B R C 端子を介して当該セキュリティチェックに係る信号を外部端子板に送信又は外部端子板から受信し得るよう構成されている。

40

【 0 0 5 8 】

固有情報 C 2 4 0 には、主制御チップ C の製造時に書き込まれた固有の識別番号が格納されており、当該識別番号は書き換えができないよう構成されている。また、演算回路 C 2 5 0 は、四則演算や論理演算を実行する回路である。

【 0 0 5 9 】

< メモリマップ >

次に、図 7 を用いて、図 6 に示す主制御チップ C のメモリマップの一例について説明する。当該メモリマップには、「0000H」から「FFFFFFH」までのアドレス空間が示

50

されている。このうち、「0000H」から「27FFH」までの空間には内蔵ROMC110が割り当てられ、「2800H」から「28FFH」までの空間には主制御チップC内の各回路に内蔵されているレジスタ領域が割り当てられ、「F000H」から「F2FFH」までの空間には内蔵RAMC120が割り当てられ、「FDD0H」から「FDFBH」までの空間にはXCSデコードエリア（与えられた機械語を内部表現として解釈することであるデコードを実行する領域）が割り当てられている。C P U C 1 0 0に、これらの番地に対してアクセスする命令を実行させることにより、対応するハードウェアに対するアクセスを実行させることができる。

【0060】

尚、内蔵ROMC110は、主として遊技の進行を制御する領域である第1ROM領域と、主としてエラー関連等の遊技の正常な進行とは異なる処理を制御する領域である第2ROM領域と、を有しており、「0000H」から「1FFFFH」までの空間には第1ROM領域が割り当てられ、「2000H」から「27FFH」までの空間には第2ROM領域が割り当てられている。尚、第1ROM領域は、第2ROM領域よりも容量が大きくなるよう構成されている（換言すれば、第1ROM領域内に存在しC P U C 1 0 0からアクセスされるデータ容量は、第2ROM領域内に存在しC P U C 1 0 0からアクセスされるデータ容量よりも大きくなるよう構成されている）。

【0061】

また、第1ROM領域は、プログラムコード（C P U C 1 0 0に対する命令コードセット）が格納されている第1制御領域と、プログラムが使用する（このプログラムコードに基づくC P U C 1 0 0の処理によって読みだされる）プログラムデータが格納されている第1データ領域と、各種識別情報（会社名、製造日、型式名等）が格納される領域と、主制御チップCを動作させる際に用いられる各種設定（乱数生成回路C140の動作設定、ウォッチドッグタイマC222の動作設定等）が格納されているプログラム管理エリアとを有している。尚、同図にて、第1ROM領域におけるメモリマップイメージを図示しておくが、各領域のバイト数や未使用領域の有無はあくまでも一例である。

【0062】

また、第2ROM領域は、プログラムコード（C P U C 1 0 0に対する命令コードセット）が格納されている第2制御領域と、プログラムが使用する（このプログラムコードに基づくC P U C 1 0 0の処理によって読みだされる）プログラムデータが格納されている第2データ領域と、を有しており、第2制御領域は、第1制御領域よりも容量が小さくなるよう構成されており（換言すれば、第2制御領域内に存在しC P U C 1 0 0からアクセスされるプログラムコード容量は、第1制御領域内に存在しC P U C 1 0 0からアクセスされるプログラムコード容量よりも小さくなり）、第2データ領域は、第1データ領域よりも容量が小さくなるよう構成されている（換言すれば、第2データ領域内に存在しC P U C 1 0 0からアクセスされるプログラムデータ容量は、第1データ領域内に存在しC P U C 1 0 0からアクセスされるプログラムデータ容量よりも小さくなる）。

【0063】

他方、内蔵RAMC120は、主として遊技の進行に基づく情報を格納する領域である第1RAM領域と、主としてエラー関連等の遊技の正常な進行とは異なる処理に基づく情報を格納する領域である第2RAM領域と、プログラムが内部的にデータを保存しておく必要がある場合使用されるスタックエリアと、を有しており、「F000H」から「F1FFH」までの空間には第1RAM領域が割り当てられ、「F200H」から「F2C9H」までの空間には第2RAM領域が割り当てられ、「F2CAH」から「F2FFH」までの空間にはスタックエリアが割り当てられている（但し、各領域のバイト数はあくまでも一例である）。

【0064】

また、第1RAM領域は、主として遊技の進行に係る情報を一時記憶するための作業領域である第1作業領域を有しており、第2RAM領域は、主としてエラー関連等に係る情報を一時記憶するための作業領域である第2作業領域と、第1RAM領域及び第2RAM

10

20

30

40

50

領域に一時記憶された情報の誤り検出を行うための作業領域であるチェックサム領域を有している。尚、第1 RAM領域は、第2 RAM領域よりも容量が大きくなるよう構成されている。また、本実施形態においては、チェックサム領域は第2 RAM領域のみが有しており（第1 RAM領域は有しておらず）、当該チェックサム領域が第1 RAM領域と第2 RAM領域との双方の（双方に一時記憶された情報を通算した）チェックサムを管理するよう構成されている。また、本実施形態においては、後述するように、チェックサムを算出する際、未使用領域をも含めて算出しているが、これには限定されず、未使用領域を除いた領域（第1作業領域及び第2作業領域）についてチェックサムを算出するよう構成してもよい。また、誤り検出を行う手法は、チェックサムチェックを行う手法に限らず、その他の手法（例えば、パリティチェック等）を行う手法を用いてもよく、その場合には、当該チェックサム領域が、これら手法を用いる際に必要となる誤り検出用の情報（例えば、パリティビット等）を格納する領域となる。

10

【0065】

尚、各種識別情報（会社名、製造日、型式名等）が格納される領域のアドレスは、内蔵 RAMのアドレス以降としても何ら問題ない。また、未使用領域となっているアドレスも変更しても問題ないが、第1データ領域と第2制御領域との間（間のアドレス）には未使用領域を設けることが好適である。即ち、図7に示すようなメモリマップ構成である場合、第1制御領域内に存在しC P U C 1 0 0からアクセスされるプログラムコードと、第2制御領域内に存在しC P U C 1 0 0からアクセスされるプログラムコードとは、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されており、未使用領域を間に挟んでいるため、プログラムソースコード上又はダンプリスト上において、双方のプログラムコードの配置位置を視覚上明確に切り分けることができる（その他、未使用領域を間に挟んでいる場合には、同様のことがいえる）。

20

【0066】

ここで、主制御基板Mが搭載するROMに関しては、不正行為によって改造されたプログラム等を書き込まれることを防止するため、未使用の領域（充填されていない領域）を設けないよう構成することが好適である（例えば、未使用領域を全て0によって充填、使用している領域を若い番地に詰めて書き込む、等）。また、第1制御領域及び第1データ領域には、ノイズや不正行為によって、通常時には参照しないデータを参照してしまうことを防止するため、未使用のデータ（例えば、スペック違いの遊技機において参照するデータや、開発段階でのテストにのみ使用するデータ等）を設けないよう構成することが好適である。また、第1制御領域、第1データ領域、第2制御領域、第2データ領域、第1作業領域及び第2作業領域は、若い番地に詰めて領域を使用し、当該領域内（当該領域内のアドレス）に未使用の領域を設けない（例えば、「0000H」～「0FA7H」の範囲となっている第1制御領域内の、「0010H」～「0050H」を未使用領域としない）よう構成することが好適である。尚、本例における、未使用領域は、すべてのビットが「0」となっており、当該未使用領域以外の領域は、いずれかのビットが「1」となっている（「0」ではなくなっている）。

30

【0067】

次に、図8～31は、本実施形態における、主制御基板Mが行う一般的な処理の流れを示したフローチャートである。はじめに、これら処理の流れを示したフローチャートにおいては、第1ROM領域にて配置されているプログラムコード及びプログラムデータに基づき、C P U C 1 0 0が処理を実行する場合、もしくは、その処理結果をC P U C 1 0 0内のレジスタ（レジスタ領域）や第1RAM領域へ格納（更新）したり、第1ROM領域にて配置されているプログラムコードに基づくC P U C 1 0 0の処理にてその処理結果を参照する場合を、「第1ROM・RAM領域における処理」として点線で囲んで図示し、「第1ROM・RAM領域内のデータに基づき」C P U C 1 0 0が処理を実行する旨を記載している。また、これら処理の流れを示したフローチャートにおいては、第2ROM領域にて配置されているプログラムコード及びプログラムデータに基づき、C P U C 1 0 0が処理を実行する場合、もしくは、その処理結果をC P U C 1 0 0内のレジスタ（レジス

40

50

タ領域)や第2RAM領域へ格納(更新)したり、第2ROM領域にて配置されているプログラムコードに基づくCPU C100の処理にてその処理結果を参照する場合を、「第2ROM・RAM領域における処理」として点線で囲んで図示し、「第2ROM・RAM領域内のデータに基づき」CPU C100が処理を実行する旨を記載している。

【0068】

また、フローチャートは主に、処理ステップ(長方形にて図示)、判断(ひし形にて図示)、流れ線(矢印)、開始・終了・復帰等を示す端子(角丸長方形にて図示)によって構成されている。また、処理ステップの内、別のフローチャートにて詳細を図示している場合、当該別のフローチャートを参照するものをサブルーチン(左右の線が二重線である長方形にて図示)として図示している。ここで、遊技機の開発段階においては、スペック 10 違いの遊技機を同時に開発することも行われているが、本例においては、メイン側の処理内に、スペック違いの遊技機で実行するサブルーチン(通常は使用しないサブルーチン)を残さないよう構成しており、ノイズや不正行為によって、通常時には実行されない未使用サブルーチンに係る処理が実行されることを防止している。

【0069】

そして、これらの動きに沿わない場合であり、例えば、第1ROM領域にて配置されているプログラムコードに基づくCPU C100の処理にて、第2RAM領域を更新又は参照する場合や、逆に、第2ROM領域にて配置されているプログラムコードに基づくCPU C100の処理にて、第1RAM領域を更新又は参照する場合には、その更新・参照先がいずれのものであるかを特記している(又は、これらの動きに沿う場合であっても、明確化のため必要に応じて特記している場合がある)。尚、以下に示す実施形態における処理の動きを概念的に纏めておくと、次のようなケースに分かれる。 20

【0070】

<動作1>第1ROM領域(特に、第1制御領域)にて配置されているプログラムコードに基づくCPU C100の処理によって、第1ROM領域(特に、第1データ領域)にて配置されているプログラムデータが読みだされる、又は、第2ROM領域(特に、第2制御領域)にて配置されているプログラムコードに基づくCPU C100の処理によって、第2ROM領域(特に、第2データ領域)にて配置されているプログラムデータが読みだされる。但し、第1ROM領域(特に、第1制御領域)にて配置されているプログラムコードに基づくCPU C100の処理によっては、第2ROM領域(特に、第2データ領域)にて配置されているプログラムデータが読みだされない、及び、第2ROM領域(特に、第2制御領域)にて配置されているプログラムコードに基づくCPU C100の処理によっては、第1ROM領域(特に、第1データ領域)にて配置されているプログラムデータが読みだされない。 30

【0071】

<動作2>第1ROM領域にて配置されているプログラムコード及びプログラムデータに基づくCPU C100の処理にて、第1RAM領域を更新及び参照する。また、第2ROM領域にて配置されているプログラムコード及びプログラムデータに基づくCPU C100の処理にて、第2RAM領域を更新及び参照する。

【0072】

<動作3>第1ROM領域にて配置されているプログラムコードにおける呼び出し命令(例えば、ニーモニックでいうCALL命令)によって、第2ROM領域にて配置されているプログラムコードに基づくCPU C100の処理が実行され得るが、第2ROM領域にて配置されているプログラムコードにおける呼び出し命令(例えば、ニーモニックでいうCALL命令)によって、第1ROM領域にて配置されているプログラムコードに基づくCPU C100の処理が実行され得ない。即ち、第1ROM領域にて配置されているプログラムコードと第2ROM領域にて配置されているプログラムコードとは、主従関係にあり、主となる第1ROM領域にて配置されているプログラムコードにおける呼び出し命令があってはじめて、従となる第2ROM領域にて配置されているプログラムコードに基づくCPU C100の処理が実行され得る状態となる。 40 50

【 0 0 7 3 】

< 動作 4 > 主となる第 1 R O M 領域にて配置されているプログラムコードにおける呼び出し命令があって、従となる第 2 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理が実行される場合、当該従となる第 2 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理の実行時には、当該呼び出し命令があった時点で記憶されている情報（例えば、レジスタ領域内の情報）を参照する。或いは、当該従となる第 2 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理が実行された後、当該主となる第 1 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理に復帰する場合、当該主となる第 1 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理の実行時には、当該復帰した時点で記憶されている情報（例えば、レジスタ領域内の情報）を参照する。

10

【 0 0 7 4 】

< 動作 5 > 前述の < 動作 4 > において、レジスタ領域内の情報を参照しない場合には、< 動作 5 - 1 > 主となる第 1 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理結果を、第 1 R A M 領域に格納しておき、従となる第 2 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理の実行時には、当該第 1 R A M 領域に格納された処理結果を参照及び更新可能としておく（当該主となる第 1 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理の復帰時には、当該更新された第 1 R A M 領域を参照する）、< 動作 5 - 2 > 主となる第 1 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理結果を、第 1 R A M 領域に格納しておき、従となる第 2 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理の実行時には、当該第 1 R A M 領域に格納された処理結果を参照可能としておく、且つ、従となる第 2 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理結果を、第 2 R A M 領域に格納しておき、当該主となる第 1 R O M 領域にて配置されているプログラムコードに基づく C P U C 1 0 0 の処理の復帰時には、当該第 2 R A M 領域に格納された処理結果を参照可能としておく、のいずれかで動作する。

20

【 0 0 7 5 】

以上のような前提（説明を行う上での前提）に基づき、主制御基板 M が行う一般的な処理の流れについて説明を行っていくこととするが、上記した < 動作 1 > 乃至 < 動作 3 > は必須となる前提となる一方で、< 動作 4 > と < 動作 5 > とは、C P U C 1 0 0 での処理結果を主従関係にあるプログラムコード間で、如何にして引き継いでいくかの実装方法によって取捨選択できる前提であるため、以下の処理の流れにおいて、< 動作 4 > 及び < 動作 5 > のいずれか一方のみで例示されていた場合であっても、他方で代替することが可能であることを予め補足しておく。

30

【 0 0 7 6 】

まず、図 8 は、回胴式遊技機 P の電源を投入した後（或いはシステムリセットやユーザリセット時において）、主制御基板 M の C P U C 1 0 0 にて初めて実行される処理の流れを示したフローチャートである。この場合、一般的には、内蔵 R O M C 1 1 0 の 0 0 0 0 H となるアドレス（即ち、第 1 制御領域）に配置されているプログラムコードから順番に実行されていくこととなる。尚、主制御基板 M における主制御チップ C の構成によっては、回胴式遊技機 P の電源を投入した後（或いはシステムリセットやユーザリセット時において）、前述したセキュリティチェックを実行するよう構成される場合があり、当該セキュリティチェックを実行するためのプログラムコードが先に実行されるよう構成される場合も想定できるが、そのような構成であっても、本実施形態において示す第 1 制御領域に配置されているプログラムコードから順番に実行されていくことには変わらない（加えて、内蔵 R O M C 1 1 0 の初期アドレスが、0 0 0 0 H ではない場合であっても、前述したメモリマップの全体構成に変わらない = 各アドレスが適宜ずれるのみ）。また、本実施形態においては、内蔵 R A M C 1 2 0 に格納されているデータが電源断時においても保持されるよう、内蔵 R A M C 1 2 0 に対してバックアップ電源が供給されるよう構成されてい

40

50

るものとしている。

【 0 0 7 7 】

< 第 1 R O M ・ R A M 領域における処理 >

まず、ステップ 1 0 0 0 で、回胴式遊技機 P の電源を投入した後、ステップ 1 0 0 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、タイマ割り込みをセットする（ここでは、タイマ割り込みの種類をセットするのみであり、以降の処理において、タイマ割り込みが開始されると定期的に後述するタイマ割り込み時処理に係るフローチャートが実行される）。次に、ステップ 1 0 0 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、主制御チップ C の機能設定を実行する。次に、ステップ 1 0 0 6 で、C P U C 1 0 0 は、第 2 R O M 領域の電源断復帰処理を呼び出す。

10

【 0 0 7 8 】

< 第 2 R O M ・ R A M 領域における処理 >

次に、ステップ 1 0 0 8 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、第 1 R A M 領域の先頭アドレスからチェックサム領域直前のアドレスまでのチェックサムを算出する。次に、ステップ 1 0 1 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、第 1 R A M 及び第 2 R A M をチェックし（例えば、当該算出したチェックサムとチェックサム領域に保持されているチェックサムデータとに基づき、電源断・電源断復帰により内蔵 R A M C 1 2 0 に格納されているデータが正しく保持されているか否かをチェックし）、電源断復帰データを生成する（当該チェック結果やステップ 1 8 0 0 の電源断時処理にて実行した処理に基づいて生成し、第 2 R A M 領域内で保持する）。次に、ステップ 1 0 1 2 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、第 1 R O M 領域の呼び出し元に復帰し、ステップ 1 0 1 4 に移行する。

20

【 0 0 7 9 】

< 第 1 R O M ・ R A M 領域における処理 >

次に、ステップ 1 0 1 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、扉スイッチ D 8 0、設定扉スイッチ M 1 0 及び設定キースイッチ M 2 0 のスイッチ状態を確認する。次に、ステップ 1 0 1 6 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータを参照し、扉スイッチ D 8 0、設定扉スイッチ M 1 0 及び設定キースイッチ M 2 0 のいずれかがオフであるか否かを判定する。ステップ 1 0 1 6 で Y e s の場合、ステップ 1 0 1 8 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、第 2 R O M 領域内の非設定変更時初期化処理を呼び出し、ステップ 1 0 2 2 に移行する。他方、ステップ 1 0 1 6 で N o の場合には、ステップ 1 0 2 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、第 2 R O M 領域内の設定変更時初期化処理を呼び出し、ステップ 1 0 3 0 に移行する。

30

【 0 0 8 0 】

< 第 2 R O M ・ R A M 領域における処理 >

次に、ステップ 1 0 2 2 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、第 1 R A M 内の電源断処理済みフラグのオン・オフ（ステップ 1 9 0 4 でオンとなる）及び全 R A M のチェックサム状態（ステップ 1 0 1 0 でのチェック結果）を参照し、第 2 R A M 内の電源断復帰データは正常ではないか否かを判定する。ステップ 1 0 2 2 で Y e s の場合、ステップ 1 0 2 6 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、バックアップエラー表示をセットする（例えば、レジスタ領域内にエラー番号をセットする）。次に、ステップ 1 3 0 0 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、後述する、復帰不可能エラー処理を実行する。他方、ステップ 1 0 2 2 で N o の場合、ステップ 1 0 2 8 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、第 1 R A M 及び第 2 R A M の初期化範囲を未使用 R A M 範囲（図中欄外にて示す、第 1 R A M 領域における未使用領域と第 2 R A M 領域における未使用領域）に決定してセットし（例えば、レジスタ領域内にセットし）、ステップ 1 0 3 6 に移行する。

40

【 0 0 8 1 】

50

他方、ステップ1020の処理の後、ステップ1030で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1RAM内の電源断処理済みフラグのオン・オフ（ステップ1904でオンとなる）及び全RAMのチェックサム状態（ステップ1010でのチェック結果）を参照し、第2RAM内の電源断復帰データは正常であるか否かを判定する。ステップ1030でYesの場合、ステップ1032で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1RAM及び第2RAMの初期化範囲をRAM内における設定値を除くすべての範囲に決定してセットし（例えば、レジスタ領域内にセットし）、ステップ1036に移行する。尚、設定値は第1RAM領域の先頭アドレスに格納されている。他方、ステップ1030でNoの場合、ステップ1034で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1RAM及び第2RAMの初期化範囲をRAMのすべての範囲に決定してセットし（例えば、レジスタ領域内にセットし）、ステップ1036に移行する。

10

【0082】

次に、ステップ1036で、CPUC100は、第2ROM・RAM領域内のデータに基づき、決定された初期化範囲で第2RAM領域のみの初期化を実行する。次に、ステップ1038で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1ROM領域の呼び出し元に復帰し、ステップ1040に移行する。

【0083】

<第1ROM・RAM領域における処理>

次に、ステップ1040で、CPUC100は、第1ROM・RAM領域内のデータに基づき、ステップ1028、ステップ1032又はステップ1034にて決定された初期化範囲で、第1RAM領域のみの初期化を実行する。次に、ステップ1041で、CPUC100は、第1ROM・RAM領域内のデータに基づき、扉スイッチD80、設定扉スイッチM10及び設定キースイッチM20のいずれかがオフであるか否かを判定する。ステップ1041でYesの場合、ステップ1042で、CPUC100は、第1ROM・RAM領域内のデータに基づき、第2ROM領域内の設定値チェック処理を呼び出し、ステップ1044に移行する。他方、ステップ1041でNoの場合には、ステップ1100で、CPUC100は、第1ROM・RAM領域内のデータに基づき、後述する、設定変更装置制御処理（設定変更処理とも称す）を実行する。

20

【0084】

<第2ROM・RAM領域における処理>

次に、ステップ1044で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内を参照し、第1RAM領域内の設定値に係るデータは正常範囲内（本例では、1～6）であるか否かを判定する。ステップ1044でYesの場合、ステップ1046で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1ROM領域の呼び出し元に復帰し、ステップ1050に移行する。他方、ステップ1044でNoの場合、ステップ1048で、CPUC100は、第2ROM・RAM領域内のデータに基づき、設定値エラー表示（例えば、払出数表示装置D190に表示されることとなる）をセットする（例えば、レジスタ領域内にセットする）。次に、ステップ1300で、CPUC100は、第2ROM・RAM領域内のデータに基づき、後述する復帰不可能エラー処理を実行する。

30

40

【0085】

<第1ROM・RAM領域における処理>

次に、ステップ1050で、CPUC100は、第1ROM・RAM領域内のデータに基づき、電源断時の処理（ステップ1902）にて保存したスタックポインタに係るデータに基づき、スタックポインタを復帰する。次に、ステップ1052で、CPUC100は、第1ROM・RAM領域内のデータに基づき、入力ポートの読み込みを実行する。次に、ステップ1054で、CPUC100は、第1ROM・RAM領域内のデータに基づき、ステップ1002にてセットしたタイマ割り込みを開始する。次に、ステップ1056で、CPUC100は、第1ROM・RAM領域内のフラグエリア内にある電源断処理

50

済みフラグをオフにし、復帰したスタックポイントに従い電源断時の処理に復帰する。

【 0 0 8 6 】

尚、不図示ではあるが、主制御基板 M が搭載する一時記憶領域（ R A M 領域等）の初期値（処理開始時の値）は、特別遊技が実行される値とならないよう構成することが好適である（プログラムの処理開始直後に、ノイズや不正行為により、特別遊技の実行判定を行う処理を実行してしまった場合に特別遊技が誤って実行されることを防止するため）。また、不図示ではあるが、主制御基板 M の R A M 領域内に当選乱数等の乱数を記憶する場合には、専用の記憶領域を確保し、乱数に係る情報を記憶しているバイト内には当該乱数に係る情報のみを記憶する（各種タイマ値等、その他の情報を記憶しない）よう構成することが好適である（同じ 1 バイト内に記憶した別のデータを操作する際に、ノイズ等によって乱数に係る情報が書き換わってしまうことを防止するため）。

10

【 0 0 8 7 】

< 第 1 R O M ・ R A M 領域における処理 >

次に、図 9 は、図 8 におけるステップ 1 1 0 0 のサブルーチンに係る、設定変更装置制御処理のフローチャートである。まず、ステップ 1 1 0 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、スタックポイントをセットする（当該処理の先頭アドレスで初期化する）。次に、ステップ 1 1 1 8 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、タイマ割り込みを開始する。次に、ステップ 1 1 2 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータを参照し、第 1 R A M 領域内の設定値は正常範囲内（本例では、1 ~ 6）ではないか否かを判定する。ステップ 1 1 2 0 で Y e s の場合、ステップ 1 1 2 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、設定値に所定値（例えば、1 = 遊技者にとって最も不利となる値）をセットし、ステップ 1 1 2 4 に移行する。他方、ステップ 1 1 2 0 で N o の場合にもステップ 1 1 2 4 に移行する。次に、ステップ 1 1 2 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、エラー表示 L E D（不図示）に設定変更装置作動中である旨を表示し、設定表示 L E D（不図示）に設定値を表示し、ステップ 1 1 2 6 に移行する。

20

【 0 0 8 8 】

次に、ステップ 1 1 2 6 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、設定 / リセットボタン M 3 0 がオフからオンに切り替わったか否かを判定する。ステップ 1 1 2 6 で Y e s の場合、ステップ 1 1 2 8 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、現在の設定値に 1 を加算し（加算した結果設定値が 6 を超過した場合には、設定値は 1 となる）、ステップ 1 1 3 0 に移行する。尚、ステップ 1 1 2 6 で N o の場合にも、ステップ 1 1 3 0 に移行する。次に、ステップ 1 1 3 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、スタートレバード 5 0 がオフからオンに切り替わったか否かを判定する。ステップ 1 1 3 0 で Y e s の場合、ステップ 1 1 3 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、設定キースイッチ M 2 0 がオンからオフに切り替わったか否かを判定する。ステップ 1 1 3 2 で N o の場合には、ステップ 1 1 3 2 の処理をループする。他方、ステップ 1 1 3 2 で Y e s の場合、ステップ 1 1 3 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、エラー表示 L E D（不図示）に設定変更装置の作動が終了した旨を表示し、設定表示 L E D（不図示）の設定値の表示を消去し、ステップ 1 2 0 0 の遊技進行制御処理に移行する。尚、ステップ 1 1 3 0 で N o の場合には、ステップ 1 1 2 6 に移行する。

30

40

【 0 0 8 9 】

< 第 1 R O M ・ R A M 領域における処理 >

次に、図 1 0 は、図 9 におけるステップ 1 2 0 0 のサブルーチンに係る、遊技進行制御処理（1 枚目）のフローチャートである。まず、ステップ 1 2 0 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、スタックポイントをセットする（当該処理の先頭アドレスで初期化する）。次に、ステップ 1 2 0 4 で、C P U C 1 0 0 は、第 1

50

ROM・RAM領域内のデータに基づき、当該ゲームに必要な第1RAM領域内のデータ（例えば、ベット上限数、入賞の有効ライン、等）をセットする。次に、ステップ1206で、CPU100は、第1ROM・RAM領域内のデータに基づき、当該ゲームにおける遊技状態（例えば、通常遊技中、大当り遊技中、再遊技確率変動遊技中、AT遊技中等）をセットする。次に、ステップ1208で、CPU100は、第1ROM・RAM領域内のデータに基づき、メダル払出装置Hが遊技メダルで満杯ではないか否かを判定する。具体的には、メダル払出装置Hから溢れ出たメダルを格納するサブタンク（不図示）を備え、サブタンクに設けられた複数の満杯検知センサによる電流の導通／非導通にて判定する（メダルを介して電流が導通した場合には、満杯と判定する）。ステップ1208でYesの場合、ステップ1218に移行する。

10

【0090】

他方、ステップ1208でNoの場合、ステップ1210で、CPU100は、第1ROM・RAM領域内のデータに基づき、メダル満杯エラーフラグをオンにする（例えば、第1RAM領域のメダル満杯エラーフラグ領域内をオンに相当する値で更新する）。次に、ステップ1212で、CPU100は、第1ROM・RAM領域内のデータに基づき、メダル満杯エラーに対応したエラー番号の表示を7セグLED（例えば、貯留表示LED又は獲得枚数LED）で実行する。次に、ステップ1214で、CPU100は、第1ROM・RAM領域内のデータを参照して、メダル満杯エラーが解除されたか否か（例えば、サブタンクによる電流が非導通、且つ、設定／リセットボタンM30が押下されたか否か）を判定する。ステップ1214でYesの場合、ステップ1216で、CPU100は、第1ROM・RAM領域内のデータに基づき、メダル満杯エラーフラグをオフにし（例えば、第1RAM領域のメダル満杯エラーフラグ領域内をオフに相当する値で更新し）、ステップ1218に移行する。他方、ステップ1214でNoの場合には、ステップ1212に移行する。次に、ステップ1218で、CPU100は、第1ROM・RAM領域内のデータに基づき、メダル投入受付を許可し（再遊技の次ゲームにおいては自動にて投入動作が実行されることとなる）、次の処理（ステップ1220の処理）に移行する。ここで、ステップ1218では、ブロックD100のオン処理（メダル流路が形成する処理）を行う。具体的には、前回遊技で再遊技役が成立した場合には、現在の貯留数（クレジット）が所定値（本例では、50枚）未満であることを条件として、ブロックD100のオン処理を実行する。換言すると、現在の貯留数（クレジット）が所定値である場合には、ブロックD100のオン処理を実行しない。一方、前回遊技で再遊技役が成立しなかった場合には、一律にブロックD100のオン処理を実行するようにしている。このように構成することにより、再遊技が成立した場合であっても貯留数（クレジット）が所定値に達していない場合には、遊技メダルが投入できるように構成され、通常遊技状態よりも再遊技確率の高いRT状態に滞在しているときや、見た目では再遊技とは分かり辛い再遊技（小役に見せかけた再遊技：無効ライン上にベル-ベル-ベルや、左リールにチェリーが停止した図柄組合せ）が停止した場合であっても、遊技者はリズム良く（違和感なく）遊技を行うことができる。

20

30

【0091】

<第1ROM・RAM領域における処理>

40

次に、図11は、図9におけるステップ1200のサブルーチンに係る、遊技進行制御処理（2枚目）のフローチャートである。まず、ステップ1220で、CPU100は、第1ROM・RAM領域内のデータに基づき、遊技メダルがベットされていない、且つ、クレジットが存在していないか否かを判定する。ステップ1220でYesの場合、ステップ1221で、CPU100は、第1ROM・RAM領域内のデータに基づき、設定表示条件を充足している（例えば、扉スイッチD80、設定扉スイッチM10、設定キースwitchM20がすべてオンとなると当該条件を充足する）か否かを判定する。ステップ1221でYesの場合、ステップ1222で、CPU100は、第1ROM・RAM領域内のデータに基づき、設定表示LED（不図示だが、払出数表示装置D190、クレジット数表示装置D200、投入数表示灯D210としてもよい）に設定値を表示し、

50

ステップ1221に移行する。ステップ1220又はステップ1221でNoの場合、ステップ1224で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、遊技メダルの投入及び精算に係る管理を実行する。次に、ステップ1225で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、遊技メダルの受付可能枚数を確認する。次に、ステップ1226で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、ブロックD100がオンか否かを判定する。ステップ1226でYesの場合、ステップ1227で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、第1投入センサD20s又は第2投入センサD30sがオンであるか否かを判定する（第1投入センサD20s又は第2投入センサD30sがオンとなると、遊技メダルを1枚受け付けたと判定する）。ステップ1227でYesの場合、ステップ1228で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、第2ROM領域のメダル投入エラー検出処理を呼び出し、ステップ1400に移行する。

10

【0092】

<第2ROM・RAM領域における処理>

次に、ステップ1400で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、後述する、メダル投入エラー検出処理を実行する。次に、ステップ1229で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第1ROM領域の呼び出し元に復帰し、ステップ1230に移行する。

【0093】

<第1ROM・RAM領域における処理>

20

次に、ステップ1230で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、第1投入センサD20s及び第2投入センサD30sがオフであるか否かを判定する（第1投入センサD20s又は第2投入センサD30sがオンとなった後、第1投入センサD20s及び第2投入センサD30sがオフとなると、受け付けた1枚の遊技メダルが第1投入センサD20s及び第2投入センサD30sを通過したと判定する）。ステップ1230でYesの場合、ステップ1231で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、1枚の正常な遊技メダルの投入を受け付けたと判定する。不図示であるが、ステップ1231の後、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、クレジットが上限数（本例では、50）、且つ、ベット数が最大数（本例では、3）ではないか否かを判定し、Yesと判定した場合にはブロックD100をオフ（メダル流路を形成しない状態）に制御する。尚、ステップ1230でNoの場合には、ステップ1228に移行し、ステップ1226またはステップ1227でNoの場合には、ステップ1232に移行する。

30

【0094】

次に、ステップ1232で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、精算ボタンD60の操作があったか否かを判定する。ステップ1232でYesの場合、ステップ1233で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、クレジットの残り枚数又はベットされている遊技メダルが存在するか否かを判定する。ステップ1233でYesの場合、ステップ1234で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、ホッパ駆動フラグ（第1RAM領域内のフラグであり、ホッパモータH80を駆動している際にオンとするフラグ）をオンにし、遊技メダル1枚の払出を実行する。次に、ステップ1236で、C P U C 1 0 0は、第1ROM・RAM領域内のデータを参照し、第1払出センサH10s又は第2払出センサH20sがオンであるか否かを判定する（第1払出センサH10s又は第2払出センサH20sがオンとなると、遊技メダル1枚の払出動作が行われていると判定する）。ステップ1236でYesの場合、ステップ1238で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、第2ROM領域内のメダル払出エラー検出処理を呼び出し、ステップ1450に移行する。ここで、フローチャート上には明記してはいないが、前回遊技が再遊技役であった場合にはクレジットの残り枚数のみが精算の対象となる。

40

【0095】

50

< 第2ROM・RAM領域における処理 >

次に、ステップ1450で、CPU100は、第2ROM・RAM領域内のデータに基づき、後述する、メダル払出エラー検出処理を実行する。次に、ステップ1240で、CPU100は、第2ROM・RAM領域内のデータに基づき、第1ROM領域内の呼び出し元に復帰し、ステップ1247に移行する。

【0096】

< 第1ROM・RAM領域における処理 >

他方、ステップ1236でNoの場合、ステップ1241で、CPU100は、第1ROM・RAM領域内のデータに基づき、ホッパ駆動後（ステップ1234の処理のタイミング後）から所定時間（例えば、5秒）経過したか否かを判定する。具体的には、ホッパ駆動信号をホッパモータH80に送信している（ホッパモータH80が回転している）のにもかかわらず、メダルが払い出されていないと判定している状況が所定時間継続したか否かを判定する。ステップ1241でYesの場合、ステップ1242で、CPU100は、第1ROM・RAM領域内のデータに基づき、メダル空エラーフラグをオンにする（例えば、第1RAM領域のメダル空エラーフラグ領域内をオンに相当する値で更新する）。次に、ステップ1244で、CPU100は、第1ROM・RAM領域内のデータに基づき、メダル空エラー表示を実行する。次に、ステップ1245で、CPU100は、第1ROM・RAM領域内のデータに基づき、メダル空エラーが解除されたか否か（例えば、設定/リセットボタンM30が押下されたか否か）を判定する。ステップ1245でYesの場合、ステップ1246で、CPU100は、第1ROM・RAM領域内のフラグエリア内にある、メダル空エラーフラグをオフにし（例えば、第1RAM領域のメダル空エラーフラグ領域内をオフに相当する値で更新し）、ステップ1247に移行する。他方、ステップ1245でNoの場合、ステップ1244に移行する。

【0097】

< 第1ROM・RAM領域における処理 >

次に、ステップ1247で、CPU100は、第1ROM・RAM領域内のデータに基づき、第1払出センサH10s及び第2払出センサH20sがオフであるか否かを判定する（第1払出センサH10s又は第2払出センサH20sがオンとなった後、第1払出センサH10s及び第2払出センサH20sがオフとなると、払出動作が行われていた1枚の遊技メダルの払出動作が完了したと判定する）。ステップ1247でYesの場合、ステップ1248で、CPU100は、第1ROM・RAM領域内のデータに基づき、ホッパ駆動フラグをオフにし、ステップ1233に移行する。尚、ステップ1241又はステップ1247でNoの場合には、ステップ1236に移行する。

【0098】

他方、ステップ1232又はステップ1233でNoの場合、ステップ1249で、CPU100は、第1ROM・RAM領域内のデータに基づき、第2ROM領域の投入・払出エラー検出処理を呼び出し、ステップ1500に移行する。

【0099】

< 第2ROM・RAM領域における処理 >

次に、ステップ1500で、CPU100は、第2ROM・RAM領域内のデータに基づき、後述する、投入・払出エラー検出処理を実行する。次に、ステップ1250で、CPU100は、第2ROM・RAM領域内のデータに基づき、第1ROM領域の呼び出し元に復帰し、ステップ1251に移行する。

【0100】

< 第1ROM・RAM領域における処理 >

次に、ステップ1251で、CPU100は、第1ROM・RAM領域内のデータに基づき、スタートレバーD50が有効であり（例えば、ゲームを開始するための規定枚数の遊技メダルが投入された等）、且つ、当該スタートレバーD50の操作があったか否かを判定する。ステップ1251でYesの場合、ステップ1252で、CPU100は、第1ROM・RAM領域内のデータに基づき、乱数の取得、ブロックD100をオフに

する処理を実行した後に、第2ROM領域の設定値チェック処理を呼び出し、ステップ1253に移行する。

【0101】

<第2ROM・RAM領域における処理>

次に、ステップ1253で、CPU100は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の設定値は正常範囲内（本例では、1～6）であるか否かを判定する。ステップ1253でYesの場合、ステップ1254で、CPU100は、第2ROM・RAM領域内のデータに基づき、第1ROM領域の呼び出し元に復帰し、次の処理（ステップ1257の処理）に移行する。他方、ステップ1253でNoの場合、ステップ1256で、CPU100は、第2ROM・RAM領域内のデータに基づき、設定値エラー表示をセットする（例えば、レジスタ領域内にエラー番号をセットする）。次に、ステップ1300で、CPU100は、第2ROM・RAM領域内のデータに基づき、後述する、復帰不可能エラー処理を実行する。

【0102】

<第1ROM・RAM領域における処理>

次に、図12は、図9におけるステップ1200のサブルーチンに係る、遊技進行制御処理（3枚目）のフローチャートである。まず、ステップ1257で、CPU100は、第1ROM・RAM領域内のデータに基づき、内部抽選（当該ゲームにおいて入賞可能となる役を決定するための抽選）を開始する。次に、ステップ1258で、CPU100は、第1ROM・RAM領域内のデータに基づき、全リール（リールM50）の回転を開始し、ステップ1260に移行する。次に、ステップ1260で、CPU100は、第1ROM・RAM領域内のデータに基づき、引き込みポイント作成要求（回転している左リールM51、中リールM52、右リールM53の停止位置を決定するために要求され、停止順番や他のリールの停止位置に応じて適宜要求される）があったか否かを判定する。ステップ1260でYesの場合、ステップ1261で、CPU100は、第1ROM・RAM領域内のデータに基づき、引き込みポイントを作成し、ステップ1262に移行する。他方、ステップ1260でNoの場合にも、ステップ1262に移行する。次に、ステップ1262で、CPU100は、第1ROM・RAM領域内のデータに基づき、リール停止受付可否チェックを実行する。次に、ステップ1263で、CPU100は、第1ROM・RAM領域内のデータに基づき、いずれかの停止ボタン（左停止ボタンD41、中停止ボタンD42、右停止ボタンD43）の操作があったか否かを判定する。ステップ1263でYesの場合、ステップ1264で、CPU100は、第1ROM・RAM領域内のデータに基づき、操作があった停止ボタンに対応したリール（例えば、左停止ボタンD41には左リールM51が対応）の停止位置を決定し、ステップ1265に移行する。他方、ステップ1263でNoの場合にも、ステップ1265に移行する。次に、ステップ1265で、CPU100は、第1ROM・RAM領域内のデータに基づき、全リール停止チェック処理を実行する。次に、ステップ1266で、CPU100は、第1ROM・RAM領域内のデータに基づき、すべてのリール（左リールM51、中リールM52、右リールM53）が停止したか否かを判定する。ステップ1266でYesの場合、ステップ1267で、CPU100は、第1ROM・RAM領域内のデータに基づき、第2ROM領域の表示判定チェック処理を呼び出し、ステップ1268に移行する。尚、ステップ1266でNoの場合、ステップ1260に移行する。

【0103】

<第2ROM・RAM領域における処理>

次に、ステップ1268で、CPU100は、第2ROM・RAM領域内のデータに基づき、第1RAM内の図柄停止位置データと、内部成立役停止可能位置データとを比較する。次に、ステップ1269で、CPU100は、第2ROM・RAM領域内のデータを参照し、表示された図柄の組み合わせが正常であるか否かを判定する（内部抽選によって決定された入賞可能となる役と一致していなければ異常であると判定される）。ステップ1269でYesの場合、ステップ1500で、CPU100は、第2ROM・R

10

20

30

40

50

ＡＭ領域内のデータに基づき、後述する、投入・払出エラー検出処理を実行する。次に、ステップ１２７０で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１ＲＯＭ領域の呼び出し元に復帰し、ステップ１２７４に移行する。他方、ステップ１２６９でＮｏの場合、ステップ１２７２で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、表示判定エラー表示をセットする（例えば、レジスタ領域内にセットする）。次に、ステップ１３００で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、後述する、復帰不可能エラー処理を実行する。

【０１０４】

<第１ＲＯＭ・ＲＡＭ領域における処理>

次に、ステップ１２７４で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、入賞による遊技メダルの払出処理を実行する。次に、ステップ１２７５で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、遊技メダルを払い出す入賞があったか否かを判定する（入賞によって獲得した遊技メダルが、クレジットの最大数（本例では、５０）を超過した場合に、遊技メダルの払出が実行される）。ステップ１２７５でＹｅｓの場合、ステップ１２７６で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、ホッパ駆動フラグ（第１ＲＡＭ領域内のフラグであり、ホッパモータＨ８０を駆動している際にオンとするフラグ）をオンにし、遊技メダル１枚の払出を実行する。次に、ステップ１２７７で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１払出センサＨ１０ｓ又は第２払出センサＨ２０ｓがオンであるか否かを判定する（第１払出センサＨ１０ｓ又は第２払出センサＨ２０ｓがオンとなると、遊技メダル１枚の払出動作が行われていると判定する）。ステップ１２７７でＹｅｓの場合、ステップ１２７８で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、第２ＲＯＭ領域内のメダル払出エラー検出処理を呼び出し、ステップ１４５０に移行する。

【０１０５】

<第２ＲＯＭ・ＲＡＭ領域における処理>

次に、ステップ１４５０で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、後述する、メダル払出エラー検出処理を実行する。次に、ステップ１２８４で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１ＲＯＭ領域内に呼び出し元に復帰し、ステップ１２８６に移行する。

【０１０６】

<第１ＲＯＭ・ＲＡＭ領域における処理>

他方、ステップ１２７７でＮｏの場合、ステップ１２７９で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、ホッパ駆動後（ステップ１２７６の処理のタイミング後）から所定時間（例えば、５秒）経過したか否かを判定する。ステップ１２７９でＹｅｓの場合、ステップ１２８０で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、メダル空エラーフラグをオンにする（例えば、第１ＲＡＭ領域のメダル空エラーフラグ領域内をオンに相当する値で更新する）。次に、ステップ１２８１で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、メダル空エラー表示を７セグＬＥＤで実行する。次に、ステップ１２８２で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、メダル空エラーが解除されたか否か（例えば、設定／リセットボタンＭ３０が押下されたか否か）を判定する。ステップ１２８２でＹｅｓの場合、ステップ１２８３で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、メダル空エラーフラグをオフにし（例えば、第１ＲＡＭ領域のメダル空エラーフラグ領域内をオフに相当する値で更新し）、ステップ１２８６に移行する。他方、ステップ１２８２でＮｏの場合、ステップ１２８１に移行する。

【０１０７】

<第１ＲＯＭ・ＲＡＭ領域における処理>

次に、ステップ１２８６で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１払出センサＨ１０ｓ及び第２払出センサＨ２０ｓがオフであるか否かを判定する（第１払出センサＨ１０ｓ又は第２払出センサＨ２０ｓがオンとなった後、第１払出

センサH10s及び第2払出センサH20sがオフとなると、払出動作が行われていた1枚の遊技メダルの払出動作が完了したと判定する)。ステップ1286でYesの場合、ステップ1288で、CPU100は、第1ROM・RAM領域内のデータに基づき、ホッパ駆動フラグをオフにし、ステップ1290に移行する。尚、ステップ1279又はステップ1286でNoの場合には、ステップ1277に移行する。次に、ステップ1290で、CPU100は、第1ROM・RAM領域内のデータに基づき、当該入賞(ステップ1275でYesとなった入賞)に対応した払出が完了したか否かを判定する。ステップ1290でYesの場合、ステップ1292で、CPU100は、第1ROM・RAM領域内のデータに基づき、遊技終了処理(例えば、ベット数のクリア、遊技状態の移行処理等)を実行し、次の処理(ステップ1202の処理)に移行する。尚、ステップ1286でNoの場合には、ステップ1277に移行し、ステップ1275でNoの場合には、ステップ1292に移行する。

10

【0108】

<第1ROM・RAM領域における処理>

次に、図13は、図8におけるステップ1300の(及び他のフローチャートにおいて呼び出された)サブルーチンに係る、復帰不可能エラー処理のフローチャートである。まず、ステップ1302で、CPU100は、第1ROM・RAM領域内のデータに基づき、割り込みを禁止する(以降は、後述するタイマ割り込み時処理に係るフローチャートが実行されない)。次に、ステップ1304で、CPU100は、第1ROM・RAM領域内のデータに基づき、出力ポートアドレス及び出力ポート数をセットする。次に、ステップ1306で、CPU100は、第1ROM・RAM領域内のデータに基づき、出力ポート(本例では、0~6であり、各種LEDへの表示出力や各種モータへの駆動出力)をオフにする。次に、ステップ1308で、CPU100は、第1ROM・RAM領域内のデータに基づき、次のポート出力アドレスをセットする(この繰り返しにより、各種LEDへの表示出力や各種モータへの駆動出力が順次停止される)。次に、ステップ1310で、CPU100は、第1ROM・RAM領域内のデータに基づき、各出力ポートへの出力が終了したか否かを判定する。ステップ1310でYesの場合には、ステップ1312で、CPU100は、第1ROM・RAM領域内のデータに基づき、セットされているエラー表示を実行し(本処理を実行する際には何らかのエラーが発生している)、当該処理の実行を繰り返し、電源電圧が低下することでリセット信号が入力されて終了する。(即ち、無限ループに突入するので、復帰を促す一切の操作を受け付けない)。尚、ステップ1310でNoの場合には、ステップ1306に移行する。尚、ステップ1306~ステップ1310の処理は、LED・モータへの出力をクリアする処理である(但し、外部出力信号はクリアしないので、エラーに関する情報やエラー発生時における遊技進行状況等をホールコンピュータ側へ出力することは可能である)。

20

30

【0109】

<第2ROM・RAM領域における処理>

次に、図14は、図11におけるステップ1400のサブルーチンに係る、メダル投入エラー検出処理のフローチャートである。まず、ステップ1402で、CPU100は、第2ROM・RAM領域内のデータに基づき、投入メダル逆流エラーフラグ(ステップ1706でオンとなるフラグであり、本実施形態においては、第2RAM領域内のフラグ)がオンであるか否かを判定する。ステップ1402でYesの場合、ステップ1404で、CPU100は、第2ROM・RAM領域内のデータに基づき、投入メダル逆流エラー(投入された遊技メダルが逆流したことによるエラーであり、例えば、第1投入センサD20sオフ且つ第2投入センサD30sオン 第1投入センサD20sオン且つ第2投入センサD30sオンとなった場合にエラーとなる)表示を実行する。次に、CPU100は、第2ROM・RAM領域内のデータに基づき、投入メダルエラー逆流エラーが解除されたか否か(例えば、設定/リセットボタンM30が押下されたか否か)を判定する。ステップ1406でYesの場合、ステップ1408で、CPU100は、第2ROM・RAM領域内のデータに基づき、投入メダル逆流エラーフラグをオフにし、次の処

40

50

理（ステップ１２２９の処理）に移行する。

【０１１０】

他方、ステップ１４０２でＮｏの場合、ステップ１４１０で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、投入メダル滞留エラーフラグ（ステップ１７１０でオンとなるフラグであり、本実施形態においては、第２ＲＡＭ領域内のフラグ）がオンであるか否かを判定する。ステップ１４１０でＹｅｓの場合、ステップ１４１２で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、投入メダル滞留エラー（投入された遊技メダルが滞留したことによるエラーであり、例えば、第１投入センサＤ２０ｓオン且つ第２投入センサＤ３０ｓオンである状態が所定時間継続した場合にエラーとなる）表示を実行する。次に、ステップ１４１４で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、投入メダル滞留エラーが解除されたか否か（例えば、設定／リセットボタンＭ３０が押下されたか否か）を判定する。ステップ１４１４でＹｅｓの場合、ステップ１４１６で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、投入メダル滞留エラーフラグをオフにし、次の処理（ステップ１２２９の処理）に移行する。

10

【０１１１】

他方、ステップ１４１０でＮｏの場合、ステップ１４１８で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、投入枚数エラーフラグ（ステップ１７１６でオンとなるフラグであり、本実施形態においては、第２ＲＡＭ領域内のフラグ）がオンであるか否かを判定する。ステップ１４１８でＹｅｓの場合、ステップ１４２０で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、投入枚数エラー（投入された遊技メダルの枚数と正常通過した遊技メダルの枚数とが一致しないことによるエラーであり、例えば、投入受付センサＤ１０ｓが検知した遊技メダルの枚数と第２投入センサＤ３０ｓが検知した遊技メダルの枚数とが一致しない場合又は所定の許容範囲外となった場合にエラーとなる）表示を実行する。次に、ステップ１４２２で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、投入枚数エラーが解除されたか否か（例えば、設定／リセットボタンＭ３０が押下されたか否か）を判定する。ステップ１４２２でＹｅｓの場合、ステップ１４２４で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、投入枚数エラーフラグをオフにし、次の処理（ステップ１２２９の処理）に移行する。

20

30

【０１１２】

< 第２ＲＯＭ・ＲＡＭ領域における処理 >

次に、図１５は、図１１及び図１２におけるステップ１４５０のサブルーチンに係る、メダル払出エラー検出処理のフローチャートである。まず、ステップ１４５２で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、払出メダル滞留エラーフラグ（ステップ１７５６でオンとなるフラグであり、本実施形態においては、第２ＲＡＭ領域内のフラグ）がオンであるか否かを判定する。ステップ１４５２でＹｅｓの場合、ステップ１４５６で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、払出メダル滞留エラー（払い出された遊技メダルが滞留したことによるエラーであり、例えば、第１払出センサＨ１０ｓオン且つ第２払出センサＨ２０ｓオンである状態が所定時間継続した場合にエラーとなる）表示を実行する。次に、ステップ１４５８で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、払出メダル滞留エラーが解除されたか否か（例えば、設定／リセットボタンＭ３０が押下されたか否か）を判定する。ステップ１４５８でＹｅｓの場合、ステップ１４６０で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、払出メダル滞留エラーフラグをオフにし、次の処理（ステップ１２４０又はステップ１２８４の処理）に移行する。

40

【０１１３】

< 第２ＲＯＭ・ＲＡＭ領域における処理 >

次に、図１６は、図１１及び図１２におけるステップ１５００のサブルーチンに係る、投入・払出エラー検出処理のフローチャートである。まず、ステップ１５０２で、ＣＰＵ

50

C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、異常投入エラーフラグ（ステップ 1 8 0 6 でオンとなるフラグであり、本実施形態においては、第 2 R A M 領域内のフラグ）がオンであるか否かを判定する。ステップ 1 5 0 2 で Y e s の場合、ステップ 1 5 0 4 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、異常投入エラー（遊技メダルが投入されないはずのタイミングにて遊技メダルの投入を検出したことによるエラー）表示を実行する。次に、ステップ 1 5 0 6 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、異常投入エラーが解除されたか否か（例えば、設定 / リセットボタン M 3 0 が押下されたか否か）を判定する。ステップ 1 5 0 6 で Y e s の場合、ステップ 1 5 0 8 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、異常投入エラーフラグをオフにし、ステップ 1 5 1 0 に移行する。尚、ステップ 1 5 0 2 で N o の場合にも、ステップ 1 5 1 0 に移行する。

10

【 0 1 1 4 】

次に、ステップ 1 5 1 0 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、異常払出エラーフラグ（ステップ 1 8 1 6 でオンとなるフラグであり、本実施形態においては、第 2 R A M 領域内のフラグ）がオンであるか否かを判定する。ステップ 1 5 1 0 で Y e s の場合、ステップ 1 5 1 4 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、異常払出エラー（遊技メダルが払い出されないはずのタイミングにて遊技メダルの払出を検出したことによるエラー）表示を実行する。次に、ステップ 1 5 1 6 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、異常払出エラーが解除されたか否か（例えば、設定 / リセットボタン M 3 0 が押下されたか否か）を判定する。ステップ 1 5 1 6 で Y e s の場合、ステップ 1 5 1 8 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、異常払出エラーフラグをオフにし、次の処理（ステップ 1 2 5 0 又はステップ 1 2 7 0 の処理）に移行する。尚、ステップ 1 5 1 0 で N o の場合にも、次の処理（ステップ 1 2 5 0 又はステップ 1 2 7 0 の処理）に移行する。

20

【 0 1 1 5 】

次に、図 1 7 は、本実施形態におけるステップ 1 6 0 0 のサブルーチンに係る、タイマ割り込み時処理のフローチャートである。当該サブルーチンの処理は、ステップ 1 0 5 4 又はステップ 1 1 1 8 の処理にて、タイマ割り込みが開始された場合に実行開始され、以降、所定時間（本例では、T としているが、例えば、2 m s 程度の時間が設定される）を

30

【 0 1 1 6 】

< 第 1 R O M ・ R A M 領域における処理 >

まず、ステップ 1 6 0 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、割り込み開始時の処理（例えば、C P U C 1 0 0 内のレジスタで保持されているデータの退避、電源断検知信号の入力ポートチェック等）を実行する。次に、ステップ 1 6 0 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、現在（今回の割り込み処理にて）電源断を検知していないか否かを判定する。ステップ 1 6 0 4 で N o の場合、ステップ 1 9 0 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、後述する、電源断時処理を実行する。他方、ステップ 1 6 0 4 で Y e s の場合、ステップ 1 6 0 6 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、タイマ計測（ソフトウェアで管理する各種タイマの更新処理）を開始する。次に、ステップ 1 6 0 8 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、入力ポートデータを生成して、当該データを記憶する（第 1 R A M 領域内の各入力ポートデータの格納領域を更新する）。ここで、入力ポートデータとは、精算ボタン D 6 0、スタートレバー D 5 0、停止ボタン D 4 0、扉スイッチ D 8 0、設定扉スイッチ M 1 0、設定キースイッチ M 2 0、設定 / リセットボタン M 3 0、電源断検知信号、投入受付センサ D 1 0 s、第 1 投入センサ D 2 0 s、第 2 投入センサ D 3 0 s、第 1 払出センサ H 1 0 s、第 2 払出センサ H 2 0 s、等の検出に係る情報である（即ち、これらの操作部材での操作有無やセンサ検知状態が、割り込み間隔 T でサンプリングされる）。

40

50

【0117】

次に、ステップ1610で、CPU C100は、第1ROM・RAM領域内のデータに基づき、第1RAM領域内の入力ポートデータを参照し、各入力ポートデータのサンプリング結果に応じて、扉スイッチフラグ、設定扉スイッチフラグ、設定キースwitchフラグのオン・オフを切り替える（例えば、扉スイッチD80のスイッチ状態が複数回のサンプリングに亘って連続してオンである場合に、扉スイッチフラグをオンとすることで、ノイズの影響を受けることなく前扉DUが開状態であることを検出することもできる）。次に、ステップ1612で、CPU C100は、第1ROM・RAM領域内のデータに基づき、全リール（左リールM51、中リールM52、右リールM53）の回胴駆動制御処理（リールM50の駆動の制御に係る処理）を実行する。次に、ステップ1614で、CPU C100は、第1ROM・RAM領域内のデータに基づき、出力データを出力ポートに出力する。ここで、出力データとは、リールM50、ブロックD100、等を駆動するためのデータである。ステップ1616で、CPU C100は、第1ROM・RAM領域内のデータに基づき、第2ROM領域のエラーチェック処理を呼び出し、ステップ1700に移行する。

10

【0118】

< 第2ROM・RAM領域における処理 >

次に、ステップ1700で、CPU C100は、第2ROM・RAM領域内のデータに基づき、後述する、メダル投入チェック処理を実行する。次に、ステップ1750で、CPU C100は、第2ROM・RAM領域内のデータに基づき、後述する、メダル払出チェックを実行する。次に、ステップ1800で、CPU C100は、第2ROM・RAM領域内のデータに基づき、後述する、投入・払出エラーチェック処理を実行する。次に、ステップ1618で、CPU C100は、第2ROM・RAM領域内のデータに基づき、すべてのエラーフラグがオフ（投入メダル逆流フラグ、投入枚数エラーフラグ、メダル滞留エラーフラグ、投入異常エラーフラグ、払出異常エラーフラグ、払出メダル滞留エラーフラグ、扉スイッチフラグ、等のエラーに係るフラグが全てオフ）であるか否かを判定する（但し、本実施形態では、扉スイッチフラグに関しては、第1RAM領域内で格納されているため、第1RAM領域を参照して判定する）。ステップ1618でYesの場合、ステップ1620で、CPU C100は、第2ROM・RAM領域内のデータに基づき、エラー未検出コマンド（サブ側へのコマンドであり、エラーが検出されていない旨に係るコマンド）をセットし（例えば、レジスタ領域内にセットし）、ステップ1624に移行する。他方、ステップ1618でNoの場合、ステップ1622で、CPU C100は、第2ROM・RAM領域内のデータに基づき、エラー検出コマンド（サブ側へのコマンドであり、エラーが検出されている旨に係るコマンド）をセットし（例えば、レジスタ領域内にセットし）、ステップ1624に移行する。尚、ステップ1622においては、オンとなっているエラーフラグに対応したエラー（現在発生しているエラー）に係る情報がサブ側に送信されるよう構成されている。また、エラー未検出コマンドはエラーが発生していた状態からエラーが解除された場合にのみ（フラグがオフになったと判定された場合にのみ）セットしても良いし、エラー未検出のときには当該情報のセット処理を実行しなくても良い（S1620が無くて良い）。更に、エラー検出コマンドはエラーが発生していない状態からエラーが発生した場合にのみセット処理を実行しても良いし、第1のエラー（例えば、投入メダル滞留エラー）が発生している状態から第2のエラー（例えば、払出メダル滞留エラー）のようにエラーの種類が変わった場合にセット処理を実行しても良い。次に、ステップ1624で、CPU C100は、第2ROM・RAM領域内のデータに基づき、第1ROM領域の呼び出し元に復帰し、ステップ1626に移行する。

20

30

40

【0119】

< 第1ROM・RAM領域における処理 >

次に、ステップ1626で、CPU C100は、第1ROM・RAM領域内のデータに基づき、制御コマンド（サブ側のコマンド）を送信する（例えば、ステップ1620やステップ1622でレジスタ領域内にセットされている場合には、そのセットされた制御コ

50

マンドを引き継ぐこととなる)。次に、ステップ1628で、CPUC100は、第1ROM・RAM領域内のデータに基づき、外部信号(回胴式遊技機Pから外部のホールコンピュータ等へ情報伝達するための信号)を出力する。尚、当該外部信号にて出力されるエラーに係る情報としては、ドア開放エラー、投入異常エラー、払出異常エラー、設定扉開放エラー(不図示)、投入受付センサ滞留エラー(不図示)、等が出力される。尚、ドア開放エラーは、前扉DUが開放されドアスイッチフラグがオンとなった場合にエラーとなるよう構成されており、設定扉開放エラーは設定扉が開放され設定扉スイッチフラグがオンとなった場合にエラーとなるよう構成されており、投入受付センサ滞留エラーは投入受付センサが遊技メダルの滞留を検出した場合にエラーとなるよう構成されている。次に、ステップ1630で、CPUC100は、第1ROM・RAM領域内のデータに基づき、LED(7セグLEDランプ、等)の出力データ(例えば、複数の7セグLEDユニットのうち、所定の7セグLEDユニットを点灯させ、7セグの所定のセグメントを点灯させる)を出力する(所謂、ダイナミック点灯)。次に、ステップ1632で、CPUC100は、第1ROM・RAM領域内のデータに基づき、LEDの点灯態様(例えば、LEDの点灯色を変更)を実行する。尚、ステップ1632は実行されなくても良い。次に、ステップ1634で、CPUC100は、第1ROM・RAM領域内のデータに基づき、ソフト乱数管理処理(ソフトウェアで管理する乱数値の更新処理等)を実行する。次に、ステップ1636で、CPUC100は、第1ROM・RAM領域内のデータに基づき、第2ROM領域の乱数チェック処理を呼び出し、ステップ1638に移行する。

【0120】

<第2ROM・RAM領域における処理>

次に、ステップ1638で、CPUC100は、第2ROM・RAM領域内のデータに基づき、内部情報レジスタデータを取得する(内部情報レジスタには、乱数発生回路に異常が出ると異常フラグ用ビットが立つ領域が存在している)。次に、ステップ1640で、CPUC100は、第2ROM・RAM領域内のデータに基づき、乱数更新用クロックの周波数は正常であるか否か(当該周波数異常を示す異常フラグ用ビットが立っていないか否か)を判定する。具体的には、乱数更新用クロックの周波数が所定値を下回った場合に異常用フラグビットが立つ。ステップ1640でYesの場合、ステップ1642で、CPUC100は、第2ROM・RAM領域内のデータに基づき、内蔵乱数の更新状態は正常であるか否か(当該更新状態異常を示す異常フラグ用ビットが立っていないか否か)を判定する。ステップ1642でYesの場合、ステップ1644で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1ROM領域の呼び出し元に復帰する。他方、ステップ1640又はステップ1642でNoの場合には、ステップ1646で、CPUC100は、第2ROM・RAM領域内のデータに基づき、内蔵乱数エラー表示をセットする(例えば、レジスタ領域内にエラー番号をセットする)。次に、ステップ1300で、CPUC100は、第2ROM・RAM領域内のデータに基づき、前述した、復帰不可能エラー処理を実行する。

【0121】

<第1ROM・RAM領域における処理>

次に、ステップ1648で、CPUC100は、第1ROM・RAM領域内のデータに基づき、割り込み終了処理を実行し、次の処理(ステップ1602の処理)に移行する。

【0122】

<第2ROM・RAM領域における処理>

次に、図18は、図17におけるステップ1700のサブルーチンに係る、メダル投入チェック処理のフローチャートである。まず、ステップ1702で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1投入センサD20sがオンであるか否か(検出しているか否か)を判定する(但し、第1投入センサD20sの入力ポートデータ自体が、第1RAM領域内で格納されている場合には、第1RAM領域を参照して判定する)。ステップ1702でYesの場合、ステップ1704で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1投入センサD20s及び第2投入センサ

D 3 0 s が、投入された遊技メダルの逆流を検知している（例えば、第 1 投入センサ D 2 0 s オフ、且つ、第 2 投入センサ D 3 0 s オン 第 1 投入センサ D 2 0 s オン、且つ、第 2 投入センサ D 3 0 s オンとなった場合に検知するものであり、この検知状態の時系列データ自体は第 2 R A M 領域内で保持されている）か否かを判定する。ステップ 1 7 0 4 で Y e s の場合、ステップ 1 7 0 6 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、投入メダル逆流エラーフラグをオンにし（例えば、第 2 R A M 領域の投入メダル逆流エラーフラグ領域内をオンに相当する値で更新し）、ステップ 1 7 0 8 に移行する。他方、ステップ 1 7 0 4 で N o の場合にも、ステップ 1 7 0 8 に移行する。

【 0 1 2 3 】

次に、ステップ 1 7 0 8 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、第 1 投入センサ D 2 0 s 及び第 2 投入センサ D 3 0 s が、投入されたメダルの滞留を検出している（例えば、第 1 投入センサ D 2 0 s オンである状態が所定時間継続した場合、又は第 2 投入センサ D 3 0 s オンである状態が所定時間継続した場合に検知するものであり、この検知状態のデータ自体は第 2 R A M 領域内で保持されている）か否かを判定する。ステップ 1 7 0 8 で Y e s の場合、ステップ 1 7 1 0 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、投入メダル滞留エラーフラグをオンにし（例えば、第 2 R A M 領域の投入メダル滞留エラーフラグ領域内をオンに相当する値で更新し）、ステップ 1 7 1 2 に移行する。他方、ステップ 1 7 0 8 で N o の場合にも、ステップ 1 7 1 2 に移行する。次に、ステップ 1 7 1 2 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、受付メダル枚数（遊技メダルの投入を受け付けた枚数）から正常通過枚数（正常に投入されたとみなされた遊技メダルの枚数）を減算した値が所定範囲内（例えば、0 ~ 2 枚）でないか否かを判定する。ステップ 1 7 1 2 で Y e s の場合、ステップ 1 7 1 6 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、投入枚数エラーフラグをオンにし（例えば、第 2 R A M 領域の投入枚数エラーフラグ領域内をオンに相当する値で更新し）、次の処理（ステップ 1 7 5 0 の処理）に移行する。尚、ステップ 1 7 1 2 で N o の場合にも、次の処理（ステップ 1 7 5 0 の処理）に移行する。尚、所定時間（例えば、5 秒）の投入枚数エラー監視期間を設けて、当該監視期間中に、受付メダル枚数から正常通過枚数を減算した値が所定範囲内（例えば、0 ~ 2 枚）ではなくなった場合に投入枚数エラーとなるよう構成してもよい。

【 0 1 2 4 】

< 第 2 R O M ・ R A M 領域における処理 >

次に、図 1 9 は、図 1 7 におけるステップ 1 7 5 0 のサブルーチンに係る、メダル払出チェック処理のフローチャートである。まず、ステップ 1 7 5 2 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、ホッパ駆動フラグがオンであるか否か（検出しているか否か）を判定する（但し、ホッパ駆動フラグ自体が、第 1 R A M 領域内で格納されている場合には、第 1 R A M 領域を参照して判定する）。ステップ 1 7 5 2 で Y e s の場合、ステップ 1 7 5 4 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、払い出されたメダルの滞留を検出（例えば、第 1 払出センサ H 1 0 s オンである状態が所定時間継続した場合、且つ、第 2 払出センサ H 2 0 s オンである状態が所定時間継続した場合に検知するものであり、この検知状態のデータ自体は第 2 R A M 領域内で保持されている）しているか否かを判定する。ステップ 1 7 5 4 で Y e s の場合、ステップ 1 7 5 6 で、C P U C 1 0 0 は、第 2 R O M ・ R A M 領域内のデータに基づき、払出メダル滞留エラーフラグをオンにし（例えば、第 2 R A M 領域の払出メダル滞留エラーフラグ領域内をオンに相当する値で更新し）、次の処理（ステップ 1 8 0 0 の処理）に移行する。尚、ステップ 1 7 5 2 又はステップ 1 7 5 4 で N o の場合も、次の処理（ステップ 1 8 0 0 の処理）に移行する。

【 0 1 2 5 】

< 第 2 R O M ・ R A M 領域における処理 >

次に、図 2 0 は、図 1 7 におけるステップ 1 8 0 0 のサブルーチンに係る、投入・払出エラーチェック処理のフローチャートである。まず、ステップ 1 8 0 2 で、C P U C 1 0

0 は、第 2 ROM・RAM 領域内のデータに基づき、ブロッカ D 1 0 0 がオフであるか否かを判定する（但し、ブロッカ D 1 0 0 の出力ポートデータ自体が、第 1 RAM 領域内で格納されている場合には、第 1 RAM 領域を参照して判定する）。ステップ 1 8 0 2 で Yes の場合、ステップ 1 8 0 4 で、CPU C 1 0 0 は、第 2 ROM・RAM 領域内のデータに基づき、投入センサの異常検出（第 1 投入センサ D 2 0 s 又は第 2 投入センサ D 3 0 s が遊技メダルの検出をしないはずのタイミングにおける検出）があるか否かを判定する。ステップ 1 8 0 4 で Yes の場合、ステップ 1 8 0 6 で、CPU C 1 0 0 は、第 2 ROM・RAM 領域内のデータに基づき、異常投入エラーフラグをオンにし（例えば、第 2 RAM 領域の異常投入エラーフラグ領域内をオンに相当する値で更新し）、ステップ 1 8 0 8 に移行する。尚、ステップ 1 8 0 2 又はステップ 1 8 0 4 で No の場合にも、ステップ 1 8 0 8 に移行する。

10

【 0 1 2 6 】

次に、ステップ 1 8 0 8 で、CPU C 1 0 0 は、第 2 ROM・RAM 領域内のデータに基づき、ホッパ駆動フラグがオフであるか否かを判定する（但し、ホッパ駆動フラグ自体が、第 1 RAM 領域内で格納されている場合には、第 1 RAM 領域を参照して判定する）。ステップ 1 8 0 8 で Yes の場合、ステップ 1 8 1 0 で、CPU C 1 0 0 は、第 2 ROM・RAM 領域内のデータに基づき、払出センサの異常検出（第 1 払出センサ H 1 0 s 又は第 2 払出センサ H 2 0 s が遊技メダルの検出をしないはずのタイミングにおける検出）があるか否かを判定する。ステップ 1 8 1 0 で Yes の場合、ステップ 1 8 1 2 で、CPU C 1 0 0 は、第 2 ROM・RAM 領域内のデータに基づき、異常払出エラーフラグをオンにし（例えば、第 2 RAM 領域の異常払出エラーフラグ領域内をオンに相当する値で更新し）、次の処理（ステップ 1 6 1 8 の処理）に移行する。尚、ステップ 1 8 0 8 又はステップ 1 8 1 2 で No の場合にも、次の処理（ステップ 1 6 1 8 の処理）に移行する。

20

【 0 1 2 7 】

< 第 1 ROM・RAM 領域における処理 >

次に、図 2 1 は、図 1 7 におけるステップ 1 9 0 0 のサブルーチンに係る、電源断時処理のフローチャートである。まず、ステップ 1 9 0 2 で、CPU C 1 0 0 は、第 1 ROM・RAM 領域内のデータに基づき、スタックポインタを保存する。次に、ステップ 1 9 0 4 で、CPU C 1 0 0 は、第 1 ROM・RAM 領域内のデータに基づき、電源断処理済みフラグをオンにする（例えば、第 1 RAM 領域の電源断処理済みフラグ領域内をオンに相当する値で更新する）。次に、ステップ 1 9 0 6 で、CPU C 1 0 0 は、第 1 ROM・RAM 領域内のデータに基づき、第 2 ROM 領域のチェックサム算出処理を呼び出し、ステップ 1 9 0 8 に移行する。

30

【 0 1 2 8 】

< 第 2 ROM・RAM 領域における処理 >

次に、ステップ 1 9 0 8 で、CPU C 1 0 0 は、第 2 ROM・RAM 領域内のデータに基づき、第 1 RAM 領域の先頭アドレスからチェックサム領域直前アドレスまでのチェックサムを算出し、当該算出したチェックサムに基づく誤り検出用情報（例えば、当該算出したチェックサムにおける下位 1 バイト、或いは、その補数となるもの）をチェックサム領域にてセットする（チェックサム領域に係るアドレスは同図下段の「RAM に係るメモリマップ」を参照）。次に、ステップ 1 9 1 0 で、CPU C 1 0 0 は、第 2 ROM・RAM 領域内のデータに基づき、第 1 ROM 領域の呼び出し元に復帰し、ステップ 1 9 1 2 に移行する。

40

【 0 1 2 9 】

< 第 1 ROM・RAM 領域における処理 >

次に、ステップ 1 9 1 2 で、CPU C 1 0 0 は、第 1 ROM・RAM 領域内のデータに基づき、第 1 RAM・第 2 RAM の書き込みを禁止し、ステップ 1 9 1 4 に移行する。次に、ステップ 1 9 1 4 で、CPU C 1 0 0 は、第 1 ROM・RAM 領域内のデータに基づき、リセットを待機するための無限ループ処理を実行する。

【 0 1 3 0 】

50

以上のように構成することで、本実施形態に係る回胴式遊技機によれば、第2ROM領域にて配置されているプログラムコードに基づくCPU C100の処理にて、第1RAM領域（又は、レジスタ領域）を更新及び参照可能に構成し、エラー検出、エラー表示等の遊技機に対して不正行為がなされる（例えば、遊技媒体の投入口や払出口に対して不正にアクセスして遊技媒体を不正な手段で得る、等）ことを防御するための不正行為防止用のプログラムを第2ROM・RAM領域における処理にて実行し得るよう構成することで、遊技の進行に係る処理と領域を明確に分けることができ、当該不正行為防止用のプログラムの正当性を検証することが容易となる。

【0131】

（第2実施形態）

尚、本実施形態においては、エラー表示処理等も不正行為防止用のプログラムとして見做し、第2ROM領域にて配置されているプログラムコードとして実装するための一例を示したが、エラー表示処理等は遊技進行を制御する上でも必要不可欠な処理であるため、不正行為防止用のプログラムではなく遊技性仕様を実装するためのプログラムとして見做した方が、人為的な検証が容易になる可能性がある。そこで、このような事情に鑑み、本実施形態で示した一例をベースとし、遊技性仕様を実装するためのプログラムとして見做した方が好適となり得る処理を、第1ROM領域にて配置されているプログラムコードとして実装するための一例を第2実施形態とし、以下、本実施形態からの変更点について詳述していく。

【0132】

<第1ROM・RAM領域における処理>

はじめに、図22は、第2実施形態に係る回胴式遊技機Pの電源を投入した後（或いはシステムリセットやユーザリセット時において）、主制御基板MのCPU C100にて初めて実行される処理の流れを示したフローチャート（1枚目）である。本実施形態との相違点は、ステップ1005 1（第2）、ステップ1005 2（第2）、ステップ1009 1（第2）、ステップ1009 2（第2）、ステップ1017（第2）、ステップ1019 1（第2）～ステップ1019 3（第2）、ステップ1021 1（第2）、ステップ1021 2（第2）、ステップ1027（第2）、ステップ1029（第2）、ステップ1035 1（第2）及びステップ1035 2（第2）であり、即ち、ステップ1004で、チップの機能設定を実行した後、ステップ1005 1（第2）で、CPU C100は、第1ROM・RAM領域内のデータに基づき、第1RAM領域の先頭アドレスから第1チェックサム領域直前アドレスまでのチェックサムを算出する。ここで、同図右（RAMに係るメモリマップ）に示されるように、第2実施形態においては、第1RAM領域のチェックサム領域（第1チェックサム領域）と第2RAM領域のチェックサム領域（第2チェックサム領域）とが別々になっており、後述する第2実施形態における電源断時処理にて、第1RAM領域のチェックサム算出と第2RAM領域のチェックサム算出とが別々に行われ、夫々の算出結果に基づく誤り検出用情報が夫々の領域に格納される。次に、ステップ1005 2で、CPU C100は、第1ROM・RAM領域内のデータに基づき、第1RAMをチェックし、第1RAM電源断復帰データ（第1RAMに係る電源断復帰データ）を生成し、ステップ1006に移行する。よって、ここでの「第1RAMをチェック」とは、第1RAM領域を対象としたチェックサムと、第1チェックサム領域に保持されている誤り検出用情報とに基づき、電源断・電源断復帰により内蔵RAM C120に格納されているデータが正しく保持されているか否かをチェックする処理となる。

【0133】

<第2ROM・RAM領域における処理>

他方、ステップ1006で電源断復帰処理を呼び出した後、ステップ1009 1（第2）で、CPU C100は、第2ROM・RAM領域内のデータに基づき、第2RAM領域の先頭アドレスから、第2チェックサム領域を除く最終アドレスまでのチェックサムを算出する。次に、ステップ1009 2（第2）で、CPU C100は、第2ROM・R

ＡＭ領域内のデータに基づき、第２ＲＡＭをチェックし、第２ＲＡＭ電源断復帰データ（第１ＲＡＭに係る電源断復帰データ）を生成し、ステップ１０１２に移行する。即ち、ここでの「第２ＲＡＭをチェック」とは、第２ＲＡＭ領域を対象としたチェックサムと、第２チェックサム領域に保持されている誤り検出用情報とに基づき、電源断・電源断復帰により内蔵ＲＡＭＣ１２０に格納されているデータが正しく保持されているか否かをチェックする処理となる。

【０１３４】

<第１ＲＯＭ・ＲＡＭ領域における処理>

また、ステップ１０１６ですべてのスイッチがオンであった場合、ステップ１０１７（第２）で、ＣＰＵＣ１００は、第１ＲＯＭ・ＲＡＭ領域内のデータに基づき、設定変更操作ありフラグをオンにし（例えば、第１ＲＡＭ領域の設定変更操作ありフラグ領域内をオンに相当する値で更新し）、ステップ１０１８に移行する。

【０１３５】

<第２ＲＯＭ・ＲＡＭ領域における処理>

また、ステップ１０１８で非設定変更時初期化処理を呼び出した後、ステップ１０１９１（第２）で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１ＲＡＭ領域内の設定操作ありフラグがオフであるか否かを判定する。ステップ１０１９１（第２）でＹｅｓの場合、ステップ１０１９２（第２）で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１ＲＡＭ領域内の電源断復帰データは正常であるか否か（特に、第１ＲＡＭ領域を対象とした誤り検出結果が正常であるか否か）を判定する。ステップ１０１９２（第２）でＹｅｓの場合、ステップ１０１９３（第２）で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第２ＲＡＭ領域内の電源断復帰データは正常であるか否か（特に、第２ＲＡＭ領域を対象とした誤り検出結果が正常であるか否か）を判定する。ステップ１０１９３（第２）でＹｅｓの場合、ステップ１０２８で、第１ＲＡＭ領域及び第２ＲＡＭ領域の初期化範囲を未使用ＲＡＭ範囲に決定してセットし、ステップ１０２７（第２）で、第２ＲＡＭ領域内の電源断異常フラグをオフにし、ステップ１０３６に移行する。他方、ステップ１０１９２（第２）又はステップ１０１９３（第２）でＮｏの場合、ステップ１０２９（第２）で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第２ＲＡＭ領域内の電源断異常フラグをオンにし、ステップ１０３６に移行する。

【０１３６】

他方、ステップ１０１９１（第２）でＮｏの場合、ステップ１０２１１（第２）で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１ＲＡＭ領域内の電源断復帰データは正常であるか否か（特に、第１ＲＡＭ領域を対象とした誤り検出結果が正常であるか否か）を判定する。ステップ１０２１１（第２）でＹｅｓの場合、ステップ１０２１２（第２）で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第２ＲＡＭ領域内の電源断復帰データは正常であるか否か（特に、第２ＲＡＭ領域を対象とした誤り検出結果が正常であるか否か）を判定する。ステップ１０２１２（第２）でＹｅｓの場合、ステップ１０３２で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１ＲＡＭ領域及び第２ＲＡＭ領域の初期化範囲を第１ＲＡＭ領域内の設定値を除くすべての範囲に決定してセットし、ステップ１０３５１（第２）で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第２ＲＡＭ領域内の電源断異常フラグをオフにし、ステップ１０３６に移行する。他方、ステップ１０２１１（第２）又はステップ１０２１２（第２）でＮｏの場合、ステップ１０３４で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第１ＲＡＭ領域及び第２ＲＡＭ領域の初期化範囲をすべての範囲に決定してセットし、ステップ１０３５２（第２）で、ＣＰＵＣ１００は、第２ＲＯＭ・ＲＡＭ領域内のデータに基づき、第２ＲＡＭ領域内の電源断異常フラグをオンにし、ステップ１０３６に移行する。

【０１３７】

<第１ＲＯＭ・ＲＡＭ領域における処理>

次に、図 23 は、第 2 実施形態に係る回胴式遊技機 P の電源を投入した後（或いはシステムリセットやユーザリセット時において）、主制御基板 M の CPU C100 にて初めて実行される処理の流れを示したフローチャート（2 枚目）である。本実施形態との相違点は、ステップ 1039 1（第 2）、ステップ 1039 2（第 2）、ステップ 1026（第 2）、ステップ 1300（第 2）、ステップ 1045（第 2）、ステップ 1046（第 2）及びステップ 1047（第 2）であり、即ち、ステップ 1039 1（第 2）で、CPU C100 は、第 1 ROM・RAM 領域内のデータに基づき、第 1 RAM 領域内の設定操作ありフラグがオフであるか否かを判定する。ステップ 1039 1（第 2）で Yes の場合、ステップ 1039 2（第 2）で、CPU C100 は、第 1 ROM・RAM 領域内のデータに基づき、第 2 RAM 領域内の電源断異常フラグがオフであるか否かを判定する。ステップ 1039 2（第 2）で Yes の場合又はステップ 1039 1（第 2）で No の場合には、ステップ 1040 に移行し（即ち、設定変更装置を作動させる場合か、設定変更装置を作動させない場合において第 1 RAM 領域及び第 2 RAM 領域を対象とした別個の誤り検出結果が正常であることを含め、正常に電断復帰している場合には以降の処理を続行し）、ステップ 1039 2（第 2）で No の場合、ステップ 1026（第 2）で、CPU C100 は、第 1 ROM・RAM 領域内のデータに基づき、バックアップエラー表示をセットする（例えば、レジスタ領域内にエラー番号をセットする）。次に、ステップ 1300（第 2）で、CPU C100 は、第 1 ROM・RAM 領域内のデータに基づき、後述する、復帰不可能エラー処理をセットする（即ち、設定変更装置を作動させない場合において第 1 RAM 領域及び第 2 RAM 領域を対象とした別個の誤り検出結果が異常であることを含め、正常に電断復帰していない場合には復帰不可能な状態へと移行する）。ここで、本例においては、設定変更装置を作動させない場合において第 1 RAM 領域及び第 2 RAM 領域を対象とした別個の誤り検出結果がいずれも正常である場合において以降の処理を続行するよう構成されているが、これには限定されず、例えば、第 1 RAM 領域を対象とした誤り検出結果が正常であれば、第 2 RAM 領域を対象とした誤り検出結果が異常であっても（第 2 RAM 領域の全領域を初期化した上で）以降の処理を続行するよう構成してもよい。

【0138】

< 第 2 ROM・RAM 領域における処理 >

また、ステップ 1044 で、第 1 RAM 領域内の設定値が正常範囲内であった場合、ステップ 1045（第 2）で、CPU C100 は、第 2 ROM・RAM 領域内のデータに基づき、第 2 RAM 領域内の設定値異常フラグをオフにし、第 1 ROM 領域の呼び出し元に復帰し、ステップ 1047（第 2）に移行する。他方、ステップ 1044 で No の場合、ステップ 1046（第 2）で、CPU C100 は、第 2 ROM・RAM 領域内のデータに基づき、第 2 RAM 領域内の設定値異常フラグをオンにし、第 1 ROM 領域の呼び出し元に復帰し、ステップ 1047（第 2）に移行する。

【0139】

< 第 1 ROM・RAM 領域における処理 >

次に、ステップ 1047（第 2）で、CPU C100 は、第 1 ROM・RAM 領域内のデータに基づき、第 2 RAM 領域内の設定値異常フラグがオフであるか否かを判定する。ステップ 1047（第 2）で Yes の場合には、ステップ 1050 に移行し、No の場合には、ステップ 1048（第 2）で、CPU C100 は、第 1 ROM・RAM 領域内のデータに基づき、設定値エラー表示をセットする（例えば、レジスタ領域内にエラー番号をセットする）。次に、ステップ 1300（第 2）で、CPU C100 は、第 1 ROM・RAM 領域内のデータに基づき、後述する、復帰不可能エラー処理をセットする。このように、第 2 実施形態においては、復帰不可能エラー処理及び発生している復帰不可能エラー表示（バックアップエラー表示、設定値エラー表示）のセット処理を、第 1 ROM・RAM 領域にて実行するよう構成している。

【0140】

< 第 1 ROM・RAM 領域における処理 >

次に、図 2 4 は、第 2 実施形態におけるステップ 1 2 0 0 のサブルーチンに係る、遊技進行制御処理（2 枚目）のフローチャートである。本実施形態との相違点は、ステップ 1 2 2 8（第 2）、ステップ 1 7 0 0（第 2）、ステップ 1 4 0 0（第 2）、ステップ 1 2 3 7（第 2）、ステップ 1 7 5 0（第 2）、ステップ 1 4 5 0（第 2）、ステップ 1 2 4 9 1（第 2）、ステップ 1 8 0 0（第 2）、ステップ 1 5 0 0（第 2）、ステップ 1 2 5 4 1（第 2）～ステップ 1 2 5 4 3（第 2）、ステップ 1 2 5 6（第 2）及びステップ 1 3 0 0（第 2）であり、即ち、ステップ 1 2 2 7 で遊技メダルの投入を受け付けた後、又は、ステップ 1 2 3 0 で第 1 投入センサ D 2 0 s 及び第 2 投入センサ D 3 0 s がオフでなかった場合に、ステップ 1 2 2 8（第 2）で、C P U C 1 0 0 は、第 1 R O M・R A M 領域内のデータに基づき、第 2 R O M 領域のメダル投入チェック処理を呼び出し、ステップ 1 7 0 0（第 2）に移行する。

10

【 0 1 4 1 】

< 第 2 R O M・R A M 領域における処理 >

次に、ステップ 1 7 0 0（第 2）で、C P U C 1 0 0 は、第 2 R O M・R A M 領域内のデータに基づき、メダル投入チェック処理を実行し、ステップ 1 2 2 9 に移行する。尚、この第 2 R O M 領域のメダル投入チェック処理の趣旨としては、本実施形態において、遊技進行制御処理（ループ処理）とタイマ割り込み時処理（非ループ処理）とで分けて実装されていたメダル投入チェック関連の処理を、遊技進行制御処理（ループ処理）にて纏めて実装する方法の一例を示すことにある。

20

【 0 1 4 2 】

< 第 1 R O M・R A M 領域における処理 >

また、ステップ 1 2 2 9 で第 1 R O M 領域の呼び出し元に復帰した後、ステップ 1 4 0 0（第 2）で、C P U C 1 0 0 は、第 1 R O M・R A M 領域内のデータに基づき、後述する、メダル投入エラー検出処理を実行し、ステップ 1 2 3 0 に移行する。尚、第 2 実施形態においては、メダル投入エラー検出処理を、第 1 R O M・R A M 領域にて実行するよう構成している。

【 0 1 4 3 】

また、ステップ 1 2 3 6 で第 1 払出センサ H 1 0 s 又は第 2 払出センサ H 2 0 s がオンであった場合、ステップ 1 2 4 1 でホッパ駆動後所定時間が経過していない場合、又は、ステップ 1 2 4 7 で第 1 払出センサ H 1 0 s 及び第 2 払出センサ H 2 0 s がオフでなかった場合に、ステップ 1 2 3 7（第 2）で、C P U C 1 0 0 は、第 1 R O M・R A M 領域内のデータに基づき、第 2 R O M 領域のメダル払出チェック処理を呼び出し、ステップ 1 7 5 0（第 2）に移行する。

30

【 0 1 4 4 】

< 第 2 R O M・R A M 領域における処理 >

次に、ステップ 1 7 5 0（第 2）で、C P U C 1 0 0 は、第 2 R O M・R A M 領域内のデータに基づき、メダル払出チェック処理を実行し、ステップ 1 2 4 0 に移行する。尚、この第 2 R O M 領域のメダル払出チェック処理の趣旨としては、本実施形態において、遊技進行制御処理（ループ処理）とタイマ割り込み時処理（非ループ処理）とで分けて実装されていたメダル払出チェック関連の処理を、遊技進行制御処理（ループ処理）にて纏めて実装する方法の一例を示すことにある。

40

【 0 1 4 5 】

< 第 1 R O M・R A M 領域における処理 >

また、ステップ 1 2 4 0 で第 1 R O M 領域の呼び出し元に復帰した後、ステップ 1 4 5 0（第 2）で、C P U C 1 0 0 は、第 1 R O M・R A M 領域内のデータに基づき、後述する、メダル払出エラー検出処理を実行し、ステップ 1 2 4 7 に移行する。尚、第 2 実施形態においては、メダル払出エラー検出処理を、第 1 R O M・R A M 領域にて実行するよう構成している。

【 0 1 4 6 】

また、ステップ 1 2 3 2 で精算ボタン D 6 0 の操作がなかった場合、又は、ステップ 1

50

233で残りクレジット及びベットメダルがなかった場合に、ステップ1249 1(第2)で、CPUC100は、第1ROM・RAM領域内のデータに基づき、第2ROM領域の投入・払出エラーチェック処理を呼び出し、ステップ1800(第2)に移行する。

【0147】

<第2ROM・RAM領域における処理>

次に、ステップ1800(第2)で、CPUC100は、第2ROM・RAM領域内のデータに基づき、投入・払出エラーチェック処理を実行し、ステップ1250に移行する。尚、この第2ROM領域の投入・払出エラーチェック処理の趣旨としては、本実施形態において、遊技進行制御処理(ループ処理)とタイマ割り込み時処理(非ループ処理)とで分けて実装されていた投入・払出エラーチェック関連の処理を、遊技進行制御処理(ループ処理)にて纏めて実装する方法の一例を示すことにある。

10

【0148】

<第1ROM・RAM領域における処理>

また、ステップ1250で第1ROM領域の呼び出し元に復帰した後、ステップ1500(第2)で、CPUC100は、第1ROM・RAM領域内のデータに基づき、後述する、投入・払出エラー検出処理を実行し、ステップ1251に移行する。尚、第2実施形態においては、投入・払出エラー検出処理を、第1ROM・RAM領域にて実行するよう構成している。

【0149】

<第2ROM・RAM領域における処理>

20

また、ステップ1253で第1RAM領域内の設定値が正常範囲内であった場合、ステップ1254 2(第2)で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第2RAM領域内の設定値異常フラグをオフにし、第1ROM領域の呼び出し元に復帰し、ステップ1254 3(第2)に移行する。他方、ステップ1253で第1RAM領域内の設定値が正常範囲内でなかった場合、ステップ1254 1(第2)で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第2RAM領域内の設定値異常フラグをオンにし、第1ROM領域の呼び出し元に復帰し、ステップ1254 3(第2)に移行する。

【0150】

<第1ROM・RAM領域における処理>

30

次に、ステップ1254 3(第2)で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第2RAM領域内の設定値異常フラグがオフであるか否かを判定する。ステップ1254 3(第2)でYesの場合、次の処理(ステップ1257の処理)に移行し、Noの場合には、ステップ1256(第2)で、CPUC100は、第1ROM・RAM領域内のデータに基づき、設定値エラー表示をセットする(例えば、レジスタ領域内にエラー番号をセットする)。次に、ステップ1300(第2)で、CPUC100は、第1ROM・RAM領域内のデータに基づき、後述する、復帰不可能エラー処理をセットする。このように、第2実施形態においては、復帰不可能エラー処理及び発生している復帰不可能エラー表示(設定値エラー表示)のセット処理を、第1ROM・RAM領域にて実行するよう構成している。

40

【0151】

<第1ROM・RAM領域における処理>

次に、図25は、第2実施形態における、図24のステップ1400(第2)のサブルーチンに係る、メダル投入エラー検出処理のフローチャートである。本実施形態との相違点は、本サブルーチンの処理を、第1ROM・RAM領域における処理としていることである。即ち、本実施形態においては、メダル投入エラー関連のエラー表示処理を実行する場合、第2ROM領域において実装された当該処理を呼び出していたのであるが、第2実施形態においては、当該処理が第1ROM領域において実装されており、第2ROM・RAM領域における各種エラー検出処理にてエラーが検出された場合には、エラーが検出された旨の情報を第1ROM領域において実装された当該処理へ引き渡して実行しているの

50

である。このように構成した場合、遊技進行を制御する上でも必要不可欠な処理であるエラー表示処理を、遊技性仕様を実装するためのプログラム（遊技進行を制御するためのプログラム）として実装することができ、換言すれば、従来から実装されているエラー表示処理プログラムを流用することが可能となる。尚、エラーが検出された旨の情報を第1ROM領域において実装されたエラー表示処理へと引き渡すための第2RAM領域内のフラグである、投入メダル逆流エラーフラグ、投入メダル滞留エラーフラグ及び投入枚数エラーフラグは、エラーが解除された場合には、本例のように第1ROM領域において実装されたエラー表示処理から直接オフとしてもよいし、第2ROM領域の処理であり当該フラグをオフとするための処理を呼び出してオフにするよう構成してもよい。

【0152】

<第1ROM・RAM領域における処理>

次に、図26は、第2実施形態における、図24のステップ1450（第2）のサブルーチンに係る、メダル払出エラー検出処理のフローチャートである。本実施形態との相違点は、本サブルーチンの処理を、第1ROM・RAM領域における処理としていることである。即ち、本実施形態においては、メダル払出エラー関連のエラー表示処理を実行する場合、第2ROM領域において実装された当該処理を呼び出していたのであるが、第2実施形態においては、当該処理が第1ROM領域において実装されており、第2ROM・RAM領域における各種エラー検出処理にてエラーが検出された場合には、エラーが検出された旨の情報を第1ROM領域において実装された当該処理へ引き渡して実行しているのである。このように構成した場合、遊技進行を制御する上でも必要不可欠な処理であるエラー表示処理を、遊技性仕様を実装するためのプログラム（遊技進行を制御するためのプログラム）として実装することができ、換言すれば、従来から実装されているエラー表示処理プログラムを流用することが可能となる。尚、エラーが検出された旨の情報を第1ROM領域において実装されたエラー表示処理へと引き渡すための第2RAM領域内のフラグである、払出メダル滞留エラーフラグは、エラーが解除された場合には、本例のように第1ROM領域において実装されたエラー表示処理から直接オフとしてもよいし、第2ROM領域の処理であり当該フラグをオフとするための処理を呼び出してオフにするよう構成してもよい。

【0153】

<第1ROM・RAM領域における処理>

次に、図27は、第2実施形態における、図24のステップ1500（第2）のサブルーチンに係る、投入・払出エラー検出処理のフローチャートである。本実施形態との相違点は、本サブルーチンの処理を、第1ROM・RAM領域における処理としていることである。即ち、本実施形態においては、投入・払出エラー関連のエラー表示処理を実行する場合、第2ROM領域において実装された当該処理を呼び出していたのであるが、第2実施形態においては、当該処理が第1ROM領域において実装されており、第2ROM・RAM領域における各種エラー検出処理にてエラーが検出された場合には、エラーが検出された旨の情報を第1ROM領域において実装された当該処理へ引き渡して実行しているのである。このように構成した場合、遊技進行を制御する上でも必要不可欠な処理であるエラー表示処理を、遊技性仕様を実装するためのプログラム（遊技進行を制御するためのプログラム）として実装することができ、換言すれば、従来から実装されているエラー表示処理プログラムを流用することが可能となる。尚、エラーが検出された旨の情報を第1ROM領域において実装されたエラー表示処理へと引き渡すための第2RAM内のフラグである、異常投入エラーフラグ及び異常払出エラーフラグは、エラーが解除された場合には、本例のように第1ROM領域において実装されたエラー表示処理から直接オフとしてもよいし、第2ROM領域の処理であり当該フラグをオフとするための処理を呼び出してオフにするよう構成してもよい。

【0154】

<第2ROM・RAM領域における処理>

次に、図28は、第2実施形態における、遊技進行制御処理（3枚目）のフローチャー

10

20

30

40

50

トである。本実施形態との相違点は、ステップ1269 1(第2)~ステップ1269 4(第2)、ステップ1272(第2)、ステップ1300(第2)、ステップ1800(第2)、ステップ1500(第2)、ステップ1277 1(第2)、ステップ1750(第2)及びステップ1450(第2)であり、即ち、ステップ1269で、表示された図柄の組み合わせが正常である場合、ステップ1269 1(第2)で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、第2 R A M領域内の表示判定異常フラグをオフにし、第1 R O M領域の呼び出し元に復帰し、ステップ1269 3(第2)に移行する。他方、ステップ1269で、表示された図柄の組み合わせが正常でない場合、ステップ1269 2(第2)で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、第2 R A M領域内の表示判定異常フラグをオンにし、第1 R O M領域の呼び出し元に復帰し、ステップ1269 3(第2)に移行する。

10

【0155】

<第1 R O M・R A M領域における処理>

次に、ステップ1269 3(第2)で、C P U C 1 0 0は、第1 R O M・R A M領域内のデータに基づき、第2 R A M領域内の表示判定異常フラグがオフであるか否かを判定する。ステップ1269 3(第2)でY e sの場合、ステップ1269 4(第2)で、C P U C 1 0 0は、第1 R O M・R A M領域内のデータに基づき、第2 R O M領域の投入・払出エラーチェック処理を呼び出し、ステップ1500(第2)に移行する。他方、ステップ1269 3(第2)でN oの場合には、ステップ1272(第2)で、C P U C 1 0 0は、第1 R O M・R A M領域内のデータに基づき、表示判定エラー表示をセットする(例えば、レジスタ領域内にエラー番号をセットする)。次に、ステップ1300(第2)で、C P U C 1 0 0は、第1 R O M・R A M領域内のデータに基づき、前述した、復帰不可能エラー処理をセットする。このように、第2実施形態においては、復帰不可能エラー処理及び発生している復帰不可能エラー表示(表示判定エラー表示)のセット処理を、第1 R O M・R A M領域にて実行するよう構成している。

20

【0156】

<第2 R O M・R A M領域における処理>

次に、ステップ1800(第2)で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、投入・払出エラーチェック処理を実行し、ステップ1270に移行する。尚、この第2 R O M領域の投入・払出エラーチェック処理の趣旨としては、本実施形態において、遊技進行制御処理(ループ処理)とタイマ割り込み時処理(非ループ処理)とで分けて実装されていた投入・払出エラーチェック関連の処理を、遊技進行制御処理(ループ処理)にて纏めて実装する方法の一例を示すことにある。

30

【0157】

<第1 R O M・R A M領域における処理>

また、ステップ1270で第1 R O M領域の呼び出し元に復帰した後、ステップ1500(第2)で、C P U C 1 0 0は、第1 R O M・R A M領域内のデータに基づき、前述した、投入・払出エラー検出処理を実行し、ステップ1274に移行する。尚、第2実施形態においては、投入・払出エラー検出処理を、第1 R O M・R A M領域にて実行するよう構成している。

40

【0158】

他方、ステップ1277で第1払出センサH10s又は第2払出センサH20sがオンであった場合、ステップ1277 1(第2)で、C P U C 1 0 0は、第1 R O M・R A M領域内のデータに基づき、第2 R O M領域のメダル払出チェック処理を呼び出し、ステップ1750(第2)に移行する。

【0159】

<第2 R O M・R A M領域における処理>

次に、ステップ1750(第2)で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、メダル払出チェック処理を実行し、ステップ1284に移行する。尚、この第2 R O M領域のメダル払出チェック処理の趣旨としては、本実施形態において、遊

50

技進行制御処理（ループ処理）とタイマ割り込み時処理（非ループ処理）とで分けて実装されていたメダル払出チェック関連の処理を、遊技進行制御処理（ループ処理）にて纏めて実装する方法の一例を示すことにある。

【0160】

<第1ROM・RAM領域における処理>

また、ステップ1284で第1ROM領域の呼び出し元に復帰した後、ステップ1450（第2）で、CPU C100は、第1ROM・RAM領域内のデータに基づき、後述する、メダル払出エラー検出処理を実行し、ステップ1286に移行する。尚、第2実施形態においては、メダル払出エラー検出処理を、第1ROM・RAM領域にて実行するように構成している。

10

【0161】

<第1ROM・RAM領域における処理>

次に、図29は、第2実施形態における、図23、図24、図28及び図30のステップ1300（第2）のサブルーチンに係る、復帰不可能エラー処理のフローチャートである。本実施形態との相違点は、本サブルーチンの処理を、第1ROM・RAM領域における処理としていることである。即ち、本実施形態においては、復帰不可能エラー処理を実行する場合、第2ROM領域において実装された当該処理を呼び出していたのであるが、第2実施形態においては、当該処理が第1ROM領域において実装されており、第2ROM・RAM領域における各種エラー検出処理にてエラーが検出された場合には、エラーが検出された旨の情報を第1ROM領域において実装された当該処理へ引き渡して実行しているのである。このように構成した場合、復帰不可能な（即ち、回胴式遊技機Pを動作不能とする）状態へと移行させるという強制力をもった処理を、遊技性仕様を実装するためのプログラム（遊技進行を制御するためのプログラム）として実装することができる。

20

【0162】

<第2ROM・RAM領域における処理>

次に、図30は、第2実施形態におけるステップ1600のサブルーチンに係る、タイマ割り込み時処理のフローチャートである。本実施形態との相違点は、ステップ1648（第2）、ステップ1650（第2）及びステップ1654（第2）であり、即ち、ステップ1642で、内蔵乱数の更新状態が正常であった場合、ステップ1648（第2）で、CPU C100は、第2ROM・RAM領域内のデータに基づき、第2RAM領域内の内蔵乱数異常フラグをオフにし、第1ROM領域の呼び出し元に復帰し、ステップ1654（第2）に移行する。他方、ステップ1640で、乱数更新用クロックの周波数が正常でなかった、又は、ステップ1642で、内蔵乱数の更新状態が正常でなかった場合に、ステップ1650（第2）で、CPU C100は、第2ROM・RAM領域内のデータに基づき、第2RAM領域内の内蔵乱数異常フラグをオンにし、第1ROM領域の呼び出し元に復帰し、ステップ1654（第2）に移行する。

30

【0163】

<第1ROM・RAM領域における処理>

次に、ステップ1654（第2）で、CPU C100は、第1ROM・RAM領域内のデータに基づき、内蔵乱数異常フラグがオフであるか否かを判定する。ステップ1654（第2）でYesの場合には、ステップ1636に移行し、Noの場合には、ステップ1648（第2）で、CPU C100は、第1ROM・RAM領域内のデータに基づき、内蔵乱数エラー表示をセットする（例えば、レジスタ領域内にエラー番号をセットする）。次に、ステップ1300（第2）で、CPU C100は、第1ROM・RAM領域内のデータに基づき、前述した、復帰不可能エラー処理をセットする。このように、第2実施形態においては、復帰不可能エラー処理及び発生している復帰不可能エラー表示（内蔵乱数エラー表示）のセット処理を、第1ROM・RAM領域にて実行するように構成している。

40

【0164】

<第1ROM・RAM領域における処理>

次に、図31は、第2実施形態における、図30のステップ1900のサブルーチンに

50

係る、電源断時処理のフローチャートである。本実施形態との相違点は、ステップ1905（第2）及びステップ1909（第2）であり、即ち、ステップ1904で、電源断処理済みフラグをオンにした後、ステップ1905（第2）で、CPU100は、第1ROM・RAM領域内のデータに基づき、第1RAM領域の先頭アドレスから第1チェックサム領域直前アドレスまでのチェックサムを算出し、当該算出したチェックサムに基づく誤り検出用情報（例えば、当該算出したチェックサムにおける下位1バイト、或いは、その補数となるもの）を第1チェックサム領域にてセットする。次に、ステップ1906で、第2ROM領域のチェックサム算出処理を呼び出し、ステップ1909（第2）に移行する。

【0165】

<第2ROM・RAM領域における処理>

次に、ステップ1909（第2）で、CPU100は、第2ROM・RAM領域内のデータに基づき、第2RAM領域の先頭アドレスから第2チェックサム領域直前アドレスまでのチェックサムを算出し、当該算出したチェックサムに基づく誤り検出用情報（例えば、当該算出したチェックサムにおける下位1バイト、或いは、その補数となるもの）を第2チェックサム領域にてセットし、ステップ1910に移行する。前述したように、第2実施形態においては、チェックサム領域は第1チェックサム領域と第2チェックサム領域とに分かれており、同図下段に示されるように、第1チェックサム領域は第1RAM領域の最終アドレスに、第2チェックサム領域は第2RAM領域の最終アドレスに夫々存在している。また、第1RAM領域のチェックサム算出及びセットは第1ROM領域における処理が実行し、第2RAM領域のチェックサム算出及びセットは第2ROM領域における処理が実行するよう構成されている。

【0166】

以上のように構成することで、第2実施形態に係る回胴式遊技機によれば、第1ROM領域にて配置されているプログラムコードに基づくCPU100の処理にて、第2RAM領域を参照可能に構成し、且つ、第2ROM領域にて配置されているプログラムコードに基づくCPU100の処理にて、第1RAM領域を参照可能に構成し、エラー検出等の遊技機に対して不正行為がなされる（例えば、遊技媒体の投入口や払出口に対して不正にアクセスして遊技媒体を不正な手段で得る、等）ことを防御するための不正行為防止用のプログラムを第2ROM・RAM領域における処理にて実行し得るよう構成することで、遊技の進行に係る処理と領域を明確に分けることができ、本実施形態と同様に、当該不正行為防止用のプログラムの正当性を検証することが容易となる。

【0167】

（第3実施形態）

尚、本実施形態においては、エラー表示処理等も不正行為防止用のプログラムとして見做し、第2ROM領域にて配置されているプログラムコードとして実装するための一例を示したが、第2ROM領域にて配置されるべきプログラムは、エラー表示処理以外にも概念できる。特に、出玉試験（遊技者の射幸心を著しく煽るような社会的不適合機でないことを認定するための試験）のみに供される出玉試験用プログラムは、本来市場（量産時）では必要とされないプログラムであるため、第2ROM領域にて配置した方が好適となる場合がある。そこで、本実施形態で示した一例をベースとし、さらなるプログラムを第2ROM領域にて実行するよう構成の一例を第3実施形態とし、以下、本実施形態からの相違点について詳述していく。

【0168】

はじめに、図32は、第3実施形態における、回胴式遊技機の基本仕様一覧である。第3実施形態に係る回胴式遊技機は、規定数（1ゲームにてベットできる遊技メダルの最大枚数）が3枚、左リールM51、中リールM52及び右リールM53のコマ数はいずれも20コマ、入賞判定される有効ラインは「左リールM51中段、中リールM52中段、右リールM53中段」の1ライン、最大払出枚数は9枚、最小払出枚数は1枚であり（入賞役と払出枚数との対応付けは後述）、ボーナス図柄は「羊・羊・羊」（450枚を超える

10

20

30

40

50

払出で終了)と「セブン・セブン・セブン」(300枚を超える払出で終了)とでありどちらも第1種BB(いわゆる第1種特別役物に係る役物連続作動装置)となっている。また、優先入賞順(引き込み優先順)は、「再遊技 小役(ベル、スイカ) ボーナス」となっており、例えば、再遊技とボーナスが同時に成立している場合には、再遊技が入賞し且つボーナスは入賞不能である。また、ベルとスイカが成立している場合には、どちらも引き込める位置(入賞する停止位置まで4コマ以内の位置)で停止ボタンを押した場合には払出枚数が多い小役を優先して引きこむよう構成されている。尚、同図に示した構成はあくまで一例であり、各リールのコマ数を変更(例えば、21コマに変更)したり、有効ラインの構成を変更(例えば、横3ライン、斜め2ラインの5ラインに変更)しても何ら問題ない。

10

【0169】

次に、図33は、第3実施形態における、回胴式遊技機のリール配列一覧である。同図に示されるように、左リールM51、中リールM52及び右リールM53のコマ数はいずれも20コマ(0番~19番)であり、図柄は「セブン」、「羊」、「ブランクB」、「ベル」、「リプレイA」、「リプレイB」、「スイカ」、「チェリー」、「ブランクA」の9種類となっている。尚、同図に示した構成はあくまで一例であり、図柄の種類を増減・変更しても何ら問題ない。

【0170】

次に、図34は、第3実施形態における小役出現率一覧である。同図に示すように第3実施形態においては、遊技状態によって小役(特に、再遊技)の出現率(抽選確率)が相違し得るよう構成されており、「再遊技01、02」はART準備状態及びART状態の場合において、ボーナス後状態及び通常状態よりも出現率が高くなっている。また、「再遊技03、04」(いわゆる転落再遊技であり、当該再遊技が入賞すると、以降通常遊技状態に移行することとなる)はボーナス後状態では出現せず、ART状態で最も出現し易くなっている。また、「再遊技05」(いわゆる準備状態移行再遊技であり、通常遊技状態にて当該再遊技が入賞すると、以降ART準備状態に移行することとなる)は通常遊技状態でのみ出現するよう構成されている。また、「再遊技06」(いわゆる昇格再遊技であり、ART準備状態にて当該再遊技が入賞すると、以降ART状態に移行することとなる)はART準備状態でのみ出現するよう構成されている。尚、これら再遊技役の入賞に伴う遊技状態遷移については別途、遊技状態遷移フローを示して後述する。また、同図に示した出現率はあくまで一例であり、実際の役抽選で当選する当選役は、図37~図39に示す条件装置番号(当選番号、当選役とも称する)のように、例えば、「再遊技 A、再遊技 B1、・・・」のように構成されている。換言すると、図37~図39に示すように、当選役の抽選確率と停止操作態様(停止操作位置、停止操作順序)に応じて停止表示される図柄組合せの出現率は変動し得るよう構成されている。尚、当該抽選確率を適宜変更しても何ら問題ない。

20

30

【0171】

次に、図35、図36は、第3実施形態における図柄組み合わせ一覧1、2である。第3実施形態においては、夫々の条件装置に対して複数の図柄組み合わせが存在しており、後述するように、左リールM51、中リールM52及び右リールM53の停止順番や停止位置に応じて、いずれか一の図柄組み合わせが有効ライン(前述した1ライン)上に停止表示されるよう構成されている。尚、有効ライン上に同一種類の図柄が揃っていない場合にも遊技者から見ると有効ライン以外のライン上にて一列に同一の図柄が揃いやすく構成されている(スイカの場合には上段に横一直線に揃う等、リール上のいずれかに一直線にスイカ図柄が3つ揃うよう構成されている)。

40

【0172】

次に、図37~図39は、第3実施形態における条件装置一覧1~3である。第3実施形態においては、再遊技は再遊技 A~再遊技 I3(条件装置番号1~18)まで設けられており、左リールM51、中リールM52及び右リールM53の停止順番や停止位置に応じて、入賞する再遊技役が相違し得るよう構成されている。また、「押し順等」の項目

50

には、停止順によって入賞することとなる再遊技の種類が記載されており、例えば、「左リールM51：1、中リールM52：2、右リールM53：3」となっており「123」の場合「左リールM51 中リールM52 右リールM53」の押し順で停止させるという意味であり、例えば、「再遊技C 1」（条件装置番号7）の場合には、「123」＝「左 中 右」の順に停止させると「再遊技06」が入賞することとなる。さらに、「左 右 中」の順に停止させると「再遊技04」が入賞し、中第1停止を行うと、第2停止及び第3停止のリールの種別によらず「再遊技04」が入賞し、右第1停止を行うと、第2停止及び第3停止のリールの種別によらず「再遊技03」が入賞することとなる。このように構成することによって、押し順に正解できれば遊技状態が昇格（遊技者にとって高利益な遊技状態へ移行）したり、押し順に正解できなければ遊技状態が転落（遊技者にとって低利益な遊技状態へ移行）するような遊技性を創出することができる。また、「入賞A1（ベル）」（条件装置番号19）の場合には、「123」＝「左 中 右」の順で停止させる、即ち、押し順に正解すると9枚の払出となり、その他の押し順で停止させる、即ち、押し順に正解できないと1枚の払出となるよう構成されており、このように構成することで、ART状態及びART準備状態にてベルの押し順をナビ（押し順表示装置D270にて最高利益となる押し順を表示）し、通常遊技状態及びボーナス後状態には押し順をナビしないという遊技者の利益率が異なる複数の遊技状態を創出することができる。

【0173】

<第1ROM・RAM領域における処理>

次に、図40は、第3実施形態における、図9におけるステップ1200のサブルーチンに係る、遊技進行制御処理（2枚目）のフローチャートである。本実施形態との相違点は、ステップ1257 1（第3）、ステップ1257 2（第3）、ステップ3100（第3）、ステップ3150（第3）、ステップ3200（第3）、ステップ1291 1（第3）～ステップ1291 3（第3）、ステップ3250（第3）、ステップ3300（第3）及びステップ3350（第3）であり、その目的は、従来の回胴式遊技機においては副制御基板S側で制御していた押し順ナビ機能を、主制御基板M側へ移行させることである。即ち、ステップ1257で内部抽選（条件装置番号の決定処理）を実行した後、ステップ1257 1（第3）で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、当該実行した内部抽選の結果及び条件装置識別値（ボーナス識別値、小役識別値、等であり、図49の条件装置情報の一例を参照）を第1RAM領域に一時記憶する。尚、本例では、当該実行した内部抽選の結果に関して、当該決定された条件装置番号を、図49の条件装置情報の一例における「D0～D5ビット」へセットする（小役に関しては小役状態情報としてセットし、ボーナスに関してはボーナス状態情報としてセットする）と共に、当該実行した内部抽選の結果が小役に関するものであるかボーナス（本例では、第一種BB）に関するものであるかを識別するためのビット列を「D6～D7ビット」へセットする（小役に関しては「D6～D7ビット」＝「10」を小役状態情報としてセットし、ボーナスに関しては「D6～D7ビット」＝「01」ボーナス状態情報としてセットする）よう構成されている。次に、ステップ1257 2（第3）で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、ARTカウンタM60（押し順表示装置D270に表示された押し順ナビ表示に従って遊技を進行した場合に保障されることとなるART状態に滞在し得るゲーム数の計測するカウンタ）のカウンタ値が0より大きい値であるか否かを判定する。ステップ1257 2（第3）でYesの場合、換言すると、ART状態の場合、ステップ3100（第3）で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、後述する、当選時ゲーム数上乘せ実行処理を実行する。次に、ステップ3150（第3）で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、後述する、押し順ナビ制御処理を実行し、ステップ3200（第3）に移行する。他方、ステップ1257 2（第3）でNoの場合にも、ステップ3200（第3）に移行する。次に、ステップ3200（第3）で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、後述する、リール回転開始準備処理を実行し、ステップ1258に移行する。

【 0 1 7 4 】

< 第 1 R O M ・ R A M 領域における処理 >

また、ステップ 1 2 9 0 で、当該ゲームに係る条件装置の入賞に対応した払出が完了した後、ステップ 1 2 9 1 1 (第 3) で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、現在の遊技状態が通常遊技状態中であるか否かを判定する。ステップ 1 2 9 1 1 (第 3) で Y e s の場合、ステップ 3 2 5 0 (第 3) で、後述する、A R T 抽選実行制御処理を実行し、ステップ 3 3 5 0 (第 3) に移行する。他方、ステップ 1 2 9 1 1 (第 3) で N o の場合、ステップ 1 2 9 1 2 (第 3) で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、A R T カウンタ M 6 0 のカウンタ値が 0 より大きいかな否か、換言すると、現在の遊技状態が A R T 状態であるか否かを判定する。ステップ 1 2 9 1 2 (第 3) で Y e s の場合、ステップ 3 3 0 0 (第 3) で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、後述する、入賞時ゲーム数上乘せ実行処理を実行する。次に、ステップ 1 2 9 1 3 (第 3) で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、A R T カウンタ M 6 0 のカウンタ値を 1 減算し、ステップ 3 3 5 0 (第 3) に移行する。他方、ステップ 1 2 9 1 2 (第 3) で N o の場合、換言すると、現在の遊技状態が通常遊技状態と A R T 状態以外 (例えば、A R T 準備状態、ボーナス後状態) である場合にもステップ 3 3 5 0 (第 3) に移行する。次に、ステップ 3 3 5 0 (第 3) で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、後述する、遊技状態移行制御処理を実行し、ステップ 1 2 9 2 に移行する。

10

【 0 1 7 5 】

< 第 1 R O M ・ R A M 領域における処理 >

次に、図 4 1 は、第 3 実施形態における、図 4 0 におけるステップ 3 1 0 0 (第 3) のサブルーチンに係る、当選時ゲーム数上乘せ実行処理のフローチャートである。まず、ステップ 3 1 0 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータ (例えば、条件装置番号) に基づき、当該ゲームに係る条件装置は当選時上乘せ役 (入賞するか否かに拘らず、当選することによって A R T ゲーム数を上乘せし得る条件装置) であるか否かを判定する。尚、第 3 実施形態では、スイカ = 条件装置番号 2 5 を当選時上乘せ役としているが、当選時上乘せ役はこれに限られるものではなく、再遊技役や押し順ベル役、また第 3 実施形態では図示していない他の小役等でも上乘せ抽選を実行しても問題ない。ステップ 3 1 0 2 で Y e s の場合、ステップ 3 1 0 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータ (例えば、第 1 R O M 領域内の第 1 データ領域に設けられた抽選テーブル) に基づき、所定確率 (1 / 4) で当選する A R T ゲーム数上乘せ抽選 (A R T カウンタ M 6 0 のカウンタ値を増加させるか否かの抽選) を実行する。尚、第 3 実施形態では、スイカのみを当選時上乘せ役としたが、再遊技役や押し順ベル役等も当選時上乘せ役として構成した場合には、当選した当選時上乘せ役の種類によって A R T ゲーム数上乘せ抽選の当選率 (及び / 又は、A R T 上乘せゲーム数の振分) を相違させてもよい。次に、ステップ 3 1 0 6 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、当該実行した A R T ゲーム数上乘せ抽選に当選したか否かを判定する (例えば、ラッチした乱数値が当選範囲内に収まっているか否かを判定する)。ステップ 3 1 0 6 で Y e s の場合、ステップ 3 1 0 8 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、スイカ時上乘せゲーム数抽選テーブル (例えば、第 1 R O M 領域内の第 1 データ領域に設けられた抽選テーブルであって、スイカの成立により A R T ゲーム数が上乘せされる場合に参照されるテーブル) を参照し、A R T 上乘せゲーム数を決定する (例えば、欄外にて示す抽選テーブルにおいて、ラッチした乱数値がいずれの範囲内に収まっているか否かを判定する)。次に、ステップ 3 1 1 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、当該決定した A R T 上乘せゲーム数を A R T カウンタ M 6 0 のカウンタ値に加算し、当該加算後の A R T カウンタ値を A R T カウンタにセットし、次の処理 { ステップ 3 1 5 0 (第 3) の処理 } に移行する。尚、ステップ 3 1 0 2 又はステップ 3 1 0 6 で N o の場合にも次の処理 { ステップ 3 1 5 0 (第 3) の処理 } に移行する。

20

30

40

【 0 1 7 6 】

50

ここで、同図欄外にて示す抽選テーブルは、スイカ時上乗せゲーム数抽選テーブルの一例であり、同図に示されるように、ART上乗せ抽選に当選した場合には、ART上乗せゲーム数は「10」～「300」が抽選によって決定され、当該決定された値がARTカウンタM60のカウンタ値に加算されることとなる。尚、スイカ時のART上乗せ抽選に1回当選した場合の平均のART上乗せゲーム数は「28.9」となっている。尚、第3実施形態においては、ART上乗せゲーム数を決定する場合に、「ARTゲーム数上乗せ抽選に当選 当選した場合に上乗せゲーム数抽選テーブルに基づいてゲーム数を抽選により決定」、という2段階に分けた抽選を実行しているが、上乗せゲーム数抽選テーブルにハズレ領域（ART上乗せゲーム数＝0）を設けることにより、一度の抽選によりART上乗せゲーム数（及びARTゲーム数上乗せの実行可否）を決定するよう構成しても良い。

10

【0177】

<第1ROM・RAM領域における処理>

次に、図42は、第3実施形態における、図40におけるステップ3150（第3）のサブルーチンに係る、押し順ナビ制御処理のフローチャートである。まず、ステップ3152で、CUC100は、第1ROM・RAM領域内のデータに基づき、ARTカウンタM60のカウンタ値が0より大きいかな否かを、換言すると、ART状態であるかな否かを判定する。ステップ3152でYesの場合、ステップ3156に移行する。他方、ステップ3152でNoの場合、ステップ3154で、CUC100は、第1ROM・RAM領域内のデータに基づき、現在ART準備状態中であるかな否かを判定する。ステップ3154でYesの場合にも、ステップ3156に移行する。次に、ステップ3156で、CUC100は、第1ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置は押し順あり上乗せ役（ART状態にて押し順に正解することによりARTゲーム数が上乗せされる条件装置であり、本例では、チェリー再遊技＝条件装置番号16～18）であるかな否かを判定する。尚、本例における押し順とは、1回のゲームにおいてリールを停止させる順序のことである。ステップ3156でYesの場合、ステップ3158で、CUC100は、第1ROM・RAM領域内のデータ（例えば、第1ROM領域内の第1データ領域に設けられた抽選テーブル）に基づき、所定確率（例えば、1/5）にて当選する押し順ナビ実行抽選を実行する。次に、ステップ3160で、CUC100は、第1ROM・RAM領域内のデータに基づき、当該押し順ナビ実行抽選に当選したかな否かを判定する（例えば、ラッチした乱数値が当選範囲内に収まっているかな否かを判定する）。ステップ3160でYesの場合、ステップ3163に移行する。他方、ステップ3156でNoの場合、ステップ3162で、CUC100は、第1ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置は押し順あり小役（押し順によって遊技者の利益率が相違する条件装置）であるかな否かを判定する。ステップ3162でYesの場合、換言すると、当該ゲームの条件装置が再遊技03、04、06又はベルを含む（例えば、条件装置番号7～14又は19～24である）場合にはステップ3163に移行する。

20

30

【0178】

<第1ROM・RAM領域における処理>

次に、ステップ3163で、CUC100は、第1ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置情報に基づき、最高機械割押し順あり操作態様情報（第1～第3停止操作態様情報）を生成し、第1RAM領域に一時記憶する。ここで、最高機械割押し順あり操作態様情報とは、押し順あり小役（押し順によって遊技者の利益率が相違する条件装置）が成立したゲームにおいて、最も遊技者にとって利益率の高いリール停止順及びリール停止位置に係る情報であり、第3実施形態においては、後述するように、主制御基板M側から回胴式遊技機外に当該情報を送信し得るよう構成されている（従来では、出玉試験機と回胴式遊技機との情報伝達を仲介する第2試験基板に対して、副制御基板S側から当該情報を送信している）。尚、最高機械割操作態様情報（最高機械割押し順あり操作態様情報、最高機械割押し順なし操作態様情報）は、最適操作態様情報、有利操作態様情報、高利益操作態様情報、等と称することもできる。次に、ステップ3164

40

50

で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、第 1 R A M 領域内の最高機械割押し順あり操作態様情報に基づき、当該ゲーム中において押し順表示装置 D 2 7 0 にて押し順ナビ表示を実行（例えば、「2」の表示の場合、「左 中 右」の順、「7」の表示の場合、「左 フリー フリー」の順にリール停止すると利益率が最高になる）する。次に、ステップ 3 1 6 5 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、最高機械割押し順あり操作態様情報に係るコマンド（サブ側へのコマンド）をセットし、次の処理 { ステップ 3 2 0 0 （第 3）の処理 } に移行する。

【 0 1 7 9 】

< 第 1 R O M ・ R A M 領域における処理 >

他方、ステップ 3 1 5 4 で N o の場合、ステップ 3 1 6 6 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、内部 A R T 当選中フラグ（A R T 状態への移行が確定的になることでオンとなるフラグである）がオンであるか否かを判定する。ステップ 3 1 6 6 で Y e s の場合、ステップ 3 1 6 8 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、当該ゲームに係る条件装置は準備状態移行再遊技（通常遊技状態から A R T 準備状態に移行し得る再遊技であり、本例では、再遊技 0 5 を含む条件装置であって、例えば、条件装置番号 2 ~ 6）であるか否かを判定する。ステップ 3 1 6 8 で Y e s の場合、ステップ 3 1 7 0 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、内部 A R T 当選中フラグをオフにする。次に、ステップ 3 1 7 1 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、当該ゲームに係る条件装置情報に基づき、最高機械割押し順あり操作態様情報（第 1 ~ 第 3 停止操作態様情報）を生成し、第 1 R A M 領域に一時記憶する。次に、ステップ 3 1 7 2 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、第 1 R A M 領域内の最高機械割押し順あり操作態様情報に基づき、当該ゲーム中において押し順表示装置 D 2 7 0 にて押し順ナビ表示を実行 { 例えば、条件装置番号が「2」の場合は、「2」の表示（「左 中 右」の順）、条件装置番号が「3」の場合は、「3」の表示（「左 右 中」の順）となり、表示に従ってリールを停止することにより A R T 準備状態に移行することとなる } する。次に、ステップ 3 1 7 4 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、最高機械割押し順あり操作態様情報に係るコマンド（サブ側へのコマンド）をセットし、次の処理 { ステップ 3 2 0 0 （第 3）の処理 } に移行する。尚、ステップ 3 1 6 0、ステップ 3 1 6 2、ステップ 3 1 6 6 又はステップ 3 1 6 8 で N o の場合にも、次の処理 { ステップ 3 2 0 0 （第 3）の処理 } に移行する。

【 0 1 8 0 】

< 第 1 R O M ・ R A M 領域における処理 >

次に、図 4 3 は、第 3 実施形態における、図 4 0 におけるステップ 3 2 0 0 （第 3）のサブルーチンに係る、リール回転開始準備処理のフローチャートである。まず、ステップ 3 2 0 4 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、遊技間隔最小時間タイマ M 7 0 （減算タイマ）のタイマ値が 0 であるか否かを判定する。ここで、遊技間隔最小時間タイマ M 7 0 は、あるゲーム開始タイミング（リール回転開始タイミング）から次のゲーム開始タイミング（リール回転開始タイミング）までに担保されるべき時間（本例では、4 . 1 秒）を計測するタイマである。ステップ 3 2 0 4 で Y e s の場合、ステップ 3 2 0 6 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、遊技間隔最小時間タイマ M 7 0 のタイマ値に新たに最小時間（本例では、4 . 1 秒）をセットしてスタートする。次に、ステップ 3 2 0 8 で、CPU C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、出力時間タイマ M 8 0 （減算タイマ）に、新たに条件装置情報出力時間（本例では、2 4 割り込み）をセットし、ステップ 3 2 1 0 に移行する。ここで、本例においては、詳細は後述することとなるが、ステップ 3 2 0 8 にて条件装置情報出力時間をセットした後、出力時間タイマ M 8 0 のタイマ値に応じて、主制御基板 M 側から胴式遊技機外へ送信される情報の出力制御が行われるよう構成されている。尚、ステップ 3 2 0 4 で N o の場合には、ステップ 3 2 0 4 の処理を再度繰り返す。よって、第 3 実施形態においては、遊技間隔最小時間（本例では、4 . 1 秒）が経過した後に条件

装置出力時間をセットするよう構成されている。

【 0 1 8 1 】

< 第 1 R O M ・ R A M 領域における処理 >

次に、ステップ 3 2 1 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、終了したゲームに係るリール停止順に係る情報及び押し順に係る情報をクリアする。次に、ステップ 3 2 1 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、終了したゲームに係るリール停止中に係る情報及び引き込みポイント作成要求をクリアする。次に、ステップ 3 2 1 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、終了したゲームに係る図柄停止位置データを初期化する。次に、ステップ 3 2 1 8 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、当該ゲームに係るリール回転開始待機時の出力要求をセットする。次に、ステップ 3 2 2 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、当該ゲームに係るリール制御コマンドをセットする。換言すると、ステップ 3 2 1 8 及びステップ 3 2 2 0 の処理によって、副制御基板 S にリールが回転開始することを示すためのコマンドが送信可能となる。次に、ステップ 3 2 2 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、第 1 R A M 領域内に記憶されているリール駆動状態をリール停止状態からリール回転開始待機状態に更新し、次の処理（ステップ 1 2 5 8 の処理）に移行する。

【 0 1 8 2 】

< 第 1 R O M ・ R A M 領域における処理 >

次に、図 4 4 は、第 3 実施形態における、図 4 0 におけるステップ 3 2 5 0（第 3）のサブルーチンに係る、A R T 抽選実行制御処理のフローチャートである。まず、ステップ 3 2 5 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、内部 A R T 当選中フラグがオフであるか否かを判定する。ステップ 3 2 5 2 で Y e s の場合、ステップ 3 2 5 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、現在の遊技状態（低確率状態と高確率状態とのいずれの遊技状態であるか）を確認する。次に、ステップ 3 2 5 6 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、当該ゲームに係る条件装置は A R T 抽選役（通常遊技状態において A R T 状態への移行が確定していない（内部 A R T 中フラグがオフである）場合に、A R T 状態への移行抽選を実行し得る小役であり、本例では、スイカ = 条件装置番号 2 5）であるか否かを判定する。尚、ステップ 3 1 0 0（第 3）の処理と同様に、A R T 抽選役は条件装置番号 2 5（スイカ）に限られるものではなく、再遊技役や押し順ベル役、また第 3 実施形態では図示していない他の小役等を A R T 抽選役としても問題ない。また、そのように構成した際には、当選した A R T 抽選役の種類によって、A R T 移行抽選の当選率を相違させてもよい。ステップ 3 2 5 6 で Y e s の場合、ステップ 3 2 5 8 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに基づき、現在の遊技状態は高確率状態であるか否かを判定する。ステップ 3 2 5 8 で Y e s の場合、ステップ 3 2 6 0 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータ（例えば、第 1 R O M 領域内の第 1 データ領域に設けられた高確率状態用抽選テーブル）に基づき、所定確率 A（ $1/3$ ）にて当選する A R T 移行抽選を実行し、ステップ 3 2 6 4 に移行する。他方、ステップ 3 2 5 8 で N o の場合、換言すると、現在の遊技状態が低確率状態の場合、ステップ 3 2 6 2 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータ（例えば、第 1 R O M 領域内の第 1 データ領域に設けられた低確率状態用抽選テーブル）に基づき、所定確率 B（ $1/50$ ）にて当選する A R T 移行抽選を実行し、ステップ 3 2 6 4 に移行する。このように、第 3 実施形態においては、低確率状態よりも高確率状態の方が A R T 移行抽選に当選し難く構成されており、前記所定確率 A 及び / 又は所定確率 B は変更しても問題ないが、「所定確率 A > 所定確率 B」となるよう構成することが望ましい。

【 0 1 8 3 】

< 第 1 R O M ・ R A M 領域における処理 >

次に、ステップ 3 2 6 4 で、C P U C 1 0 0 は、第 1 R O M ・ R A M 領域内のデータに

基づき、当該実行されたART抽選に当選したか否かを判定する（例えば、ラッチした乱数値が当選範囲内に収まっているか否かを判定する）。ステップ3264でYesの場合、ステップ3266で、CPU C100は、第1ROM・RAM領域内のデータに基づき、内部ART当選中フラグをオンにし、次の処理{ステップ3350（第3）の処理}に移行する。尚、ステップ3252、ステップ3256又は、ステップ3264でNoの場合にも、次の処理{ステップ3350（第3）の処理}に移行する。尚、内部ART当選中フラグがオンとなることによって、その後、ART状態に移行することとなる。

【0184】

<第1ROM・RAM領域における処理>

次に、図45は、第3実施形態における、図40におけるステップ3300（第3）のサブルーチンに係る、入賞時ゲーム数上乗せ実行処理のフローチャートである。まず、ステップ3302で、CPU C100は、第1ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置は押し順あり上乗せ役（本例では、チェリー再遊技＝条件装置番号16～18）であるか否かを判定する。ステップ3302でYesの場合、ステップ3306で、CPU C100は、第1ROM・RAM領域内のデータに基づき、チェリー再遊技の押し順に正解した（再遊技09、10、11のいずれかが入賞した）か否かを判定する。ステップ3306でYesの場合、ステップ3308で、CPU C100は、第1ROM・RAM領域内のデータ（例えば、第1ROM領域内の第1データ領域に設けられた抽選テーブル）に基づき、チェリー再遊技時上乗せゲーム数抽選テーブル（チェリー再遊技の入賞によりARTゲーム数が上乗せされた場合に参照されるテーブル）を参照し、ART上乗せゲーム数を決定する（例えば、欄外にて示す抽選テーブルにおいて、ラッチした乱数値がいずれの範囲内に収まっているか否かを判定する）。次に、ステップ3310で、CPU C100は、第1ROM・RAM領域内のデータに基づき、当該決定したART上乗せゲーム数をARTカウンタM60のカウンタ値に加算し、当該加算後のARTカウンタ値をARTカウンタM60にセットし、次の処理{ステップ1291 3（第3）の処理}に移行する。尚、ステップ3302又はステップ3306でNoの場合にも次の処理{ステップ1291 3（第3）の処理}に移行する。

【0185】

ここで、同図欄外にて示す抽選テーブルは、チェリー再遊技時上乗せゲーム数抽選テーブルの一例であり、同図に示されるように、ART上乗せ抽選に当選した場合には、ART上乗せゲーム数は「30」～「300」が抽選によって決定され、当該決定された値がARTカウンタM60のカウンタ値に加算されることとなる。尚、チェリー再遊技時のART上乗せ抽選に1回当選した場合の平均のART上乗せゲーム数は「57.8」となっており、スイカ時の平均のART上乗せゲーム数よりも大きい値となっている。

【0186】

<第1ROM・RAM領域における処理>

次に、図46は、第3実施形態における、図40におけるステップ3350（第3）のサブルーチンに係る、遊技状態移行制御処理のフローチャートである。まず、ステップ3352で、CPU C100は、第1ROM・RAM領域内のデータに基づき、当該ゲームにてRT状態移行可能条件が充足した（ベルの取りこぼし（押し順不正解で9枚の払出が得られなかった場合）、再遊技の入賞にて充足し得る）か否かを判定する。ステップ3352でYesの場合、ステップ3353で、CPU C100は、第1ROM・RAM領域内のデータに基づき、当該充足したRT状態移行可能条件及び現在の遊技状態に基づき、遊技状態移行可否（図47の遊技状態移行遷移図にて詳述する）及び次ゲーム以降の遊技状態を決定する。次に、ステップ3354で、CPU C100は、第1ROM・RAM領域内のデータに基づき、ART状態に移行したか否かを判定する。ステップ3354でYesの場合、ステップ3355で、CPU C100は、第1ROM・RAM領域内のデータに基づき、ART初期ゲーム（本例では、50）をARTカウンタM60にセットし、ステップ3376に移行する。他方、ステップ3354でNoの場合にもステップ3376に移行する。

【 0 1 8 7 】

< 第 1 ROM・RAM領域における処理 >

また、ステップ 3352 で No の場合、ステップ 3356 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、現在の遊技状態は低確率状態であるか否かを判定する。ステップ 3356 で Yes の場合、ステップ 3358 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置は状態昇格役（当選することによって低確率状態から高確率状態に移行し得る小役であり、本例では、スイカ）であるか否かを判定する。ステップ 3358 で Yes の場合、ステップ 3360 で、CPU C100 は、第 1 ROM・RAM領域内のデータ（例えば、第 1 ROM領域内の第 1 データ領域に設けられた抽選テーブル）に基づき、所定確率（本例では、1 / 4）にて当選する高確率状態移行抽選を実行する。ステップ 3360 で Yes の場合、ステップ 3362 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、当該高確率移行抽選に当選したか否かを判定する（例えば、ラッチした乱数値が当選範囲内に収まっているか否かを判定する）。ステップ 3362 で Yes の場合、ステップ 3364 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、次ゲーム以降の遊技状態を高確率状態に決定し、ステップ 3376 に移行する。尚、ステップ 3358 又はステップ 3362 で No の場合には、遊技状態は低確率状態のままとなり、ステップ 3376 に移行する。

10

【 0 1 8 8 】

< 第 1 ROM・RAM領域における処理 >

また、ステップ 3356 で No の場合、ステップ 3366 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、現在の遊技状態は高確率状態であるか否かを判定する。ステップ 3366 で Yes の場合、ステップ 3368 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置は、状態転落役（入賞することによって高確率状態から低確率状態に移行し得る小役であり、本例では、チェリー再遊技と昇格再遊技を除いた再遊技）であるか否かを判定する。ステップ 3368 で Yes の場合、ステップ 3370 で、CPU C100 は、第 1 ROM・RAM領域内のデータ（例えば、第 1 ROM領域内の第 1 データ領域に設けられた抽選テーブル）に基づき、所定確率（本例では、1 / 7）にて当選する低確率状態移行抽選を実行する。ステップ 3370 で Yes の場合、ステップ 3372 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、当該低確率移行抽選に当選したか否かを判定する（例えば、ラッチした乱数値が当選範囲内に収まっているか否かを判定する）。ステップ 3372 で Yes の場合、ステップ 3374 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、次ゲーム以降の遊技状態を低確率状態に決定し、ステップ 3376 に移行する。尚、ステップ 3366、ステップ 3368 又はステップ 3372 で No の場合には、次ゲームの遊技状態は低確率状態以外となり、ステップ 3376 に移行する。

20

30

【 0 1 8 9 】

< 第 1 ROM・RAM領域における処理 >

次に、ステップ 3376 で、CPU C100 は、第 1 ROM・RAM領域内のデータに基づき、現在の作動状態情報（再遊技役が入賞したか、ボーナス中であるか、ART 状態であるか等の情報であり、図 49 の「作動状態情報の一例」を参照）を第 1 RAM領域に一時記憶し、次の処理（ステップ 1292 の処理）に移行する。即ち、今回のゲーム終了時において、再遊技役が入賞した場合には、図 49 の作動状態情報の一例における「D0 ビット」へ「1」をセットする一方で、再遊技役が入賞しなかった場合には、図 49 の作動状態情報の一例における「D0 ビット」へ「0」をセットする。また、今回のゲーム終了時において、第 1 種 BB 役が入賞した場合には、図 49 の作動状態情報の一例における「D1 ビット」へ「1」をセットする一方で、第 1 種 BB の終了条件を充足した（第 1 種 BB 役が入賞した後、所定枚数を超える払出しが完了した場合）場合には、図 49 の作動状態情報の一例における「D1 ビット」へ「0」をセットする。また、今回のゲーム終了時において、ART カウンタ M60 のカウンタ値が 0 より大きい場合（現在の遊技状態が

40

50

A R T状態である場合)には、図49の作動状態情報の一例における「D2ビット」へ「1」をセットする一方で、A R TカウンタM60のカウント値が0である場合には、図49の作動状態情報の一例における「D2ビット」へ「0」をセットする。尚、第3実施形態にて示した遊技状態の移行態様はあくまで一例であり、変更しても何ら問題なく、例えば、R T状態移行可能条件を特定の小役の入賞により充足し得るよう構成してもよいし、状態昇格役や状態転落役を変更・追加してもよいし、移行し得る遊技状態の種類を変更・追加してもよい(高確率状態よりもA R T状態に移行し易い超高確率状態を設ける、等)。

【0190】

次に、図47は、第3実施形態における、遊技状態遷移図(遊技状態遷移フロー)である、同図に示されるように、通常遊技状態には低確率状態と高確率状態とが存在しており、高確率状態は低確率状態よりも、A R T状態に移行し易いよう構成されている(前述したように、高確率状態及び低確率状態は、主制御基板M側で管理されている)。尚、前述したように、低確率状態から高確率状態へは、スイカの入賞によって移行し得るよう構成されており、高確率状態から低確率状態へは、再遊技の入賞によって移行し得るよう構成されている。また、ボーナス終了後にはボーナス後状態に移行し、ベル成立ゲームにて押し順に正解できない(押し順不正解する)ことで、通常遊技状態に移行するよう構成されている。尚、A R T状態又はA R T準備状態にてボーナスが成立した場合にも、当該ボーナス後には、ボーナス後状態に移行し、ベルの押し順不正解することで、通常遊技状態に移行した後に、「再遊技05」が成立することでA R T準備状態に再度移行するよう構成されている(A R T状態にてボーナスが成立した場合には、その後「再遊技06」が成立することでA R T状態に再度移行する)。尚、通常遊技状態からA R T準備状態には「再遊技05」の入賞で移行し、A R T準備状態からA R T状態には「再遊技06」の入賞で移行し、A R T準備状態から通常遊技状態及びA R T状態から通常遊技状態には「再遊技03又は再遊技04」の入賞、又は、ベルの押し順不正解(9枚の払出とならなかった場合)で移行するよう構成されている。即ち、以上で示した遊技状態は、すべて主制御基板M側にて(特に、第1ROM・RAM領域内のデータに基づき)管理されており、従来の回胴式遊技機において副制御基板S側で制御していた、いわゆるA T機能(押し順ナビ機能を含む)が、すべて主制御基板M側へ移行されている(出玉に関する情報が、すべて主制御基板M側で管理されている)ことになる。

【0191】

<第1ROM・RAM領域における処理>

次に、図48は、第3実施形態における、ステップ1600のサブルーチンに係る、タイム割り込み時処理のフローチャートである。本実施形態との相違点は、ステップ1656(第3)～ステップ1660(第3)、ステップ3450(第3)、ステップ3500(第3)及びステップ1662(第3)であり、その目的は、主制御基板M側から回胴式遊技機外へ出玉に関する情報を送信可能とすることにある。即ち、ステップ1612で全リールの回胴駆動制御処理を実行した後、ステップ1656(第3)で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、A R TカウンタM60のカウント値が0より大きいかな否かを判定する。ステップ1656(第3)でY e sの場合、ステップ1658(第3)で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、A R Tカウンタ値表示装置D280にてA R T残りゲーム数(A R TカウンタM60のカウント値)を表示し、ステップ1614に移行する。他方、ステップ1656(第3)でN oの場合にも、ステップ1614に移行する。尚、第3実施形態においては、A R TカウンタM60のカウント値が0より大きい場合にA R Tカウンタ値表示装置D280にてA R T残りゲーム数を表示するよう構成したが、A R T状態中にのみA R T残りゲーム数を表示するよう構成してもよい。

【0192】

<第1ROM・RAM領域における処理>

また、ステップ1628で外部信号を出力した後(いわゆる外部出力端子板への信号出

力であり、詳細後述する出玉試験用プログラムとは別個のものである)、ステップ1660(第3)で、CPUC100は、第1ROM・RAM領域内のデータに基づき、第2ROM領域の試験信号出力処理を呼び出し、ステップ3450(第3)に移行する。

【0193】

<第2ROM・RAM領域における処理>

次に、ステップ3450(第3)で、CPUC100は、第2ROM・RAM領域内のデータに基づき、後述する、第1試験信号出力処理を実行する。次に、ステップ3500(第3)で、CPUC100は、第2ROM・RAM領域内のデータに基づき、後述する、第2試験信号出力処理を実行する。次に、ステップ1662(第3)で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1ROM領域の呼び出し元に復帰し、ステップ1630に移行する。尚、第3実施形態においては、ステップ1606のタイマ計測を実行した場合に、ステップ3208にてセットされた出力時間タイマM80の条件装置出力時間が1減算されることとなる(即ち、タイマ割り込み間隔=約2msで、出力時間タイマM80のカウント値が1減算される)。

【0194】

<第2ROM・RAM領域における処理>

次に、図49は、第3実施形態における、図48のステップ3450(第3)のサブルーチンに係る、第1試験信号出力処理のフローチャートである。はじめに、回胴式遊技機における出玉試験は、出玉試験申請した回胴式遊技機の実機と出玉試験機とを、中継基板(以下、試験基板)を介して相互に接続し、回胴式遊技機の実機での動作内容を出玉試験機にて抽出することで出玉試験が実施されている。また、従来では、内部抽選の結果や遊技状態に関する情報は、主制御基板M 第1試験基板 出玉試験機との伝達経路を採る一方で、押し順ナビに関する情報(特に、停止ボタンD40の操作順序や操作タイミングに係る情報)は、副制御基板S 第2試験基板 出玉試験機との伝達経路を採っている。そして、第3実施形態のように構成した場合には、前述したように、出玉に関する情報が、すべて主制御基板M側で管理されているため、この伝達経路を簡素化したり或いは出玉試験機へ送信する情報をより詳細化することも可能となる。そこで、第3実施形態のように構成した場合における出玉試験機(試験基板)への情報出力制御方法の一例を、以下、第1試験信号出力処理及び第2試験信号出力処理として示すこととする。尚、以下に示す態様においては、第1試験基板及び第2試験基板の双方において、これら基板はマイコン制御されないよう構成されており、即ち、出玉試験機側が認識できる情報出力内容及び情報出力タイミングにて、主制御基板Mから出力されるよう構成されている例示となる(但し、これら基板がマイコン制御される場合には、主制御基板Mから試験基板側に対して、出玉試験機側へ出力すべき情報の生データを一括して出力し、出玉試験機側が認識できる情報出力内容及び情報出力タイミングとなるよう試験基板側で調整して出力するよう構成してもよい)。

【0195】

まず、ステップ3452で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第1RAM内領域内の作動状態情報をレジスタ領域(例えば、Aレジスタ)に一時記憶する。次に、ステップ3454で、CPUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域(例えば、Aレジスタ)に一時記憶されている作動状態情報を第1試験基板に出力する(例えば、主制御基板Mにおける第1試験基板への出力ポートである第1出力ポートにAレジスタの値をセットする)。ここで、同図右上段は作動状態情報の一例であり、同図に示されるように、「D0」~「D7」が「1」(作動)であるか「0」(未作動)であるかによって遊技状態(作動状態)を管理可能としている。尚、作動状態情報は、これには限定されず、例えば、「2種BB」(いわゆる第2種特別役物に係る役物連続作動装置)、「CB」(いわゆる第2種特別役物)、「SB」(いわゆる普通役物)、「ART内部当選状態」(第3実施形態でいうところの内部ART当選中フラグのフラグ状態)、「ART作動状態」(第3実施形態でいうところのARTカウンタM60のカウント値が0より大きい状態)、「擬似遊技(演出としてのリールの駆動

、等）」、等の第1試験基板に送信する様々な作動状態を設けてもよい。尚、第3実施形態においては、作動状態情報として、「RB」（いわゆる第1種特別役物）に係る情報を第1試験基板に送信するよう構成しているが、第3実施形態に係る回胴式遊技機は、「1種BB」が作動すると「RB」が自動的に作動する（いわゆる、1種BBのRB連続作動）よう構成されており、「1種BB」の図柄（本例では、「羊」、「セブン」）が表示されると、「RB」も作動し（「RB」に係る作動状態情報を「1」にし）、当該「RB」が作動した旨を試験信号として第1試験基板に送信するよう構成している。また、「RB」には終了条件（例えば8回の入賞、又は12回の遊技（ゲーム）の終了）が定められており、「RB」が終了した後に当該「RB」に係る作動状態情報を所定時間（例えば、6割り込み）の間「0」にしている。その後、「1種BB」の終了条件を満たしていない（「1種BB」が継続して作動している）場合には、「RB」に係る作動状態情報を再度「1」に設定する。このように構成することにより、第1試験基板に送信する試験信号を通じて、試験機が「RB」の終了条件に係る規則を満たしているか否かを判定することができることとなる。

10

【0196】

<第2ROM・RAM領域における処理>

次に、ステップ3456で、CUC100は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の出力時間タイマM80のタイマ値（条件装置情報の出力タイミングが終了した時点で0となるよう構成されている）をレジスタ領域（例えば、Aレジスタ）に一時記憶する。次に、ステップ3458で、CUC100は、第2ROM・RAM領域内のデータに基づき、条件装置情報の出力タイミングであるか否かを判定する（出力時間タイマM80のタイマ値に基づく判定であり、Noの場合には、Aレジスタにはすべて「0」が入っていることになる）。ステップ3458でYesの場合、ステップ3460で、CUC100は、第2ROM・RAM領域内のデータに基づき、条件装置情報として、ボーナス状態情報アドレス（本例では、2834）をレジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3462で、CUC100は、第2ROM・RAM領域内のデータに基づき、ボーナス状態情報の出力タイミングであるか否かを判定する[例えば、Aレジスタの出力時間タイマ値情報に係る値から $\{(23/2)+1\}$ を減算した値が0より大きいかなかを判定する]。ステップ3462でYesの場合、ステップ3466に移行する。他方、ステップ3462でNoの場合、ステップ3464で、CUC100は、第2ROM・RAM領域内のデータに基づき、条件装置情報として、小役状態情報アドレス（本例では、2833）をレジスタ領域（例えば、HLレジスタ）に一時記憶し、ステップ3466に移行する（ボーナス状態情報の下位8ビットを「-1」した値が小役状態情報アドレスとなっている）。次に、ステップ3466で、CUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されているアドレスに対応する条件装置情報を別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、ステップ3468に移行する。尚、ステップ3458でNoの場合にも、ステップ3468に移行する。次に、ステップ3468で、CUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、Aレジスタ）に一時記憶されている条件装置情報を第1試験基板に出力し（例えば、主制御基板Mにおける第1試験基板への出力ポートである第2出力ポートにAレジスタの値をセットし）、次の処理（ステップ3500（第3）の処理）に移行する。ここで、同図右下段は、条件装置情報の一例であり、同図に示されるように、「D0」～「D5」に関しては、前述した処理によって、当該ゲームにおける抽選結果となる条件装置番号がセットされている。また、小役状態情報の場合には「D6」が「1」、「D7」が「0」とセットされており、ボーナス状態情報の場合には「D7」が「0」、「D6」が「1」とセットされており、ステップ3468で出力される情報が、小役とボーナスとのどちらの条件装置情報であるかを（出玉試験機側が）判別可能に構成されている。尚、不図示であるが、第3実施形態においては、あるゲームにおいて、ボーナスが当該あるゲーム以前に当選している状態（内部中）である場合には、当該当選しているボーナスをボーナス状態情

20

30

40

50

報として第1試験基板に出力するよう構成している。また、第3実施形態においては、ボーナス状態情報を格納しているアドレス(2834)と、小役状態情報を格納しているアドレス(2833)が隣合わせになるように構成されている。このため、第3実施形態では、ボーナス状態情報のアドレスをHLレジスタに記憶した後、小役状態情報を出力する場合には、HLレジスタの値を「-1」するだけで小役状態情報を出力することができる。尚、第3実施形態ではボーナス状態情報をHLレジスタに記憶しているが小役状態情報をHLレジスタに記憶するよう構成しても良いし、ボーナス状態情報のアドレスの次のアドレスに小役状態情報のアドレスとしても良い。このように構成することにより、少ない論理演算により、出力したい情報が格納されているアドレスを指定することができる。

【0197】

尚、出力時間タイマM80及び当該タイマ値に係る情報は、割り込み時処理であるステップ3468にて常に出力するよう構成されており、遊技進行制御処理において、前回のゲームに係るリールM50の回転開始から最小時間(あるゲームに係るリールM50の回転開始タイミングから、次のゲームに係るリールM50の回転開始タイミングまでに最低限担保されていなければならない時間であり、本例では、4.1秒)が経過したタイミング(条件装置情報の最適な出力開始タイミング)であるステップ3208にて出力時間タイマM80に条件装置情報出力時間(本例では、24割り込み)をセットすることにより、当該セットタイミング直後の割り込み時処理であるステップ3468の処理によって、適切なタイミングで第1試験基板に条件装置情報を出力可能に構成されている。また、ステップ3208にて出力時間タイマM80にセットされた条件装置情報出力時間(本例では、24割り込み)が1回の割り込み毎に1減算されていき、出力時間タイマM80のタイマ値から $\{(23/2)+1\}$ を減算した値が0より大きい場合(当該タイマ値が「0」となるまでの期間の前半である場合)には、ボーナス状態情報を出力し、出力時間タイマM80のタイマ値から $\{(23/2)+1\}$ を減算した値が0より小さい場合(当該タイマ値が「0」となるまでの期間の後半である場合)には、小役状態情報を出力するよう構成しており、小役状態情報の出力時間が終了(条件装置の出力時間が終了)すると、出力時間タイマM80のタイマ値が0となるよう構成されている。このように構成することで、条件装置情報の出力タイミングが終了して条件装置情報に係るOFF信号を出力する際に、出力時間タイマ値情報をAレジスタにセットすれば、Aレジスタにすべて「0」をセットするための固定値を持たずとも条件装置情報に係るOFF信号が出力できることとなり、簡素化された処理によって条件装置情報に係るOFF信号を出力できることとなる。また、条件装置情報出力時間(本例では、24割り込み)が出力時間タイマM80にセットされるのは、ステップ3204にて遊技間隔最小時間タイマ値が0となった直後、即ち、最小時間(あるゲームに係るリールM50の回転開始タイミングから、次のゲームに係るリールM50の回転開始タイミングまでに最低限担保されていなければならない時間であり、本例では、4.1秒)が経過した直後のタイミングであるよう構成されているため、最小時間を担保した信号を第1試験基板に出力するための手段を新たに設けずとも、出力時間タイマM80を用いた簡素化された処理によって最小遊技時間を担保した試験を実行することができることとなる。

【0198】

<第2ROM・RAM領域における処理>

次に、図50は、第3実施形態における、図48のステップ3500(第3)のサブルーチンに係る、第2試験信号出力処理のフローチャートである。まず、ステップ3508で、CUC100は、第2ROM・RAM領域内のデータに基づき、操作態様情報の出力タイミング(例えば、リールM50の回転開始から2秒間)であるか否かを判定する。ステップ3508でYesの場合、ステップ3510で、CUC100は、第2ROM・RAM領域内のデータに基づき、押し順表示装置D270に押し順情報が表示されているか否か(押し順表示装置D270に表示するための押し順に係る情報が第1RAM領域に格納されているか否か)を判定する(又は、押し順情報が第1RAM領域内に一時記憶されているのであれば、その押し順情報を参照する)。ステップ3510でYesの場合

、ステップ3550（第3）で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、後述する、押し順ナビあり時信号制御処理を実行し、ステップ3512に移行する。他方、ステップ3510でN oの場合、ステップ3600（第3）で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、後述する、押し順ナビなし時信号制御処理を実行し、ステップ3512に移行する。尚、ステップ3508でN oの場合にも、ステップ3512に移行する。次に、ステップ3512で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、レジスタ領域（例えば、Aレジスタ）に一時記憶されている操作態様情報（後述する押し順ナビあり時信号制御処理又は押し順ナビなし時信号制御処理でセットされたもの）を第2試験基板に出力し（例えば、主制御基板Mにおける第2試験基板への出力ポートである第3出力ポートにAレジスタの値をセットし）、次の処理〔ステップ1662（第3）の処理〕に移行する。尚、主制御基板Mと第2試験基板との情報送受信方法（コマンド通信方法）は、パラレル通信であってもシリアル通信であっても問題ない。

10

【0199】

<第2 R O M・R A M領域における処理>

次に、図51は、第3実施形態における、図50のステップ3550（第3）のサブルーチンに係る、押し順ナビあり時信号制御処理のフローチャートである。まず、ステップ3552で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、現在第1停止操作態様情報出力タイミングであるか否かを判定する。ステップ3552でY e sの場合、ステップ3554で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、第1 R A M領域内の最高機械割押し順あり操作態様情報〔押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等）〕の第1停止操作態様情報（第1停止に係る操作態様情報）アドレスを、レジスタ領域（例えば、H Lレジスタ）に一時記憶する。次に、ステップ3556で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、レジスタ領域（例えば、H Lレジスタ）に一時記憶されている、最高機械割押し順あり操作態様情報の第1停止操作態様情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

20

【0200】

<第2 R O M・R A M領域における処理>

他方、ステップ3552でN oの場合、ステップ3558で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、現在第2停止操作態様情報出力タイミングであるか否かを判定する。ステップ3558でY e sの場合、ステップ3560で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、第1 R A M領域内の最高機械割押し順あり操作態様情報〔押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等）〕の第2停止操作態様情報（第2停止に係る操作態様情報）アドレスを、レジスタ領域（例えば、H Lレジスタ）に一時記憶する。次に、ステップ3562で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、レジスタ領域（例えば、H Lレジスタ）に一時記憶されている、最高機械割押し順あり操作態様情報の第2停止操作態様情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

30

40

【0201】

<第2 R O M・R A M領域における処理>

他方、ステップ3558でN oの場合、ステップ3564で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、現在第3停止操作態様情報出力タイミングであるか否かを判定する。ステップ3564でY e sの場合、ステップ3566で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、第1 R A M領域内の最高機械割押し順あり操作態様情報〔押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等）〕の第3停止操作態様情報（第3停止に係る操作態様情報）アドレスを、レジスタ領域（例えば、H Lレジスタ）に一時記憶する。

50

次に、ステップ3568で、CPUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順あり操作態様情報の第3停止操作態様情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。尚、ステップ3564でNoの場合にも、次の処理（ステップ3512の処理）に移行する。ここで、第3実施形態においては、押し順ナビあり時における操作態様情報出力タイミングの順序は、「第1停止操作態様情報出力タイミング 第2停止操作態様情報出力タイミング 第3停止操作態様情報出力タイミング」の順となっている。

【0202】

<第2ROM・RAM領域における処理>

次に、図52は、第3実施形態における、図50のステップ3600（第3）のサブルーチンに係る、押し順ナビなし時信号制御処理のフローチャートである。まず、ステップ3602で、CPUC100は、第2ROM・RAM領域内のデータに基づき、現在第1停止操作態様情報出力タイミングであるか否かを判定する。ステップ3602でYesの場合、ステップ3604で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報{押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等）であるが、遊技者は押し順ナビが表示されていない場合には、成立している条件装置や押し順を判別できない状況にて最適な操作態様を実行することとなる}の第1停止操作態様情報（第1停止に係る操作態様情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3606で、CPUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順なし操作態様情報の第1停止操作態様情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

【0203】

<第2ROM・RAM領域における処理>

他方、ステップ3602でNoの場合、ステップ3608で、CPUC100は、第2ROM・RAM領域内のデータに基づき、現在第2停止操作態様情報出力タイミングであるか否かを判定する。ステップ3608でYesの場合、ステップ3610で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報{押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等）であるが、遊技者は押し順ナビが表示されていない場合には、成立している条件装置や押し順を判別できない状況にて最適な操作態様を実行することとなる}の第2停止操作態様情報（第2停止に係る操作態様情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3612で、CPUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順なし操作態様情報の第2停止操作態様情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

【0204】

<第2ROM・RAM領域における処理>

他方、ステップ3608でNoの場合、ステップ3614で、CPUC100は、第2ROM・RAM領域内のデータに基づき、現在第3停止操作態様情報出力タイミングであるか否かを判定する。ステップ3614でYesの場合、ステップ3616で、CPUC100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報{押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等）であるが、遊技者は押し順ナビが表示されていない場合には、成立している条件装置や押し順を判別できない状況にて最適な操作態様を実行することとなる}の第3停止操作態様情報（第3停止に係る操作態様情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ36

16で、C P U C 1 0 0は、第2 R O M・R A M領域内のデータに基づき、レジスタ領域（例えば、H Lレジスタ）に一時記憶されている、最高機械割押し順なし操作態様情報の第3停止操作態様情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。尚、ステップ3614でN oの場合にも、次の処理（ステップ3512の処理）に移行する。ここで、第3実施形態においては、押し順ナビなし時における操作態様情報出力タイミングの順序は、「第1停止操作態様情報出力タイミング 第2停止操作態様情報出力タイミング 第3停止操作態様情報出力タイミング」の順となっている。尚、第3実施形態においては、第1試験基板に条件装置情報を出力した後のタイミングで、第2試験基板に操作態様情報を出力するよう構成したが、第2試験基板に操作態様情報を出力した後のタイミングで、第1試験基板に条件装置情報を出力するよう構成してもよい。

10

【0205】

<第2 R O M・R A M領域における処理>

次に、図53は、第3実施形態における、操作態様情報一覧である。第3実施形態においては、最高機械割押し順あり操作態様情報は、押し順表示装置D270に表示される押し順と同様の順にてフリー打ち（どの位置にて停止ボタンD40を操作するかが決められておらず、停止可能であれば停止ボタンD40を操作する打ち方）を実行するよう構成されている。また、最高機械割押し順なし操作態様情報は、すべて「左 中 右」の押し順となり、ボーナスが成立していない場合には、第1停止は「左19番」（左リールM51の19番が下段のタイミングにて左停止ボタンD41を操作する）となり、スイカが成立している場合には、第2停止は「中5番」（中リールM52の5番が下段のタイミングにて中停止ボタンD42を操作する）、第3停止は「右3番」（右リールM53の3番が下段のタイミングにて右停止ボタンD43を操作する）、となっており、スイカが成立していない場合には、第2停止は中リールM52をフリー打ち、第3停止は右リールM53をフリー打ちとなっている。他方、ボーナスが成立している場合には、成立しているボーナス図柄が上段のタイミングで停止ボタンD40を操作するよう構成されており、このように操作することで、ボーナスが成立した場合には、すぐに当該成立したボーナスを揃える（開始させる）よう構成されている。また、具体的に送信する操作態様情報の内容については、上位3ビットが停止させるリール（押し順）に係る情報であり、下位5ビットが停止させる位置に係る情報である。例えば、左リールは上位3ビットが「001」、「18番」が下段のタイミングで停止ボタンD40を操作する場合には、「10010」、フリー打ちの場合には「11111」となっている。また、1回のゲームに係る操作態様情報の出力例は、例えば、「左 右 中」の押し順ベルを揃える場合（ベルの場合は全リール停止位置に拘らずフリー打ちで入賞可能）には、第1停止用信号（第1停止操作態様情報）：「00111111」、第2停止用信号（第2停止操作態様情報）：「01111111」、第3停止用信号（第3停止操作態様情報）：「01011111」となる。また、左リール第1停止のチェリー再遊技を揃える場合（チェリー再遊技の場合は全リール停止位置に拘らずフリー打ちで入賞可能）には、第1停止用信号（第1停止操作態様情報）：「00111111」、第2停止用信号（第2停止操作態様情報）：「01011111」、第3停止用信号（第3停止操作態様情報）：「01111111」となる。尚、第3実施形態においては、上位3ビットにて停止リールの種別を示していたが、例えば「01」が「左リールM51」、「10」が「中リールM52」、「11」が「右リールM53」のように上位2ビットでも表現することが可能であり、その場合には、下位6ビットにて停止させる位置に係る情報を表現しても良い。

20

30

40

【0206】

以上のように構成することで、第3実施形態に係る回胴式遊技機によれば、第1試験基板及び第2試験基板に出力する信号を制御する処理を第2 R O M・R A M領域における処理にて実行することにより、実際に遊技場に設置された遊技機を遊技者が遊技する際には必要のない処理、即ち、遊技の進行に差支えのない処理を第2プログラム領域に実装することができ、第1プログラム領域の使用容量の削減ができることとなる。

50

【 0 2 0 7 】

また、第3実施形態に係る回胴式遊技機によれば、遊技間隔最小時間（本例では、4.1秒）が経過した後に条件装置情報出力時間をセットするよう構成し、且つ、第1試験基板への出力時において、当該条件装置情報出力時間を参照して小役状態情報とボーナス状態情報との出力タイミングを判定し、出力時間タイマ値が0の場合にはAレジスタを「0」として出力することにより、第1試験基板によって型式試験を実行する際に、簡素化された処理によって最小遊技時間を担保した試験を実行することができるよう構成されている。

【 0 2 0 8 】

また、第3実施形態においては、条件装置情報が第1RAM領域にセットされたタイミング以降の割り込み処理にてサブ側（副制御基板S側）に当該条件装置情報を送信可能になるのに対して、「遊技間隔最小時間の経過 遊技間隔最小時間を遊技間隔最小時間タイマM70にセット 条件装置情報出力時間を出力時間タイマM80にセット」を実行した以降の割り込み処理にて第1試験基板に当該条件装置情報を送信可能になるよう構成されており、副制御基板Sと第1試験基板とで条件装置情報送信可能タイミングが相違し得るよう構成されている。

10

【 0 2 0 9 】

（第3実施形態からの変更例1）

尚、第3実施形態においては、第1試験基板に出力する条件装置情報として、いずれの条件装置情報を出力するタイミングであるかに係る識別値（小役識別値、ボーナス識別値）を第1プログラム領域における処理によって、第1RAM領域に一時記憶し、且つ、第1プログラム領域にて実行された押し順表示装置D270による押し順ナビと対応する形で、第2試験基板への出力信号を制御するよう構成したが、第2プログラム領域にて第1試験基板及び第2試験基板に出力する信号を制御する構成はこれには限定されない。そこで、そのような処理の一例を第3実施形態からの変更例1とし、以下、第3実施形態からの変更点について詳述していく。

20

【 0 2 1 0 】

< 第1ROM・RAM領域における処理 >

はじめに、図54は、第3実施形態からの変更例1における、図9におけるステップ1200のサブルーチンに係る、遊技進行制御処理（2枚目）のフローチャートである。第3実施形からの変更点は、ステップ1294（第3変1）であり、即ち、ステップ3400（第3）で遊技状態移行制御処理を実行した後、ステップ1294（第3変1）で、CPU100は、第1ROM・RAM領域内のデータに基づき、押し順ナビ（ステップ3176（第3変1）でオンとなるフラグである）当選フラグをオフにし、ステップ1292に移行する。

30

【 0 2 1 1 】

< 第1ROM・RAM領域における処理 >

次に、図55は、第3実施形態からの変更例1における、図54におけるステップ3150（第3）のサブルーチンに係る、押し順ナビ制御処理のフローチャートである。第3実施形からの変更点は、ステップ3176（第3変1）であり、即ち、ステップ3160で押し順ナビ抽選に当選した場合、ステップ3176（第3変1）で、CPU100は、第1ROM・RAM領域内のデータに基づき、押し順ナビ当選フラグをオンにし、ステップ3163に移行する。このように構成することで、第3実施形態からの変更例1においては、押し順ナビ抽選に当選し、押し順ナビを実行する場合に、押し順表示装置D270を参照せずに第2試験基板に押し順に係る情報を送信することが可能となっている（詳細は後述する）。

40

【 0 2 1 2 】

< 第2ROM・RAM領域における処理 >

次に、図56は、第3実施形態からの変更例1における、図48におけるステップ3450（第3）のサブルーチンに係る、第1試験信号出力処理のフローチャートである。第

50

3実施形からの変更点は、ステップ3464（第3変1）、ステップ3470（第3変1）～ステップ3476（第3変1）、であり、即ち、ステップ3462でボーナス状態情報の出力タイミングであった場合、ステップ3464（第3変1）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、ボーナス状態情報の条件装置情報アドレスをレジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3466で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されているボーナス状態情報の条件装置情報アドレスを、別のレジスタ領域（例えば、Aレジスタ）に一時記憶する。次に、ステップ3470（第3変1）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、Aレジスタの「D6」及び「D7」）をボーナス識別値に書き換えて（「D6」を「0」、「D7」を「1」に書き換え）ステップ3468に移行する。

10

【0213】

<第2ROM・RAM領域における処理>

また、ステップ3462で、ボーナス状態情報の出力タイミングでなかった場合、ステップ3472（第3変1）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、小役状態情報の条件装置情報アドレスをレジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3474（第3変1）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている小役状態情報の条件装置情報アドレスを、別のレジスタ領域（例えば、Aレジスタ）に一時記憶する。次に、ステップ3476（第3変1）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、Aレジスタの「D6」及び「D7」）を小役識別値に書き換えて（「D6」を「1」、「D7」を「0」に書き換え）ステップ3468に移行する。尚、遊技の進行に係る条件装置情報（内部抽選結果等）の記憶領域と、試験基板に出力するための条件装置情報の記憶領域とは別々に設けてもよいし、条件装置情報の記憶領域を兼用してもよい。このように構成することにより、第1RAM領域の記憶領域を削減することができる。

20

【0214】

<第2ROM・RAM領域における処理>

次に、図57は、第3実施形態からの変更例1における、図48におけるステップ3500（第3）のサブルーチンに係る、第2試験信号出力処理のフローチャートである。第3実施形からの変更点は、ステップ3650（第3変1）であり、即ち、ステップ3508で操作態様情報の出力タイミングであった場合、ステップ3650（第3変1）で、後述する、操作態様情報制御処理を実行し、ステップ3512に移行する。

30

【0215】

<第2ROM・RAM領域における処理>

次に、図58は、第3実施形態からの変更例1における、図57におけるステップ3650（第3）のサブルーチンに係る、操作態様情報制御処理のフローチャートである。まず、ステップ3652で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、ARTカウンタM60のカウンタ値が0より大きいかな否か、換言すると、ART状態であるかな否かを判定する。ステップ3652でYesの場合、ステップ3656に移行する。他方、ステップ3652でNoの場合、ステップ3654で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在ART準備状態中であるかな否かを判定する。ステップ3654でYesの場合、ステップ3656で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置は押し順あり上乗せ役（ART状態にて押し順に正解することによりARTゲーム数が上乗せされる条件装置であり、本例では、チェリー再遊技）であるかな否かを判定する。ステップ3656でYesの場合、ステップ3658で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、押し順ナビ当選フラグがオンであるかな否かを判定する。ステップ3658でYesの場合、ステップ3550（第3変1）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、後述する、押し順ナビあり時信号制御処理を実行し、次の処理（

40

50

ステップ3512の処理)に移行する。他方、ステップ3656でNoの場合、ステップ3660で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置は押し順あり小役(押し順によって遊技者の利益率が相違する条件装置)ではないか否かを判定する。ステップ3660でYesの場合、換言すると、当該ゲームの条件装置が再遊技03、04、06又はベルではない場合には、ステップ3600(第3変1)で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、後述する、押し順ナビなし時信号制御処理を実行し、次の処理(ステップ3512の処理)に移行する。尚、ステップ3658でNoの場合にもステップ3600(第3変1)に移行する。

【0216】

<第2ROM・RAM領域における処理>

また、ステップ3654でNoの場合、ステップ3662で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、内部ART当選中フラグ(ステップ3166にてオンとなるフラグであり、ART状態への移行が確定的になることでオンとなるフラグである)がオンであるか否かを判定する。ステップ3662でYesの場合、ステップ3664で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、当該ゲームに係る条件装置は準備状態移行再遊技(通常遊技状態からART準備状態に移行し得る再遊技であり、本例では、再遊技05)であるか否かを判定する。ステップ3664でYesの場合、ステップ3550(第3変1)で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、後述する、押し順ナビあり時信号制御処理を実行し、次の処理(ステップ3512の処理)に移行する。尚、ステップ3660でNoの場合には、ステップ3550(第3変1)に移行する。また、ステップ3662又はステップ3664でNoの場合には、次の処理(ステップ3512の処理)に移行する。

【0217】

<第2ROM・RAM領域における処理>

次に、図59は、第3実施形態からの変更例1における、図50のステップ3550(第3変1)のサブルーチンに係る、押し順ナビあり時信号制御処理のフローチャートである。まず、ステップ3570で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在第1停止リール情報出力タイミングであるか否かを判定する。ステップ3570でYesの場合、ステップ3572で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の最高機械割押し順あり操作態様情報{押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様(押し順、停止位置、等)}の第1停止リール情報(第1停止に係るリール情報)アドレスを、レジスタ領域(例えば、HLレジスタ)に一時記憶する。次に、ステップ3574で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域(例えば、HLレジスタ)に一時記憶されている、最高機械割押し順あり操作態様情報の第1停止リール情報を、別のレジスタ領域(例えば、Aレジスタ)に一時記憶し、次の処理(ステップ3512の処理)に移行する。

【0218】

<第2ROM・RAM領域における処理>

他方、ステップ3570でNoの場合、ステップ3576で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在第1停止ステップ情報出力タイミングであるか否かを判定する。ステップ3576でYesの場合、ステップ3578で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の最高機械割押し順あり操作態様情報{押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様(押し順、停止位置、等)}の第1停止ステップ情報(第1停止に係るステップ情報)アドレスを、レジスタ領域(例えば、HLレジスタ)に一時記憶する。次に、ステップ3580で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域(例えば、HLレジスタ)に一時記憶されている、最高機械割押し順あり操作態様情報の第1停止ステップ情報を、別のレジスタ領域(例えば、Aレジスタ)

10

20

30

40

50

に一時記憶し、次の処理（ステップ3512の処理）に移行する。

【0219】

<第2ROM・RAM領域における処理>

他方、ステップ3576でNoの場合、ステップ3582で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在第2停止リール情報出力タイミングであるか否かを判定する。ステップ3582でYesの場合、ステップ3583で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の最高機械割押し順あり操作態様情報（押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等））の第2停止リール情報（第2停止に係るリール情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3584で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順あり操作態様情報の第2停止リール情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

10

【0220】

<第2ROM・RAM領域における処理>

他方、ステップ3582でNoの場合、ステップ3585で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在第2停止ステップ情報出力タイミングであるか否かを判定する。ステップ3585でYesの場合、ステップ3586で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の最高機械割押し順あり操作態様情報（押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等））の第2停止ステップ情報（第2停止に係るステップ情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3588で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順あり操作態様情報の第2停止ステップ情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

20

【0221】

<第2ROM・RAM領域における処理>

他方、ステップ3585でNoの場合、ステップ3589で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在第3停止リール情報出力タイミングであるか否かを判定する。ステップ3589でYesの場合、ステップ3590で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の最高機械割押し順あり操作態様情報（押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等））の第3停止リール情報（第3停止に係るリール情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3592で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順あり操作態様情報の第3停止リール情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

30

40

【0222】

<第2ROM・RAM領域における処理>

他方、ステップ3589でNoの場合、ステップ3594で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在第3停止ステップ情報出力タイミングであるか否かを判定する。ステップ3594でYesの場合、ステップ3596で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の最高機械割押し順あり操作態様情報（押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等））の第3停止ステップ情報（第3停止に係るステップ情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3598で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基

50

づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順あり操作態様情報の第3停止ステップ情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。尚、ステップ3594でNoの場合にも、次の処理（ステップ3512の処理）に移行する。このように、第3実施形態からの変更例1においては、停止リールに関する情報と停止ステップ（停止位置）に関する情報とを別々に送信しており、出力タイミングは「第1停止リール情報 第1停止ステップ情報 第2停止リール情報 第2停止ステップ情報 第3停止リール情報 第3停止ステップ情報」の順となっている。

【0223】

<第2ROM・RAM領域における処理>

次に、図60は、第3実施形態からの変更例1における、図50のステップ3600（第3変1）のサブルーチンに係る、押し順ナビなし時信号制御処理のフローチャートである。まず、ステップ3620で、CUC100は、第2ROM・RAM領域内のデータに基づき、現在第1停止リール情報出力タイミングであるか否かを判定する。ステップ3570でYesの場合、ステップ3622で、CUC100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報（押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等））の第1停止リール情報（第1停止に係るリール情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3624で、CUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HL
20 レジスタ）に一時記憶されている、最高機械割押し順なし操作態様情報の第1停止リール情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

【0224】

<第2ROM・RAM領域における処理>

他方、ステップ3620でNoの場合、ステップ3626で、CUC100は、第2ROM・RAM領域内のデータに基づき、現在第1停止ステップ情報出力タイミングであるか否かを判定する。ステップ3626でYesの場合、ステップ3628で、CUC100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報（押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等））の第1停止ステップ情報（第1停止に係るステップ情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3630で、CUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順なし操作態様情報の第1停止ステップ情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

【0225】

<第2ROM・RAM領域における処理>

他方、ステップ3626でNoの場合、ステップ3632で、CUC100は、第2ROM・RAM領域内のデータに基づき、現在第2停止リール情報出力タイミングである
40 か否かを判定する。ステップ3632でYesの場合、ステップ3634で、CUC100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報（押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等））の第2停止リール情報（第2停止に係るリール情報）アドレスを、レジスタ領域（例えば、HLレジスタ）に一時記憶する。次に、ステップ3636で、CUC100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、HLレジスタ）に一時記憶されている、最高機械割押し順なし操作態様情報の第2停止リール情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

【0226】

10

20

30

40

50

< 第2ROM・RAM領域における処理 >

他方、ステップ3632でNoの場合、ステップ3638で、CPU100は、第2ROM・RAM領域内のデータに基づき、現在第2停止ステップ情報出力タイミングであるか否かを判定する。ステップ3638でYesの場合、ステップ3640で、CPU100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報{押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様(押し順、停止位置、等)}の第2停止ステップ情報(第2停止に係るステップ情報)アドレスを、レジスタ領域(例えば、HLレジスタ)に一時記憶する。次に、ステップ3641で、CPU100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域(例えば、HLレジスタ)に一時記憶されている、最高機械割押し順なし操作態様情報の第2停止ステップ情報を、別のレジスタ領域(例えば、Aレジスタ)に一時記憶し、次の処理(ステップ3512の処理)に移行する。

10

【0227】

< 第2ROM・RAM領域における処理 >

他方、ステップ3538でNoの場合、ステップ3642で、CPU100は、第2ROM・RAM領域内のデータに基づき、現在第3停止リール情報出力タイミングであるか否かを判定する。ステップ3642でYesの場合、ステップ3643で、CPU100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報{押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様(押し順、停止位置、等)}の第3停止リール情報(第3停止に係るリール情報)アドレスを、レジスタ領域(例えば、HLレジスタ)に一時記憶する。次に、ステップ3644で、CPU100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域(例えば、HLレジスタ)に一時記憶されている、最高機械割押し順なし操作態様情報の第3停止リール情報を、別のレジスタ領域(例えば、Aレジスタ)に一時記憶し、次の処理(ステップ3512の処理)に移行する。

20

【0228】

< 第2ROM・RAM領域における処理 >

他方、ステップ3642でNoの場合、ステップ3645で、CPU100は、第2ROM・RAM領域内のデータに基づき、現在第3停止ステップ情報出力タイミングであるか否かを判定する。ステップ3645でYesの場合、ステップ3646で、CPU100は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報{押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様(押し順、停止位置、等)}の第3停止ステップ情報(第3停止に係るステップ情報)アドレスを、レジスタ領域(例えば、HLレジスタ)に一時記憶する。次に、ステップ3648で、CPU100は、第2ROM・RAM領域内のデータに基づき、レジスタ領域(例えば、HLレジスタ)に一時記憶されている、最高機械割押し順なし操作態様情報の第3停止ステップ情報を、別のレジスタ領域(例えば、Aレジスタ)に一時記憶し、次の処理(ステップ3512の処理)に移行する。尚、ステップ3645でNoの場合にも、次の処理(ステップ3512の処理)に移行する。このように、第3実施形態からの変更例1においては、停止リールに関する情報と停止ステップ(停止位置)に関する情報とを別々に送信しており、出力タイミングは「第1停止リール情報 第1停止ステップ情報 第2停止リール情報 第2停止ステップ情報 第3停止リール情報 第3停止ステップ情報」の順となっている。

30

40

【0229】

< 第2ROM・RAM領域における処理 >

次に、図61は、第3実施形態からの変更例1における、操作態様情報一覧である。第3実施形態からの変更例1における、具体的に送信する操作態様情報の内容については、停止リール情報は3ビットからなる情報であり、例えば、左リールは「001」となっている。また、停止ステップ情報は9ビットからなる情報であり、例えば、リールM50の基準位置(例えば、0番と19番の境目の位置)が下段の最下部となる状態から65ステ

50

ップ駆動したタイミングで停止ボタンを操作する場合には「001000001」、フリー打ちの場合には「111111111」となっている。尚、本例における停止ステップ情報についてはあくまで一例であり、当該停止ステップ情報によって、リールM50の停止位置が判別できれば問題なく、リールM50の基準位置（例えば、0番と19番の境目の位置）が下段の最下部となる状態から駆動した分に係るステップ情報には限定されず、リールM50の基準位置（例えば、0番と19番の境目の位置）が中段の最下部となる状態から駆動した分に係るステップ情報や、リールM50の基準位置（例えば、0番と19番の境目の位置）が上段の最下部となる状態から駆動した分に係るステップ情報としても問題ないし、リールM50の基準位置（例えば、0番と19番の境目の位置）が上段の最上部となる状態から駆動した分に係るステップ情報としても問題ない。また、1回のゲームに係る操作態様情報の出力例は、例えば、「右 左 中」の押し順ベルを揃える場合（ベルの場合は全リール停止位置に拘らずフリー打ちで入賞可能）には、押し順ナビありの場合には、第1停止リール情報に停止ステップ情報の最上位ビットを加えた：「01100001」、第1停止ステップ情報：「11111111」、第2停止リール情報に停止ステップ情報の最上位ビットを加えた：「00100001」、第2停止ステップ情報：「11111111」、第3停止リール情報に停止ステップ情報の最上位ビットを加えた：「01000001」、第3停止ステップ情報：「11111111」となり、押し順ナビなしの場合には、第1停止リール情報に停止ステップ情報の最上位ビットを加えた：「00100001」、第1停止ステップ情報：「11111111」、第2停止リール情報に停止ステップ情報の最上位ビットを加えた：「01000001」、第2停止ステップ情報：「11111111」、第3停止リール情報に停止ステップ情報の最上位ビットを加えた：「01100001」、第3停止ステップ情報：「11111111」となっている。このように、第3実施形態からの変更例1においては、「第1信号：上位3ビットを停止リールの種類、下位1ビットを上位のステップ番号」、「第2信号：8ビットが下位のステップ番号」として、1つのリールの停止に係る情報を送信することにより、停止リール及び停止ステップに係る情報を送信可能に構成されている。

【0230】

以上のように構成することで、第3実施形態からの変更例1に係る回胴式遊技機によれば、第1試験基板に出力する条件装置情報として、いずれの条件装置情報を出力するタイミングであるかに係る識別値（小役識別値、ボーナス識別値）を第2プログラム領域における処理によってレジスタ領域に一時記憶し、且つ、第1プログラム領域における押し順ナビに拘らず、第2プログラム領域にて第2試験基板への出力信号を制御するよう構成することにより、第3実施形態より多くの試験基板へ出力する信号に係る処理を第2プログラム領域にて実行することができ、より多くの第1プログラム領域の使用容量の削減ができることとなる。

【0231】

（第3実施形態からの変更例2）

尚、3実施形態からの変更例1においては、第2試験基板に出力する操作態様情報として、停止するリールに係る情報と当該リールの停止位置に係る情報をすべての停止（第1停止～第3停止）について出力するよう構成したが、第2試験基板への操作態様情報の出力態様はこれには限定されない。また、副制御基板Sへ出力する情報と第1試験基板へ出力する情報とを相違させてもよい。そこで、第3実施形態及び/又は第3実施形態からの変更例1とは異なる第2試験基板への操作態様情報の出力態様及び副制御基板Sへの条件装置情報の出力態様である構成を第3実施形態からの変更例2とし、以下、第3実施形態、又は、第3実施形態からの変更例1からの変更点について詳述していく。

【0232】

<第2ROM・RAM領域における処理>

はじめに、図62は、第3実施形態からの変更例2における、図9におけるステップ1200のサブルーチンに係る、遊技進行制御処理（2枚目）のフローチャートである。第3実施形態からの変更点は、ステップ1296（第3変2）及びステップ1257 1（

第3変2)であり、即ち、ステップ1257で内部抽選を実行した後、ステップ1296(第3変2)で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、内部抽選の抽選結果及び条件装置識別値(ボーナス識別値、小役識別値、等)に係るコマンド(サブ側へのコマンド)を第1RAM領域に一時記憶する。次に、ステップ1257 1(第3変2)で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、第1試験基板への出力用の内部抽選の抽選結果及び条件装置識別値(ボーナス識別値、小役識別値、等)を第1RAM領域に一時記憶する。ここで、同図右上段はサブ側への出力用の条件装置情報の一例である。同図に示されるように、第3実施形態からの変更例2においては、第1試験基板への出力用の条件装置情報とサブ側への出力用の条件装置情報とは異なるアドレスに格納されている。また、第1試験基板への出力用の条件装置情報と第1試験基板への条件装置識別値(ボーナス識別値、小役識別値、等)とは同じアドレスに格納されている(「D0」~「D5」に条件装置情報、「D6」~「D7」に条件装置識別値となっている)ことに対し、サブ側への出力用の条件装置情報とサブ側への出力用の条件装置識別値(ボーナス識別値、小役識別値、等)とは異なるアドレスに格納されている。

10

【0233】

<第2ROM・RAM領域における処理>

次に、図63は、第3実施形態からの変更例2における、ステップ1600のサブルーチンに係る、タイマ割り込み時処理のフローチャートである。第3実施形態からの変更点は、ステップ1664(第3変2)であり、即ち、ステップ1626で制御コマンド(サブ側へのコマンド)を送信した後、ステップ1664(第3変2)で、C P U C 1 0 0は、第1ROM・RAM領域内のデータに基づき、ステップ1296(第3変2)にてセットされた内部抽選の抽選結果及び条件装置識別値(ボーナス識別値、小役識別値、等)に係るコマンド(サブ側へのコマンド)を送信し、ステップ1628に移行する。尚、サブ側への内部抽選の抽選結果及び条件装置識別値(ボーナス識別値、小役識別値、等)に係るコマンドの送信タイミングは、ステップ1296(第3変2)の処理の実行直後のタイマ割り込み処理である一方、第1試験基板への内部抽選の抽選結果及び条件装置識別値(ボーナス識別値、小役識別値、等)に係るコマンドの送信タイミングは、ステップ3208の処理の実行直後のタイマ割り込み処理であり、あるゲームに係る内部抽選の抽選結果及び条件装置識別値(ボーナス識別値、小役識別値、等)に係るコマンドの送信タイミングは、サブ側への送信タイミングの方が第1試験基板への送信タイミングよりも早いタイミングとなっている。

20

30

【0234】

<第2ROM・RAM領域における処理>

次に、図64は、第3実施形態からの変更例2における、図50のステップ3550(第3変1)のサブルーチンに係る、押し順ナビあり時信号制御処理のフローチャートである。第3実施形態からの変更例1からの変更点は、ステップ3599 1(第3変2)~ステップ3599 3(第3変2)であり、その目的は、第2試験基板に停止リール情報を出力せずに、リール停止順情報を出力して、一回の情報の出力により3回すべてのリール停止順を出力することであり、即ち、ステップ3599 1(第3変2)で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在リール停止順情報出力タイミングであるか否かを判定する。ステップ3599 1(第3変2)でY e sの場合、ステップ3599 2(第3変2)で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第1RAM領域内の最高機械割押し順あり操作態様情報{押し順ナビが実行されるゲームにおける最も遊技者にとって利益率が高い操作態様(押し順、停止位置、等)}のリール停止順情報アドレスを、レジスタ領域(例えば、H Lレジスタ)に一時記憶する。次に、ステップ3599 3(第3変2)で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域(例えば、H Lレジスタ)に一時記憶されている、最高機械割押し順あり操作態様情報のリール停止順情報を、別のレジスタ領域(例えば、Aレジスタ)に一時記憶し、次の処理(ステップ3512の処理)に移行する。

40

【0235】

50

< 第2ROM・RAM領域における処理 >

次に、図65は、第3実施形態からの変更例2における、図50のステップ3600（第3変1）のサブルーチンに係る、押し順ナビなし時信号制御処理のフローチャートである。第3実施形態からの変更例1からの変更点は、ステップ3649 1（第3変2）～ステップ3649 3（第3変2）であり、その目的は、第2試験基板に停止リール情報を出力せずに、リール停止順情報を出力して、一回の情報の出力により3回すべてのリール停止順を出力することであり、即ち、ステップ3649 1（第3変2）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、現在リール停止順情報出力タイミングであるか否かを判定する。ステップ3649 1（第3変2）でY e sの場合、ステップ3649 2（第3変2）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、第2ROM領域内の最高機械割押し順なし操作態様情報{押し順ナビが実行されないゲームにおける最も遊技者にとって利益率が高い操作態様（押し順、停止位置、等）}のリール停止順情報アドレスを、レジスタ領域（例えば、H Lレジスタ）に一時記憶する。次に、ステップ3649 3（第3変2）で、C P U C 1 0 0は、第2ROM・RAM領域内のデータに基づき、レジスタ領域（例えば、H Lレジスタ）に一時記憶されている、最高機械割押し順なし操作態様情報のリール停止順情報を、別のレジスタ領域（例えば、Aレジスタ）に一時記憶し、次の処理（ステップ3512の処理）に移行する。

10

【0236】

< 第2ROM・RAM領域における処理 >

20

次に、図66は、第3実施形態からの変更例2における、操作態様情報一覧である。第3実施形態からの変更例2における、具体的に送信する操作態様情報の内容については、リール停止順情報は8ビットからなる情報であり、例えば、「中 左 右」の押し順の場合には、「00000010」、「左 中 右」の押し順の場合には、「00000000」となっている。また、停止ステップ情報は8ビットからなる情報であり、504ステップを2ステップ毎に区切って、252区切りのステップに係る情報を送信し得るよう構成されている。具体的には、リールM50の基準位置（例えば、0番と19番の境目の位置）が下段の最下部となる状態から2ステップ駆動したタイミングで停止ボタンを操作する場合には「00000001」（10進数で「1」）、リールM50の基準位置（例えば、0番と19番の境目の位置）が下段の最下部となる状態から64ステップ駆動したタイミングで停止ボタンを操作する場合には「00100000」（10進数で「32」）、リールM50の基準位置（例えば、0番と19番の境目の位置）が下段の最下部となる状態から504ステップ駆動したタイミングで停止ボタンを操作する場合には「11111100」（10進数で「252」）、フリー打ちの場合には「11111111」となっている。また、1回のゲームに係る操作態様情報の出力例は、例えば、「中 左 右」の押し順ベルを揃える場合（ベルの場合は全リール停止位置に拘らずフリー打ちで入賞可能）には、押し順ナビありの場合には、リール停止順情報：「00000010」、第1停止ステップ情報：「11111111」、第2停止ステップ情報：「11111111」、第3停止ステップ情報：「11111111」となり、押し順ナビなしの場合も同様に、リール停止順情報：「00000010」、第1停止ステップ情報：「11111111」、第2停止ステップ情報：「11111111」、第3停止ステップ情報：「11111111」となっている。

30

40

【0237】

以上のように構成することで、第3実施形態からの変更例2に係る回胴式遊技機によれば、第2試験基板に出力する操作態様情報として、停止するリールに係る情報、即ちリール停止順に係る情報を一回の出力にて第2試験基板へ送信するよう構成することにより、第2試験基板へ出力する回数を減少させることができ、ノイズ等による送信情報化けといった不測の事態が発生する恐れを軽減することができることとなる。また、あるゲームに係る内部抽選の抽選結果及び条件装置識別値（ボーナス識別値、小役識別値、等）に係るコマンドの送信タイミングについて、サブ側への送信タイミングの方が第1試験基板への

50

送信タイミングよりも早いタイミングとなるよう構成することにより、当該あるゲームに係る当選役（スタートレバーの操作）に基づいた演出の実行を遅延させないように構成することができる。

【0238】

尚、本例においては、毎ゲームに関する操作態様情報の出力態様として、「左 中 右」の押し順に係る操作態様情報（停止位置に関する情報も含む）を出力し、その後、当該ゲームにおける最適な（最高機械割となる）操作態様情報を出力するよう構成してもよい。また、試験基板（第1試験基板、第2試験基板）への信号の出力態様としては、1回の割り込み処理にて、すべての情報を出力してもよいし、所定バイト（例えば、1バイト）毎に分割して出力するよう構成してもよい。

10

【0239】

また、本例においては、操作態様情報の出力態様として、ステップ番号に関する情報を2回に分けて送信する構成として、例えば、「上位2ビットを、下位の識別情報（上位・下位のどちらのステップ番号の情報であるかの識別情報）とし、残りのビットを下位のステップ番号」、「上位2ビットを、上位の識別情報（上位・下位のどちらのステップ番号の情報であるかの識別情報）とし、残りのビットを上位のステップ番号」として送信してもよく、具体的には、「中 左 右」の押し順のベルの場合、押し順ナビあり時においては、「中 左 右」の押し順に係る情報：「00000011」 第1停止上位のステップ番号：「00000001」 第1停止下位のステップ番号：「11111111」（フリー打ち） 第2停止上位のステップ番号：「00000001」 第2停止下位のステップ番号：「11111111」（フリー打ち） 第3停止上位のステップ番号：「00000001」 第3停止下位のステップ番号：「11111111」（フリー打ち）のように送信してもよく、押し順ナビなし時においては、「左 中 右」の押し順に係る情報：「00000001」 第1停止上位のステップ番号：「00000000」 第1停止下位のステップ番号：「01000001」（65ステップ） 第2停止上位のステップ番号：「00000001」 第2停止下位のステップ番号：「11111111」（フリー打ち） 第3停止上位のステップ番号：「00000001」 第3停止下位のステップ番号：「11111111」（フリー打ち）のように送信してもよい。

20

【0240】

また、本例においては、押し順ナビあり時と押し順ナビなし時とで、第2試験基板への信号の出力態様（信号の制御処理）が相違し得るよう構成したが、当該出力態様（信号の制御処理）の分類方法はこれには限定されず、例えば、ART中（ART状態）であるか否かによって当該出力態様（信号の制御処理）が相違し得るよう構成してもよい。

30

【0241】

また、本例における構成は、遊技メダルを用いて遊技する回胴式遊技機のみに限定される構成ではなく、例えば、ぱちんこ遊技機にて使用する遊技球を用いて遊技する回胴式遊技機（いわゆるパロット）や、遊技媒体を用いない封入式遊技機にも適用可能である。

【0242】

また、本例においては、ベルや再遊技等の小役の押し順（遊技者に最も高利益となる押し順）を押し順表示装置D270にて報知（ナビ）し得るようなART状態を設けるよう構成したが、これには限定されず、再遊技の当選率があらかじめ定められた値である通常遊技状態よりも再遊技当選率が高い（又は低い）状態である再遊技確率変動遊技状態（RT状態）や、当選した役を入賞させるためのリールの停止順を報知し得るAT（アシストタイム）状態を設けるよう構成してもよいし、前記AT状態又はART状態において、当該ゲームにて当選している小役の種類（又は、小役を入賞させるための停止位置）を報知し得る状態（いわゆる、目押し型AT状態、目押し型ART状態）を設けるよう構成してもよい。

40

【0243】

（まとめ）

尚、以上の実施例において示した構成に基づき、以下のような概念を抽出（列記）する

50

ことができる。但し、以下に列記する概念はあくまで一例であり、これら列記した概念の結合や分離（上位概念化）は勿論のこと、以上の実施例において示した更なる構成に基づく概念を、これら概念に付加してもよい。

【0244】

はじめに、以上の実施例が解決しようとする課題について簡潔に述べる。遊技機の動作制御等を司るプログラム容量は、不正プログラムの混入防止（遊技機メーカーが提供するプログラムの正当性保障）の観点からその容量上限が厳しく規制されていると共に、遊技性仕様を実装するためのプログラムの他にも、遊技機に対して不正行為がなされる（例えば、遊技媒体の投入口や払出口に対して不正にアクセスして遊技媒体を不正な手段で得る、等）ことを防御するための不正行為防止用のプログラムも数多く実装されている。しかしながら、現状では、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとが混在してROM上に配置されていることが多く、その結果これらプログラムの正当性を検証することが困難となっているという課題が存在する。

10

【0245】

本態様（1-1）に係る回胴式遊技機は、

ROM（例えば、内蔵ROM C110）と、CPU（例えば、CPU C100）とを備えた遊技機であって、

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

20

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第1ROM領域における第1データ領域）と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第2ROM領域における第2制御領域）と、

30

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第2ROM領域における第2データ領域）と

に少なくとも分かれるよう構成されている

ことを特徴とする遊技機である。

【0246】

本態様（1-1）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しC P

40

50

Uからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【0247】

本態様（1 - 2）に係る回胴式遊技機は、

前記第二の終点アドレス値よりも大きく且つ前記第三の始点アドレス値よりも小さい一又は複数の前記アドレス値が存在し、当該一又は複数の前記アドレス値に対して、前記プログラム及び前記データのいずれともならない特殊情報が配置されている、本態様（1 - 1）の遊技機である。

【0248】

本態様（1 - 2）に係る回胴式遊技機によれば、前述した効果に加え、第一制御領域内に存在しCPUからアクセスされるプログラムと第一制御領域内に存在し読みだされるデータとを第一のブロックとし、第二制御領域内に存在しCPUからアクセスされるプログラムと第二制御領域内に存在し読みだされるデータとを第二のブロックとすると、第一のブロックと第二のブロックとの間には、CPUからアクセスされない特殊情報が配置されているので、プログラムソースコード上又はダンプリスト上において、この特殊情報が区切りとなって、双方のブロックの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一のブロック＝遊技性仕様を実装するための制御ブロック、第二のブロック＝不正行為防止用の制御ブロックとして配置することで、機能上性質の異なる双方の制御ブロックを、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方の制御ブロックの正当性を人為的に検証することが容易となる。

10

20

【0249】

本態様（1 - 3）に係る回胴式遊技機は、

前記特殊情報は、すべてのビットがゼロである、本態様（1 - 2）の遊技機である。

【0250】

本態様（1 - 3）に係る回胴式遊技機によれば、前述した効果に加え、第一のブロックと第二のブロックとの間に、CPUからアクセスされない特殊情報を配置するに際し、この特殊情報のすべてのビットがゼロであるため、プログラムソースコード上又はダンプリスト上において、この特殊情報が区切りとなる役割を好適に果たし、双方のブロックの配置位置を視覚上より明確に切り分けることができる。

30

【0251】

本態様（1 - 4）に係る回胴式遊技機は、

前記特殊情報は、予め定められたコード化手法により遊技機に関する情報がコード化されたビット列となる、本態様（1 - 2）の遊技機である。

【0252】

本態様（1 - 4）に係る回胴式遊技機によれば、前述した効果に加え、第一のブロックと第二のブロックとの間に、CPUからアクセスされない特殊情報を配置するに際し、この特殊情報が「遊技機に関する情報」となるため、プログラムソースコード上又はダンプリスト上において、この特殊情報が区切りとなる役割を果たすと共に、プログラムソースコードの出所を同時に示すことができるため、双方の制御ブロックの正当性を人為的に検証することが更に容易となる。

40

【0253】

本態様（1 - 5）に係る回胴式遊技機は、

前記第二制御領域にて配置されている全ての前記プログラムに係る総バイト数は、前記第一制御領域にて配置されている全ての前記プログラムに係る総バイト数よりも少なく、且つ、前記第二データ領域にて配置されている全ての前記データに係る総バイト数は、前記第一データ領域にて配置されている全ての前記データに係る総バイト数よりも少ない、本態様（1 - 1）の遊技機である。

【0254】

本態様（1 - 5）に係る回胴式遊技機によれば、前述した効果に加え、第一のブロック

50

= 遊技性仕様を実装するための制御ブロック、第二のブロック = 不正行為防止用の制御ブロックとして配置する場合において、遊技性仕様を実装するためのデータ容量よりも不正行為防止用のデータ容量の方が小さくなる。ここで、不正行為防止用のデータは、遊技機メーカー毎に仕様が相違し易いため、正当性を人為的に検証する必要性が高いものとなるが、そのデータ容量を相対的に小さくして制限しておけば、不正行為防止用のデータの正当性を人為的に検証する労力を低減することが可能となる。

【 0 2 5 5 】

本態様(2)に係る回胴式遊技機は、

R O M (例えば、内蔵 R O M C 1 1 0) と、 C P U (例えば、 C P U C 1 0 0) とを備えた遊技機であって、

前記 R O M には、アドレスが割り当てられ、前記 C P U に対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記 R O M 内における前記アドレス値が昇順にて連続しているメモリマップ上(例えば、実施例において<メモリマップ>として示した主制御チップ C のメモリマップの一例)において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域(例えば、第 1 R O M 領域における第 1 制御領域)と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域(例えば、第 1 R O M 領域における第 1 データ領域)と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域(例えば、第 2 R O M 領域における第 2 制御領域)と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域(例えば、第 2 R O M 領域における第 2 データ領域)と

に少なくとも分かれるよう構成され、

前記第一制御領域にて配置されている前記プログラムに従い前記 C P U が処理を実行する際には、前記第一データ領域にて配置されている前記データが読み出されることが可能に構成され、前記第二データ領域にて配置されている前記データは読み出されないように構成されており、

前記第二制御領域にて配置されている前記プログラムに従い前記 C P U が処理を実行する際には、前記第二データ領域にて配置されている前記データが読み出されることが可能に構成され、前記第一データ領域にて配置されている前記データは読み出されないよう構成されている

ことを特徴とする遊技機である。

【 0 2 5 6 】

本態様(2)に係る回胴式遊技機によれば、第一制御領域内に存在し C P U からアクセスされるプログラムと、第二制御領域内に存在し C P U からアクセスされるプログラムとが、メモリマップ上において離隔して(アドレスが連続しない配置で)配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在し C P U からアクセスされるプログラム = 遊技性仕様を実装するためのプログラム、第二制御領域内に存在し C P U からアクセスされるプログラム = 不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在し C P U からアクセスされるプログラムの方が、第二制御領域内に存在し C P U からアクセスされるプログラムよりも若いアドレスに配置

されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【0257】

本態様（2）に係る回胴式遊技機によれば、更に、第一制御領域内に存在しCPUからアクセスされるプログラムは、第一制御領域内に存在し読みだされるデータに対してしかアクセスできず、第二制御領域内に存在しCPUからアクセスされるプログラムは、第二制御領域内に存在し読みだされるデータに対してしかアクセスできないため、第一制御領域内に存在しCPUからアクセスされるプログラムと第一制御領域内に存在し読みだされるデータとを第一のブロックとし、第二制御領域内に存在しCPUからアクセスされるプログラムと第二制御領域内に存在し読みだされるデータとを第二のブロックとすると、第一のブロックと第二のブロックとが機能上性質の異なる制御ブロックであることを担保容易となり、双方の制御ブロックの正当性を人為的に検証することが容易となる。

10

【0258】

本態様（3）に係る回胴式遊技機は、

ROM（例えば、内蔵ROM C110）と、CPU（例えば、CPU C100）とを備えた遊技機であって、

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

20

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第1ROM領域における第1データ領域）と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第2ROM領域における第2制御領域）と、

30

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第2ROM領域における第2データ領域）と

に少なくとも分かれるよう構成され、

前記第二制御領域にて配置されている前記プログラムは、前記第一制御領域にて配置されている前記プログラムにおける呼び出し命令があった場合に前記CPUによる処理が実行可能となるよう構成されている、

ことを特徴とする遊技機である。

【0259】

40

本態様（3）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容

50

易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【0260】

本態様（3）に係る回胴式遊技機によれば、更に、第二制御領域内に存在しCPUからアクセスされるプログラムは、第一制御領域内に存在しCPUからアクセスされるプログラムにおける呼び出し命令があった場合においてのみCPUによる処理が実行可能となる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置した場合、不正行為防止用のプログラムの実行タイミングを、この呼び出し命令があった場合にのみ限定できるため、プログラムソースコード上又はダンプリスト上において、不正行為防止用のプログラムの実行タイミングが視覚上明確となり、特に、不正行為防止用のプログラムの正当性を人為的に検証することが容易となる。ここで、不正行為防止用のプログラムは、遊技機メーカー毎に仕様が相違し易いため、正当性を人為的に検証する必要性が高いものとなるが、このように構成しておくことで、不正行為防止用のプログラムについて検証するための労力を低減できる。

【0261】

本態様（4）に係る回胴式遊技機は、ROM（例えば、内蔵ROM C110）と、CPU（例えば、CPU C100）とを備えた遊技機であって、

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第1ROM領域における第1データ領域）と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第2ROM領域における第2制御領域）と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第2ROM領域における第2データ領域）と

に少なくとも分かれるよう構成され、

前記第一制御領域にて配置されている前記プログラムにおける呼び出し命令があった場合であって、前記第二制御領域にて配置されている前記プログラムに従い前記CPUが処理を実行する際においては、当該呼び出し命令があった時点で記憶されている情報（例えば、CPU C100内のレジスタで保持されている情報）を参照可能に構成されていることを特徴とする遊技機である。

【0262】

本態様（4）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているた

め、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

10

【0263】

本態様（4）に係る回胴式遊技機によれば、更に、第二制御領域内に存在しCPUからアクセスされるプログラムは、第一制御領域内に存在しCPUからアクセスされるプログラムにおける呼び出し命令があった場合においてCPUによる処理が実行可能となる。その際には、当該呼び出し命令があった時点で記憶されている情報として、例えば、CPU内のレジスタで保持されている情報（即ち、当該呼び出し命令がある直前に第一制御領域内に存在しCPUからアクセスされるプログラムで処理していた処理結果）を、第二制御領域内に存在しCPUからアクセスされるプログラムへと引き渡すことが可能となる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置した場合、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの主従関係を構築でき、主となる遊技性仕様を実装するためのプログラムの処理結果を引き継いで、従となる不正行為防止用のプログラムを実行可能となる。ここで、主となる遊技性仕様を実装するためのプログラムの処理結果は、秘匿性の高い情報となり得るため、不正行為報知用の情報を外部出力し得る従となる不正行為防止用のプログラムへ無暗に引き渡してしまうと、セキュリティ性の低下に繋がってしまう恐れがあるが、不正行為防止用のプログラムの実行タイミングを、この呼び出し命令があった場合に限定できるため、プログラムソースコード上又はダンプリスト上において、不正行為防止用のプログラムの実行タイミングが視覚上明確となる結果、処理結果の引き渡しタイミングについても、プログラムソースコード上又はダンプリスト上において明確化されることにより、特に、（処理結果の引き渡しタイミングを含め）不正行為防止用のプログラムの正当性を人為的に検証することが容易となる。ここで、不正行為防止用のプログラムは、遊技機メーカー毎に仕様が相違し易いため、正当性を人為的に検証する必要性が高いものとなるが、このように構成しておくことで、不正行為防止用のプログラムについて検証するための労力を低減できる。

20

30

【0264】

本態様（5）に係る回胴式遊技機は、

ROM（例えば、内蔵ROM C110）と、CPU（例えば、CPU C100）とを備えた遊技機であって、

40

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス

50

値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第1ROM領域における第1データ領域）と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第2ROM領域における第2制御領域）と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第2ROM領域における第2データ領域）と

に少なくとも分かれるよう構成され、

前記第一制御領域にて配置されている前記プログラムにおける呼び出し命令があった場合であって、前記第二制御領域にて配置されている前記プログラムに従い前記CPUが処理を実行する際においては、当該呼び出し命令があった時点で記憶されている情報（例えば、CPU C100内のレジスタで保持されている情報）を当該呼び出し命令に基づく前記第二制御領域にて配置されている前記プログラムに従う前記CPUの処理で更新可能に構成されている

ことを特徴とする遊技機である。

【0265】

本態様（5）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【0266】

本態様（5）に係る回胴式遊技機によれば、更に、第二制御領域内に存在しCPUからアクセスされるプログラムは、第一制御領域内に存在しCPUからアクセスされるプログラムにおける呼び出し命令があった場合においてCPUによる処理が実行可能となる。その際には、当該呼び出し命令があった時点で記憶されている情報として、例えば、CPU内のレジスタで保持されている情報（即ち、当該呼び出し命令がある直前に第一制御領域内に存在しCPUからアクセスされるプログラムで処理していた処理結果）を、第二制御領域内に存在しCPUからアクセスされるプログラムで処理した処理結果で更新することが可能となる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置した場合、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの主従関係を構築でき、従となる不正行為防止用のプログラムの処理結果を引き継いで、主となる遊技性仕様を実装するためのプログラムを実行可能となる。ここで、主となる遊技性仕様を実装するためのプログラムの処理結果は、秘匿性の高い情報となり得るため、不正行為報知用の情報を外部出力し得る従となる不正行為防止用のプログラムから無暗に更新してしまうと、セキュリティ性の低下に繋がってしまう恐れがあるが、不正行為防止用のプログラムの実行タイミングを、この呼び出し命令があった場合に限定できるため、プログラムソースコード

10

20

30

40

50

上又はダンプリスト上において、不正行為防止用のプログラムの実行タイミングが視覚上明確となる結果、処理結果の更新タイミングについても、プログラムソースコード上又はダンプリスト上において明確化されることにより、特に、（処理結果の更新タイミングを含め）不正行為防止用のプログラムの正当性を人為的に検証することが容易となる。ここで、不正行為防止用のプログラムは、遊技機メーカー毎に仕様が相違し易いため、正当性を人為的に検証する必要性が高いものとなるが、このように構成しておくことで、不正行為防止用のプログラムについて検証するための労力を低減できる。

【 0 2 6 7 】

本態様（ 6 ）に係る回胴式遊技機は、

ROM（例えば、内蔵ROM C110）と、CPU（例えば、CPU C100）とを備えた遊技機であって、

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第1ROM領域における第1データ領域）と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第2ROM領域における第2制御領域）と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第2ROM領域における第2データ領域）と

に少なくとも分かれるよう構成され、

前記第一制御領域にて配置されている前記プログラムにおける呼び出し命令があった場合であって、前記第二制御領域にて配置されている前記プログラムに従い前記CPUが処理を実行する際においては、当該呼び出し命令に基づく前記第二制御領域にて配置されている前記プログラムに従う前記CPUの処理結果を、当該呼び出し命令から復帰した後で前記第一制御領域にて配置されている前記プログラムに従い前記CPUが処理を実行する際において参照可能に構成されている

ことを特徴とする遊技機である。

【 0 2 6 8 】

本態様（ 6 ）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUが

らアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【 0 2 6 9 】

本態様（ 6 ）に係る回胴式遊技機によれば、更に、第二制御領域内に存在し CPU からアクセスされるプログラムは、第一制御領域内に存在し CPU からアクセスされるプログラムにおける呼び出し命令があった場合において CPU による処理が実行可能となる。その際には、当該呼び出し命令から復帰した時点で記憶されている情報として、例えば、CPU 内のレジスタで保持されている情報（即ち、当該呼び出し命令から復帰する直前に第二制御領域内に存在し CPU からアクセスされるプログラムで処理していた処理結果）を、第一制御領域内に存在し CPU からアクセスされるプログラムへ引き渡すことが可能となる。その結果、例えば、第一制御領域内に存在し CPU からアクセスされるプログラム = 遊技性仕様を実装するためのプログラム、第二制御領域内に存在し CPU からアクセスされるプログラム = 不正行為防止用のプログラムとして配置した場合、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの主従関係を構築でき、従となる不正行為防止用のプログラムの処理結果を引き継いで、主となる遊技性仕様を実装するためのプログラムを実行可能となる。ここで、主となる遊技性仕様を実装するためのプログラムは、秘匿性の高い情報を処理し得るため、不正行為防止用の情報を外部から取り込み得る従となる不正行為防止用のプログラムの処理結果を無暗に引き渡してしまうと、セキュリティ性の低下に繋がってしまう恐れがあるが、不正行為防止用のプログラムの実行タイミングを、この呼び出し命令があった場合に限定できるため、プログラムソースコード上又はダンプリスト上において、不正行為防止用のプログラムの実行タイミングが視覚上明確となる結果、処理結果の引き渡しタイミングについても、プログラムソースコード上又はダンプリスト上において明確化されることにより、特に、（処理結果の引き渡しタイミングを含め）不正行為防止用のプログラムの正当性を人為的に検証することが容易となる。ここで、不正行為防止用のプログラムは、遊技機メーカー毎に仕様が相違し易いため、正当性を人為的に検証する必要性が高いものとなるが、このように構成しておくことで、不正行為防止用のプログラムについて検証するための労力を低減できる。

【 0 2 7 0 】

本態様（ 7 ）に係る回胴式遊技機は、

ROM（例えば、内蔵 ROM C 1 1 0）と、CPU（例えば、CPU C 1 0 0）とを備えた遊技機であって、

前記 ROM には、アドレスが割り当てられ、前記 CPU に対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記 ROM 内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップ C のメモリマップの一例）において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第 1 ROM 領域における第 1 制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第 1 ROM 領域における第 1 データ領域）と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第 2 ROM 領域における第 2 制御領域）と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第 2 ROM 領域における第 2 データ領域）と

に少なくとも分かれるよう構成され、

前記第一制御領域にて配置されている前記プログラムに従う前記 CPU の処理によって

、第1エラー（例えば、ステップ1208に示される、メダル払出装置Hが遊技メダルで満杯となった事象）を検出した場合に第1エラーに伴うエラー処理（例えば、ステップ1210に示される、メダル満杯エラー状態の制御処理）を実行可能に構成され、

前記第二制御領域にて配置されている前記プログラムに従う前記CPUの処理によって、第2エラー（例えば、ステップ1044に示される、設定値に係るデータが正常範囲内でない事象）を検出した場合に第2エラーに伴うエラー処理（例えば、ステップ1048及びステップ1300に示される、復帰不可能エラー処理）を実行可能に構成されていることを特徴とする遊技機である。

【0271】

本態様（7）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【0272】

本態様（7）に係る回胴式遊技機によれば、更に、第一制御領域内に存在しCPUからアクセスされるプログラムによって処理される第1エラーに伴うエラー処理と、第二制御領域内に存在しCPUからアクセスされるプログラムによって処理される第2エラーに伴うエラー処理とを、プログラムソースコード上又はダンプリスト上において、明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置した場合、第1エラーに伴うエラー処理を、遊技進行上において（即ち、不正行為がなされなくとも）発生し得るエラーとし、第2エラーに伴うエラー処理は、不正行為がなされた際において発生し得るエラーとし、両者のエラー処理が果たす役割が異なることを明確化することができる。ここで、不正行為防止用のプログラムは、遊技機メーカー毎に仕様が相違し易いため、正当性を人為的に検証する必要性が高いものとなるが、第2エラーに伴うエラー処理の必要性を、第1エラーに伴うエラー処理と対比して検証することが容易となることにより、不正行為防止用のプログラムについて検証するための労力を低減できる。

【0273】

本態様（8）に係る回胴式遊技機は、

ROM（例えば、内蔵ROMC110）と、RAM（例えば、内蔵RAMC120）と、CPU（例えば、CPUC100）とを備えた遊技機であって、

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制

10

20

30

40

50

御領域)と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域(例えば、第1ROM領域における第1データ領域)と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域(例えば、第2ROM領域における第2制御領域)と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域(例えば、第2ROM領域における第2データ領域)と

に少なくとも分かれるよう構成され、

前記RAMは、

前記第一制御領域にて配置されている前記プログラムに従う前記CPUによる処理結果データを記憶する第一情報格納領域(例えば、第1RAM領域)と、

前記第二制御領域にて配置されている前記プログラムに従う前記CPUによる処理結果データを記憶する第二情報格納領域(例えば、第2RAM領域)とを有し、

前記第一情報格納領域に記憶された処理結果データ及び前記第二情報格納領域に記憶された処理結果データの誤り検出を行う際には、前記第一情報格納領域に記憶された処理結果データに関する誤り検出用情報に基づく誤り検出(例えば、チェックサムチェックを行う手法)と前記第二情報格納領域に記憶された処理結果データに関する誤り検出用情報に基づく誤り検出(例えば、チェックサムチェックを行う手法)とを別々に行うよう構成されている

ことを特徴とする遊技機である。

【0274】

本態様(8)に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して(アドレスが連続しない配置で)配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム=遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム=不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム(即ち、遊技性仕様を実装するためのプログラム)に限定することが容易となる。

【0275】

本態様(8)に係る回胴式遊技機によれば、更に、第一制御領域内に存在しCPUからアクセスされるプログラムによって処理される処理結果と、第二制御領域内に存在しCPUからアクセスされるプログラムによって処理される処理結果とを、別々の情報格納領域へ格納することができ、その際には、当該格納された処理結果の誤り検出を行う際に、夫々の情報格納領域に対して別々に誤り検出を行うことができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム=遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム=不正行為防止用のプログラムとして配置した場合、遊技性仕様を実装するためのプログラムによって処理される処理結果と不正行為防止用のプログラムによって処理される処理結果とが混在

10

20

30

40

50

して格納されないことを担保でき、且つ、当該格納された処理結果が仮に破壊された場合、当該双方の処理結果のいずれが破壊されたのかを明確に知ることができる。よって、例えば、不正行為防止用のプログラムによって処理される処理結果の重要性が低い場合には、仮に不正行為防止用のプログラムによって処理される処理結果が破壊されてしまった場合であっても、遊技性仕様を実装するためのプログラムによって処理される処理結果が破壊されずに保持されていれば、処理を続行させるよう構成することも可能となる。

【 0 2 7 6 】

本態様（ 9 ）に係る回胴式遊技機は、

ROM（例えば、内蔵ROMC110）と、RAM（例えば、内蔵RAMC120）と、CPU（例えば、CPUC100）とを備えた遊技機であって、

10

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第1ROM領域における第1データ領域）と、

20

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第2ROM領域における第2制御領域）と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第2ROM領域における第2データ領域）と

に少なくとも分かれるよう構成され、

前記RAMは、

前記第一制御領域にて配置されている前記プログラムに従う前記CPUによる処理結果データを記憶する第一情報格納領域（例えば、第1RAM領域）と、

30

前記第二制御領域にて配置されている前記プログラムに従う前記CPUによる処理結果データを記憶する第二情報格納領域（例えば、第2RAM領域）とを有し、

前記第一情報格納領域に記憶された処理結果データ及び前記第二情報格納領域に記憶された処理結果データの誤り検出を行う際には、前記第一情報格納領域に記憶された処理結果データと前記第二情報格納領域に記憶された処理結果データとを通算した誤り検出用情報に基づき誤り検出を行う（例えば、チェックサムチェックを行う手法）よう構成されている

ことを特徴とする遊技機である。

40

【 0 2 7 7 】

本態様（ 9 ）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確

50

に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【0278】

本態様（9）に係る回胴式遊技機によれば、更に、第一制御領域内に存在しCPUからアクセスされるプログラムによって処理される処理結果と、第二制御領域内に存在しCPUからアクセスされるプログラムによって処理される処理結果とを、別々の情報格納領域へ格納することができ、その際には、当該格納された処理結果の誤り検出を行う際に、夫々の情報格納領域を統合したものに対して誤り検出を行うことができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置した場合、遊技性仕様を実装するためのプログラムによって処理される処理結果と不正行為防止用のプログラムによって処理される処理結果とが混在して格納されないことを担保でき、且つ、当該格納された処理結果が仮に破壊された場合、当該双方の処理結果のいずれかが破壊されたことを簡易的に知ることができる。よって、例えば、不正行為防止用のプログラムによって処理される処理結果の重要性が高い場合には、遊技性仕様を実装するためのプログラムによって処理される処理結果及び不正行為防止用のプログラムによって処理される処理結果のいずれもが破壊されていないことが簡易的に導出できた場合においてのみ、処理を続行させるよう構成することが可能となる。

【0279】

本態様（10）に係る回胴式遊技機は、ROM（例えば、内蔵ROM C110）と、CPU（例えば、CPU C100）とを備えた遊技機であって、

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第1ROM領域における第1データ領域）と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第2ROM領域における第2制御領域）と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第2ROM領域における第2データ領域）とに少なくとも分かれるよう構成され、

前記第一制御領域にて配置されている前記プログラムに従う前記CPUの処理によって、所定のセンサ部（例えば、第1投入センサD20sや第2投入センサD30s）からの入力信号に基づき、所定の事象（例えば、ステップ1227に示される、遊技メダルを1枚受け付けた事象）の発生有無を判定可能に構成され、

前記第二制御領域にて配置されている前記プログラムに従う前記CPUの処理によって

、前記所定のセンサ部からの入力信号に基づき、遊技進行に係る異常な事象（例えば、ステップ1400のサブルーチンに示される、投入メダル逆流エラーや投入メダル滞留エラー等）の発生有無を判定可能に構成されていることを特徴とする遊技機である。

【0280】

本態様（10）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【0281】

本態様（10）に係る回胴式遊技機によれば、更に、第一制御領域内に存在しCPUからアクセスされるプログラムによってセンサ信号に基づく遊技進行に係る正常な事象の発生有無を判定し、第二制御領域内に存在しCPUからアクセスされるプログラムによってセンサ信号に基づく遊技進行に係る異常な事象の発生有無を判定することができ、いずれの場合においても、同一のセンサ信号に基づく判定とすることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置した場合、遊技性仕様を実装するためのプログラムにおいては、当該同一のセンサ信号を遊技進行上必要な入力信号として取り扱い、不正行為防止用のプログラムにおいては、当該同一のセンサ信号を不正行為防止上必要な入力信号として取り扱うことができるため、プログラムソースコード上又はダンプリスト上において、当該同一のセンサ信号の取り扱い方が異なることを明確化することができる。ここで、不正行為防止用のプログラムは、遊技機メーカー毎に仕様が相違し易いため、正当性を人為的に検証する必要性が高いものとなるが、当該同一のセンサ信号の取り扱い方に関する相違点を対比して検証することが容易となることにより、不正行為防止用のプログラムについて検証するための労力を低減できる。

【0282】

本態様（11）に係る回胴式遊技機は、ROM（例えば、内蔵ROM C110）と、CPU（例えば、CPU C100）とを備えた遊技機であって、

前記ROMには、アドレスが割り当てられ、前記CPUに対する命令を司るプログラムと、前記プログラムに従い読みだされるデータとが記憶され、

前記ROM内における前記アドレス値が昇順にて連続しているメモリマップ上（例えば、実施例において<メモリマップ>として示した主制御チップCのメモリマップの一例）において、

第一の始点アドレス値から第一の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第一制御領域（例えば、第1ROM領域における第1制御領域）と、

前記第一の終点アドレス値よりも大きい第二の始点アドレス値から第二の終点アドレス

10

20

30

40

50

値まで連続する前記アドレス値に対して前記データが配置されている第一データ領域（例えば、第1ROM領域における第1データ領域）と、

前記第二の終点アドレス値よりも大きい第三の始点アドレス値から第三の終点アドレス値まで連続する前記アドレス値に対して前記プログラムが配置されている第二制御領域（例えば、第2ROM領域における第2制御領域）と、

前記第三の終点アドレス値よりも大きい第四の始点アドレス値から第四の終点アドレス値まで連続する前記アドレス値に対して前記データが配置されている第二データ領域（例えば、第2ROM領域における第2データ領域）と

に少なくとも分かれるよう構成され、

前記第一制御領域にて配置されている前記プログラムに従う前記CPUの処理によって、遊技媒体の払出しを指示する制御信号（例えば、ホップモータ駆動信号）と所定のセンサ部（例えば、第1払出センサH10sや第2払出センサH20s）の非検出時間とに基づき、遊技進行に係る異常な事象である第一異常事象（例えば、ステップ1279に示される、ホップ駆動後において遊技メダル1枚の払出動作が行われていない事象）の発生有無を判定可能に構成され、

前記第二制御領域にて配置されている前記プログラムに従う前記CPUの処理によって、前記所定のセンサ部の検出時間に基づき、遊技進行に係る異常な事象である第二異常事象（例えば、ステップ1450のサブルーチンに示される、払出メダル滞留エラー）の発生有無を判定可能に構成されている

ことを特徴とする遊技機である。

【0283】

本態様（11）に係る回胴式遊技機によれば、第一制御領域内に存在しCPUからアクセスされるプログラムと、第二制御領域内に存在しCPUからアクセスされるプログラムとが、メモリマップ上において離隔して（アドレスが連続しない配置で）配置されているため、プログラムソースコード上又はダンプリスト上において、双方のプログラムの配置位置を視覚上明確に切り分けることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置することで、遊技性仕様を実装するためのプログラムと不正行為防止用のプログラムとの配置位置を、プログラムソースコード上又はダンプリスト上において視覚上明確に切り分けることができるため、双方のプログラムの正当性を人為的に検証することが容易となる。また、第一制御領域内に存在しCPUからアクセスされるプログラムの方が、第二制御領域内に存在しCPUからアクセスされるプログラムよりも若いアドレスに配置されているため、CPUが最初に行うプログラムを第一制御領域内に存在しCPUからアクセスされるプログラム（即ち、遊技性仕様を実装するためのプログラム）に限定することが容易となる。

【0284】

本態様（11）に係る回胴式遊技機によれば、更に、第一制御領域内に存在しCPUからアクセスされるプログラムによってセンサ信号に基づく遊技進行に係る「軽度となる」異常な事象の発生有無を判定し、第二制御領域内に存在しCPUからアクセスされるプログラムによってセンサ信号に基づく遊技進行に係る「重度となる」異常な事象の発生有無を判定することができ、いずれの場合においても、同一のセンサ信号に基づく判定とすることができる。その結果、例えば、第一制御領域内に存在しCPUからアクセスされるプログラム＝遊技性仕様を実装するためのプログラム、第二制御領域内に存在しCPUからアクセスされるプログラム＝不正行為防止用のプログラムとして配置した場合、遊技性仕様を実装するためのプログラムにおいては、当該同一のセンサ信号を通常の遊技進行上において発生し得るエラー検出に必要な入力信号として取り扱い、不正行為防止用のプログラムにおいては、当該同一のセンサ信号を不正行為防止上必要な（即ち、通常の遊技進行上においては発生し難いエラー検出に必要な）入力信号として取り扱うことができるため、プログラムソースコード上又はダンプリスト上において、当該同一のセンサ信号の取り

扱い方が異なることを明確化することができる。ここで、不正行為防止用のプログラムは、遊技機メーカー毎に仕様が相違し易いため、正当性を人為的に検証する必要性が高いものとなるが、当該同一のセンサ信号の取り扱い方に関する相違点を対比して検証することが容易となることにより、不正行為防止用のプログラムについて検証するための労力を低減できる。

【 0 2 8 5 】

本態様（ 1 2 ）に係る回胴式遊技機は、

複数種類の図柄を表示したリール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）を複数有する複数のリール（例えば、リール M 5 0）と、

前記複数のリール（例えば、リール M 5 0）を回転させるときに遊技者が操作するスタートスイッチ（例えば、スタートレバー D 5 0）と、

前記リール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）と対応して設けられ前記リール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）を停止させるときに遊技者が操作する複数のストップスイッチ（例えば、停止ボタン D 4 0）と、

遊技の進行を制御する主遊技制御部（例えば、主制御基板 M）とを備えた遊技機であって、

主遊技制御部（例えば、主制御基板 M）は、

前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作されたことに基づき役抽選を行う役抽選手段（例えば、C P U C 1 0 0 が実行するステップ 1 2 5 7 の処理）と、

所定の最小遊技時間が経過するまでは、前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作されても前記複数のリール（例えば、リール M 5 0）の回転開始を待機させる遊技進行規制手段（例えば、C P U C 1 0 0 が実行するステップ 3 2 0 4 の処理）とを備え、

前記役抽選により決定された当選役に関する情報となる条件装置情報を、所定の R A M 領域にて記憶するよう構成されており、

条件装置情報として、所定種類の当選役に関する第一の条件装置情報と、当該所定種類の当選役とは異なる特定種類の当選役に関する第二の条件装置情報とを有し、前記所定の R A M 領域における第一の記憶領域にて第一の条件装置情報を記憶し、前記所定の R A M 領域における第二の記憶領域にて第二の条件装置情報を記憶するよう構成されており、

第一の条件装置情報を第一の記憶領域にて記憶する際には、第一の記憶領域における第一のビット位置に 1 をセットして記憶する一方、

第二の条件装置情報を第二の記憶領域にて記憶する際には、第二の記憶領域における第二のビット位置に 1 をセットして記憶するよう構成されており、

所定の遊技終了後において前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作され前記役抽選が行われた場合、前記所定の最小遊技時間が経過した後に条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）に所定値をセットし、

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が所定範囲内である場合には、条件装置情報として第一の記憶領域にて記憶されている第一の条件装置情報を遊技機外へ出力し、

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が前記所定範囲とは異なる特定範囲内である場合には、条件装置情報として第二の記憶領域にて記憶されている第二の条件装置情報を遊技機外へ出力し、

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 である場合には、当該値に基づく情報を遊技機外へ出力するよう構成されていることを特徴とする遊技機である。

10

20

30

40

50

【 0 2 8 6 】

本態様（ 1 3 ）に係る回胴式遊技機は、

複数種類の図柄を表示したリール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）を複数有する複数のリール（例えば、リール M 5 0）と、

前記複数のリール（例えば、リール M 5 0）を回転させるときに遊技者が操作するスタートスイッチ（例えば、スタートレバー D 5 0）と、

前記リール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）と対応して設けられ前記リール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）を停止させるときに遊技者が操作する複数のストップスイッチ（例えば、停止ボタン D 4 0）と、

10

遊技の進行を制御する主遊技制御部（例えば、主制御基板 M）とを備えた遊技機であって、

主遊技制御部（例えば、主制御基板 M）は、

前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作されたことに基づき役抽選を行う役抽選手段（例えば、C P U C 1 0 0 が実行するステップ 1 2 5 7 の処理）と、

所定の最小遊技時間が経過するまでは、前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作されても前記複数のリール（例えば、リール M 5 0）の回転開始を待機させる遊技進行規制手段（例えば、C P U C 1 0 0 が実行するステップ 3 2 0 4 の処理）とを備え、

20

前記役抽選により決定された当選役に関する情報となる条件装置情報を、所定の R A M 領域にて記憶するよう構成されており、

条件装置情報として、所定種類の当選役に関する第一の条件装置情報と、当該所定種類の当選役とは異なる特定種類の当選役に関する第二の条件装置情報とを有し、前記所定の R A M 領域における第一の記憶領域にて第一の条件装置情報を記憶し、前記所定の R A M 領域における第二の記憶領域にて第二の条件装置情報を記憶するよう構成されており、

所定の遊技終了後において前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作され前記役抽選が行われた場合、前記所定の最小遊技時間が経過した後に条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）に所定値をセットし、

30

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が所定範囲内である場合には、条件装置情報として第一の記憶領域にて記憶されている第一の条件装置情報を読み出し、当該読み出した第一の条件装置情報における第一のビット位置にて 1 をセットして遊技機外へ出力し、

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が前記所定範囲とは異なる特定範囲内である場合には、条件装置情報として第二の記憶領域にて記憶されている第二の条件装置情報を読み出し、当該読み出した第二の条件装置情報における第二のビット位置にて 1 をセットして遊技機外へ出力し、

40

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 である場合には、当該値に基づく情報を遊技機外へ出力するよう構成されていることを特徴とする遊技機である。

【 0 2 8 7 】

本態様（ 1 4 ）に係る回胴式遊技機は、

複数種類の図柄を表示したリール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）を複数有する複数のリール（例えば、リール M 5 0）と、

前記複数のリール（例えば、リール M 5 0）を回転させるときに遊技者が操作するスタートスイッチ（例えば、スタートレバー D 5 0）と、

前記リール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）と対応して

50

設けられ前記リール（例えば、左リールM 5 1、中リールM 5 2、右リールM 5 3）を停止させるときに遊技者が操作する複数のストップスイッチ（例えば、停止ボタンD 4 0）と、

遊技の進行を制御する主遊技制御部（例えば、主制御基板M）と、

前記遊技の進行に応じた情報出力を制御する副遊技制御部（例えば、副制御基板S）とを備えた遊技機であって、

主遊技制御部（例えば、主制御基板M）は、

前記スタートスイッチ（例えば、スタートレバーD 5 0）が操作されたことに基づき役抽選を行う役抽選手段（例えば、C P U C 1 0 0が実行するステップ1 2 5 7の処理）と、

所定の最小遊技時間が経過するまでは、前記スタートスイッチ（例えば、スタートレバーD 5 0）が操作されても前記複数のリール（例えば、リールM 5 0）の回転開始を待機させる遊技進行規制手段（例えば、C P U C 1 0 0が実行するステップ3 2 0 4の処理）と、

副遊技制御部（例えば、副制御基板S）側での情報出力に際して必要な遊技情報を送信する遊技情報送信手段（例えば、C P U C 1 0 0が実行するステップ3 1 6 5の処理）とを備え、

前記役抽選により決定された当選役に関する情報となる条件装置情報を、所定のR A M領域にて記憶するように構成されており、

条件装置情報として、所定種類の当選役に関する第一の条件装置情報と、当該所定種類の当選役とは異なる特定種類の当選役に関する第二の条件装置情報とを有し、前記所定のR A M領域における第一の記憶領域にて第一の条件装置情報を記憶し、前記所定のR A M領域における第二の記憶領域にて第二の条件装置情報を記憶するように構成されており、

第一の条件装置情報を第一の記憶領域にて記憶する際には、第一の記憶領域における第一のビット位置に1をセットして記憶する一方、

第二の条件装置情報を第二の記憶領域にて記憶する際には、第二の記憶領域における第二のビット位置に1をセットして記憶するように構成されており、

所定の遊技終了後において前記スタートスイッチ（例えば、スタートレバーD 5 0）が操作され前記役抽選が行われた場合、前記所定の最小遊技時間が経過した後に条件装置情報出力タイマ（例えば、出力時間タイマM 8 0）に所定値をセットし、

前記条件装置情報出力タイマ（例えば、出力時間タイマM 8 0）の値が0でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマM 8 0）の値が所定範囲内である場合には、条件装置情報として第一の記憶領域にて記憶されている第一の条件装置情報を遊技機外へ出力し、

前記条件装置情報出力タイマ（例えば、出力時間タイマM 8 0）の値が0でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマM 8 0）の値が前記所定範囲とは異なる特定範囲内である場合には、条件装置情報として第二の記憶領域にて記憶されている第二の条件装置情報を遊技機外へ出力し、

前記条件装置情報出力タイマ（例えば、出力時間タイマM 8 0）の値が0である場合には、当該値に基づく情報を遊技機外へ出力するように構成されており、

前記所定のR A M領域にて一時記憶されている条件装置情報を遊技機外へ出力する以前のタイミングにて、前記所定のR A M領域とは異なる特定のR A M領域にて一時記憶されている、条件装置情報に基づいた前記遊技情報を副遊技制御部（例えば、副制御基板S）側へ送信するように構成されていることを特徴とする遊技機である。

また、本態様に係る遊技機は、以下のように構成してもよく、

本態様（1 4）に係る遊技機は、

複数種類の図柄を表示したリール（例えば、左リールM 5 1、中リールM 5 2、右リールM 5 3）を複数有する複数のリール（例えば、リールM 5 0）と、

前記複数のリール（例えば、リールM 5 0）を回転させるときに遊技者が操作するスタ

10

20

30

40

50

ートスイッチ（例えば、スタートレバー D 5 0）と、

前記リール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）と対応して設けられ前記リール（例えば、左リール M 5 1、中リール M 5 2、右リール M 5 3）を停止させるときに遊技者が操作する複数のストップスイッチ（例えば、停止ボタン D 4 0）と、

遊技の進行を制御する主遊技制御部（例えば、主制御基板 M）と、

前記遊技の進行に応じた情報出力を制御する副遊技制御部（例えば、副制御基板 S）とを備えた遊技機であって、

主遊技制御部（例えば、主制御基板 M）は、

前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作されたことに基づき役抽選を行う役抽選手段（例えば、C P U C 1 0 0 が実行するステップ 1 2 5 7 の処理）と、

10

所定の最小遊技時間が経過するまでは、前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作されても前記複数のリール（例えば、リール M 5 0）の回転開始を待機させる遊技進行規制手段（例えば、C P U C 1 0 0 が実行するステップ 3 2 0 4 の処理）と、

副遊技制御部（例えば、副制御基板 S）側での情報出力に際して必要な遊技情報を送信する遊技情報送信手段（例えば、C P U C 1 0 0 が実行するステップ 3 1 6 5 の処理）とを備え、

前記役抽選により決定された当選役に関する情報となる条件装置情報を、所定の R A M 領域にて記憶するよう構成されており、

20

条件装置情報として、所定種類の当選役に関する第一の条件装置情報と、当該所定種類の当選役とは異なる特定種類の当選役に関する第二の条件装置情報とを有し、前記所定の R A M 領域における第一の記憶領域にて第一の条件装置情報を記憶し、前記所定の R A M 領域における第二の記憶領域にて第二の条件装置情報を記憶するよう構成されており、

所定の遊技終了後において前記スタートスイッチ（例えば、スタートレバー D 5 0）が操作され前記役抽選が行われた場合、前記所定の最小遊技時間が経過した後に条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）に所定値をセットし、

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が所定範囲内である場合には、条件装置情報として第一の記憶領域にて記憶されている第一の条件装置情報を読み出し、第一の条件装置情報における第一のビット位置に 1 をセットした情報を遊技機外へ出力し、

30

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 でなく且つ前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が前記所定範囲とは異なる特定範囲内である場合には、条件装置情報として第二の記憶領域にて記憶されている第二の条件装置情報を読み出し、第二の条件装置情報における第二のビット位置に 1 をセットした情報を遊技機外へ出力し、

前記条件装置情報出力タイマ（例えば、出力時間タイマ M 8 0）の値が 0 である場合には、当該値に基づく情報を遊技機外へ出力するよう構成されており、

40

前記第一の条件装置情報における前記第一のビット位置に 1 をセットした情報を遊技機外へ出力する前の所定のタイミングにて、第一の条件装置情報に基づいた前記遊技情報を副遊技制御部（例えば、副制御基板 S）側へ送信するよう構成されており、

前記第二の条件装置情報における前記第二のビット位置に 1 をセットした情報を遊技機外へ出力する前の所定のタイミングにて、第二の条件装置情報に基づいた前記遊技情報を副遊技制御部（例えば、副制御基板 S）側へ送信するよう構成されている

ことを特徴とする遊技機であってもよい。

【 0 2 8 8 】

本態様（ 1 5 ）に係る回胴式遊技機は、

複数種類の図柄を表示したリール（例えば、左リール M 5 1、中リール M 5 2、右リール

50

ルM53)を複数有する複数のリール(例えば、リールM50)と、

前記複数のリール(例えば、リールM50)を回転させるときに遊技者が操作するスタートスイッチ(例えば、スタートレバーD50)と、

前記リール(例えば、左リールM51、中リールM52、右リールM53)と対応して設けられ前記リール(例えば、左リールM51、中リールM52、右リールM53)を停止させるときに遊技者が操作する複数のストップスイッチ(例えば、停止ボタンD40)と、

遊技の進行を制御する主遊技制御部(例えば、主制御基板M)とを備えた遊技機であって、

主遊技制御部(例えば、主制御基板M)は、

前記スタートスイッチ(例えば、スタートレバーD50)が操作されたことに基づき役抽選を行う役抽選手段(例えば、CPUC100が実行するステップ1257の処理)を備え、

前記役抽選により決定された当選役に関する情報を、所定のRAM領域に記憶するように構成されており、

前記役抽選により決定された当選役が所定当選役であるときにおいて、第1の操作態様で前記ストップスイッチ(例えば、停止ボタンD40)が操作されたときには第一の図柄組合せが停止表示可能となり、第2の操作態様で前記ストップスイッチ(例えば、停止ボタンD40)が操作されたときには第一の図柄組合せとは異なる第二の図柄組合せが停止表示可能となり、

第一の図柄組合せが停止表示された場合と、第二の図柄組合せが停止表示された場合とでは、遊技者に付される利益が異なるように構成されており、

前記役抽選により決定された当選役が前記所定当選役である場合、前記ストップスイッチ(例えば、停止ボタンD40)の操作態様に関する情報である操作態様データを遊技機外へ出力可能であり、

操作態様データを遊技機外へ出力する場合、所定条件を充足している場合には、第一の操作態様データを出力し、当該所定条件を充足していない場合には、第一の操作態様データとは異なる第二の操作態様データを出力するように構成されており、

操作態様データは、前記ストップスイッチ(例えば、停止ボタンD40)の種別に関するデータ及び前記リール(例えば、左リールM51、中リールM52、右リールM53)を停止させる際の停止タイミングに関するデータで構成されていることを特徴とする遊技機である。

【0289】

本態様(16)に係る回胴式遊技機は、

複数種類の図柄を表示したリール(例えば、左リールM51、中リールM52、右リールM53)を複数有する複数のリール(例えば、リールM50)と、

前記複数のリール(例えば、リールM50)を回転させるときに遊技者が操作するスタートスイッチ(例えば、スタートレバーD50)と、

前記リール(例えば、左リールM51、中リールM52、右リールM53)と対応して設けられ前記リール(例えば、左リールM51、中リールM52、右リールM53)を停止させるときに遊技者が操作する複数のストップスイッチ(例えば、停止ボタンD40)と、

遊技の進行を制御する主遊技制御部(例えば、主制御基板M)とを備えた遊技機であって、

主遊技制御部(例えば、主制御基板M)は、

前記スタートスイッチ(例えば、スタートレバーD50)が操作されたことに基づき役抽選を行う役抽選手段(例えば、CPUC100が実行するステップ1257の処理)を備え、

前記役抽選により決定された当選役に関する情報を、所定のRAM領域にて記憶するように構成されており、

10

20

30

40

50

前記役抽選により決定された当選役が所定当選役であるときにおいて、第1の操作順番で前記ストップスイッチ（例えば、停止ボタンD40）が操作されたときには第一の図柄組合せが停止表示可能となり、第2の操作順番で前記ストップスイッチ（例えば、停止ボタンD40）が操作されたときには第二の図柄組合せが停止表示可能となり、

第一の図柄組合せが停止表示された場合と、第二の図柄組合せが停止表示された場合とでは、遊技者に付される利益が異なるよう構成されており、

前記役抽選により決定された当選役が前記所定当選役である場合、前記ストップスイッチ（例えば、停止ボタンD40）の操作態様に関する情報である操作態様データを遊技機外へ出力可能であり、

操作態様データを遊技機外へ出力する場合、所定条件を充足している場合には、第一の操作態様データを出力し、当該所定条件を充足していない場合には、第一の操作態様データとは異なる第二の操作態様データを出力するよう構成されており、

操作態様データは、所定ビット数を単位データとする複数の単位データの集合体として形成され、当該複数の単位データにおける各単位データは、前記ストップスイッチの操作順番に関するデータが含まれる第1データ、又は、前記リールを停止させる際の停止タイミングに関するデータが含まれる第2データの何れかとなるよう構成されていることを特徴とする遊技機である。


【符号の説明】

【0290】


P	回胴式遊技機、D U	前扉（ドア）	20
D	扉基板、D 1 0 s	投入受付センサ	
D 2 0 s	第1投入センサ、D 3 0 s	第2投入センサ	
D 4 0	停止ボタン、D 4 1	左停止ボタン	
D 4 2	中停止ボタン、D 4 3	右停止ボタン	
D 5 0	スタートレバー、D 6 0	精算ボタン	
D 7 0	表示パネル、D 8 0	扉スイッチ	
D 9 0	コインシュータ、D 1 0 0	ブロッカ	
D 1 3 0	上パネル、D 1 4 0	下パネル	
D 1 5 0	装飾ランプユニット、D 1 6 0	リール窓	
D 1 7 0	メダル投入口、D 1 8 0	操作状態表示灯	30
D 1 9 0	払出数表示装置、D 2 0 0	クレジット数表示装置	
D 2 1 0	投入数表示灯、D 2 2 0	ベットボタン	
D 2 3 0	メダル受け皿、D 2 4 0	放出口	
D 2 5 0	特別遊技状態表示装置、D 2 6 0	鍵穴	
D 2 7 0	押し順表示装置、D 2 8 0	A R Tカウンタ値表示装置	
M	主制御基板、M 1 0	設定扉スイッチ	
M 2 0	設定キースイッチ、M 3 0	設定／リセットボタン	
C	主制御チップ、M 5 0	リール	
M 5 1	左リール、M 5 2	中リール	
M 5 3	右リール、M 6 0	A R Tカウンタ	40
M 7 0	遊技間隔最小タイマ、M 8 0	出力時間タイマ	
S	副制御基板、S 1 0	L E Dランプ	
S 2 0	スピーカ、S 3 0	回胴バックライト	
S 4 0	演出表示装置、S C	副制御チップ	
E	電源基板、E 1 0	電源スイッチ	
H	メダル払出装置、H 1 0 s	第1払出センサ	
H 2 0 s	第2払出センサ、H 4 0	ホッパ	
H 5 0	ディスク、H 5 0 a	ディスク回転軸	
H 6 0	遊技メダル出口、H 7 0	放出付勢手段	
H 8 0	ホッパモータ		50

K 回胴基板、K 1 0 回胴モータ
 K 2 0 回胴センサ
 I N 中継基板

【図 1】




【図 2】




【図3】

(図3)



【図4】


(図4)



【図5】

(図5)


【電気的全体構成】




【図6】

(図6)


【主制御チップ全体構成】




【圖 7】




【圖 8】




【 図 9 】




【 図 1 0 】




【 図 1 2 】




【 図 1 4 】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】




【図 21】




【図 22】



【 図 2 4 】




【 図 2 6 】




【圖 28】

(圖28)(續2)




【 図 3 0 】

(圖30) (續2)



【 ㊦ 3 1 】【

(圖31)(第2)



【RAMに属するメモリマップ】










≪第1 RAM領域≫		≪第2 RAM領域≫	
F000H	第1作業領域 (258バイト)	F200H	第2作業領域 (192バイト)
F102H	未使用領域 (253バイト)	F2C0H	未使用領域 (9バイト)
F1FFH	第1チェックサム領域 (1バイト)	F2C8H	第2チェックサム領域 (1バイト)

【 ䷮ 3 3 】

(図33)(第3)

【リール配列一覧】

	左リール	中リール	右リール
0	77 A/B	チェー	77 A/A
1	34B	77 A/A	34B
2	🍌	🍌	🍌
3	🍌	🍌	🍌
4	ベル	34B	77 B/B
5	77 A/B	ベル	ベル
6	77 A/B	チェー	77 A/A
7	34B	♡	34B
8	77 A/A	77 A/B	77 C
9	ベル	34B	77 B/B
10	🍌	チェー	ベル
11	チェー	チェー	77 A/A
12	77 A/B	77 A/A	34B
13	77 A/A	チェー	77 A/B
14	🍌	🍌	🍌
15	34B	ベル	ベル
16	77 A/B	77 A/A	77 A/A
17	77 C	77 A/A	34B
18	77 A/A	チェー	77 A/B
19	ベル	77 C	77 B/B
20	34B	ベル	ベル

	国柄名称
1	 スイス
2	 日本
3	 フランス
4	 ドイツ
5	 イタリア
6	 スペイン
7	 イギリス
8	 アメリカ
9	 カナダ

【 ㊦ 3 2 】

(圖32)(第3)

【基本仕様一覧】

- (1) 規定数
- | |
|-----|
| 規定数 |
| 3 枚 |
- (2) リールの名称及び停止ボタンとの関係
- 各リールは 2 のコマで構成

左 リ ー ル	中 リ ー ル	右 リ ー ル
------------------	------------------	------------------

停止ボタン		停止リール	
左ボタン	中ボタン	左リール	中リール
右ボタン		右リール	

- (3) 有効ライン

有効ライン1

	左リール	中リール	右リール
上段			
中段			
下段			

- (4) 最大・最小括出枚数

規定數	最大	最小
3枚	9枚	1枚

- (5) ボーナスの図柄の組合せ

	左リール	中リール	右リール	名称
1				1種BB01
2				1種BB02

- (6) ボーナスの終了条件

名称	終了条件
1種BB01	450枚を超える払い出しで終了
1種BB02	300枚を超える払い出しで終了

- (7)優先入賞順

再遊技→小役(ベル、スイカ)→ボーナス

【 ㄨ 3 4 】

【小役出現率一覽】

《ポータス後状態》

[illegible]

※ポーターナスは小役と重複しており、スイカ等の一部に含まれている。

(圖34)(第3)

【図 35】

(図35)(第3)
【図柄組み合わせ一覧1】

	左 リール	中 リール	右 リール	条件画像	払い出し 枚数等		左 リール	中 リール	右 リール	条件画像	払い出し 枚数等
1				1種B B01	1種B B	19				再遊技 0.5 (非格再遊技)	再遊技
2				1種B B02	1種B B	20				再遊技 0.5 (非格再遊技)	再遊技
3				再遊技 0.1	再遊技	21				再遊技 0.5 (非格再遊技)	再遊技
4				再遊技 0.1	再遊技	22				再遊技 0.5 (非格再遊技)	再遊技
5				再遊技 0.2	再遊技	23				再遊技 0.5 (非格再遊技)	再遊技
6				再遊技 0.2	再遊技	24				再遊技 0.5 (非格再遊技)	再遊技
7				再遊技 0.2	再遊技	25				再遊技 0.5 (非格再遊技)	再遊技
8				再遊技 0.2	再遊技	26				再遊技 0.5 (非格再遊技)	再遊技
9				再遊技 0.2	再遊技	27				再遊技 0.6 (非格再遊技)	再遊技
10				再遊技 0.2	再遊技	28				再遊技 0.6 (非格再遊技)	再遊技
11				再遊技 0.3 (転落再遊技)	再遊技	29				再遊技 0.9 (チェリー再遊技)	再遊技
12				再遊技 0.3 (転落再遊技)	再遊技	30				再遊技 0.9 (チェリー再遊技)	再遊技
13				再遊技 0.4 (転落再遊技)	再遊技	31				再遊技 0.9 (チェリー再遊技)	再遊技
14				再遊技 0.4 (転落再遊技)	再遊技	32				再遊技 0.9 (チェリー再遊技)	再遊技
15				再遊技 0.4 (転落再遊技)	再遊技	33				再遊技 0.9 (チェリー再遊技)	再遊技
16				再遊技 0.4 (転落再遊技)	再遊技	34				再遊技 1.0 (チェリー再遊技)	再遊技
17				再遊技 0.4 (転落再遊技)	再遊技	35				再遊技 1.1 (チェリー再遊技)	再遊技
18				再遊技 0.4 (転落再遊技)	再遊技	36				再遊技 1.1 (チェリー再遊技)	再遊技

【図 36】

(図36)(第3)
【図柄組み合わせ一覧2】

	左 リール	中 リール	右 リール	条件画像	払い出し 枚数等		左 リール	中 リール	右 リール	条件画像	払い出し 枚数等
37				入賞 0.1 (ベル)	9	65				入賞 0.6 (ベル)	1
38				入賞 0.1 (ベル)	9	66				入賞 0.6 (ベル)	1
39				入賞 0.1 (ベル)	9	67				入賞 0.7 (ベル)	1
40				入賞 0.1 (ベル)	9	68				入賞 0.8 (ベル)	1
41				入賞 0.1 (ベル)	9	69				入賞 2.7 (スイカ)	8
42				入賞 0.1 (ベル)	9	70				入賞 2.7 (スイカ)	8
43				入賞 0.1 (ベル)	9	71				入賞 2.7 (スイカ)	8
44				入賞 0.1 (ベル)	9	72				入賞 2.7 (スイカ)	8
45				入賞 0.2 (ベル)	9	73				入賞 2.8 (スイカ)	8
46				入賞 0.3 (ベル)	9	74				入賞 2.8 (スイカ)	8
47				入賞 0.3 (ベル)	9	75				入賞 2.8 (スイカ)	8
48				入賞 0.4 (ベル)	1	76				入賞 2.8 (スイカ)	8
49				入賞 0.4 (ベル)	1	77				入賞 2.8 (スイカ)	8
50				入賞 0.4 (ベル)	1	78				入賞 2.8 (スイカ)	8
51				入賞 0.5 (ベル)	1	79				入賞 2.8 (スイカ)	8
52				入賞 0.5 (ベル)	1	80				入賞 2.8 (スイカ)	8
53				入賞 0.5 (ベル)	1	81				入賞 2.8 (スイカ)	8
54				入賞 0.5 (ベル)	1	82				入賞 2.8 (スイカ)	8
55				入賞 0.5 (ベル)	1	83				入賞 2.8 (スイカ)	8
56				入賞 0.5 (ベル)	1	84				入賞 2.8 (スイカ)	8
57				入賞 0.5 (ベル)	1	85				入賞 2.8 (スイカ)	8
58				入賞 0.5 (ベル)	1	86				入賞 2.8 (スイカ)	8
59				入賞 0.6 (ベル)	1	87				入賞 2.8 (スイカ)	8
60				入賞 0.6 (ベル)	1	88				入賞 2.8 (スイカ)	8
61				入賞 0.6 (ベル)	1	89				入賞 2.9 (スイカ)	8
62				入賞 0.6 (ベル)	1	90				入賞 2.9 (スイカ)	8
63				入賞 0.6 (ベル)	1	91				入賞 2.9 (スイカ)	8
64				入賞 0.6 (ベル)	1	92				入賞 2.9 (スイカ)	8

【図 37】

(図37)(第3)
【条件設定一覧1】

番号	正式名称	条件設定 3枚	図柄組み合わせ	再遊技 3枚
0	ハズレ	ハズレ		
1	B001	B001		
2	B002	B002		


番号	正式名称	条件設定 3枚	図柄組み合わせ	再遊技 3枚
0	ハズレ	ハズレ		
1	再遊技-A	再遊技 0.1 RP		再遊技 0.1 RP
2	再遊技-B1	再遊技 0.2 RP		再遊技 0.2 RP
3	再遊技-B2	再遊技 0.3 RP		再遊技 0.3 RP
4	再遊技-B3	再遊技 0.4 RP		再遊技 0.4 RP
5	再遊技-B4	再遊技 0.5 RP		再遊技 0.5 RP
6	再遊技-B5	再遊技 0.6 RP		再遊技 0.6 RP

【図 38】


(図38)(第3)
【条件設定一覧2】

番号	正式名称	条件設定 3枚	図柄組み合わせ	再遊技 3枚
7	再遊技-C1	再遊技 0.7 RP		再遊技 0.7 RP
8	再遊技-C2	再遊技 0.8 RP		再遊技 0.8 RP
9	再遊技-C3	再遊技 0.9 RP		再遊技 0.9 RP
10	再遊技-C4	再遊技 1.0 RP		再遊技 1.0 RP
11	再遊技-C5	再遊技 1.1 RP		再遊技 1.1 RP
12	再遊技-D1	再遊技 1.2 RP		再遊技 1.2 RP
13	再遊技-D2	再遊技 1.3 RP		再遊技 1.3 RP
14	再遊技-D3	再遊技 1.4 RP		再遊技 1.4 RP
15	再遊技-D4	再遊技 1.5 RP		再遊技 1.5 RP
16	再遊技-E1	再遊技 1.6 RP		再遊技 1.6 RP
17	再遊技-E2	再遊技 1.7 RP		再遊技 1.7 RP
18	再遊技-E3	再遊技 1.8 RP		再遊技 1.8 RP


【図 4 3】




【図 4 4】



【図 4 5】




【図 4 6】



【 図 4 7 】


(圖47)(第3)

【遊技狀態遷移図】




【圖 48】

(四) 48 (四三)




【 図 4 9 】

(圖49)(第3)




【 図 5 0 】


(圖50)(第3)




【図 5 1】




【図 5 2】




【図 5 3】




【図 5 4】




【 ㄨ 5 5 】




【 図 5 6 】




【 図 5 7 】




【 図 5 8 】



【 図 5 9 】



【 図 6 0 】



【 図 6 1 】

(図61)(第3変1)

【操作態様情報一覧】

※例えば、「左18番」とは、
左リールの18番が下段タイミングにて
左停止ボタンを操作するという意味である

条件装置	第1停止	第2停止	第3停止
押し順あり	押し順通りの順にてフリー打ち		

《最高機械割押し順なし》

※ステップ3600参照
(ゼロナフ非成立時)

条件装置	第1停止	第2停止	第3停止
スイカ	左19番	中5番	右3番
その他	左19番	中フリー	右フリー

(ボ－ナス成立時)

条件装置	第1停止	第2停止	第3停止
羊	左4番	中4番	右4番
セブン	左18番	中0番	右9番

※押し順はすべて「左→中→右」の順

【操作態様情報詳細】

≪停止リール情報≫ ≪停止ステップ情報≫
 (例) 左:「001」 (例) 65ステップ下段:「001000001」
 中:「010」 フリー打ち:「111111111」
 右:「011」

【操作態様情報出力例】





























































(1)「右→左→中」の押し順ベルの場合

<ナビあり>


第1停止リール情報:「01100001」→第1停止ステップ情報:「11111111」
→第2停止リール情報「00100001」→第2停止ステップ「11111111」
→第3停止リール情報「01000001」→第3停止ステップ「11111111」

第1停止リール情報:「00100001」→第1停止ステップ情報:「11111111」
→第2停止リール情報「01000001」→第2停止ステップ「11111111」
→第3停止リール情報「01100001」→第3停止ステップ「11111111」


《リール配列》

	見守り	守り手	守り手
0			
1			
2			
3			
4			
5			
6			
7			
8			
9			
10			
11			
12			
13			
14			
15			
16			
17			
18			
19			


【 図 6 2 】




【 図 6 3 】



【 図 6 4 】



【 図 6 5 】



【 図 6 6 】

(図66)(第3変2)

【操作態様情報一覧】

《最高機械割押し順あり》
※ステップ3550参照

条件装置	第1停止	第2停止	第3停止
押し順あり	押し順通りの順にてフリー打ち		

《最高機械割押し順なし》

(ボーナス非成立時)

条件装置	第1停止	第2停止	第3停止
スйка	左19番	中5番	右3番
その他	左19番	中フリー	右フリー

(ボ一ナス成立時)

条件装置	第1停止	第2停止	第3停止
羊	左4番	中4番	右4番
セブン	左18番	中0番	右9番

※押し順はすべて「左→中→右」の順

【操作態様情報詳細】

《停止ステップ情報》
(例) 2 コマンド下段「000000001」:

《リール停止順情報》
(例) 中→左→右:「00000010」
左→中→右:「00000000」

【操作態樣情報出力例】

(1)「中→左→右」の押し順ベルの場合

<ナビあり>

→第2停止ステップ情報:「11111111」→第3停止ステップ情報:「11111111」

2014-15-2015-16-2016-17-2017-18-2018-19-2019-20-2020-21-2021-22-2022-23-2023-24-2024-25-2025-26-2026-27-2027-28-2028-29-2029-30-2030-31-2031-32-2032-33-2033-34-2034-35-2035-36-2036-37-2037-38-2038-39-2039-40-2040-41-2041-42-2042-43-2043-44-2044-45-2045-46-2046-47-2047-48-2048-49-2049-50-2050-51-2051-52-2052-53-2053-54-2054-55-2055-56-2056-57-2057-58-2058-59-2059-60-2060-61-2061-62-2062-63-2063-64-2064-65-2065-66-2066-67-2067-68-2068-69-2069-70-2070-71-2071-72-2072-73-2073-74-2074-75-2075-76-2076-77-2077-78-2078-79-2079-80-2080-81-2081-82-2082-83-2083-84-2084-85-2085-86-2086-87-2087-88-2088-89-2089-90-2090-91-2091-92-2092-93-2093-94-2094-95-2095-96-2096-97-2097-98-2098-99-2099-2100-2101-2102-2103-2104-2105-2106-2107-2108-2109-2110-2111-2112-2113-2114-2115-2116-2117-2118-2119-2120-2121-2122-2123-2124-2125-2126-2127-2128-2129-2130-2131-2132-2133-2134-2135-2136-2137-2138-2139-2140-2141-2142-2143-2144-2145-2146-2147-2148-2149-2150-2151-2152-2153-2154-2155-2156-2157-2158-2159-2160-2161-2162-2163-2164-2165-2166-2167-2168-2169-2170-2171-2172-2173-2174-2175-2176-2177-2178-2179-2180-2181-2182-2183-2184-2185-2186-2187-2188-2189-2190-2191-2192-2193-2194-2195-2196-2197-2198-2199-2200-2201-2202-2203-2204-2205-2206-2207-2208-2209-2210-2211-2212-2213-2214-2215-2216-2217-2218-2219-2220-2221-2222-2223-2224-2225-2226-2227-2228-2229-2230-2231-2232-2233-2234-2235-2236-2237-2238-2239-2240-2241-2242-2243-2244-2245-2246-2247-2248-2249-2250-2251-2252-2253-2254-2255-2256-2257-2258-2259-2260-2261-2262-2263-2264-2265-2266-2267-2268-2269-2270-2271-2272-2273-2274-2275-2276-2277-2278-2279-2280-2281-2282-2283-2284-2285-2286-2287-2288-2289-2290-2291-2292-2293-2294-2295-2296-2297-2298-2299-2300-2301-2302-2303-2304-2305-2306-2307-2308-2309-2310-2311-2312-2313-2314-2315-2316-2317-2318-2319-2320-2321-2322-2323-2324-2325-2326-2327-2328-2329-2330-2331-2332-2333-2334-2335-2336-2337-2338-2339-2340-2341-2342-2343-2344-2345-2346-2347-2348-2349-2350-2351-2352-2353-2354-2355-2356-2357-2358-2359-2360-2361-2362-2363-2364-2365-2366-2367-2368-2369-2370-2371-2372-2373-2374-2375-2376-2377-2378-2379-2380-2381-2382-2383-2384-2385-2386-2387-2388-2389-2390-2391-2392-2393-2394-2395-2396-2397-2398-2399-2400-2401-2402-2403-2404-2405-2406-2407-2408-2409-2410-2411-2412-2413-2414-2415-2416-2417-2418-2419-2420-2421-2422-2423-2424-2425-2426-2427-2428-2429-2430-2431-2432-2433-2434-2435-2436-2437-2438-2439-2440-2441-2442-2443-2444-2445-2446-2447-2448-2449-2450-2451-2452-2453-2454-2455-2456-2457-2458-2459-2460-2461-2462-2463-2464-2465-2466-2467-2468-2469-2470-2471-2472-2473-2474-2475-2476-2477-2478-2479-2480-2481-2482-2483-2484-2485-2486-2487-2488-2489-2490-2491-2492-2493-2494-2495-2496-2497-2498-2499-2500-2501-2502-2503-2504-2505-2506-2507-2508-2509-2510-2511-2512-2513-2514-2515-2516-2517-2518-2519-2520-2521-2522-2523-2524-2525-2526-2527-2528-2529-2530-2531-2532-2533-2534-2535-2536-2537-2538-2539-2540-2541-2542-2543-2544-2545-2546-2547-2548-2549-2550-2551-2552-2553-2554-2555-2556-2557-2558-2559-2560-2561-2562-2563-2564-2565-2566-2567-2568-2569-2570-2571-2572-2573-2574-2575-2576-2577-2578-2579-2580-2581-2582-2583-2584-2585-2586-2587-2588-2589-2590-2591-2592-2593-2594-2595-2596-2597-2598-2599-2600-2601-2602-2603-2604-2605-2606-2607-2608-2609-2610-2611-2612-2613-2614-2615-2616-2617-2618-2619-2620-2621-2622-2623-2624-2625-2626-2627-2628-2629-2630-2631-2632-2633-2634-2635-2636-2637-2638-2639-2640-2641-2642-2643-2644-2645-2646-2647-2648-2649-2650-2651-2652-2653-2654-2655-2656-2657-2658-2659-2660-2661-2662-2663-2664-2665-2666-2667-2668-2669-2670-2671-2672-2673-2674-2675-2676-2677-2678-2679-2680-2681-2682-2683-2684-2685-2686-2687-2688-2689-2690-2691-2692-2693-2694-2695-2696-2697-2698-2699-2700-2701-2702-2703-2704-2705-2706-2707-2708-2709-2710-2711-2712-2713-2714-2715-2716-2717-2718-2719-2720-2721-2722-2723-2724-2725-2726-2727-2728-2729-2730-2731-2732-2733-2734-2735-2736-2737-2738-2739-2740-2741-2742-2743-2744-2745-2746-2747-2748-2749-2750-2751-2752-2753-2754-2755-2756-2757-2758-2759-2760-2761-2762-2763-2764-2765-2766-2767-2768-2769-2770-2771-2772-2773-2774-2775-2776-2777-2778-2779-2780-2781

＜ナビなし＞

→第2停止ステップ情報:「11111111」→第3停止ステップ情報:「11111111」

Figure 1. The effect of the concentration of the *Agrobacterium* suspension on the transformation efficiency of *Agrobacterium* strains. The concentration of the *Agrobacterium* suspension was 10⁶ cells/ml (□), 10⁷ cells/ml (■), 10⁸ cells/ml (▲), and 10⁹ cells/ml (●). The error bars represent the standard deviation of three independent experiments.

《リール配列》

	左子=6	中子=8	右子=6
0			
1			
2			
3			
4			
5			
6			
7			
8			
9			
10			
11			
12			
13			
14			
15			
16			
17			
18			
19			

フロントページの続き

(72)発明者 吉野 純一

東京都豊島区東池袋三丁目1番1号サンシャイン60 サミー株式会社内

審査官 岡崎 彦哉

(56)参考文献 特開2014-158878(JP,A)

特開2005-176947(JP,A)

特開2005-205089(JP,A)

特開2007-098174(JP,A)

(58)調査した分野(Int.Cl., DB名)

A63F 5/04