



(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201301758 A1

(43)公開日：中華民國 102 (2013) 年 01 月 01 日

(21)申請案號：101112958

(22)申請日：中華民國 101 (2012) 年 04 月 12 日

(51)Int. Cl.：

*H03K17/04 (2006.01)*

*H03K17/687 (2006.01)*

(30)優先權：2011/04/13

美國

13/085,648

(71)申請人：S S S C I P 公司 (美國) SS SC IP, LLC (US)

美國

(72)發明人：史賓吉特 尼格爾 SPRINGETT, NIGEL (GB)

(74)代理人：林景郁

申請實體審查：有 申請專利範圍項數：27 項 圖式數：11 共 50 頁


(54)名稱

包含常關型及常開型裝置的疊接開關以及包括該等開關的電路

CASCODE SWITCHES INCLUDING NORMALLY-OFF AND NORMALLY-ON DEVICES AND  
CIRCUITS COMPRISING THE SWITCHES

(57)摘要

本發明說明一種在疊接排列中包括一常關型半導體裝置以及一常開型半導體裝置的開關。該等開關包含一電容器，其會被連接在該常開型裝置的閘極以及該常關型裝置的源極之間。該等開關可能還包含一齊納二極體，其會與該電容器被並聯連接在該常開型裝置的該閘極以及該常關型裝置的該源極之間。該等開關可能還在該常關型裝置的閘極與源極之間包含一對串聯反向排列的齊納二極體。本發明還說明包括多個常開型裝置及/或多個常關型裝置的開關。該常開型裝置可能係一 JFET，例如，SiC JFET。該常關型裝置可能係一 MOSFET，例如，Si MOSFET。該常開型裝置可能係一高電壓裝置而該常關型裝置可能係一低電壓裝置。本發明還說明包括該等開關的電路。



C6：電容器

D3：齊納二極體

D5：齊納二極體

D6：齊納二極體

K：凱爾文連接線

Q1：常開型裝置

Q4：常關型裝置



(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201301758 A1

(43)公開日：中華民國 102 (2013) 年 01 月 01 日

(21)申請案號：101112958

(22)申請日：中華民國 101 (2012) 年 04 月 12 日

(51)Int. Cl.：

*H03K17/04 (2006.01)*

*H03K17/687 (2006.01)*

(30)優先權：2011/04/13

美國

13/085,648

(71)申請人：S S S C I P 公司 (美國) SS SC IP, LLC (US)

美國

(72)發明人：史賓吉特 尼格爾 SPRINGETT, NIGEL (GB)

(74)代理人：林景郁

申請實體審查：有 申請專利範圍項數：27 項 圖式數：11 共 50 頁

(54)名稱

包含常關型及常開型裝置的疊接開關以及包括該等開關的電路

CASCODE SWITCHES INCLUDING NORMALLY-OFF AND NORMALLY-ON DEVICES AND  
CIRCUITS COMPRISING THE SWITCHES

(57)摘要

本發明說明一種在疊接排列中包括一常關型半導體裝置以及一常開型半導體裝置的開關。該等開關包含一電容器，其會被連接在該常開型裝置的閘極以及該常關型裝置的源極之間。該等開關可能還包含一齊納二極體，其會與該電容器被並聯連接在該常開型裝置的該閘極以及該常關型裝置的該源極之間。該等開關可能還在該常關型裝置的閘極與源極之間包含一對串聯反向排列的齊納二極體。本發明還說明包括多個常開型裝置及/或多個常關型裝置的開關。該常開型裝置可能係一 JFET，例如，SiC JFET。該常關型裝置可能係一 MOSFET，例如，Si MOSFET。該常開型裝置可能係一高電壓裝置而該常關型裝置可能係一低電壓裝置。本發明還說明包括該等開關的電路。

# 發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※ 申請案號： 101112958

※ 申請日： 101. 4. 17 ※IPC 分類： H03K 17/04 (2006.1)  
H03K 17/687 (2006.1)

## 一、發明名稱：(中文/英文)

包含常關型及常開型裝置的疊接開關以及包括該等開關的電路

CASCODE SWITCHES INCLUDING NORMALLY-OFF  
AND NORMALLY-ON DEVICES AND CIRCUITS  
COMPRISING THE SWITCHES

## 二、中文發明摘要：

本發明說明一種在疊接排列中包括一常關型半導體裝置以及一常開型半導體裝置的開關。該等開關包含一電容器，其會被連接在該常開型裝置的閘極以及該常關型裝置的源極之間。該等開關可能還包含一齊納二極體，其會與該電容器被並聯連接在該常開型裝置的該閘極以及該常關型裝置的該源極之間。該等開關可能還在該常關型裝置的閘極與源極之間包含一對串聯反向排列的齊納二極體。本發明還說明包括多個常開型裝置及/或多個常關型裝置的開關。該常開型裝置可能係一 JFET，例如，SiC JFET。該常關型裝置可能係一 MOSFET，例如，Si MOSFET。該常開型裝置可能係一高電壓裝置而該常關型裝置可能係一低電壓裝置。本發明還說明包括該等開關的電路。

### 三、英文發明摘要：

Switches comprising a normally-off semiconductor device and a normally-on semiconductor device in cascode arrangement are described. The switches include a capacitor connected between the gate of the normally-on device and the source of the normally-off device. The switches may also include a zener diode connected in parallel with the capacitor between the gate of the normally-on device and the source of the normally-off device. The switches may also include a pair of zener diodes in series opposing arrangement between the gate and source of the normally-off device. Switches comprising multiple normally-on and/or multiple normally-off devices are also described. The normally-on device can be a JFET such as a SiC JFET. The normally-off device can be a MOSFET such as a Si MOSFET. The normally-on device can be a high voltage device and the normally-off device can be a low voltage device. Circuits comprising the switches are also described.

四、指定代表圖：

(一)本案指定代表圖為：圖 1A。

(二)本代表圖之元件符號簡單說明：

|    |             |
|----|-------------|
| C6 | 電 容 器       |
| D3 | 齊 納 二 極 體   |
| D5 | 齊 納 二 極 體   |
| D6 | 齊 納 二 極 體   |
| K  | 凱 爾 文 連 接 線 |
| Q1 | 常 開 型 裝 置   |
| Q4 | 常 關 型 裝 置   |

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

## 六、發明說明：

### 【發明所屬之技術領域】

本申請案大體上和半導體裝置有關，且明確地說，係關於在疊接排列中包括一常關型裝置以及一常開型高電壓裝置的開關，以及包括該等開關的電路。

### 【先前技術】

源極-開關式電路通常會被稱為「疊接」，其係一種包含一常關型開控裝置以及一常開型高電壓裝置的複合式電路，俾使得該組合的操作如同一常關型高功率半導體裝置。該裝置有三個外部終端：源極、閘極、以及汲極。該開控裝置可能係一能夠利用小驅動訊號來快速切換的低電壓功率半導體裝置。此開控裝置可能係一汲極終端會被連接至該高電壓常開型裝置之源極終端的低電壓場效電晶體。在該控制裝置的閘極加入保護裝置能夠用以簡化佈局並且提高裝置可靠度。該複合式電路適合封裝成一三終端裝置，用以作為一電晶體替代物。

疊接電路已揭示在下面的美國專利案之中：美國專利案第 4,663,547 號、美國專利案第 7,719,055 號、美國專利案第 6,822,842 B2 號、美國專利案第 6,55,050 B2 號、以及美國專利案第 6,633,195 B2 號。

然而，仍然需要具有低切換損耗以及在切換速度上有經改善之控制效果的疊接開關式裝置。

### 【發明內容】

本發明提供一種開關，其包括：

一第一常開型半導體裝置，其包括一閘極、一源極、以及一汲極；

一第一常關型半導體裝置，其包括一閘極、一源極、以及一汲極；

其中，該第一常開型半導體裝置的源極會被連接至該第一常關型半導體裝置的汲極；以及

其中，該第一常開型半導體裝置的閘極會透過一第一電容器被連接至該第一常關型半導體裝置的源極。

本發明還提供一種包括上面所提及之開關的電路。

本文中會提出本教示內容的前述與其它特點。

### 【實施方式】

為達解釋本說明書之目的，除非另外敘述或者「及/或」的用法顯然不恰當，否則，本文中「或」的用法意謂著「及/或」。除非另外敘述或者「一或多個」的用法顯然不恰當，否則，本文中「一」的用法意謂著「一或多個」。「包括」以及「包含」的用法可以交換使用而且沒有限制的意義。再者，於一或多個實施例的說明使用到「包括」一詞的地方，熟習本技術的人士便會瞭解，於某些特定的情況中，該或該等實施例可以利用「基本上由...所組成」及/或「由...所組成」來替代說明。還應該瞭解的係，於某些實施例中，步驟的次序或是用以實施特定動作的次序並不重要，只要

本揭示內容保持可操作即可。又，於某些實施例中，二或多個步驟或是動作可以同步進行。

現在說明的係在疊接排列中包括一常關型裝置和一常開型高電壓裝置的開關。該等開關包括一電容器，其係被連接在該常開型(舉例來說，高電壓)裝置的閘極以及該常關型(舉例來說，低電壓)裝置的源極之間。該電容器可被用來循環使用閘極電量並且簡化切換轉變速度的控制。明確地說，在關閉轉變期間在米勒(也就是，閘極-汲極)電容中被傳輸的電量係被用來提供下一個開啟週期所需要的電量。該電量會被儲存在被連接於該常開型裝置的閘極與該常關型裝置的源極之間的電容器之中。藉由選擇該電容器的電容值，切換速度便會被定義並且準獨立(quasi-independent)於該切換電流。這不需要大型的被動元件(減震器)來抑制電氣振盪便可達到最佳的 EMI(電磁干擾)控制。加入該電容器會明顯改善電量沒有被循環使用的習知疊接電路，而其它技術則可被用來控制切換速度。又，使用如本文所述的電容器實際上沒有任何損耗而且僅需要用到最少的器件。

本文中所使用的「常開型」所指的係一會在沒有閘極偏壓時導通電流並且需要一閘極偏壓來阻隔電流流動的裝置。本文中所使用的「常關型」所指的係一會在沒有閘極偏壓時阻隔電流並且會在一閘極偏壓被施加時導通電流的裝置。本文中所使用的「高電壓」為 100 伏特或更大的電壓，「低電壓」為小於 100 伏特的電壓(舉例來說，20 至 50V)。

當本文中使用到「一電路中的一器件被連接至該電路

中的另一器件或位置點」或者「一電路中的一器件被連接在該電路中的兩個器件或位置點之間」時，該器件可能係直接被連接至或間接被連接至該電路中的該(等)其它器件或位置點。倘若在該連接中沒有任何中間器件的話，一器件會直接被連接至該電路中的另一器件或位置點；反之，倘若在該連接中有一或多個中間器件的話，一器件便係間接被連接至該電路中的另一器件或位置點。倘若一電路中的一第一器件或位置點被指定為透過一第三器件被連接至該電路中的一第二器件或位置點的話，該第三器件便係被電連接在該電路中的該第一器件或位置點以及該電路中的該第二器件或位置點之間。該電路中的該第一器件或位置點與該第三器件可直接或間接地被連接在一起。同樣地，該電路中的該第二器件或位置點與該第三器件亦可直接或間接地被連接在一起。

現在將說明於源極-開關式(也就是，疊接)配置中包含一被連接在一常關型裝置的源極與一常開型裝置的閘極之間的電容器的數種開關。根據某些實施例的開關顯示在圖 1A 中。圖 1A 所示的係一開關的電路圖，其在疊接排列中包括一常關型裝置 Q4 與一常開型裝置 Q1，該常關型裝置 Q4 具有一閘極、一源極、以及一汲極，而該常開型裝置 Q1 具有一閘極、一源極、以及一汲極，其中圖中顯示出一電容器 C6 以及一二極體 D3 會被並聯連接在該常關型裝置的源極以及該常開型裝置的閘極之間。圖 1A 中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。如圖

1A 中所示，該齊納二極體 D3 的陰極會被連接至該常開型裝置的閘極。齊納二極體 D3 能夠防止該常開型裝置的閘極電壓變成負值；同時防止其變得太高而強制該常關型裝置進入崩潰區。在圖 1A 中，「k」表示連接至常關型裝置 Q4 之源極的凱爾文連接線(Kelvin connection)。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。

圖 1A 中還顯示，一對齊納二極體 D5 與 D6 會以串聯反向排列的方式被連接在該常關型裝置的閘極與源極之間。圖 1A 中所示的齊納二極體 D5 與 D6 為非必要的鉗位二極體，它們可被用來防止 Q4 的閘極電壓超過操作極限值。舉例來說，齊納二極體 D5 與 D6 能夠防止因雜散電感及高  $di/dt$  值所造成的尖峰電壓破壞低電壓切換裝置 Q4(舉例來說，Si MOSFET 或是 SiC JFET)。如圖 1A 中所示的二極體 D5 與 D6 可以使用在本文中所述的任何實施例之中。

常開型裝置 Q1 可能係一高電壓(舉例來說，100V 或更大)、常開型場效電晶體。常關型裝置 Q4 可能係一低電壓(舉例來說，<100V)、常關型電晶體。

圖 1B 所示的係一開關的電路圖，其進一步包括一對二極體 D1，該等二極體 D1 彼此會被並聯連接在該常關型裝置的源極以及該常開型裝置的汲極之間，俾使得該等二極體 D1 的陰極會被連接至該常開型裝置的汲極。該等二極體 D1 為非必要元件。如圖 1B 中所示的二極體 D1 可以使用在本文中所述的任何實施例之中。該等二極體能夠在該開關的操作如同一同步整流器時降低傳導損耗。在圖 1B 中，「k」

表示連接至常關型裝置 Q4 之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。圖 1B 中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。

端視該等輸出電容的比值而定，一電容器及/或齊納二極體可能會被加入跨接該開關之中的該(等)常關型裝置。圖 1C 所示的係一開關的電路圖，其進一步包括跨接該常關型裝置 Q4 的一電容器 C7 以及一齊納二極體 D7。倘若汲極電壓變得太高的話，齊納二極體 D7 可以減少該常關型裝置 Q4 的崩潰能量。電容器 C7 能夠減緩關閉的速度。如圖 1C 中所示的電容器及/或齊納二極體可以使用在本文中所述的任何實施例之中。在圖 1C 中，「k」表示連接至常關型裝置 Q4 之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。圖 1C 中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。

本文中所述的開關可以各種增強方式被組合在單一封裝之中，以便進一步修正切換速度並且減少傳導損耗。根據某些實施例，可以藉由從該閘極驅動電壓處或是從一 DC 供應器處增加一小額的 DC 偏壓至該電容器 C6 來降低傳導損耗。圖 2A 中所示的係從該閘極驅動電壓處增加一 DC 偏壓至該電容器 C6 的實施例。如圖 2A 中所示，一二極體 D2 以及一電阻器 R1 會被串聯連接在該常關型裝置的閘極以及該電容器 C6 與該常開型裝置之閘極間的電連接線之間。圖 2A 中所示的二極體 D2 以及電阻器 R1 可以使用在本文中所

述的任何實施例之中。在圖 2A 中，「k」表示連接至常關型裝置 Q4 之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。圖 2A 中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。

圖 2B 中所示的係從一 DC 電源供應器處增加一 DC 偏壓至該電容器 C6 的實施例。如圖 2B 中所示，該 DC 電源供應器會透過串聯的一二極體 D2 與一電阻器 R1 被連接至該電容器 C6 與該常開型裝置 Q1 之閘極間的電連接線。圖 2B 中所示的 DC 電源供應器、二極體 D2、以及電阻器 R1 可以使用在本文中所述的任何實施例之中。在圖 2B 中，「k」表示連接至常關型裝置 Q4 之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。圖 2B 中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。

圖 3 所示的係一開關的電路圖，其包括被連接在疊接排列中的一常關型裝置 Q4 與一常開型裝置 Q1，該常關型裝置 Q4 具有一閘極、一源極、以及一汲極，而該常開型裝置 Q1 具有一閘極、一源極、以及一汲極。如圖 3 中所示，一電容器 C6 以及一二極體 D3 彼此會被並聯連接在該常關型裝置 Q4 的源極以及該常開型裝置 Q1 的閘極之間。圖 3 中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。圖 3 中還顯示出一電阻器 R100 與一二極體 D100 在該電容器 C6 與該齊納二極體 D3 以及該常開型裝置的閘極之間彼此被並聯連接並且串聯連接該電容器 C6 與該齊納

二極體 D3。同樣如圖 3 中所示，該齊納二極體 D3 的陰極以及該二極體 D100 的陰極兩者皆被連接至該常開型裝置的閘極。此排列可被用來加速該開關的開啟。圖 3 中還顯示出非必要的鉗位二極體 D5 與 D6。如圖 3 中所示的電阻器 R100 以及二極體 D100 可以使用在本文中所述的任何實施例之中。在圖 3 中，「k」表示連接至常關型裝置 Q4 之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。

圖 4 所示的係一開關的電路圖，其包括被連接在疊接排列中的一常關型裝置 Q4 與一常開型裝置 Q1，該常關型裝置 Q4 具有一閘極、一源極、以及一汲極，而該常開型裝置 Q1 具有一閘極、一源極、以及一汲極，其中圖中顯示出一電容器 C6 以及一二極體 D3 彼此會被並聯連接在該常關型裝置 Q4 的源極以及該常開型裝置 Q1 的閘極之間。圖 4 中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。圖 4 中還顯示出一電阻器 R100 與一二極體 D101 在該電容器 C6 與該齊納二極體 D3 以及該常開型裝置的閘極之間彼此被並聯連接並且串聯連接該電容器 C6 與該齊納二極體 D3。同樣如圖 4 中所示，該齊納二極體 D3 的陰極以及該二極體 D101 的陽極係被連接至該常開型裝置的閘極。此排列可被用來加速該開關的關閉。圖 4 中還顯示出非必要的鉗位二極體 D5 與 D6。如圖 4 中所示的電阻器 R100 以及二極體 D101 可以使用在本文中所述的任何實施例之中。在圖 4 中，「k」表示連接至常關型裝置 Q4 之源極的

凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。

圖 5 所示的係圖 1A 中所提出的開關的電路圖，其還包括一電阻器 R200 以及一電容器 C200，它們會被串聯連接在該常關型裝置的閘極以及該常開型裝置的汲極之間。該電容器 C200 可被用來控制該開關的切換速度。圖 5 中還顯示出非必要的鉗位二極體 D5 與 D6。如圖 5 中所示之被串聯連接在該常關型裝置的閘極以及該常開型裝置的汲極之間的電阻器 R200 以及電容器 C200 可以使用在本文中所述的任何實施例之中。在圖 5 中，「k」表示連接至常關型裝置 Q4 之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。圖 5 中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。

本發明還提供包括複數個常開型裝置以及單一個或複數個常關型裝置的開關。包括複數個常開型裝置以及單一個或複數個常關型裝置的實施例的電路圖顯示在圖 6 至 9 之中並且會在下文中做說明。此等圖式中雖然顯示一齊納二極體 D3；不過，亦可以使用其它類型的二極體。

圖 6 所示的係一開關的電路圖，其包括單一個常關型裝置 Q4 以及複數個常開型裝置 Q1<sub>1</sub> 至 Q1<sub>n</sub>，該常關型裝置 Q4 具有一閘極、一源極、以及一汲極，而該等常開型裝置 Q1<sub>1</sub> 至 Q1<sub>n</sub> 中的每一者皆具有一閘極、一源極、以及一汲極，其中該等常開型裝置 Q1<sub>1</sub> 至 Q1<sub>n</sub> 的閘極會被連接在一起用以形成一共同閘極，且其中，圖中顯示出單一個電容器 C6

以及單一個齊納二極體  $D3$  彼此會被並聯連接在該常關型裝置  $Q4$  的源極以及該等常開型裝置  $Q1_1$  至  $Q1_n$  的共同閘極之間。在圖 6 中還顯示出多個二極體  $D1$  彼此會被並聯連接在該常關型裝置  $Q4$  的源極以及該等常開型裝置  $Q1_1$  至  $Q1_n$  的共同汲極之間。該等二極體  $D1$  為非必要元件。圖 6 中還顯示出非必要的鉗位二極體  $D5$  與  $D6$ 。在圖 6 中，「 $k$ 」表示連接至常關型裝置  $Q4$  之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。

圖 7 所示的係一開關的電路圖，其包括單一個常關型裝置  $Q4$  以及複數個常開型裝置  $Q1_1$  至  $Q1_n$ ，該常關型裝置  $Q4$  具有一閘極、一源極、以及一汲極，而該等常開型裝置  $Q1_1$  至  $Q1_n$  中的每一者皆具有一閘極、一源極、以及一汲極，其中圖中顯示出，多個分離的電容器  $C6_n$  以及齊納二極體  $D3_n$  彼此會被並聯連接在該常關型裝置  $Q4$  的源極以及該等常開型裝置  $Q1_1$  至  $Q1_n$  中每一者的閘極之間。在圖 7 中還顯示出多個二極體  $D1$  彼此會被並聯連接在該常關型裝置  $Q4$  的源極以及該等常開型裝置  $Q1_1$  至  $Q1_n$  的共同汲極之間。該等二極體  $D1$  為非必要元件。圖 7 中還顯示出非必要的鉗位二極體  $D5$  與  $D6$ 。在圖 7 中，「 $k$ 」表示連接至常關型裝置  $Q4$  之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。

圖 8 所示的係一開關的電路圖，其包括複數個常關型裝置  $Q4_n$  以及複數個常開型裝置  $Q1_n$ ，該等常關型裝置  $Q4_n$  中的每一者皆具有一閘極、一源極、以及一汲極，而該等

常開型裝置  $Q1_n$  中的每一者皆具有一閘極、一源極、以及一汲極。如圖 8 中所示，該等常開型裝置  $Q1_1$  至  $Q1_n$  的閘極會被連接在一起用以形成一共同閘極。如圖 8 中所示，該等常關型裝置  $Q4_1$  至  $Q4_n$  的閘極會被連接在一起用以形成一共同閘極，該等常關型裝置  $Q4_1$  至  $Q4_n$  的源極會被連接在一起用以形成一共同源極，以及該等常關型裝置  $Q4_1$  至  $Q4_n$  中每一者的汲極會被連接至該等複數個常開型裝置中其中一者的源極。圖 8 中還顯示出單一個電容器  $C6$  以及單一個齊納二極體  $D3$  彼此會被並聯連接在該等常關型裝置的該共同源極以及該等常開型裝置的該共同閘極之間。在圖 8 中還顯示出多個二極體  $D1$  彼此會被並聯連接在該等常關型裝置  $Q4_1$  至  $Q4_n$  的該共同源極以及該等常開型裝置  $Q1_1$  至  $Q1_n$  的該共同汲極之間。該等二極體  $D1$  為非必要元件。圖 8 中還顯示出非必要的鉗位二極體  $D5$  與  $D6$ 。

圖 9 所示的係一開關的電路圖，其包括單一個常關型裝置  $Q4$  以及兩群常開型裝置  $Q1_1$  至  $Q1_n$  以及  $Q2_1$  至  $Q2_n$ ，該常關型裝置  $Q4$  具有一閘極、一源極、以及一汲極，而該等常開型裝置中的每一者皆具有一閘極、一源極、以及一汲極。如圖 9 中所示，第一群常開型裝置  $Q1_1$  與  $Q1_2$  的閘極會被連接在一起用以形成該第一群常開型裝置的一共同閘極，而第二群常開型裝置  $Q2_1$  與  $Q2_2$  的閘極會被連接在一起用以形成該第二群常開型裝置的一共同閘極。圖 9 中還顯示出一第一電容器  $C6_1$  與一第一齊納二極體  $D3_1$  彼此會被並聯連接在該常關型裝置的源極以及該第一群常開型裝置的

該共同閘極之間，且其中，圖中顯示出一第二電容器  $C6_2$  與一第二齊納二極體  $D3_2$  彼此會被並聯連接在該常關型裝置的源極以及該第二群常開型裝置的該共同閘極之間。圖 9 中還顯示出一二極體  $D2$  與一電阻器  $R1_1$  彼此會被串聯連接在該常關型裝置的閘極以及該第一群常開型裝置的該共同閘極之間，而且圖中顯示出該二極體  $D2$  與一電阻器  $R1_2$  彼此會被串聯連接在該常關型裝置的閘極以及該第二群常開型裝置的該共同閘極之間。二極體  $D2$  以及電阻器  $R1_1$  與  $R1_2$  為非必要元件。圖 9 中還顯示出非必要的鉗位二極體  $D5$  與  $D6$ 。在圖 9 中，「k」表示連接至常關型裝置  $Q4$  之源極的凱爾文連接線。該凱爾文連接線為非必要元件並且可以使用在高功率應用中。

因為該電路僅有三個終端，所以，其能夠被鑲嵌並且被封裝成一三終端裝置並且用來取代單一電晶體。

根據某些實施例，該常開型裝置  $Q1$  可能係一高電壓裝置，例如，高電壓 JFET(舉例來說，SiC JFET)。該常開型裝置會進行主要功率切換。該高電壓裝置的額定電壓可能大於 100V。根據某些實施例，該常開型裝置可能係如美國專利案第 6,767,783 號中所揭示的 SiC JFET，本文以引用的方式將其完整併入。合宜的市售常開型裝置係 SemiSouth Laboratories, Inc. 所製造的 1200V 常開型 SiC JFET，其名稱為 SJDP120R085。

根據某些實施例， $Q4$  可能係一低電壓切換裝置，其示範性非限制範例為 Si MOSFET。該低電壓裝置的額定電壓

可能小於 100V。一示範性低電壓裝置的額定電壓為約 40V(舉例來說，38 至 42 V)而  $R_{ds}$  為該常開型裝置 Q1 的阻值的 5 至 10%。此裝置的切換得以讓該主開關進行傳導。

被連接在該常開型裝置的閘極以及該常關型裝置的源極之間的電容器 C6 係被用來重新循環流動該主開關之閘極汲極電容中的電量。該電容器的電容值會經過選擇以便提供一具有所希切換速度的開關。根據某些實施例，該電容器 C6 的電容值可能為 1000 至 100000 nF。根據某些實施例，該電容器 C6 的電容值可能為 2200 至 6800 pF。

被連接在該常開型裝置的閘極以及該常關型裝置的源極之間並聯該電容器 C6 的齊納二極體 D3 通常具有約 20V(舉例來說，18 至 22 V)的阻隔電壓。該齊納二極體 D3 能夠防止該常開型裝置 Q1 的閘極電壓變成負值，使其無法開啟。該齊納二極體 D3 還能夠防止該常開型裝置 Q1 的閘極電壓因為崩潰或是漏電流的關係變得太高，使其不會進入崩潰區。

該等介於該常關型裝置 Q4 之閘極與源極之間的串聯反向齊納二極體 D5 與 D6 為鉗位二極體，舉例來說，它們能夠防止 Q4 的閘極電壓因雜散電感及高  $di/dt$  值所造成的高尖峰電壓的關係而超過製造商極限值。二極體 D5 與 D6 為非必要的元件。

二極體 D1 為非必要的反向傳導二極體。於具有低切換頻率的特定應用中，利用該等額外二極體的傳導損耗可能會低於 Q4/Q1 的同步整流器能力。

圖 10A 與 10B 所示的係顯示著該裝置中各位置點在操作期間的電壓的電路圖。如圖 10A 與 10B 中所示，Q4 的源極會持續地上升直到抵達該常開型裝置的臨界值為止並且不再有任何電流流動。因此，不會發生任何切換。圖 10A 中顯示該裝置處於開啟的情況。如圖 10A 中所示，Q4 的閘極為高位準(10V)而 Q4 的汲極為低位準(0V)，且因此，該常開型裝置 Q1 正在進行傳導。在開啟轉換期間，C6 會因 Q4 的汲極-閘極電容而被放電，因此，其會變成負值，但是會因齊納二極體 D3 而被鉗位。

圖 10B 中顯示該裝置在關閉之後的情況。如圖 10B 中所示，常關型裝置 Q4 的閘極會變成零位準，常開型裝置 Q1 會傳導並且提升該常關型裝置 Q4 的汲極，Q1 的汲極-閘極電容會提升電容器 C6，而且最大電壓會因 D3 而被鉗位。

在本文中所述的開關中，該常關型裝置 Q4 的閘極電量係在該開啟轉換期間來自於加速開啟的電容器 C6。該電容器會在關閉被充電。明確地說，在關閉之後，該常開型裝置 Q1 的汲極-閘極電容會提升電容器 C6 的電壓。

該電容器 C6 的電容值可以改變以影響切換的行為。舉例來說，C6 的較小電容會提供較快的開啟，但是會有較慢的關閉。該常開型裝置的電容器  $C_{ds}$  可以被用來充電 Q4 輸出電容。

本發明還提供包括上面所提開關的電路。該等開關可以使用運用切換電晶體的任何應用中。示範性電路包含電

源供應器，例如，降壓式、升壓式、前向式、半橋式、以及  $Cuk$ 。

### 實驗

參考下面的範例可以進一步瞭解本發明的實行結果，該等範例僅為達解釋之目的，其並沒有限制的意圖。

本文中所述的開關已被製出並經過測試。該開關包括單一個常開型裝置以及單一個常關型裝置並且具有如圖 1B 中所示的配置。該常開型裝置 Q1 係一 SiC JFET。該常關型裝置係一 Si MOSFET。該開關中所使用的電容器 C6 的電容為 4700 pF。該開關中所使用的齊納二極體 D3、D5、以及 D6 各具有 18V 的齊納電壓。該開關還包含如圖 1B 中所示般的一對二極體 D1。

圖 11A 至 11C 所示的便係該開關的切換波形。圖 11A 所示的係該開關在關閉時的切換波形。圖 11B 所示的係該開關在開啟時的切換波形。在圖 11A 至 11C 中，51 為在該常開型裝置(也就是，疊接汲極)之汲極處所測得之電壓，52 為在該常開型裝置之源極處所測得之電壓，53 為在該常開型裝置之閘極處所測得之電壓，而 54 為在該常關型裝置(也就是，疊接源極)之汲極處所測得之電壓。所測得之  $di/dt$  為  $\sim 2$  A/ns，但是，所使用的探針為 100 MHz 探針，所以， $di/dt$  的實際數值可能更快。

如圖 11A 至 11C 中所示，該常關型裝置的閘極會變成高位準(舉例來說，10V)，從而導致常開型裝置 Q1 的開啟。

在開啟期間，C6 的電壓會下降至零並且供應電流至該常關型裝置 Q4 的閘極，用以補償 Q4 的汲極閘極電容。這會加速該開關的開啟。

雖然前面的說明書已經教示本發明的原理；不過，前面所提供的範例僅係為達解釋之目的。所以，熟習本技術的人士閱讀本揭示內容便會瞭解，可以在形式與細節作各種變化，其並不會脫離本發明的真實範疇。

### 【圖式簡單說明】

熟練的技術人士便會瞭解，下面所述的圖式僅係為達解釋之目的。該等圖式並沒有限制本教示內容之範疇的任何意圖。

圖 1A 所示的係一開關的電路圖，其在疊接排列中包括一常關型裝置 Q4 與一常開型裝置 Q1，其中一電容器 C6 以及一齊納二極體 D3 彼此會被並聯連接在該常關型裝置的源極以及該常開型裝置的閘極之間，而一對齊納二極體 D5 與 D6 會以串聯反向排列的方式被連接在該常關型裝置的閘極與源極之間。

圖 1B 所示的係圖 1A 中所提出的開關的電路圖，其還包括一對二極體 D1，該等二極體 D1 彼此會被並聯連接在該常關型裝置 Q4 的源極以及該常開型裝置 Q1 的汲極之間，其中該等二極體 D1 的陰極會被連接至該常開型裝置的汲極。

圖 1C 所示的係圖 1A 中所提出的開關的電路圖，其還

包括跨接該常關型裝置 Q4 的一電容器 C7 以及一齊納二極體 D7。

圖 2A 所示的係圖 1A 中所提出的開關，其還包括一二極體 D2 以及一電阻器 R1，它們會被串聯連接在該常關型裝置 Q4 的閘極以及該電容器 C6 與該常開型裝置 Q1 之閘極間的電連接線之間。

圖 2B 所示的係圖 1A 中所提出的開關，其還包括一 DC 電源供應器，其會透過串聯的一二極體 D2 與一電阻器 R1 被連接至該電容器 C6 與該常開型裝置 Q1 之閘極間的電連接線。

圖 3 所示的係一開關的電路圖，其包括被連接在疊接排列中的一常關型裝置 Q4 與一常開型裝置 Q1，其中圖中顯示出一電容器 C6 以及一齊納二極體 D3 彼此會被並聯連接在該常關型裝置 Q4 的源極以及該常開型裝置 Q1 的閘極之間，且其中，圖中還顯示出一電阻器 R100 與一二極體 D100 在該電容器 C6 與該齊納二極體 D3 以及該常開型裝置 Q1 的閘極之間彼此被並聯連接並且串聯連接該電容器 C6 與該齊納二極體 D3，且其中，該齊納二極體 D3 的陰極以及該二極體 D100 的陰極兩者皆被連接至該常開型裝置的閘極。

圖 4 所示的係一開關的電路圖，其包括被連接在疊接排列中的一常關型裝置 Q4 與一常開型裝置 Q1，其中圖中顯示出一電容器 C6 以及一齊納二極體 D3 彼此會被並聯連接在該常關型裝置 Q4 的源極以及該常開型裝置 Q1 的閘極

之間，且其中，圖中還顯示出一電阻器 R100 與一二極體 D101 在該電容器 C6 與該齊納二極體 D3 以及該常開型裝置的閘極之間彼此被並聯連接並且串聯連接該電容器 C6 與該齊納二極體 D3，而且該齊納二極體 D3 的陰極以及該二極體 D101 的陽極係被連接至該常開型裝置 Q1 的閘極。

圖 5 所示的係圖 1A 中所提出的開關的電路圖，其還包括一電阻器 R200 以及一電容器 C200，它們會被串聯連接在該常關型裝置 Q4 的閘極以及該常開型裝置 Q1 的汲極之間。

圖 6 所示的係一開關的電路圖，其包括單一個常關型裝置 Q4 以及複數個常開型裝置  $Q1_1$  至  $Q1_n$ ，該常關型裝置 Q4 具有一閘極、一源極、以及一汲極，而該等常開型裝置  $Q1_1$  至  $Q1_n$  中的每一者皆具有一閘極、一源極、以及一汲極，其中圖中顯示出單一個電容器 C6 以及單一個齊納二極體 D3 彼此會被並聯連接在該常關型裝置 Q4 的源極以及該等常開型裝置  $Q1_1$  至  $Q1_n$  的共同閘極之間。

圖 7 所示的係一開關的電路圖，其包括單一個常關型裝置 Q4 以及複數個常開型裝置  $Q1_1$  至  $Q1_n$ ，該常關型裝置 Q4 具有一閘極、一源極、以及一汲極，而該等常開型裝置  $Q1_1$  至  $Q1_n$  中的每一者皆具有一閘極、一源極、以及一汲極，其中分離的電容器  $C6_1$  至  $C6_n$  以及齊納二極體  $D3_1$  至  $D3_n$  彼此會被並聯連接在該常關型裝置 Q4 的源極以及該等常開型裝置  $Q1_1$  至  $Q1_n$  中每一者的閘極之間。

圖 8 所示的係一開關的電路圖，其包括複數個常關型

裝置  $Q4_1$  至  $Q4_n$  以及複數個常開型裝置  $Q1_1$  至  $Q1_n$ ，該等常開型裝置  $Q4_1$  至  $Q4_n$  中的每一者皆具有一閘極、一源極、以及一汲極，而該等常開型裝置  $Q1_1$  至  $Q1_n$  中的每一者皆具有一閘極、一源極、以及一汲極，其中圖中顯示出單一個電容器  $C6$  以及單一個齊納二極體  $D3$  彼此會被並聯連接在該等常開型裝置的共同源極以及該等常開型裝置的共同閘極之間。

圖 9 所示的係一開關的電路圖，其包括單一個常關型裝置  $Q4$  以及複數個常開型裝置，該常關型裝置  $Q4$  具有一閘極、一源極、以及一汲極，而該等常開型裝置會分成一第一群  $Q1_1$  至  $Q1_n$  (圖中顯示出  $Q1_1$  與  $Q1_2$ ) 以及一第二群  $Q2_1$  至  $Q2_n$  (圖中顯示出  $Q2_1$  與  $Q2_2$ )，該等常開型裝置中的每一者皆具有一閘極、一源極、以及一汲極，其中圖中顯示出一第一電容器  $C6_1$  與一第一齊納二極體  $D3_1$  彼此會被並聯連接在該常關型裝置的源極以及該第一群一或多個常開型裝置  $Q1_1$  至  $Q1_n$  的共同閘極之間，且其中，圖中顯示出一第二電容器  $C6_2$  與一第二齊納二極體  $D3_2$  彼此會被並聯連接在該常關型裝置的源極以及該第二群一或多個常開型裝置  $Q2_1$  至  $Q2_n$  的共同閘極之間，且其中，圖中顯示出一二極體  $D2$  與一電阻器  $R1_1$  彼此會被串聯連接在該常關型裝置  $Q4$  的閘極以及該第一電容器  $C6_1$  與該第一群常開型裝置  $Q1_1$  至  $Q1_n$  的共同閘極間的電連接線之間，且其中，圖中顯示出該二極體  $D2$  與一電阻器  $R1_2$  彼此會被串聯連接在該常關型裝置  $Q4$  的閘極以及該第二電容器  $C6_2$  與該第二群常開型裝置

$Q2_1$  至  $Q2_n$  的共同閘極間的電連接線之間。

圖 10A 與 10B 所示的係顯示著圖 1B 的裝置中各位置點在操作期間的電壓的電路圖，其中圖 10A 中所示的係該裝置開啟的情況而圖 10B 中所示的則係該裝置關閉之後的情況。

圖 11A 至 11C 所示的係如圖 1B 中所示之開關的切換波形。

【主要元件符號說明】

|             |        |
|-------------|--------|
| C6          | 電容器    |
| $C6_1-C6_n$ | 電容器    |
| C7          | 電容器    |
| C200        | 電容器    |
| D1          | 一對二極體  |
| D2          | 二極體    |
| D3          | 齊納二極體  |
| $D3_1-D3_n$ | 齊納二極體  |
| D5          | 齊納二極體  |
| D6          | 齊納二極體  |
| D7          | 齊納二極體  |
| D100        | 二極體    |
| D101        | 二極體    |
| K           | 凱爾文連接線 |
| Q1          | 常開型裝置  |

|             |                   |
|-------------|-------------------|
| $Q1_1-Q1_n$ | 常開型裝置             |
| $Q2_1-Q2_n$ | 常開型裝置             |
| $Q4$        | 常關型裝置             |
| $Q4_1-Q4_n$ | 常關型裝置             |
| $R1$        | 電阻器               |
| $R1_1-R1_2$ | 電阻器               |
| $R100$      | 電阻器               |
| $R200$      | 電阻器               |
| 51          | 在該常開型裝置之汲極處所測得之電壓 |
| 52          | 在該常開型裝置之源極處所測得之電壓 |
| 53          | 在該常開型裝置之閘極處所測得之電壓 |
| 54          | 在該常關型裝置之汲極處所測得之電壓 |



## 七、申請專利範圍：

### 1.一種開關，其包括：

一第一常開型半導體裝置，其包括一閘極、一源極、以及一汲極；

一第一常關型半導體裝置，其包括一閘極、一源極、以及一汲極；

一第一電容器；以及

一第一二極體；

其中該第一常開型半導體裝置的源極會被連接至該第一常關型半導體裝置的汲極；

其中該第一常開型半導體裝置的閘極會透過該第一電容器被連接至該第一常關型半導體裝置的源極；以及

其中該第一二極體會與該第一電容器被並聯連接在該第一常開型半導體裝置的閘極以及該第一常關型半導體裝置的源極之間，其中該第一二極體的陰極會被連接至該第一常開型半導體裝置的閘極，而該第一二極體的陽極會被連接至該第一常關型半導體裝置的源極。

2.如申請專利範圍第1項的開關，其中該第一二極體係一第一齊納二極體。

3.如申請專利範圍第2項的開關，其中該第一齊納二極體的齊納電壓為15至25V。

4.如申請專利範圍第1項的開關，其進一步包括一第二齊納二極體以及一第三齊納二極體，它們會以串聯反向排列的方式被連接在該第一常關型半導體裝置的閘極與源極

之間。

5.如申請專利範圍第 1 項的開關，其進一步包括第一二極體與第二二極體，它們彼此會被並聯連接在該第一常開型半導體裝置的汲極以及該第一常關型半導體裝置的源極之間，俾使得該等第一二極體與第二二極體中每一者的陰極都會被連接至該第一常開型半導體裝置的汲極。

6.如申請專利範圍第 1 項的開關，其進一步包括一二極體以及一電阻器，它們彼此會被串聯連接在該第一常關型半導體裝置的閘極以及該第一電容器與該第一常開型半導體裝置之閘極間的電連接線之間，其中該二極體的陽極會被連接至該第一常關型半導體裝置的閘極。

7.如申請專利範圍第 1 項的開關，其進一步包括一電阻器以及一二極體，它們會在該第一常開型半導體裝置的閘極以及該第一電容器之間被彼此並聯排列並且與該第一電容器串聯排列。

8.如申請專利範圍第 7 項的開關，其中該二極體的陰極會被連接至該第一常開型半導體裝置的閘極。

9.如申請專利範圍第 7 項的開關，其中該二極體的陽極會被連接至該第一常開型半導體裝置的閘極。

10.如申請專利範圍第 1 項的開關，其進一步包括一電阻器以及一第二電容器，它們會被串聯排列在該第一常關型半導體裝置的閘極以及該第一常開型半導體裝置的汲極之間。

11.如申請專利範圍第 1 項的開關，其中該第一常開型

半導體裝置係一高電壓裝置。

12.如申請專利範圍第 1 項的開關，其中該第一常開型半導體裝置係一接面場效電晶體。

13.如申請專利範圍第 1 項的開關，其中該第一常開型半導體裝置係一 SiC 接面場效電晶體。

14.如申請專利範圍第 1 項的開關，其中該第一常關型半導體裝置係一低電壓裝置。

15.如申請專利範圍第 1 項的開關，其中該第一常關型半導體裝置係一金屬氧化物半導體場效電晶體。

16.如申請專利範圍第 1 項的開關，其中該第一常關型半導體裝置係一 Si 金屬氧化物半導體場效電晶體。

17.如申請專利範圍第 1 項的開關，其中：

該開關進一步包括一或多個額外的常開型半導體裝置；

該等一或多個額外的常開型半導體裝置中每一者的汲極會被連接至該第一常開型半導體裝置的汲極；

該等一或多個額外的常開型半導體裝置中每一者的源極會被連接至該第一常關型半導體裝置的汲極；以及

該第一常開型半導體裝置的閘極會被連接至該等一或多個額外的常開型半導體裝置中每一者的閘極，用以形成一共同閘極，且其中該共同閘極會透過該第一電容器被連接至該第二常關型半導體裝置的源極。

18.如申請專利範圍第 1 項的開關，其中：

該電路進一步包括一或多個額外的常開型半導體裝

置；

該等一或多個額外的常開型半導體裝置中每一者的汲極會被連接至該第一常開型半導體裝置的汲極；

該等一或多個額外的常開型半導體裝置中每一者的源極會被連接至該第一常關型半導體裝置的汲極；以及

該等一或多個額外的常開型半導體裝置中每一個的閘極皆會透過一電容器被連接至該第二常關型半導體裝置的源極。

19.如申請專利範圍第1項的開關，其中：

該電路進一步包括一或多個額外的常開型半導體裝置以及一或多個額外的常關型半導體裝置；

該等一或多個額外的常開型半導體裝置中每一者的汲極會被連接至該第一常開型半導體裝置的汲極；

該等一或多個額外的常開型半導體裝置中每一者的閘極會被連接至該第一常開型半導體裝置的閘極，用以形成一共同閘極，且其中該共同閘極會透過該第一電容器被連接至該第一常關型半導體裝置的源極；

該等一或多個額外的常開型半導體裝置中每一者的源極會被連接至該等一或多個額外的常關型半導體裝置中一不同的常關型半導體裝置的汲極；

該等一或多個額外的常關型半導體裝置中每一者的源極會被連接至該第一常關型半導體裝置的源極；以及

該等一或多個額外的常關型半導體裝置中每一者的閘極會被連接至該第一常關型半導體裝置的閘極。

20.如申請專利範圍第 1 項的開關，其中該第一電容器的電容為 1000 至 100000nF。

21.如申請專利範圍第 1 項的開關，其中該第一電容器的電容為 2200 至 6800pF。

22.如申請專利範圍第 1 項的開關，其中該第一電容器的額定電壓至少為 25V。

23.如申請專利範圍第 1 項的開關，其中該第一常開型半導體裝置係一寬能帶間隙接面場效電晶體。

24.如申請專利範圍第 1 項的開關，其進一步包括一 DC 電壓供應器，其中該 DC 電壓供應器會被調適成用以供應一 DC 偏壓給該第一電容器。

25.如申請專利範圍第 24 項的開關，其進一步包括一二極體以及一電阻器，它們會被串聯連接在該 DC 電壓供應器以及該第一電容器與該第一常開型半導體裝置之閘極間的連接線之間，其中該二極體的陽極會被連接至該第一常關型半導體裝置的閘極。

26.如申請專利範圍第 6 項的開關，其進一步包括一 DC 電壓供應器，其會被連接至該常關型半導體裝置的閘極，其中該 DC 電壓供應器會被調適成用以：

透過被串聯連接在該第一常關型半導體裝置的閘極以及該第一電容器與該第一常開型半導體裝置之閘極間的連接線之間的二極體以及該電阻器來供應一 DC 偏壓給該第一電容器；以及

供應一 DC 偏壓給該常關型半導體裝置的閘極。

27.一種電路，其包括如申請專利範圍第 1 項所提出之開關。

八、圖式：

(如次頁)

27.一種電路，其包括如申請專利範圍第 1 項所提出之開關。

八、圖式：

(如次頁)




圖1A




圖 1B




圖1C




圖2A




圖2B




圖3




圖4




圖5




圖6




圖 7




圖 8




圖9




圖10A




圖10B




圖 11A




圖 11B




圖11C