

(12) DEMANDE INTERNATIONALE PUBLIÉE EN VERTU DU TRAITÉ DE COOPÉRATION EN MATIÈRE DE BREVETS (PCT)

(19) Organisation Mondiale de la Propriété
Intellectuelle
Bureau international



(43) Date de la publication internationale
24 septembre 2009 (24.09.2009)

PCT

(10) Numéro de publication internationale
WO 2009/115673 A2

(51) Classification internationale des brevets :
H01L 23/48 (2006.01) G06K 19/077 (2006.01)

(21) Numéro de la demande internationale :
PCT/FR2009/000163

(22) Date de dépôt international :
13 février 2009 (13.02.2009)

(25) Langue de dépôt : français

(26) Langue de publication : français

(30) Données relatives à la priorité :
08/00775 13 février 2008 (13.02.2008) FR

(71) Déposant et

(72) Inventeur : GRASSET, Yannick [FR/FR]; 630 chemin
Impiniers, F-06220 Vallauris (FR).

(74) Mandataire : MACQUET, Christophe; Macquet &
Associés, Arche des Dolines, 7, rue Soutrane, F-06560
Sophia-Antipolis (FR).

(81) États désignés (sauf indication contraire, pour tout titre
de protection nationale disponible) : AE, AG, AL, AM,
AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ,

CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ,
EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN,
HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR,
KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME,
MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO,
NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG,
SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) États désignés (sauf indication contraire, pour tout titre
de protection régionale disponible) : ARIPO (BW, GH,
GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM,
ZW), eurasién (AM, AZ, BY, KG, KZ, MD, RU, TJ,
TM), européen (AT, BE, BG, CH, CY, CZ, DE, DK, EE,
ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV,
MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR),
OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML,
MR, NE, SN, TD, TG).

Publiée :

— sans rapport de recherche internationale, sera republiée
dès réception de ce rapport (règle 48.2.g))

(54) Title : CONTACTLESS OBJECT WITH INTEGRATED CIRCUIT CONNECTED TO CIRCUIT TERMINALS BY CAPACITIVE COUPLING

(54) Titre : OBJET SANS CONTACT A CIRCUIT INTEGRE CONNECTE AUX BORNES D'UN CIRCUIT PAR COUPLAGE CAPACITIF




FIG. 3

(57) Abstract : The invention relates to integrated circuits (1) that comprise, on the active surface thereof, a first dielectric layer defining a passivation layer (6) and contact pads (5) flush through openings (7) in said passivation layer, wherein said integrated circuits are to be incorporated in contactless portable objects (10) for connection by capacitive coupling to the terminals (13) of an antenna-forming circuit (11) mounted on a substrate (12) of said object. The invention also relates to contactless portable objects including such circuits. The invention is characterised in that the capacitive coupling is carried out using connection plates (8) of the integrated circuits, positioned at the surface of the passivation layer and electrically connected to the contact pads. The invention can particularly be used in UHF RFID objects.

(57) Abrégé : L'invention concerne des circuits intégrés (1) comportant, à leur face active, une première couche diélectrique

[Suite sur la page suivante]

WO 2009/115673 A2



formant couche de passivation (6) et des plages de contact (5) affleurant au travers d'ouvertures (7) de ladite couche de passivation, lesdits circuits intégrés étant destinés à être incorporés dans des objets portatifs sans contact (10) pour une connexion, par couplage capacitif, aux bornes (13) d'un circuit formant antenne (11) monté sur un support (12) dudit objet, ainsi que des objets portatifs sans contact comportant de tels circuits. L'invention se caractérise en ce que le couplage capacitif est réalisé au moyen de plaques de connexion (8) des circuits intégrés positionnées à la surface de la couche de passivation et électriquement connectées aux plages de contact. L'invention s'applique en particulier aux objets RFID UHF.

OBJET SANS CONTACT A CIRCUIT INTEGRE CONNECTE AUX BORNES
D'UN CIRCUIT PAR COUPLAGE CAPACITIF

L'invention concerne des objets portatifs sans contact comportant des circuits intégrés, ainsi que des procédés de fabrication de ces objets sans contact. Elle concerne plus particulièrement des objets dont les circuits intégrés comportent, à leur face active, une première couche diélectrique formant couche de passivation et des plages de connexion affleurant au travers d'ouvertures de ladite couche de passivation, pour une connexion, par couplage capacitif, aux bornes d'un circuit d'antenne monté sur un support desdits objets.

Les objets portatifs sans contact visés dans la présente invention sont des objets au format carte, dits cartes à puce, disposant d'un mode de fonctionnement sans contact, ou alors, des objets de formats variés, destinés notamment à une identification par radiofréquences (RFID), par exemple, en remplacement des codes-barres. On dénomme alors couramment ces derniers objets de formats variés des étiquettes électroniques (« tag », en langue anglaise) ou des cœurs d'objets (« inlay », en langue anglaise).

De tels objets portatifs sans contact de l'art antérieur comportent, d'une part, un circuit intégré et, d'autre part, un circuit conducteur d'antenne. Les bornes du circuit d'antenne sont connectées au circuit intégré, pour l'émission et la réception des signaux radiofréquence entre un lecteur distant et ledit circuit.

La connexion des plages de contact du circuit intégré aux bornes d'un circuit conducteur d'antenne est réalisée selon différentes méthodes. Généralement, elle est réalisée en utilisant la méthode dite de câblage par fils (« wire bonding », en langue anglaise). Dans ce cas,

les plages de contacts du circuit intégré sont connectées aux bornes de contact du circuit conducteur d'antenne par des fils de connexion généralement en or. Deux opérations de soudure sont alors nécessaires pour chaque contact. Une première, sur les plages de connexion du circuit intégré et, une seconde, sur les bornes du circuit d'antenne. La connexion peut alternativement être réalisée en utilisant une méthode de connexion au moyen de protubérances (« bumps », en langue anglaise). Dans ce cas, une boule, généralement en or, est déposée sur les plages de contact du circuit intégré. Celui-ci est par la suite retourné (« flip-chip » en langue anglaise) pour une connexion aux bornes du circuit conducteur d'antenne.

Les méthodes ci-dessus présentent l'inconvénient suivant de nécessiter une faible tolérance au positionnement des moyens de connexion, en pratique, de l'ordre de quelques dizaines de microns. En effet, dans les applications RFID en particulier et, plus particulièrement, dans les applications RFID fonctionnant à Ultra Haute Fréquence (UHF), en pratique à partir de 400 Mhz, les dimensions du circuit intégré, comme celles des bornes de contact du circuit d'antenne, sont très réduites, de quelques centaines de microns. La surface des plages de contact de ce circuit est encore plus réduite, puisqu'elle se présente en général sous une forme carré de moins de 100 μm de côté. A cause de cette faible tolérance au positionnement, les cadences de production sont réduites. Aussi, les méthodes précitées connues de l'art antérieur ne sont pas appropriées à la production en masse d'objets sans contact à bas coûts.

C'est la raison pour laquelle une nouvelle méthode a été imaginée. Cette méthode est divulguée dans le document brevet publié sous le numéro FR-2894714-A1. Dans cette méthode, les dimensions des plages de contact du circuit intégré sont considérablement augmentées et la

connexion entre lesdites plages de contact et les bornes de contact de l'antenne est réalisée, non pas par contact ohmique, mais par couplage capacitif. La tolérance au positionnement du circuit pour la connexion aux bornes du circuit d'antenne est alors sensiblement améliorée.

Néanmoins, cette dernière méthode présente différents inconvénients.

Tout d'abord, la réalisation desdites plages de contact nécessite des dérogations aux règles de dessins des circuits intégrés, qui doivent être obtenues chez les fondeurs afin d'autoriser une modification des dimensions des plages de contact. En effet, ces règles de dessins imposent des limites de densité globales de métal dans le circuit intégré et locales, au niveau de chaque couche de métallisation desdits circuits. En augmentant considérablement les dimensions des plages de contact de la dernière couche de métallisation du circuit, ces règles ne sont plus respectées, non seulement localement, mais aussi, et parfois, globalement. De plus, l'usage quasi-exclusif de la dernière couche métal du circuit intégré pour les plages de contact larges impose un positionnement différent des interconnexions normalement présentes sur cette dernière couche et par suite, un dessin nouveau, des masques différents. Finalement, cette dernière couche ne peut plus être exploitée. Il n'est plus possible d'inclure simplement des blocs de propriété intellectuelle (« IP blocs » en langue anglaise) utilisant des connexions sur la dernière couche métal. Enfin, compte tenu des dimensions importantes des plages de contact, des capacités parasites sont générées dans le circuit intégré, qui sont susceptibles d'occasionner des comportements fautifs de ce circuit. Cela n'est pas acceptable.

En ce qui concerne les règles de dessins des circuits intégrés. On notera qu'il existe un nombre

minimum de plages de contact pour que lesdites règles de dessin soient respectées. Or, dans le brevet précité FR-2894714-A1, les plaques de contact ne constituent pas des plages de connexion. Une nouvelle dérogation aux règles de dessins est donc nécessaire. Enfin, dans ce brevet précité, le circuit intégré doit être dessiné avec ces plaques de connexion le rendant impropre à tout autre mode de mise en boîtier. L'objet divulgué dans ce brevet antérieur n'est donc pas compatible avec l'ensemble des circuits intégrés.

Compte tenu de ce qui précède, un problème technique objectif que se propose de résoudre l'invention est de réaliser, à moindres coûts, un objet portatif comportant un circuit intégré, ainsi qu'un procédé de fabrication de cet objet portatif, qui pallie les inconvénient précités de l'état de la technique et qui, en particulier, soit compatible avec l'ensemble des circuits intégrés produits, ne nécessite pas de dérogation aux règles de dessins des circuits intégrés, permette le positionnement de blocs d'IP utilisant librement la dernière couche métal et limite l'existence de capacités parasites dans le circuit, et ce, tout en présentant une tolérance au positionnement importante, en vue d'une production en masse des objets sans contact à bas coûts, avec des cadences de production importantes.

La solution de l'invention à ce problème posé a pour premier objet un objet portatif sans contact comprenant, d'une part, un circuit intégré comportant, à sa face active, une première couche diélectrique formant couche de passivation et des plages de contact affleurant au travers d'ouvertures de ladite couche de passivation, et, d'autre part, des bornes d'un circuit d'antenne (11) porté par un support (12), caractérisé en ce que ledit circuit comporte en outre des plaques de connexion connectées auxdites bornes du circuit d'antenne par

couplage capacitif, ces plaques de connexion étant positionnées à la surface de la couche de passivation et électriquement connectées aux plages de contact.

Elle a pour second objet un circuit intégré pour la fabrication d'un objet portatif sans contact tel que ci-dessus.

Elle a pour troisième objet un procédé de fabrication d'un objet sans contact tel que ci-dessus, caractérisé en ce qu'il comporte les étapes suivantes selon lesquelles :

on fournit des galettes de circuits intégrés (wafers en langue Anglaise) portant une couche de passivation munie d'ouvertures auxquelles affleurent des plages de contact ;

on positionne des plaques de connexion à la surface de la couche de passivation, de sorte que lesdites plaques soient électriquement connectées aux plages de contact ; et

on positionne les circuits intégrés sur des supports portant un circuit d'antenne de manière que les plaques de connexion soient disposées au regard de bornes dudit circuit d'antenne.

Ainsi, contrairement à l'enseignement de l'état de la technique contenu dans le document brevet précité FR-2894714-A1, les plaques de contact, qui réalisent le couplage capacitif, sont positionnées à la surface de la couche de passivation. Il n'est donc pas nécessaire de modifier les dessins de réalisation des circuits intégrés. Un post-traitement des circuits intégrés suffit. Les coûts de fabrications des objets sans contact sont considérablement réduits. Les capacités parasites dues à la présence des plaques sont limitées car la couche de passivation éloigne lesdites plaques des différentes connexions des fonctions électroniques internes du circuit intégré. Il en va de même pour la

reproductibilité des parasites dus aux variations de montage du circuit sur son support.

L'invention sera mieux comprise à la lecture de la description qui va suivre, et au regard des dessins annexés, dans lesquels :

la figure 1 montre, en perspective, un circuit intégré selon l'invention ;

la figure 2 présente, en coupe transversale, une portion d'un circuit intégré selon l'invention portant des plaques de connexion ;

la figure 3 présente, en coupe transversale, une portion d'un objet sans contact selon l'invention ; et

la figure 4 illustre, en perspective, la tolérance au positionnement du circuit intégré conformément à l'invention ;

les figures 5A et 5B illustrent, en vue de dessus, les variations extrêmes tolérées susceptibles d'intervenir dans le montage d'un circuit intégré aux bornes d'un circuit d'antenne selon l'art antérieur ;

les figures 6A et 6B illustrent, toujours en vue de dessus, ces mêmes variations, dans le cas de l'invention ; et

les figures 7A et 7B comparent les zones à l'origine des variations de parasites de montage, dans le cas de l'art antérieur et dans le cas de l'invention, respectivement.

Le circuit intégré 1 présenté aux figures 1 et 2 se présente sous la forme d'un parallélépipède rectangle de plus ou moins une centaine de microns d'épaisseur, et de quelques centaines de microns de large et de long, par exemple 900 μm de long et 600 μm de large. Ce circuit 1 comporte un substrat silicium 2 composé d'une superposition de couches, par exemple au nombre de 10, chaque couche comprenant des circuits intégrés 3, les circuits de deux couches superposées étant interconnectés

au moyen de vias 4. La dernière couche métal du circuit intégré selon l'invention, qui définit sa face active, présente 2 plages 4 de contact ou plus, par exemple 3, 4, 6 ou 8. Ces plages 4 ont, dans un exemple, une surface de l'ordre de $80\text{ }\mu\text{m} \times 80\text{ }\mu\text{m}$, bien inférieure à la surface du circuit intégré 1. La dernière couche métal est recouverte d'une couche de diélectrique : la couche de passivation 6. Cette couche de passivation 6, par exemple en silicium isolant, présente une épaisseur sensiblement constante comprise entre 1 et $7\text{ }\mu\text{m}$, par exemple de l'ordre de $3\text{ }\mu\text{m}$ en moyenne. Elle comporte des ouvertures 7 situées en regard des plages de contact 5, de manière à permettre un accès auxdites plages 5 en vue de leur connexion. Les plages de contact 5 affleurent au travers de ces ouvertures 7.

Selon l'invention, le circuit intégré 1 comporte en outre des plaques de connexion 8. Ces plaques 8 sont positionnées à la surface de la couche de passivation 6. Elles sont électriquement connectées aux plages de contact 5 du circuit intégré, au travers des ouvertures 7. Les dimensions des plaques de connexion 8 sont bien supérieures à celles des plages de contact 5, du moins en ce qui concerne la largeur et la longueur de ces plaques 8. Par exemple, pour un circuit intégré dont les dimensions de la face active, avantageusement rectangulaire, sont de $900\text{ }\mu\text{m}$ de long et de $600\text{ }\mu\text{m}$ de large, et qui respecte un ratio longueur/largeur préférentiel supérieur ou égal à 1,25, les dimensions de chaque plaque de connexion sont de $200\text{ }\mu\text{m} \times 500\text{ }\mu\text{m}$. Grâce à cette différence de taille, les contraintes de positionnement ainsi que les contraintes d'orientation des circuits intégrés sont relâchées lors de l'opération de packaging des objets sans contact incorporant les circuits intégrés. En pratique, lorsque le circuit intégré comporte 2 plaques de connexion 8, la surface de

chaque plaque est de l'ordre du tiers de la surface totale du circuit intégré. L'épaisseur des plaques 8 est relativement faible, de l'ordre de quelques micron, par exemple 6 μm .

La distance optimum, qui sépare les plaques, est comprise entre 100 μm et 300 μm . Dans l'exemple précité, les plaques sont distantes d'environ 250 μm .

En pratique, la surface des plaques est avantageusement choisie de manière à optimiser les contraintes et coûts de fabrication des objets sans contact et, en particulier, du circuit d'antenne desdits objets. En effet, les valeurs des capacités formées par les plaques et les bornes d'antenne sont directement proportionnelles à la surface desdites plaques. De ce fait, il est possible de modifier lesdites valeurs des capacités en vue d'optimiser le circuit d'antenne. On notera en outre qu'il est possible de modifier l'impédance présentée à l'antenne en jouant uniquement sur les dimensions desdites plaques. Il s'agit là d'un avantage substantiel par rapport à l'art antérieur. En effet, selon l'art antérieur, l'impédance présentée à l'antenne ne pouvait être modifiée qu'en reprenant, au moins partiellement, la structure interne du circuit intégré. Une telle reprise nécessite des développements importants, et un temps considérable, par exemple de l'ordre de 12 mois.

Les plaques de connexion 8 sont au moins en partie recouvertes d'une couche diélectrique 9 constituées, de même que la couche de passivation, de silicium. Avantageusement, cette couche 9 recouvre entièrement les plaques 8 et la couche de passivation 6. Cela permet une meilleure protection aux chocs électrostatiques (ESD, en langue anglaise), qui sont la cause de nombreuses défaillances de circuits intégrés. L'épaisseur de cette

couche diélectrique 9 est sensiblement constante, dans un exemple, de l'ordre de 10 μm .

L'invention s'appliquant préférentiellement à des circuits RFID UHF de fréquence supérieure à 400 MHz, notamment 433 MHz, de 800 à 900 MHz et au-delà du GHz, la face active de ces derniers présentent une surface d'environ 0,5 mm², soit par exemple 625 μm x 800 μm . Afin de réaliser une connexion par capacité selon l'invention, l'ajout d'une interface supplémentaire pour la connexion capacitive ne pourra ce justifier que pour des plaques de connexion dont la surface (longueur x largeur) est au minimum quatre fois supérieure à la surface (longueur x largeur) des plages de contacts d'origine, soit au minimum 200 μm x 200 μm . D'autre part, afin de conserver la souplesse de positionnement dues aux tolérances mécaniques relâchées pour le montage, il faut considérer que, dans le cas de deux plaques de contact, chacune des plaques ne pourra recouvrir au maximum que deux cinquièmes de la face active du circuit intégré, soit dans notre cas, 250 μm x 800 μm . Avec une épaisseur moyenne de la couche isolante de 3 μm pour une permittivité relative de 4, et une permittivité de référence (pour le vide $\epsilon_0 = 8,85 \cdot 10^{12}$ F/m), cela permet de réaliser une capacité nominale par plaque de connexion de l'ordre de 500 fF à 2,4 pF.

On notera, qu'en ajoutant, dans un circuit électrique équivalent, une capacité en série telle que celle qui est constituée par les plaques de connexion ci-dessus, alors il est possible de réaliser des antennes avec ou sans court circuit d'essai (courant continu). En conséquence, les règles de dessin et d'optimisation des antennes sont assouplies.

Les objets portatifs sans contact selon l'invention sont des objets normalisés dont le format peut être quelconque. Ils sont par exemple au format carte, ou

alors, dans des formats plus restreints, et constituent alors des étiquettes RFID. Dans certains cas, le format des objets sans contact de l'invention est plus important que celui d'une carte. C'est le cas, par exemple, des portefeuilles dits électroniques. Les objets RFID plus particulièrement visés dans la présente invention sont des objets RFID-UHF répondant aux normes EPC Class 1 Gen II ou ISO 18000-6c.

Ainsi que cela est plus particulièrement montré à la figure 3, ces objets portatifs 10 comportent un circuit intégré 1 tel que décrit ci-dessus, ainsi qu'un circuit second : le circuit conducteur formant antenne 11. Le circuit formant antenne 11 est par exemple imprimé à la surface d'un support 12 diélectrique de l'objet, notamment par sérigraphie, flexographie ou héliogravure, offset ou à jet d'encre. L'encre conductrice utilisée est préférentiellement une encre polymère chargée en éléments conducteurs tels que l'argent, le cuivre ou le carbone. Dans un autres exemple, le circuit formant antenne 11 est constituée par une bande métallique estampée contrecollée à la surface du support 12 voire d'un fil bobiné. Le support 12 est par exemple un support en matériau souple. Il s'agira alors de papier ou de plastique. Dans un autre exemple, le support 12 est un support en matériau rigide. Il s'agira alors de plastique dur ou de résine. Le circuit formant antenne 11 définit une piste sur son support 12 dont les extrémités terminales constituent des bornes de connexion 13 destinées à être connectées aux plaques de connexion 8 du circuit intégré, par couplage capacitif.

En effet, dans les objets portatifs sans contact 10 selon l'invention, la connexion entre les plaques de connexion 8 du circuit intégré 1 et les bornes de connexion 13 d antenne 11 est une connexion capacitive, la capacité étant formée entre lesdites plaques 8 et

lesdites bornes 13 du circuit formant antenne, séparée par la couche diélectrique 9.

Ainsi que cela est montré à la figure 4, la ou les capacités de couplage sont réalisées par la mise en regard des plaques 8 et des bornes 13.

A partir du moment où il existe une capacité de liaison interne dans le circuit intégré 1, on obtient une nouvelle optimisation du montage grâce à une tolérance au positionnement encore accrue. En effet, dans le cas où la capacité de couplage a une valeur plus grande que la capacité interne du circuit intégré 1, il faut choisir, pour des raisons de production évidentes, un positionnement acceptant une erreur de plus ou moins 20 % des plaques 8. Grâce à l'invention, le positionnement du circuit intégré 1 sur le support 12 portant le circuit formant antenne 11 accepte une certaine tolérance. En effet, deux capacités C1 et C2, disposées en série dans un circuit, sont équivalentes à une capacité $CE = (C1 \times C2) / (C1 + C2)$. Si la capacité C2 est plus grande que C1, ce qui est le cas dans le montage de l'invention, alors la capacité équivalente CE tend vers une valeur égale à C1. Autrement dit, lorsque deux capacités de valeurs différentes sont disposées en série, la valeur de la capacité du circuit ainsi formé est proche de la valeur de la capacité de plus faible valeur dans ce circuit. Par exemple, si la capacité de couplage C2 est égale à 5 fois la capacité interne C1, alors la capacité équivalente CE est égale à $5/6 \times C1$. Dans le cas où C2 augmente de 20 %, soit $C2 = 6 \times C1$, alors $CE = 6/7 \times C1$ ce qui donne une dispersion de CE de 2,8 %. De même, si cette capacité C2 perd 20 % et passe à quatre fois C1, alors $CE = 4/5$ et on a une dispersion de 4 %. Autrement dit, 20 % d'erreur sur la valeur nominale de la capacité de couplage due à une erreur de positionnement de 20 % des surfaces conductrices disposées en regard l'une de l'autre

n'occasionne qu'une variation de capacité du circuit de quelques pourcents. La tolérance au positionnement est encore accrue selon l'invention. On notera en outre que les valeurs précitées de 2,8 % et 4 % correspondent à des dispersions acceptables dans l'industrie des semi-conducteurs.

Par ailleurs, et ainsi que cela est illustré aux figures 5A, 5B, 6A, 6B, 7A et 7B, les plaques de connexion 8 constituent un écran (« shield », en langue anglo-saxonne), qui assurent une bonne reproductibilité des parasites de montage. En effet, selon l'art antérieur, le circuit intégré peut être monté avec un décalage à droite (figure 5A) ou à gauche (figure 5B). Les parasites ne sont pas reproduits de la même manière, en fonction des décalages de montage. La zone S1 de variation des parasites dans le cas d'un montage selon l'art antérieur est montré à la figure 7A. Cette zone est importante et le fonctionnement de l'objet portatif doit donc supporter des décalages importants dans la reproductibilité des parasites, dans un montage selon l'art antérieur. Par contre, en ce qui concerne l'invention, cette zone S2, qui est représentée à la figure 7B, est limitée. En effet, et ainsi que cela est montré aux figures 6A et 6B, les zones d'absence de conducteur, lors de montages décalés à droite (figure 6B) ou à gauche (figure 6A), sont limitées en surface. Une bonne reproductibilité des parasites de montage est ainsi assurée, selon l'invention.

Bien entendu, les performances des objets sans contact selon l'invention sont améliorées, compte tenu du fait que les plaques sont positionnées non pas dans la dernière couche métal du circuit intégré, mais à la surface supérieure de la couche de passivation. De ce fait, les plaques sont éloignées des circuits internes du circuit intégrés. L'effet est alors immédiat : la

diminution des capacités parasites est à l'origine de performances améliorées des fonctions travaillant avec des signaux pouvant subir un couplage capacitif avec les plaques.

On notera que, dans d'autres variantes de réalisation de l'invention, le support est un raccord (« strap », en langue anglaise), par exemple décrit dans la norme JEDEC-MO283, muni de bornes d'antenne et destiné à être incorporé à un support second, ce support second comportant un circuit formant antenne. Dans d'autres variantes encore, le circuit d'antenne est un circuit rebouclé, c'est-à-dire un circuit muni d'une boucle fermée, par exemple destinée à une communication à champ proche (« Near Field Communication », en langue anglaise). La présence de capacités aux bornes du circuit d'antenne autorise la possibilité de mettre en œuvre de tels circuits rebouclés, en particulier pour des circuits qui ne sont pas compatibles *a priori* avec une telle boucle fermée d'antenne..

Pour la fabrication des circuits intégrés selon l'invention, on procède de manière classique, par la réalisation de masques définissant les circuits et utilisés pour la réalisation de galettes (« wafers », en langue anglaise) en utilisant la technique de photolithogravure. Les wafers comportent plusieurs dizaines de milliers de circuit intégrés. Ainsi que cela a été indiqué précédemment, contrairement à l'état de la technique divulgué dans le document brevet FR-2894714-A1, il n'est pas nécessaire, pour la fabrication des circuits intégrés selon l'invention, de modifier les dessins des circuits intégrés portés par les wafers et, en particulier, les dessins relatifs à la dernière couche métal des circuits intégrés portant les plages de contact. En effet, cette couche reste intacte. Il en va de même de la couche de passivation et des ouvertures qui

y sont pratiquées. Il est ainsi possible d'inclure tous blocs IP, sans aucune restriction de dessin. Le procédé semi-conducteur est standard. Les wafers livrés par les fondeurs aux encarteurs ou fabricants d'objets RFID sont ainsi inchangés. Contrairement au brevet précité, il n'y a pas de surcoût associé à la production des wafer.

Par contre, pour la réalisation des circuits intégrés selon l'invention, les wafers doivent subir un post-traitement.

Ce post-traitement comprend les étapes suivantes selon lesquelles, on positionne des plaques de connexion à la surface de la couche de passivation des circuits intégrés des wafers. Ces plaques de contact sont par exemple sérigraphiées à la surface de la couche de passivation. Elles comportent une première partie, localisée dans les ouvertures et une seconde partie sur la couche de passivation.

Il comprend en outre une étape selon laquelle les plaques de connexion sont recouvertes, au moins partiellement, d'une couche de diélectrique.

Une fois les wafer préparés puis affinés au dos (« back grinding », en langue anglaise). A l'issue de cette étape, leur épaisseur est réduite à environ 100 μm contre environ 600 μm à l'origine pour une intégration plus simple. Puis, les circuits intégrés sont découpés (étape de sciage) et l'ensemble du wafer est positionné sur un plastique adhésif particulier (« blue tape », en langue anglaise), comme usuellement pratiqué dans l'industrie des semi-conducteurs. Ensuite, les circuits intégrés sont positionnés un par un sur les supports du circuit formant antenne. Les plaques du circuit intégré sont mises en regard des bornes du circuit formant antenne. De la matière adhésive peut être déposée entre les bornes de connexion du circuit formant antenne avant la mise en place le circuit intégré sur le support. Une

fois la matière adhésive déposée, le circuit est positionné sur le support de manière que les plaques métallique de la puce soient en regard des bornes de connexion du circuit formant antenne. Sous l'effet de la pression exercée, l'adhésif s'étale et recouvre toute la surface de la puce, entre les bornes de connexion du circuit formant antenne. Une liaison capacitive est ainsi réalisée entre chaque plaque métallique et chaque borne de connexion qui lui correspond. La valeur de la capacité obtenue, est proportionnelle à la surface des plaques en regard et à la valeur de la permittivité de la couche d'isolant qui les sépare, et est inversement proportionnelle à l'épaisseur de cette couche d'isolant.

Grâce à l'invention, il n'y a plus de lien de dépendance entre les fournisseurs de circuits intégrés et les fabricant d'objets sans contact. Les coûts de production des objets sans contacts sont considérablement diminués.

REVENDICATIONS

1. Objet portatif sans contact (10) comprenant, d'une part, un circuit intégré (1) comportant, à sa face active, une première couche diélectrique formant couche de passivation (6) et des plages de contact (5) affleurant au travers d'ouvertures (7) de ladite couche de passivation, et, d'autre part, des bornes d'un circuit d'antenne porté par un support (12), caractérisé en ce que ledit circuit comporte en outre des plaques de connexion (8) connectées auxdites bornes (13) du circuit par couplage capacitif, ces plaques de connexion (8) étant positionnées à la surface de la couche de passivation (6) et électriquement connectées aux plages de contact (5).

2. Objet selon la revendication 1, caractérisé en ce que les plaques de connexion (8) sont recouvertes d'une deuxième couche diélectrique (9) dudit circuit intégré (1).

3. Objet selon l'une des revendications 1 ou 2, caractérisé en ce que la longueur et la largeur des plaques de connexion (8) est supérieure à la longueur et la largeur des plages de contact (5).

4. Objet selon l'une des revendications 1, 2 ou 3, caractérisé en ce que la surface des plaques de connexion (8) est au minimum quatre fois supérieure à la surface des plages de contact (5).

5. Objet selon l'une des revendications précédentes, caractérisé en ce que chaque plaque recouvre au maximum deux cinquièmes de la face active du circuit intégré (1).

6. Objet selon l'une des revendications précédentes, caractérisé en ce que la surface du circuit intégré est rectangulaire et présente un ratio longueur sur largeur supérieur à 1,25.

7. Objet selon l'une des revendications précédentes, caractérisé en ce que la couche de passivation (6) est d'épaisseur sensiblement constante, comprise entre 1 et 7 μm .

8. Objet selon l'une des revendications précédentes, caractérisé en ce qu'il est un objet RFID.

9. Objet selon la revendication 8, caractérisé en ce qu'il est un objet RFID UHF.

10. Objet selon l'une des revendications 2 à 9, caractérisé en ce que l'épaisseur de la couche diélectrique (9) est sensiblement constante.

11. Objet selon l'une des revendications précédentes, à communication à champ proche.

12. Circuit intégré (1) pour la fabrication d'un objet portatif sans contact (10) selon l'une des revendications précédentes.

13. Procédé de fabrication d'un objet portatif sans contact (10) selon l'une des revendications 1 à 11, caractérisé en ce qu'il comporte les étapes suivantes selon lesquelles : on fournit des galettes de circuits intégrés (1) portant une couche de passivation (6) munie d'ouvertures auxquelles affleurent des plages de contact (5) ;

on positionne des plaques de connexion (8) à la surface de la couche de passivation (6), de sorte que lesdites plaques (8) soient électriquement connectées aux plages de contact (5); et

on positionne les circuits intégrés (1) sur des supports (12) portant un circuit d'antenne (11) de manière que les plaques de connexion (8) soient disposées au regard de bornes (13) dudit circuit d'antenne.

1/3




FIG. 1




FIG. 2




FIG. 3




FIG. 4

3/3





FIG. 5A
Art Antérieur





FIG. 5B
Art Antérieur





FIG. 6A





FIG. 6B





FIG. 7A
Art Antérieur

FIG. 7B