

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4316760号
(P4316760)

(45) 発行日 平成21年8月19日(2009.8.19)

(24) 登録日 平成21年5月29日(2009.5.29)

(51) Int.Cl.

G06F 17/10 (2006.01)
G09C 1/00 (2006.01)

F 1

G06F 17/10
G09C 1/00S
650Z

請求項の数 1 (全 14 頁)

(21) 出願番号 特願2000-23948 (P2000-23948)
 (22) 出願日 平成12年2月1日 (2000.2.1)
 (65) 公開番号 特開2001-216288 (P2001-216288A)
 (43) 公開日 平成13年8月10日 (2001.8.10)
 審査請求日 平成19年1月31日 (2007.1.31)

(73) 特許権者 396017453
 リコーソフトウェア株式会社
 東京都中央区勝どき 3-12-1
 (74) 代理人 100102587
 弁理士 渡邊 昌幸
 (72) 発明者 段 晓平
 東京都中央区勝どき 3-12-1 フォアフロントタワー リコーシステム開発株式会社内
 (72) 発明者 梁 青
 東京都中央区勝どき 3-12-1 フォアフロントタワー リコーシステム開発株式会社内

最終頁に続く

(54) 【発明の名称】 積和演算方法およびそのプログラムを記録した記録媒体

(57) 【特許請求の範囲】

【請求項 1】

少なくとも初期値加算器と排順器と橙円演算器として機能するCPUを内蔵したICカードにより、Kiを多ビット長2進数列の係数、Piを計算集合とする積和演算式($K_1 P_1 + \dots + K_t P_t$)を演算するため、係数Kiの一部のビット列の内容を判定して分類することにより演算する積和演算方法であって、

橙円曲線上で複数点の積和演算を行う場合に、前記積和演算式($K_1 P_1 + \dots + K_t P_t$)の係数 $K_1 \sim K_t$ を各係数のビット位置をそろえた状態で垂直方向に整列させてマトリックスに配置するとともに、j方向に上位ビットから3ビットずつを2ビット単位でずらしながら分割して配列しビット列k(i, j)を生成し、

前記初期化加算器により、前記生成したビット列k(i, j)をi方向に順次読み出し、該係数Kiの先頭ビット値が1か0かを判定し、1の場合にのみ、そのiに対応するPiについて和をとり、

次に、前記排順器により、前記生成したビット列k(i, j)をj方向に3ビットずつに区切って、前記k(i, j)の最初からの3ビットをi方向にそのパターンを第1分類(000, 111)、第2分類(011, 100)、第3分類(001, 010, 101, 110)の3種類のいずれかに分類し、

前記橙円演算器により、前記排順器による前記分類の結果に基づき、前記3種類のいずれかに分類された全ての3ビットのパターンに対して橙円2倍演算を行い、その結果に対して第2分類の場合にはその3ビットのパターンに対して橙円加算を行い、その結果に対

10

20

して再度、前記3種類のいずれかに分類された全ての3ビットのパターンに対して橙円2倍演算を行い、さらにその結果に対して第3分類の場合にはその3ビットのパターンに対して橙円加算を行い、前記 $k(i, j)$ の最初からの3ビットに対する処理が最後の $i(i = t)$ まで終了したら、次に、前記ビット列 $k(i, j)$ の j 方向の引き続く3ビットに対して、同様の処理を順次繰り返し、前記ビット列 $k(i, j)$ の全てのビットに対する上記処理が終了したら、上記全ての演算結果を加算して積和($K_1 P_1 + \dots + K_t P_t$)を得ることを特徴とする積和演算方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

10

本発明は、暗号の計算や天文学の計算等に利用される積和演算方法とそのプログラムを記録した記録媒体に関し、特に膨大な項数を持つ積和演算を高速に計算することが可能な積和演算方法とそのプログラムを記録した記録媒体に関する。

【0002】

【従来の技術】

積和演算方法の1つとして、ここではコンピュータ暗号の組立てと翻訳(復号化)に使用される積和演算について述べる。暗号系の安全性を計る尺度を暗号強度と呼ぶが、その尺度の1つとして、解読可能な限界データ量(原字数)で表わす強度と、一定基準に対する比較係数で表わす実際的強度とがある。

最近、より小さい鍵サイズで、従来用いられているRSA暗号と同等の安全性が期待できる橙円曲線暗号が注目されている。この橙円曲線暗号は、橙円曲線上の各点 P_1, P_2, \dots, P_t の積和演算($K_1 P_1 + \dots + K_t P_t$)を行うものである。その場合に、曲線上の点の数が多ければ多いほど安全性は高くなるが、この演算を高速に行なうことが要望される。従来は、専用の電子計算機で演算を実行させていた。ここで、 K_i は係数(1から t までの任意の数値)であり、 P_i は1から t までの計算集合である。

20

上記の積和演算($K_1 P_1 + \dots + K_t P_t$)を従来の符号付きバイナリ演算法に基づいて計算する場合を説明する。従来の符号付きバイナリ演算法は、説明に関しては、橙円曲線上の点である演算橙円点が1つのケースしか扱われておらず、 $K_1 P_1 + \dots + K_t P_t$ のような複数点に対しては、各々の演算橙円点に対して K_i 倍の演算を施し、最後に全体の和を取る手法が取られる。従って、従来の符号付きバイナリ演算法で複数の演算橙円点を持つ橙円曲線暗号を演算する場合には、膨大な時間がかかっていた。

30

【0003】

曲線上で複数点の積和の計算において、 $K_1 \dots K_t$ を $2(n+1)$ ビット長の整数とすると、 K_i は図2(a)に示すようなビット列となる。ここで、ビット列長は、 $2(n+1)$ とする。

曲線上の複数底点の積和 Q は、次式(1)となる。

$$Q = K_1 P_1 + \dots + K_t P_t = \sum_{(j=2n+1 \sim 0)} \{ k_{(1, j)} 2^{j-1} \} \times P_1 + \dots + \sum_{(j=2n+1 \sim 0)} \{ k_{(t, j)} 2^{j-1} \} \times P_t \quad \dots \dots \dots \quad (1)$$

上記の手法は、 P_1 の計算集合について K_1 回繰り返し演算した後、 P_2 の計算集合について K_2 回繰り返し演算し、 P_3 の計算集合について K_3 回繰り返し演算する、というように最後まで直列的に計算していく方法である。しかし、これでは極めて時間がかかり過ぎるので、従来も、これより高速に積和計算ができる手法を考えている。その手法は、全部のビットを見ないで一部のビット(ここでは3ビット)のみを取って無駄な計算を省略しようとするものである。

40

すなわち、 K_i の計算集合の演算結果としては3種類($P + Q$, $P - Q$, $2P$)の値しか得られないことが分っている。このうち、+か-かは同じ分類に含まれ、 $P - Q$ は $P + (-Q)$ に含ませることができる。結局、計算集合の演算結果は図8(a)に示す $2P$ の2倍演算と、図8(b)に示す $P_1 + P_2 (= P + Q)$ の加算の2種類となる。(a)は橙円2倍演算器(EA2P)を示し、(b)は橙円加算演算器(EAPQ)を示している。

【0004】

50

図1(b)は、従来の橿円点の積和を計算するアルゴリズムにおいて、係数 K_i ($i = 1 \cdots t$) のビット走査方法を示す図であり、図15はビット走査時の判別方法の説明図である。

従来の走査方法では、図1(b)に示すように、先ず K_1 を係数とする計算集合 P_i について3ビット $2n+1 \sim 2(n-1)+1$ 番目を走査し、それらの入力したビットに対して計算を行い、次に係数 K_1 の次の3ビット $2(n-1)+1 \sim 2(n-2)+1$ 番目を走査し、それらの入力したビットに対して計算を行い、順次1ビット重複させながら3ビットずつ走査を行い、内容を判別してその判別通りの計算を行っていく。 K_1 を係数とする計算集合について走査が終了したならば、次に K_2 を係数とする計算集合について走査、判別、演算を行い、同じようにして、 K_3 を係数とする計算集合、 K_4 を係数とする計算集合、 \cdots K_t の順に直列的に判別を行って、最後にそれらの和を計算して全体の演算を終了する。

【0005】

例えば、 $S = 15 * P_1 + 9 * P_2$ の演算ステップで、仮に $K_1 = 15$ であれば、15の2進数 = B 001111であるから、3ビット毎に走査するビット列は図15に示すように、1回目は[001]、2回目は[111]、3回目は[110]となる。[001]のステップ1～3で計算結果は $S_1 = P_1$ となり、[111]のステップ1～3で計算結果は $4P_1$ となり、[110]のステップ1～3で $15P_1$ となる。次に、9の2進数 = B 001001であるから、3ビット毎に走査するビット列は図15に示すように、1回目は[001]、2回目は[100]、3回目は[010]となる。[001]のステップ1～3で計算結果は P_2 となり、[100]のステップ1～3で計算結果は $2P_2$ となり、[010]のステップ1～3で計算結果は $9P_2$ となる。ステップ7では両者を加算して $S_1 + S_2 = 15P_1 + 9P_2$ となり、これが S の演算結果である。

【0006】

図12は、従来のアルゴリズムのビット走査方法を示すフローチャートである。

先ず、 $i = 1$ とし(ステップ61)、 K_i 、 P_i を入力して(ステップ62)、係数 K_1 の上位から3ビット $K(i, j)$ 、 $k(i, j-1)$ 、 $k(i, j-2)$ (初期値 $j = 2n+1$) を走査し、それらの入力したビットに対して $K_i P_i$ の演算器 (EASP) により計算 (SEP) を行い(ステップ63)、 $i = 1 + 1$ にインクリメントして(ステップ64)、 $i = t$ になるまでこれを繰り返し行う(ステップ65)。

【0007】

図13は、図12における $K_i * P_i$ の演算器 (EASP) の詳細フローチャートである。

先ず、ビット列長 $j = 2n+1$ を設定し(ステップ71)、次に係数 K の値 $k(i, j)$ 、 $k(i, j-1)$ 、 $k(i, j-2)$ を入力する(ステップ72)。そして、入力3ビットに対して橿円演算 (SEP) を行い(ステップ73)、次に $j = j - 2$ にディクリメントして(ステップ74)、 $j = 0$ になるまで(ステップ75)、この演算操作を繰り返し行う。 $j = 0$ になった時点で、全てのビット列の演算が終了したので、 $S = K_i * P_i$ の演算結果を出力する(ステップ76)。

【0008】

図14は、3ビットデータに対応する橿円演算器 (SEP) のフローチャートである。

従来の橿円演算器では、先ず、係数 K_i の3ビット $k(i, j)$ 、 $k(i, j-1)$ 、 $k(i, j-2)$ を入力するとともに(ステップ81)、橿円 P_i を入力する(ステップ82)。次に、演算器 E A 2 P により橿円2倍演算を行う(ステップ83)。次に、入力した3ビット値を判別し(ステップ84)、その3ビットが[000]または[111]であれば橿円2倍演算を行って、 $S = 2S$ とし(ステップ86)、3ビットが[001]、[010]、[101]または[110]であれば橿円2倍演算を行って、 $S = 2S$ とし(ステップ85)、さらに次の3ビットが[001]または[010]であれば橿円加算を行って、 $S = S + P_i$ とし(ステップ89)、また次の3ビットが[101]または[110]であれば橿円減算を行い、 $S = S + (-)P_i$ とする(ステップ90)。

10

20

30

40

50

最初の 3 ビットが [0 1 1] であれば権円加算を行って、 $S = S + P_i$ とし (ステップ 87)、3 ビットが [1 0 0] であれば権円加 (減) 算を行って、 $S = S + (-) P_i$ とし (ステップ 88)、これらの後に権円 2 倍演算を行って、 $S = 2S$ とする (ステップ 91)。

【 0 0 0 9 】

このように、従来の 3 ビットデータに対応する権円演算器の計算では、入力した 3 ビットデータに対して、必ず 2 回の権円 2 倍演算 (EA2P) を行うため、 t 個の 3 ビット列に対する演算では、 $2t$ 回の権円 2 倍演算が必要であった。

すなわち、演算量は、権円 2 倍演算器 (EA2P) の演算回数 = $2t(n+1)$ であり、権円加 (減) 算器 (EAPQ) の演算回数 = $(n+1)t+t-1$ である。

結局、従来の演算方法では、権円 2 倍演算器 (EA2P) の回数 $2t(n+1)$ は、 t の倍数であるため、権円曲線の点数を多くした場合、つまり積和乗算の項数 t が増加したならば、2 倍演算の回数が増加することである。

【 0 0 1 0 】

【発明が解決しようとする課題】

このように、従来の符号付きバイナリ演算法では、全体を直列的に演算するため、演算に時間がかかり過ぎるという問題があった。また、従来による 3 ビットデータに対応する権円演算器では、3 ビットデータ全体を直列的に順次判定していく方法をとっており、その場合の権円 2 倍演算器 (EA2P) の演算回数は $2t(n+1)$ 回であり、また権円加 (減) 算器 (EAPQ) の演算回数は $(n+1)t+t-1$ 回も必要であった。従って、いずれも t の倍数だけ演算回数が増加するため、 t が増加したとき、すなわち、権円暗号の安全性を大にするため t の値を大にした場合には、演算回数が膨大な数になるので、演算時間が膨大となる。

また、暗号アルゴリズムを IC カードに実装する場合に、IC カードは演算能力や記憶容量に限界があるため、膨大な容量のアルゴリズムを実装することには問題があった。

【 0 0 1 1 】

そこで、本発明の目的は、これら従来の課題を解決し、積和演算を行う場合に、権円 2 倍演算の回数を式の項数 t と無関係にして、項数 t を大にした場合でも高速に積和演算を行うことができ、かつ容量の限られた IC カード等の記録媒体にも容易に実装して、積和演算を実行させることができ可能な積和演算方法およびそのプログラムを記録した記録媒体を提供することにある。

【 0 0 1 2 】

【課題を解決するための手段】

上記目的を達成するため、本発明の積和演算方法では、複数点の積和演算 (K1P1 + · · · + KtPt) において、従来のように K_1 を係数とする計算集合について一部のビット (例えば 3 ビット) の走査、判別、計算を行い、次に K_2 、 K_3 、··· K_t の順に直列的に判別および計算を行う方法を採用せずに、少なくとも初期値加算器と排順器と権円演算器として機能する CPU を内蔵した IC カードにより、 K_i を多ビット長 2 進数列の係数、 P_i を計算集合とする積和演算式 ($K_1P_1 + \cdots + K_tP_t$) を演算するため、係数 K_i の一部のビット列の内容を判定して分類することにより演算する積和演算方法であって、権円曲線上で複数点の積和演算を行う場合に、積和演算式 ($K_1P_1 + \cdots + K_tP_t$) の係数 $K_1 \sim K_t$ を各係数のビット位置をそろえた状態で垂直方向に整列させてマトリックスに配置するとともに、 j 方向に上位ビットから 3 ビットずつを 2 ビット単位でずらしながら分割して配列しビット列 $k(i, j)$ を生成し、前記初期化加算器により、前記生成したビット列 $k(i, j)$ を i 方向に順次読み出し、該係数 K_i の先頭ビット値が 1 か 0 かを判定し、1 の場合にのみ、その i に対応する P_i について和をとり、次に、前記排順器により、前記生成したビット列 $k(i, j)$ を j 方向に 3 ビットずつに区切って、前記 $k(i, j)$ の最初からの 3 ビットを i 方向にそのパターンを第 1 分類 (0 0 0, 1 1 1)、第 2 分類 (0 1 1, 1 0 0)、第 3 分類 (0 0 1, 0 1 0, 1 0 1, 1 1 0) の 3 種類のいずれかに分類し、次に、前記権円演算器により、前記排順器によ

10

20

30

40

50

る前記分類の結果に基づき、前記3種類のいずれかに分類された全ての3ビットのパターンに対して橋円2倍演算を行い、その結果に対して第2分類の場合にはその3ビットのパターンに対して橋円加算を行い、その結果に対して再度、前記3種類のいずれかに分類された全ての3ビットのパターンに対して橋円2倍演算を行い、さらにその結果に対して第3分類の場合にはその3ビットのパターンに対して橋円加算を行い、前記k(i, j)の最初からの3ビットに対する処理が最後のi(i=t)まで終了したら、次に、前記ビット列k(i, j)のj方向の引き続く3ビットに対して、同様の処理を順次繰り返し、前記ビット列k(i, j)の全てのビットに対する上記処理が終了したら、上記全ての演算結果を加算して積和(K1P1 + ··· + KtPt)を得ることを特徴としている。

これにより、本発明では、項数の多い積和演算式を少ない実行回数で高速に演算することができ、従って演算にかかる時間も少なくて済む。また、従来のような専用プロセッサの演算能力は不要となり、ICカードの演算能力で橋円曲線の積和演算が可能となり、ICカード等の記録媒体へのアルゴリズムの実装も容易となった。

【0013】

【発明の実施の形態】

以下、本発明の実施例を、図面により詳細に説明する。

図1(a)は、本発明の一実施例を示す積和演算方法のビット走査手順の説明図であり、図2(b)は図1(a)で形成されたマトリックスのビット配列表の図である。

曲線上の複数点の積和演算式($K1P1 + \dots + KtPt$)において、 $K1 \sim Kt$ ごとに図2(b)に示すマトリックスを形成し、係数 $K1 \sim Kt$ を上記ビット列k(i, j)ずつに分割し、係数 $K1$ から Kt までの最初のビット列k(i, j)を垂直方向に走査して、内容を判定し予め定めた分類を行った後に、該分類に基づいて演算を行い、係数 $K1$ から Kt までの次のビット列k(i, j)を垂直方向に走査して、内容を判定し分類した後に該分類に基づいて演算を行い、これを繰り返し実行して、最後に全ての演算結果を加算する。

すなわち、図1(a)に示すように、係数 $K1$ から Kt までの上位3ビット $K1$ の $2n+1 \sim 2(n-1)+1$ を矢印のように縦方向に走査し、それらの3ビットについて入力ビットを分類し、分類したビット列に対して演算を行う。次に、係数 $K1$ から Kt までの最終ビットを重複させた次の3ビット $2(n-1)+1 \sim 2(n-2)+1$ を縦方向に走査し、それらの入力ビットを分類し、分類したビット列に対して演算を行う。さらに係数 $K1$ から Kt までの次の3ビット $2(n-2)+1 \sim 2(n-3)+1$ を縦方向に走査し、演算を行い、順次、同じ動作を繰り返す。最後に、これらの積演算を行って処理を終了する。

曲線上の複数基底点の積和は、次式(2)で表わされる。

$$K1P1 + \dots + KtPt = \sum_{(j=2n+1 \sim 0)} \{ k_{(1, j)} \times P1 + \dots + k_{(t, j)} \times Pt \} \times 2^j \quad \dots \quad (2)$$

【0014】

図3は、本発明の一実施例を示す積和演算のアルゴリズムの基本フローチャートである。

本実施例では、先ず初期値計算(EAIPQ)を行い(ステップ11)、次に最初の項 $j=2n+1$ を設定して(ステップ12)、次に、図5に示す演算を行う排順器(EASORT)により順次演算を行う(ステップ13)。そして、表TA, 表TBを参照しながら、図6に示す演算を行う橋円演算器(EATALL)により演算を行う(ステップ14)。なお、初期値計算を行う初期値加算器(EAIPQ)の詳細については図4に、排順器(EASORT)の詳細については図5に、また橋円演算器(EATALL)の詳細については図6に、それぞれ示されている。

ここまでが、マトリックスのビット列k(i, j)の垂直方向の処理であって、次に、マトリックスの次の3ビットを指定するために、 $j=j-2$ を設定する(ステップ15)。そして、この動作を積和演算の項数が終了するまで、つまり $j=0$ になるまで繰り返し行う(ステップ16)。 $j=0$ になった時点で積演算を行い、処理を終了する(ステップ

10

20

30

40

50

17)。

本実施例においては、橜円2倍演算の回数はtと関係ないため、2倍演算の回数は2(n+1)の固定値である。

【0015】

図4は、図3における初期値加算器(EAIPQ)の詳細フローチャートである。EAIPQ演算器は、本発明のアルゴリズムのメインループ処理に至る前処理を行う演算器である。先ず、入力Ki, Piに初期値i=1を入力して(ステップ21)、i=tであることを確認し(ステップ22)、最初のKiのk(i, 2n+1)=1であるか否かを判別する(ステップ23)。積和演算(K1P1+...+KtPt)を行う場合、演算の種類として必ず橜円2倍演算(2P)が2回発生し、橜円加(減)算(P+Q)が1回発生する。従って、本発明では、2つあるものは1回だけ計算して2倍すればよいので、計算が不要な項を先頭ビットが1か0かで判定するのである。従って、k(i, 2n+1)=1のとき橜円演算器(EAPQ)で計算を行い、S+Pi=Sとする(ステップ24)。一方、k(i, 2n+1)=0のときには計算は不要となるので、iの値をインクリメントしてステップ21に戻る(ステップ25)。

【0016】

図5は、図3における演算順次整列図、すなわち排順器(EASORT)の詳細フローチャートである。

先ず、3ビットのk(i, j), k(i, j-1), k(i, j-2)を入力し、初期値i=1を設定する(ステップ31)。次に、i=tであることを確認して(ステップ32)、入力した3ビットを判断する(ステップ33)。すなわち、3ビットが[000], [111]であれば、何もせずにiを1だけインクリメントし(ステップ36)、また、3ビットが[011], [100]であれば、入力した係数値および係数対応する橜円点で表TAを作成する(ステップ34)。また、3ビットが[001], [010], [101], [110]であれば、入力した係数値および係数対応する橜円点で表TBを作成する(ステップ35)。その後、i=i+1に設定して(ステップ36)、ステップ31に戻る。

【0017】

図6は、図3におけるt個橜円点の演算を行う演算器(EATALL)の詳細フローチャートである。

橜円演算器(EATALL)では、先ず、橜円2倍演算器(EA2P)で全てのパターンの係数値に対して2倍演算を行い(S=2S)(ステップ41)、演算結果Sを次の演算器(EATAB)に入力する。演算器(EATAB)は、表TA(42)からのデータと橜円2倍演算器(EA2P)からの演算結果Sを入力して、演算を行うものであり(ステップ43)、図7に詳細フローが示されている。演算器(EATAB)による演算結果Sは次の橜円2倍演算器(EA2P)に入力される。橜円2倍演算器(EA2P)は、2倍演算を行って(S=2S)、その結果Sを次の演算器(EATAB)に出力する(ステップ44)。演算器(EATAB)には、この演算結果Sと表TB(45)からのデータが入力される。この演算器(EATAB)の動作も前の演算器(EATAB)と同じであって、図7に示されている(ステップ46)。

【0018】

図7は、図6における演算器(EATAB)の詳細フローチャートである。

表TAまたは表TBの橜円点数=Ta, Tbが入力されると(ステップ51)、i=Ta(Tb)であることを確認し(ステップ52)、入力3ビットを判断する(ステップ53)。そして、入力された3ビットが[001], [010], または[011]のときには、橜円点加算器(EAPQ)により加算S=S+Pを行い(ステップ54)、また入力された3ビットが[100], [101], または[110]のときには、橜円点減算器(EAPQ)により減算を行い(ステップ55)、いずれもi=i+1にインクリメントする(ステップ56)。そして、ステップ52に戻って次の3ビットの判断に移る。

【0019】

10

20

30

40

50

図 8 (a) (b) は本発明の方法に利用される部品となる橜円 2 倍演算器、および橜円加(減)算器の定義図である。

橜円 2 倍演算器 (E A 2 P) では、入力として橜円点 P_1 の座標値、出力として橜円点 S の座標値、演算は $S = P_1 + P_2 = 2 P_1$ を行うことを示している。その他に座標値が示されている。橜円加(減)算器 (E A P Q) では、入力として橜円点 P_1 と P_2 の座標値、出力として橜円点 S の座標値、演算は $S = P_1 + P_2$ を行うことを示している。

これらの橜円 2 倍演算器 (E A 2 P) は、図 6 のステップ 4 1 とステップ 4 4 に使用され、また橜円加(減)算器 (E A P Q) は図 4 のステップ 2 4 および図 7 のステップ 5 4 , 5 5 に使用される。

【 0 0 2 0 】

10

本発明の積和演算アルゴリズムにより、曲線上点の積和演算 ($K_1 P_1 + \dots + K_t P_t$) の必要な橜円演算の計算量は、先ず橜円加法では最悪 ($t - 1$) 回であり、また橜円 2 倍演算は $2(n + 1)$ 回である。また、演算インデクス $2j$ と $2j + 1$ に対して係数 K_i の演算ビットは同じものであるため、その演算ビット列に対して、橜円加(減)法演算は 1 回しか行わない。その結果、3ビット判定処理ステップは、最悪 $t(n + 1)$ 回の橜円加(減)算となる。従って、総計実行回数は $(t - 1) + 2(n + 1) + (n + 1)t$ 以下となる。

このように、本発明の演算方法では、従来の演算方法に比べて橜円 2 倍演算回数は $2n(t - 1)$ だけ減少させることができる。

ここで、本発明の積和演算アルゴリズムの特長を記述すると、1ビット [0 0 0] と [1 1 1] に対しては、橜円演算をまとめて行うこと、2 t 個橜円点の和をまとめた後、その結果に対して $2(n + 1)$ 回の橜円 2 倍演算だけ必要であるので、橜円点数 t は橜円 2 倍演算の回数に対して何等影響がないこと、である。

20

【 0 0 2 1 】

図 9 ~ 図 11 は、本発明の積和演算方法と従来方法との効果の比較を示す図である。

図 9 には、従来の拡張符号付きバイナリ法と本発明の積和演算アルゴリズムの計算量(点の加算・2倍演算)の演算回数を示している。点数 t が 1 のときには両者の量は同じであるが、 t の値が多くなるほど両者の差は大となる。最右欄に両者の差が示されている。 $t = 2$ のときの差は $2(n + 1)$ であり、 $t = 3$ のときの差は $4(n + 1)$ である。次に、図 10 には、実装例として 160 (= $2(n + 1)$) ビット長の係数 K_i に対する実際の演算量が示されている。点数 t が 1 のときには両者の演算量は同じであるが、 t の値が多くなるほど両者の差は大となる。最右欄には、両者の比率 = (従来の方法演算量 - 本発明の演算量) / (従来の方法演算量) が示され、 $t = 2$ の場合で 33% の差、 $t = 3$ の場合で 44% の差が示されている。

30

次に、図 11 には、本発明の実装複数橜円点の積和の演算(160ビット)に関する測定時間 (ms) が示されている。

比率 1 は、 $1 - (2 \text{ 点積和演算実測時間}) / (2 \text{ 倍の } 1 \text{ 点演算実測時間})$ を求めた値であり、比率 2 は、 $1 - (3 \text{ 点積和演算実測時間}) / (3 \text{ 倍の } 1 \text{ 点演算実測時間})$ を求めた値である。複数橜円点の積和演算の時間について、本発明では従来の方法よりも 2 点の場合には 29% ~ 36% の範囲で速くなっている。また、3 点の場合には 39% ~ 48% の範囲で速くなっている。

40

【 0 0 2 2 】

図 15 および図 16 は、既存の方法と本発明の方法における演算ステップの比較図であり、図 17 は既存方法と本発明の方法における演算回数における対照図である。

ここでは $S = 15 * P_1 + 9 * P_2$ の演算ステップを比較する。

従来方法である図 15 では、 K_1 と K_2 の演算にステップ 1 ~ 7 が必要となる。図 15 については、先ず $K_1 P_1$ に対して、(0 0 1 1 1 1 1 0) のように直列で橜円演算(ステップ S 1 ~ ステップ S 3)を行い、そして $K_2 P_2$ に対して (0 0 1 1 0 0 0 1 0) のように直列で同じ演算を行い、最後は $S = S_1 + S_2$ より $S = 15 P_1 + 9 P_2$ を計算している。各演算 3 ビットに対しては必ず 2 回の橜円 2 倍演算(図 15 の網掛け部

50

分)が必要である。

一方、本発明の方法は図16に示すように、先ず、K1, K2の先頭ビット(001, 001)に対して、並列で楕円演算(ステップ1~ステップ4)を行い、そして、次の3ビット(111, 100)に対して、並列で同じ演算を行い、このように演算を繰り返す。最後は $S = 15P1 + 9P2$ を計算する。このように、図16の演算は、同列のt(これ例では $t = 2$)個楕円点に対して楕円2倍演算は2回しか行いませんので、図16は図15より楕円2倍演算の回数を減らすことができる(網掛け部分が少なくてよい)。

【0023】

図17には、楕円2倍演算と楕円加(減)算の演算回数の対照が示されている。

楕円2倍演算については、従来の方法は $2t(n+1) = 12$ であるのに対して、本発明の方法は $2(n-1) = 6$ である。従って、これらの差は $2(t-1)(n+1) = 6$ である。

10

次に、楕円加(減)算については、従来の方法は $t(n+1) = 6$ 以下であるのに対して、本発明の方法は $t(n+1) = 6$ 以下である。従って、楕円加(減)算については両者の差は0である。

このように、本発明のアルゴリズムは、既存のアルゴリズムより楕円2倍演算の計算量が減少することが特徴である。従って、ICカードに内蔵されたCPUの演算能力でも十分に演算することが可能であり、その利用分野の拡大が期待できる。

【0024】

なお、図3~図7に示した本発明の方法のアルゴリズムをそれぞれプログラム化して、ICカードは勿論のことCD-ROM等の記録媒体に格納することにより、カード読み取り装置やパソコンの設置された任意の場所で本発明をいつでも実現することができるという利点がある。

20

【0025】

【発明の効果】

以上説明したように、本発明によれば、積和演算を行う場合に、楕円2倍演算の回数を式の項数tと無関係にして、項数tを大にした場合でも高速に積和演算を行うことができる。また、従来は積和演算のために専用プロセッサを必要としていたが、本発明ではステップ数が減少できるので、ICカードで十分に演算が可能となり、演算プログラムを容量の限られたICカードに実装することで、その利用範囲の拡大が図れる。

30

【図面の簡単な説明】

【図1】本発明の一実施例を示す積和演算アルゴリズムの演算方法と比較のために示した従来の方法の説明図である。

【図2】本発明が演算する積和演算のビット列および本発明によりマトリックス状に変換した積和演算のビット配列を示す図である。

【図3】本発明の一実施例を示す積和演算方法の概略動作フローチャートである。

【図4】図3における初期値加算器(EAIPQ)の詳細フローチャートである。

【図5】図3における排順器(EASORT)の詳細フローチャートである。

【図6】図3における演算器(EATAB)の詳細フローチャートである。

【図7】図6における楕円演算器(EATALL)の詳細フローチャートである。

40

【図8】本発明に使用される部品としての楕円2倍演算器(EA2P)および楕円加(減)算器(EAPQ)の定義を示す図である。

【図9】本発明の方法と従来の方法の演算量についての対照を示す図である。

【図10】本発明の方法と従来の方法の160ビット長の場合の演算量の対照を示す図である。

【図11】楕円積和演算の実行時間の対照を示す図である。

【図12】従来の演算アルゴリズムを示すフローチャートである。

【図13】図12における楕円演算器(EASP)の詳細フローチャートである。

【図14】図13における3ビットデータに対応する楕円演算器(SEP)の詳細フローチャートである。

50

【図15】従来のアルゴリズムの演算ステップを示す説明図である。


【図16】本発明のアルゴリズムの演算ステップを示す説明図である。

【図17】本発明の方法と従来の方法の演算回数についての対照を示す図である。


【符号の説明】

E A T P Q ... 初期値計算器、S ... 積和累計値、E A S O R T ... 排順器、
 E A T A L L ... 楕円演算器、E A T A B ... 表Tに関する演算器、
 E A 2 P ... 楕円2倍演算器、E A P Q ... 楕円加(減)算器、
 E A S P ... $K_i * P_i$ の演算器、S E P ... 3ビットデータに対する楕円演算器。

【図1】



(b)



【図2】

(a)


係数 K_1, \dots, K_t のビット配列表

列	$2n+1$	$2n$	\dots	j	\dots	1	0
1	$k(1, 2n+1)$	$k(1, 2n)$	\dots	$k(1, j)$	\dots	$k(1, 1)$	$k(1, 0)$
2	$k(2, 2n+1)$	$k(2, 2n)$	\dots	$k(2, j)$	\dots	$k(2, 1)$	$k(2, 0)$
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
i	$k(i, 2n+1)$	$k(i, 2n)$	\dots	$k(i, j)$	\dots	$k(i, 1)$	$k(i, 0)$
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
t	$k(t, 2n+1)$	$k(t, 2n)$	\dots	$k(t, j)$	\dots	$k(t, 1)$	$k(t, 0)$


(b)

行	$2n+1$	$2n$	\dots	j	\dots	1	0
1	$k(1, 2n+1)$	$k(1, 2n)$	\dots	$k(1, j)$	\dots	$k(1, 1)$	$k(1, 0)$
2	$k(2, 2n+1)$	$k(2, 2n)$	\dots	$k(2, j)$	\dots	$k(2, 1)$	$k(2, 0)$
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
i	$k(i, 2n+1)$	$k(i, 2n)$	\dots	$k(i, j)$	\dots	$k(i, 1)$	$k(i, 0)$
⋮	⋮	⋮	⋮	⋮	⋮	⋮	⋮
t	$k(t, 2n+1)$	$k(t, 2n)$	\dots	$k(t, j)$	\dots	$k(t, 1)$	$k(t, 0)$


【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【図9】

演算量(点の加算・2倍算の回数)の対照表

演2算点数 t	従来の方法	R SK実装方法	二者の差
1	$3(n+1)$	$3(n+1)$	0
2	$6(n+1)+1$	$4(n+1)+1$	$2(n+1)$
3	$9(n+1)+2$	$5(n+1)+2$	$4(n+1)$

【図10】

演算量の対照表(係数長 $Ki = 2(n+1) = 160\text{bit}$ 長の場合)

演算点数個数 t	従来の方法	R SK実装方法	二者の差	比率*
1	240	240	0	0%
2	481	321	160	33%
3	722	402	320	44%

* 比率 = (従来の方法演算量 - R SK実装方法の演算量) / 従来の方法の演算量

【図11】


精円積和演算(160bit)実行時間(ms)

乱数パターン	1点	2点	比率1	3点	比率2
パターン1	413.8	590.9	(2.9%)	766.2	(3.9%)
パターン2	437.8	584.0	(3.4%)	756.4	(4.3%)
パターン3	458.8	593.0	(3.6%)	734.3	(4.7%)
パターン4	439.6	630.3	(2.9%)	747.3	(4.4%)
パターン5	470.0	606.1	(3.6%)	739.4	(4.8%)
平均値	444.0	600.9	(32.3%)	748.7	(44.2%)


比率1 = 1 - (2点積和演算実測時間) / (2倍の1点演算実測時間)

比率2 = 1 - (3点積和演算実測時間) / (3倍の1点演算実測時間)


【図12】



【図13】



【図14】




【図15】

新しいアルゴリズムの計算表

計算アルゴリズムの計算表

計算係数 K 1 = B'001111		0 0 1	1 1 1	1 1 0	K _i P _i
Step 1		S ₁ = 2 * 0 = 0	S ₁ = 2 * S ₁ = 2 P ₁	S ₁ = 2 * S ₁ = 8 P ₁	
Step 2		S ₁ = 2 * S ₁ = 0	S ₁ = 2 * S ₁ = 4 P ₁	S ₁ = 2 * S ₁ = 16 P ₁	
Step 3		S ₁ = S ₁ + P ₁ = P ₁	S ₁ = S ₁ - P ₁ = 15 P ₁	S ₁ = 15 P ₁	
計算係数 K 2 = B'001001	0 0 1	100	0 1 0	0 1 0	
Step 4		S ₂ = 2 * 0 = 0	S ₂ = 2 * S ₂ = 2 P ₂	S ₂ = 2 * S ₂ = 4 P ₂	
Step 5		S ₂ = 2 * S ₂ = 0	S ₂ = S ₂ - 2 = P ₂	S ₂ = 2 * S ₂ = 8 P ₂	
Step 6		S ₂ = S ₂ + P ₂ = P ₂	S ₂ = 2 * S ₂ = 2 P ₂	S ₂ = S ₂ + P ₂ = 9 P ₂	S ₂ = 9 P ₂
Step 7		S = S ₁ + S ₂			1 6 P ₁ + 9 P ₂

【図16】



【図17】

演算回数対照表($t = 2, n = 2$)			
演算方式	① 隅存演算方式	② 新しい演算方式	①-②
横田2倍演算	$2 t (n+1) = 12$	$2 (n+1) = 6$	$2 (t-1) (n+1) = 6$
加減演算	$< t (n+1) = 6$	$< t (n+1) = 6$	0

フロントページの続き

(72)発明者 吉川 博晴

東京都中央区勝どき3-12-1 フォアフロントタワー リコーシステム開発株式会社内

審査官 須田 勝巳

(56)参考文献 特開2000-155526 (JP, A)

森田 光 外2名, 公開鍵系演算の高速化方式, NTT R&D, 社団法人電気通信協会, 1999年11月10日, 第48巻, 第11号, p5-12

原田 俊治 外1名, 効率的なn変数べき乗剩余演算法の提案とその一応用, 電子情報通信学会技術研究報告, 社団法人電子情報通信学会, 1991年11月29日, 第91巻, 第359号, p25-36

(58)調査した分野(Int.Cl., DB名)

G06F 17/00-17/18

G09C 1/00