



(19)
Bundesrepublik Deutschland
Deutsches Patent- und Markenamt

(10) **DE 603 17 226 T2** 2008.07.31

(12) **Übersetzung der europäischen Patentschrift**

(97) **EP 1 552 615 B1**

(51) Int Cl.⁸: **H03M 1/00** (2006.01)

(21) Deutsches Aktenzeichen: **603 17 226.1**

(86) PCT-Aktenzeichen: **PCT/US03/23455**

(96) Europäisches Aktenzeichen: **03 808 941.3**

(87) PCT-Veröffentlichungs-Nr.: **WO 2004/036756**

(86) PCT-Anmeldetag: **29.07.2003**

(87) Veröffentlichungstag

der PCT-Anmeldung: **29.04.2004**

(97) Erstveröffentlichung durch das EPA: **13.07.2005**

(97) Veröffentlichungstag

der Patenterteilung beim EPA: **31.10.2007**

(47) Veröffentlichungstag im Patentblatt: **31.07.2008**

(30) Unionspriorität:

272045 16.10.2002 US

(84) Benannte Vertragsstaaten:

AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LI, LU, MC, NL, PT, RO, SE, SI, SK, TR

(73) Patentinhaber:

Analog Devices Inc., Norwood, Mass., US

(72) Erfinder:

**CARREAU, Gary, Plaistow, NH 03865, US;
AMAZEEN, BRUCE, Ipswich, MA 01938, US**

(74) Vertreter:

HOFFMANN & EITLE, 81925 München

(54) Bezeichnung: **VERFAHREN UND VORRICHTUNG ZUR SPANNUNGSREFERENZERZEUGUNG DURCH LADUNGSUMVERTEILUNG ZUR VERWENDUNG BEI DER ANALOG/DIGITAL-UMSETZUNG**

Anmerkung: Innerhalb von neun Monaten nach der Bekanntmachung des Hinweises auf die Erteilung des europäischen Patents kann jedermann beim Europäischen Patentamt gegen das erteilte europäische Patent Einspruch einlegen. Der Einspruch ist schriftlich einzureichen und zu begründen. Er gilt erst als eingelegt, wenn die Einspruchsgebühr entrichtet worden ist (Art. 99 (1) Europäisches Patentübereinkommen).

Die Übersetzung ist gemäß Artikel II § 3 Abs. 1 IntPatÜG 1991 vom Patentinhaber eingereicht worden. Sie wurde vom Deutschen Patent- und Markenamt inhaltlich nicht geprüft.

Beschreibung

Technisches Gebiet

[0001] Diese Erfindung betrifft geschaltete-Kondensator-Verfahren und ein -Gerät und insbesondere geschaltete-Kondensator-Verfahren und ein -Gerät, die zum Abtasten und/oder Verarbeiten von Signalen verwendet werden.

Verwandter Stand der Technik

[0002] Viele Systeme verwenden geschaltete-Kondensator-Schaltkreise (die Kondensatoren und Schalter verwenden) zum Abtasten und/oder Verarbeiten von Signalen. Zum Beispiel verwenden analog-zu-digital-Umwandler (ADCs – Analog to Digital Converters) oft einen geschalteten-Kondensator-Schaltkreis, um eine analoge Spannung vor einer analog-zu-digital-Umwandlung abzutasten.

[0003] [Fig. 1](#) ist ein Blockdiagramm eines ADC **20** gemäß einem Stand der Technik, der einen geschalteten-Kondensator-Schaltkreis verwendet, um eine analoge Spannung vor einer analog-zu-digital-Umwandlung abzutasten. Der ADC **20** schließt einen geschalteten-Kondensator-Schaltkreis **22** ein, einen Vergleicherschaltkreis **24** (hiernach bezeichnet als Vergleich **24**) und einen Steuer-/Ausgabeschaltkreis **26** (hiernach bezeichnet als Steuerschaltkreis **26**). Der geschaltete-Kondensator-Schaltkreis **22** empfängt eine Differenzeingabespannung, IN+, IN– (die jeweils über Signalleitungen **28**, **30** zugeführt werden) und gibt eine Differenzausgabespannung CP, CN aus. Die Differenzausgabespannung CP, CN wird auf Signalleitungen **32**, **34** jeweils zu dem Vergleich **24** zugeführt, der weiter mit den Versorgungsspannungen VDD und VSS versorgt wird. Die Ausgabe des Vergleichers **24** wird über eine Signalleitung **36** zu dem Steuerschaltkreis **26** zugeführt, der Steuersignale bereitstellt (dargestellt durch CONTROL – Steuerung), die auf Signalleitungen zugeführt werden (dargestellt durch eine Signalleitung **38**), die zu dem geschalteten-Kondensator-Schaltkreis **22** bereitgestellt sind. Der Steuerschaltkreis **26** stellt ebenso ein digitales Multi-Bit-Signal, DOUT, bereit, das die Ausgabe des ADC **20** ist. Das DOUT Signal zeigt ein Verhältnis der Größe des Differenzeingabesignals, IN+, IN–, verglichen zu der Größe einer Differenzreferenzspannung, REF+, REF–, an, die auf Signalleitungen **40**, **42** zugeführt wird.

[0004] [Fig. 2](#) ist ein schematisches Diagramm eines geschalteten-Kondensator-Schaltkreises **22** gemäß einem Stand der Technik. Zur Klarheit ist es angenommen worden, dass der ADC **20** ein 4-Bit-ADC ist. Der Vergleich **24** ist gestrichelt gezeigt. Der geschaltete-Kondensator-Schaltkreis **22** wird aus zwei Schaltkreisteilen **50**, **52**, gebildet. Der erste Teil **50** umfasst die Kondensatoren C1–C4x und die Schalter

S1–S4x, S9. Die Kondensatoren C1–C4 weisen binär-gewichtete Kapazitätswerte C/2, C/4, C/8 bzw. C/16 auf. Der Kondensator C4x weist die gleiche Kapazität wie C4 auf, nämlich C/16, so dass die Summenkapazität von C2–C4x der Kapazität von C1 gleicht. Der zweite Teil **52** schließt die Kondensatoren C5–C8x und die Schalter S5–S8x, S10 ein. Die Kondensatoren C5–C8 weisen binär-gewichtete Kapazitätswerte C/2, C/4, C/8 bzw. C/16 auf. Der Kondensator C8x weist die gleiche Kapazität wie C8 auf, nämlich C/16, so dass die Summenkapazität von C6–C8x der Kapazität von C5 gleicht. Die Kondensatoren C1, C5 sind mit dem LSB des ADC **20** verknüpft. Die Kondensatoren C4, C8 sind mit dem LSB des ADC **20** verknüpft. Die Schalter S1–S10 in dem geschalteten-Kondensator-Schaltkreis **22** werden durch die Steuersignale, CONTROL, gesteuert, die von dem Steuerschaltkreis **26** zugeführt werden.

[0005] [Fig. 3](#) zeigt Zeitsteuersignale, die innerhalb des Steuerschaltkreises **26** verwendet werden. Jedes der Zeitsteuersignale weist zwei logische Zustände auf, die durch erste und zweite Spannungspiegel dargestellt werden. Die Zeitsteuersignale sind auf der gleichen Zeitachse gezeigt, jedoch bedeutet dies nicht, dass eines unterschiedliche Spannungspegel als die anderen erreicht.

[0006] Der Betrieb des ADC ist wie folgt. Während einem Abtastintervall ([Fig. 3](#)) wird der Schalter S9 auf einen geschlossenen Zustand befohlen und die Schalter S1–S4x werden auf einen Zustand befohlen, der jeden der Kondensatoren C1–C4x jeweils mit der Spannung IN+ verbindet, wodurch erlaubt wird, dass die Spannung IN+ (in Bezug auf eine Spannung CM) in jedem der Kondensatoren C1–C4x abgetastet wird. Zusätzlich ist Schalter S10 in einem geschlossenen Zustand und die Schalter S5–S8x sind in einem Zustand, der jeden der Kondensatoren C5–C8x jeweils mit der Spannung IN– verbindet, wodurch erlaubt wird, dass die Spannung IN– (in Bezug auf eine Spannung CM) in jedem der Kondensatoren C5–C8x abgetastet wird. Bei dem Ende des Abtastintervalls ([Fig. 3](#)) werden die Schalter S9, S10 geöffnet, wodurch die Kondensatoren C1–C4x, C5–C8x von der Spannung CM getrennt werden. Ein Umwandlungsintervall ([Fig. 3](#)) folgt dem Abtastintervall ([Fig. 3](#)). Während des Umwandlungsintervalls ([Fig. 3](#)) befiehlt der Steuerschaltkreis **26** Schalter S1–S4x, S5–S8x auf unterschiedliche Zustände gemäß einem Umwandlungsalgorithmus und beobachtet die resultierenden Ausgabesignale von dem Vergleich **24**. Bemerke, dass das Umwandlungsintervall und das Abtastintervall miteinander in einer Zeit nicht überlappen. Schließlich stellt während einem Ausgabeintervall der Steuerschaltkreis **26** ein digitales Multi-Bit-Ausgabesignal DOUT basierend auf Ausgabesignalen bereit, die von dem Vergleich **24** während dem Umwandlungsintervall ([Fig. 3](#)) empfangen werden. Diese Art eines ADC wird im Allgemeinen als

eine Folgeannäherungs-ADC bezeichnet.

[0007] In Ladungsneuverteilungs-Umwandlern ist es notwendig, zu verhindern, dass die Ausgangsspannung CF, CN, über den Versorgungsbereich (d. h. $> VDD$ oder $< VSS$) geht und um die Gestaltung des Vergleichers **24** zu vereinfachen, ist es wünschenswert, sicherzustellen, dass die Spannung des gemeinsamen Modus von CP und CN innerhalb des Bereiches des gemeinsamen Modus des Vergleichers während dem Umwandlungsintervall liegt. Eine Weise dies zu erreichen ist durch ein Angleichen der Größe der Spannung CM an $1/2(VDD + VSS)$, so dass die Differenzeingabespannung IN+, IN- in Bezug auf $1/2(VDD + VSS)$ abgetastet wird. Eine derartige Spannung ist oft leicht verfügbar, d. h. eine Spannung REF+ ist oft ungefähr gleich zu $1/2(VDD + VSS)$. Jedoch ist dies nicht immer der Fall. Zum Beispiel weist in einigen Fällen REF+ eine Größe nahe oder gleich zu VDD auf, was vorteilhaft zum Verbessern des Signal-zu-Rausch-Verhältnisses des ADC ist, jedoch REF+ ungeeignet zur Verwendung als Spannung CM macht.

[0008] Folglich werden zusätzliche Schaltkreise oft verwendet, um eine Spannung gleich zu $1/2(VDD + VSS)$ zu erzeugen.

[0009] [Fig. 4](#) ist ein schematisches Blockdiagramm eines geschalteten-Kondensator-Schaltkreises **62**, der Schaltkreise einschließt, um eine Spannung gleich zu $1/2(VDD + VSS)$ zu erzeugen. Wie in [Fig. 2](#) gezeigt ist der Vergleichers **24** gestrichelt gezeigt. Der geschaltete-Kondensator-Schaltkreis **62** ist identisch zu dem geschalteten-Kondensator-Schaltkreis **22** ([Fig. 1](#)) außer der Hinzufügung von zwei Widerständen R1 und R2, die in Serie zwischen den Versorgungsspannungen VDD, VSS verbunden sind. Die Widerstände R1 und R2 weisen jeder einen Widerstandswert R auf, wodurch die Größe der Spannung, die bei dem Mittenabgriff erzeugt wird, gleich zu $1/2(VDD + VSS)$ ist. Zusätzlich ist es gelehrt worden, andere Spannungen, wie zum Beispiel IN+, IN- oder REF+, REF- statt VDD, VSS zu verwenden und die Widerstände R1 und R2 einzustellen, um die gewünschte Spannung an dem Mittenabgriff zu erzielen. Ein Nachteil dieses Schaltkreises **62** ist, dass die Widerstandskette R1, R2 eine bedeutende Menge an Leistung dissipiert.

[0010] Trotz der Leistungsfähigkeit, die von dem geschalteten-Kondensator-Schaltkreisen gemäß dem Stand der Technik bereitgestellt wird, die oben beschrieben sind, werden andere geschaltete-Kondensator-Schaltkreise zum Abtasten und/oder Verarbeiten von Eingabesignal(en) gesucht.

[0011] Aus EP 0899884 A2 ist ein D/A Umwandler zum Umwandeln eines gegebenen, digitalen Signals in ein analoges Signal bekannt, der eine Vielzahl von

Kondensatoren zum Speichern einer elektrischen Ladung entsprechend einer vorbestimmten Referenzspannung VR+ oder VR- umfasst. Die Referenzspannung wird in Abhängigkeit des digitalen Signals während einem Zeitraum ausgewählt, wenn ein Takt $\Phi 1$ bei einem hohen Pegel ist. Die Schalterauswahl SUG1-SUGi, SB wird verwendet, um jeden aus der Vielzahl von Kondensatoren zwischen einem Eingabeanschluss und einem Ausgabeanschluss eines Operationsverstärkers während einem Zeitraum zu verbinden, wenn ein Takt $\Phi 2$ bei einem hohen Pegel ist. Die Schalter SUG1 bis SUGi werden mit entweder der Referenzspannungsquelle VR+ oder VR- in Abhängigkeit einer Polarität der digitalen Daten Si verbunden. Diese Schalter verbinden VR+ mit einem jeweiligen Kondensator, wenn $\Phi 1$ hoch ist und Si "+1" ist. Umgekehrt wird der Schalter VR- mit einem jeweiligen Kondensator verbunden, wenn $\Phi 1$ hoch ist und Si "-1" ist.

Zusammenfassung der Erfindung

[0012] Gemäß einem Aspekt der vorliegenden Erfindung umfasst ein System einen geschalteten-Kondensator-Schaltkreis einschließlich eines ersten Kondensators, eines zweiten Kondensators und zumindest eines Schalters, wobei der zumindest eine Schalter während einem ersten Zeitintervall wirksam ist, um den ersten Kondensator zwischen einer ersten Signalleitung mit einer ersten Spannung und einer zweiten Signalleitung mit einer zweiten Spannung zu verbinden und den zweiten Kondensator zwischen der ersten Signalleitung mit der ersten Spannung und einer dritten Signalleitung mit einer dritten Spannung zu verbinden, wobei die dritte Spannung unterschiedlich zu der zweiten Spannung ist und der zumindest eine Schalter während einem zweiten Zeitintervall wirksam ist, um den ersten Kondensator parallel mit dem zweiten Kondensator zu verbinden.

[0013] Gemäß einem anderen Aspekt der vorliegenden Erfindung umfasst ein System einen geschalteten-Kondensator-Schaltkreis mit einer Vielzahl von Banken von Kondensatoren und zumindest einen Schalter, wobei jede aus der Vielzahl von Banken von Kondensatoren einen ersten Kondensator und zweiten Kondensator aufweist, wobei der zumindest eine Schalter während einem ersten Zeitintervall wirksam ist, um den ersten Kondensator von jeder Bank zwischen einer ersten Signalleitung mit einer ersten Spannung und einer zweiten Signalleitung mit einer zweiten Spannung zu verbinden und den zweiten Kondensator jeder Bank zwischen der ersten Signalleitung mit der ersten Spannung und der dritten Signalleitung mit einer dritten Spannung zu verbinden, wobei die dritte Spannung unterschiedlich zu der zweiten Spannung ist und der zumindest eine Schalter während einem zweiten Zeitintervall wirksam ist, den ersten Kondensator jeder Bank parallel

mit dem zweiten Kondensator einer derartigen Bank zu verbinden.

[0014] Gemäß einem anderen Aspekt der vorliegenden Erfindung umfasst ein System einen geschalteten-Kondensator-Schaltkreis mit einer ersten Gruppe von Kondensatoren, einer zweiten Gruppe von Kondensatoren und zumindest einem Schalter, wobei die erste Gruppe von Kondensatoren zumindest einen Kondensator aufweist, die zweite Gruppe von Kondensatoren zumindest einen Kondensator aufweist, wobei der zumindest eine Schalter während einem ersten Zeitintervall wirksam ist zu: (1) jeden Kondensator der ersten Gruppe von Kondensatoren zwischen einer ersten Signalleitung mit einer ersten Spannung und einer zweiten Signalleitung mit einer zweiten Spannung zu verbinden und (2) jeden Kondensator der zweiten Gruppe von Kondensatoren zwischen der ersten Signalleitung mit der ersten Spannung und einer dritten Signalleitung mit einer dritten Spannung zu bilden, wobei die dritte Spannung unterschiedlich zu der zweiten Spannung ist und der zumindest eine Schalter während einem zweiten Zeitintervall wirksam ist, jeden Kondensator der ersten Gruppe von Kondensatoren parallel mit jedem Kondensator der zweiten Gruppe von Kondensatoren zu verbinden.

[0015] Gemäß einem anderen Aspekt der vorliegenden Erfindung umfasst ein Verfahren ein Verbinden während einem ersten Zeitintervall eines ersten Kondensators zwischen einer ersten Signalleitung mit einer ersten Spannung und einer zweiten Signalleitung mit einer zweiten Spannung, eines zweiten Kondensators zwischen der ersten Signalleitung und einer dritten Signalleitung mit einer dritten Spannung, wobei die dritte Spannung unterschiedlich zu der zweiten Spannung ist und ein Verbinden während einem zweiten Zeitintervall des ersten Kondensators parallel mit dem zweiten Kondensator.

[0016] Gemäß einem anderen Aspekt der vorliegenden Erfindung umfasst ein System eine Vorrichtung zum Verbinden während einem ersten Intervall eines ersten Kondensators zwischen einer ersten Signalleitung mit einer ersten Spannung und einer zweiten Signalleitung mit einer zweiten Spannung und zum Verbinden während dem ersten Intervall eines zweiten Kondensators zwischen der ersten Signalleitung mit der ersten Spannung und einer dritten Signalleitung mit einer dritten Spannung, wobei die dritte Spannung unterschiedlich zu der zweiten Spannung ist; und eine Vorrichtung zum Verbinden während einem zweiten Intervall des ersten Kondensators parallel zu dem zweiten Kondensator.

[0017] Gemäß einem anderen Aspekt der vorliegenden Erfindung umfasst ein System einen geschalteten-Kondensator-Schaltkreis mit einer ersten Gruppe von Kondensatoren, einer zweiten Gruppe

von Kondensatoren und zumindest einem Schalter, wobei die erste Gruppe von Kondensatoren zumindest einen Kondensator aufweist, die zweite Gruppe von Kondensatoren zumindest einen Kondensator aufweist, wobei der zumindest eine Schalter während eines ersten Zeitintervalls wirksam ist: (1) zumindest einen Kondensator der ersten Gruppe von Kondensatoren zwischen einer ersten Signalleitung mit einer ersten Spannung und einer zweiten Signalleitung mit einer zweiten Spannung zu verbinden und (2) zumindest einen Kondensator der zweiten Gruppe von Kondensatoren zwischen der ersten Signalleitung mit der ersten Spannung und einer dritten Signalleitung mit einer dritten Spannung zu verbinden, wobei die dritte Spannung unterschiedlich zu der zweiten Spannung ist und der zumindest eine Schalter während einem zweiten Zeitintervall wirksam ist, den zumindest einen Kondensator der ersten Gruppe mit dem zumindest einen Kondensator der zweiten Gruppe derart zu verbinden, dass die Spannung über den zumindest einen Kondensator der ersten Gruppe und die Spannung über den zumindest einen Kondensator der zweiten Gruppe gleich zueinander werden.

Kurze Beschreibung der Zeichnungen

[0018] [Fig. 1](#) ist ein schematisches Blockdiagramm eines analog-zu-digital-Umwandlers (ADC) gemäß dem Stand der Technik, der einen geschalteten-Kondensator-Schaltkreis einschließt;

[0019] [Fig. 2](#) ist ein schematisches Diagramm des geschalteten-Kondensator-Schaltkreises aus [Fig. 1](#);

[0020] [Fig. 3](#) stellt Zeitsteuersignale dar, die in dem Steuerschaltkreis aus [Fig. 1](#) verwendet werden;

[0021] [Fig. 4](#) ist ein schematisches Diagramm eines anderen geschalteten-Kondensator-Schaltkreises gemäß dem Stand der Technik;

[0022] [Fig. 5](#) ist ein schematisches Diagramm eines geschalteten-Kondensator-Schaltkreises gemäß einer Ausführungsform der vorliegenden Erfindung;

[0023] [Fig. 6](#) stellt Zeitsteuersignale dar, die bei der Steuerung des geschalteten-Kondensator-Schaltkreises aus [Fig. 5](#) verwendet werden;

[0024] [Fig. 7](#) ist ein Blockdiagramm eines ADC mit einem geschalteten-Kondensator-Schaltkreis gemäß einer Ausführungsform der vorliegenden Erfindung;

[0025] [Fig. 8](#) ist ein schematisches Diagramm einer Ausführungsform des geschalteten-Kondensator-Schaltkreises aus [Fig. 7](#);

[0026] [Fig. 9](#) stellt Zeitsteuersignale dar, die in einer Ausführungsform des Steuerschaltkreises auf [Fig. 7](#)

verwendet werden;

[0027] **Fig. 10** ist ein schematisches Diagramm einer anderen Ausführungsform des geschalteten-Kondensator-Schaltkreises aus **Fig. 7**;

[0028] **Fig. 11** ist ein schematisches Diagramm einer anderen Ausführungsform des geschalteten-Kondensator-Schaltkreises aus **Fig. 7**;

[0029] **Fig. 12** ist ein schematisches Diagramm einer anderen Ausführungsform des geschalteten-Kondensator-Schaltkreises aus **Fig. 7**; und

[0030] **Fig. 13** ist ein schematisches Diagramm eines geschalteten-Kondensator-Schaltkreises gemäß einer Ausführungsform der vorliegenden Erfindung.

Detaillierte Beschreibung

[0031] **Fig. 5** ist ein schematisches Diagramm eines geschalteten-Kondensator-Schaltkreises **80** gemäß einer Ausführungsform der vorliegenden Erfindung. Der geschaltete-Kondensator-Abtastschaltkreis **80** umfasst die Kondensatoren C10A, C10B und die Schalter S11–S14. Eine Spannung IN wird von einem Anschluss **82** zugeführt, der mit einem ersten Anschluss **84** eines Schalters S11 verbunden ist. Ein zweiter Anschluss **86** eines Schalters S11 wird mit einer ersten Platte eines Kondensators C10A und mit einer ersten Platte eines Kondensators C10B verbunden. Eine zweite Platte eines Kondensators C10A ist mit einem ersten Anschluss **88** eines Schalters S12 gekoppelt, dessen zweiter Anschluss **90** mit einem Anschluss **92** gekoppelt ist, der eine Spannung V1 zuführt. Eine zweite Platte eines Kondensators C10B ist mit einem ersten Anschluss **94** eines Schalters S13 gekoppelt, dessen zweiter Anschluss **96** mit einem Anschluss **98** gekoppelt ist, der eine Spannung V2 zuführt (nicht gleich zu V1). Der Schalter S14 weist erste und zweite Anschlüsse **100**, **102** auf, wobei der erste Anschluss **100** mit der zweiten Platte des Kondensators C10B gekoppelt ist, der zweite Anschluss **102** mit der zweiten Platte des Kondensators C10B gekoppelt ist.

[0032] In dieser Ausführungsform umfassen die Schalter S11–S14 Schalter vom "Spannungs-kurz-schließenden" Typ, die durch Zeitsteuersignale P4–P6 gesteuert werden, die in **Fig. 6** gezeigt sind. Jedes der Zeitsteuersignale P4–P6 weist zwei logische Zustände auf, die von ersten und zweiten Spannungspegeln dargestellt werden. Die Zeitsteuersignale P4–P6 sind auf der gleichen Zeitachse gezeigt. Dies bedeutet jedoch nicht, dass eines unterschiedlichen Spannungspegel als die anderen erreicht.

[0033] Der Betrieb des geschalteten-Kondensator-Schaltkreises **80** ist wie folgt. Während einem ersten Teil **110** eines Abtastintervalls (**Fig. 6**) wird der

Schalter S11 auf einen geschlossenen Zustand befohlen, um die erste Platte jedes der Kondensatoren C10A, C10B mit dem Anschluss zu verbinden, der die Eingabespannung IN zuführt. Ebenso werden die Schalter S12, S13 auf einen geschlossenen Zustand befohlen, um dadurch die zweite Platte der Kondensatoren C10A, C10B mit den Anschlüssen zu verbinden, die V1 bzw. V2 zuführen. In dieser Konfiguration wird eine Spannung IN (in Bezug auf V1) in dem Kondensator C10A abgetastet und (in Bezug auf V2) in dem Kondensator C10B abgetastet.

[0034] Während einem zweiten Teil **112** des abtastenden Intervalls (**Fig. 6**) werden die Schalter S12, S13 auf einen offenen Zustand befohlen, wodurch die zweite Platte der Kondensatoren C10A, C10B von den Anschlüssen getrennt wird, die V1 bzw. V2 zuführen.

[0035] Während einem dritten Teil **114** des abtastenden Intervalls (**Fig. 6**) wird der Schalter S14 auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte des Kondensators C10A mit der zweiten Platte des Kondensators C10B verbunden wird. Dadurch werden der Kondensator C10A und C10B parallel zueinander gelegt.

[0036] Falls die Kondensatoren C10A, C10B jeder einen Kapazitätswert von C/2 aufweisen, weist in diesem Zustand die zweite Platte jedes der Kondensatoren C10A, C10B eine Spannung von $1/2(V_{DD} + V_{SS})$ auf und der Betrag einer Ladung, die von jedem der Kondensatoren C10A, C10B gespeichert ist, ist gleich zu jenem, der von den Kondensatoren C10A, C10B gespeichert worden wäre, wenn die Spannung IN in Bezug auf $1/2(V_{DD} + V_{SS})$ abgetastet worden wäre.

[0037] Falls demgemäß V1, V2 gleich zu VSS bzw. VDD sind, ist die Spannung an der zweiten Platte jedes der Kondensatoren C10A, C10B gleich zu $1/2(V_{DD} + V_{SS})$ und der Betrag einer Ladung, die von jedem der Kondensatoren C10A, C10B gespeichert wird, ist gleich zu jenem der durch die Kondensatoren C10A, C10B gespeichert worden wäre, wenn die Spannung IN in Bezug auf $1/2(V_{DD} + V_{SS})$ abgetastet worden wäre. Dieses Ergebnis ist gleich zu jenem, das von den geschalteten-Kondensator-Schaltkreisen **22** (**Fig. 2**), **62** (**Fig. 4**) gemäß dem Stand der Technik erhalten wird, was zu verhindern hilft, dass die Größe der Spannungen CP, CN über einen Versorgungsbereich (z. B. $> V_{DD}$ oder $< V_{SS}$) geht, dennoch gibt es keine Erforderlichkeit, den geschalteten-Kondensator-Schaltkreis **80** mit einer Spannung gleich zu $1/2(V_{DD} + V_{SS})$ zu versorgen.

[0038] In einigen Ausführungsformen umfasst ein Schalter S12 ein NMOS-Gerät, ein Schalter S13 umfasst ein PMOS-Gerät und ein Schalter S14 umfasst ein CMOS-Gerät, obwohl alle anderen Typen von

Schaltern ebenso verwendet werden können.

[0039] [Fig. 7](#) ist ein Blockdiagramm eines ADC **120** mit einem geschalteten-Kondensator-Schaltkreis gemäß einer Ausführungsform der vorliegenden Erfindung. Der ADC **120** umfasst zwei Schaltkreisteile **122**, **123**. Der erste Schaltkreisteil umfasst einen geschalteten-Kondensator-Schaltkreis **122**. Der zweite Schaltkreisteil **123** umfasst einen Vergleicherschaltkreis **124** (hiernach bezeichnet als Vergleich **124**) und einen Steuer-/Ausgabeschaltkreis **126** (hiernach bezeichnet als Steuerschaltkreis **126**). Der geschaltete-Kondensator-Schaltkreis **122** empfängt eine Differenzeingabespannung, IN+, IN- (die jeweils über Signalleitungen **128**, **130** zugeführt wird), eine Differenzreferenzspannung, REF+, REF- (die auf den Signalleitungen **140**, **142** zugeführt wird) und Versorgungsspannungen VDD und VSS (die jeweils auf Signalleitungen **144**, **146** zugeführt werden). Der geschaltete-Kondensator-Schaltkreis **122** erzeugt eine Differenzausgabespannung CP, CN, die jeweils auf Signalleitungen **132**, **134** zu dem Vergleich **124** zugeführt wird. Die Ausgabe des Vergleichs **124** wird über eine Signalleitung **136** zu dem Steuerschaltkreis **126** zugeführt, der Steuersignale bereitstellt (dargestellt durch CONTROL), die auf Signalleitungen zugeführt werden (dargestellt durch eine Signalleitung **138**), die zu dem geschalteten-Kondensator-Schaltkreis **122** bereitgestellt ist. Der Steuerschaltkreis **126** stellt ebenso ein digitales Multi-Bit-Signal, DOUT, bereit, das die Ausgabe des ADC **120** ist. Das DOUT-Signal zeigt ein Verhältnis der Größe des Differenzeingabesignals, IN+, IN- verglichen mit der Größe der Differenzspannung, REF+, REF- an.

[0040] [Fig. 8](#) ist ein schematisches Diagramm einer Ausführungsform des geschalteten-Kondensator-Schaltkreises **122**. Diese Ausführungsform des geschalteten-Kondensator-Schaltkreises **122** umfasst zwei Schaltkreisteile **150**, **152**. Der erste Schaltkreis **150** umfasst eine Vielzahl von Kondensatorbänken C101–C104x und die Schalter S101–S104x, S109A–S109B, S111. Jede Kondensatorbank umfasst zwei Kondensatoren. Zum Beispiel umfasst die Kondensatorbank C101 die Kondensatoren C101A, C101B. Die Kondensatorbank C103 umfasst die Kondensatoren C103A, C103B. Die Kondensatorbank C104 umfasst die Kondensatoren C104A, C104B.

[0041] Die Kapazität jeder Kondensatorbank ist gleich der Summe der Kapazitätswerte in jener bestimmten Bank. Zum Beispiel ist die Kapazität der Kondensatorbank C101 gleich zu C/2 (d. h. C/4 + C/4). Die Kondensatorbänke C101–C104 können binär-gewichtete Kapazitätswerte C/2, C/4, C/8 bzw. C/16 aufweisen, wie gezeigt, sind jedoch nicht auf diese begrenzt. Zusätzlich kann die Kondensatorbank C104x einen Kapazitätswert gleich zu C104 aufweisen, wie gezeigt, so dass die Summenkapazi-

tät der Kondensatorbänke C102–C104x jener von C104 gleicht, jedoch nicht auf eine derartige begrenzt ist.

[0042] Der zweite geschaltete-Kondensator-Schaltkreis **152** umfasst Kondensatorbänke C105–C108x und die Schalter S105–S108x, S110A–S110B, S112. Die bei den Kondensatorbänken C101–C104 umfasst jede Kondensatorbank zwei Kondensatoren. Die Kondensatorbänke C105–C108 können binär-gewichtete Kapazitätswerte C/2, C/4, C/8 bzw. C/16 aufweisen, wie gezeigt, jedoch sind nicht auf derartige begrenzt. Zusätzlich kann die Kondensatorbank C108x einen Kapazitätswert gleich zu C108 aufweisen, wie gezeigt, so dass die Summenkapazität der Kondensatorbänke C106–C108x jener von C105 gleicht, jedoch nicht auf eine derartige begrenzt ist.

[0043] Die Schalter in dem geschalteten-Kondensator-Schaltkreis **122** werden durch die Steuersignale, CONTROL, gesteuert, die von dem Steuerschaltkreis **126** zugeführt werden.

[0044] Die Schalter S101–S108x sind identisch zueinander. Jeder weist drei Betriebszustände auf. Zum Beispiel verbindet der Schalter S101 die verknüpfte Kondensatorbank C101 mit IN+, REF+ oder REF-. Der Schalter S105 verbindet die verknüpfte Kondensatorbank C105 mit IN-, REF+ oder REF- usw.

[0045] [Fig. 9](#) zeigt Zeitsteuersignale P7–P9, die innerhalb des Steuerschaltkreises **126** verwendet werden. Jedes der Zeitsteuersignale P7–P9 weist zwei logische Zustände auf, die durch erste und zweite Spannungspegel dargestellt werden. Diese Zeitsteuersignale sind lediglich darstellerisch, falls jene tatsächlich verwendet werden; insbesondere werden Zweizustands-Signale der Einfachheit halber verwendet, selbst wenn ein Dreizustands-Schalter gesteuert wird und jede Beliebigkeit wird aus der expliziten Erklärung oder dem Zusammenhang der Verwendung ersichtlich. Die Zeitsteuersignale P7–P9 sind auf der Zeitachse gezeigt, jedoch bedeutet dies nicht, dass eines einen unterschiedlichen Spannungspegel als die anderen erreicht.

[0046] Der Betrieb ist wie folgt. Während einem ersten Teil eines Abtastintervalls **180** ([Fig. 9](#)) werden die Schalter S101–S104x auf einen Zustand befohlen, der jeweils jede der Kondensatorbänke C101–C104x mit der Spannung IN+ verbindet. Der Schalter S109A wird auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte jedes der Kondensatoren C101A–C104xA mit VSS verbunden wird. Der Schalter S109B wird auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte jedes der Kondensatoren C101B–C104xB mit der Spannung VDD verbunden wird. In dieser Konfiguration wird die Spannung IN+ (in Bezug auf die Spannung VSS) in jedem

der Kondensatoren C101A–C104xA abgetastet und (in Bezug auf die Spannung VDD) in jedem der Kondensatoren C101B–C104xB abgetastet. Zusätzlich werden die Schalter S105–S108x auf einen Zustand befohlen, der jede der Kondensatorbänke C105–C108x jeweils mit der Spannung IN– verbindet. Der Schalter S110A wird auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte jedes der Kondensatoren C105A–C108xA mit VSS verbunden wird. Der Schalter S110B wird auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte jedes der Kondensatoren C105B–C108xB mit der Spannung VDD verbunden wird. Bei dieser Konfiguration wird die Spannung IN– (in Bezug auf die Spannung VSS) in jedem der Kondensatoren C105A–C108xA abgetastet und (in Bezug auf die Spannung VDD) in jedem der Kondensatoren C105B–C108xB abgetastet.

[0047] Während einem zweiten Teil des abtastenden Intervalls **182** ([Fig. 9](#)) werden die Schalter S109A–S110A, S109B–S110B gleichzeitig auf einen offenen Zustand befohlen, wodurch die zweite Platte der Kondensatoren C101A–C108xA, C101B–C108xB jeweils von den Anschlüssen getrennt wird, die VSS und VDD zuführen.

[0048] Während einem dritten Abtastintervalls **184** ([Fig. 9](#)) wird der Schalter S111 auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte der Kondensatoren C101A–C104xA mit der zweiten Platte der Kondensatoren C101B–C104xB verbunden wird. In dieser Konfiguration ist die zweite Platte jedes dieser Kondensatoren C101A–C104xA, C101B–C104xB gleich zu $1/2(VDD + VSS)$ und der Betrag einer Ladung, die von jedem der Kondensatoren C101A–C104xA, C101B–C104xB gespeichert wird, ist gleich zu jenem, der von den Kondensatoren C101A–C104xA, C101B–C104xB gespeichert worden wäre, wenn die Spannung IN+ in Bezug auf $1/2(VDD + VSS)$ abgetastet worden wäre. Zusätzlich wird Schalter S112 auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte der Kondensatoren C105A–C108xA mit der zweiten Platte der Kondensatoren C105B–C108xB verbunden wird. In dieser Konfiguration sind die zweiten Platten jedes Kondensators C105A–C108xA, C105B–C108xB gleich zu $1/2(VDD + VSS)$ und der Betrag einer Ladung, die von jedem der Kondensatoren C105A–C108xA, C105B–C108xB gespeichert wird, ist gleich zu jenem, der von den Kondensatoren C105A–C108xA, C105B–C108xB gespeichert worden wäre, wenn die Spannung IN– in Bezug auf $1/2(VDD + VSS)$ abgetastet worden wäre.

[0049] Ein Umwandlungsintervall **186** ([Fig. 9](#)) folgt dem Abtastintervall. Während des Umwandlungsintervalls **186** befiehlt der Steuerschaltkreis **126** die Schalter S101–S104x, S105–S108x auf unterschiedliche Zustände gemäß einem Umwandlungsalgorithmus

und beobachtet die resultierenden Ausgabesignale von dem Vergleichsblock **124**. Schließlich stellt während einem Ausgabeintervall **188** ([Fig. 9](#)) der Steuerschaltkreis **126** ein digitales Multi-Bit-Ausgabesignal DOUT basierend auf Ausgabesignalen bereit, die von dem Vergleichsblock **124** während dem Umwandlungsintervall **186** ([Fig. 9](#)) empfangen werden. Die digitale Multi-Bit-Ausgabe kann in Form von parallelen Daten sein, z. B. mittels einer Vielzahl von Signalleitungen bereitgestellt, von seriellen Daten, z. B. mittels einer einzelnen Signalleitung bereitgestellt oder jeder Kombination aus diesen, z. B. einigen Parallelen der Daten und einigen seriellen Daten.

[0050] Obwohl jede der Kondensatorbänke mit zwei Kondensatoren gezeigt ist, können die Kondensatorbänke irgendeine Anzahl von Kondensatoren aufweisen. Darüber hinaus müssen die Kondensatoren innerhalb einer Kondensatorbank nicht zueinander im Wert identisch sein. Darüber hinaus ist, obwohl die obigen Ausführungsformen eine Spannung zeigen, die effektiv in Bezug auf $1/2(VDD + VSS)$ abgetastet wird, die vorliegende Erfindung nicht auf derartiges begrenzt. Zum Beispiel können andere Ausführungsformen effektiv eine Spannung in Bezug auf jede Spannung oder Spannungen abtasten.

[0051] Obwohl die Eingaben des Vergleichers **124** verbunden mit dem geschalteten-Kondensator-Schaltkreis **122** während dem Abtastintervall ([Fig. 9](#)) gezeigt sind, ist eine derartige Verbindung während dem Abtastintervall nicht erforderlich. Zum Beispiel sind in einigen Ausführungsformen die Eingaben des Vergleichers **124** von dem geschalteten-Kondensator-Schaltkreis während dem Abtastintervall getrennt und können oder können nicht mit einem anderen Anschluss verbunden werden (der eine andere Spannung zuführen kann).

[0052] [Fig. 10](#) ist ein schematisches Diagramm einer anderen Ausführungsform des geschalteten-Kondensator-Schaltkreises **122**. Diese Ausführungsform des geschalteten-Kondensator-Schaltkreises **122** umfasst zwei Schaltkreisteile **250**, **252**. Der erste Schaltkreisteil **250** umfasst eine Vielzahl von Kondensatoren C201–C204x und Schalter S201–S204x, S209A– bis S209B. Die Kondensatoren C201–C204 können binär-gewichtete Kapazitätswerte C/2, C/4, C/8 bzw. C/16 aufweisen, wie gezeigt, jedoch sind nicht auf derartige begrenzt. Zusätzlich kann der Kondensator C204x eine Kapazität gleich zu jener von C204 aufweisen, wie gezeigt, so dass die Summenkapazität von C202–C204x jener von C201 gleicht, jedoch nicht auf derartige begrenzt ist. Der zweite Schaltkreisteil **252** umfasst eine Vielzahl von Kondensatoren C205–C208x und Schaltern S205–S208x, S210A–S210B. Die Kondensatoren C205–C208 können binär-gewichtete Kapazitätswerte C/2, C/4, C/8 bzw. C/16 aufweisen, wie gezeigt, jedoch sind nicht auf derartige begrenzt. Zusätzlich

kann der Kondensator C208x eine Kapazität gleich zu jener von C208 aufweisen, wie gezeigt, so dass die Summenkapazität von C206–C208x jener von C205 gleicht, jedoch nicht auf eine derartige begrenzt ist.

[0053] Der Betrieb dieser Ausführungsform des geschalteten-Kondensator-Schaltkreises **122** ist wie folgt. Während einem ersten Teil eines Abtastintervalls **180** ([Fig. 9](#)) werden die Schalter S201–S204x auf einen Zustand befohlen, der jeweils jeden der Kondensatoren C201–C204x des ersten Schaltkreisteils **250** mit der Spannung IN+ verbindet. Der Schalter S209A wird auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte jedes einer ersten Gruppe dieser Kondensatoren, d. h. die Kondensatoren C202–C204x, mit VSS verbunden wird. Der Schalter S209B wird auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte einer zweiten Gruppe dieser Kondensatoren, d. h. Kondensator C201, mit der Spannung VDD verbunden wird. In dieser Konfiguration wird die Spannung IN+ (in Bezug auf eine Spannung VSS) in jeder der ersten Gruppe von Kondensatoren abgetastet, d. h. den Kondensatoren C202–C204x und (in Bezug auf eine Spannung VDD) in der zweiten Gruppe von Kondensatoren abgetastet, d. h. dem Kondensator C201. Zusätzlich werden die Schalter S205–S208x auf einen Zustand befohlen, der jeden der Kondensatoren C205–C208x in dem zweiten Schaltkreisteil **252** jeweils mit der Spannung IN– verbindet. Der Schalter S210A wird auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte jeder einer ersten Gruppe jener Kondensatoren, d. h. C206–C208x, mit VSS verbunden wird. Der Schalter S210B wird auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte einer zweiten Gruppe jener Kondensatoren, d. h. C205, mit der Spannung VDD verbunden wird. In dieser Konfiguration wird die Spannung IN– (in Bezug auf die Spannung VSS) in jedem der Kondensatoren C206–C208x abgetastet und (in Bezug auf die Spannung VDD) im Kondensator C205 abgetastet.

[0054] Während einem zweiten Teil eines Abtastintervalls **182** ([Fig. 9](#)) werden die Schalter S209A–S210A, S209B–S210B gleichzeitig auf einen offenen Zustand befohlen, wodurch die zweite Platte der Kondensatoren C201–C208x von den Anschlüssen getrennt wird, die VSS und VDD zuführen.

[0055] Während einem dritten Teil eines Abtastintervalls **184** ([Fig. 9](#)) wird der Schalter S211 auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte des Kondensators C201 mit der zweiten Platte der Kondensatoren C202–C204x verbunden wird. In dieser Konfiguration sind die zweiten Platten jedes dieser Kondensatoren C201–C204x gleich zu $1/2(VDD + VSS)$ und der Betrag einer Ladung, die von jedem der Kondensatoren C201–C204x gespeichert wird, ist gleich zu jenem, der durch die Kondensatoren C205–C208x gespeichert worden wäre, wenn die Spannung IN– in Bezug auf $1/2(VDD + VSS)$ abgetastet worden wäre.

satoren C201–C204x gespeichert worden wäre, wenn die Spannung IN+ in Bezug auf $1/2(VDD + VSS)$ abgetastet worden wäre. Zusätzlich wird der Schalter S212 auf einen geschlossenen Zustand befohlen, wodurch die zweite Platte des Kondensators C205 mit der zweiten Platte der Kondensatoren C206–C208x verbunden wird. In dieser Konfiguration sind die zweiten Platten jedes dieser Kondensatoren C205–C208x gleich zu $1/2(VDD + VSS)$ und der Betrag einer Ladung, die von jedem der Kondensatoren C205–C208x gespeichert wird, ist gleich zu jenem, der durch die Kondensatoren C205–C208x gespeichert worden wäre, wenn die Spannung IN– in Bezug auf $1/2(VDD + VSS)$ abgetastet worden wäre.

[0056] Obwohl die unterschiedlichen Ausführungsformen des geschalteten-Kondensator-Schaltkreises **122**, die oben gezeigt sind, jede eine unterschiedliche Differenzkonfiguration aufweisen, ist die vorliegende Erfindung nicht auf derartiges begrenzt. Daher können einige Ausführungsformen eine unsymmetrische Konfiguration verwenden. Zum Beispiel zeigen die [Fig. 11](#), [Fig. 12](#) weitere Ausführungsformen des geschalteten-Kondensator-Schaltkreises aus [Fig. 7](#). Die Ausführungsform aus [Fig. 11](#) ist identisch zu der Ausführungsform aus [Fig. 8](#), außer dass die Ausführungsform aus [Fig. 11](#) eine unsymmetrische Konfiguration ist, um eine einpolige Eingabe IN zu empfangen. Die Ausführungsform aus [Fig. 12](#) ist identisch zu der Ausführungsform aus [Fig. 10](#), außer dass die Ausführungsform aus [Fig. 12](#) eine unsymmetrische Konfiguration ist, um eine einpolige Eingabe IN zu empfangen.

[0057] Der Begriff "Schalter", wie dieser hierin verwendet wird, ist als jede Art eines Schalters definiert. Ein Schalter kann ein oder mehrere Elemente umfassen, die als ein Schalter funktionieren. Zum Beispiel kann ein Schalter ein oder mehrere aktive Elemente (zum Beispiel einen oder mehrere Transistoren) umfassen, ist jedoch nicht darauf begrenzt und kann jedoch braucht nicht MOS-Technologie zu verwenden.

[0058] Der Begriff "Kondensator", wie hierin verwendet, ist als jede Art eines Kondensators definiert. Ein Kondensator kann ein oder mehrere Elemente umfassen, die eine Kapazität bereitstellen. Zum Beispiel kann ein Kondensator Metall-, Polysilicium- und doppeltes Polysilicium-, Metall-Metall-, Metall-Poly-, Poly-Diffusions-, Halbleiter-, Sperrschichtkondensatoren, Parallelplatten-Technologie, benachbarte Leiter, Randkondensatoren und/oder irgendeine Kombination aus diesen umfassen, ist jedoch nicht darauf begrenzt.

[0059] Obwohl die oben beschriebenen Kondensatorbänke binärgewichtete Kapazitätswerte aufweisen, ist dies keine Anforderung. Zum Beispiel können einige Ausführungsformen vier Kondensatorbänke mit gleich-gewichteten Kapazitätswerten aufweisen,

z. B. C/4, C/4, C/4, C/4.

[0060] Obwohl darüber hinaus das DOUT-Signal, das oben beschrieben ist, ein Verhältnis der Größe des Eingangssignals, IN+, IN−, verglichen mit der Größe der Differenzreferenzspannung, REF+, REF−, anzeigt, sind ADCs nicht auf derartiges begrenzt. Zum Beispiel kann ein DOUT-Signal einfach einen Wert darstellen, der sich auf z. B. proportional zu der Größe des Eingangssignals bezieht.

[0061] Zusätzlich sollte es selbstverständlich sein, dass, obwohl unterschiedliche Ausführungsformen oben einen geschalteten-Kondensator-Schaltkreis zeigen, der eines oder mehrere Signale zu dem Vergleichler 124 zuführt, (der eine Art eines Verstärkers ist) die geschalteten-Kondensator-Schaltkreise, die hierin beschrieben sind, ebenso nützlich in Verbindung mit anderen Schaltkreistypen sind, z. B. Verstärkern vom Nicht-Vergleicher-Typ. Zum Beispiel führt in einigen Ausführungsformen ein geschalteter-Kondensator-Schaltkreis ein oder mehrere Signal(e) zu einem oder mehreren Verstärkern vom Nicht-Vergleicher-Typ zu.

[0062] Obwohl darüber hinaus die Ausführungsformen des geschalteten-Kondensator-Schaltkreises 122, die in [Fig. 8](#), [Fig. 10](#), gezeigt sind, für einen 4-Bit-ADC geeignet sind, sind diese Ausführungsformen lediglich darstellend. Die vorliegende Erfindung ist nicht auf 4-Bit-ADCs begrenzt. Tatsächlich können, wie oben erwähnt, geschaltete-Kondensator-Techniken in vielen Systemen verwendet werden. Daher sind die geschalteten-Kondensator-Schaltkreise und -Techniken, die oben beschrieben sind, nicht auf Nachfolgeannäherungs-ADCs oder sogar im Allgemeinen auf ADCs begrenzt, sondern können in jedem Typ eines Systems verwendet werden.

[0063] Bemerke, dass außer wenn es anders erwähnt wird, Begriffe wie zum Beispiel "umfasst", "aufweist", "einschließt" und alle Formen von diesen als offen betrachtet werden, um so nicht zusätzliche Elemente und/oder Merkmale auszuschließen.

[0064] Bemerke ebenso, dass außer wo dieses anders erwähnt wird, Begriffe wie zum Beispiel "in Reaktion auf", "basierend auf" und "gemäß" jeweils "in Reaktion zumindest auf", "basierend zumindest auf" und "gemäß zumindest" bedeuten, um es nicht auszuschließen, in Reaktion auf, basierend auf oder gemäß mehr als einer Sache zu sein.

[0065] Darüber hinaus bedeutet, außer wo dies anders erwähnt wird, "verbunden mit", "direkt verbunden" oder "indirekt verbunden". Obwohl weiter die Kondensatoren C10A, C10B direkt miteinander verbunden gezeigt sind (unter Vernachlässigung eines Schalters S14), ist die vorliegende Erfindung nicht auf direkte Verbindungen begrenzt. Zum Beispiel

können in anderen Ausführungsformen Widerstände und/oder ein oder mehrere Schalter in Serie mit den Kondensatoren C10A, C10B sein, wie zum Beispiel jedoch nicht darauf begrenzt, wie in [Fig. 13](#) gezeigt, die ein schematisches Diagramm einer anderen Ausführungsform 280 eines geschalteten-Kondensator-Schaltkreises ist. Die Ausführungsform aus [Fig. 13](#) ist identisch zu der Ausführungsform aus [Fig. 5](#), außer dass die Ausführungsform aus [Fig. 13](#) weiter Widerstände R200, R201 einschließt und den Schalter S11 mit zwei Schaltern S211A, S212B ersetzt. Wie bei Schalter S11 können die Schalter S211A, S211B zum Beispiel auf einen geschlossenen Zustand während dem ersten abtastenden Intervall befohlen werden und können in dem geschlossenen Zustand während dem zweiten und dritten Abtastintervall verbleiben.

Patentansprüche

1. Geschalteter-Kondensator-Schaltkreis mit: einem ersten Kondensator (C10A), einem zweiten Kondensator (C10B) und zumindest einem Schalter (S11–S14), wobei der zumindest eine Schalter während einem ersten Zeitintervall betriebsfähig ist, den ersten Kondensator (C10A) zwischen einer ersten Signalleitung (IN) mit einer ersten Spannung und einer zweiten Signalleitung (V1, VSS) mit einer zweiten Spannung zu verbinden und den zweiten Kondensator (C10B) zwischen der ersten Signalleitung (IN) mit der ersten Spannung und der dritten Signalleitung (V2, VDD) mit einer dritten Spannung zu verbinden, wobei die dritte Spannung unterschiedlich zu der zweiten Spannung ist und der zumindest eine Schalter (S11–S14) während einem zweiten Zeitintervall (114) betriebsfähig ist, den ersten (C10A) und zweiten (C10B) Kondensator von den zweiten (V1, VSS) beziehungsweise dritten (V2, VDD) Signalleitungen zu trennen und den ersten Kondensator (C10A) parallel mit dem zweiten Kondensator (C10B) zu verbinden; **dadurch gekennzeichnet**, dass der erste Kondensator die erste Spannung in Bezug zur zweiten Spannung abtastet und der zweite Kondensator die erste Spannung in Bezug zur dritten Spannung abtastet.

2. Schaltkreis nach Anspruch 1, wobei während dem zweiten Intervall die Spannung über dem ersten Kondensator und die Spannung über dem zweiten Kondensator gleich zueinander werden.

3. Schaltkreis nach Anspruch 1, wobei der zumindest eine Schalter (S11–S14) ein Schalternetzwerk umfasst, das betriebsfähig ist, den ersten Kondensator (C10A) und den zweiten Kondensator (C10B) mit einer Spannung zu verbinden, die aus einer Gruppe ausgewählt wird, die die erste Spannung (IN), eine erste Referenzspannung (REF+) und eine zweite Referenzspannung (REF−) umfasst.

4. Schaltkreis nach Anspruch 1, wobei der erste Kondensator (C10A) einen ersten Kapazitätswert aufweist und der zweite Kondensator (C10B) einen zweiten Kapazitätswert aufweist, wobei der erste Kapazitätswert im Wesentlichen gleich zu dem zweiten Kapazitätswert ist.

5. Schaltkreis nach Anspruch 1, wobei der erste Kondensator (C10A) und der zweite Kondensator (C10B) konfiguriert sind, parallel mit einem zweiten Schaltkreis verbunden zu werden, der weiter eine oder mehrere Ausgabeleitungen aufweist, um ein digitales Multi-Bit-Signal (DOUT) zuzuführen, das einen Wert darstellt, der proportional zu einem Signal auf der ersten Signalleitung (IN) ist.

6. Schaltkreis nach Anspruch 1, wobei der geschaltete-Kondensator-Schaltkreis eine Ausgabeleitung aufweist, um ein Ausgabesignal zuzuführen und wobei der Schaltkreis weiter einen Verstärker (124) mit einer Eingabeleitung (CP, CN) umfasst, die mit der Ausgabeleitung des geschalteten Kondensatorschaltkreises gekoppelt ist.

7. Schaltkreis nach Anspruch 1, wobei der geschaltete-Kondensator-Schaltkreis eine Ausgabeleitung aufweist, um ein Ausgabesignal zuzuführen und wobei der Schaltkreis weiter umfasst:
einen Vergleich (124) mit einer Eingabeleitung (132, 134, CP, CN), die mit der Ausgabeleitung des geschalteten Kondensatorschaltkreises gekoppelt ist und weiter mit einer Ausgabeleitung, um ein Ausgabesignal (136) zuzuführen; und
einen Steuerschaltkreis (126) mit einer Eingabeleitung, die mit der Ausgabeleitung (136) des Vergleichers (124) gekoppelt ist und zumindest eine Ausgabeleitung (138) aufweist, die mit dem geschalteten Kondensatornetzwerk (122) gekoppelt ist, um zumindest ein Steuersignal zu zumindest einem Schalter (S11–S14) des geschalteten Kondensatorschaltkreises zuzuführen, wobei der Steuerschaltkreis weiter eine oder mehrere Ausgabeleitungen (DOUT) aufweist, um ein digitales Multi-Bit-Signal zuzuführen.

8. Schaltkreis nach Anspruch 7, wobei der erste Kondensator (C10A) und der zweite Kondensator (C10B) beide mit der Ausgabeleitung des geschalteten Kondensatorschaltkreises in zumindest einem Betriebszustand verbunden sind.

9. Schaltkreis nach Anspruch 7, wobei das digitale Multi-Bit-Signal (DOUT), das von dem Steuerschaltkreis (126) zugeführt wird, ein Multi-Bit-Signal umfasst, das die erste Spannung (IN) darstellt.

10. Schaltkreis nach Anspruch 7, wobei das digitale Multi-Bit-Signal, das von dem Steuerschaltkreis (126) zugeführt wird, ein Verhältnis der Größe des ersten Signals zu der Größe einer Referenzspannung anzeigt.

11. Schaltkreis nach Anspruch 7, wobei das digitale Multi-Bit-Signal, das von dem Steuerschaltkreis (126) zugeführt wird, ein digitales Multi-Bit-Signal (DOUT) umfasst, das in Reaktion auf das Ausgabesignal des Vergleichers während einem Umwandlungsintervall erzeugt wird.

12. Schaltkreis nach Anspruch 7, wobei das zumindest eine Steuersignal, das von dem Steuerschaltkreis (126) zugeführt wird, zumindest ein Steuersignal umfasst, das in Reaktion auf das Ausgabesignal erzeugt wird, das von dem Vergleich (124) während einem Umwandlungsintervall empfangen wird.

13. Schaltkreis nach Anspruch 7, wobei der Vergleich (124) einen ersten Leistungsversorgungsanschluss und einen zweiten Leistungsversorgungsanschluss aufweist, wobei der erste Leistungsversorgungsanschluss eine Spannung empfängt, die im Wesentlichen gleich zu der zweiten Spannung (VSS) ist und der zweite Leistungsversorgungsanschluss eine Spannung empfängt, die im Wesentlichen gleich zu der dritten Spannung (VDD) ist.

14. Schaltkreis nach Anspruch 7, wobei der erste Kondensator (C10A) eine erste und eine zweite Platte aufweist, der zweite Kondensator (C10B) eine erste Platte und eine zweite Platte aufweist und der zumindest eine Schalter (S11–S14) zumindest einen Schalter umfasst, der betriebsfähig ist, während dem ersten Intervall (1a) die erste Platte des ersten Kondensators mit der ersten Signalleitung mit der ersten Spannung zu verbinden, (1b) die zweite Platte des ersten Kondensators mit der zweiten Signalleitung mit der zweiten Spannung zu verbinden, (2a) die erste Platte des zweiten Kondensators mit der ersten Signalleitung mit der ersten Spannung zu verbinden und (2b) die zweite Platte des ersten Kondensators mit der ersten Signalleitung mit der dritten Spannung zu verbinden und der zumindest eine Schalter betriebsfähig ist, während dem zweiten Intervall die zweite Platte des ersten Kondensators mit der zweiten Platte des zweiten Kondensators zu verbinden.

15. Schaltkreis nach Anspruch 14, wobei der zumindest eine Schalter (S11–S14) umfasst:
einen ersten Schalter (S12) der betriebsfähig ist, während dem ersten Intervall (110) die zweite Platte des ersten Kondensators (C10A) mit der zweiten Signalleitung (V1, VSS) zu verbinden und betriebsfähig ist, während dem zweiten Intervall (112, 114) die zweite Platte des ersten Kondensators (C10A) von der zweiten Signalleitung (V1, VSS) zu trennen;
einem zweiten Schalter (S13), der betriebsfähig ist während dem ersten Intervall (110) die zweite Platte des zweiten Kondensators (C10B) mit der dritten Signalleitung (V2, VDD) zu verbinden und betriebsfähig ist, während dem zweiten Intervall (112, 114) die zweite Platte des zweiten Kondensators (C10B) von der dritten Signalleitung (V2, VDD) zu trennen; und

einem dritten Schalter (S14) der betriebsfähig ist, während dem ersten Intervall (**110**) die zweite Platte des ersten Kondensators (C10A) von der zweiten Platte des zweiten Kondensators (C10B) zu trennen und betriebsfähig ist, während dem zweiten Intervall (**114**) die zweite Platte des ersten Kondensators (C10A) mit der zweiten Platte des zweiten Kondensators (C10B) zu verbinden.

16. Schaltkreis nach Anspruch 1 mit:
einer Vorrichtung zum Verbinden während einem dritten Intervall (**114**) des ersten Kondensators (C10A) parallel mit dem zweiten Kondensator (C10B).

17. Schaltkreis nach Anspruch 15, wobei der zumindest eine Schalter weiter umfasst:
zumindest einen Schalter, der betriebsfähig ist, während dem ersten Intervall die erste Platte des ersten Kondensators mit der ersten Signalleitung zu verbinden und die erste Platte des zweiten Kondensators mit der ersten Signalleitung zu verbinden.

18. Schaltkreis nach Anspruch 1, wobei der erste Kondensator eine Oberplatte und eine Unterplatte umfasst, der zweite Kondensator eine Ober- und eine Unterplatte umfasst und der zumindest eine Schalter betriebsfähig ist, die Oberplatten des ersten und zweiten Kondensators mit der ersten Signalleitung zu verbinden, wobei der Schaltkreis weiter umfasst:
einen Vergleicher (**124**) mit ersten und zweiten Vergleichereingaben (CP, CN) und einer Ausgabeleitung, um ein Ausgabesignal zuzuführen, wobei die Oberplatte des ersten Kondensators angeordnet ist, mit der ersten Vergleichereingabe verbunden zu werden und die Oberplatte des zweiten Kondensators angeordnet ist, mit der zweiten Vergleichereingabe verbunden zu werden; und
einen Steuerschaltkreis (**126**) mit einer Eingabeleitung, die mit der Ausgabeleitung des Vergleichers gekoppelt ist und weiter mit zumindest einer Ausgabeleitung, mit dem zumindest einem Schalter gekoppelt ist, um zumindest ein Steuersignal zuzuführen, wobei der Steuerschaltkreis weiter einen oder mehrere Ausgabeleitungen aufweist, um ein digitales Multi-Bit-Signal (DOUT) zuzuführen.

19. Ladungsumverteilungs-analog-zu-digital-Umwandler mit:
einem Vergleicher (**124**) mit ersten und zweiten Vergleichereingaben (CP, CN);
einem geschalteten Kondensatorschaltkreis (**122**) nach Anspruch 1, der angeordnet ist, mit den ersten und zweiten Vergleichereingaben (CP, CN) verbunden zu werden;
einem Steuerschaltkreis (**126**), um eine analog-zu-digital-Umwandlung zu steuern und eine digitale Signalausgabe (DOUT) zu liefern.

20. Analog-zu-digital-Umwandler nach Anspruch 19, wobei die ersten und zweiten Kondensatoren alle

in einem ersten Kondensatorfeld bzw. einem zweiten Kondensatorfeld umfasst sind.

21. Analog-zu-digital-Umwandler nach Anspruch 20, wobei der erste Kondensator und der zweite Kondensator jeden Kondensatorfeldes im Wesentlichen die gleiche Kapazität aufweisen und angeordnet sind, durch das zweite Schaltgerät mit einer ersten bzw. einer zweiten Referenzspannung der zumindest zwei Referenzspannungen (V1, V2, VDD, VSS) verbunden zu werden, wobei die ersten und zweiten Referenzspannungen (VDD) bzw. (VSS) betragen, so dass das Eingangssignal in Bezug auf $(VDD + VSS)/2$ abgetastet werden kann.

22. Verfahren mit
Verbinden während einem ersten Zeitintervall (**110**) eines ersten Kondensators (C10A) zwischen einer ersten Signalleitung (IN) mit einer ersten Spannung und einer zweiten Signalleitung mit einer zweiten Spannung (V1, VSS), eines zweiten Kondensators (C10B) zwischen der ersten Signalleitung (IN) und einer dritten Signalleitung (V2, VDD) mit einer dritten Spannung, wobei die dritte Spannung unterschiedlich zu der zweiten Spannung ist;
Trennen während einem zweiten Zeitintervall (**112**) des ersten und zweiten Kondensators (C10A, C10B) von den zweiten (V1, VSS) bzw. den dritten (V2, VDD) Signalleitungen; und
Verbinden während einem dritten Zeitintervall (**114**) des ersten Kondensators parallel mit dem zweiten Kondensator;
dadurch gekennzeichnet, dass
der erste Kondensator die erste Spannung in Bezug auf die zweite Spannung abtastet und der zweite Kondensator die erste Spannung in Bezug auf die dritte Spannung abtastet.

Es folgen 12 Blatt Zeichnungen

Anhängende Zeichnungen


FIG. 1
(Stand der Technik)

FIG. 2
(Stand der Technik)




FIG. 3
(Stand der Technik)




FIG. 4
(Stand der Technik)




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10




FIG. 11




FIG. 12




FIG. 13

