(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구
국제사무국

(43) 국제공개일
2021 년 5 월 27 일 (27.05.2021)

WIPO | PCT

(10) 국제공개번호
WO 2021/101069 A1

(51) 국제특허분류:
G01R 31/307 (2006.01) *G01N 21/88* (2006.01)
G06T 5/00 (2006.01) *G06N 20/00* (2019.01)
G01N 21/95 (2006.01)

(21) 국제출원번호: PCT/KR2020/014012

(22) 국제출원일: 2020 년 10 월 14 일 (14.10.2020)

(25) 출원언어: 한국어

(26) 공개언어: 한국어

(30) 우선권정보:
10-2019-0147779 2019 년 11 월 18 일 (18.11.2019) KR

(71) 출원인: 고려대학교 산학협력단 (**KOREA UNIVERSITY RESEARCH AND BUSINESS FOUNDATION**) [KR/KR]; 02841 서울시 성북구 안암로 145, Seoul (KR).

(72) 발명자: 김규태 (**KIM, Gyu Tae**); 14101 경기도 안양시 동안구 부림로 34, 201동 1402호, Gyeonggi-do (KR). 이국진 (**LEE, Kook Jin**); 02842 서울시 성북구 고려대로 27길 34-8, Seoul (KR). 남상진 (**NAM, Sang Jin**); 24018 강원도 철원군 동송읍 금학로187번안길 15-19, C동 105호, Gangwon-do (KR).


(74) 대리인: 김연권 (**KIM, Youn Gwon**); 05836 서울시 송파구 법원로 127 문정대명벨리온 15층 1501호 및 1502호, Seoul (KR).

(81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 유럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

(54) **Title:** APPARATUS AND METHOD FOR TESTING SEMICONDUCTOR DEVICE BY USING MACHINE LEARNING MODEL

(54) **발명의 명칭:** 기계 학습 모델을 이용한 반도체 소자 테스트 장치 및 방법



110 ... Measurement data learning unit
120 ... Image data learning unit
130 ... Degradation condition determination unit

(57) **Abstract:** The present invention relates to the technical idea of testing and determining the degradation condition of a semiconductor device by carrying out machine learning on a TEM/SEM image and the output properties of a semiconductor device, and more specifically the present invention relates to technology for more accurately determining the degradation condition of a semiconductor device by measuring the electrical properties of a semiconductor device under various conditions, obtaining a TEM/SEM image as the electrical properties are measured, and then carrying out machine learning with respect to the measured electrical properties and the TEM/SEM image.

(57) **요약서:** 본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 결정 및 테스트하는 기술적 사상에 관한 것으로, 보다 구체적으로, 본 발명은 다양한 조건에서 반도체 소자의 전기적 특성을 측정하고, 전기적 특성이 측정될 시 TEM/SEM 이미지를 획득하여 측정된 전기적 특성과 TEM/SEM 이미지에 대하여 기계 학습을 수행함으로써 반도체 소자의 열화 조건을 보다 정확하게 결정하는 기술에 관한 것이다.

[다음 쪽 계속]

WO 2021/101069 A1

공개:

— 국제조사보고서와 함께 (조약 제21조(3))

명세서

발명의 명칭: 기계 학습 모델을 이용한 반도체 소자 테스트 장치 및 방법

기술분야

[1] 본 발명은 기계 학습 모델을 이용하여 반도체 소자를 테스트하는 기술적 사상에 관한 것으로서, 보다 상세하게는 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 결정 및 테스트하는 기술에 관한 것이다.

배경기술

[2] 최근, 반도체 소자의 크기가 감소하고, 공정 및 설계의 난이도가 증가함에 따른 신뢰성에 대한 문제가 대두되고 있으며, 반도체 소자의 열화 정도를 파악하는 방법에 대해서도 논의가 지속적으로 진행하고 있는 추세이다.

[3] 최근, 우리의 생활 속에는 스마트폰부터 스마트 자동차에 이르기까지 수많은 전자 제품들이 자리 잡고 있다.

[4] 따라서, 제품 속의 다양한 반도체 소자들은 각각의 기대 수명을 가지고 있으며, 제품 공급자는 이에 대한 기대 수명 내에서 제품과 반도체 소자의 정상 작동을 보장할 수 있어야 한다.

[5] 만약, 기대 수명 내에서의 정상 작동이 보장되지 않는다면, 추가적인 비용을 발생시킬 뿐만 아니라, 고객이 가지는 제품의 이미지 및 나아가 회사의 이미지에도 부정적인 영향을 미칠 수 있으므로 제품의 신뢰성과 반도체 소자의 열화 정도에 따른 정도는 필수적이다.

[6] 특히, 시간의 경과, 전기적인 스트레스 또는 온도의 변화 등에 따라서 제품의 노화 현상이 반도체 소자의 성능에 미치는 영향에 대하여 고려하는 것은 반도체 소자의 기대 수명 내에서의 반도체 소자의 정상 작동을 보장하기 위해서 매우 필수적이다.

[7] 또한, 반도체 소자의 크기가 감소하면서 발생하는 다양한 문제들은 소자의 열화에 큰 영향을 끼치고 있으며, 이를 정확하게 파악하고 소자의 열화 정도를 구분하고 명시하는 것은 필수적이다.

[8] 반도체 소자의 조건들(예: 화학적인 물질 변경, 소자의 크기 변경, 온도, 공정 장비, 공정 조건, 스트레스, metal 물질)에 따라서 반도체 소자에 가해지는 스트레스 및 열화 정도가 달라지는데, 단순한 측정법으로는 반도체 소자가 가지는 전기적은 특성을 정확하기 파악하기 힘들다.

[9] 다시 말해, 단순한 측정법만으로는 조건에 대한 소자의 정보를 확인하는 것은 어렵다. 특히, 반도체 소자의 제작 및 스케일링(scaling)이 거듭됨에 따라서 이를 정확하게 파악하는 데 어려움을 겪고 있다.

[10] 한편, 반도체 소자 MOSFET(Metal Oxide Semiconductor Field Effect transistor)의

열화는 크게 3가지의 요인에 따라서 열화가 진행되고, 3가지의 요인으로는 TDDB(Time dependent dielectric breakdown), BTI(bias temperature instability), HCI(hot carrier injection)가 존재한다.

[11] TDDB는 매우 강한 전계(electric field)에 의해 산화막의 절연 특성이 살아지는 것을 말한다.

[12] 또한, BTI는 지속적인 게이트 바이어스(Gate bias)와 외부 온도에 영향을 받아 발생하며 채널과 산화물 사이 모든 영역에 대하여 계면 포획(interface trap)의 증가로 인해, 소자의 열화를 발생시키는 것을 말한다.

[13] 반면, HCI는 강한 드레인(drain) 전계에 의해 발생하는 핫 캐리어(hot carrier)에 의해 발생하며, 계면 포획이 증가하는 것은 BTI와 유사하나, 전반적인 채널과 산화물 사이 영역이 아닌, 특정 부위의 계면을 노화시키는 것을 말한다.

[14] 선행 연구 결과에 따르면, 계면 포획이 증가함에 따라서 임계 전압(threshold voltage)이 변화하게 되고, 이에 따라서 소자의 신뢰성이 떨어지는 노화현상이 발생하게 됩니다.

[15] 이에 따라 연구된 결과에 따르면, BTI와 HCI가 임계 전압의 변화 정도, 혹은 열화 정도에 상이한 효과를 주고 있으며, 이를 정확하게 판별하고, BTI와 HCI가 각각 열화에 어떤 영향을 끼치는지 파악하기 어렵다.

[16] 이에 따라 열화 정도를 파악하여 반도체 소자를 정확하게 테스트하는 기술이 개발될 필요성이 있다.

발명의 상세한 설명

기술적 과제

[17] 본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 판단함에 있어 정확도를 향상시키는 것을 목적으로 한다.

[18] 본 발명은 외부 조건(Chemical 물질 변화, 공정 장비, 공정 기술, 소자 물질, 온도, 스트레스, 압력 등)에 대한 상관관계에 따른 정밀한 신뢰성 분석하는 반도체 소자 테스트 장치를 제공하는 것을 목적으로 한다.

[19] 본 발명은 열화 조건을 정확하게 판단함으로써 반도체 소자를 생성하기 위한 공정 조건을 보다 쉽게 예측하는 것을 목적으로 한다.

[20] 본 발명은 반도체 소자가 동작 및 생성하기 위한 조건(예: 크기(dimension)에서 개별 스코어(score)를 설정함으로써 소자의 성능 지표 및 공정 지표에서 최적 조건(optimization)을 제공하는 것을 목적으로 한다.

[21] 본 발명은 최적 조건을 제공에 따른 공정 단순화를 통해 반도체 소자를 제작하기 위한 원가를 약 20% 절감시키는 것을 목적으로 한다.

[22] 본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하고, 기계 학습에 대한 그룹화(clustering)과 분류(classification)을 통해 열화(degradation) 패턴을 획득하고, 획득된 열화 패턴에 기반하여 신소재를

탐색하는 것을 목적으로 한다.

[23] 본 발명은 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행에 따른 데이터 베이스 구축에 기반하여 반도체 소자의 테스트 시간을 감축시키는 것을 목적으로 한다.

과제 해결 수단

[24] 본 발명의 일실시예에 따르면 반도체 소자 테스트 장치는 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출하고, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 측정 데이터 학습부, 상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 이미지 데이터 학습부 및 상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 열화 조건 결정부를 포함할 수 있다.

[25] 상기 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함할 수 있다.

[26] 상기 산출된 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함할 수 있다.

[27] 상기 측정 데이터 학습부는, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출할 수 있다.

[28] 상기 측정 데이터 학습부는, 상기 기계 학습된 적어도 하나의 전기적 특성 값과 상기 각각 산출된 가중치를 이용하여 상기 제1 열화 조건과 상기 제2 열화 조건의 스코어를 각각 산출할 수 있다.

[29] 상기 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고, 상기 제2 열화 조건은 HCI(Hot Carrier Injection)을 포함할 수 있다.

[30] 상기 이미지 데이터 학습부는, 상기 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산하고, 상기 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산하며, 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습할 수 있다.

[31] 상기 이미지 데이터 학습부는, 상기 획득된 전자 현미경 이미지를 기계 학습 용 데이터로 변형하고, 상기 변형된 데이터에 회귀(regression) 함수를 적용하여 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의

팩터(factor)를 검증할 수 있다.

[32] 본 발명의 일실시예에 따른 반도체 소자 테스트 방법은 측정 데이터 학습부에서, 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출하고, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 단계, 이미지 데이터 학습부에서, 상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 단계 및 열화 조건 결정부에서, 상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 단계를 포함할 수 있다.

[33] 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 단계는, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출하는 단계 및 상기 기계 학습된 적어도 하나의 전기적 특성 값과 상기 각각 산출된 가중치를 이용하여 상기 제1 열화 조건과 상기 제2 열화 조건의 스코어를 각각 산출하는 단계를 포함하고, 상기 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함하며, 상기 산출된 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함할 수 있다.

[34] 상기 획득된 전자 현미경 이미지를 기계 학습하는 단계는, 상기 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산하는 단계, 상기 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산하는 단계 및 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습하는 단계를 포함할 수 있다.

발명의 효과

[35] 본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 판단함에 있어 정확도를 향상시킬 수 있다.

[36] 본 발명은 외부 조건(Chemical 물질 변화, 공정 장비, 공정 기술, 소자 물질, 온도, 스트레스, 압력 등)에 대한 상관관계에 따른 정밀한 신뢰성 분석하는 반도체 소자 테스트 장치를 제공할 수 있다.

[37] 본 발명은 열화 조건을 정확하게 판단함으로써 반도체 소자를 생성하기 위한 공정 조건을 보다 쉽게 예측할 수 있다.

[38] 본 발명은 반도체 소자가 동작 및 생성하기 위한 조건(예: 크기(dimension)에서

개별 스코어(score)를 설정함으로써 소자의 성능 지표 및 공정 지표에서 최적 조건(optimization)을 제공할 수 있다.

[39] 본 발명은 최적 조건을 제공에 따른 공정 단순화를 통해 반도체 소자를 제작하기 위한 원가를 약 20% 절감시킬 수 있다.

[40] 본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하고, 기계 학습에 대한 그룹화(clustering)과 분류(classification)을 통해 열화(degradation) 패턴을 획득하고, 획득된 열화 패턴에 기반하여 신소재를 탐색할 수 있다.

[41] 본 발명은 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행에 따른 데이터 베이스 구축에 기반하여 반도체 소자의 테스트 시간을 감축시킬 수 있다.

도면의 간단한 설명

[42] 도 1은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치를 설명하는 도면이다.

[43] 도 2는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 동작 절차를 설명하는 도면이다.

[44] 도 3a 내지 도 4는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 TEM/SEM 이미지를 기계 학습하는 동작을 설명하는 도면이다.

[45] 도 5a 및 도 5b는 본 발명의 일실시예에 따른 테스트 대상 소자의 전기적 특성에 대한 반도체 소자 테스트 장치의 기계 학습을 설명하는 도면이다.

[46] 도 6a 내지 도 6c은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 기계 학습 결과를 설명하는 도면이다.

[47] 도 7은 본 발명의 일실시예에 따른 반도체 소자 테스트 방법을 설명하는 도면이다.

[48] 도 8a 및 도 8b는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 기계 학습 결과를 보충 설명하는 도면이다.

[49] 도 9a 내지 도 9d는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 기계 학습 결과와 관련된 출력 데이터를 설명하는 도면이다.

발명의 실시를 위한 형태

[50] 본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.

[51] 본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에

포함되는 변경, 균등물, 또는 대체물을 포함한다.

[52] 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

[53] 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

[54] 본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

[55] 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

[56] 이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.

[57] 도 1은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치를 설명하는 도면이다.

[58] 도 1은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 구성 요소를 예시한다.

[59] 도 1을 참고하면, 반도체 소자 테스트 장치(100)는 측정 데이터 학습부(110), 이미지 데이터 학습부(120) 및 열화 조건 결정부(130)를 포함한다.

[60] 본 발명의 일실시예에 따르면 측정 데이터 학습부(110)는 적어도 하나의 측정

조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출한다.

[61] 예를 들어, 적어도 하나의 측정 조건은 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함할 수 있다.

[62] 본 발명의 일실시예에 따르면 측정 데이터 학습부(110)는 적어도 하나의 전기적 특성 값을 기계 학습할 수 있다.

[63] 예를 들어, 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함할 수 있다.

[64] 본 발명의 일실시예에 따르면 측정 데이터 학습부(110)는 알고리즘을 이용하여 테스트 대상 소자의 전기적 특성 값에 대한 가중치를 산출할 수 있다.

[65] 즉, 측정 데이터 학습부(110)는 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출할 수 있다.

[66] 예를 들어, 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고, 제2 열화 조건은 HCI(Hot Carrier Injection)을 포함할 수 있다.

[67] 일례로, 측정 데이터 학습부(110)는 기계 학습된 적어도 하나의 전기적 특성 값과 제1 열화 조건과 제2 열화 조건에 대하여 각각 산출된 가중치를 이용하여 제1 열화 조건에 대한 스코어와 제2 열화 조건에 대한 스코어를 각각 산출할 수 있다.

[68] 예를 들어, 제1 열화 조건에 대한 스코어는 BTI 스코어로 지칭될 수 있고, 제2 열화 조건에 대한 스코어는 HCI 스코어로 지칭될 수 있다.

[69] 즉, 본 발명은 반도체 소자가 동작 및 생성하기 위한 조건(예: 크기(dimension)에서 개별 스코어(score)를 설정함으로써 소자의 성능 지표 및 공정 지표에서 최적 조건(optimization)을 제공할 수 있다.

[70] 따라서, 본 발명은 최적 조건을 제공에 따른 공정 단순화를 통해 반도체 소자를 제작하기 위한 원가를 약 20% 절감시킬 수 있다.

[71] 측정 데이터 학습부(110)가 기계 학습에 이용하는 알고리즘은 도 2에 대한 설명에서 보충 설명한다.

[72] 본 발명의 일실시예에 따르면 이미지 데이터 학습부(120)는 테스트 대상 소자의 전자 현미경 이미지를 획득한다.

[73] 일례로, 이미지 데이터 학습부(120)는 측정 데이터 학습부(110)에서 전기적 특성 값을 산출할 시에 해당하는 적어도 하나의 측정 조건에서 전자 현미경 이미지를 획득할 수 있다.

[74] 예를 들어, 전자 현미경 이미지는 투과 현미경(Transmission Electron Microscope, TEM) 이미지와 주사 현미경(Scanning Electron Microscope, SEM) 이미지를 포함한다.

[75] 본 발명의 일실시예에 따르면 이미지 데이터 학습부(120)는 전자 현미경

이미지에서 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습할 수 있다.

[76] 즉, 본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하고, 기계 학습에 대한 그룹화(clustering)과 분류(classification)을 통해 열화(degradation) 패턴을 획득하고, 획득된 열화 패턴에 기반하여 신소재를 탐색할 수 있다.

[77] 또한, 본 발명은 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행에 따른 데이터 베이스 구축에 기반하여 반도체 소자의 테스트 시간을 감축시킬 수 있다.

[78] 일례로, 테스트 대상 소자의 전자 현미경 이미지는 전반부에 해당하는 채널 영역에 해당하는 테스트 대상 소자의 전체 영역과 소스 전극이 위치하는 소스 영역으로 구분되어 기계 학습될 수 있다.

[79] 예를 들어, 소스 영역은 채널(channel)/SiO_2 영역을 포함할 수 있다.

[80] 본 발명의 일실시예에 따르면, 이미지 데이터 학습부(120)는 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산할 수 있다.

[81] 일례로, 이미지 데이터 학습부(120)는 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산할 수 있다.

[82] 본 발명의 일실시예에 따르면, 이미지 데이터 학습부(120)는 제1 열화 조건의 팩터(factor)와 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습할 수 있다.

[83] 일례로, 이미지 데이터 학습부(120)는 전자 현미경 이미지를 기계 학습 용 데이터로 변형하고, 데이터에 회귀(regression) 함수를 적용하여 제1 열화 조건의 팩터(factor)와 제2 열화 조건의 팩터(factor)를 검증할 수 있다.

[84] 즉, 이미지 데이터 학습부(120)는 제1 열화 조건의 팩터와 제2 열화 조건의 팩터에 대하여 회귀 분석을 할 수 있다.

[85] 본 발명의 일실시예에 따르면 이미지 데이터 학습부(120)는 전자 현미경 이미지를 기계 학습용 데이터로 변형할 시, 전자 현미경 이미지의 명암에 따라 분류하여 데이터를 형성하고, 형성된 데이터를 데이터 베이스화할 수 있다.

[86] 예를 들어, 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고, 제2 열화 조건은 HCI(Hot Carrier Injection)을 포함할 수 있으며, 제1 열화 조건의 팩터는 BTI 팩터로 지칭되고, 제2 열화 조건의 팩터는 HCI 팩터로 지칭될 수 있다.

[87] 본 발명의 일실시예에 따르면 열화 조건 결정부(130)는 기계 학습된 전기적 특성 값과 기계 학습된 전자 현미경 이미지에 기초하여 테스트 대상 소자의 열화(degradation) 조건을 결정할 수 있다.

[88] 일례로, 열화 조건 결정부(130)는 BTI 스코어, BTI 팩터, HCI 스코어, HCI 팩터를 종합적으로 기계 학습하여 테스트 대상 소자의 BTI 또는 HCI를 결정할

수 있다.

[89] 상술한 설명에서 기계 학습 동작은 딥 러닝(deep learning) 동작을 포함할 수 있다.

[90] 본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 판단함에 있어 정확도를 향상시킬 수 있다.

[91] 또한, 본 발명은 열화 조건을 정확하게 판단함으로써 반도체 소자를 생성하기 위한 공정 조건을 보다 쉽게 예측할 수 있다.

[92] 도 2는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 동작 절차를 설명하는 도면이다.

[93] 도 2는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 알고리즘을 이용하여 열화 조건을 산출하는 구성을 설명한다.

[94] 도 2를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자의 전기적 특성값(200)과 전자 현미경 이미지(210)를 기계 학습(machine learning)하여, 단계(S201)에서 BTI 스코어와 HCI 스코어를 산출하고, 단계(S202)에서 BTI 팩터 및 HCI 팩터를 산출하며, 단계(S203)에서 BTI 스코어, BTI 팩터, HCI 스코어, HCI 팩터를 종합적으로 기계 학습하여 테스트 대상 소자의 BTI 또는 HCI를 결정할 수 있다.

[95] 단계(S201)에서 반도체 소자 테스트 장치는 하기 수학식 1을 이용하여 BTI 스코어를 산출할 수 있다.

[96] [수학식 1]

[97]

$$x_{BTI} = W_{BTI_{N_i}} * N_i + W_{BTI_{a_{sc}}} * a_{sc} + W_{BTI_{\Delta S_I}} * \Delta S_I + W_{BTI_{S.S}} * S.S + W_{BTI_{Id}} * Id + b_{BTI}$$

[98] 수학식 1에 따르면, x_{BTI}는 BTI 스코어를 나타낼 수 있고, W는 BTI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, Ni는 계면 포획(interface trap) 양을 나타낼 수 있으며, a_{sc}는 산란 계수(scattering parameter)를 나타낼 수 있고, S_I는 파워 스펙트럼 밀도(power spectral density)의 변화를 나타낼 수 있으며, S.S는 서브쓰레드 홀드 스윙(Subthreshold swing)을 나타낼 수 있고, I_d는 드레인 전류의 변화를 나타낼 수 있으며, b_{BTI}는 BTI에 영향을 미치는 바이어스 전압을 나타낼 수 있다.

[99] 또한, 반도체 소자 테스트 장치는 하기 수학식 2를 이용하여 HCI 스코어를 산출할 수 있다.

[100] [수학식 2]

[101]

$$x_{HCI} = W_{HCI_{N_i}} * N_i + W_{HCI_{a_{sc}}} * a_{sc} + W_{HCI_{\Delta S_I}} * \Delta S_I + W_{HCI_{S.S}} * S.S + W_{HCI_{Id}} * Id + b_{HCI}$$

[102] 수학식 2에 따르면, x_{HCI}는 HCI 스코어를 나타낼 수 있고, W는 HCI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있으며, Ni는 계면 포획(interface trap) 양을 나타낼 수 있으며, a_{sc}는 산란 계수(scattering parameter)를 나타낼 수 있고, S_I는 파워 스펙트럼 밀도(power spectral density)의 변화를 나타낼 수 있으며, S.S는 서브쓰레드 홀드 스윙(Subthreshold swing)을 나타낼 수 있고, I_d는 드레인 전류의 변화를 나타낼 수 있으며, b_{HCI}는 HCI에 영향을 미치는 바이어스 전압을 나타낼 수 있다.

[103] 단계(S202)에서 반도체 소자 테스트 장치는 전자 현미경 이미지를 기계 학습하여 BTI 팩터 및 HCI 팩터를 결정하는데, BTI 팩터와 HCI 팩터를 결정하기 위한 기계 학습은 도 3a 내지 도 4를 이용하여 보충 설명한다.

[104] 단계(S203)에서 반도체 소자 테스트 장치는 하기 수학식 3을 이용하여 BTI 스코어와 HCI 스코어를 고려하여 열화 조건을 결정할 수 있다.

[105] [수학식 3]

[106]

$$y_{deg} = W_{BTI} * x_{BTI} + W_{HCI} * x_{HCI} + b_{deg}$$

[107] 수학식 3에 따르면, ydeg는 열화 조건을 나타낼 수 있고, x_{BTI}는 BTI 스코어를 나타낼 수 있으며, W_{BTI}는 BTI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, x_{HCI}는 HCI 스코어를 나타낼 수 있으며, W_{HCI}는 HCI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, b_{deg}는 열화 조건과 관련된 바이어스 전압을 나타낼 수 있다.

[108] 단계(S203)에서 반도체 소자 테스트 장치는 하기 수학식 4을 이용하여 BTI 스코어와 HCI 스코어를 고려하여 열화 조건을 결정할 수 있다.

[109] [수학식 4]

[110]

$$\begin{aligned} y_{deg} = {} & N_i\left(W_{BTI} * W_{BTI_{N_i}} + W_{HCI} * W_{HCI_{N_i}}\right) \\ & + a_{sc}\left(W_{BTI} * W_{BTI_{a_{sc}}} + W_{HCI} * W_{HCI_{a_{sc}}}\right) \\ & + \Delta S_I\left(W_{BTI} * W_{BTI_{\Delta S_I}} + W_{HCI} * W_{HCI_{\Delta S_I}}\right) \\ & + S.S\left(W_{BTI} * W_{BTI_{S.S}} + W_{HCI} * W_{HCI_{S.S}}\right) \\ & + Id\left(W_{BTI} * W_{BTI_{Id}} + W_{HCI} * W_{HCI_{Id}}\right) + W \\ & * b_{BTI} + W_{HCI} * b_{HCI} + b_{deg} \end{aligned}$$

[111] 수학식 4에 따르면, ydeg는 열화 조건을 나타낼 수 있고, x_{BTI}는 BTI 스코어를 나타낼 수 있으며, W_{BTI}는 BTI에 영향을 줄 수 있는 기계 학습에 따른 가중치를

나타낼 수 있고, x_{HCI}는 HCI 스코어를 나타낼 수 있으며, W_{HCI}는 HCI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, Ni는 계면 포획(interface trap) 양을 나타낼 수 있으며, a_{sc}는 산란 계수(scattering parameter)를 나타낼 수 있고, S_I는 파워 스펙트럼 밀도(power spectral density)의 변화를 나타낼 수 있으며, S.S는 서브쓰레드 홀드 스윙(Subthreshold swing)을 나타낼 수 있고, I_d는 드레인 전류의 변화를 나타낼 수 있으며, b_{deg}는 열화 조건과 관련된 바이어스 전압을 나타낼 수 있다.

[112] 예를 들어, 반도체 소자 테스트 장치는 전기 특성 값에서 기계 학습용 데이터를 생성하고, 전자 현미경 이미지에서 기계 학습용 데이터를 생성하여 반복적으로 기계 학습을 수행함으로써 비용함수 출력값을 최소화하는 가중치 벡터와 바이어스 벡터를 갱신하는 동작을 반복적으로 수행할 수 있다.

[113] 따라서, 반도체 소자 테스트 장치는 수학식 1 내지 수학식 4와 같은 학습 알고리즘에 따라 바이어스(bias)와 가중치를 산출하고, 각 조건에 대한 열화 요인에 따른 스코어를 추출할 수 있다.

[114] 본 발명의 일실시예에 따르면 반도체 소자 테스트 장치는 테스트 대상 소자의 전기적 특성 값을 외부 조건을 고려하여 기계 학습한 결과로, BTI 스코어와 HCI 스코어를 산출하고, BTI 스코어와 HCI 스코어를 이용하여 테스트 대상 소자의 열화 조건을 결정할 수 있다.

[115] 따라서, 본 발명은 외부 조건(Chemical 물질 변화, 공정 장비, 공정 기술, 소자 물질, 온도, 스트레스, 압력 등)에 대한 상관관계에 따른 정밀한 신뢰성 분석하는 반도체 소자 테스트 장치를 제공할 수 있다.

[116] 도 3a 내지 도 4는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 TEM/SEM 이미지를 기계 학습하는 동작을 설명하는 도면이다.

[117] 도 3a는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 채널 영역에 대하여 명암 분석하여 BTI 팩터를 산출하는 실시예를 설명하기 위한 도면이다.

[118] 도 3a를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자의 채널 영역(300)의 표면 손상 영역(substrate damaging area)에 대하여 밝은 부분과 어두운 부분으로 구분하여 기계 학습하고, 기계 학습에 따라 BTI 팩터를 산출할 수 있다.

[119] BTI는 게이트 바이어스와 온도의 영향으로 발생하는 열화로, 채널영역과 산화물 영역 사이의 전체 영역에서 계면 포획 양의 증가로 인해 발생하는 열화로, 채널 영역(300)으로부터 확인될 수 있다.

[120] 도 3b는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 채널 영역에 대하여 명암 분석하여 HCI 팩터를 산출하는 실시예를 설명하기 위한 도면이다.

[121] 도 3b를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자의 소스

영역(310)의 표면 손상 영역(substrate damaging area)에 대하여 밝은 부분과 어두운 부분으로 구분하여 기계 학습하고, 기계 학습에 따라 HCI 팩터를 산출할 수 있다.

[122] HCI는 게이트 바이어스와 온도의 영향으로 발생하는 열화로, 채널영역과 산화물 영역 사이가 아닌 소스 영역에서 계면 포획 양의 증가로 인해 발생하는 열화로, 소스 영역(310)으로부터 확인될 수 있다.

[123] 도 4는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 전자 현미경 이미지를 기계 학습하는 절차를 예시한다.

[124] 도 4를 참고하면, 단계(S401)에서 반도체 소자 테스트 장치는 테스트 대상 소자에 대한 전자 현미경 이미지를 획득한다.

[125] 단계(S402)에서 반도체 소자 테스트 장치는 전자 현미경 이미지를 기계 학습하기 위하여 데이터를 재 성형(reshape)한다.

[126] 즉, 반도체 소자 테스트 장치는 전자 현미경 이미지를 RGB(Red, Green, Blue) 영역으로 구분하여 데이터를 재 성형(reshape)한다.

[127] 예를 들어, 전자 현미경 이미지를 기계 학습 데이터로 재 성형하는 동작은 전자 현미경 이미지에서 테스트 대상 소자의 특징들을 회귀(regression)하는 동작을 포함할 수 있다.

[128] 단계(S403)에서 반도체 소자 테스트 장치는 재 성형(reshape) 데이터를 이용하여 데이터 베이스를 구축하고, 데이터 베이스에 대하여 학습 동작과 테스트 동작을 반복적으로 수행하면서 전자 현미경 이미지에 대한 기계 학습을 수행하고, 기계 학습의 결과물로 BTI 팩터와 HCI 팩터를 산출한다.

[129] 예를 들어, 반도체 소자 테스트 장치는 재 성형 데이터에 대한 학습 동작을 약 30,000회 반복적으로 수행할 수 있다.

[130] 도 5a 및 도 5b는 본 발명의 일실시예에 따른 테스트 대상 소자의 전기적 특성에 대한 반도체 소자 테스트 장치의 기계 학습을 설명하는 도면이다.

[131] 도 5a 및 도 5b는 반도체 소자 테스트 장치가 테스트 대상 소자에 대하여 저주파수 잡음 분석을 수행하는 구성을 설명하는 도면이다.

[132] 도 5a를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자(500)의 채널 영역(501)과 소스/드레인 전극(502) 사이에서 캐리어(505)가 이동하면서 포텐셜 배리어(506)가 형성되는 순간에 샷 잡음(shot noise)을 분석하여 파워 스펙트럼 밀도(power spectral density)의 변화를 산출할 수 있다.

[133] 여기서, 파워 스펙트럼 밀도(power spectral density)의 변화는 HCI 스코어 산출에 활용될 수 있다.

[134] 이때, 게이트 산화물(503)과 절연막(504)은 채널 영역(501)과 소스/드레인 전극(502) 위에 위치될 수 있다.

[135] 도 5b를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자(510)의 채널 영역(511), 게이트(512) 및 절연막(513)의 위치와 관계 없이 결함 영역(514)에 대하여 저주파 잡음 분석 모델 중 하나인 CNF-CMF 잡음 분석을 수행하여 계면

포획(interface trap) 양을 산출하고, 산란 계수(scattering parameter)를 산출할 수 있다.

[136] 여기서, 산출된 계면 포획 양은 BTI 스코어 산출에 이용되고, 산란 계수는 HCI 스코어 산출에 이용될 수 있다.

[137] 도 6a 내지 도 6c은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 기계 학습 결과를 설명하는 도면이다.

[138] 도 6a는 반도체 소자 테스트 장치의 기계 학습 결과에 따른 테스트 결과를 그래프를 이용하여 설명한다.

[139] 도 6a를 참고하면, 그래프(600)는 계면 포획 양(N_{it})을 산출하고, 산란 계수(A_{SC})에 따른 열화 스코어 변화를 나타낸다.

[140] 그래프(600)에 표시되는 데이터들은 하기 표 1과 연관될 수 있다.

[141] [표 1]

[142]

	S_I	N_{it}	A_{SC}	S.S	$Log(I_D)$	BTI 스코어	HCI 스코어	열화 팩터
프리스틴	-19.88	21.33	3000	0.07	-5.09	0	0	0
스트레스 1	-19.76	22.50	4200	0.112	-5.21	13	3	1.22
스트레스 2	-18.61	22.98	8000	0.117	-5.72	14	9	1.31
스트레스 3	-18.21	22.61	7800	0.113	-6.05	14	11	1.32

[143] 그래프(600)와 표 1을 참고하면, BTI 스코어는 N_{it}와 관련되고, HCI 스코어는 A_{SC}와 관련될 수 있다.

[144] 표 1은 프리스틴, 스트레스1, 스트레스2 및 스트레스3을 포함하는 상태에 대한 파라미터로 S_I, N_{it}, A_{SC}, S.S, I_D, BTI 스코어, HCI 스코어, 열화 팩터를 나타낼 수 있다.

[145] BTI 스코어는 N_{it} 및 S.S에 영향을 받고, HCI 스코어는 S_I, A_{SC} 및 I_D의 영향을 받는다.

[146] 표 1의 파라미터 간의 상관관계는 도 8a 및 도 8b를 이용하여 보충 설명한다.

[147] 도 6b는 반도체 소자 테스트 장치의 기계 학습 결과를 데이터 양과 평균 에러 수를 이용하여 분석한다.

[148] 도 6b를 참고하면, 그래프(610)는 가로축이 데이터 양을 나타내고, 세로축이 평균 에러를 나타낸다.

[149] 그래프(610)에 따르면 데이터 베이스에 누적된 데이터 양이 많을 수 록, 반도체 소자 테스트 장치가 테스트 대상 소자에 대한 테스트 에러 수는 감소한다.

[150] 여기서, 평균 에러는 트레이닝 데이터 베이스를 80%로 정하고, 테스트 데이터 베이스를 20%로 구분하여 최소자승법을 이용하여 평균 에러를 산출한다.

[151] 도 6c는 반도체 소자 테스트 장치의 기계 학습 결과에 기반하여 스트레스 시간의 변화에 따른 열화 팩터의 분포를 예시한다.

[152] 도 6c를 참고하면, 그래프(620)는 가로축이 스트레스 시간의 변화를 나타내고, 세로축이 열화 팩터의 백분율을 나타낸다.

[153] 그래프(620)에 따르면 데이터 응집 시간에 해당하는 스트레스 시간 상에서 최초의 열화 팩터는 스트레스1의 조건에서 확인된다.

[154] 즉, 반도체 소자 테스트 장치는 시간 증가(621) 후 열화 팩터를 전자 현미경 이미지로부터 산출할 수 있다.

[155] 따라서, 본 발명은 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행에 따른 데이터 베이스 구축에 기반하여 반도체 소자의 테스트 시간을 감축시킬 수 있다.

[156] 도 7은 본 발명의 일실시예에 따른 반도체 소자 테스트 방법을 설명하는 도면이다.

[157] 도 7은 본 발명의 일실시예에 따른 반도체 소자 테스트 방법이 다양한 조건에서 반도체 소자의 전기적 특성을 측정하고, 전기적 특성이 측정될 시 TEM/SEM 이미지를 획득하여 측정된 전기적 특성과 TEM/SEM 이미지에 대하여 기계 학습을 수행함으로써 반도체 소자의 열화 조건을 보다 정확하게 결정하는 절차를 예시한다.

[158] 도 7을 참고하면, 단계(701)에서 반도체 소자 테스트 방법은 적어도 하나의 측정 조건에 대한 테스트 대상 소자의 전기적 특성 값을 기계 학습한다.

[159] 즉, 반도체 소자 테스트 방법은 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출하고, 적어도 하나의 전기적 특성 값을 기계 학습할 수 있다.

[160] 또한, 반도체 소자 테스트 방법은 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출하고, 전기적 특성 값과 각각 산출된 가중치를 이용하여 제1 열화 조건과 제2 열화 조건의 스코어를 각각 산출할 수 있다.

[161] 예를 들어, 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함할 수 있다.

[162] 예를 들어, 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함할 수 있다.

[163] 단계(702)에서 본 발명의 일실시예에 따른 반도체 소자 테스트 방법은 테스트 대상 소자의 전자 현미경 이미지를 기계 학습한다.

[164] 즉, 반도체 소자 테스트 방법은 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 전자 현미경 이미지에서 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 전자 현미경 이미지를 기계 학습할 수 있다.

[165] 예를 들어, 반도체 소자 테스트 방법은 테스트 대상 소자의 전자 현미경

이미지를 기계 학습하여 제1 열화 조건에 따른 팩터와 제2 열화 조건에 따른 팩터를 산출할 수 있다.

[166] 예를 들어, 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고, 제2 열화 조건은 HCI(Hot Carrier Injection)를 포함한다.

[167] 단계(703)에서 본 발명의 일실시예에 따른 반도체 소자 테스트 방법은 전기적 특성 값과 전자 현미경 이미지에 대한 기계 학습에 기초하여 테스트 대상 소자의 열화 조건을 결정한다.

[168] 즉, 반도체 소자 테스트 방법은 전기 특성 값을 기계 학습하여 산출된 BTI 스코어 및 HCI 스코어와 전자 현미경 이미지를 기계 학습하여 산출된 BTI 열화 팩터 및 HCI 열화 팩터를 이용하여 테스트 대상 소자의 열화 조건을 결정할 수 있다.

[169] 도 8a 및 도 8b는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 기계 학습 결과를 보충 설명하는 도면이다.

[170] 도 8a를 참고하면, HCI 스코어와 관련된 파라미터의 그래프 변화를 예시한다.

[171] 그래프(800)는 기계학습 결과와 관련된 S_I의 변화를 나타낼 수 있고, 그래프(801)은 N_{it}의 변화를 나타낼 수 있으며, 그래프(802)는 A_{SC}의 변화를 나타낼 수 있고, 그래프(803)은 S.S의 변화를 나타낼 수 있고, 그래프(804)는 I_D의 변화를 나타낼 수 있다.

[172] 그래프(800) 내지 그래프(804)를 참고하면, 파라미터 S_I, A_{SC}, I_D는 HCI 스코어에 영향을 미칠 수 있다.

[173] 도 8b를 참고하면, BTI 스코어와 관련된 파라미터의 그래프 변화를 예시한다.

[174] 그래프(810)는 기계학습 결과와 관련된 S_I의 변화를 나타낼 수 있고, 그래프(811)은 N_{it}의 변화를 나타낼 수 있으며, 그래프(812)는 A_{SC}의 변화를 나타낼 수 있고, 그래프(813)은 S.S의 변화를 나타낼 수 있고, 그래프(814)는 I_D의 변화를 나타낼 수 있다.

[175] 그래프(810) 내지 그래프(814)를 참고하면, 파라미터 N_{it} 및 S.S는 BTI 스코어에 영향을 미칠 수 있다.

[176] 도 9a 내지 도 9d는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 기계 학습 결과와 관련된 출력 데이터를 설명하는 도면이다.

[177] 도 9a 내지 도 9d에서 그래프들은 DC 분석의 데이터 활용을 예시한다.

[178] 도 9a를 참고하면, 그래프(900)는 HCI 스코어 변화를 나타내고, 그래프(901)는 BTI 스코어 변화를 나타낼 수 있다.

[179] 도 9b를 참고하면, 그래프(900) 및 그래프(901)에 따른 HCI 스코어 변화와 BTI 스코어 변화를 도 6a와 같이 삼차원으로 표시하는 그래프(910)를 예시한다.

[180] 도 9c를 참고하면, 그래프(920)는 HCI 스코어 변화를 나타내고, 그래프(921)는 BTI 스코어 변화를 나타낼 수 있다.

[181] 도 9d 참고하면, 그래프(92) 및 그래프(92)에 따른 HCI 스코어 변화와 BTI 스코어 변화를 도 6a와 같이 삼차원으로 표시하는 그래프(930)를 예시한다.

[182] 이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.

[183] 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

[184] 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상

장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.

[185] 이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

[186] 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

청구범위

[청구항 1] 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출하고, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 측정 데이터 학습부;
상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 이미지 데이터 학습부; 및
상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 열화 조건 결정부를 포함하는
반도체 소자 테스트 장치.

[청구항 2] 제1항에 있어서,
상기 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함하는
반도체 소자 테스트 장치.

[청구항 3] 제1항에 있어서,
상기 산출된 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함하는
반도체 소자 테스트 장치.

[청구항 4] 제1항에 있어서,
상기 측정 데이터 학습부는, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출하는
반도체 소자 테스트 장치.

[청구항 5] 제4항에 있어서,
상기 측정 데이터 학습부는, 상기 기계 학습된 적어도 하나의 전기적 특성 값과 상기 각각 산출된 가중치를 이용하여 상기 제1 열화 조건과 상기 제2 열화 조건의 스코어를 각각 산출하는
반도체 소자 테스트 장치.

[청구항 6] 제4항에 있어서,
상기 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고,
상기 제2 열화 조건은 HCI(Hot Carrier Injection)을 포함하는

반도체 소자 테스트 장치.

[청구항 7] 제1항에 있어서,
상기 이미지 데이터 학습부는, 상기 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산하고, 상기 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산하며, 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습하는
반도체 소자 테스트 장치.

[청구항 8] 제7항에 있어서,
상기 이미지 데이터 학습부는, 상기 획득된 전자 현미경 이미지를 기계 학습 용 데이터로 변형하고, 상기 변형된 데이터에 회귀(regression) 함수를 적용하여 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 검증하는
반도체 소자 테스트 장치.

[청구항 9] 측정 데이터 학습부에서, 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출하고, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 단계;
이미지 데이터 학습부에서, 상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 단계; 및
열화 조건 결정부에서, 상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 단계를 포함하는
반도체 소자 테스트 방법.

[청구항 10] 제9항에 있어서,
상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 단계는,
상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출하는 단계; 및
상기 기계 학습된 적어도 하나의 전기적 특성 값과 상기 각각 산출된 가중치를 이용하여 상기 제1 열화 조건과 상기 제2 열화 조건의 스코어를 각각 산출하는 단계를 포함하고,
상기 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함하며
상기 산출된 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란

계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함하는

반도체 소자 테스트 방법.

[청구항 11] 제9항에 있어서,

상기 획득된 전자 현미경 이미지를 기계 학습하는 단계는,


상기 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산하는 단계;

상기 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산하는 단계; 및


상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습하는 단계를 포함하는

반도체 소자 테스트 방법.


[도1]




[도2]


210
Drain
Channel
Source
50 nm
Gate
Breakdown location
200
RTN+Mobility Fluctuation
V_{gs}=0.05V
Mobility Fluctuation only
L_{ch}=20nm
W_{NW}=25nm
Sample B
1/f
S_{I_S}/I_S^2 (1/Hz)
Frequency (Hz)
W/L=10/10
V_{th}=-1.49V
μ=41cm²/Vsec
Forward
Reverse
V_{DS}=-0.1V
V_{DS}=-5V
I_{DS} (A)
V_{GS} (V)
Charge Pump.
Subthreshold
Jeng
DLTS
Gray/Brown
Quasi-static
IfC-V
HfC-V
Conductance
E_C
E_i
E_V
S201
S202
S203


[도3a]




[도3b]




[도4]


S401
Drain
Gate
Breakdown location
Source
Channel
50 nm
S402
OpenCV 1 pixel (BGR)
0~9
레벨 (1바이트)
R region
G region
B region
S403
recog@recog-14ZD950-GX7BK:~/work/caffe/examples/study2S ./createdb
find path : /home/recog/work/caffe/examples/study2/airplane
find path : /home/recog/work/caffe/examples/study2/automobile
--> 6000 files loaded
find path : /home/recog/work/caffe/examples/study2/bird --> 6000 files loaded
find path : /home/recog/work/caffe/examples/study2/cat --> 6000 files loaded


[도5a]




[도5b]




[도6a]


600
스트레스 2
프리스틴
스트레스 3
스트레스 1
N_{it}
A_{SC}
염화 스코오


[도6b]


610
80
60
40
20
0
픽셀 레벨
20
60
100
200
500
10^3
10^4


[도6c]


620
2.0
1.5
1.0
0.5
0.0
-0.5
정규화 팩터 (%)
621
프리스틴
스트레스 1


[도7]


시 작
701
적어도 하나의 측정 조건에 대한 테스트 대상 소자의 전기적 특성 값을 기계 학습
702
테스트 대상 소자의 전자 현미경 이미지를 기계 학습
703
전기적 특성 값과 전자 현미경 이미지에 대한 기계 학습에 기초하여 테스트 대상 소자의 열화 조건을 결정
종 료


[도8a]


804
3
2
1
0
-1
-2
-3
-5.0
-5.5
-6.0
803
0.12
0.10
0.08
802
8000
6000
4000
2000
801
23
22
800
-18
-19
-20


[도8b]


814
3
2
1
0
-1
-2
-3
-5.0
-5.5
-6.0
813
0.12
0.10
0.08
812
8000
6000
4000
2000
811
23
22
8
-1
810
-19
-20


[도9a]


900
-6
-8
-10
-12
-14
-16
I_D [A]
-1.0
-0.5
0.0
0.5
1.0
1.5
2.0
V_G [V]
Transfer characteristiscs : W300L1000
901
0.0000010
0.0000005
0.0000000
g_m[A/V]
-1.0
-0.5
0.0
0.5
1.0
1.5
2.0
V_G [V]


[도9b]


910
0.0000014
0.0000012
0.0000010
0.0000008
0.0000006
0.0000004
0.0000002
0.0000000
-0.0000002
0.6
0.5
0.4
0.3
0.2
0.1
0.0
Vth
0
20
40
60
80
100
120
Mob

[도9c]


920
-6
-7
-8
-9
-10
I_D [A]
-1.0
-0.5
0.0
0.5
1.0
1.5
2.0
V_G [V]
Transfer characteristiscs : W300L250
921
0.000020
0.000015
0.000010
0.000005
0.000000
-0.000005
-1.0
-0.5
0.0
0.5
1.0
1.5
2.0
V_G [V]

[도9d]


930
K Nearest Neighbors
0.1
0.2
0.3
0.4
0.5
0.6
C1
0.0
0.2
0.4
0.6
0.8
1.0
R1
100
80
60
40
20
R0

INTERNATIONAL SEARCH REPORT

International application No.
PCT/KR2020/014012

A. CLASSIFICATION OF SUBJECT MATTER

G01R 31/307(2006.01)i; **G06T 5/00**(2006.01)i; **G01N 21/95**(2006.01)i; **G01N 21/88**(2006.01)i; **G06N 20/00**(2019.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G01R 31/307; G06F 15/18; G06F 17/50; G06N 3/04; G11C 011/34; H01L 21/02; H01L 21/336; H01L 21/66; H01L 29/78; G06T 5/00; G01N 21/95; G01N 21/88; G06N 20/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Korean utility models and applications for utility models: IPC as above
Japanese utility models and applications for utility models: IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

eKOMPASS (KIPO internal) & keywords: 열화(degradation), 기계 학습(machine learning), 전자 현미경(electron microscope), BTI(Bias Temperature Instability), HCI(Hot Carrier Injection)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	KR 10-2017-0074812 A (APPLIED MATERIALS ISRAEL, LTD.) 30 June 2017. See paragraph [0031]; claims 1, 5 and 20; and figures 1 and 3.	1-3,9
A		4-8,10-11
Y	JP 2001-352059 A (NEC CORP.) 21 December 2001. See paragraphs [0024]-[0027]; claim 6; and figure 1.	1-3,9
A	KR 10-2019-0052604 A (SAMSUNG ELECTRONICS CO., LTD.) 16 May 2019. See paragraph [0074]; claim 1; and figure 4.	1-11
A	KR 10-1059427 B1 (TIMBRE TECHNOLOGIES, INCORPORATED) 25 August 2011. See paragraph [0028]; claim 27; and figure 1.	1-11

☑ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"D" document cited by the applicant in the international application
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
18 January 2021	**19 January 2021**
Name and mailing address of the ISA/KR **Korean Intellectual Property Office** **Government Complex-Daejeon Building 4, 189 Cheongsa-ro, Seo-gu, Daejeon 35208** Facsimile No. **+82-42-481-8578**	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/KR2020/014012

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2003-0206437 A1 (DIORIO, Christopher J. et al.) 06 November 2003. See paragraph [0014].	1-11

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/KR2020/014012

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
KR 10-2017-0074812 A	30 June 2017	TW 201732690 A	16 September 2017
		US 2017-177997 A1	22 June 2017
		US 2017-357895 A1	14 December 2017
		US 2017-364798 A1	21 December 2017
JP 2001-352059 A	21 December 2001	None	
KR 10-2019-0052604 A	16 May 2019	CN 109753677 A	14 May 2019
		TW 201933155 A	16 August 2019
		US 10621494 B2	14 April 2020
		US 2019-0138897 A1	09 May 2019
KR 10-1059427 B1	25 August 2011	CN 1799045 A	05 July 2006
		CN 1799045 C	10 September 2008
		DE 112004001001 T5	14 September 2006
		JP 4589315 B2	01 December 2010
		JP 2007-528985 A	18 October 2007
		KR 10-2006-0033740 A	19 April 2006
		US 7831528 B2	09 November 2010
		US 2004-0267397 A1	30 December 2004
		US 2009-0198635 A1	06 August 2009
		WO 2005-003911 A2	13 January 2005
		WO 2005-003911 A3	30 June 2005
US 2003-0206437 A1	06 November 2003	AU 2003-247979 A1	23 January 2004
		EP 1522105 A1	13 April 2005
		JP 2005-533372 A	04 November 2005
		TW 200414549 A	01 August 2004
		US 5627392 A	06 May 1997
		US 5825063 A	20 October 1998
		US 5875126 A	23 February 1999
		US 5898613 A	27 April 1999
		US 5914894 A	22 June 1999
		US 5986927 A	16 November 1999
		US 5990512 A	23 November 1999
		US 6125053 A	26 September 2000
		US 6144581 A	07 November 2000
		US 6452835 B1	17 September 2002
		US 6965142 B2	15 November 2005
		US 7098498 B2	29 August 2006
		US 7548460 B2	16 June 2009
		US 2005-0099859 A1	12 May 2005
		US 2005-0104118 A1	19 May 2005
		US 2005-0104119 A1	19 May 2005
		WO 2004-006340 A1	15 January 2004

국 제 조 사 보 고 서

국제출원번호
PCT/KR2020/014012

A. 발명이 속하는 기술분류(국제특허분류(IPC))

G01R 31/307(2006.01)i, G06T 5/00(2006.01)i, G01N 21/95(2006.01)i, G01N 21/88(2006.01)i, G06N 20/00(2019.01)i

B. 조사된 분야

조사된 최소문헌(국제특허분류를 기재)
G01R 31/307; G06F 15/18; G06F 17/50; G06N 3/04; G11C 011/34; H01L 21/02; H01L 21/336; H01L 21/66; H01L 29/78; G06T 5/00; G01N 21/95; G01N 21/88; G06N 20/00

조사된 기술분야에 속하는 최소문헌 이외의 문헌
한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC
일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC

국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우))
eKOMPASS(특허청 내부 검색시스템) & 키워드: 열화(degradation), 기계 학습(machine learning), 전자 현미경(electron microscope), BTI(Bias Temperature Instability), HCI(Hot Carrier Injection)

C. 관련 문헌

카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항
Y	KR 10-2017-0074812 A (어플라이드 머티리얼즈 이스라엘 리미티드) 2017.06.30 단락 [0031]; 청구항 1, 5, 20; 및 도면 1, 3.	1-3,9
A		4-8,10-11
Y	JP 2001-352059 A (NEC CORP.) 2001.12.21 단락 [0024]-[0027]; 청구항 6; 및 도면 1.	1-3,9
A	KR 10-2019-0052604 A (삼성전자주식회사) 2019.05.16 단락 [0074]; 청구항 1; 및 도면 4.	1-11
A	KR 10-1059427 B1 (팀버 테크놀로지스, 인코포레이티드) 2011.08.25 단락 [0028]; 청구항 27; 및 도면 1.	1-11
A	US 2003-0206437 A1 (CHRISTOPHER J. DIORIO 등) 2003.11.06 단락 [0014].	1-11

☐ 추가 문헌이 C(계속)에 기재되어 있습니다.

☒ 대응특허에 관한 별지를 참조하십시오.

* 인용된 문헌의 특별 카테고리:

"A" 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌

"D" 본 국제출원에서 출원인이 인용한 문헌

"E" 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후에 공개된 선출원 또는 특허 문헌

"L" 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌

"O" 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌

"P" 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌

"T" 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌

"X" 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신규성 또는 진보성이 없는 것으로 본다.

"Y" 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다.

"&" 동일한 대응특허문헌에 속하는 문헌

국제조사의 실제 완료일	국제조사보고서 발송일
2021년 01월 18일 (18.01.2021)	2021년 01월 19일 (19.01.2021)

ISA/KR의 명칭 및 우편주소
대한민국 특허청
(35208) 대전광역시 서구 청사로 189, 4동 (둔산동, 정부대전청사)
팩스 번호 +82-42-481-8578

심사관
강민정
전화번호 +82-42-481-8131

국제조사보고서
대응특허에 관한 정보

국제출원번호
PCT/KR2020/014012

국제조사보고서에서 인용된 특허문헌	공개일	대응특허문헌	공개일
KR 10-2017-0074812 A	2017/06/30	TW 201732690 A	2017/09/16
		US 2017-177997 A1	2017/06/22
		US 2017-357895 A1	2017/12/14
		US 2017-364798 A1	2017/12/21
JP 2001-352059 A	2001/12/21	없음	
KR 10-2019-0052604 A	2019/05/16	CN 109753677 A	2019/05/14
		TW 201933155 A	2019/08/16
		US 10621494 B2	2020/04/14
		US 2019-0138897 A1	2019/05/09
KR 10-1059427 B1	2011/08/25	CN 1799045 A	2006/07/05
		CN 1799045 C	2008/09/10
		DE 112004001001 T5	2006/09/14
		JP 2007-528985 A	2007/10/18
		JP 4589315 B2	2010/12/01
		KR 10-2006-0033740 A	2006/04/19
		US 2004-0267397 A1	2004/12/30
		US 2009-0198635 A1	2009/08/06
		US 7831528 B2	2010/11/09
		WO 2005-003911 A2	2005/01/13
		WO 2005-003911 A3	2005/06/30
US 2003-0206437 A1	2003/11/06	AU 2003-247979 A1	2004/01/23
		EP 1522105 A1	2005/04/13
		JP 2005-533372 A	2005/11/04
		TW 200414549 A	2004/08/01
		US 2005-0099859 A1	2005/05/12
		US 2005-0104118 A1	2005/05/19
		US 2005-0104119 A1	2005/05/19
		US 5627392 A	1997/05/06
		US 5825063 A	1998/10/20
		US 5875126 A	1999/02/23
		US 5898613 A	1999/04/27
		US 5914894 A	1999/06/22
		US 5986927 A	1999/11/16
		US 5990512 A	1999/11/23
		US 6125053 A	2000/09/26
		US 6144581 A	2000/11/07
		US 6452835 B1	2002/09/17
		US 6965142 B2	2005/11/15
		US 7098498 B2	2006/08/29
		US 7548460 B2	2009/06/16
		WO 2004-006340 A1	2004/01/15