



(12) 实用新型专利

(10) 授权公告号 CN 203397130 U

(45) 授权公告日 2014.01.15

(21) 申请号 201320462469.8

(22) 申请日 2013.07.31

(73) 专利权人 山东超越数控电子有限公司

地址 250100 山东省济南市高新区孙村镇科
航路 2877 号

(72)发明人 冯增彦 姜微微 朱书杉

(51) Int. Cl.

G05B 19/04 (2006.01)


权利要求书1页 说明书4页 附图1页

(54) 实用新型名称

一种应用在电子设备上的开关机电路

(57) 摘要

本实用新型公开了一种应用在电子设备上的开关机电路,属于开关机电路,所述开关机电路连接在电源输入端、系统电源管理芯片之间,开关机电路包括开关机按键 SW1、反相器 U1、逻辑缓冲芯片 U2、负载开关 U3、反相器 U4、三极管 Q1、二极管 D3、二极管 D4 ;开关机按键 SW1 连接二极管 D3 再连接到负载开关 U3,二极管 D3 通过二极管 D4 连接系统电源管理芯片 ;开关机按键 SW1 连接反相器 U1 再经负载开关 U3 再连接到系统电源管理芯片 ;开关机按键 SW1 连接反相器 U4 再经连接三极管 Q1 连接到系统电源管理芯片 ;反相器 U1 连接到逻辑缓冲芯片 U2 再连接到系统电源管理芯片。本实用新型提高了电路可靠性,实现更低的待机功耗。



1. 一种应用在电子设备上的开关机电路,包括电源输入端、系统电源管理芯片,其特征在于所述开关机电路连接在电源输入端、系统电源管理芯片之间,开关机电路包括开关机按键 SW1、反相器 U1、逻辑缓冲芯片 U2、负载开关 U3、反相器 U4、三极管 Q1、二极管 D3、二极管 D4;电源输入端分别连接开关机按键 SW1 的一端、反相器 U1 的 Vcc 端、逻辑缓冲芯片 U2 的 Vcc 端;

开关机按键 SW1 另一端与二极管 D3 的一端连接,二极管 D3 的另一端连接到负载开关 U3,二极管 D3 的另一端还通过二极管 D4 连接系统电源管理芯片;

开关机按键 SW1 另一端连接反相器 U1,反相器 U1 连接负载开关 U3,负载开关 U3 的输出端连接系统电源管理芯片;

开关机按键 SW1 的另一端连接反相器 U4,反相器 U4 连接三极管 Q1 的发射极,三极管 Q1 的集电极连接到系统电源管理芯片,三极管 Q1 的基极连接到系统电源管理芯片;

反相器 U1 的输出端连接到逻辑缓冲芯片 U2 输入端,逻辑缓冲芯片 U2 输出端连接到系统电源管理芯片。

2. 根据权利要求 1 所述的一种应用在电子设备上的开关机电路,其特征在于所述开关机电路还包括二极管 D1、电阻 R3、电阻 R7、电容 C4、电容 C6、电阻 R13;具体连接为:

电源输入端分别连接开关机按键 SW1 的一端、反相器 U1 的 Vcc 端、逻辑缓冲芯片 U2 的 Vcc 端;

开关机按键 SW1 另一端与二极管 D3 的一端连接,二极管 D3 的另一端连接到负载开关 U3 的第 5 脚开关信号,二极管 D3 的另一端还通过二极管 D4 连接系统电源管理芯片的系统开关控制信号端;

开关机按键 SW1 另一端还经过二极管 D1、电阻 R3 组成的并联电路后连接反相器 U1 的第 1 脚,反相器 U1 的输出端第 6 脚连接负载开关 U3 的第 4 脚,反相器 U1 的输出端第 6 脚还通过一个电阻 R7 连接负载开关 U3 的第 6 脚,负载开关 U3 的输出端连接系统电源管理芯片的开关端;

开关机按键 SW1 的另一端还通过电容 C4 接反相器 U4 的第 1 脚,反相器 U4 的输出端第 6 脚通过一个电容 C6 接反相器 U4 的第 3 脚,反相器 U4 的输出端第 4 脚连接三极管 Q1 的发射极,三极管 Q1 的集电极连接到系统电源管理芯片的待机信号端,三极管 Q1 的基极通过电阻 R13 连接到系统电源管理芯片的 CPU 核心供电端;

反相器 U1 的输出端第 4 脚连接到逻辑缓冲芯片 U2 输入端第 2 脚,逻辑缓冲芯片 U2 输出端第 5 脚连接到系统电源管理芯片的 CPU 开关机请求信号端。

3. 根据权利要求 2 所述的一种应用在电子设备上的开关机电路,其特征在于电阻 R7 的电阻为 $100\text{K}\Omega$,电容 C4 的容量为 $1\mu\text{F}$,电容 C6 的容量为 $1\mu\text{F}$ 。

一种应用在电子设备上的开关机电路

技术领域

[0001] 本实用新型涉及一种开关机电路,具体地说是一种应用在电子设备上的开关机电路。

背景技术

[0002] 目前,低功耗的开关机电路设计在电子设备应用中显得尤为重要。几种典型的开关机电路包括:

[0003] 1、采用单片机进行开关机控制,但当单片机芯片死机时需采取外部断电方式实现关机,且在开机状态下通过外部拔插电源,容易造成系统电源震荡,而导致系统电路损坏;

[0004] 2、软开关机电路,但这种开关机电路在关机时仍然给 CPU 供电,CPU 仅处于一种睡眠模式,虽然电路设计简单,但消耗电池能量,与低功耗要求背道而驰。

[0005] 实用新型内容

[0006] 本实用新型的技术任务是针对以上不足之处,提供一种提高电路可靠性,避免电路不稳定,实现更低的待机功耗、更低的一种应用在电子设备上的开关机电路。

[0007] 本实用新型解决其技术问题所采用的技术方案是:为一种用逻辑器件搭建的开关机电路。

[0008] 包括电源输入端、系统电源管理芯片,所述开关机电路连接在电源输入端、系统电源管理芯片之间,开关机电路包括开关机按键 SW1、反相器 U1、逻辑缓冲芯片 U2、负载开关 U3、反相器 U4、三极管 Q1、二极管 D3、二极管 D4;

[0009] 电源输入端分别连接开关机按键 SW1 的一端、反相器 U1 的 Vcc 端、逻辑缓冲芯片 U2 的 Vcc 端;

[0010] 开关机按键 SW1 另一端与二极管 D3 的一端连接,二极管 D3 的另一端连接到负载开关 U3,二极管 D3 的另一端还通过二极管 D4 连接系统电源管理芯片;

[0011] 开关机按键 SW1 另一端连接反相器 U1,反相器 U1 连接负载开关 U3,负载开关 U3 的输出端连接系统电源管理芯片;

[0012] 开关机按键 SW1 的另一端连接反相器 U4,反相器 U4 连接三极管 Q1 的发射极,三极管 Q1 的集电极连接到系统电源管理芯片,三极管 Q1 的基极连接到系统电源管理芯片;

[0013] 反相器 U1 的输出端连接到逻辑缓冲芯片 U2 输入端,逻辑缓冲芯片 U2 输出端连接到系统电源管理芯片。

[0014] 所述开关机电路还包括二极管 D1、电阻 R3、电阻 R7、电容 C4、电容 C6、电阻 R13;具体连接为:电源输入端分别连接开关机按键 SW1 的一端、反相器 U1 的 Vcc 端、逻辑缓冲芯片 U2 的 Vcc 端;开关机按键 SW1 另一端与二极管 D3 的一端连接,二极管 D3 的另一端连接到负载开关 U3 的第 5 脚开关信号,二极管 D3 的另一端还通过二极管 D4 连接系统电源管理芯片的系统开关控制信号端(SYS_ON_OFF_CTL);开关机按键 SW1 另一端还经过二极管 D1、电阻 R3 组成的并联电路后连接反相器 U1 的第 1 脚,反相器 U1 的输出端第 6 脚连接负载开关 U3 的第 4 脚,反相器 U1 的输出端第 6 脚还通过一个电阻 R7 连接负载开关 U3 的第 6 脚,负载

开关 U3 的输出端连接系统电源管理芯片的开关端(MAIN_PWR_ON);开关机按键 SW1 的另一端还通过电容 C4 接反相器 U4 的第 1 脚,反相器 U4 的输出端第 6 脚通过一个电容 C6 接反相器 U4 的第 3 脚,反相器 U4 的输出端第 4 脚连接三极管 Q1 的发射极,三极管 Q1 的集电极连接到系统电源管理芯片的待机信号端(nONKEY/KEEPACT),三极管 Q1 的基极通过电阻 R13 连接到系统电源管理芯片的 CPU 核心供电端(VDDCORE);反相器 U1 的输出端第 4 脚连接到逻辑缓冲芯片 U2 输入端第 2 脚,逻辑缓冲芯片 U2 输出端第 5 脚连接到系统电源管理芯片的 CPU 开关机请求信号端(PMIC_ON_OFF_REQ)。

[0015] 电阻 R7 的电阻为 100K Ω ,电容 C4 的容量为 1 μ F,电容 C6 的容量为 1 μ F。

[0016] 当外部电源或锂电池存在的情况下,电源输入端(LDO_3V3)一直存在。

[0017] 使用时,按下开关机按键 SW1,通过二极管 D1、电阻 R3 构成的复位电路,反相器 U1 的第 1 脚输入为低电平,反相器 U1 第 4 脚、第 6 脚输出信号为高电平,逻辑缓冲芯片 U2 给系统电源管理芯片送开关机请求信号 PMIC_ON_OFF_REQ;

[0018] 负载开关 U3 的第 4 脚 V_IN_R1 和第 6 脚 R1_C1 为高电平,第 5 脚 ON_OFF 通过二极管 D3 为高电平,启动负载开关 U3,给电源管理芯片的开关端输送高电平信号 MAIN_PWR_ON,启动电源管理芯片,实现开机;

[0019] 长按开关机按键 SW1,反相器 U1 的第 1 脚输入为高电平,逻辑缓冲芯片 U2 输入为低电平,使开关机请求信号 PMIC_ON_OFF_REQ 输出为低,负载开关 U3 的输出信号 MAIN_PWR_ON 置低,切断电源管理芯片电源,实现关机;

[0020] 开机状态下,按下开关机按键 SW1,反相器 U4 的输出端第 4 脚通过三极管 Q1 输出低脉冲,送电源管理芯片待机信号 nONKEY/KEEPACT,切断 CPU 电源,实现待机;再次按下开关机按键 SW1,反相器 U4 的输出端第 4 脚通过三极管 Q1 输出高脉冲,送电源管理芯片唤醒信号 nONKEY/KEEPACT,实现一键唤醒功能。

[0021] 本实用新型的一种应用在电子设备上的开关机电路和现有技术相比,具有以下优点:

[0022] 1、提高电路可靠性,避免采取单片机进行开关机控制时,容易因接触不良造成后级电路不稳定;

[0023] 2、系统关闭时,切断主电源,实现更低的待机功耗、更低的成本;

[0024] 3、提高电路通用性,而且能够在非 x86 平台产品下实现与 x86 平台产品(PC、Notebook)相同的开关机控制方法,增加新用户的体验效果;因而,具有很好的推广使用价值。

附图说明

[0025] 下面结合附图对本实用新型进一步说明。

[0026] 附图 1 为一种应用在电子设备上的开关机电路的总体结构框图。

具体实施方式

[0027] 下面结合附图和具体实施例对本实用新型作进一步说明。

[0028] 如图 1 所示,本实用新型的一种应用在电子设备上的开关机电路,包括电源输入端、系统电源管理芯片,所述开关机电路连接在电源输入端、系统电源管理芯片之间,开关

机电路包括开关机按键 SW1、反相器 U1、逻辑缓冲芯片 U2、负载开关 U3、反相器 U4、三极管 Q1、二极管 D3、二极管 D4；

[0029] 电源输入端分别连接开关机按键 SW1 的一端、反相器 U1 的 Vcc 端、逻辑缓冲芯片 U2 的 Vcc 端；

[0030] 开关机按键 SW1 另一端与二极管 D3 的一端连接，二极管 D3 的另一端连接到负载开关 U3，二极管 D3 的另一端还通过二极管 D4 连接系统电源管理芯片；

[0031] 开关机按键 SW1 另一端连接反相器 U1，反相器 U1 连接负载开关 U3，负载开关 U3 的输出端连接系统电源管理芯片；

[0032] 开关机按键 SW1 的另一端连接反相器 U4，反相器 U4 连接三极管 Q1 的发射极，三极管 Q1 的集电极连接到系统电源管理芯片，三极管 Q1 的基极连接到系统电源管理芯片；

[0033] 反相器 U1 的输出端连接到逻辑缓冲芯片 U2 输入端，逻辑缓冲芯片 U2 输出端连接到系统电源管理芯片。

[0034] 所述开关机电路还包括二极管 D1、电阻 R3、电阻 R7、电容 C4、电容 C6、电阻 R13；具体连接为：电源输入端分别连接开关机按键 SW1 的一端、反相器 U1 的 Vcc 端、逻辑缓冲芯片 U2 的 Vcc 端；开关机按键 SW1 另一端与二极管 D3 的一端连接，二极管 D3 的另一端连接到负载开关 U3 的第 5 脚开关信号，二极管 D3 的另一端还通过二极管 D4 连接系统电源管理芯片的系统开关控制信号端 (SYS_ON_OFF_CTL)；开关机按键 SW1 另一端还经过二极管 D1、电阻 R3 组成的并联电路后连接反相器 U1 的第 1 脚，反相器 U1 的输出端第 6 脚连接负载开关 U3 的第 4 脚，反相器 U1 的输出端第 6 脚还通过一个电阻 R7 连接负载开关 U3 的第 6 脚，负载开关 U3 的输出端连接系统电源管理芯片的开关端 (MAIN_PWR_ON)；开关机按键 SW1 的另一端还通过电容 C4 接反相器 U4 的第 1 脚，反相器 U4 的输出端第 6 脚通过一个电容 C6 接反相器 U4 的第 3 脚，反相器 U4 的输出端第 4 脚连接三极管 Q1 的发射极，三极管 Q1 的集电极连接到系统电源管理芯片的待机信号端 (nONKEY/KEEPACT)，三极管 Q1 的基极通过电阻 R13 连接到系统电源管理芯片的 CPU 核心供电端 (VDDCORE)；反相器 U1 的输出端第 4 脚连接到逻辑缓冲芯片 U2 输入端第 2 脚，逻辑缓冲芯片 U2 输出端第 5 脚连接到系统电源管理芯片的 CPU 开关机请求信号端 (PMIC_ON_OFF_REQ)。

[0035] 电阻 R7 的电阻为 100K Ω ，电容 C4 的容量为 1 μ F，电容 C6 的容量为 1 μ F。

[0036] 当外部电源或锂电池存在的情况下，电源输入端 (LDO_3V3) 一直存在。

[0037] 使用时，按下开关机按键 SW1，通过二极管 D1、电阻 R3 构成的复位电路，反相器 U1 的第 1 脚输入为低电平，反相器 U1 第 4 脚、第 6 脚输出信号为高电平，逻辑缓冲芯片 U2 给系统电源管理芯片送开关机请求信号 PMIC_ON_OFF_REQ；

[0038] 负载开关 U3 的第 4 脚 V_IN_R1 和第 6 脚 R1_C1 为高电平，第 5 脚 ON_OFF 通过二极管 D3 为高电平，启动负载开关 U3，给电源管理芯片的开关端输送高电平信号 MAIN_PWR_ON，启动电源管理芯片，实现开机；

[0039] 长按开关机按键 SW1，反相器 U1 的第 1 脚输入为高电平，逻辑缓冲芯片 U2 输入为低电平，使开关机请求信号 PMIC_ON_OFF_REQ 输出为低，负载开关 U3 的输出信号 MAIN_PWR_ON 置低，切断电源管理芯片电源，实现关机；

[0040] 开机状态下，按下开关机按键 SW1，反相器 U4 的输出端第 4 脚通过三极管 Q1 输出低脉冲，送电源管理芯片待机信号 nONKEY/KEEPACT，切断 CPU 电源，实现待机；再次按下开

关机按键 SW1,反相器 U4 的输出端第 4 脚通过三极管 Q1 输出高脉冲,送电源管理芯片唤醒信号 nONKEY/KEEPACT,实现一键唤醒功能。

[0041] 本实用新型除说明书所述的技术特征外,均为本专业技术人员的已知技术。




图 1