

(19) 日本国特許庁 (JP)

## (12) 特 許 公 報 (B2)

(11) 特許番号

特許第5429644号  
(P5429644)

(45) 発行日 平成26年2月26日 (2014. 2. 26)

(24) 登録日 平成25年12月13日 (2013. 12. 13)

(51) Int. Cl.

F I

H O 1 L 27/105 (2006. 01)

H O 1 L 27/10 4 4 8

H O 1 L 45/00 (2006. 01)

H O 1 L 45/00 A

請求項の数 6 (全 15 頁)

(21) 出願番号 特願2010-526985 (P2010-526985)  
 (86) (22) 出願日 平成20年8月8日 (2008. 8. 8)  
 (65) 公表番号 特表2010-541246 (P2010-541246A)  
 (43) 公表日 平成22年12月24日 (2010. 12. 24)  
 (86) 国際出願番号 PCT/US2008/072547  
 (87) 国際公開番号 W02009/045635  
 (87) 国際公開日 平成21年4月9日 (2009. 4. 9)  
 審査請求日 平成23年8月8日 (2011. 8. 8)  
 (31) 優先権主張番号 11/864, 246  
 (32) 優先日 平成19年9月28日 (2007. 9. 28)  
 (33) 優先権主張国 米国 (US)

(73) 特許権者 504199127  
 フリースケール セミコンダクター イン  
 コーポレイテッド  
 アメリカ合衆国 テキサス州 7 8 7 3 5  
 オースティン ウィリアム キャノン  
 ドライブ ウェスト 6 5 0 1  
 (74) 代理人 100142907  
 弁理士 本田 淳  
 (72) 発明者 ムラリダール、ラマチャンドラン  
 アメリカ合衆国 1 0 5 4 1 ニューヨー  
 ク州 マホバック ウェスト レイク ブ  
 ルバード 2 8 4

最終頁に続く

(54) 【発明の名称】 相変化メモリ構造

## (57) 【特許請求の範囲】

## 【請求項 1】

第 1 電極と、

第 2 電極と、

前記第 1 電極と前記第 2 電極との間に配置される複数のピラーとを備える相変化メモリセルにおいて、

前記複数のピラーは、前記第 1 電極に電氣的に接続されたヒータ材料部分が設けられる第 1 端部から、前記第 2 電極に電氣的に接続された相変化部分が設けられる第 2 端部まで延び、前記ヒータ材料部分と前記相変化部分は、前記ピラーの 20 ナノメートル未満の幅を有した断面をもって接合され、前記複数のピラーは、1 つの前記相変化メモリセルにおいて、20 ナノメートル未満の間隔をもって互いに離間される、相変化メモリセル。

## 【請求項 2】

前記相変化部分は、少なくとも第 1 材料及び第 2 材料の 2 つの群から選択された材料の組み合わせからなり、前記第 1 材料は I B 族、I I I 族、I V 族、V 族、及び V I 族からなる分類グループのうちの 1 つであり、前記第 2 材料は前記分類グループのうちの 1 つであるが、第 1 材料とは異なる族から選択される、請求項 1 に記載の相変化メモリセル。

## 【請求項 3】

前記相変化部分は、ゲルマニウムアンチモンテルル、ゲルマニウムテルル、ゲルマニウムアンチモン、ガリウムアンチモンテルル、銀インジウムアンチモンテルル、錫セレン、硫化錫、インジウムセレン、及びインジウムアンチモンセレンからなる群から選択された

材料を含んでなる、請求項 2 に記載の相変化メモリセル。

【請求項 4】

第 1 電極層を基板の上に形成する工程と、  
ヒータ材料層を前記第 1 電極層の上方に形成する工程と、  
相変化材料層を前記第 1 電極層の上方に形成する工程と、  
ナノクラスターを前記ヒータ材料層の上に、かつ前記相変化材料層の上に、前記ナノクラスターによってパターンが画定されるように設ける工程と、  
前記相変化材料層を厚さ全体に亘って前記パターンの通りにエッチングする工程と、  
前記ヒータ材料層を、前記ヒータ材料層の厚さの少なくとも一部分に亘って前記パターンの通りにエッチングする工程と、  
前記複数のピラーのそれぞれに電氣的に接続される第 2 電極を形成する工程とを備え、  
前記複数のピラーは、前記第 1 電極に電氣的に接続されたヒータ材料部分が設けられる第 1 端部から、前記第 2 電極に電氣的に接続された相変化部分が設けられる第 2 端部まで延び、前記ヒータ材料部分と前記相変化部分は、前記ピラーの 20 ナノメートル未満の幅を有した断面をもって接合され、前記複数のピラーは、1 つの前記相変化メモリセルにおいて、20 ナノメートル未満の間隔をもって互いに離間される、相変化メモリセルの製造方法。

10

【請求項 5】

第 1 電極層を基板の上に形成する工程と、  
ヒータ材料層を前記第 1 電極層の上方に形成する工程と、  
相変化材料層を前記第 1 電極層の上方に形成する工程と、  
ジブロックコポリマーを前記ヒータ材料層の上に、かつ前記相変化材料層の上に、前記ジブロックコポリマーによってパターンが画定されるように設ける工程と、  
前記相変化材料層を厚さ全体に亘って前記パターンの通りにエッチングする工程と、  
前記ヒータ材料層を、前記ヒータ材料層の厚さの少なくとも一部分に亘って前記パターンの通りにエッチングする工程と、  
前記複数のピラーのそれぞれに電氣的に接続される第 2 電極を形成する工程とを備え、  
前記複数のピラーは、前記第 1 電極に電氣的に接続されたヒータ材料部分が設けられる第 1 端部から、前記第 2 電極に電氣的に接続された相変化部分が設けられる第 2 端部まで延び、前記ヒータ材料部分と前記相変化部分は、前記ピラーの 20 ナノメートル未満の幅を有した断面をもって接合され、前記複数のピラーは、1 つの前記相変化メモリセルにおいて、20 ナノメートル未満の間隔をもって互いに離間される、相変化メモリセルの製造方法。

20

30

【請求項 6】

前記ナノクラスターはシリコン、ゲルマニウム、金、パラジウム、及び白金からなる群から選択される、請求項 4 に記載の相変化メモリセルの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は概して半導体素子に関し、特に相変化メモリに関する。

40

【背景技術】

【0002】

相変化メモリは、相変化材料を利用して情報を記憶するメモリである。情報は、相変化材料構造に記憶され、この場合、相変化材料の相が、メモリセルに保持されている値を反映している。1 つのタイプの相変化メモリでは、メモリセルの相変化材料がアモルファス相となることにより第 1 の値を保持し、そして結晶相となることにより第 2 の値を保持することができる。これらの異なる相の各相によって抵抗値が相違し、この抵抗値を測定することにより保持されている値を求めることができる。

【0003】

幾つかのタイプの相変化メモリは、メモリセルの相変化構造の相を変化させるために十

50

分大きい熱を発生させるヒータ構造を含む。熱は、ヒータ構造に電流を流すことにより発生させるが、この場合、ヒータ構造の比較的高い抵抗率によって熱を、電流が当該構造を流れている状態で発生させる。幾つかのタイプの相変化メモリでは、ヒータ構造における熱発生量及び熱発生期間で、相変化材料がアモルファス相または結晶相のいずれに変化するかを制御する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

望まれるのは、改良型相変化メモリセルである。

【課題を解決するための手段】

【0005】

複数のピラー構造を有する相変化メモリセルのヒータ構造を実現することにより、幾つかの実施形態においては、さらに効率の高い加熱を行なって相変化材料の相状態を変化させる相変化メモリセルを実現することができる。

【図面の簡単な説明】

【0006】

【図1】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図2】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図3】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図4】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図5】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図6】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図7】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図8】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図9】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図10】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図11】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図12】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図13】本発明の1つの実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図14】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図15】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図16】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図17】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

10

20

30

40

50

【図 18】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図 19】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図 20】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図 21】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【図 22】本発明の別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

10

【図 23】本発明のさらに別の実施形態による相変化メモリセルを形成する種々の工程を示す側面図。

【発明を実施するための形態】

【0007】

添付の図面を参照することにより本発明に対する理解を一層深めることができ、そして本発明の多くの目的、特徴、及び利点がこの技術分野の当業者には明らかになるであろう。

【0008】

特に断らない限り、同じ参照記号を異なる図面において使用して、同じアイテムを示すようにしている。これらの図は必ずしも寸法通りには描かれていない。

20

以下に、本発明を実施するための形態についての詳細な説明が開示される。当該説明は、本発明を例示するために行なわれるのであり、制限的に解釈されるべきではない。

【0009】

図 1 は、相変化メモリセルを形成するために使用されるウェハ 101 の切欠き側面図である。ウェハ 101 は基板 103 を含む。基板 103 は、種々の材料、例えば半導体材料（シリコン、シリコンゲルマニウム）または誘電体材料により形成することができる。幾つかの実施形態では、基板 103 はバルク材料を含むことができるか、またはセミコンダクターオンインシュレータ（SOI）基板のような、異なる材料からなる複数の層を含むことができる。

【0010】

30

1 つの実施形態では、基板 103 は活性半導体材料を含み、この活性半導体材料の中に、トランジスタ及びダイオード（図示せず）が形成される。

誘電体層 105 を基板 103 の上に設ける。1 つの実施形態では、層 105 は誘電体材料、例えば二酸化シリコン、TEOS を含む。幾つかの実施形態では、トランジスタのゲート及びコンタクトは、層 105 と同じ高さに設けることができる。

【0011】

図示の実施形態では、層 107 は、ウェハ 101 の配線部分の第 1 金属層である。他の実施形態では、層 107 は、より高い位置に設けて、配線部分の第 1 金属層と最終金属層との間の金属層とすることができる。層 107 は導電性電極 108 及び 112 を含み、これらの電極は誘電体 110 を介して分離される。電極 108 及び 112 は、銅、アルミニウム、または金のような導電材料により形成される。電極 108 及び 112 はバリア層（図示せず）を含むことができる。幾つかの実施形態では、第 1 金属層は、メモリセル群をウェハのトランジスタ群に電氣的に接続する導電配線を含む。

40

【0012】

ヒータ材料層 109 を層 107 の上に設ける。層 109 はヒータ材料により形成され、このヒータ材料は、電流が当該材料を流れるときに比較的多い量の熱を発生する。ヒータ材料の例として、窒化チタン、窒化チタンアルミニウム、チタタングステン、窒化タンタル、窒化タンタルシリコン、窒化タングステンを挙げることができる。ヒータ材料の幾つかの例として、チタン、アルミニウム、窒素、シリコン、タンタル、またはタングステンを挙げることができる。幾つかの例では、ヒータ材料は電流を流すが、比較的高い抵抗

50

を示すので、比較的多い量の熱が、電流が材料を流れるときに発生する。1つの実施形態では、層109は50～500ナノメートルの範囲の厚さを有するが、他の実施形態では他の厚さを有することができる。

#### 【0013】

1つの実施形態では、層109は、ヒータ材料の堆積後に堆積させる導電性バリア及び/又は接着層、例えば五酸化タンタル、窒化タンタルシリコン、または窒化タンタル（例えば、3～5nm）を含むことができる。

#### 【0014】

相変化材料層111を層109の上に設ける。相変化材料層は、熱がヒータ材料層109から発生するのに応答して相を変化させる（例えば、アモルファス相と結晶相との間で）材料により形成される。相変化材料は、当該材料の相によって変わる異なる抵抗値を示す。1つの実施形態では、相変化材料は、少なくとも2つの材料の組み合わせを含み、この場合、第1材料はIB族材料、III族材料、IV族材料、V族材料、及びVI族材料からなる分類グループのうちの1つであり、そして第2材料は当該分類グループのうちの1つであるが、第1材料とは分類グループの族が同じではない。相変化材料部分は、ゲルマニウム、アンチモン、及びテルルからなるグループのうちの少なくとも1つを含む。相変化材料の例として、ゲルマニウムアンチモンテルル、ゲルマニウムテルル、ゲルマニウムアンチモン、ガリウムアンチモンテルル、銀インジウムアンチモンテルル、錫セレン、硫化錫、インジウムセレン、インジウムアンチモンセレンを挙げることができる。1つの実施形態では、層111は20～100ナノメートルの範囲の厚さを有するが、他の実施形態では他の厚さとすることができる。

#### 【0015】

キャップ層114を層111の上に設け、そして例えば、窒化物により形成する。キャップ層114は研磨停止層として後続のプロセスにおいて利用される。キャップ層114は50～200ナノメートルの範囲の厚さを有するが、他の実施形態では他の厚さとすることができる。

#### 【0016】

層113を層114の上に設ける。層113は、層111及び109を後続のプロセスにおいてパターニングするためのマスク層として利用される。1つの実施形態では、層113はシリコン酸化物により形成され、そして10～100ナノメートルの範囲の厚さを有するが、他の実施形態では他の厚さとすることができる。

#### 【0017】

ナノクラスター層115を層113の上に設ける。ナノクラスター115は、1つの材料からなる不連続構造である。1つの実施形態では、ナノクラスター115はシリコンナノクラスターであるが、他の実施形態では他の材料（例えば、ゲルマニウム、または金、パラジウム、白金のような金属）により形成することができる。1つの実施形態では、ナノクラスターは、3～20ナノメートルの範囲の幅119を有するが、他の実施形態では他の幅を有することができる。幾つかの実施形態では、これらのナノクラスターは、3～50ナノメートルの範囲（間隔117）で離間するが、他の実施形態では他の間隔とすることができる。

#### 【0018】

1つの実施形態では、ナノクラスターは、化学気相堆積法により、シランまたはジシランを前駆体として使用して形成することができる。幅119及び間隔117は、堆積温度及び処理時間を制御することにより制御される。ナノクラスターは、堆積時間を長くすることによりさらに大きくすることができ、そして堆積の温度を高くすることにより、より広い間隔とすることができる。ナノクラスターがシリコンである1つの実施形態では、ナノクラスターは、化学気相堆積プロセスにより、450～500の範囲の温度で、かつ当該温度において50～250秒の範囲の時間で形成されることにより、10nmの幅、及び12nmの間隔を有するシリコンナノクラスターが得られる。

#### 【0019】

他の実施形態では、ナノクラスター 1 1 5 を前もって形成し、そして層 1 1 3 の上にスピン塗布することができる。

図 2 は、層 1 1 3 をパターンニングしてナノピラーマスク構造 2 0 1 を層 1 1 3 上のナノクラスター 1 1 5 のパターンの通りに形成した後のウェハ 1 0 1 の側面図を示している。1 つの実施形態では、構造 2 0 1 は幅 1 1 9 と同様の幅、及び間隔 1 1 7 と同様の間隔を有する。1 つの実施形態では、構造 2 0 1 は、層 1 1 3 の材料に対して選択性を有し、かつナノクラスター 1 1 5 の材料に対して選択性を有するエッチング化学種で層 1 1 3 に対して異方性エッチングを行なうことにより形成される。

#### 【 0 0 2 0 】

図 3 は、層 1 1 4 , 1 1 1 , 1 0 9 を、構造 2 0 1 から形成されたパターンの通りにパターンニングした後のウェハ 1 0 1 の一部切欠き側面図を示している。図 3 に示すように、相変化構造 3 0 3 及びヒータ構造 3 0 5 からなる複数のピラー 3 0 1 が当該パターンニングにより形成される。これらの構造は、幅 1 1 9 と比較的同じである幅、及び間隔 1 1 7 と比較的同じである間隔を有する。ピラー 3 0 1 は、層 1 1 4 , 1 1 1 , 1 0 9 に対して、これらの材料に対して選択性を有するエッチング化学種で異方性エッチングを行なうことにより形成される。例えば、層 1 1 1 がゲルマニウムアンチモンテルルにより形成される場合、アルゴン、塩素、及び  $CF_4$  からなるエッチング化学種を使用することができる。層 1 0 9 が窒化チタンにより形成される場合、 $CF_4$  及びアルゴンからなる、または  $BCl_3$  及びアルゴンからなるエッチング化学種を使用することができる。

#### 【 0 0 2 1 】

図 4 は、構造 2 0 1 及びナノクラスター 1 1 5 を除去した後のウェハ 1 0 1 の図を示している。構造 2 0 1 が酸化物により形成される 1 つの実施形態では、これらのピラーは希 HF 酸でエッチングすることにより除去することができる。

#### 【 0 0 2 2 】

図 5 では、誘電体材料（例えば、シリコン酸化物、 $TEOS$ ）からなる層 5 0 1 がウェハ 1 0 1 の上に形成される。1 つの実施形態では、層 5 0 1 は化学気相堆積プロセス（ $CVD$ ）により形成されるが、他のプロセスにより形成してもよい。層 5 0 1 はナノピラー 3 0 1 よりも高い高さになるように形成される。

#### 【 0 0 2 3 】

図 6 は、ウェハ 1 0 1 に対して、層 1 1 4 の構造 3 0 4 を平坦化停止構造として利用する平坦化プロセス（例えば、化学的機械研磨（ $CMP$ ））を適用した後のウェハ 1 0 1 を示している。

#### 【 0 0 2 4 】

図 7 は、マスク層 7 0 1（例えば、窒化物）を、ウェハ 1 0 1 の平坦化表面に堆積させた後のウェハ 1 0 1 を示している。1 つの実施形態では、層 7 0 1 は、50 ~ 100 nm の範囲の厚さを有するが、他の実施形態では他の厚さを有することができる。

#### 【 0 0 2 5 】

図 8 は、層 7 0 1 をパターンニングしてマスク構造 8 0 1 及び 8 0 3 を形成した後のウェハ 1 0 1 を示しており、これらのマスク構造を使用して、2 つの相変化メモリセルのヒータ構造及び相変化材料構造をそれぞれ画定することになる。

#### 【 0 0 2 6 】

図 9 では、ピラー 3 0 1 及び層 5 0 1 のうち、マスク構造 8 0 1 及び 8 0 3 によって覆われない領域を除去して電極 1 0 8 及び 1 1 2 を露出させ、そして誘電体 1 1 0 の一部分を露出させる。1 つの実施形態では、これらの構造は、これらの構造に対して選択性を有するエッチャントにより除去される。幾つかの実施形態では、層 5 0 1 を除去するために使用されるエッチャントで、誘電体 1 1 0 の或る部分が除去される可能性もある。

#### 【 0 0 2 7 】

図 10 は、誘電体層 1 0 0 1 をウェハ 1 0 1 の上に形成し、次にマスク構造 8 0 1 及び 8 0 3 を平坦化停止構造として使用して平坦化した後のウェハ 1 0 1 の図を示している。1 つの実施形態では、層 1 0 0 1 はシリコン酸化物または  $TEOS$  により形成されるが、

他の実施形態では、他の材料により形成することができる。

【0028】

図11は、マスク構造801及び803、及びキャップ構造304を除去して（例えば、窒化物に対して選択性のあるウェットエッチングにより）、ピラー301の構造303の上部を露出させた後のウェハ101の図を示している。

【0029】

図12は、開口部1201及び1203を形成して電極108及び112をそれぞれ露出させた後のウェハ101を示している。開口部1201及び1203を形成するに当たって、マスク層（図示せず）をウェハ101の上に形成し、そしてパターニングしてこれらの開口部を形成する。

10

【0030】

図13は、導電材料（例えば、銅、アルミニウム、または金）からなる層をウェハ101の上に堆積させ、次に平坦化して電極1301及び1305、及びコンタクト1303及び1307を形成した後のウェハ101を示している。1つの実施形態では、これらの構造はバリア層（図示せず）を含むことができる。1つの実施形態では、電極1301及び1305は、ウェハ101の上側金属層（例えば、第2または第3金属層）の導電配線構造の一部として形成することができる。他の実施形態では、上側金属層は、電極1301及び1305の上に設けられ、かつこれらの電極に電氣的に接続される導電配線を含むことができる。

【0031】

20

図13は、ピラー301の複数のヒータ構造305を含むヒータを有し、かつピラー301の複数の相変化構造303に用いられる相変化材料を有する2つの相変化メモリセル1311及び1313を示している。

【0032】

図示の実施形態では、セル1311のメモリ構造に対する書き込みは、書き込み電流を電極108に流し、この電流がヒータ構造305及び相変化構造303を流れて電極1301に達することにより行なわれる。電極108に供給される電流の一部が当該セルのピラー301の各ヒータ構造305を流れて熱を発生させることにより、当該セルのピラーの当該セルに対応する相変化構造303の相を変化させる。1つの実施形態では、構造303をアモルファスにするために、比較的大きい電流を電極108に比較的短い期間に亘って流す。この大きい電流により、比較的多い量の熱が構造305によって比較的短い期間に亘って発生する。構造303を結晶にするために、比較的小さい電流を電極108に比較的長い期間に亘って流す。この電流により、比較的少ない量の熱が構造305内に比較的長い期間に亘って発生する。

30

【0033】

1つの実施形態では、ヒータ構造及び相変化構造の両方を含む複数のピラーを1つのセルに設けることにより、相変化構造に対するさらに効率の高い加熱、及びさらに完全なアモルファス化が可能になる。さらに、この実施形態では、相変化材料は決して、当該セルのヒータ構造の側方に位置する構成部分を持つことがない。例えば、図13では、各相変化構造303は、対応するヒータ構造305の上にしか設けられない。相変化構造303には、ヒータ構造305の領域から側方に延びる部分は設けられない。

40

【0034】

図示の実施形態では、構造305の側方に構造303の相変化材料を設けないようにすることにより、幾つかの実施形態においては、相変化材料がアモルファス状態になっている場合に、電流リーク経路が、アモルファス基質の中に埋め込まれた結晶材料の複数の核により発生する確率を低くすることができる。例えば、セル1311の複数の相変化構造303の全てが単一層状に接続されるとすると、相変化材料はピラー301のヒータ構造の側方に設けられることになる。このような場合には、ヒータ構造305の側方に位置する材料はアモルファス化され難い。このような状態によってリーク電流が大きくなる可能性がある。

50

## 【 0 0 3 5 】

さらに、アモルファス相が望ましい場合に複数の結晶構造が1つの材料内に存在すると、ビット完全性が経時的に失われる可能性がある（特に、動作温度が上昇したときに）。これらの結晶構造がシードとして作用することにより、アモルファス材料の不所望の結晶化が生じる可能性がある。アモルファス化がより完全に進行した場合、不所望の結晶化の確率は低くなる。

## 【 0 0 3 6 】

1つの実施形態では、電極108及び112は、ワード線に接続されるゲートを有するトランジスタ（図示せず）に電気的に接続される。電極1301及び1305は、ビット線に電気的に接続することができる。しかしながら、1つのメモリセルのこれらの電極は、他の実施形態では異なる構成にすることができる。例えば、幾つかの実施形態では、電極108及び112は、トランジスタの電流電極（例えば、FETのソースまたはドレイン）に電気的に接続することができる。1つの実施形態では、ヒータ材料層109は、トランジスタの電流電極の上に形成することができる。1つのこのような例では、層109は、電流電極のシリサイドの上に形成されることになる。

## 【 0 0 3 7 】

別の実施形態では、導電性電極108及び112は、ウェハのより高い位置の金属層に設けてもよい。

図13に示す工程の後、さらに別のプロセスをウェハ101に対して行なうことができる。例えば、層間誘電体及び追加金属層のようなさらに別の構造をウェハ101の上に形成することができる。また、ボンディングパッドまたは他の外部電気導体、及びパッシベーション層をウェハ101の上に形成することができる。その後、ウェハ101を個片化して（例えば、ウェハダイシングソーで）複数の集積回路とすることができ、この場合、各集積回路は、メモリセル1311及び1313と同様の複数のメモリセルを含む。幾つかの実施形態では、これらのメモリセルは1つ以上のアレイとして配置される。しかしながら、他の集積回路は他の実施形態においては他の配置を有することができるか、または他の構造を含むことができる。

## 【 0 0 3 8 】

幾つかの実施形態では、ピラー301をパターニングするためのナノクラスターを使用することにより、20nm未満の幅を有するピラーの形成が可能になる。このような微細なピラーを形成することにより、相変化メモリセルをアモルファス化するために必要な電流の低減が可能になる。ヒータ構造の幅が狭くなることにより、これらの構造の高抵抗化が実現するので、大きいヒータ構造を持つメモリセルよりも、同じ大きさの電流でより多量の熱を発生させることができる。さらに、ナノクラスターをパターニングに使用することにより、相変化構造に20nm未満の幅を持たせることができる。

## 【 0 0 3 9 】

別の実施形態では、層113は、ジブロックコポリマーをナノクラスター115の代わりに使用することによりパターニングしてもよい。このような実施形態では、ジブロックコポリマーを層113の上にスピン塗布し、そして次に、アニールして、2つのポリマーが明確に定義された複数の構造に相分離するようにする。これらのポリマーのうちの1つのポリマーの構造をエッチング除去して、第2ポリマーの相分離構造を残す。次に、これらの相分離構造を使用して下地層をパターニングすることによりピラーを形成する。幾つかの実施形態においてコポリマーを利用する場合には、20ナノメートルという短い幅を有するピラーを実現することができる。

## 【 0 0 4 0 】

幾つかの実施形態では、相変化材料構造303を書き込み中に結晶化させるために、大きい電流を流すことにより、複数の相変化材料構造303の全てを完全に溶解させ、続いて、電流を緩い傾斜で直線的に減少させることにより相変化材料を結晶化させる。1つの実施形態では、電流は、相変化材料の融点を超える温度を作り出すために十分大きい値である。直線的に減少させるために要する時間は、材料によっても変わる。



## 【 0 0 4 1 】

図 1 4 ~ 2 2 は、本発明の別の実施形態の種々の部分側面図を示している。この実施形態では、相変化材料は、各ピラーに対応して形成されるというのではなく、これらのヒータ構造のピラーとピラーとの間を形成する材料層として堆積させる。

## 【 0 0 4 2 】

図 1 4 は、ウェハ 1 4 0 0 の部分側面図を示している。ウェハ 1 4 0 0 は基板 1 4 0 1 と、誘電体層 1 4 0 3 と、誘電体 1 4 0 6 を介して絶縁される導電性電極 1 4 0 5 を含む第 1 金属層 1 4 0 4 と、を含む。ヒータ材料層 1 4 0 7 を層 1 4 0 4 の上に設ける。層 1 4 0 7 は層 1 0 9 と同様とすることができる。マスク層 1 4 0 9 (例えば、窒化物)を層 1 4 0 7 の上に形成する。ナノクラスター 1 4 1 1 を層 1 4 0 9 の上に設ける。1つの実施形態では、ナノクラスター 1 4 1 1 は、同様の幅及び間隔を有することを含め、ナノクラスター 1 1 5 と同様である。

10

## 【 0 0 4 3 】

図 1 5 は、層 1 4 0 9 及び 1 4 0 7 を、ナノクラスター 1 4 1 1 のパターンの通りにパターンニングしてピラー 1 5 0 1 を形成した後のウェハ 1 4 0 0 を示している。各ピラー 1 5 0 1 はマスク構造 1 5 0 3 及びヒータ構造 1 5 0 5 を含む。

## 【 0 0 4 4 】

図 1 6 は、構造 1 5 0 3 及びナノクラスター 1 4 1 1 を除去した(例えば、層 1 4 0 9 の材料に対して選択性を示すエッチャントによるウェットエッチングにより)後のウェハ 1 4 0 0 を示している。

20

## 【 0 0 4 5 】

図 1 7 は、相変化材料層 1 7 0 1 をウェハ 1 4 0 0 の上に堆積させ、続いて、キャップ材料層 1 7 0 3 (例えば、窒化物)を堆積させた後のウェハ 1 4 0 0 を示している。1つの実施形態では、層 1 7 0 1 は、層 1 1 1 に関して上に説明した材料と同様の材料により形成される。1つの実施形態では、層 1 7 0 1 は、物理気相堆積法(PVD)により堆積させ、この場合、相変化材料をこれらのヒータ構造 1 5 0 5 の間に堆積させる。1つの実施形態では、層 1 7 0 1 は、ヒータ構造 1 5 0 5 の上部を 3 ~ 5 nm の厚さで覆うために十分な厚さを有する。しかしながら、他の厚さを他の実施形態において使用してもよい。

## 【 0 0 4 6 】

図 1 8 は、層 1 7 0 3、層 1 7 0 1、及び構造 1 5 0 5 をパターンニングすることにより、電極 1 4 0 5 及び誘電体 1 4 0 6 の一部分が露出したままになった後のウェハ 1 4 0 0 を示している。

30

## 【 0 0 4 7 】

図 1 9 は、誘電体材料層 1 9 0 1 をウェハ 1 4 0 0 の上に形成し、そして層 1 7 0 3 を平坦化停止層として使用して平坦化した後のウェハ 1 4 0 0 を示している。

図 2 0 は、層 1 7 0 3 を除去して層 1 7 0 1 を露出させた後のウェハ 1 4 0 0 を示している。幾つかの実施形態では、層 1 7 0 1 は、タングステンまたは窒化チタンのような導電性バリアキャップ層を含むことができる。このような場合には、層 1 7 0 3 を除去するためのエッチングプロセスは導電性バリアキャップ層で停止するので、下地となる層 1 7 0 1 の材料をエッチング化学種から保護することができる。

40

## 【 0 0 4 8 】

図 2 1 は、開口部 2 1 0 1 を形成して電極 1 4 0 5 を露出させた後のウェハ 1 4 0 0 を示している。この電極は、マスク層(図示せず)をパターンニングして開口部を形成し、次に層 1 9 0 1 の材料を、パターンニング済みマスク層を使用して除去することにより露出する。その後、パターンニング済みマスク層を除去する。

## 【 0 0 4 9 】

図 2 2 は、電極 2 2 0 1 及びコンタクト 2 2 0 3 を形成した後のウェハ 1 4 0 0 を示している。電極 2 2 0 1 及びコンタクト 2 2 0 3 は、導電材料(例えば、銅、金、アルミニウム)層をウェハ 1 4 0 0 の上に堆積させ、続いて、層 1 9 0 1 を平坦化停止層として使用して平坦化を行なうことにより形成される。幾つかの実施形態では、コンタクト 2 2 0

50

3 及び電極 2 2 0 1 はバリア層（図示せず）を含むことができる。

【 0 0 5 0 】

メモリセル 2 2 0 0 は、各ヒータ構造が相変化材料層 1 7 0 1 により取り囲まれる構成の複数のヒータ構造 1 5 0 5 を有する構成を含む。複数のピラー構造が相変化材料により取り囲まれる構成のヒータを設けることにより、ヒータ表面に対する相変化材料表面の接触面積をより大きくすることができる。従って、相変化材料層 1 7 0 1 のアモルファス化を書き込みアモルファス化プロセス中に促進することができるが、これは、当該層のより広範な部分が、層 1 7 0 1 がヒータ構造の上方に設けられる場合とは異なり、ヒータ構造と接触しているからである。幾つかの実施形態では、相変化材料のアモルファス化を促進するこの能力によって、セルの高温における信頼性が高くなる。さらに、この構成によって、ヒータ構造 1 5 0 5 により発生する熱の利用効率を高めることができるが、これは、ヒータ構造が、当該構造の上方に位置する（図 1 3 の実施形態の場合と同じように）だけでなく側方にも位置する相変化材料を加熱するからである。幾つかの実施形態では、ヒータ材料からなる複数のピラーによって、相変化材料層 1 7 0 1 をアモルファス化するために必要な電流の大きさを小さくすることができる。

10

【 0 0 5 1 】

変形を図 2 2 の実施形態に加えてもよい。例えば、図 2 3 は、ウェハ 1 4 0 0 と同様のウェハ 2 3 0 0 を示しており、このウェハ 2 3 0 0 は、基板 1 4 0 1、層 1 4 0 3、誘電体 1 4 0 6、電極 1 4 0 5、誘電体 1 9 0 1、コンタクト 2 2 0 3、及び電極 2 2 0 1 のそれぞれと同様の基板 2 3 0 1、層 2 3 0 3、誘電体 2 3 0 7、電極 2 3 0 5、誘電体 2 3 2 3、コンタクト 2 3 2 1、及び電極 2 3 1 9 を有する。

20

【 0 0 5 2 】

しかしながら、図 2 3 の実施形態では、ヒータ材料（図 1 4 の層 1 4 0 7 と同様の材料とすることができる）からなる層 2 3 1 1 は、電極 2 3 0 5 の位置まで完全にはエッチングされない。そうではなく、ヒータ層 2 3 1 1 を所定の時間に亘ってエッチングして、エッチングされない層部分 2 3 1 3 の上に位置するヒータピラー構造 2 3 1 5 を設ける。このような実施形態とすることにより、相変化材料 2 3 1 7 は電極 2 3 0 5 に接触しない。従って、全ての書き込み電流が層 2 3 1 1 のヒータ材料を、層 2 3 1 7 を流れる前に流れなければならない。

【 0 0 5 3 】

幾つかの実施形態では、層 2 3 1 1 は、ヒータ材料（例えば、チタタンングステン及び窒化チタン）からなる 2 つの選択エッチング可能層により形成することができ、この場合、上部層をエッチングしてピラー構造（例えば、構造 2 3 1 5 のような）を形成し、そして下部層をエッチングすることなく、当該下部層が部分 2 3 1 3 のように残るようにする。この実施形態では、ヒータピラー構造 2 3 1 5 を形成するためのエッチングは、時限エッチングまたは時間制限エッチングではない。

30

【 0 0 5 4 】

幾つかの実施形態では、図 1 3 のピラー 3 0 1 は、ヒータ材料のうち、部分 2 3 1 3 と同様の部分の上に設けられる。

図 2 2 の別の実施形態では、層 1 7 0 1 を平坦化することができる。幾つかの実施形態では、平坦化停止材料を、複数の構造 1 5 0 5 の各構造の上に設ける。幾つかの実施形態では、電極 2 2 0 1 が平坦化停止材料に接触する。幾つかの実施形態では、この平坦化停止材料を誘電体材料とすることにより、電極 2 2 0 1 がこれらの構造 1 5 0 5 に接触することがないようにする。これらの同じ変形を図 2 3 の実施形態に加えることができる。

40

【 0 0 5 5 】

図 1 3、2 2、及び 2 3 のさらに別の変形として、ヒータ構造及び相変化構造の位置は逆にしてもよい。図 1 3 を参照すると、このような変形の 1 つの例では、ピラー構造 3 0 5 を相変化材料とし、そしてピラー構造 3 0 3 をヒータ材料とする。図 2 2 を参照すると、このような変形の別の例では、構造 1 5 0 5 を相変化材料とし、そして層 1 7 0 1 をヒータ材料とする。図 2 3 を参照すると、このような変形の別の例では、層 2 3 1 1 を相変

50

化材料とし、そして層 2 3 1 7 をヒータ材料とする。

【 0 0 5 6 】

ピラー群の間隔が 2 0 n m 未満の複数のピラーを設けることにより、非常に多くのヒータピラーを各セルに組み込むことができる。従って、隣接するヒータピラーの間隔が広い場合とは異なり、より多くのヒータピラーが層 1 7 0 1 に接触するので、相変化層 1 7 0 1 のアモルファス化を書き込みアモルファス化プロセス中に促進することができる。他の実施形態では、1 つの相変化メモリセル内のピラーの数は、図示の数よりも少ない数とすることができる。

【 0 0 5 7 】

1 つの実施形態では、相変化メモリセルは第 1 電極と、第 2 電極と、そして第 1 電極と第 2 電極との間に位置する複数のピラーと、を含む。複数のピラーの各ピラーは、第 1 電極に電氣的に接続される第 1 端部と、そして第 2 電極に電氣的に接続される第 2 端部と、を有する。複数のピラーの各ピラーは、ヒータ材料部分及び相変化材料部分を含む。複数のピラーと前記第 1 電極との間にヒータ材料からなる基台をさらに備えることもできる。

10

【 0 0 5 8 】

別の実施形態では、相変化メモリセルを形成する方法は、第 1 電極層を基板の上に形成する工程と、第 1 電極層に電氣的に接続され、かつ第 1 電極層の上に位置するように複数のピラーを形成する工程と、を含む。複数のピラーの各ピラーは、相変化材料部分及びヒータ材料部分を含む。本方法はさらに、複数のピラーの各ピラーに電氣的に接続される第 2 電極を形成する工程を含む。

20

【 0 0 5 9 】

別の実施形態では、相変化メモリセルは第 1 電極と、第 2 電極と、そして第 1 電極と第 2 電極との間の複数のピラーと、を含む。複数のピラーの各ピラーは、第 1 電極に電氣的に接続される第 1 端部と、そして第 2 電極に電氣的に接続される第 2 端部と、を含む。複数のピラーの各ピラーは、ヒータ材料部分及び相変化材料部分を含み、そして複数のピラーの各ピラーは、2 0 ナノメートル未満の幅を有する。相変化メモリセルはさらに、絶縁材料を複数のピラーの各ピラーの周りに含む。

【 0 0 6 0 】

本発明の特定の実施形態を示し、そして説明してきたが、この技術分野の当業者であれば、本明細書において提供される示唆に基づいて、さらに別の変更及び変形を、本発明、及び本発明の広義の態様から逸脱しない限り加えることができ、従って、添付の請求項は、これらの請求項の範囲に、全てのこのような変更及び変形を、これらの変更及び変形が本発明の真の思想及び範囲に含まれるものとして包含するものであることが理解できるであろう。

30

【図 1】




FIG. 1

【図 3】




FIG. 3

【図 2】




FIG. 2

【図 4】




FIG. 4

【図 5】




FIG. 5

【図 7】




FIG. 7

【図 6】




FIG. 6

【図 8】




FIG. 8

【図 9】




FIG. 9

【図 11】




FIG. 11

【図 10】




FIG. 10

【図 12】




FIG. 12

【図 13】




FIG. 13

【図 15】




FIG. 15

【図 14】




FIG. 14

【図 16】




FIG. 16

【図 17】




FIG. 17

【図 19】




FIG. 19

【図 18】




FIG. 18

【図 20】




FIG. 20

【図 21】




FIG. 21

【図 23】




FIG. 23

【図 22】




FIG. 22

---

フロントページの続き

(72)発明者 マーチャント、タッシャー ピー．  
アメリカ合衆国 7 8 7 2 6 テキサス州 オースティン ブランブルクレスト ドライブ 1 0  
7 4 9

(72)発明者 ラオ、ラジェッシュ エイ．  
アメリカ合衆国 7 8 7 5 3 テキサス州 オースティン ツェラー レーン 1 2 5 2 4

審査官 外山 毅

(56)参考文献 特開2005-051122(JP,A)  
特表2006-511973(JP,A)  
特開平08-213561(JP,A)

(58)調査した分野(Int.Cl., DB名)  
H01L 27/105  
H01L 45/00