



(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201203391 A1

(43)公開日：中華民國 101 (2012) 年 01 月 16 日

(21)申請案號：100116378

(22)申請日：中華民國 100 (2011) 年 05 月 10 日

(51)Int. Cl. : *H01L21/336 (2006.01)*

H01L29/78 (2006.01)

(30)優先權：2010/06/16 日本

2010-136866

(71)申請人：住友電氣工業股份有限公司 (日本) SUMITOMO ELECTRIC INDUSTRIES, LTD.
(JP)

日本

(72)發明人：伊藤里美 ITOH, SATOMI (JP) ; 鹽見弘 SHIOMI, HIROMU (JP) ; 並川靖生
NAMIKAWA, YASUO (JP) ; 和田圭司 WADA, KEIJI (JP) ; 島津充 SHIMAZU,
MITSURU (JP) ; 日吉透 HIYOSHI, TORU (JP)

(74)代理人：陳長文


申請實體審查：無 申請專利範圍項數：8 項 圖式數：11 共 40 頁

(54)名稱

碳化矽半導體裝置之製造方法及碳化矽半導體裝置之製造裝置

(57)摘要

本發明之製造 SiC 半導體裝置(200)之方法包括如下步驟：準備包含至少一部分中注入有雜質之第 1 表面(100a)之碳化矽半導體(100)；使用包含氫氣之氣體對碳化矽半導體(100)之第 1 表面(100a)進行乾式蝕刻，藉此形成第 2 表面(100b)；及於第 2 表面(100b)上，形成構成 SiC 半導體裝置(200)之氧化膜(126)。





(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201203391 A1

(43)公開日：中華民國 101 (2012) 年 01 月 16 日

(21)申請案號：100116378

(22)申請日：中華民國 100 (2011) 年 05 月 10 日

(51)Int. Cl. : *H01L21/336 (2006.01)*

H01L29/78 (2006.01)

(30)優先權：2010/06/16 日本

2010-136866

(71)申請人：住友電氣工業股份有限公司 (日本) SUMITOMO ELECTRIC INDUSTRIES, LTD.
(JP)

日本

(72)發明人：伊藤里美 ITOH, SATOMI (JP)；鹽見弘 SHIOMI, HIROMU (JP)；並川靖生
NAMIKAWA, YASUO (JP)；和田圭司 WADA, KEIJI (JP)；島津充 SHIMAZU,
MITSURU (JP)；日吉透 HIYOSHI, TORU (JP)

(74)代理人：陳長文

申請實體審查：無 申請專利範圍項數：8 項 圖式數：11 共 40 頁

(54)名稱

碳化矽半導體裝置之製造方法及碳化矽半導體裝置之製造裝置

(57)摘要

本發明之製造 SiC 半導體裝置(200)之方法包括如下步驟：準備包含至少一部分中注入有雜質之第 1 表面(100a)之碳化矽半導體(100)；使用包含氫氣之氣體對碳化矽半導體(100)之第 1 表面(100a)進行乾式蝕刻，藉此形成第 2 表面(100b)；及於第 2 表面(100b)上，形成構成 SiC 半導體裝置(200)之氧化膜(126)。

六、發明說明：

【發明所屬之技術領域】

本發明係關於一種碳化矽(SiC)半導體裝置之製造方法及SiC半導體裝置之製造裝置，更確切而言係關於一種具有氧化膜之SiC半導體裝置之製造方法及該製造方法所使用之製造裝置。

【先前技術】

先前以來，作為構成半導體裝置之材料，廣泛地採用了矽(Si)。例如MOSFET(Metal Oxide Semiconductor Field Effect Transistor：場效電晶體)等Si半導體裝置可由以下方式製造。

即，首先，於矽(Si)基板上形成磊晶層，製作Si半導體。其次，以導入雜質(摻雜物)為目的而對Si半導體進行離子注入步驟，接著，以使所導入之雜質活化為目的，對該Si半導體進行加熱處理(活化退火處理)。而且，於加熱處理後之Si半導體之表面形成閘極氧化膜，並於其上形成電極。

於如上所述之先前之Si半導體裝置之製造中，進行清洗，以去除附著於Si基板之表面上之微粒或金屬雜質等被稱為雜質的附著物。作為此種清洗方法，廣泛採用有如RCA清洗等使用化學藥品之清洗方法。

於RCA清洗中，首先，利用包含硫酸及過氧化氫之化學藥品對Si基板之表面進行清洗，藉此於Si基板之表面形成Si氧化膜。於該Si氧化膜之內部或表面摻入有微粒及金屬

雜質。其次，藉由稀氫氟酸水溶液對該Si基板進行清洗，蝕刻去除Si氧化膜，並且去除微粒及金屬雜質。

又，作為其他清洗方法，例如，於日本專利特開平6-314679號公報(專利文獻1)、日本專利特開平4-354334號公報(專利文獻2)中，開發出如下方法：使用臭氧水對Si基板之表面進行氧化，此後藉由去除氧化膜而去除Si基板上之微粒及金屬雜質。

先前技術文獻

專利文獻

專利文獻1：日本專利特開平6-314679號公報

專利文獻2：日本專利特開平4-354334號公報

【發明內容】

發明所欲解決之問題

SiC之帶隙較大，又，最大絕緣擊穿電場及熱導率大於Si，另一方面，載波之移動率之大小與Si同等程度，電子之飽和漂移速度及耐壓亦較大。因此，期待應用於要求高效率化、高耐壓化、及大容量化之半導體裝置中。因此，本發明者著眼於將SiC半導體使用於半導體裝置中。而且，本發明者為了製造品質更高之SiC半導體裝置，考慮到在SiC半導體中，將用以形成構成SiC半導體裝置之氧化膜之表面潔淨化。

然而，本發明者首次發現：若將上述先前之清洗方法應用於SiC半導體中，則SiC係熱穩定性高於Si之化合物，故SiC半導體之表面難以氧化。即，上述清洗方法雖可氧化

Si之表面，但無法充分氧化SiC之表面。因此，無法自SiC之表面去除微粒或雜質，從而無法將SiC表面充分地潔淨化。若SiC半導體之表面未潔淨化，則無法於經潔淨化之SiC半導體上形成氧化膜，故導致製造之SiC半導體裝置之品質下降。

因此，本發明之目的在於提供一種製造高品質之SiC半導體裝置之方法及該方法中所使用之製造裝置。

解決問題之技術手段

為了製造高品質之SiC半導體裝置，著眼於將SiC半導體之表面潔淨化而進行銳意研究，結果完成了本發明。即，本發明係一種SiC半導體裝置之製造方法，其包括如下步驟：準備包含至少一部分中注入有雜質(摻雜物)之第1表面之SiC半導體；使用包含氫氣之氣體對SiC半導體之第1表面進行乾式蝕刻，藉此形成第2表面；及，於第2表面上形成構成SiC半導體裝置之氧化膜。

根據本發明之SiC半導體裝置之製造方法，使用包含氫氣之氣體對SiC半導體之至少一部分中注入有雜質的第1表面進行乾式蝕刻(以下，亦稱為「氫蝕刻」)。藉此，可去除附著於第1表面之雜質、微粒等，從而可形成經潔淨化之第2表面。而且，於該經潔淨化之第2表面上形成構成SiC半導體裝置之氧化膜，藉此可製造高品質之SiC半導體裝置。又，SiC半導體係穩定之化合物，故即便進行氫蝕刻，對SiC半導體之損傷亦較少。因此，為了使表面特性變得良好，可將SiC半導體潔淨化。因此，可製造高品質

之SiC半導體裝置。

於上述SiC半導體裝置之製造方法中，較佳為，於形成第2表面之步驟後，不進行使用液相之清洗，而實施形成氧化膜之步驟。

藉此，可防止因使用液相之清洗而引起的雜質之附著。因此，可製造更高品質之SiC半導體裝置。

於上述SiC半導體裝置之製造方法中，較佳為，於形成第2表面之步驟中，於1300℃以上1650℃以下之溫度範圍內進行氫蝕刻。

藉由以1300℃以上之溫度進行氫蝕刻，可提高蝕刻速率，並且藉由以1650℃以下之溫度進行氫蝕刻，可抑制蝕刻速率變得過高，故可容易地進行控制。即，藉由在上述溫度範圍內進行氫蝕刻，可控制成較佳之蝕刻速率，故可提高精度而蝕刻第1表面，因此可進一步提高SiC半導體裝置之品質。

於上述SiC半導體裝置之製造方法中，較佳為，形成氧化膜之步驟係，藉由在第2表面上形成包含矽(Si)之膜並將包含該Si之膜氧化，而形成氧化膜。

本發明者係著眼於如下情形而完成了上述發明：由於雜質(摻雜物)濃度及雜質(摻雜物)之種類不同，故SiC半導體之至少一部分中注入有雜質(摻雜物)之第2表面上，在深度方向上之氧化速率產生偏差，結果，會形成不均勻之氧化膜。由於包含Si之膜係形成於第2表面上，故可降低第2表面狀態對包含Si之膜之影響。因此，可謀求包含Si之膜之

品質之均勻化。因此，可進一步提高SiC半導體裝置之品質。

於上述SiC半導體裝置之製造方法中，較佳為，於形成第2表面之步驟中，氣體更包含氯化氫氣體。

於對SiC半導體之第1表面進行氫蝕刻時，一併使用氫氣及氯化氫氣體，藉此可使SiC半導體之蝕刻速率變大。因此，可縮短SiC半導體裝置之製造產距。

於上述SiC半導體裝置之製造方法中，較佳為，於形成第2表面之步驟中，氣體更包含烴氣。

於對SiC半導體之第1表面進行氫蝕刻時，一併使用氫氣及烴氣，藉此可使SiC半導體之表面形態變良好。因此，可進一步提高SiC半導體裝置之品質。

於上述SiC半導體裝置之製造方法中，較佳為，於形成第2表面之步驟與形成氧化膜之步驟之間，SiC半導體配置於阻隔大氣之環境內。

藉此，可使形成有潔淨之第2表面之SiC半導體不暴露於大氣中，而供給至下一步驟即形成構成SiC半導體裝置之氧化膜之步驟。因此，可防止經潔淨化之SiC半導體之表面被大氣污染，從而可進一步提高SiC半導體裝置之品質。

又，本發明係一種SiC半導體裝置之製造裝置，其包括：去除部，其用以藉由使用有包含氫氣之氣體之乾式蝕刻，而去除SiC半導體中的至少一部分中注入有雜質(摻雜物)之第1表面；形成部，其用以於SiC半導體中的藉由去

除第1表面而形成之第2表面上，形成構成SiC半導體裝置之氧化膜；及連接部，其以可搬送SiC半導體之方式連接去除部與形成部；且連接部之搬送SiC半導體之區域可實現大氣之阻隔。

根據該製造裝置，於SiC半導體中，可由去除部對至少一部分中注入有雜質之第1表面進行氫蝕刻。而且，可將由去除部進行氫蝕刻後之SiC半導體，經由處於與大氣阻隔之環境下的連接部而向形成部搬送。進而，於形成部，可在第2表面形成構成SiC半導體裝置之氧化膜。即，可於與大氣阻隔之狀態下，實施自藉由氫蝕刻將SiC半導體潔淨化之步驟直至形成氧化膜之步驟為止的一連串步驟。因此，根據該製造裝置，可製造高品質之SiC半導體裝置。

發明之效果

如以上說明所述，根據本發明之SiC半導體裝置之製造方法及該製造方法所使用之製造裝置，使用可體現SiC半導體之潔淨化的SiC半導體之清洗方法，可製造高品質之SiC半導體裝置。

【實施方式】

以下，根據圖式對本發明之實施形態進行說明。再者，對於以下圖式中相同或相當之部分，標註相同之參照符號，不重複其說明。

(實施形態1)

圖1係本發明之實施形態1之SiC半導體裝置之製造裝置的示意圖。參照圖1，對本發明之一實施形態之SiC半導體

裝置之製造裝置進行說明。

如圖1所示，SiC半導體裝置之製造裝置10包含去除部11、形成部12、及連接部13。去除部11與形成部12藉由連接部13連接。去除部11、形成部12及連接部13之內部與大氣阻隔，內部可彼此連通。

去除部11係藉由對SiC半導體之至少一部分中注入有雜質之第1表面進行氫蝕刻，而形成第2表面。去除部11係使用氫蝕刻裝置。去除部11所使用之氫蝕刻裝置並無特別限定，例如可使用高頻加熱爐等。

形成部12係於第2表面上形成構成SiC半導體裝置之氧化膜。形成部12係使用氧化膜形成裝置。形成部12所使用之氧化膜形成裝置並無特別限定，例如可使用乾式氧化(熱氧化)裝置、濺鍍裝置、及CVD(Chemical Vapor Deposition：化學蒸鍍)裝置、於包含水蒸氣之氧環境中進行加熱之濕式氧化裝置、熱解氧化裝置，較佳為使用乾式氧化裝置。

連接部13以可搬送SiC半導體之方式連接去除部11與形成部12。連接部13中之搬送磊晶晶圓之區域(內部空間)可實現大氣之阻隔。

此處，所謂大氣之阻隔(將大氣阻隔之環境)係指未混入有大氣之環境，例如包含氮氣、氫氣及惰性氣體中之至少1種之氣體的環境、或真空。具體而言，將大氣阻隔之環境係填充有包含例如氮(N)、氫(H)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)、氡(Rn)、或其等之組合的氣體之

環境、或真空。

連接部13使去除部11之內部與形成部12之內部連通。連接部13之內部具有用以將自去除部11搬出之SiC半導體搬送至形成部12之空間。即，連接部13係為了將SiC半導體以不會開放於大氣中之方式自去除部11搬送至形成部12而設置。

連接部13之內部具有如可搬送SiC半導體之大小。又，連接部13亦可具有可將SiC半導體以載置於晶座上之狀態進行搬送之大小。連接部13係連結例如去除部11之出口與形成部12之入口的加載互鎖(load lock)室。

又，製造裝置10亦可更包括第1搬送部，其配置於連接部13之內部，並且用以將SiC半導體自去除部11搬送至形成部12。製造裝置10亦可更包括第2搬送部，其用以將由形成部12形成有閘極氧化膜126之SiC半導體取出至製造裝置10之外部、或者在阻隔大氣之環境下搬送至形成電極之電極形成部。第1搬送部與第2搬送部可相同亦可不同。

又，製造裝置10亦可更包括阻隔部，其配置於去除部11與連接部13之間，並用以阻隔去除部11之內部與連接部13之內部。又，製造裝置10亦可更包括如下之阻隔部，其配置於形成部12與連接部13之間，並用以阻隔形成部12之內部與連接部13之內部。阻隔部可使用例如可堵塞各個連通部之閥或門等。

又，製造裝置10亦可更包括用以排出內部之環境氣體之真空泵、或用以置換內部之環境氣體之置換氣瓶。真空泵

或置換氣瓶可連接於去除部11、形成部12及連接部13之各個，亦可連接於其中之至少任一者。

再者，製造裝置10亦可包含上述以外之各種要素，例如用以在氧化膜上形成電極之電極形成部，但為了方便說明，省略了該等要素之圖示及說明。

又，於圖1中，作為連接部13，表示了僅連結去除部11與形成部12之間的形狀，但並不特別限定於此。例如，作為連接部13，亦可使用例如阻隔大氣之腔室，於該腔室內配置去除部11及形成部12。

繼而，參照圖1~圖7對本實施形態中之SiC半導體裝置之製造方法進行說明。圖2係表示本發明之實施形態1之SiC半導體裝置之製造方法的流程圖。圖3~圖6係表示在本發明之實施形態1之SiC半導體裝置之製造方法的各步驟中所形成之SiC半導體之構成的圖。具體而言，圖3係概略性地表示準備之SiC半導體之剖面圖，圖4係用以說明準備之SiC半導體之製作步驟之圖。圖5係概略性地表示形成有氧化膜之SiC半導體之剖面圖，圖6係概略性地表示形成有源極接觸電極及汲極電極的SiC半導體之剖面圖。而且，圖7係概略性地表示在本發明之實施形態1中製造之SiC半導體裝置之剖面圖。於本實施形態中，作為SiC半導體，對製造圖7所示之SiC半導體裝置200之方法進行說明。又，於本實施形態中，使用圖1所示之SiC半導體裝置之製造裝置10。

如圖2及圖3所示，首先，準備作為包含至少一部分中注

入有雜質之第1表面100a之SiC半導體的磊晶晶圓100(步驟S1)。於本步驟中，作為SiC半導體，如圖2所示，準備SiC基板2之表面2a上形成有具有注入有雜質之區域之磊晶層120的磊晶晶圓100。上述SiC基板2並無特別限定，可藉由例如以下之方法準備。

具體而言，例如準備藉由昇華法、CVD法等氣相成長法、液相成長法等所成長之SiC錠。此後，自SiC錠切出具有表面之SiC基板。切出方法並無特別限定，係藉由切片等自SiC錠切出SiC基板。

接著，對所切出之SiC基板之表面進行研磨。研磨之面可僅為表面，亦可進而對與表面為相反側之背面進行研磨。研磨之方法並無特別限定，為了使表面平坦、並且減少劃傷等損傷，而進行例如CMP(Chemical Mechanical Polishing：化學機械研磨)。於CMP中，使用膠體二氧化矽作為研磨劑，使用接著劑、蠟等作為固定劑。再者，亦可結合或取代CMP而進一步進行電場研磨法、化學研磨法、機械研磨法等其他研磨。又，亦可省略研磨。藉由以上之操作，可準備具有表面2a之SiC基板2。作為此種SiC基板2，使用例如導電型為n型，電阻為 $0.02\ \Omega\text{cm}$ 之基板。

又，上述SiC基板2上之磊晶層120可藉由例如以下之方法形成。首先，如圖4所示，於SiC基板2之表面2a上形成緩衝層121。緩衝層121係例如包含導電型為n型之SiC，且係例如厚度為 $0.5\ \mu\text{m}$ 之磊晶層。又，緩衝層121中之n型導電性雜質之濃度為例如 $5 \times 10^{17}\ \text{cm}^{-3}$ 。此後，於緩衝層121

上形成漂移層122。作為漂移層122，藉由氣相成長法、液相成長法等形成包含導電型為n型之SiC的層。漂移層122之厚度為例如10 μm 。又，漂移層122之n型導電性雜質之濃度為例如 $5 \times 10^{15} \text{ cm}^{-3}$ 。

其次，向磊晶層注入雜質。於本實施形態中，如圖3所示，由以下方式形成p主體區域123、n源極區域124、及 p^+ 區域125。首先，選擇性地將導電型為p型之雜質注入至漂移層122之一部分，藉此形成主體區域123。此後，藉由選擇性地將n型導電性雜質注入至特定區域而形成源極區域124，又，藉由選擇性地將導電型為p型之導電性雜質注入至特定區域而形成 p^+ 區域125。再者，導電性雜質之選擇性之注入係使用例如包含氧化膜之遮罩而進行。

於上述之雜質之注入步驟中，各注入分佈係考慮到藉由後述之步驟S2之氫蝕刻而去除之厚度。即，當於進行氫蝕刻之步驟S2中去除磊晶層之第1表面100a之後，對離子注入進行控制，以使包含p主體區域123、n源極區域124及 p^+ 區域125之雜質擴散區域成為所需之配置。

於此種注入步驟後，亦可進行活化退火處理。例如，於氫環境中，以加熱溫度 1700°C 進行30分鐘之退火。

藉由該等步驟，可準備包含SiC基板2、及形成於SiC基板2上之磊晶層120的磊晶晶圓100。

返回至圖2，其次對所準備之磊晶晶圓100之第1表面100a進行氫蝕刻，藉此形成第2表面100b(參照圖5)(步驟S2)。於本實施形態之步驟S2中，藉由圖1所示之製造裝置

10之去除部11去除第1表面100a。

若實施該步驟S2，則磊晶層120之第1表面100a受到氫蝕刻，藉此可將附著於第1表面100a之雜質、微粒等連同第1表面100a一併去除。而且，於磊晶晶圓100中，藉由去除雜質、微粒等而形成潔淨之第2表面100b(參照圖5)。

於步驟S2中，因易於控制蝕刻量，蝕刻深度(自第1表面100a向SiC基板2之方向上的蝕刻量)較佳為0.1 μm 以上，更佳為0.5 μm 以上。

又，就去除雜質、微粒等觀點而言，蝕刻深度較佳為1分子層以上10 nm以下。藉由以該範圍之厚度對第1表面100a進行氫蝕刻，可確實地去除附著於第1表面100a之雜質、微粒等，形成經潔淨化之第2表面100b。

又，有時，會因上述注入步驟而導致Si半導體之表面區域受到損傷而變粗糙，但例如藉由使蝕刻深度成為大於10 nm且500 nm以下，則可去除雜質、微粒等，並且去除粗糙之表面區域。因此，藉由以該範圍內之厚度對第1表面100a進行氫蝕刻，可將損傷層連同雜質、微粒等一併去除，從而可形成表面特性良好之第2表面100b。

又，藉由以1300°C以上之溫度進行氫蝕刻，可提高蝕刻速率，並且藉由以1650°C以下之溫度進行氫蝕刻，可抑制蝕刻速率變得過高，故可容易地進行控制。因此，藉由將氫蝕刻之溫度條件調整為1300°C以上1650°C以下，可控制成較佳之蝕刻速率，故可提高精度而對第1表面100a進行蝕刻，因此可進一步提高SiC半導體裝置之品質。此種溫

度設定可藉由如下方式實現：例如，將使配置於蝕刻裝置(去除部11)內之磊晶晶圓100加熱至 1300°C 以上 1650°C 以下之 1300°C 以上 1650°C 以下的蝕刻用氣體(以下，稱為「蝕刻氣體」)導入至裝置內、或使裝置內保持為 1300°C 以上 1650°C 以下。再者，亦可將該等組合。

又，氫蝕刻時之氫氣之流量並無特別限制，但較佳為數百slm(standard liter per minute，標準升/分)左右，氫蝕刻時之壓力較佳為數十hPa~數百hPa之程度。於該情形時，能以較佳之速度進行蝕刻。

又，作為蝕刻氣體，亦可使用氫氣與其他氣體之混合氣體。特別是使用氫氣中混合有氯化氫(HCl)氣體之混合氣體較佳。藉由使用此種混合氣體，可使蝕刻速率變大。若混合氣體中之氯化氫氣體之含有率過高，則蝕刻速率變得過大，蝕刻之控制變得困難，故混合氣體中之氯化氫氣體之含有率較佳為10%以下，包含氯化氫氣體與氫氣之混合氣體中的氯化氫氣體之含有率(氯化氫氣體/(氯化氫氣體+氫氣) $\times 100$)較佳為10%以下。

又，亦可使用氫氣中混合有烴氣之混合氣體。藉由使用此種混合氣體，可一面使磊晶晶圓100之表面形態變良好一面進行蝕刻，從而可形成表面狀態良好之第2表面100b。作為烴，可使用烷烴、烯烴等低級烴，例如可使用乙炔(C_2H_2)或丙烷(C_3H_8)等。此種烴氣為了有效地發揮抑制產生Si之液滴的效果，較佳為以1000 ppm以下進行混合。又，當然亦可將混合有氫氣、氯化氫氣體、烴氣之各

個的混合而成之氣體作為蝕刻氣體。

其次，參照圖1，將已由去除部11形成第2表面100b之磊晶晶圓100搬送至形成部12。此時，磊晶晶圓100係在處於阻隔大氣之環境下之連接部13內搬送。換言之，於形成第2表面100b之步驟S2與形成閘極氧化膜126之步驟S3之間，磊晶晶圓100配置於阻隔大氣之環境內。藉此，於形成經潔淨化之第2表面100b後，可抑制大氣中所含之雜質附著於該第2表面100b。

又，於藉由使用圖1所示之製造裝置10而形成第2表面100b之步驟(步驟S2)後，可不進行使用液相之清洗，而實施後述之形成氧化膜之步驟S3。藉此，可抑制因使用液相之清洗而引起的雜質(特別是重金屬離子、鹼離子)之附著。再者，所謂使用液相之清洗係指，於液相中清洗作為SiC半導體之磊晶晶圓100，亦可包含非所針對之氣相成分。

其次，如圖2及圖5所示，於第2表面100b上形成構成SiC半導體裝置200之閘極氧化膜126(步驟S3)。

於該步驟S3中，可使用形成氧化膜之公知之方法。作為公知之方法，例如可列舉乾式氧化法、濺鍍法、CVD法、濕式氧化法、熱解氧化法等。

於步驟S3中，第2表面100b受到潔淨化，故可提高閘極氧化膜126之絕緣特性，並且可減少磊晶晶圓100與閘極氧化膜126之界面或閘極氧化膜126中存在之雜質、微粒等。因此，可提高SiC半導體裝置200之施加反方向電壓時之耐

壓，並且可提高施加正方向電壓時之動作之穩定性及長期可靠性。

其次，如圖2所示，對閘極氧化膜126進行退火處理(步驟S4)。於該步驟S4中，例如可對閘極氧化膜126進行氮化處理、及惰性氣體退火處理。

氮化處理係於包含氮之環境下進行熱處理。作為氮化處理，例如可於一氧化氮(NO)環境中或二氮化氧(N₂O)環境中，以加熱溫度1200℃進行120分鐘之退火。藉此，於包含磊晶層120與閘極氧化膜126之界面之區域，形成與鄰接於該區域之區域相比，氮濃度較高之高氮濃度區域(未圖示)。

惰性氣體退火處理係於包含惰性氣體之環境中進行熱處理。作為惰性氣體退火處理，例如可於氬(Ar)氣等惰性氣體環境中，以加熱溫度1100℃進行60分鐘之退火。

於已進行上述氮化處理及惰性氣體退火處理之情形時，在SiC半導體裝置200中，可再現性良好地實現較高之通道移動率之傾向變大。再者，亦可僅進行氮化處理及惰性氣體退火處理中之任一者，亦可省略本步驟(步驟S4)。

其次，如圖2及圖7所示，對形成有閘極氧化膜126之磊晶晶圓100形成閘極電極110、源極電極127及汲極電極112(步驟S5)。

閘極電極110及源極電極127可藉由例如以下之方法形成。即，藉由光微影法，於閘極氧化膜126上形成具有圖案之光阻膜。將該光阻膜用作遮罩，局部地去除閘極氧化

膜126，此後藉由例如蒸鍍法等公知之方法而形成包含金屬之導電膜。其次，藉由去除(脫膜)上述光阻膜，而去除光阻膜上之導電膜，從而形成源極接觸電極111(參照圖6)。此後，藉由例如蒸鍍法等公知之方法，將源極電極127形成於源極接觸電極111上，並且藉由例如蒸鍍法等公知之方法，將閘極電極110形成於閘極氧化膜126上。又，汲極電極112可藉由例如蒸鍍法等公知之方法而形成於與SiC基板2之表面2a相反的面。藉由實施以上之步驟(步驟S1~S5)，製造圖7所示之SiC半導體裝置200。

此處，於本實施形態中，係以在步驟S2與步驟S3之間不進行濕式清洗等其他清洗之方法為例進行說明，但並不特別限定，亦可進行濕式清洗、乾式清洗等其他清洗。於進行其他清洗之情形時，較佳為，在搬送磊晶晶圓100時，配置於阻隔大氣之環境內。

再者，於步驟S1後，亦可視需要追加實施利用化學藥品之清洗步驟、純水沖洗步驟、乾燥步驟等。化學藥品可列舉例如包含硫酸與過氧化氫水之SPM(sulfuric-peroxide mixture，硫酸-過氧化氫混合物)。當在步驟S2前藉由SPM進行清洗之情形時，亦可去除有機物。又，亦可於步驟S2前進行RCA清洗等。

如以上說明所述，本實施形態之SiC半導體裝置之製造方法包括如下步驟：準備包含至少一部分中注入有雜質之第1表面100a之磊晶晶圓100(步驟S1)；藉由對第1表面100a進行氫蝕刻，而形成第2表面100b(步驟S2)；及，於第2表

面100b上形成構成SiC半導體裝置200之閘極氧化膜126(步驟S3)。

本發明者首次發現：若將上述先前之清洗方法應用於磊晶晶圓100，則因SiC係較Si更穩定之化合物，故磊晶晶圓100之表面難以氧化，因此無法充分地將磊晶晶圓100之表面潔淨化。

然而，本發明者著眼於磊晶晶圓100之化學方面較為穩定，從而發現即便將使Si產生損傷之方法使用於磊晶晶圓100，亦磊晶晶圓100上亦不容易產生損傷。因此，對將磊晶晶圓100之表面潔淨化之條件進行銳意研究之後，本發明者發現了上述本實施形態之磊晶晶圓100之製造方法。

因此，於本實施形態中，在步驟S2中對磊晶晶圓100之第1表面100a進行氫蝕刻，藉此可去除附著於第1表面100a之雜質、微粒等，形成經潔淨化之第2表面100b。進而，藉由步驟S3，可於經潔淨化之第2表面100b上形成閘極氧化膜126，故可提高半導體裝置之閘極氧化膜126之絕緣特性，並且可減少磊晶晶圓100與閘極氧化膜126之界面或閘極氧化膜126中存在之雜質、微粒等。因此，可提高SiC半導體裝置200之施加反方向電壓時之耐壓，並且可提高施加正方向電壓時之動作之穩定性及長期可靠性。如上所述，根據本實施形態之SiC半導體裝置之製造方法，可製造高品質之SiC半導體裝置200。進而，由於氫蝕刻對磊晶晶圓100之損傷較少，故可形成表面特性良好之第2表面100b。因此，結果，可製造高品質之SiC半導體裝置200。

又，當因離子注入步驟或活化退火處理而使第1表面100a受損之情形時，先前係藉由使用液相之清洗，而形成犧牲氧化膜且去除犧牲氧化膜。藉由使用該液相之清洗而去除形成於第1表面100a之損傷層時，需要15小時左右之清洗時間。與此相對，於不包含使用液相之清洗之氫蝕刻中，可以4小時左右將形成於第1表面100a之損傷層連同微粒、雜質等一併去除。因此，於本實施形態之SiC半導體裝置之製造方法中，在步驟S2與步驟S3之間不進行使用液相之清洗，藉此可縮短製造產距。

再者，所謂「於形成第2表面100b之步驟(步驟S2)後，不進行使用液相之清洗，而實施形成閘極氧化膜126之步驟(步驟S3)」係指，於步驟S2與步驟S3之間不包含使用液相之清洗步驟，步驟S2與步驟S3之間可斷續地進行(亦可經過一段時間)。又，步驟S2與步驟S3亦可連續地進行。

又，本發明者反覆進行銳意研究之後發現：於使用液相對磊晶晶圓100進行清洗之情形時，不僅磊晶晶圓100之清洗不充分，而且會附著雜質。

因此，於本實施形態之SiC半導體裝置之製造方法中，較佳為，於形成第2表面100b之步驟(步驟S2)後，不進行使用液相之清洗，而實施形成閘極氧化膜126之步驟(步驟S3)。於形成第2表面100b之步驟後，不進行使用液相之清洗，而形成閘極氧化膜126，藉此可防止因使用液相之清洗而引起的雜質之附著。藉此，可製造更高品質之SiC半導體裝置200。

本實施形態之SiC半導體裝置之製造方法中，藉由於經潔淨化之磊晶晶圓之表面形成氧化膜而可提高氧化膜之特性，故可較佳地應用於具有氧化膜之半導體裝置中。因此，於本實施形態中，對製造MOSFET之情形進行了說明，但除此之外，可較佳地使用於IGBT(Insulated Gate Bipolar Transistor：絕緣閘極雙極電晶體)等具有絕緣閘極型電場效果部之半導體裝置、或JFET(Junction Field-Effect Transistor：接合場效電晶體)等中。

(實施形態2)

圖8係概略性地表示本發明之實施形態2中，於SiC半導體之主表面上形成有半導體膜的SiC半導體之剖面圖。參照圖2~圖8，對實施形態2之SiC半導體裝置之製造方法進行說明。

首先，如圖2及圖3所示，準備磊晶晶圓100，該磊晶晶圓100中，於SiC基板2之表面2a上形成有具有注入有雜質(摻雜物)之區域之磊晶層120(步驟S1)。由於步驟S1與實施形態1相同，故不重複其說明。

其次，如圖2所示，對所準備之磊晶晶圓100之第1表面100a進行氫蝕刻，藉此形成第2表面100b(步驟S2)。由於步驟S2與實施形態1相同，故不重複其說明。

其次，如圖2及圖8所示，於第2表面100b上形成包含矽(Si)之半導體膜201，此後如圖5所示，對該半導體膜201進行氧化而形成閘極氧化膜126(步驟S3)。

於第2表面100b上形成包含Si之半導體膜201之方法，可

使用例如CVD法等公知之磊晶成長法。

於本步驟中，可形成包含Si之半導體膜201，亦可形成包含碳化矽(SiC)之半導體膜201。當半導體膜201包含Si之情形時，可抑制磊晶晶圓100與閘極氧化膜126之界面或閘極氧化膜126中存在碳，故可進一步提高製造之半導體裝置之品質。當半導體膜201包含SiC之情形時，基底之磊晶層120與所形成之半導體膜201之結晶相同，故容易形成半導體膜201。

於該步驟S3中，較佳為，決定閘極氧化膜126之厚度，控制半導體膜201之厚度，以使當半導體膜201全部氧化時(不使半導體膜201下之磊晶晶圓100氧化)成為所決定之閘極氧化膜126之厚度。即，較佳為，根據將半導體膜201全部氧化後所成之閘極氧化膜126之厚度，決定半導體膜201之厚度。此可藉由如下方式實現：例如，考慮到於半導體膜201被氧化而成為閘極氧化膜126時，會因摻入氧(O)而引起膜厚之增加，從而藉由計算等進一步控制半導體膜201之厚度。

例如，當半導體膜201包含Si之情形時，較佳為，以成為所需之氧化膜之厚度之0.44倍左右的厚度之方式形成。如上所述，藉由設計半導體膜201之厚度，當半導體膜201被氧化而成為閘極氧化膜126之情形時，即便因摻入氧而引起膜厚之增加，亦可使閘極氧化膜126之厚度成為設計之厚度。又，此時，為了不包含經離子注入之磊晶晶圓100之雜質，較佳為不對磊晶晶圓100進行氧化，而僅對半

半導體膜201進行氧化，從而形成閘極氧化膜126。藉此，可減少對磊晶晶圓100之離子注入分佈之影響。

半導體膜201之氧化方法並無特別限定，例如可使用乾式氧化法、濕式氧化法、熱解氧化法等。

其次，如圖2所示，對閘極氧化膜126進行退火處理(步驟S4)。由於步驟S4與實施形態1相同，故不重複其說明。

其次，如圖2及圖7所示，對形成有閘極氧化膜126之磊晶晶圓100形成閘極電極110、源極電極127及汲極電極112(步驟S5)。由於步驟S5與實施形態1相同，故不重複其說明。藉由實施以上之步驟(步驟S1~S5)，可製造圖7所示之SiC半導體裝置200。

如以上說明所述，本實施形態之SiC半導體裝置之製造方法中包括如下步驟：準備包含至少一部分中注入有雜質之第1表面100a之磊晶晶圓100(步驟S1)；藉由對第1表面100a進行氫蝕刻而形成第2表面100b(步驟S2)；及，於第2表面100b上形成構成SiC半導體裝置200之閘極氧化膜126(步驟S3)。而且，形成閘極氧化膜126之步驟(步驟S3)係，藉由於第2表面100b上形成包含Si之半導體膜201，並對半導體膜201進行氧化，從而形成閘極氧化膜126。

本發明者著眼於如下情形：於對至少一部分中注入有雜質之第2表面100b進行氧化而形成閘極氧化膜126時，有時，閘極氧化膜126不會均勻地形成。具體而言，具有離子注入區域之第2表面100b包含注入有雜質之區域、與未注入有雜質之區域。又，即便於注入有雜質之區域中，注

入之雜質亦不同，且其濃度亦不同。根據雜質之濃度、雜質之種類之不同，SiC半導體之氧化速率不同，因此，於對具有如上所述之第2表面100b之磊晶晶圓100進行氧化之情形時，在面內之各位置上，深度方向之氧化速率會產生偏差。

因此，本發明者為了均勻地形成閘極氧化膜126，進而反覆進行銳意研究，結果發現：藉由在第2表面100b上形成包含Si之膜，並將該膜氧化而形成閘極氧化膜126，可形成均勻之閘極氧化膜126。

因此，於本實施形態中，於在步驟S2中對磊晶晶圓100之第1表面100a進行氫蝕刻而形成第2表面100b後，於第2表面100b上形成包含Si之半導體膜201。而且，使該半導體膜201氧化而成為閘極氧化膜126。藉此，於經潔淨化之第2表面100b上，可不依賴於第2表面100b之雜質之濃度或種類而形成半導體膜201。又，由於半導體膜201中未注入有雜質，故半導體膜201之品質變均勻，從而半導體膜201之面內之各位置上的深度方向之氧化速率變均勻。因此，於潔淨之第2表面100b上，可形成品質更均勻之閘極氧化膜126，從而可進一步提高SiC半導體裝置200之品質。

如上所述，根據本實施形態，可提高閘極氧化膜126之絕緣特性，並且可減少磊晶晶圓100與閘極氧化膜126之界面或閘極氧化膜126中存在之雜質、微粒等。進而，可提高閘極氧化膜126之品質之均勻性。因此，可進一步提高SiC半導體裝置200之品質。

於本實施形態中，當使用圖1之製造裝置10之情形時，於去除部11及形成部12之任一者中設有形成包含Si元素之半導體膜201之裝置，較佳為CVD裝置。再者，設置形成該半導體膜201之裝置的位置並不限定於去除部11內或形成部12，例如亦可另設於去除部11與連接部13之間、或連接部13與形成部12之間。於該情形時，較佳為，於形成半導體膜201之裝置之內部與所連結之其他部之間，磊晶晶圓100配置於阻隔大氣之環境內。

藉此，可不使第2表面100b暴露於大氣中，而形成半導體膜201，又，可不使半導體膜201暴露於大氣中而進行氧化。因此，可製造更高品質之SiC半導體裝置200。

實施例

(實施例1)

於本實施例1中，使用圖9所示之磊晶晶圓130作為SiC半導體，對於將該磊晶晶圓130之第1表面130a進行氫蝕刻而潔淨化之效果進行調查。再者，圖9係概略性地表示實施例1、比較例1及比較例2中使用之磊晶晶圓之剖面圖。

具體而言，首先，作為SiC基板2，準備具有表面2a之4H-SiC基板。其次，作為構成磊晶層120之層，藉由CVD法而成長出具有10 μm 之厚度、具有 $1 \times 10^{16} \text{ cm}^{-3}$ 之雜質濃度的n型SiC層131。

其次，將 SiO_2 用作遮罩，將鋁(Al)作為p型雜質而形成具有 $2 \times 10^{16} \text{ cm}^{-3}$ 之摻雜物濃度的p主體區域123，進而，將磷(P)作為n型雜質而形成具有 $1 \times 10^{19} \text{ cm}^{-3}$ 之雜質濃度的 n^+ 源

極區域124。又，將鋁(Al)作為p型雜質而形成具有 $1 \times 10^{19} \text{ cm}^{-3}$ 之雜質濃度之 p^+ 區域125。

其次，進行活化退火處理。作為該活化退火處理，將Ar氣用作環境氣體，以加熱溫度 $1700 \sim 1800^\circ\text{C}$ 、加熱時間30分鐘為條件。藉此，準備具有第1表面130a之磊晶晶圓130(步驟S1)。

其次，藉由氫蝕刻而去除所準備之磊晶晶圓100之主表面的第1表面130a(步驟S2)。

具體而言，一面將磊晶晶圓130收容於反應爐內，並於控制在 1300°C 以上 1650°C 以下之載置台上對該磊晶晶圓130進行加熱，一面對該第1表面130a進行氫蝕刻。氫蝕刻之條件係，導入至反應爐內之氫氣之流量為 $50 \sim 200 \text{ slm}$ ，爐內壓力為 $20 \sim 150 \text{ hPa}$ ，反應時間為1小時。

(比較例1)

比較例1基本上與實施例1相同，其與實施例1之不同點在於未進行步驟S2之氫蝕刻。即，於比較例1中，不對步驟S1中所準備之磊晶晶圓130進行清洗處理。

(比較例2)

比較例2基本上與實施例1相同，其與實施例1之不同點在於：在步驟S2中，取代氫蝕刻而藉由使用液相之化學藥品清洗對SiC半導體之表面進行清洗。作為液相，使用硫酸(H_2SO_4):過氧化氫水(H_2O_2)以5:1之體積比混合而成之混合溶液1、氨水:過氧化氫水:純水以1:1:5之體積比混合而成之混合溶液2、氯化氫(HCl):過氧化氫:純水以1:1:6之

體積比混合而成之混合溶液3、及10%之氟化氫(HF)溶液。即，於比較例2中，在將所準備之磊晶晶圓130浸漬於混合溶液1中0.5小時後，浸漬於混合溶液2中10分鐘，浸漬於HF溶液中10分鐘，浸漬於混合溶液3中10分鐘，浸漬於混合溶液2中10分鐘，浸漬於HF溶液中10分鐘，進行化學藥品清洗。再者，經化學藥品清洗後之磊晶晶圓130藉由使用Ar噴槍或N₂噴槍，以氫氣或N₂氣體進行吹風而乾燥。

(表面之雜質之測定)

將實施例1、比較例1及比較例2之磊晶晶圓130之表面供給至TXRF(Total Reflection X-ray Fluorescence，全反射螢光X射線分析法)。再者，於TXRF中，使用W(鎢)-L β 線作為激發源。

藉由TXRF測定實施例1、比較例1及比較例2中之磊晶晶圓130之表面的雜質。實施例1中之氫蝕刻後之磊晶晶圓130之表面與未進行氫蝕刻之比較例1之表面進行比較，雜質減少。因此可知，藉由於氫蝕刻後之磊晶晶圓130上形成閘極氧化膜及電極而製造SiC半導體裝置，可製造高品質之SiC半導體裝置。

又，可知，比較例2中之使用液相進行清洗後的磊晶晶圓130之表面與比較例1相比，雜質進一步變多。該結果示於圖10及圖11中。

圖10係表示藉由TXRF測定出之比較例1之SiC半導體的表面之結果的光譜，圖11係表示藉由TXRF測定出之比較例2之SiC半導體的表面之結果的光譜。於各圖中，橫軸表

示能量強度，縱軸表示光譜強度，峰值之高度越大，則檢測到越多的該元素。又，例如圖10中之縱向所記載之「Cl, K α 」係指檢測出Cl-K α 線，其他記載亦相同。又，能量強度為9.67 eV附近之峰值係作為激發線源之W-L β 線之峰值。

對圖10及圖11進行比較可知，於比較例1中僅檢測到氯(Cl)，與此相對，於比較例2中檢測到氯(Cl)、鈣(Ca)、鎳(Ni)及鐵(Fe)。藉此可知，於將磊晶晶圓130之表面供給至先前之清洗處理之情形時，不僅表面未被潔淨化，反而附著有雜質。

因此，可知，實施例1中不對氫蝕刻後之磊晶晶圓130進行使用液相之清洗，形成氧化膜及電極，從而製造SiC半導體裝置，藉此，與比較例2之SiC半導體裝置相比，可製造更高品質之SiC半導體裝置。

如上所述，已對本發明之實施形態及實施例進行了說明，但最初亦預定適當地組合各實施形態及實施例之特徵。又，應瞭解，本次所揭示之實施形態及實施例之所有方面均為例示而並非限制性說明。本發明之範圍並非由上述實施形態及實施例而係由請求範圍所示，意味著包含與請求範圍等價之含義及範圍內之所有變更。

【圖式簡單說明】

圖1係本發明之實施形態1之SiC半導體裝置之製造裝置的示意圖。

圖2係表示本發明之實施形態1之SiC半導體裝置之製造

方法的流程圖。

圖3係概略性地表示本發明之實施形態1中準備之SiC半導體之剖面圖。

圖4係用以說明本發明之實施形態1中準備之SiC半導體之製作步驟的圖。

圖5係概略性地表示本發明之實施形態1中形成有氧化膜之SiC半導體的剖面圖。

圖6係概略性地表示本發明之實施形態1中形成有源極接觸電極及汲極電極之SiC半導體之剖面圖。

圖7係概略性地表示本發明之實施形態1中製造之SiC半導體裝置之剖面圖。

圖8係概略性地表示本發明之實施形態2中於SiC半導體之主表面上形成有半導體膜之SiC半導體的剖面圖。

圖9係概略性地表示實施例1、比較例1及比較例2中使用之磊晶晶圓之剖面圖。

圖10係表示藉由TXRF測定出之比較例1之SiC半導體之表面之結果的光譜。

圖11係表示藉由TXRF測定出之比較例2之SiC半導體之表面之結果的光譜。

【主要元件符號說明】

2	SiC基板
2a	表面
10	製造裝置
11	去除部

12	形成部
13	連接部
100、130	磊晶晶圓
100a、130a	第1表面
100b	第2表面
110	閘極電極
111	源極接觸電極
112	汲極電極
120	磊晶層
121	緩衝層
122	漂移層
123	主體區域
124	源極區域
125	p ⁺ 區域
126	閘極氧化膜
127	源極電極
131	n型SiC層
200	SiC半導體裝置
201	半導體膜
S1、S2、S3、S4、S5	步驟

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：100116378

※申請日：100.5.10

※IPC 分類：H01L 21/336 .2006.01

一、發明名稱：(中文/英文)

H01L 21/336 .2006.01

碳化矽半導體裝置之製造方法及碳化矽半導體裝置之製造裝置

二、中文發明摘要：

本發明之製造SiC半導體裝置(200)之方法包括如下步驟：準備包含至少一部分中注入有雜質之第1表面(100a)之碳化矽半導體(100)；使用包含氫氣之氣體對碳化矽半導體(100)之第1表面(100a)進行乾式蝕刻，藉此形成第2表面(100b)；及於第2表面(100b)上，形成構成SiC半導體裝置(200)之氧化膜(126)。

三、英文發明摘要：

七、申請專利範圍：

1. 一種碳化矽半導體裝置(200)之製造方法，其係製造碳化矽半導體裝置(200)之方法，其包括如下步驟：
準備包含至少一部分中注入有雜質之第1表面(100a)之碳化矽半導體(100)；
使用包含氫氣之氣體對上述碳化矽半導體(100)之上述第1表面(100a)進行乾式蝕刻，藉此形成第2表面(100b)；
及
於上述第2表面(100b)上形成構成上述碳化矽半導體裝置(200)之氧化膜(126)。
2. 如請求項1之碳化矽半導體裝置(200)之製造方法，其中於形成上述第2表面(100b)之步驟後，不進行使用液相之清洗，而實施形成上述氧化膜(126)之步驟。
3. 如請求項1之碳化矽半導體裝置(200)之製造方法，其中於形成上述第2表面(100b)之步驟中，在1300℃以上1650℃以下之溫度範圍內進行上述乾式蝕刻。
4. 如請求項1之碳化矽半導體裝置(200)之製造方法，其中形成上述氧化膜(126)之步驟係藉由在上述第2表面(100b)上形成包含矽之膜(201)，並對上述包含矽之膜(201)進行氧化，從而形成上述氧化膜(126)。
5. 如請求項1之碳化矽半導體裝置(200)之製造方法，其中於形成上述第2表面(100b)之步驟中，上述氣體更包含氯化氫氣體。
6. 如請求項1之碳化矽半導體裝置(200)之製造方法，其中

於形成上述第2表面(100b)之步驟中，上述氣體更包含烴氣。

7. 如請求項1之碳化矽半導體裝置(200)之製造方法，其中於形成上述第2表面(100b)之步驟與形成上述氧化膜(126)之步驟之間，上述碳化矽半導體(100)配置於阻隔大氣之環境內。

8. 一種碳化矽半導體裝置(200)之製造裝置(10)，其包括：

去除部(11)，其用以藉由使用包含氫氣之氣體之乾式蝕刻，而去除碳化矽半導體(100)中的至少一部分中注入有雜質之第1表面(100a)；

形成部(12)，其用以於上述碳化矽半導體(100)中的藉由去除上述第1表面(100a)所形成之第2表面(100b)上，形成構成上述碳化矽半導體裝置(200)之氧化膜(126)；及

連接部(13)，其以可搬送上述碳化矽半導體(100)之方式連接上述去除部(11)與上述形成部(12)；且

上述連接部(13)中之搬送上述碳化矽半導體(100)之區域可實現大氣之阻隔。

八、圖式：




圖 1




圖 2




圖3




圖4




圖5




圖6




圖7




圖 8




圖 9




圖 10




圖 11

四、指定代表圖：

(一)本案指定代表圖為：第(2)圖。

(二)本代表圖之元件符號簡單說明：

S1、S2、S3、S4、S5 步驟

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)