

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】令和7年4月22日(2025.4.22)

【国際公開番号】WO2023/157624

【出願番号】特願2024-501072(P2024-501072)

【国際特許分類】

H 0 1 L 2 3 / 1 2 (2 0 0 6 . 0 1)

H 0 1 L 2 3 / 1 4 (2 0 0 6 . 0 1)

H 0 5 K 3 / 4 6 (2 0 0 6 . 0 1)

10

【 F I 】

H 0 1 L 2 3 / 1 2 Q

H 0 1 L 2 3 / 1 4 M

H 0 5 K 3 / 4 6 B

H 0 5 K 3 / 4 6 W

【手続補正書】

【提出日】令和7年4月14日(2025.4.14)

【手続補正1】

【補正対象書類名】特許請求の範囲

20

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

少なくとも1層の内層配線層を含む内層構造体と、

前記内層構造体の第1面上に配置され、前記内層構造体よりも剛性の高い第1外層構造体と、

前記内層構造体の第2面上に配置され、前記内層構造体よりも剛性の高い第2外層構造体を備えるインターポーザにおいて、

30

前記第1外層構造体は、少なくとも前記内層構造体の第1面を覆っており、

前記第2外層構造体は、少なくとも前記内層構造体の第2面を覆っており、

前記内層配線層は、感光性絶縁樹脂である第1絶縁樹脂層の表面に配置された配線、及び、前記第1絶縁樹脂層を貫通して前記配線に接続する導電部材を備えており、

前記第1外層構造体は、第2絶縁樹脂層と前記第2絶縁樹脂層を貫通する導電部材を備えており、

前記第2外層構造体は、第3絶縁樹脂層と前記第3絶縁樹脂層を貫通する導電部材を備えており、

前記第3絶縁樹脂層は、フィラー及びガラスクロスを何れも含有する非感光性樹脂であり、

40

前記第1外層構造体及び/または前記第2外層構造体は、前記内層構造体に接続されている面と反対側の面において、半導体装置と接続可能であり、かつ、電気検査が可能な端子を備えている

ことを特徴とするインターポーザ。

【請求項2】

請求項1に記載のインターポーザにおいて、

少なくとも1層の内層配線層を含む内層構造体の配線において、前記内層構造体の第2面上最外層に形成される配線の厚さは、前期内層配線層内部に形成される配線の厚さよりも厚い

ことを特徴とするインターポーザ。

50

【請求項 3】

請求項 1 に記載のインターポーザにおいて、
 前記インターポーザの試験片を下記測定方法で測定した荷重 / たわみ量の比が 0.125 N/mm 以上である
 ことを特徴とするインターポーザ。

<測定方法>

縦 80 mm × 横 15 mm × 高さ h (試験片の厚み) mm の寸法の試験片の縦横の面に対して支点間距離 L が 66 mm で、圧子半径 r_1 が 2 mm で、圧子間距離 L' が 22 mm の圧子で挟み、試験速度 V を以下の式により算出した速度で 4 点曲げ試験をする。

【数 1】

$$V = \frac{\varepsilon'_f \times L^2}{4.7 \times h} \dots \dots \dots (5)$$

ε'_f : ひずみ速度 [$1/\text{min}$]

10

【請求項 4】

請求項 1 に記載のインターポーザにおいて、
 前記第 2 絶縁樹脂層及び第 3 絶縁樹脂層は、弾性率が 5 GPa 以上、 CTE が 20 ppm 以下の物性を有し、前記第 3 絶縁樹脂層はプリプレグ、前記第 2 絶縁樹脂層はビルトアップ樹脂またはモールド樹脂で構成され、
 前記第 1 外層構造体及び前記第 2 外層構造体の厚みの和は前記内層構造体の厚みより大きい
 ことを特徴とするインターポーザ。

20

【請求項 5】

請求項 1 に記載のインターポーザにおいて、
 前記第 1 外層構造体及び前記第 2 外層構造体のいずれかは、前記内層構造体の側面も覆っている
 ことを特徴とするインターポーザ。

【請求項 6】

請求項 1 に記載のインターポーザにおいて、
 前記インターポーザ内に埋設したシリコン、セラミック、ガラス、化合物半導体を基体とする内蔵部品を備え、
 前記第 1 外層構造体または前記第 2 外層構造体は、前記内蔵部品と電氣的に接続される端子とを、有することを特徴とするインターポーザ。

30

【請求項 7】

請求項 1 に記載のインターポーザに半導体装置を搭載した、半導体パッケージ。

【請求項 8】

請求項 7 に記載の半導体パッケージにおいて、
 前記半導体装置は、突起電極に形成された接続端子に搭載された半導体装置及び前記突起電極が形成されていない接続端子に搭載された半導体装置が積層されて搭載されている
 ことを特徴とする半導体パッケージ。

40

【請求項 9】

請求項 7 に記載の半導体パッケージにおいて、
 複数の前記半導体パッケージが、突起電極によって接続され、積層されている
 ことを特徴とする半導体パッケージ。

【請求項 10】

請求項 1 に記載のインターポーザの製造方法であって、
 支持基板の上に第 1 外層構造体を形成する第 1 の工程、
 前記第 1 外層構造体の上方に内層構造体を形成する第 2 の工程、

50

前記内層構造体の上方に第 2 外層構造体形成する第 3 の工程、
 前記第 1 外層構造体と支持基板とを剥離する第 4 の工程、
 前記第 1 外層構造体及び第 2 外層構造体の最外層上に接続端子を形成する第 5 の工程
 を含み、

さらに、内蔵部品を搭載する工程を含む

インターポーザの製造方法。

【請求項 1 1】

請求項 1 0 に記載のインターポーザの製造方法であって、

前記接続端子から前記インターポーザの電気検査を行う第 1 の検査工程、

前記第 1 の検査工程の結果に基づき、前記インターポーザの良否を判断する第 1 の判断
 工程、 10

前記第 1 の判断工程において「良」と判断されたインターポーザに、半導体装置を搭載
 する仮接続工程、

前記仮接続工程で仮接続された半導体パッケージに対して、電気検査を行う第 2 の検査
 工程、

前記第 2 の検査工程の結果に基づき、前記半導体パッケージの良否を判断する第 2 の判
 断工程、

前記第 2 の判断工程において「否」と判断された半導体パッケージの半導体装置に対し
 て、実装の修復及び/又は交換を行う補修工程、

前記補修工程の後に半導体パッケージに対して電気検査を行う第 3 の検査工程、 20

前記第 3 の検査工程の結果に基づき、半導体パッケージの良否を判断する第 3 の判断工
 程、

前記第 3 の判断工程において「良」と判断された半導体パッケージの半導体装置と前記
 インターポーザとの間にアンダーフィルを供給する固定工程

を含む半導体パッケージの製造方法。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0 0 1 4

【補正方法】変更

【補正の内容】

30

【0 0 1 4】

上記の課題を解決するため、代表的な本発明のインターポーザの一つは、

少なくとも 1 層の内層配線層を含む内層構造体と、

前記内層構造体の第 1 主面上に配置され、前記内層構造体よりも剛性の高い第 1 外層構
 造体と、

前記内層構造体の第 2 主面上に配置され、前記内層構造体よりも剛性の高い第 2 外層構
 造体を備えるインターポーザにおいて、

前記第 1 外層構造体は、少なくとも前記内層構造体の第 1 面を覆っており、

前記第 2 外層構造体は、少なくとも前記内層構造体の第 2 面を覆っており、

前記内層配線層は、感光性絶縁樹脂である第 1 絶縁樹脂層の表面に配置された配線、及
 び、前記第 1 絶縁樹脂層を貫通して前記配線に接続する導電部材を備えており、 40

前記第 1 外層構造体は、第 2 絶縁樹脂層と前記第 2 絶縁樹脂層を貫通する導電部材を備
 えており、

前記第 2 外層構造体は、第 3 絶縁樹脂層と第 3 絶縁樹脂層を貫通する導電部材を備えて
 おり、

前記第 3 絶縁樹脂層は、フィラー及びガラスクロスを何れも含有する非感光性樹脂であ
 り、

前記第 1 外層構造体及び/または前記第 2 外層構造体は、前記内層構造体に接続されて
 いる面と反対側の面において、半導体装置と接続可能であり、かつ、電気検査が可能端
 子を備えている。

50

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正の内容】

【0025】

第2外層構造体11は、内層構造体7の下方、つまりZ軸マイナス方向に配置されている。

また、第2外層構造体11は第3絶縁樹脂層12で形成されており、第2絶縁樹脂層12には、Z軸方向に第3絶縁樹脂層12を貫通する導電部材が形成されている。第3絶縁樹脂層12を貫通する導電部材は、内層構造体7の最外層の配線層と接続するとともに、第2外層構造体11の外部接続端子のパッドとして機能することができる。

10

また、第2外層構造体11の第2面側には、外部接続端子のパッド15及び第2接続端子(半田)17が配置されている。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】変更

【補正の内容】

【0029】

20

<第1絶縁樹脂層、第2絶縁樹脂層及び第3絶縁樹脂層>

図1(a)の実施形態におけるインターポーザ100は、複数の半導体装置を搭載するSiP用インターポーザとして適用する場合、配線ルールが少なくとも $L/S = 8/8 \mu\text{m}$ 以下の微細配線が必要となる。このため、内層構造体7を構成する第1絶縁樹脂層8の厚みは $25 \mu\text{m}$ 以下とすることが望ましい。

この結果、内層構造体7は、例えば内層配線層が多層積層回路であっても、可撓性を有し、物理的剛性のない態様とならざるを得ない。

【手続補正 5】

【補正対象書類名】明細書

【補正対象項目名】0031

【補正方法】変更

【補正の内容】

【0031】

30

<外層構造体のCTEと弾性率>

第1外層構造体5および第2外層構造体11を構成する第2絶縁樹脂層6及び第3絶縁樹脂層12にはフィラーを含有する非感光性樹脂層であり、弾性率が 5 GPa 以上、線熱膨張係数CTEが 20 ppm 以下であることが望ましい。第2絶縁樹脂層6はビルトアップ樹脂、モールド樹脂から選択されることがさらに好ましい。第3絶縁樹脂層12は、プリプレグから選択されることがさらに好ましい。

本実施形態における内層構造体7に適用可能な第1絶縁樹脂層は、感光性絶縁樹脂であり、一般的な材料物性はCTEが $20 \text{ ppm} \sim 80 \text{ ppm}$ 、弾性率は 1.5 から 10 GPa 以下の範囲の低弾性かつ高CTE材料である。

40

このため、上記の材料だけから形成されたインターポーザであると、FC-BGAのCTE 18 ppm よりもCTEが低く、半導体装置の低CTEとの緩衝機能を果たすインターポーザの実現は困難である。

本実施形態では、この点においても、第1外層構造体5及び第2外層構造体11に用いる第2絶縁樹脂層6及び第3絶縁樹脂層12について、CTEが 20 ppm 以下であって、かつ、 5 GPa 以上の高弾性率を有することで、インターポーザ全体のCTEをFC-BGAのCTEである $15 \sim 30 \text{ ppm}$ 以下にすることが可能となる。

【手続補正 6】

50

【補正対象書類名】明細書

【補正対象項目名】0032

【補正方法】変更

【補正の内容】

【0032】

第1外層構造体5及び第2外層構造体11に用いる第2絶縁樹脂層6及び第3絶縁樹脂層12のCTEを20ppm/以下とした場合には、以下に説明する様に、インターポータ100全体のCTEを低減できる効果を奏する。

図2に本発明における総厚50 μ mのインターポータ全体のCTEと第1外層構造体及び第2外層構造体の使用材料のCTEおよび弾性率の関係のシミュレーション結果を記載する。Y軸にインターポータ全体のCTE、X軸に第一および第二外層配線層のCTEを記載する。シミュレーション条件は下記である。尚、第一外層配線層及び第二外層配線層のCTEと弾性率は同値の因子として計算した。

10

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0048

【補正方法】変更

【補正の内容】

【0048】

<外層構造体の絶縁樹脂：非感光性樹脂>

20

図1(a)の第1外層構造体5及び第2外層構造体11の構成要素である第2絶縁樹脂層6及び第3絶縁樹脂層12は、非感光性絶縁樹脂であれば、エポキシフェノール樹脂、エポキシフェノールエステル樹脂、エポキシシアネート樹脂、シアネート樹脂、ベンゾシクロブテン、ポリイミド、ポリベンゾオキサゾール等から選択できる。さらにフィラーやガラスクロスを含有していてもよい。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0050

【補正方法】削除

【補正の内容】

30

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0059

【補正方法】変更

【補正の内容】

【0059】

図6は、第2外層構造体11が複数層で形成されている変形例である。第2外層構造体11は、単層で形成されていても、複数層で形成されていてもよい。単層か複数層かは、適宜インターポータに要求される剛性で調整することができる。

さらに図4から6の変形例を表裏で組み合わせて用いてもよい。さらに、第2絶縁樹脂層6の導電部材4には、配線あるいは、パッドを含んでもよい。また、第2外層構造体11における第3絶縁樹脂層12のパッド15以外に配線を含んでもよく、これらの変形例も本発明の範疇に含まれるものである。また、第1接続端子16、第2接続端子17の半田接続界面は適宜表面処理を行うことができる。表面処理の種類や厚みは特に限定されない。

40

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0065

【補正方法】変更

【補正の内容】

50

【 0 0 6 5 】

図 7 (c) は図 7 (b) の工程の後に、電解銅めっきにより、導電部材 4 を形成する。その後、レジスト剥離を行ったものである。円柱形上の導電部材 4 は、パッドとして機能することとなる。本実施形態では、銅めっきによる導電部材 4 の Z 方向の平均高さを 6 5 μm で形成した。

なお、次工程で第 1 外層構造体 5 を構成する第 2 絶縁樹脂層 6 を形成する前に、銅パターンと非感光性絶縁樹脂との密着性を向上するために、例えば、公知の銅の粗化处理 (C Z 処理) や、置換スズめっき後にシランカップリング処理を適宜行ってもよい。

【 手 続 補 正 1 1 】

【 補 正 対 象 書 類 名 】 明 細 書

10

【 補 正 対 象 項 目 名 】 0 0 6 9

【 補 正 方 法 】 削 除

【 補 正 の 内 容 】

【 手 続 補 正 1 2 】

【 補 正 対 象 書 類 名 】 明 細 書

【 補 正 対 象 項 目 名 】 0 0 7 1

【 補 正 方 法 】 削 除

【 補 正 の 内 容 】

【 手 続 補 正 1 3 】

【 補 正 対 象 書 類 名 】 明 細 書

20

【 補 正 対 象 項 目 名 】 0 0 7 3

【 補 正 方 法 】 変 更

【 補 正 の 内 容 】

【 0 0 7 3 】

図 8 (i) は図 8 (f) ~ (h) に示した工程をさらに 3 回繰り返すことで、配線 1 0 および第 1 絶縁樹脂層 8 がそれぞれ 4 層積層された内層構造体 7 を示したものである。1 層当たりの第 1 絶縁樹脂層 8 の厚さは 6 μm 、配線 1 0 の厚さは 2 μm とし、最外層の配線 1 0 の厚さは 1 2 μm としている。これは、外層配線層の第 3 絶縁樹脂層 1 2 にレーザーでピア穴をあける際に、配線が貫通してしまうのを避けるためのものである。

この結果、内層構造体 7 の厚みは 3 6 μm となっている。

30

【 手 続 補 正 1 4 】

【 補 正 対 象 書 類 名 】 明 細 書

【 補 正 対 象 項 目 名 】 0 0 7 4

【 補 正 方 法 】 削 除

【 補 正 の 内 容 】

【 手 続 補 正 1 5 】

【 補 正 対 象 書 類 名 】 明 細 書

【 補 正 対 象 項 目 名 】 0 0 7 5

【 補 正 方 法 】 変 更

【 補 正 の 内 容 】

40

【 0 0 7 5 】

図 8 (j) は、第 2 外層構造体 1 1 を形成する工程を説明する図である。まず、内層構造体 7 の上方に、第 2 外層構造体 1 1 の第 3 絶縁樹脂層 1 2 となるプリプレグ、キャリア付き銅箔を積層プレスで形成する。本実施例では、キャリア箔厚 1 8 μm 、薄箔側 3 μm 厚のキャリア付き銅箔を用い、3 μm の薄銅箔 1 3 をプリプレグ側に配置した。プリプレグは 7 0 μm 厚のものを用いた。

【 手 続 補 正 1 6 】

【 補 正 対 象 書 類 名 】 明 細 書

【 補 正 対 象 項 目 名 】 0 1 0 1

【 補 正 方 法 】 変 更

50

【補正の内容】

【0101】

図15(j)は、図8(j)に対応した工程を説明する図である。まず、内層構造体7の上方に、第2外層構造体11の第2絶縁樹脂層12となるプリプレグ、キャリア付き銅箔を積層プレスで形成する。本第2実施形態では、内層構造体7の側面30は第3絶縁樹脂層12で覆われる構造となる。

図15(j-2)は、図15(j)に示した構造を立体視した模式図である。内層構造体7は第1外層構造体5よりも小さい面積で形成されており、その上面に第2外層構造体11が形成された構造となる。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】0103

【補正方法】変更

【補正の内容】

【0103】

(第2実施形態の効果)

これによって、内層構造体の側面を保護することが可能となり、インターポーザ100の剛性をさらに十分に確保することができる。また、内部構造体がすべての面で第3絶縁樹脂層12によって覆われていることから、CTEの相違に起因する応力歪みに対しても、より高い耐性を有することとなる。

より具体的には、第1外層構造体及び第2外層構造体は、弾性率が5GPa以下、CTE20ppm/以下の高弾性かつ低CTE材料を用いるため、内層配線層側面を保護・補強することができる。特に熱サイクルストレスによる内層構造体7の側面30のクラックや層間剥離を抑制する効果がある。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】0154

【補正方法】変更

【補正の内容】

【0154】

(態様1)

少なくとも1層の内層配線層を含む内層構造体と、

前記内層構造体の第1面上に配置され、前記内層構造体よりも剛性の高い第1外層構造体と、

前記内層構造体の第2面上に配置され、前記内層構造体よりも剛性の高い第2外層構造体を備えるインターポーザにおいて、

前記第1外層構造体は、少なくとも前記内層構造体の第1面を覆っており、 いる

前記第2外層構造体は、少なくとも前記内層構造体の第2面を覆っており、

前記内層配線層は、感光性絶縁樹脂である第1絶縁樹脂層の表面に配置された配線、及び、前記第1絶縁樹脂層を貫通して前記配線に接続する導電部材を備えており、

前記第1外層構造体は、第2絶縁樹脂層と前記第2絶縁樹脂層を貫通する導電部材を備えており、

前記第2外層構造体は、第3絶縁樹脂層と前記第3絶縁樹脂層を貫通する導電部材を備えており、

前記第3絶縁樹脂層は、フィラー及びガラスクロスを何れも含有する非感光性樹脂であり、

前記第1外層構造体及び/または前記第2外層構造体は、前記内層構造体に接続されている面と反対側の面において、半導体装置と接続可能であり、かつ、電気検査が可能な端子を備えている

ことを特徴とするインターポーザ。

10

20

30

40

50

(態様 2)

態様 1 に記載のインターポーザにおいて、
少なくとも 1 層の内層配線層を含む内層構造体の配線において、前記内層構造体の第 2 面上最外層に形成される配線の厚さは、前期内層配線層内部に形成される配線の厚さよりも厚い

ことを特徴とするインターポーザ。

(態様 3)

態様 1 または 2 に記載のインターポーザにおいて、
前記インターポーザの試験片を下記測定方法で測定した荷重 / たわみ量の比が 0 . 1 2 5 N / mm 以上である

ことを特徴とするインターポーザ。

< 測定方法 >

縦 8 0 mm x 横 1 5 mm x 高さ h (試験片の厚み) mm の寸法の試験片の縦横の面に対して支点間距離 L が 6 6 mm で、圧子半径 r 1 が 2 mm で、圧子間距離 L ' が 2 2 mm の圧子で挟み、試験速度 V を以下の式により算出した速度で 4 点曲げ試験をする。

【数 2】

$$V = \frac{\epsilon'_f \times L^2}{4.7 \times h} \dots \dots \dots (5)$$

ϵ'_f : ひずみ速度 [1 / m i n]

(態様 4)

態様 1 から 3 のいずれか 1 つに記載のインターポーザにおいて、
前記第 2 絶縁樹脂層及び第 3 絶縁樹脂層は、弾性率が 5 G P a 以上、C T E が 2 0 p p m 以下の物性を有し、前記第 3 絶縁樹脂層はプリプレグ、前記第 2 絶縁樹脂層はビルトアップ樹脂またはモールド樹脂で構成され、

前記第 1 外層構造体及び前記第 2 外層構造体の厚みの和は前記内層構造体の厚みより大きい

ことを特徴とするインターポーザ。

(態様 5)

態様 1 から 4 のいずれか 1 つに記載のインターポーザにおいて、
前記第 1 外層構造体及び前記第 2 外層構造体のいずれかは、前記内層構造体の側面も覆っている

ことを特徴とするインターポーザ。

(態様 6)

態様 1 から 5 のいずれか 1 つに記載のインターポーザにおいて、
前記インターポーザ内に埋設したシリコン、セラミック、ガラス、化合物半導体を基体とする内蔵部品を備え、

前記第 1 外層構造体または前記第 2 外層構造体は、前記内蔵部品と電氣的に接続される端子とを、有することを特徴とするインターポーザ。

(態様 7)

態様 1 から 6 のいずれか 1 つに記載のインターポーザに半導体装置を搭載した、半導体パッケージ。

(態様 8)

態様 7 に記載の半導体パッケージにおいて、
前記半導体装置は、突起電極に形成された接続端子に搭載された半導体装置及び前記突起電極が形成されていない接続端子に搭載された半導体装置が積層されて搭載されていることを特徴とする半導体パッケージ。

(態様 9)

態様 7 又は 8 に記載の半導体パッケージにおいて、

10

20

30

40

50

複数の前記半導体パッケージが、突起電極によって接続され、積層されていることを特徴とする半導体パッケージ。

(態様 1 0)

態様 1 に記載のインターポーザの製造方法であって、
支持基板の上に第 1 外層構造体を形成する第 1 の工程、
前記第 1 外層構造体の上方に内層構造体を形成する第 2 の工程、
前記内層構造体の上方に第 2 外層構造体形成する第 3 の工程、
前記第 1 外層構造体と支持基板とを剥離する第 4 の工程、
前記第 1 外層構造体及び第 2 外層構造体の最外層上に接続端子を形成する第 5 の工程
を含み、
さらに、内蔵部品を搭載する工程を含む
インターポーザの製造方法。

10

(態様 1 1)

態様 1 0 に記載のインターポーザの製造方法において、
前記接続端子から前記インターポーザの電気検査を行う第 1 の検査工程、
前記第 1 の検査工程の結果に基づき、前記インターポーザの良否を判断する第 1 の判断
工程、
前記第 1 の判断工程において「良」と判断されたインターポーザに、半導体装置を搭載
する仮接続工程、
前記仮接続工程で仮接続された半導体パッケージに対して、電気検査を行う第 2 の検査
工程、
前記第 2 の検査工程の結果に基づき、前記半導体パッケージの良否を判断する第 2 の判
断工程、
前記第 2 の判断工程において「否」と判断された半導体パッケージの半導体装置に対し
て、実装の修復及び / 又は交換を行う補修工程、
前記補修工程の後に半導体パッケージに対して電気検査を行う第 3 の検査工程、
前記第 3 の検査工程の結果に基づき、半導体パッケージの良否を判断する第 3 の判断工
程、
前記第 3 の判断工程において「良」と判断された半導体パッケージの半導体装置と前記
インターポーザとの間にアンダーフィルを供給する固定工程
を含む半導体パッケージの製造方法。

20

30

【 手続補正 1 9 】

【 補正対象書類名 】 明細書

【 補正対象項目名 】 0 1 5 5

【 補正方法 】 変更

【 補正の内容 】

【 0 1 5 5 】

1 : 支持基板 2 : 金属層 3 : レジストパターン 4 : 導電部材 5 : 第 1 外層構造体
 6 : 第 2 絶縁樹脂層 7 : 内層構造体 8 : 第 1 絶縁樹脂層 9 : ビア 1 0 : 配線
 1 1 : 第 2 外層構造体 1 2 : 第 3 絶縁樹脂層 1 3 : 薄銅箔 1 4 : ビア
 1 5 : パッド 1 6 : 第 1 接続端子 1 7 : 第 2 接続端子 1 8 : 検査プローブ
 1 9 : アンダーフィル 2 0 : モールド樹脂 2 1 : ソルダーレジスト 2 2 : 突起電極
 2 3 : 突起電極 3 0 : インターポーザの側面 5 0 、 5 1 、 5 2 、 5 3 : 半導体装置
 5 4 : アンダーフィル供給装置 6 0 : 圧子 6 1 : 支持体 7 0 : 内蔵部品
 1 0 0 : インターポーザ 1 5 0 : 半導体パッケージ

40

50