

(11) 特許出願公開番号

特開2009-201326

(P2009-201326A)

(43) 公開日 平成21年9月3日(2009.9.3)

(51) Int.Cl.

F 1

テーマコード (参考)

HO2M 3/28 (2006.01)

H02M 3/28

Q

5H730

H02M 3/325 (2006.01)

HO 2M 3/325

A

審査請求 未請求 請求項の数 6 O L (全 17 頁)

(21) 出願番号 特願2008-43151 (P2008-43151)

(22) 出願日 平成20年2月25日 (2008. 2. 25)

(71) 出願人 000005832

パナソニック電工株式会社

大阪府門真市大字門真1048番地

(74) 代理人 100067828

弁理士 小谷 悦司

(74) 代理人 100115381

弁理士 小谷 昌崇

(74) 代理人 100097054

弁理士 麻野 義夫

(74) 代理人 100133798

弁理士 江川 勝

(74) 代理人 100143373

弁理士 大西 裕人

最終頁に続く


(54) 【発明の名称】 スイッチング電源装置

(57) 【要約】

【課題】電圧帰還型の自励式複合共振直列コンバータから成り、低損失・低雑音なスイッチング電源装置において、大幅な回路の簡素化、低コスト化を実現する。

【解決手段】補助巻線L13、L12の誘起電圧から素子Q1、Q2の駆動を行う制御回路Cont1、Cont2において、制御回路Cont1を、素子Q1をOFFさせる素子q1と、誘起電圧のピークホールド回路（d5、c2等）と、誘起電圧がホールド電圧より所定レベル以上低下したときに素子q1をONする比較器comp1との簡易な構成で実現する。一方、制御回路Cont2を、補助巻線L12の誘起電圧が素子Q2を順バイアスする時点から三角波を発生する三角波発生回路23と、可変の基準電圧源24と、三角波の電圧が基準電圧VTHより高くなると素子Q2をOFFする素子Qc5をONさせる比較器comp2とを備える出力調整回路で構成し、簡単に出力調整機能を付加する。

【選択図】 図 1



【特許請求の範囲】

【請求項 1】

直流入力電源の両端子間に第 1 および第 2 のスイッチング素子から成る直列回路が接続され、前記第 1 および第 2 のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの 1 次巻線から成る直列回路が接続され、前記第 1 および第 2 のスイッチング素子のスイッチングにより得られたトランスの 2 次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、第 1 および第 2 の制御回路が前記トランスの第 1 および第 2 の補助巻線に誘起された電圧で前記第 1 および第 2 のスイッチング素子をそれぞれ ON/OFF することでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、

10

前記第 1 の制御回路は、

前記第 1 のスイッチング素子を OFF させるための第 3 のスイッチング素子と、

前記第 1 の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、

前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第 3 のスイッチング素子を ON させて前記第 1 のスイッチング素子を OFF させる第 1 の比較器とを備えて構成され、

前記第 2 の制御回路は、

前記第 2 のスイッチング素子を OFF させるための第 4 のスイッチング素子と、

前記第 2 の補助巻線に誘起された電圧が対応する第 2 のスイッチング素子を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路と、

20

可変の基準電圧を発生する基準電圧源と、

前記三角波の電圧と基準電圧とを比較し、前記三角波の電圧が基準電圧より高くなると対応する前記第 4 のスイッチング素子を ON させる第 2 の比較器とを備えて構成される出力調整回路から成ることを特徴とするスイッチング電源装置。

【請求項 2】

2 次側負荷電流または電圧を検出する負荷検出回路と、

前記負荷検出回路の検出結果を 1 次側へフィードバックし、前記基準電圧源の基準電圧を変化するフィードバック回路とをさらに備えることを特徴とする請求項 1 記載のスイッチング電源装置。

30

【請求項 3】

前記ピークホールド回路は、前記第 1 の補助巻線に生じる前記第 1 のスイッチング素子を ON する方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から成り、前記ダイオードは、複数個直列に接続され、またはツェナダイオードが直列に接続されることを特徴とする請求項 1 または 2 記載のスイッチング電源装置。

【請求項 4】

前記第 2 の比較器の出力側に、逆バイアス回路を有することを特徴とする請求項 1～3 のいずれか 1 項に記載のスイッチング電源装置。

【請求項 5】

前記負荷は、LEDであることを特徴とする請求項 1～4 のいずれか 1 項に記載のスイッチング電源装置。

40

【請求項 6】

前記基準電圧源は、調光器を備え、調光量に応じて前記基準電圧を変化することを特徴とする請求項 5 記載のスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、入力電源側と絶縁された直流安定化電圧・電流を出力するスイッチング電源装置に関し、特にスイッチング素子の損失低減、および小型・低コスト化を図るものに関する。

50

【背景技術】

【0002】

従来、上述のような小型高効率のスイッチング電源として、複合共振型の直列コンバータ回路が知られ、特許文献1など多くの公知技術が示されている。図7にその従来技術による主回路構成を、図8に主な部位の波形を示す。

【0003】

このスイッチング電源装置では、直流入力電源Eの両端子間に、スイッチング素子Q1とQ2（以下、パワーMOSFETで記述）との直列回路が接続されるとともに、コンデンサC0が接続される。そして、前記パワーMOSFET Q1, Q2の接続点と前記直流入力電源Eの一端との間に、インダクタLと出力トランスTの1次巻線L11とコンデンサC1との直列共振回路を形成し、前記パワーMOSFET Q1またはQ2の何れかと並列にコンデンサC2が接続される（図7では、直流入力電源Eの一端は低圧側に、コンデンサC2はパワーMOSFET Q2に並列に接続した例を示している）。また、パワーMOSFET Q1, Q2には、それぞれ逆並列にダイオードD1, D2が接続される（パワーMOSFET Q1, Q2のボディダイオードで兼用される場合が多い）。

【0004】

さらに前記出力トランスTの出力巻線に中間タップを設けて2分割（L21, L22）し、それらの出力を整流するダイオードD3, D4で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサC3および直流負荷Loadが接続される。前記のパワーMOSFET Q1, Q2は、ブロックで示した制御部1によって、複合共振条件を加味して予め設定された周波数で交互にON/OFFされる。したがって、制御部1には、高周波発振機能、2つのパワーMOSFET Q1, Q2を交互に駆動する機能、および2つのパワーMOSFET Q1, Q2を共にOFFするデットタイム期間を設定する機能、必要に応じて入出力電圧や電流、電力を制御する為のフィードフォワードやフィードバック制御機能ならびに出力可変機能などが備えられる。

【0005】

図8を参照して、Vg1, Vg2は制御部1によって予め設定されたパワーMOSFET Q1, Q2の駆動信号を示す。交互にON/OFFさせるとともに、両方共にOFFするデットタイム期間が設定されている。VQ1, IQ1およびVQ2, IQ2は、パワーMOSFET Q1, Q2のドレインソース間電圧およびドレイン電流を示す。駆動信号Vg1がHighの時、パワーMOSFET Q1にはドレイン電流IQ1が流れ、Lowの時は略直流入力電源Eに等しい電圧VQ1が印加される（パワーMOSFET Q2の場合も同様）。なお、デットタイム期間においては、コンデンサC2とインダクタLおよび出力トランスTの励磁インダクタンスとによる効果から、ドレインソース間電圧VQ1, VQ2は任意の傾斜を持った立上がり、立下り波形となる。また、ドレイン電流IQ1, IQ2は、略インダクタLとコンデンサC1とで設定される直列共振電流波形となり、これらの合成電流がインダクタLと出力トランスTの1次巻線L11とコンデンサC1との直列共振回路の電流となる。VC1はコンデンサC1の電圧波形を表しており、前記の直列共振回路の電流より位相の遅れた波形となる。ID3, ID4は出力整流のダイオードD3, D4の電流波形を示すもので、前記のパワーMOSFET Q1, Q2の駆動周波数と、インダクタLおよびコンデンサC1の直列共振周波数との関係を、「共振周波数>駆動周波数」の条件を満足させることによって、ダイオードD3, D4の一方の電流が流れ終わった後に他方の電流が流れ始めるように設定が可能で、両方のダイオード電流が流れない期間は出力側へ電力が伝達されない。すなわち、前記ダイオードD3, D4の電流が流れない期間では、出力トランスTの2次側は無負荷と考えられ、1次側の直列共振回路にトランスTの1次側励磁インダクタンスLが直列に挿入されて直列共振条件が切り替わる結果、ドレイン電流IQ1およびIQ2の波形にも変曲点が見られる。

【0006】

このような複合共振型直列コンバータでは、ZVS（ゼロ電圧スイッチング）、すなわちスイッチング素子Q1, Q2の印加電圧が低下した後に電流が流れ始めるような条件設

10

20

30

40

50

定が可能とされ、スイッチング損失が極めて少ないこと、および２次側整流ダイオード D 3, D 4 のリカバリ損失を回避できることから、高効率で高周波化が可能となる。また、スイッチング時の電圧・電流波形が安定しているとともに、２次側整流ダイオード D 3, D 4 のリングングも抑制できることから、雑音面でも優れている。

【0007】

上述の従来技術は、このような数々の特徴を有しながらも、周波数を予め発振器で設定し、２つのスイッチング素子 Q 1, Q 2 を駆動する所謂他励式のスイッチング電源装置であり、その場合、高電位側のスイッチング素子 Q 1, Q 2 へのレベルシフタが必要で、その周波数追従性や損失の観点から、高周波化に対する技術課題を有し、またコスト面での課題などから、たとえば特許文献 2～4 で示すような自励式の検討もなされている。

10

【0008】

図 9 は、電流帰還型の自励式複合共振直列コンバータの公知例を示す電気回路図であり、前記特許文献 2 に示されたものである。主回路構成は概ね図 7 と同様であるが、入力電源は商用電源を全波整流にて用いるとともに、出力トランス T 0 2 の２次側は整流ブリッジ D B による全波整流回路としている。スイッチング素子 T R 1, T R 2 はバイポーラトランジスタで構成し、その駆動は電流帰還トランス T 0 1 の２次巻線 L B 1 および L B 2 を利用し、逆バイアス手段によるデットタイムの確保や駆動条件の改善がなされている。

【0009】

一方、図 10 は、電圧帰還型の自励式複合共振直列コンバータの公知例を示す電気回路図であり、前記特許文献 3 に示されたものである。スイッチング素子であるバイポーラトランジスタ T R 1, T R 2 への帰還信号を出力トランス P I T に帰還巻線 N B 2 を設けて得るものとし、負荷変動対策や出力安定化の為にフィードバック制御を付加している。

20

【0010】

これら図 8 および図 9 で示す自励式複合共振直列コンバータの従来例は、駆動回路の簡易化の可能性を示唆するものであるが、図 4 を基に説明した他励式複合共振直列コンバータの数々の特徴を同様に実現するのは、下記の点から難しいと考えられる。まず、駆動周波数を決定するのは帰還回路の時定数や遅延要素であり、負荷変動など外部要因の変動に対して、前記 Z V S など最適なスイッチング条件の維持が難しいと思われる。次に、スイッチング素子としてバイポーラトランジスタが想定され、高周波化には適しないと思われる。

30

【0011】

そこで、図 11 はパワー M O S F E T を用いた電圧帰還型の自励他励式複合共振直列コンバータの公知例を示すブロック図であり、前記特許文献 4 に示されたものである。この従来技術では、スイッチング素子としてパワー M O S F E T Q 1, Q 2 を使用し、出力トランス T ' の補助巻線 L 1 2 から主制御回路 4 および副制御回路 5 の電源を確保するとともに、この巻線電圧を信号源として、負荷 L o a d への供給電圧が一定になるように主制御回路 4 は低圧側のパワー M O S F E T Q 2 の O N / O F F を制御し、副制御回路 5 は高圧側のパワー M O S F E T Q 1 の端子間電圧が基準電圧より低下したときに O N させ、該高圧側パワー M O S F E T Q 1 の Z V S を維持するものである。

【特許文献 1】特許第 2 7 3 4 2 9 6 号公報

40

【特許文献 2】特許第 3 3 7 1 5 9 5 号公報

【特許文献 3】特開 2 0 0 2 - 2 6 2 5 6 8 号公報

【特許文献 4】特開 2 0 0 6 - 1 2 9 5 4 8 号公報

【発明の開示】

【発明が解決しようとする課題】

【0012】

上述の従来技術では、副制御回路 5 には、図 12 に示すような具体例が示され、前記パワー M O S F E T Q 1 のドレインソース間電圧を抵抗 r 0 1 と r 0 2 とで分圧し、コンパレータ 7 にて基準電圧 8 と比較して、積分回路のコンデンサ c 1 の充放電によってパワー M O S F E T Q 1 を O N させている。このような構成では、高圧側のパワー M O S F E

50

TQ1のドレインソース間電圧を直接判別しながらONのタイミングを決定するので、前記ZVSが実現される可能性はあるが、下記のような課題を有すると考えられる。先ず、パワーMOSFETQ1のドレインソース間電圧を分圧する必要があり、前記抵抗 r_{01} 、 r_{02} による損失が懸念される。一方、これらの抵抗 r_{01} 、 r_{02} を高抵抗で構成する場合は、コンパレータ7の入力容量による遅延時間が想定され、高周波化が難しいと思われる。次に、駆動制御回路4、5が複雑化し、他励方式に対する優位性が認められない。

【0013】

本発明の目的は、電圧帰還型の自励式複合共振直列コンバータにおいて、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができるスイッチング電源装置を提供することである。

【課題を解決するための手段】

【0014】

本発明のスイッチング電源装置は、直流入力電源の両端子間に第1および第2のスイッチング素子から成る直列回路が接続され、前記第1および第2のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの1次巻線から成る直列回路が接続され、前記第1および第2のスイッチング素子のスイッチングにより得られたトランスの2次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、第1および第2の制御回路が前記トランスの第1および第2の補助巻線に誘起された電圧で前記第1および第2のスイッチング素子をそれぞれON／OFFすることでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、前記第1の制御回路は、前記第1のスイッチング素子をOFFさせるための第3のスイッチング素子と、前記第1の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第3のスイッチング素子をONさせて前記第1のスイッチング素子をOFFさせる第1の比較器とを備えて構成され、前記第2の制御回路は、前記第2のスイッチング素子をOFFさせるための第4のスイッチング素子と、前記第2の補助巻線に誘起された電圧が対応する第2のスイッチング素子を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路と、可変の基準電圧を発生する基準電圧源と、前記三角波の電圧と基準電圧とを比較し、前記三角波の電圧が基準電圧より高くなると対応する前記第4のスイッチング素子をONさせる第2の比較器とを備えて構成される出力調整回路から成ることを特徴とする。

【0015】

上記の構成によれば、直流入力電源の両端子間に第1および第2のスイッチング素子から成る直列回路が接続され、前記第1および第2のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、コンデンサおよびトランスの1次巻線から成る直列回路が接続され、第1および第2の補助巻線の誘起電圧を前記スイッチング素子のON／OFF駆動に用いる電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、その補助巻線の誘起電圧からスイッチング素子のON／OFF駆動を行う第1および第2の制御回路の内、第1の制御回路を、前記第1のスイッチング素子をOFFさせるための第3のスイッチング素子と、前記第1の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第3のスイッチング素子をONさせて前記第1のスイッチング素子をOFFさせる第1の比較器とを備えて構成し、前記第2の制御回路を、前記第2のスイッチング素子をOFFさせるための第4のスイッチング素子と、前記第2の補助巻線に誘起された電圧が対応する第2のスイッチング素子を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路と、可変の基準電圧を発生する基準電圧源と、前記三角波の電圧と基準電圧とを比較し、前記三角波の電圧が基準電圧より高くなると対応する前記第4のスイッチング素子をO

Nさせる第2の比較器とを備えて成る出力調整回路によって構成する。

【0016】

したがって、前記第1の制御回路は、2次側平滑コンデンサの充電完了によって2次側誘起電流が流れなくなったことを第1の補助巻線の電圧低下から検知して前記第3のスイッチング素子をONさせ、ONしていた前記第1のスイッチング素子をOFFさせるとともに、第2の補助巻線に生じる順方向の誘起電圧によって、OFFしていた前記第2のスイッチング素子をONさせる（ZVS動作）。一方、前記第2の制御回路は、前記基準電源を変えることによって出力の可変機能或いは出力の安定化機能を付加することができる。そして、前記出力調整回路によって第4のスイッチング素子をONさせて、ONしていた第2のスイッチング素子をOFFすると、前記第1の補助巻線に順方向の誘起電圧が発生して、前記第1のスイッチング素子をONさせ、これらの動作の繰り返しによって安定したスイッチング動作が継続される。

10

【0017】

このような構成によって、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件（ZVS動作）を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができるとともに、出力の可変機能或いは出力の安定化機能を付加することができる。また、より高周波化し、小型・高効率化にも適応できる。

【0018】

また、本発明のスイッチング電源装置は、2次側負荷電流または電圧を検出する負荷検出回路と、前記負荷検出回路の検出結果を1次側へフィードバックし、前記基準電圧源の基準電圧を変化するフィードバック回路とをさらに備えることを特徴とする。

20

【0019】

上記の構成によれば、2次側の負荷電流または出力電圧が定電流または定電圧となるようにフィードバック制御を行うことができる。

【0020】

さらにまた、本発明のスイッチング電源装置では、前記ピークホールド回路は、前記第1の補助巻線に生じる前記第1のスイッチング素子をONする方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から成り、前記ダイオードは、複数個直列に接続され、またはツェナダイオードが直列に接続されることを特徴とする。

30

【0021】

上記の構成によれば、前記ダイオードの段数やツェナダイオードの閾値電圧によって、前記第1の比較器の閾値設定の自由度を高めることができる。

【0022】

また、本発明のスイッチング電源装置は、前記第2の比較器の出力側に、逆バイアス回路を有することを特徴とする。

【0023】

上記の構成によれば、第4のスイッチング素子の誤動作や半導通状態を回避させ、動作を安定化させることができる。

【0024】

さらにまた、本発明のスイッチング電源装置では、前記負荷は、LEDであることを特徴とする。

40

【0025】

上記の構成によれば、LEDの順方向電圧以上の電圧が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、LED負荷着脱時などに発生するLEDへのラッシュ電流を抑制する効果がある。

【0026】

好ましくは、前記基準電圧源は、調光器を備え、調光量に応じて前記基準電圧を変化することを特徴とする。

50

【発明の効果】

【0027】

本発明のスイッチング電源装置は、以上のように、補助巻線の誘起電圧をスイッチング素子のON/OFF駆動に用いる電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、第1および第2の補助巻線の誘起電圧からスイッチング素子のON/OFF駆動を行う第1および第2の制御回路の内、第1の制御回路を、前記第1のスイッチング素子をOFFさせるための第3のスイッチング素子と、前記第1の補助巻線に生じる誘起電圧をピークホールドするピークホールド回路と、前記誘起電圧が前記ピークホールド回路によるホールド電圧より予め定めるレベル以上低下したときに前記第3のスイッチング素子をONさせて前記第1のスイッチング素子をOFFさせる第1の比較器とを備えて構成し、前記第2の制御回路を、前記第2のスイッチング素子をOFFさせるための第4のスイッチング素子と、前記第2の補助巻線に誘起された電圧が対応する第2のスイッチング素子を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路と、可変の基準電圧を発生する基準電圧源と、前記三角波の電圧と基準電圧とを比較し、前記三角波の電圧が基準電圧より高くなると対応する前記第4のスイッチング素子をONさせる第2の比較器とを備えて成る出力調整回路によって構成する。

10

【0028】

それゆえ、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件（ZVS動作）を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる。また、より高周波化し、小型・高効率化にも適応できる。

20

【0029】

また、本発明のスイッチング電源装置は、以上のように、2次側負荷電流または電圧を検出する負荷検出回路と、前記負荷検出回路の検出結果を1次側へフィードバックし、前記基準電圧源の基準電圧を変化するフィードバック回路とをさらに備える。

【0030】

それゆえ、2次側の負荷電流または出力電圧が定電流または定電圧となるようにフィードバック制御を行うことができる。

【0031】

さらにまた、本発明のスイッチング電源装置は、以上のように、前記ピークホールド回路を前記第1の補助巻線に生じる前記第1のスイッチング素子をONする方向の誘起電圧をピークホールドするダイオードとコンデンサとの直列回路から構成し、前記ダイオードを複数個直列に接続するか、または該ダイオードにツェナダイオードを直列に接続する。

30

【0032】

それゆえ、前記ダイオードの段数やツェナダイオード閾値電圧によって、前記第1の比較器の閾値設定の自由度を高めることができる。

【0033】

また、本発明のスイッチング電源装置は、以上のように、前記第2の比較器の出力側に、逆バイアス回路を設ける。

40

【0034】

それゆえ、第4のスイッチング素子の誤動作や半導通状態を回避させ、動作を安定化させることができる。

【0035】

さらにまた、本発明のスイッチング電源装置は、以上のように、前記負荷をLEDとする。

【0036】

それゆえ、LEDの順方向電圧以上の電圧が印加されるまでは電流が流れず、起動時はいわゆる無負荷状態にあるため、電圧帰還型の自励式複合共振直列コンバータの起動性を改善するとともに、LED負荷着脱時などに発生するLEDへのラッシュ電流を抑制する

50

効果がある。

【発明を実施するための最良の形態】

【0037】

図1は、本発明の実施の一の形態のスイッチング電源装置11の電氣的構成を示すブロック図である。このスイッチング電源装置11は、改良された電圧帰還型の自励式複合共振直列コンバータであり、本来の特徴であるスイッチング素子Q1、Q2の低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を図り、さらに動作の高周波化を可能とするものである。

【0038】

図1において、直流入力電源Eの両端子間に、第1および第2の前記スイッチング素子Q1とQ2（以下、パワーMOSFETで記述）との直列回路が接続されるとともに、コンデンサC0が接続される。そして、前記パワーMOSFET Q1、Q2の接続点と前記直流入力電源Eの一端との間に、インダクタLと出力トランスT1の1次巻線L11とコンデンサC1との直列共振回路を形成し、前記パワーMOSFET Q1、Q2の何れかと並列にコンデンサC2が接続される（図1では、直流入力電源Eの一端は低圧側に、コンデンサC2はパワーMOSFET Q2に並列に接続した例を示している）。また、パワーMOSFET Q1、Q2には、それぞれ逆並列にダイオードD1、D2が接続される。なお、コンデンサC2は、パワーMOSFET Q1、Q2の接合容量で代用される場合もあり、ダイオードD1、D2も、前記パワーMOSFET Q1、Q2のボディダイオードで兼用される場合もある。

【0039】

さらに前記出力トランスT1の出力巻線に中間タップを設けて2分割（L21、L22）し、それらの出力を整流するダイオードD3、D4で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサC3および直流負荷Loadが接続される。また、前記出力トランスT1に補助巻線L12を設け、1次の主巻線L11と逆極性側をゲート抵抗R2を介してパワーMOSFET Q2のゲートに接続し、補助巻線L12に生じる電圧でパワーMOSFET Q2を駆動できるように構成する。高圧側のパワーMOSFET Q1のゲート駆動についても同様に、出力トランスT1に第2の補助巻線L13を設け、1次の主巻線L11と同一極性側を、ゲート抵抗R1と、コンデンサC4およびツェナダイオードZDから成る並列回路とを介して前記パワーMOSFET Q1のゲートに接続し、第2の補助巻線L13に生じる電圧でパワーMOSFET Q1を駆動できるように構成する。また、前記パワーMOSFET Q1のゲートと直流入力電源Eの他端（高圧側）との間には、起動用の抵抗R4が接続される。こうして、2つの補助巻線L13、L12からの帰還電圧によって、パワーMOSFET Q1、Q2が交互にON/OFFして自励発振する。

【0040】

ここで、注目すべきは、本構成では、各パワーMOSFET Q1、Q2には、そのOFFタイミングを設定するための制御回路Cont1、Cont2が設けられることである。まず、制御回路Cont1は、前記パワーMOSFET Q1のゲートソース間を短絡し、該パワーMOSFET Q1をOFFさせるための第3のスイッチング素子であるスイッチ素子q1およびダイオードd1と、分圧抵抗r1、r2、ダイオードd5、ツェナダイオードzdおよびコンデンサc2から成るピークホールド回路と、前記ダイオードd5およびツェナダイオードzdの逆電圧を検出し、前記スイッチ素子q1をONさせるための第1の比較器Comp1と、次のサイクルに備えてコンデンサc2の電荷を放電するためのダイオードd3、d4および抵抗r3と、制御用電源を作成するダイオードd2およびコンデンサc1とを備えて構成される。

【0041】

一方、制御回路Cont2は、補助巻線L12に誘起された電圧が、対応するスイッチング素子Q2を順バイアスする方向に発生した時点を開始点として三角波を発生する三角波発生回路23と、可変の基準電圧VTHを発生する基準電圧源24と、前記三角波の電圧

と基準電圧 V_{TH} とを比較し、前記三角波の電圧が基準電圧 V_{TH} より高くなると対応する前記スイッチング素子 Q_2 のゲートソース間を短絡する比較回路 25 とを備える出力調整回路から構成される。この出力調整回路 22 内では、出力トランス T_1 の補助巻線 L_{12} の非グランド側端子からダイオード D_{c1} およびコンデンサ C_{c3} によって制御用電源 V_c を作成している。これらの制御回路 $Cont_1$ 、 $Cont_2$ は、以下のような自励動作を行う。

【0042】

図 2 および図 3 に基づいて、制御回路 $Cont_1$ の回路動作を説明する。図中 V_{Q1} 、 V_{Q2} はパワー MOSFET Q_1 、 Q_2 のドレインソース間電圧、 I_{Q1} 、 I_{Q2} はパワー MOSFET Q_1 、 Q_2 のドレイン電流、 V_{C1} はコンデンサ C_1 の電圧、 I_{D3} 、 I_{D4} は出力整流ダイオード D_3 、 D_4 のダイオード電流、 V_{L11} は出力トランス T_1 の 1 次巻線 L_{11} の電圧、 V_{L12} 、 V_{L13} は出力トランス T_1 の補助巻線 L_{12} 、 L_{13} の電圧、 $cont_1$ 、 $cont_2$ は制御回路 $Cont_1$ 、 $Cont_2$ 内で前記スイッチ素子 q_1 、 Q_{c5} を駆動するための信号をそれぞれ表している。ただし、図 2 は、図 1 で示す本実施の形態の自励式複合共振直列コンバータの動作波形図ではなく、前述の図 7 で示す他励式複合共振直列コンバータの図 8 で示す動作波形図に、前記巻線 L_{11} 、 L_{12} の電圧 V_{L11} 、 V_{L12} を詳しく示すものである。

【0043】

図 2 を参照して、出力トランス T_1 の 1 次巻線 L_{11} に印加される電圧波形は、 V_{L11} のような波形となり、その相似した波形が補助巻線 L_{12} 、 L_{13} に発生する。電流帰還の場合は正弦波状の共振電流が帰還されるのに対して、出力トランス T_1 からの電圧帰還においては前記 V_{L11} のような矩形波の電圧が帰還されるので、パワー MOSFET Q_1 、 Q_2 の駆動に適することが理解される。しかしながら、 V_{L11} には 2 次側ダイオード D_3 、 D_4 の電流 I_{D3} 、 I_{D4} が途切れる区間に対応して、参照符号 P で示すような段差が存在する。本構成はこの段差 P に着目したものであり、スイッチング素子 Q_1 を OFF させるタイミングをこの段差 P の発生時とすることによって、下記の効果を狙ったものである。

【0044】

すなわち、段差 P の発生までの期間はインダクタ L とコンデンサ C_1 との直列共振周波数に依存し、安定した動作周波数設計が可能である。また、段差 P の発生は、出力側のダイオード電流 I_{D4} が途切れた結果であり、まさに他励式において理想とされるスイッチング OFF の動作ポイントで、出力ダイオード D_4 のリカバリを抑制するとともに、スイッチング素子 Q_1 の ZVS 動作が可能である。さらにまた、段差 P を検出する検出手段として用いる整流平滑回路によって、適度のデットオフタイムが生成可能で、ZVS 動作実現に利用できる。これらの効果を以下に詳しく説明する。

【0045】

図 3 は、本構成に係る電圧帰還型の自励式複合共振直列コンバータの動作波形図である。図 3 を参照して、 V_{L13} は補助巻線 L_{13} に生じる帰還電圧波形を示し、 V_{c2} はピークホールド用のコンデンサ c_2 の電圧を示しており、帰還電圧 V_{L13} が正の間にコンデンサ c_2 はダイオード d_5 の ON 電圧およびツェナダイオード z_d のツェナ電圧だけ低い電圧まで充電・保持される。 V_{L13} に段差が発生した瞬間、 $V_{c2} > V_{L13}$ の状態が発生してダイオード d_5 およびツェナダイオード z_d に逆電圧が印加される。時刻 t_1 において、比較器 $Comp_1$ でこの逆電圧をある閾値 δ で検出し、該比較器 $Comp_1$ の出力 $cont_1$ でパワー MOSFET Q_1 のゲートソース間に接続されたスイッチ素子 q_1 を ON させることで、前記パワー MOSFET Q_1 が OFF する。その後、次の ON サイクルに備えて、帰還電圧 V_{L13} が負となる時間 t_3 だけ遅延した後、コンデンサ c_2 の電荷をダイオード d_4 ならびに抵抗 r_3 およびダイオード d_3 によって放電させる結果、 V_{c2} はゼロにリセットされる。なお、抵抗 r_3 は放電抵抗であり、ダイオード d_3 はコンデンサ c_2 の逆充電防止用のダイオードである。

【0046】

こうして、補助巻線電圧 V_{L13} に段差が発生した時点（前記時刻 t_1 ）でパワーMOSFET Q_1 のゲートソース間に設けたスイッチ素子 q_1 をONさせて該パワーMOSFET Q_1 をOFFさせる結果、補助巻線電圧 V_{L13} は、時刻 t_2 から速やかに低下し、適度なデットオフタイムを経て補助巻線 L_{12} の電圧 V_{L12} が立上がり、ゲート抵抗 R_2 を介してパワーMOSFET Q_2 をONさせる。前記パワーMOSFET Q_2 は、後述の出力調整回路である第2の制御回路Cont2によって任意のON時間後にOFFされると、補助巻線 L_{13} に順方向の誘起電圧が発生し、パワーMOSFET Q_1 をONさせ、以下同様なスイッチング動作が継続する。この結果、パワーMOSFET Q_1 側は最適なタイミングでスイッチング動作が行われて低損失化を維持しながら、パワーMOSFET Q_2 側のON時間を任意に設定可能なPWM制御を行うことによって、自励式であっても、パワーMOSFET Q_1 のドレインソース間電圧 V_{Q1} 、ドレイン電流 I_{Q1} およびダイオード電流 I_{D4} は、前記図8で示す他励式と極めて近似した波形が得られることが理解される。これによって、スイッチング素子 Q_1 の低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を図り、さらに動作の高周波化（たとえば500kHz）を可能とすることができる。

10

【0047】

これに対して、図4および図5は、前記第2の制御回路Cont2の動作を説明するための波形図である。前記三角波発生回路23では、出力トランス T_1 の補助巻線 L_{12} の非グランド側端子から抵抗 R_{c1} 、 R_{c2} で分圧回路を形成し、その接続点をFET Q_{c1} のゲート端子に接続する。この抵抗 R_{c1} に並列のコンデンサ C_{c2} は極性反転時のスピードアップ用である。したがって、図4で示すように、補助巻線 L_{12} の電圧 V_{L12} がパワーMOSFET Q_2 のゲートを順バイアスする方向に発生しているとき、参照符号 V_{QC1} で示すように（ドレインソース間電圧）前記FET Q_{c1} はONとなり、その反転回路を形成するトランジスタ Q_{c2} は参照符号 V_{QC2} で示すようにOFFとなっている。

20

【0048】

一方、前記制御用電源 V_c からトランジスタ Q_{c3} 、 Q_{c4} をミラー構成として、ダイオード構造のトランジスタ Q_{c3} に接続される抵抗 R_{c4} に基準電流を流し、反対のトランジスタ Q_{c4} に接続されるコンデンサ C_{c1} を充電する回路を設けるとともに、そのコンデンサ C_{c1} の端子間に放電回路として前記トランジスタ Q_{c2} を接続する。したがって、補助巻線 L_{12} の電圧 V_{L12} がパワーMOSFET Q_2 のゲートを逆バイアスする方向に発生しているとき、すなわち前記トランジスタ Q_{c2} がONしているときは、カレントミラー回路による充電は行われず、補助巻線 L_{12} の電圧 V_{L12} がパワーMOSFET Q_2 のゲートを順バイアスする方向に発生する、すなわち前記トランジスタ Q_{c2} がOFFしたときには、充電が行われ、コンデンサ C_{c1} の端子電圧は、参照符号 V_{CC1} で示すように、三角波状に上昇する。

30

【0049】

一方、前記基準電圧源24は、前記制御電源 V_c から抵抗 R_{c5} を介して、可変抵抗 V_R とフォトカプラPCのフォトトランジスタ TR_{10} との並列回路に接続され、この並列回路の分圧値 V_{TH} と前記コンデンサ C_{c1} の三角波電圧とを比較するためのコンパレータcomp2が設けられる。なお、 C_{c4} は雑防あるいは遅延用のコンデンサである。

40

【0050】

前記コンパレータcomp2は、その－入力端子の分圧電圧 V_{TH} に対して、＋入力端子に接続された前記コンデンサ C_{c1} の三角波電圧が上回った時点で、参照符号 V_{CP} で示すように、その出力をハイレベルとして第4のスイッチング素子である前記FET Q_{c5} をONさせ、ダイオード D_{c2} を介して前記パワーMOSFET Q_2 のゲートソース間を短絡して該パワーMOSFET Q_2 をターンOFFさせる。前記可変抵抗 V_R の抵抗値を変化して比較器comp2の基準電圧 V_{TH} を ΔV_{TH} の範囲で変化することで、パワーMOSFET Q_2 のターンOFFのタイミングを、図4で示す（ $V_{TH} = V_{TH1}$ ）前記制御回路Cont2のハイレベルタイミング（フルデューティ）以降から、図5で示

50

す ($V_{TH} = V_{TH2}$) ように速めることができる。

【0051】

このような第2の制御回路Cont2に対応して、前述のフィードバック信号作成用に、2次側には負荷検出回路33が設けられる。この負荷検出回路33では、抵抗R21, R22の直列回路および抵抗R23, R24の直列回路が出力の平滑コンデンサC3と並列に接続され、2つの直列回路間に電流検知抵抗R25が設けられる。前記抵抗R21, R22の分圧電圧をコンパレータComp3の－入力端子に入力するとともに、抵抗R23, R24の接続点の電圧を＋入力端子に入力することで、前記電流検出抵抗R25による電圧降下が増幅され、コンパレータComp3の出力に設けたトランジスタQ5を介してフォトカプラPCを駆動し、負荷電流が大きくなる程、フォトカプラPCの発光ダイオードD10の輝度が大きくなる。また、前記抵抗R23, R24の接続点の電位は、コンデンサC3の出力電圧によっても変化し、出力電圧が上昇する程、フォトカプラPCの発光ダイオードD10の輝度が大きくなる。

10

【0052】

したがって、前記発光ダイオードD10の輝度が大きくなる、すなわち負荷電流が大きい程、また無負荷時などで出力電圧が上昇する程、前記基準電圧 V_{TH} が低くなり、前記コンデンサCc1に発生する三角波電圧の低い時点でコンパレータComp2の出力がハイレベルとなり、FETQc5がONして、その結果パワーMOSFETQ2のONデューティが小さくなって出力を低減させることができる。こうして、電流検出抵抗R25の電圧降下が一定値になるように、また出力電圧も略一定範囲になるように、フォトカプラPCを介してフィードバック制御が行われる結果、簡単な構成で、パワーMOSFETQ2のON幅を変化させて出力調整を行うことができるようになっている。

20

【0053】

このように構成することで、前記第1の制御回路Cont1は、2次側平滑コンデンサC3の充電完了によって2次側誘起電流が流れなくなったことを対応する第1の補助巻線L13の電圧低下から検知して、第3のスイッチング素子をONさせ、ONしていた第1のスイッチング素子Q1をOFFさせるとともに、第2の補助巻線L12に生じる順方向の誘起電圧によって、OFFしていた第2のスイッチング素子Q2をONさせることで前記スイッチングを継続させるので、電圧帰還型の自励式複合共振直列コンバータにおいて、適切なスイッチング条件 (ZVS動作) を簡易な構成で実現でき、本来の特徴である低損失・低雑音化を維持しながら、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる。また、より高周波化し、小型・高効率化にも適応できる。

30

【0054】

さらに、前記第2の制御回路Cont2を、前記第2の補助巻線L12に誘起された電圧が対応する第2のスイッチング素子Q2を順バイアスする方向に発生した時点を起点として三角波を発生する三角波発生回路23と、可変の基準電圧 V_{TH} を発生する基準電圧源24と、前記三角波の電圧と基準電圧 V_{TH} とを比較して三角波の電圧が基準電圧 V_{TH} より高くなった時点で前記スイッチング素子Q2のゲートソース間を短絡する比較回路25とを備えて成る出力調整回路で構成するので、前記基準電圧 V_{TH} を変えることで出力の可変機能或いは出力の安定化機能を付加することができる。こうして、電圧帰還型のコンバータにおいて、簡単な構成で適切なスイッチング条件を維持しながら、出力の可変機能或いは出力の安定化機能を実現することができる。

40

【0055】

また、2次側負荷電流を検出する負荷検出回路33に、その検出結果を1次側へフィードバックし、前記基準電圧源24の基準電圧 V_{TH} を変化するフィードバック回路であるフォトカプラPCをさらに設けるので、2次側の負荷電流が定電流となるようにフィードバック制御を行うことができる。

【0056】

さらにまた、前記第1の制御回路Cont1のピークホールド回路において、コンデンサc2に充電電流を供給するダイオードd5と直列にツェナダイオードzdを設けるので

50

、該ツェナダイオード $z d$ の閾値電圧によって、第 1 の比較器 $c o m p 1$ の閾値設定の自由度を高めることができる。なお、ダイオード $d 5$ を直列に複数段接続しても同様の効果を得ることができ、その場合にはダイオード $d 5$ の段数によって前記閾値電圧を調整することができる。

【0057】

また、前記第 2 の制御回路 $C o n t 2$ の比較回路 25 において、第 2 の比較器 $c o m p 2$ の出力側に、コンデンサ $C c 6$ 、抵抗 $R c 6$ 、 $R c 7$ 、ダイオード $D c 3$ およびツェナダイオード $Z D 1$ から成る逆バイアス回路が設けられている。これによって、コンデンサ $C c 6$ には $F E T Q c 5$ のゲートに対して逆バイアス電圧がえられ、コンパレータ $c o m p 2$ の出力がローレベルの状態、ノイズ等による $F E T Q c 5$ の半導通などの誤動作を回避でき、スイッチング動作を安定化させることができる。前記コンデンサ $C c 6$ に生じる逆バイアス電圧は、並列に設けたツェナダイオード $Z D 1$ のツェナ電圧によって調整可能である。

【0058】

さらにまた、パワー MOSFET $Q 1$ には、補助巻線 $L 1 3$ の誘起電圧が、抵抗 $R 1$ と、コンデンサ $C 4$ およびツェナダイオード $Z D$ の並列回路とから成る起動補償回路を介して与えられる。この場合、コンデンサ $C 4$ の容量値を共振用コンデンサ $C 1$ の容量値に対してして十分に大きく設定することによって、起動にあたって共振用コンデンサ $C 1$ を充電するための起動抵抗が別途不要となるとともに、起動の際に補助巻線 $L 1 3$ に発生する微弱な帰還信号をコンデンサ $C 4$ の充電電圧分だけ持ち上げることができ、起動し易くすることができる。

【0059】

なお、ツェナダイオード $Z D$ は、起動時にパワー MOSFET $Q 1$ への過電圧を抑制するとともに、起動後のスイッチング動作においては、コンデンサ $C 4$ の交流インピーダンスによるスイッチング動作への影響を防ぐ効果がある。また、起動後はコンデンサ $C 4$ の直流電位はスイッチング素子 $q 1$ の動作によって毎サイクル放電されるので、スイッチング動作に影響することはない。

【0060】

ここで、フィードバックするのは、上述のような負荷電流・電圧に限らず、図 6 (a) の負荷電圧検出回路 33a や、図 6 (b) の負荷電流検出回路 33b のように、それらのいずれかでもよい。フィードバックによって、図 6 (a) の負荷電圧検出回路 33a では定電圧制御を行うことができ、図 6 (b) の負荷電流検出回路 33b では定電流制御を行うことができる。

【0061】

以上の説明において入力電源を直流電源 E として説明したが、商用電源を整流・平滑化して用いてもよい。また出力トランス $T 1$ の 2 次側はセンタータップを設けて整流回路を構成する例で説明したが、整流ブリッジによる方法でも動作などは同じである。さらに、複合共振回路を形成するキャパシタ $C 2$ については、第 1 および第 2 のスイッチング素子 $Q 1$ 、 $Q 2$ の少なくとも一方に設けるものとするが、動作周波数が高い場合は、パワー MOSFET $Q 1$ 、 $Q 2$ の寄生容量 ($C r s s$) で代用することが可能である。

【図面の簡単な説明】

【0062】

【図 1】本発明の実施の一形態のスイッチング電源装置の電氣的構成を示すブロック図である。

【図 2】図 7 で示す従来の他励式複合共振直列コンバータの動作波形を詳しく示す図である。

【図 3】図 1 で示す構成に係る電圧帰還型の自励式複合共振直列コンバータの動作波形図である。

【図 4】図 1 で示す電圧帰還型の自励式複合共振直列コンバータにおける PWM の動作波形図である。

10

20

30

40

50

【図 5】図 1 で示す電圧帰還型の自励式複合共振直列コンバータにおける P W M の動作波形図である。

【図 6】本発明の実施の他の形態のスイッチング電源装置における 2 次側の構成を示すブロック図である。

【図 7】他励式複合共振直列コンバータの基本構成を示す回路図である。

【図 8】図 7 の動作波形図である。

【図 9】従来の自励（電流帰還）式複合共振直列コンバータの例を示す回路図である。

【図 1 0】従来の自励（電圧帰還）式複合共振直列コンバータの例を示す回路図である。

【図 1 1】従来の自励（電圧帰還）式複合共振直列コンバータの他の例を示す回路図である。

10

【図 1 2】図 1 1 で示すコンバータの制御回路の具体例を示すブロック図である。

【符号の説明】

【 0 0 6 3 】

1 1 スwitchング電源装置

2 3 三角波発生回路

2 4 基準電圧源

2 5 比較回路

3 3 負荷検出回路

C 3 平滑コンデンサ

C 0 , C 1 , C 2 コンデンサ

C o m p 1 , C o m p 2 比較器

C o m p 3 コンパレータ

C o n t 1 , C o n t 2 制御回路

D 1 , D 2 , D 3 , D 4 ダイオード

E 直流入力電源

L インダクタ

L o a d 直流負荷

P C フォトカプラ

Q 1 , Q 2 スwitchング素子（パワー M O S F E T ）


R 2 5 電流検知抵抗

T 1 出力トランス


20

30


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】



【図 8】



【図 9】



フロントページの続き

(72)発明者 西野 博之

大阪府門真市大字門真 1 0 4 8 番地 松下電工株式会社内

(72)発明者 塩濱 英二

大阪府門真市大字門真 1 0 4 8 番地 松下電工株式会社内

F ターム(参考) 5H730 AA02 AA14 AA15 AS01 AS02 AS11 BB26 BB76 DD04 DD16
DD26 DD32 EE02 EE03 EE07 EE59 FD01 FD24 FD31 FF02
FF19 FG01 FG05 FG25 XC01 XX12 XX26