

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-285311

(P2005-285311A)

(43) 公開日 平成17年10月13日(2005.10.13)

(51) Int.Cl.⁷

G 1 1 B 20/10

G 1 1 B 5/09

F I

G 1 1 B 20/10

G 1 1 B 5/09

3 2 1 Z

3 2 1 B

テーマコード (参考)

5 D O 3 1

5 D O 4 4

審査請求 未請求 請求項の数 24 O L (全 16 頁)

(21) 出願番号 特願2005-65512 (P2005-65512)
 (22) 出願日 平成17年3月9日 (2005.3.9)
 (31) 優先権主張番号 10/811523
 (32) 優先日 平成16年3月29日 (2004.3.29)
 (33) 優先権主張国 米国 (US)

(71) 出願人 503116280
 ヒタチグローバルストレージテクノロジー
 ズネザーランドビービー
 オランダ国 アムステルダム 1076
 エイズィ パルナスストレーン ロカテリ
 ケード 1
 (74) 代理人 100068504
 弁理士 小川 勝男
 (74) 代理人 100095876
 弁理士 木崎 邦彦
 (72) 発明者 チャド エイ ミッチェル
 アメリカ合衆国55944、ミネソタ、カ
 ッソン、ノースウエスト、第6ストリート
 1009

最終頁に続く

(54) 【発明の名称】 ヘッド振幅特性付け装置

(57) 【要約】


【課題】ヘッドの振幅の特性付けを可能にする装置を開示する。

【解決手段】

読出しチャンネルのフロント・エンドにある可変利得増幅器に所定の信号を加えるためにDACを用いる。該信号は読出しチャンネルにおいて処理され、ADCの出力において、該信号は読み取られ入力チャンネル振幅の決定に使用される。二つの入力信号の振幅と、該ADCコード列と二つのVGA利得コードを知り、ヘッドの振幅を決定する方程式が生成される。

【選択図】 図4

図 4



【特許請求の範囲】

【請求項 1】

デジタル - アナログ変換器 (DAC) 回路であって可変利得増幅器 (VGA) を有し、読出し信号アナログ入力と DAC デジタル入力とに応じてアナログ - デジタル変換器 (ADC) においてデジタル出力を提供するものと、

前記 DAC 回路に接続され、該 DAC のプログラミングと前記 ADC から受け取ったコードと前記 VGA から得た利得コードとに基づいて読出しヘッド・チャンネル振幅を決定するコントローラと、
を備えるデータ・チャンネル。

【請求項 2】

前記 ADC からのコードが、コード検出信号であることを特徴とする請求項 1 に記載のデータ・チャンネル。

【請求項 3】

前記 ADC からのコードが、トリップ・コードであることを特徴とする請求項 1 に記載のデータ・チャンネル。

【請求項 4】

前記 ADC からのコードが、少なくとも ADC の一デジタル出力であることを特徴とする請求項 1 に記載のデータ・チャンネル。

【請求項 5】

前記 DAC 回路が、さらに、DAC 入力に応じて所定の出力信号を前記 VGA に出すためのアナログ処理装置を備えていることを特徴とする請求項 1 に記載のデータ・チャンネル。

【請求項 6】

前記アナログ処理装置が、入力信号間の選択を可能とするアナログ・スイッチを備えていることを特徴とする請求項 5 に記載のデータ・チャンネル。

【請求項 7】

前記入力信号間の選択によって所定の高及び低振幅の出力信号が出されることを特徴とする請求項 6 に記載のデータ・チャンネル。

【請求項 8】

前記コントローラが前記 DAC に前記アナログ処理回路に対して低及び高コードを提供させ、前記 VGA が該 DAC からの低及び高コードに起因する該アナログ処理回路からの両信号に利得を加え、該 VGA は、ADC からの出力が所定のトリップ・コードによって決められた水準に達するまで利得を加えることを特徴とする請求項 5 に記載のデータ・チャンネル。

【請求項 9】

ヘッド振幅の特性付けが、まずデータ・フィルタリングにより、次いでサーボ・フィルタリングにより行われ、データ VGA 利得値とサーボ VGA 利得値とを生成し、該データ VGA 利得値とサーボ VGA 利得値とが該データ・チャンネルの入力振幅を決定するために使用されることを特徴とする請求項 1 に記載のデータ・チャンネル。

【請求項 10】

読出し信号を受け取るためのアナログ処理回路と、
前記アナログ処理回路に接続され、該アナログ処理回路に対して所定のアナログ処理回路出力信号を出させるための高及び低の制御信号を提供するデジタル - アナログ変換器 (DAC) と、
前記アナログ処理回路に接続され、VGA 利得コードを用いて前記所定のアナログ処理回路出力信号を処理して増幅信号を作る可変利得増幅器 (VGA) と、
前記 VGA に接続され、前記増幅信号に応じて ADC コード列を作るアナログ - デジタル変換器 (ADC) と、
二つの入力信号の振幅、前記二つの入力信号にかかわる ADC コード列、並びに前記二つの入力信号とそれに対応する高・低の DAC 制御信号とにかかわる二つの VGA 利得コードを記憶するためのメモリーと、

10

20

30

40

50

前記メモリーに接続されて、二つの入力信号の振幅、前記二つの入力信号にかかわる A D C コード列、並びに前記二つの入力信号とそれに対応する高・低の D A C 制御信号とにかかわる二つの V G A 利得コードから得られる方程式を用いて入力信号の振幅を計算するためのプロセッサと、
を備える、読出しチャンネルのアナログ・フロント・エンド。

【請求項 1 1】

前記アナログ処理装置が入力信号間の選択をするためのアナログ・スイッチを備えることを特徴とする請求項 1 0 に記載のアナログ・フロント・エンド。

【請求項 1 2】

前記 D A C とアナログ処理装置とが所定の高及び低振幅の二つの出力信号を出す請求項 1 1 に記載のアナログ・フロント・エンド。 10

【請求項 1 3】

前記プロセッサが、データ V G A 利得値とサーボ V G A 利得値とを出すためにデータ・フィルタリングとサーボ・フィルタリングを用いて該方程式を導き出すことを特徴とする請求項 1 0 に記載のアナログ・フロント・エンド。

【請求項 1 4】

データを記録するための磁気記憶媒体と、
前記磁気記憶媒体を動かすためのモータと、
前記磁気記憶媒体上にデータの読出しと書込みをするためのヘッドと、
前記磁気記憶媒体に対して前記ヘッドを位置決めするためのアクチュエータと、 20
前記磁気記憶媒体からの符号化信号を処理するためのデータ・チャンネルとを備え、
該データ・チャンネルは、

デジタル・アナログ変換器 (D A C) 回路であって可変利得増幅器 (V G A) を有し、
読出し信号アナログ入力と D A C デジタル入力とに応じてアナログ・デジタル変換器 (A D C) においてデジタル出力を提供するものと、

前記 D A C 回路に接続され、該 D A C のプログラミングと前記 A D C から受け取ったコードと前記 V G A から得た利得コードとに基づいて読出しヘッド・チャンネル振幅を決定するコントローラとを備える、
ことを特徴とする磁気記憶装置。 30

【請求項 1 5】

前記 A D C からのコードが、コード検出信号であることを特徴とする請求項 1 4 に記載の磁気記憶装置。 30

【請求項 1 6】

前記 A D C からのコードが、トリップ・コードであることを特徴とする請求項 1 4 に記載の磁気記憶装置。

【請求項 1 7】

前記 A D C からのコードが、少なくとも該 A D C の一出力であることを特徴とする請求項 1 4 に記載の磁気記憶装置。

【請求項 1 8】

前記 D A C 回路が、さらに、D A C 入力に応じて所定の出力信号を前記 V G A に出すためのアナログ処理装置を備えていること特徴とする請求項 1 4 に記載の磁気記憶装置。 40

【請求項 1 9】

前記アナログ処理装置が、入力信号間の選択をするためのアナログ・スイッチを備えることを特徴とする請求項 1 8 に記載の磁気記憶装置。

【請求項 2 0】

前記入力信号間の選択によって所定の高及び低振幅の出力信号が出されることを特徴とする請求項 1 9 に記載の磁気記憶装置。

【請求項 2 1】

前記コントローラが前記 D A C に前記アナログ処理回路に対して低及び高コードを提供させ、前記 V G A が該 D A C からの低及び高コードに起因する該アナログ処理回路からの両 50

信号に利得を加え、該VGAは、ADCからの出力が所定のトリップ・コードによって決められた水準に達するまで利得を加えることを特徴とする請求項18に記載の磁気記憶装置。

【請求項22】

ヘッド振幅の特性付けが、まずデータ・フィルタリングにより、次いでサーボ・フィルタリングにより行われ、データVGA利得値とサーボVGA利得値とを生成し、該データVGA利得値とサーボVGA利得値とが該データ・チャンネルの入力振幅を決定するために使用されることを特徴とする請求項14に記載の磁気記憶装置。

【請求項23】

入力信号提供手段と、
該入力信号提供手段に接続され、該入力信号提供手段に制御信号を提供する手段と、
該入力信号提供手段に接続され、該入力信号提供手段からの信号を増幅する手段と、
前記制御信号提供手段に接続され、前記信号増幅手段からの信号と前記制御信号に応じてデジタル出力を提供する手段と、
該デジタル出力提供手段に接続され、前記制御信号提供手段のプログラミングと、前記入力信号提供手段に提供されるコードと、該入力信号増幅手段から得られる利得コードとに基づいて読出しヘッド・チャンネル振幅を決定する手段と、
を備えたデータ・チャンネル。

【請求項24】

データをその上に記録するためのデータ記録手段と、
前記データ記録手段を動かすための手段と、
前記データ記録手段にデータの読出しと書込みをするための手段と、
前記データ記録手段に対して前記読出しと書込手段を位置決めするための手段と、
前記データ記録手段からの符号化した信号を処理するための手段とを備え、
前記符号化した信号を処理するための手段は、
入力信号を提供する手段と、
前記入力信号を提供する手段に接続されて、前記入力信号を提供する手段に制御信号を提供する手段と、
前記入力信号を提供する手段に接続されて、前記入力信号を提供する手段からの信号を増幅するための手段と、
前記制御信号を提供する手段に接続されて、前記信号を増幅するための手段からの信号と前記制御信号に応じてデジタル出力を提供する手段と、
該デジタル出力を提供する手段に接続されて、前記制御信号を提供する手段のプログラミングと、前記入力信号を提供する手段に提供されるコードと、前記入力信号を増幅するための手段から得た利得コードとに基づいて読出しヘッド・チャンネル振幅を決定する手段とを備える、
ことを特徴とする磁気記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データ記憶媒体から読み取った信号に関し、特にヘッド振幅の特性付けを行うための装置に関する。

【背景技術】

【0002】

最近の磁気ディスク・ドライブ装置（すなわちハード・ディスク・ドライブ）等のデータ記憶装置は、記憶容量が増し、データ・アクセス・スピードも増大している。これらの利点により、磁気ディスク・ドライブ装置は、コンピュータシステムの補助記憶装置として広く用いられるようになった。さらに、ディスク・ドライブ技術のこれらの改善にかかわるパルス通信の発達は、近年、パルス通信システムの広い範囲でスピードと信頼性の向上をもたらしている。

【 0 0 0 3 】

磁気ディスク・ドライブ装置の記憶容量とアクセス・スピードに影響を与える主要な要素は、ヘッド、記憶媒体、サーボ機構、読出し/書込みチャンネルに用いられる信号処理技術等である。中でも、P R M L (Partial Response Maximum Likelihood) 検出を利用した信号処理技術が、現在の磁気ディスク・ドライブ装置の記憶容量の向上と高アクセス・スピードに大きく貢献して来た。

【 0 0 0 4 】

磁気ディスク・ドライブ装置の典型的な読出し/書込みチャンネル回路における読出しチャンネル回路には、装置の読出し/書込みヘッドによって生成されるアナログ読出し信号を初期処理するための部品が含まれる。この処理は、自動利得制御 (A G C) 増幅、フィルタリングと等化さらにアナログ - デジタル変換もおこなう。 10

【 0 0 0 5 】

各読出し/書込みヘッドは、磁束域としての磁気ディスク上の電磁界或いは磁気符号の生成あるいは検出をおこなう。電磁界における磁束変化の有無が磁気ディスク上に記憶されたデータを表す。磁束変化とは磁気ディスクの近接領域における磁束の変化である。磁束変化の有無は、診断的入力信号の 1、0 に対応する。磁気ディスクにデータを「書込む」ためには、電子部品が主装置からデータを受け取り、そのデータを磁気符号に翻訳する。ヘッドがその磁気符号を磁気ディスクの上に移転する。磁気ディスクからデータを「読出す」ためには、ヘッドが磁気ディスク上の目指す磁気符号が存在する部分に近く位置される。ヘッドが磁気符号を読み取って転送する。電子部品が磁気符号をデータに変換し、データは主装置へ転送される。主装置はパーソナル・コンピュータか又は他の電子機器である。電子部品は磁気ディスクとの正確なデータの蓄積・引き出しを確保するため、エラー検知及び修正アルゴリズムを用いてもよい。ディスク・ドライブ上のデータ記憶密度をあげるために、磁気抵抗或いは磁気誘導型読出し/書込みヘッドが開発され、より小さい振幅の磁気信号の読み取り感度を上げ、信号の識別力が向上した。 20

【 0 0 0 6 】

通常は、ハード・ドライブは、「ピーク検出」 磁気ディスク上の磁束変化が読出し/書込みヘッドの下を通過する時に生ずるピーク電圧を検出すること - によってデータを読出す。しかし、密度と回転スピードが増加するのに伴い、ピーク検出を向上させるため、P R M L (Partial Response Maximum Likelihood) アルゴリズムが開発された。P R M L は、磁気ディスク・ドライブ電子回路の中で実行され、読出し/書込みヘッドが感知した磁気信号を解釈する。P R M L ディスク・ドライブは、磁気ディスク上の磁束変化によって生ずるアナログ波形を読出す。P R M L は、磁束変化を示すピーク値を探すよりも、アナログ波形をデジタル的にサンプリングし (アルゴリズムの “Partial Response” 部分)、当該波形によって表されるビット・パターンを決定する信号処理方法を適用する (アルゴリズムの Maximum Likelihood” 部分)。従って、P R M L データ・チャンネルでは、適切なデータ検出のために、正規化された再生信号振幅が必要である。再生信号の拡大のために通常可変利得増幅器 (V G A : Variable Gain Amplifier) がアナログ信号パスにおいて用いられる。これまでの P R M L チャンネルは、V G A に利得修正させるのに、入力再生信号の振幅を感知するためのアナログ包絡線検波回路を必要とする。 30 40

【 0 0 0 7 】

材料と加工のバラツキがあるので、各ヘッドの信号出力レベルの特性が異なる。振幅検出回路が同じ信号余幅を持つよう、ヘッドの増幅利得を調整してこの出力レベルを正規化しなければならない。この正規化のための調整を適切に行うため、ある一定の正確な振幅を記録したテープを用いなければならない。

【 0 0 0 8 】

システムの中には、これらの問題を解決するのに、増幅器における利得調整 - これは定期的に再調整が必要であるが - と、読出し/書込み、スピード、記録密度の組み合わせごとに信号振幅の検出閾値レベルを変えているものもある。しかし、これらの閾値レベルは固定であり、媒体のコーティング種類、摩耗、信号の経時劣化に対応する変更はできなかつ 50

た。また、これらの固定閾値の場合、信頼性のある振幅検出のためには、各磁気ヘッドの出力が、増幅器利得を調整することにより極めて正確に正規化される必要があった。

【 0 0 0 9 】

振幅感知は、テープ上に平行な複数のトラックを記録するデジタル・データ記憶のためのテープ式装置の読出し回路の重要な部分である。この形式の装置では、平行なトラックを通してのパリティ・チェック又はシングル・トラックのデータ・ビットのパリティ・チェックのようなエラー検出・訂正方法が広く用いられる。振幅の欠如は、トラックのエラーの重要な指標であり、その場合、再位置決め・データ再読出しをしなくても済むよう、トラックの補正手段を用いることができる。

【 0 0 1 0 】

P R M L 電子技術が、P R M L 読出し/書込みチャンネルの較正と調整のために用いられる。例えば、V G A 利得の較正が、正確なデータ検知を確実にするため、また、読出しトランスジューサーの正常性と動作状況について知るために必要である。V G A 利得を較正するために、読出しチャンネルのV G A に読出し信号が一つ送られる。次いで、増幅回路のループ利得に係わる電圧信号が検知され、デジタル・ワード値に対応するいくつかの制御電圧信号と比較される。デジタル・ワード値は、前記読出し信号の相対的振幅を表す検出された電圧信号に等しい制御電圧信号にかかわるものである。ついでV G A の利得特性は、対応する所定の利得値にかかわる参照電圧信号を利得修正増幅器の信号入力にかけることにより決定される。増幅器の出力電圧信号が所定の参照電圧信号にほぼ同じになるまで、各参照電圧信号について制御電圧信号が選択的に増幅器にかけられる。

【 0 0 1 1 】

較正作業を簡略化するため、ハード・ドライブには、さらにデジタル・アナログ変換機(D A C)とアナログ・デジタル変換器(A D C)を読出し/書込みチャンネルの診断テスト用に備えるものが多い。これらD A C並びにA D Cは、読出し/書込みチャンネルの読出し/書込み動作を行うための他のデジタル・アナログ変換器並びにアナログ・デジタル変換器に付加されるものである。しかし、これらのA D C設計はハードウェア要求を増し、読出し/書込みチャンネルのサイズとコストを増大させる。さらに、例えばディスク・ドライブのような記憶装置のヘッドの振幅を計測することは、温度変化、ヘッドの磨耗等の要因が再生信号振幅の予測の正確さに悪影響を与えるため困難である。

【 0 0 1 2 】

以上より、ヘッド振幅の特性付けを可能にする装置の必要性が理解される。

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 1 3 】

上に説明した従来技術の制約を克服し、並びに本明細書を読み理解することにより明らかになる他の制約を克服するために、本発明は、ヘッド振幅の特性付けを可能にする装置を開示する。

【 課題を解決するための手段 】

【 0 0 1 4 】

本発明は、上記の問題を、D A Cを用いて読出しチャンネルのフロント・エンドにある可変利得増幅器に既知の信号を加えることによって解決する。その信号は読出しチャンネルを通して処理され、A D Cの出力で読出され入力チャンネルの振幅を決定するために用いられる。

【 0 0 1 5 】

本発明の原理に基づくデータ・チャンネルは、可変利得増幅器(V G A)を有するデジタル・アナログ変換器(D A C)回路と、このD A C回路に接続するコントローラを有する。このD A C回路は、読出し信号アナログ入力とD A Cデジタル入力に対応するデジタル出力をアナログ・デジタル変換器(A D C)において提供し、このコントローラは、D A CのプログラミングとA D Cから受け取るコード並びにV G Aから得る利得コードに基づいて読出しヘッド・チャンネルの振幅を決定する。

【 0 0 1 6 】

本発明の別の実施例では、読出しチャンネルにアナログ・フロント・エンドを設ける。このアナログ・フロント・エンドは、読出し信号を受けるアナログ処理回路と、そのアナログ処理回路に接続され、該アナログ処理回路に対して高低の制御信号を提供し所定のアナログ処理回路出力信号を生成するデジタル - アナログ変換器 (D A C) と、該アナログ処理回路に接続され、該所定のアナログ処理回路出力信号を V G A 利得コードによって処理し増幅信号を生成するための可変利得増幅器 (V G A) と、この V G A に接続され、該増幅信号に応じて A D C コード列を生成するためのアナログ - デジタル変換器 (A D C) と、二つの入力信号の振幅、該二つの入力信号の A D C コード列及び該二つの入力信号とそれに対応する高低 D A C コントロール信号にかかわる二つの V G A 利得コードを保存するレジスタと、該レジスタに接続され、該二つの入力信号の振幅、該二つの入力信号の A D C コード列、及び該二つの入力信号とそれに対応する高低 D A C コントロール信号とにかかわる二つの V G A 利得コードから得られる等式を用いて入力信号の振幅を計算するための処理装置とを有する。

【 0 0 1 7 】

本発明の別の実施例として、磁気記憶装置を提供する。この磁気記憶装置は、データを記録する磁気記憶媒体と、該磁気記憶媒体を動かすためのモータと、該磁気記憶媒体にデータを読み / 書きするためのヘッドと、該磁気記憶媒体に対して該ヘッドを位置決めするためのアクチュエータと、該磁気記憶媒体上の符号化されたデータを処理するデータ・チャンネルとを有し、このデータ・チャンネルは、可変利得増幅器 (V G A) を有するデジタル - アナログ変換 (D A C) 回路が備わり、この D A C 回路は、読出し信号のアナログ入力と D A C デジタル入力とに応じてアナログ - デジタル変換器 (A D C) においてデジタル出力を提供する、さらに、この D A C 回路に接続されて制御器を備え、 D A C 回路のプログラミングと、 A D C から受け取るコードと V G A から得る利得コードとに基づいて読出しヘッド・チャンネルの振幅を決定する。

【 0 0 1 8 】

本発明のさらに別の実施例として、データ・チャンネルを提供する。データ・チャンネルは、入力信号を受け取る手段と、該入力信号受け取り手段に接続され、該入力信号受け取り手段に対して制御信号を提供する手段と、該入力信号受け取り手段に接続され、該入力信号受け取り手段からの信号を増幅する手段と、該制御信号提供手段に接続され、前記増幅手段からの信号と前記制御信号とに応じて変換手段においてデジタル出力を提供する手段と、該デジタル出力提供手段に接続され、該制御信号提供手段のプログラミングと、該変換手段から受け取ったコードと、該入力信号増幅手段から得た利得コードとに基づいて読出しヘッド・チャンネル振幅を決定する手段とを有する。

【 0 0 1 9 】

本発明の別の実施例において、磁気記憶装置を提供する。この磁気記憶装置は、その上にデータを記録する手段と、該データ記録手段を移動させる手段と、該記録手段にデータを読み書きする手段と、該読み書き手段を該データ記録手段に対して位置決めする手段と、と該記録手段からの符号化信号を処理する手段とを有する。該符号化信号を処理する手段は、入力信号受領手段と、該入力信号受領手段に接続されて、該入力信号受領手段に制御信号を提供する手段と、該入力信号受領手段に接続されて、該入力信号受領手段からの信号を増幅する手段と、該制御信号提供手段に接続されて、該増幅手段からの信号と該制御信号とに応じて変換手段においてデジタル出力を提供する手段と、該デジタル出力提供手段に接続されて、該制御信号提供手段のプログラミングと、該変換手段から受け取るコードと、該入力信号増幅手段から得る利得コードとに基づいて読出しヘッド・チャンネル振幅を決定する手段とを有する。

【 発明の効果 】

【 0 0 2 0 】

本発明を特徴づける種々の利点と新規な点は、本明細書中の請求項に詳細に示してある。しかしながら、本発明とその利点、達成される目的をよりよく理解するために、添付の図

10

20

30

40

50

面と、本発明に基づく装置の具体的な実例についての以下の説明を参照されたい。

【発明を実施するための最良の形態】

【0021】

以下の実施形態の説明において、本明細書の一部である添付図面に言及するが、これら図面には、本発明を実施する具体的な実施例が例示として示されている。本発明の範囲から外れることなく、構造的な諸変形も可能であることから、他の実施形態も利用できることを理解されたい。

【0022】

本発明は、ヘッド振幅の特性付けを可能にする装置を提供する。本発明は、読出しチャンネルのフロント・エンドにある可変利得増幅器に既知の信号を加えるためにDACを用いる。該信号は読出しチャンネルで処理され、ADCの出力において読出され入力チャンネルの振幅の決定に用いられる。

10

【0023】

図1は、本発明を実施する記憶装置100を示す。図1において、トランスジューサ110はアクチュエータ120によって制御される。アクチュエータ120はトランスジューサ110の位置を制御する。トランスジューサ110は、磁気媒体130上にデータの書込み読出しを行う。読出し/書込み信号は、データ・チャンネル140に送り出される。信号処理装置150は、アクチュエータ120を制御し、データ・チャンネル140の信号を処理する。更に、媒体トランスレータ160は、信号処理装置150によって制御され磁気媒体130をトランスジューサ110に対して移動させる。尚、本発明は、記憶装置100、或いは、記憶装置100に使用される媒体130について特別のタイプに限定するものではない。

20

【0024】

図2は、本発明の実施例に基づく磁気ディスク・ドライブ装置200の構成図である。図2において、ディスク210は、スピンドル・モータ234によって回転され、ヘッド212はディスク210の対応した表面に位置決めされる。ヘッド212は、E字形の機構214からディスク210に伸長するサーボ腕にそれぞれ搭載されている。機構214は、それを動かす回転ボイス・コイル・アクチュエータ230を伴い、それによって1枚以上のディスク210の指定された位置から或いは位置にデータを読出し或いは書込むためにヘッド212の位置を変える。

30

【0025】

前置増幅器216は、読出し動作中に、ヘッド212が読出した信号を前増幅し、読出し/書込みチャンネル回路218に増幅した信号を送る。書込み動作中は、前置増幅器216は、読出し/書込みチャンネル回路218からくる符号化書込みデータ信号をヘッド212に送る。読出し動作においては、読出し/書込みチャンネル回路218は、前置増幅器216から提供される読出し信号データ・パルスを検出し、そのデータ・パルスを復号する。読出し/書込みチャンネル回路218は、復号したデータ・パルスをディスク・データ・コントローラ(DDC)220に転送する。さらに、読出し/書込みチャンネル回路218は、DDC220から受け取った書込みデータも復号し、復号したデータを前置増幅器216に送る。

40

【0026】

DDC220は、ホスト・コンピュータ(図には非表示)から受け取った書込みデータの読出し/書込みチャンネル回路218及び前置増幅器216を経由したディスク210への書込みとともに、ディスク210からの読出しデータのホスト・コンピュータへの転送も行う。DDC220はまた、ホスト・コンピュータとマイクロコントローラ224の間を仲立ちする。バッファRAM(ランダム・アクセス・メモリー)222は、DDC220とホスト・コンピュータ、マイクロコントローラ224、及び読出し/書込みチャンネル回路218間で転送されるデータを一時的に保管する。マイクロコントローラ224は、ホスト・コンピュータからの読出し書込み命令に応じてトラック探索、トラック追跡機能を制御する。

50

【 0 0 2 7 】

R O M (読出し専用メモリー) 2 2 6 は、マイクロコントローラ 2 2 4 のための制御プログラムとともに種々の所定値を記憶する。サーボ・ドライバ 2 2 8 は、ヘッド 2 1 2 の位置を制御するためにマイクロコントローラ 2 2 4 が発する制御信号に応じてアクチュエータ 2 3 0 を駆動するための駆動電流を発生する。駆動電流は、アクチュエータ 2 3 0 のボイス・コイルに加えられる。アクチュエータ 2 3 0 は、サーボ・ドライバ 2 2 8 からくる駆動電流の方向と大きさに従って、ヘッド 2 1 2 をディスク 2 1 0 に対して位置決めする。スピンドル・モータ・ドライバ 2 3 2 は、スピンドル・モータ 2 3 4 を駆動し、マイクロコントローラ 2 2 4 がディスク 2 1 0 の制御のために生成する制御値に従ってディスク 2 1 0 を回転させる。

10

【 0 0 2 8 】

図 3 は、図 2 における読出し / 書込チャネル回路 3 0 0 の構成図である。図 3 では、読出し / 書込チャネル回路 3 0 0 は、読出し / 書込み手段と記憶媒体を有する物理記録チャネル 3 3 8、記憶媒体にデータを書込むための書込みチャネル回路 3 4 0、及び記憶媒体からデータを読出すための読出しチャネル回路 3 4 2 を有する。書込みチャネル回路 3 4 0 は、符号器 3 4 4、前置復号器 3 4 6、及び書込補償器 3 4 8 で構成される。読出しチャネル回路 3 4 2 は、アナログ・フロント 3 5 0、アナログ - デジタル変換器 (A D C) 3 5 4、等化器 3 5 6、ビタビ検出器 3 5 8、及び復号器 3 6 4 を有する。

【 0 0 2 9 】

動作においては、符号器 3 4 4 が記憶媒体への入力となる書込みデータ 3 2 0 を所定のコードに符号化する。例えば、この所定のコードとして R L L (Run Length Limited) コードがよく使われているが、この場合、隣り合ったゼロの数が所定の最高最低値の範囲になければならない。しかし、本発明では、R L L に限定されず他の符号も使用できる。前置復号器 3 4 6 が誤伝達を防ぐために設けられる。書込補償器 3 4 8 が読出し / 書込みヘッドから起きる非線形の影響を減ずる。しかし、実際の記録チャネルの反応がこの転送機能と正確に同期しないので、続く何らかの等化がいつも必要となる。

20

【 0 0 3 0 】

アナログ・フロント・エンド 3 5 0 は、ディスクからのアナログ信号 3 2 2 を増幅する。アナログ・フロント・エンド 3 5 0 からの信号出力は、アナログ - デジタル (A / D) 変換器 3 5 4 によって個別のデジタル信号に変換される。変換結果のデジタル信号は、次いで等化器 3 5 6 にかけられ、適宜符号間干渉 (I S I) を制御して望ましい波形にされる。ビタビ検出器 3 5 8 は、等化器 3 5 6 から等化済み信号出力を受け取り、符号化データを生成する。復号器 3 6 4 は、ビタビ検出器 3 5 8 からの符号化データ出力を復号し、最終的な読出しデータ 3 2 4 を生成する。

30

【 0 0 3 1 】

図 4 は、本発明による読出しチャネル 4 0 0 のアナログ・サブ・ブロックと制御論理回路を示す構成図である。入力間の切り替えのためにアナログ・スイッチ又はマルチプレクサ 4 1 0 が置かれている。入力の一つは読出し信号である。D A C 4 1 2 がマルチプレクサ 4 1 0 の入力に設けられる。本発明の実施例では、読出しチャネルアナログ回路を較正するのに D A C を用い、D A C 4 1 2 を用いて所定の振幅と周波数のアナログ信号を発生させる。このようにして、D A C 4 1 2 を用いて読出しチャネル 4 0 0 を通して所定の信号を送り出すことができる。

40

【 0 0 3 2 】

可変利得増幅器 (V G A) 4 2 0 が、D A C 4 1 2 からの入力に基づきマルチプレクサ 4 1 0 が出す所定の振幅と周波数の入力信号を受け取る。V G A 入力信号は、V G A 4 2 0 に入り、その後全読出し経路を通して一定の A D C コード列に利得は固定される。この信号振幅のための V G A 利得コードが決定される。V G A 4 2 0 からの増幅された信号は、連続タイム・フィルタ (C T F) 4 4 0 に送られる。C T F 4 4 0 は、ノイズを取り除く。

【 0 0 3 3 】

50

C T F 4 4 0 の出力は、A D C 4 8 0 に入る。D A C 4 1 2 はプログラマブル発振器 4 1 4 によってクロックされており、V G A 4 2 0 への入力信号の生成に使用される。A D C 4 8 0 も、例えば他のプログラマブル発振器 4 8 2 によってクロックされている。従って、読出しチャンネル 4 0 0 は、読出しチャンネルへの入力を設定する論理回路を用い、それにより結果として生ずる A D C コードが計測し得る。データとサーボについての二つの特性付け結果 当該二つの特性付け振幅の V G A 利得に対応する - は、そのデータか又はサーボいずれかの V G A 利得と共に、例えば、図 1 の信号処理装置 1 5 0、図 2 のマイクロコントローラ 2 2 4 及び / 又は制御論理回路 4 3 0 によって、チャンネルの入力振幅を決定する一連の計算を可能にする。A D C 出力コード 4 9 0 から、V G A 4 2 0 への入力信号の振幅が推計できるのである。

10

【 0 0 3 4 】

図 5 は、A D C からの閾値電圧コードを検出するための本発明に基づく特性付けエンジン 5 0 0 を示す。ヘッド振幅の特性付けのときは、ヘッド振幅 D A C 低・高コードによって決定される二つの異なる入力振幅が D A C によって生成され V G A に入力される。V G A は、これらの信号に、A D C 出力が A D C 差違トリップ・コードによって決められたレベルに達するまで利得を加える。図 5 では、回路 5 1 0 が、コード検出信号 5 4 0 を生成するのを示す。第一の回路 5 1 0 では、A D C データ 5 1 2、5 1 4 が閾値 5 1 6 と比較される。この比較に応じてコード検出信号 5 4 0 が生成される。

【 0 0 3 5 】

図 6 は、本発明の一実施形態によってヘッド振幅の特性付けを行う動作の詳細フロ - チャートである。最初に「振幅の分かった」D A C から V G A への入力信号が生成される 6 1 0。この信号は、V G A に入力され、次いで全読出しパスを通して一定の A D C コード列に利得固定される 6 2 0。これは、バイナリー・アップか連続近似法を用いる V G A 制御のための特性付けシーケンサによって行われる。この信号振幅の V G A 利得コードが決定される 6 2 2。次に、より大きな V G A 入力信号が D A C から生成される 6 3 0。この信号も全読出しパスを通して同じ A D C コード列に利得固定される 6 4 0。この信号振幅の V G A 利得コードも決定される 6 4 2。

20

【 0 0 3 6 】

二つの入力信号の振幅、A D C コード列、及び二つの V G A 利得コード、が分かり、ヘッドの振幅を決定するための方程式が生成される 6 5 0。A D C コード列は、m V 単位で A D C 出力に変換される 6 5 2。次いで、ヘッド振幅 D A C 低・高コードが、それぞれ対応する m V 単位の振幅に変換される 6 5 4。二つの特性付け振幅の利得が d B 単位で計算される 6 5 6。当該二つの特性付け振幅の利得を用いて、勾配が計算され 6 5 8、次いで切片が決定される 6 6 0。m V 単位の入力信号振幅を求める方程式が決定される 6 6 2。

30

【 0 0 3 7 】

以上に説明したように、ヘッド振幅の特性付けは、例えば、図 1 の信号処理装置 1 5 0 及び / 又は図 2 のコントローラ 2 2 4 によって行うことができる。本発明の一実施例に基づくヘッド振幅の特性付けの実施過程を説明する。

【 0 0 3 8 】

A D C コード列は、(1) 式により m V 単位で A D C 出力の振幅に変換される：
特性付けシーケンサを用いて：

40

$$Y_{ADC} = (ADC_TripCode - ADC_MID) * ADC_LSB * 2 \quad (1)$$

ここで A D C TripCode は、レジスタ選定可能ヘッド振幅 A D C 差異トリップ・コードの十進数相当であり、A D C _ M I D は (2) 式による：

$$(ADC_MAXCODE - ADC_MINICODE) / 2 \quad (2)$$

ヘッド振幅 D A C 低・高コードは、次いでそれぞれ対応する振幅に m V 単位で (3) (4

50

）式により変換される：

$$\text{InputAmp1} = (2 * \text{DAC LowCode} + 1) * \text{DAC_LSB} \quad (3)$$

$$\text{InputAmp2} = (2 * \text{DAC HighCode} + 1) * \text{DAC_LSB} \quad (4)$$

ここでDAC低コードは、レジスタ選定可能ヘッド振幅DAC低コードの十進数相当であり、DAC高コードは、レジスタ選定可能ヘッド振幅DAC高コードの十進数相当である。

【0039】

該二つの特性付け振幅のdB単位での利得は、(5)(6)の通り計算される：

10

$$\text{利得1} = 20 * \log(Y_{\text{ADC}} / \text{InputAmp1}) \quad (5)$$

$$\text{利得2} = 20 * \log(Y_{\text{ADC}} / \text{InputAmp2}) \quad (6)$$

【0040】

該二つの特性付け振幅の利得を用いて、勾配の計算は、(7)式より行う：

$$\text{勾配} = \frac{\text{結果1} - \text{結果2}}{\text{利得1} - \text{利得2}} \quad (7)$$

20

ここで、結果1は、ヘッド振幅特性付け結果1の十進数表示であり、結果2は、ヘッド振幅特性付け結果2の十進数表示であり、又、利得1と利得2は、先のステップで計算されたものである。次に、切片bは、(8)式により計算される：

$$b = \text{結果1} - \text{勾配} * \text{利得1} \quad (8)$$

【0041】

入力信号のmV単位の振幅は、(9)式により定まる：

$$\text{AmplX} = (Y_{\text{ADC}} / 10^{((\text{VGA Code} * X - b - \text{勾配}) / (20 * \text{勾配}))}) \quad (9)$$

）

ここでVGAコードは、利得と、通常のサーボ又はデータ・モードにおけるタイミング・ループとの結果である。 30

【0042】

上に述べたように、ヘッド振幅特性付けは、アナログ・フロント・エンドを読み出しデータ又はサーボ・データ用に構成して行うことができ、これにより当該チャネルの入力振幅を知るための計算にデータ及びサーボVGA利得結果の両方を用いることができる。

【0043】

ヘッド振幅特性付けでは、ヘッド振幅DAC低及び高コードにより決められる二つの入力振幅は、DACによって生成されてVGAに入力され、VGAは、ADC出力がADC差異トリップ・コードが決定する水準に達するまで、これらの信号に利得を加える。

【0044】

40

二つの特性付け振幅のVGA利得に対応する二つの特性付け結果は、データ又はサーボVGA利得のいずれかと共に、当該チャネルの入力振幅を決定するための一連の計算を可能にする。等化を経たタップを用いて行う読み出し動作により振幅計測を行うと、殆どいかなるデータ・パターンについてもほぼ均一のデータVGA利得結果が得られる。これは、CTF及びDFIRにおいて16状態の等化により、高周波数の信号は押し上げられ、低い周波数の信号は弱められるからである。このことは、パターン依存がほとんどないため、ヘッドの再初期化のためのヘッド振幅のモニターに有効に働く。

【0045】

非同期磁石を働かせるに必要な磁石長さにテスト・トラックを書くことによって、アイドル・モードに包絡線検出器を交互に用いてヘッド振幅の計測をおこなうこともできる。アイ 50

ドル包絡線検波器を起動し、シンセサイザーを10%から20%高いデータ・レートに設定し、再生信号を再取得する。この手続きにより、シンク・フィールドのVGA利得について+/-21sbの反復が可能になる。

【0046】

図1から図6までに示したプロセスは、コンピュータ読み取り可能な媒体ないしキャリア、例えば、図1に示した固定ないし取り外し可能なデータ記憶装置188その他のデータ記憶装置又はデータ通信装置、に有形的に実施することができる。コンピュータ・プログラム190をメモリー170に記憶させ、プロセッサ172がコンピュータ・プログラム190を実行できるようにする。コンピュータ・プログラム190は、図1のプロセッサ172によって読み取り実行されると、本発明の実施例のステップないし要素を実行するのに必要なステップを装置に実行させる命令を有している。

10

【0047】

本発明の実施例についての上記の説明は、例示と説明を目的としたものであり、これで説明し尽くすことあるいは本発明を開示した形に厳密に限定することを意図したものではない。上記の原理に従って種々の変形、改造が可能である。本発明の範囲を限定するのは、上記詳細説明ではなく、本明細書中の請求項である。

【図面の簡単な説明】

【0048】

以下の図面を通して、同じ参照番号は同じ部品を指す：

【図1】図1は、本発明の実施例に基づく記憶装置である。

20

【図2】図2は、本発明の実施例に基づく磁気ディスク・ドライブ装置の構成図である。

【図3】図3は、図2の読出し/書込みチャンネル回路の構成図である。

【図4】図4は、本発明の実施例に基づく読出しチャンネルのアナログ・サブ・ブロックと制御論理を表す構成図である。

【図5】図5は、本発明の実施例に基づくADCからの閾値電圧コードを検知するための特性付けエンジンである。

【図6】図6は、本発明に基づくヘッド振幅の特性付けを実施する動作の詳細フローチャートである。

【符号の説明】

【0049】

30

100：記憶装置

110：トランスジューサ

120：アクチュエーター

130：磁気媒体

140：データ・チャンネル

150：信号処理装置

160：媒体トランスレータ

170：メモリー

172：プロセッサ

188：データ記憶装置

40

190：コンピュータ・プログラム

200：磁気ディスク・ドライブ装置

210：ディスク

212：ヘッド

214：E字形機構

216：前置増幅器

218：読出し/書込みチャンネル回路

220：ディスク・データ・コントローラ(DDC)


222：バッファRAM

224：マイクロ・コントローラ


50

2 2 6 : リード・オンリー・メモリー (R O M)	
2 2 8 : サーボ・ドライバ	
2 3 0 : アクチュエータ	
2 3 2 : スピンドル・モータ・ドライバ	
2 3 4 : スピンドル・モータ	
3 0 0 : 読出し / 書込みチャネル	
3 2 0 : 書込みデータ	
3 2 2 : 読出し信号	
3 2 4 : 読出しデータ	
3 3 8 : 物理記録チャネル	10
3 4 0 : 書込みチャネル回路	
3 4 2 : 読出しチャネル回路	
3 4 4 : 符号器	
3 4 6 : 前置復号器	
3 4 8 : 書込補償器	
3 5 0 : アナログ・フロント	
3 5 4 : アナログ - デジタル変換器 (A D C)	
3 5 6 : 等化器	
3 5 8 : ビタビ検出器	
3 6 4 : 復号器	20
4 0 0 : 読出しチャネル	
4 1 0 : マルチプレクサ	
4 1 2 : デジタル - アナログ変換器 (D A C)	
4 1 4 : プログラマブル発振器 (O S C 1)	
4 2 0 : 可変利得増幅器 (V G A)	
4 3 0 : 制御論理回路	
4 4 0 : 連続タイム・フィルタ (C T F)	
4 8 0 : アナログ - デジタル変換器 (A D C)	
4 8 2 : プログラマブル発振器 (O S C 2)	
4 9 0 : A D C 出力データ	30
5 0 0 : 特性付けエンジン	
5 1 0 : 回路	
5 1 2 : A D C データ	
5 1 4 : A D C データ	
5 1 6 : 閾値	
5 4 0 : コード検出信号。	


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】



【図 6】



フロントページの続き

- (72)発明者 ベッキ エル ピパル
アメリカ合衆国 5 5 9 0 2、ミネソタ、ロチェスタ、ウイロウ ハイッ ドライブ サウスウエ
スト、 3 8 2 9
- (72)発明者 ジョイ エム ポス
アメリカ合衆国 5 5 9 0 4、ミネソタ、ロチェスタ、カントリーウッド ドライブ サウスエー
スト、 4 9 0 1
- (72)発明者 レイモンド エイ リチェッタ
アメリカ合衆国 5 5 9 0 2、ミネソタ、ロチェスタ、アビゲル レイン サウスウエスト、 2 0
0 3
- F ターム(参考) 5D031 AA04 DD02 HH15
5D044 BC01 CC05 FG04 GK18