



(12) 发明专利申请

(10) 申请公布号 CN 112655282 A

(43) 申请公布日 2021.04.13

(21) 申请号 201980051922.6

(74) 专利代理机构 中国专利代理(香港)有限公司 72001

(22) 申请日 2019.07.08

代理人 刘林华 陈浩然

(30) 优先权数据

2018-148540 2018.08.07 JP

(51) Int.Cl.

H05K 1/14 (2006.01)

(85) PCT国际申请进入国家阶段日

H01Q 1/38 (2006.01)

2021.02.04

H01Q 1/50 (2006.01)

(86) PCT国际申请的申请数据

PCT/JP2019/026993 2019.07.08

H05K 1/11 (2006.01)

H05K 1/16 (2006.01)

(87) PCT国际申请的公布数据

W02020/031584 JA 2020.02.13

(71) 申请人 泰科电子日本合同会社

地址 日本神奈川县川崎市

(72) 发明人 樱井洋平 土桥大亮


权利要求书1页 说明书4页 附图2页

(54) 发明名称

带有端子的电路基板和电路板组件

(57) 摘要

提供能够使电路基板的端部作为端子而使用、并且还能够作为宽度狭小的端子而使用的带有端子的电路基板和电路板组件。第一子基板(20)具有从其侧面(23)、下端面(25)与第一子基板(20)的正、背面齐平地拥有第一子基板(20)的厚度而突出的端子部(24,26)。而且,在这些端子部(24,26)的与第一子基板(20)的正、背面齐平的第一面和第二面进而加上与第一面和第二面相交的两个侧面的四个面,遍及一周由导电性材料的膜覆盖。



1. 一种带有端子的电路基板,其特征在于,  
具有从电路基板的端面与该电路基板的正、背面齐平地拥有该电路基板的厚度而突出的端子部,

在所述端子部的与所述电路基板的正、背面齐平的第一面和第二面进而加上与该第一面 and 该第二面相交的两个侧面的四个面由导电性材料覆盖。

2. 根据权利要求1所述的带有端子的电路基板,其特征在于,在所述正、背面中的至少一个具有天线图案。

3. 根据权利要求1或2所述的带有端子的电路基板,其特征在于,除了所述端子部的所述四个面之外,进而该端子部的突出的前端的第五面由导电性材料覆盖。

4. 一种电路基板组件,其特征在于,具备:

为权利要求1至3中的任一项所述的带有端子的电路基板的第一电路板;和

具有内壁表面整个周面由导电性材料覆盖的通孔的第二电路板,

所述端子部插入所述通孔,所述内壁表面和所述四个面被焊接连接。

## 带有端子的电路基板和电路基板组件

### 技术领域

[0001] 本发明涉及带有端子的电路基板和装配了多块电路基板的电路基板组件。

### 背景技术

[0002] 在将电路零件搭载于电路基板时,将电路零件的针脚形状的端子插入在内壁表面镀有导电性材料的通孔,在通孔内焊接的搭载方法被广泛采用。

[0003] 即使在将电路基板搭载于另一电路基板时,也能考虑适用上述的搭载方法。即,能考虑将针脚形状的端子通过焊接等固定于一个电路基板,在另一个电路基板形成通孔,将端子插入通孔而焊接连接。然而,该连接结构需要与电路基板分开的端子,因而有成本变高的风险。

[0004] 在此,在专利文献1中公开了将第一电路基板的端部插入第二电路基板的贯通孔的连接结构。在专利文献1的连接结构的情况下,能够焊接的表面仅为第一电路基板的正面和背面两个面,因而有焊接变得不充分的风险。

[0005] 于是,考虑在上述的专利文献1所公开的连接结构中适用将端子插入通孔而焊接的上述搭载方法。即,在第二电路基板的贯通孔的内壁表面镀导电性材料,将第一电路基板的端部视作端子而将该端部插入贯通孔,在贯通孔内焊接。若采用该方式,则不需要与电路基板分开的端子,因而能够降低成本。

[0006] 在此,对插入通孔的类型的端子的标准,有被要求遍及通孔内壁表面的75%以上而焊接。因此,如果要利用电路基板的正面和背面两个面的导电性材料来满足该标准,则需要使该端子的左右端面的面积为不满该端子整周的面积25%,或者安全起见而比其更进一步减小面积比例。这即意味着,需要为沿电路基板的正、背面延伸较长的端子。在这种情况下,将多个端子以小间距排列是不可能的,不能够适用于这样的用途。另外,在将包含端子而需要使阻抗匹配的电路,例如天线图案等形成或搭载于电路基板上的情况下,有在延伸较长的端子中变得不能使阻抗匹配的风险。

[0007] 现有技术文献

专利文献

专利文献1:日本特开2017-17089号公报。

### 发明内容

[0008] 发明要解决的课题

本发明鉴于上述情形,目的在于提供能够使电路基板的端部作为端子而使用、并且还能够作为宽度狭小的端子而使用的带有端子的电路基板和电路基板组件。

[0009] 用于解决课题的方案

达成上述目的的本发明的带有端子的电路基板,特征在于具有从电路基板的端面与电路基板的正、背面齐平地拥有电路基板厚度而突出的端子部,在上述端子部的与电路基板的正、背面齐平的第一面和第二面进而加上与第一面和第二面相交的两个侧面的四个

面由导电性材料覆盖。

[0010] 本发明的带有端子的电路基板不仅端子部的正、背两个面，两个侧面也由导电性材料覆盖。因此，遍及对方基板的通孔内壁表面的整周被焊接。进而，能够为满足上述标准且宽度狭小的端子。

[0011] 在此，本发明的带有端子的电路基板还可以在电路基板的正、背面中的至少一个具有天线图案。

[0012] 即便在具有天线图案的电路基板的情况下，也能够为使阻抗与该天线图案匹配的端子。

[0013] 另外，在本发明的带有端子的电路基板中，优选地，除了端子部的上述四个面之外，进而端子部的突出的前端的第五面由导电性材料覆盖。

[0014] 另外，达成上述目的的本发明的电路基板组件，特征在于具备为本发明的任一方式的带有端子的电路基板的第一电路基板、和具有内壁表面整个周面由导电性材料覆盖的通孔的第二电路基板，上述端子部插入上述通孔，通孔的内壁表面和端子部的遍及整周的四个面被焊接连接。

[0015] 发明效果

依据以上的本发明，能够使电路基板的端部作为插入通孔而焊接的宽度狭小的端子而利用。

## 附图说明

[0016] 图1是作为本发明的一个实施方式的电路基板组件的立体图。

[0017] 图2是示出装配前的第一子基板和第二子基板的分解立体图。

[0018] 图3是示出装配状态下的第一子基板和第二子基板的立体图。

[0019] 图4是示出母基板和装配状态下的第一子基板和第二子基板的分解立体图。

## 具体实施方式

[0020] 以下，对本发明的实施方式进行说明。

[0021] 图1是作为本发明的一个实施方式的电路基板组件的立体图。

[0022] 该电路基板组件100具备主基板(母基板)10、第一子基板20和第二子基板30这三块电路基板。

[0023] 在第一子基板20的正面21，形成有构成主要在第二子基板30的正面31形成的天线图案32的一部分的电路图案22。该电路图案22介由两个端子部24中的一个耦接至第二子基板30上的天线图案32。

[0024] 图2是示出装配前的第一子基板和第二子基板的分解立体图。

[0025] 另外，图3是示出装配状态下的第一子基板和第二子基板的立体图。

[0026] 在第二子基板30侧的第一子基板20设有两个端子部24。这些端子部24具有从第一子基板20的侧端面23与第一子基板20的正、背面齐平地拥有第一子基板20的厚度而突出的形状。

[0027] 在这些端子部24的与第一子基板20的正面21齐平的第一面241和与第一子基板20的背面齐平的未图示的第二面，形成有导电性材料的膜。另外，端子部24的与第一面241和

第二面相交的两个侧面也由导电性材料的膜覆盖。该两个侧面的膜是通过与向通孔的内壁表面的无电镀相同的无电镀的手段形成的。进而,端子部24的从第一子基板20突出的前端的端面242也可以由导电性材料的膜覆盖。该前端的端面242与本发明所述的第五面的一个示例相当。

[0028] 另一方面,在第二子基板30,设有第一子基板20的两个端子部24中的各个所插入的纵长的两个通孔34。这些通孔34的内壁表面通过无电镀遍及其整个周面由导电性材料的膜覆盖。

[0029] 在第一子基板20与第二子基板30装配时,将第一子基板20的两个端子部24分别插入第二子基板30的两个通孔34。在该状态下,将端子部24与通孔34的内壁表面之间焊接连接。端子部24遍及其整周的四个面由导电性材料的膜覆盖,因而遍及其整周被焊接。

[0030] 在该第一子基板20与第二子基板30的关系中,第一子基板20与本发明的带有端子的电路基板(第一电路基板)的一个示例相当。另外,第二子基板30与本发明所述的第二电路基板的一个示例相当。而且,这些第一子基板20与第二子基板30的组合与本发明的电路基板组件的一个示例相当。

[0031] 另外,第一子基板20具备从该第一子基板20的下端面25向下突出的另一个端子部26。该端子部26也具有与第一子基板20的正、背面齐平地拥有第一子基板20的厚度而突出的形状。而且,该端子部26中,与第一子基板20的正面21齐平的第一面261和为其背面的第二面(未图示)由导电性材料的膜覆盖。另外,该端子部26中,与其第一面261和第二面相交的两个侧面也由导电性材料的膜覆盖。即,该端子部26也与端子部24同样地,遍及一周,即在第一面261和第二面进而加上两个侧面的四个面由导电性材料的膜覆盖。此外,端子部26也与端子部24同样地,从第一子基板20突出的前端的端面262也可以由导电性材料的膜覆盖。在这种情况下,能够进一步形成良好形状的焊角。该前端的端面262与本发明所述的第五面的一个示例相当。

[0032] 进而,第二子基板30形成有从该第二子基板30的下端面35向下突出的四个端子部36(参照图3),其中的三个依次接近而排列。这些端子部36也具有与第二子基板30的正、背面齐平地拥有第二子基板30的厚度而突出的形状。而且,该端子部36的与第二子基板30的正面31和背面39分别齐平的第一面361和第二面362由导电性材料的膜覆盖。进而,该端子部36的与其第一面361和第二面362相交的两个侧面也由导电性材料的膜覆盖。即,该端子部36也与形成于第一子基板20的端子部24、26同样地,遍及一周,即在第一面361和第二面362进而加上两个侧面的四个面由导电性材料的膜覆盖。此外,端子部36也与端子部24、26同样地,从第二子基板30突出的前端的端面363也可以由导电性材料的膜覆盖。端面363与本发明所述的第五面的一个示例相当。

[0033] 这些第一子基板20和第二子基板30的向下突出的端子部26、36是用于如图3所示地将被装配为L字形状的第一子基板20和第二子基板30焊接连接于母基板10的端子部。

[0034] 第二子基板30的向下突出的四个端子部36中的排列而形成的三个端子部36耦接至天线图案32。而且,这三个端子部36中的各个成为阻抗与天线图案32匹配的尺寸的端子部。

[0035] 图4是示出母基板和装配状态下的第一子基板和第二子基板的分解立体图。

[0036] 在母基板10,形成有第一子基板20的向下突出的端子部26所插入的通孔11。另外,

在母基板10,形成有第二子基板30的向下突出的四个端子部36所插入的四个通孔12。这些通孔11、12中的各个的内壁表面,其整周由通过无电镀形成的导电性材料的膜覆盖。而且,各端子部26、36插入各通孔11、12而被焊接。图1示出了第一子基板20和第二子基板30以此方式搭载于母基板10的状态。

[0037] 在此,在母基板10与装配状态下的第一子基板20和第二子基板30的关系中,装配状态下的第一子基板20和第二子基板30与本发明的带有端子的电路基板的一个示例,即本发明所述的第一电路基板的一个示例相当。另外,在这种情况下,母基板10与本发明所述的第二电路基板的一个示例相当。而且,装配状态下的第一子基板20和第二子基板30与母基板10的组合与本发明的电路基板组件的一个示例相当。

[0038] 此外,在此举例说明了形成有天线图案的电路基板,但本发明也能够适用于不具有天线图案的电路基板。

[0039] 另外,在此举例说明了L字形状的子基板与母基板的组合,但本发明不限于该组合,能够在装配电路基板彼此时广泛采用。

[0040] 符号说明

- 10 母基板
- 11、12 通孔
- 20 第一子基板
- 21 正面
- 22 电路图案
- 23 侧端面
- 24 端子部
- 241 第一面
- 242 端面
- 25 下端面
- 26 端子部
- 261 第一面
- 262 端面
- 30 第二子基板
- 31 正面
- 32 天线图案
- 34 通孔
- 35 下端面
- 36 端子部
- 361 第一面
- 362 第二面
- 363 端面
- 39 背面
- 100 电路基板组件。




图 1




图 2




图 3




图 4