



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I859373 B

(45)公告日：中華民國 113 (2024) 年 10 月 21 日

(21)申請案號：109142448

(22)申請日：中華民國 109 (2020) 年 12 月 02 日

(51)Int. Cl. : H01L23/60 (2006.01)

H01L29/78 (2006.01)

(30)優先權：2019/12/24 日本

2019-233133

(71)申請人：日商艾普凌科有限公司 (日本) ABLIC INC. (JP)

日本

(72)發明人：富岡勉 TOMIOKA, TSUTOMU (JP)

(74)代理人：葉璟宗；卓俊傑

(56)參考文獻：

TW 2015/15354A

US 2008/0024946A1

US 2008/0129674A1

審查人員：賴文能

申請專利範圍項數：5 項 圖式數：6 共 13 頁


(54)名稱

靜電保護電路以及半導體裝置

(57)摘要

靜電保護電路以及半導體裝置的特徵在於包括：第一二極體，陽極連接於訊號端子；第二二極體，陰極連接於第一二極體的陰極且陽極連接於 GND 端子；以及耗盡型 MOS 電晶體，與第一二極體並聯連接。

指定代表圖：



符號簡單說明：

10:靜電保護電路

11、12:二極體

13:耗盡型的p通道型

MOS電晶體(pMOS
電晶體)

14:電阻

40:內部電路

100:半導體裝置

【圖1】



I859373

【發明摘要】

【中文發明名稱】靜電保護電路以及半導體裝置

【中文】

靜電保護電路以及半導體裝置的特徵在於包括：第一二極體，陽極連接於訊號端子；第二二極體，陰極連接於第一二極體的陰極且陽極連接於 GND 端子；以及耗盡型 MOS 電晶體，與第一二極體並聯連接。

【指定代表圖】圖 1。

【代表圖之符號簡單說明】

10:靜電保護電路

11、12:二極體

13:耗盡型的 p 通道型 MOS 電晶體（pMOS 電晶體）

14:電阻

40:內部電路

100:半導體裝置

【特徵化學式】

無

【發明說明書】

【中文發明名稱】靜電保護電路以及半導體裝置

【技術領域】

【0001】 本發明是有關於一種半導體裝置的靜電保護電路。

【先前技術】

【0002】 先前的半導體裝置的靜電保護電路包括 PNP 電晶體，所述 PNP 電晶體的射極端子連接於訊號端子、集極端子連接於接地（Ground，GND）端子。於包括以所述方式構成的靜電保護電路的半導體裝置中，於訊號端子降低至 GND 端子的電位以下時，亦不會引起運作上的問題（例如，參照專利文獻 1）。

[現有技術文獻]

[專利文獻]

【0003】 [專利文獻 1]日本專利特開 2000-223499 號公報

【發明內容】

[發明所欲解決之課題]

【0004】 如圖 6 所示，靜電保護電路 60 的靜電保護用的 PNP 電晶體（由實線表示）於藉由互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）製程進行製造的情況下，通常由 N 阱（Nwell）構成基極。以所述方式構成的 PNP 電晶體被視為，P 型區域 61 為陽極且 N 阱為陰極的二極體 D1 與 P 型區域 62 為陽極且 N 阱為陰極的二極體 D2 的串聯連接。另外，二極體

D1 的陽極、N 阱、P 基底（P_{substrate}，P_{sub}）被視為寄生 PNP 電晶體（由虛線表示）的射極、基極、集極。

【0005】 然而，於成為高溫時，二極體 D2 的漏電流經由二極體 D1 而流動。寄生 PNP 電晶體中流動以其電流放大因數放大了漏電流的集極電流。因此，先前的靜電保護電路中，於成為高溫時寄生 PNP 電晶體的集極電流自訊號端子流向 GND 端子，因而訊號端子的輸入電流增大。

【0006】 本發明的目的在於提供一種於高溫下訊號端子的輸入電流的增加量少的靜電保護電路以及半導體裝置。

[解決課題之手段]

【0007】 本發明的實施形態的靜電保護電路包括：第一二極體，陽極連接於訊號端子；第二二極體，陰極連接於第一二極體的陰極且陽極連接於 GND 端子；以及耗盡型（depletion-type）MOS 電晶體，與第一二極體並聯連接。

另外，本發明的實施形態的半導體裝置於訊號端子與內部電路之間包括所述靜電保護電路。

[發明的效果]

【0008】 根據本發明的靜電保護電路，與第一二極體並聯地設置耗盡型 MOS 電晶體，故而可提供一種於高溫下訊號端子的輸入電流的增加量少的靜電保護電路以及半導體裝置。

【圖式簡單說明】

【0009】

圖 1 是表示包括第一實施形態的靜電保護電路的半導體裝置的電路圖。

圖 2 是表示第一實施形態的靜電保護電路的另一示例的電路圖。

圖 3 是表示包括第二實施形態的靜電保護電路的半導體裝置的電路圖。

圖 4 是表示第二實施形態的靜電保護電路的另一示例的電路圖。

圖 5 是表示第一實施形態的靜電保護電路的又一示例的電路圖。

圖 6 是包括先前的靜電保護電路的半導體裝置的剖面圖。

【實施方式】

【0010】 以下，參照圖式對本發明的實施形態進行說明。本發明的實施形態的半導體裝置包括：訊號端子，輸入輸出訊號；內部電路，連接於訊號端子；以及靜電保護電路，設置於訊號端子與內部電路之間。關於半導體裝置的內部電路，省略詳細的說明。

【0011】 <第一實施形態>

圖 1 是表示包括第一實施形態的靜電保護電路的半導體裝置的電路圖。

【0012】 半導體裝置 100 包括靜電保護電路 10 與內部電路 40。靜電保護電路 10 包括二極體 11、二極體 12、耗盡型的 p 通道型 MOS 電晶體（以下為 pMOS 電晶體）13 以及電阻 14。電阻 14 是

內部電路 40 的電晶體的閘極保護電阻。

【0013】 二極體 11 的陽極連接於訊號端子，陰極連接於二極體 12 的陰極。二極體 12 的陽極連接於 GND 端子。pMOS 電晶體 13 的汲極連接於內部電路 40，閘極與源極及基板連接於二極體 11 的陰極。電阻 14 連接於二極體 11 的陽極與 pMOS 電晶體 13 的汲極之間。

【0014】 接著，對第一實施形態的靜電保護電路 10 的運作進行說明。再者，於靜電保護電路 10 中，由二極體 11 的陽極、與陰極及 P 基底構成寄生 PNP 電晶體與現有技術相同。

【0015】 <訊號端子的電壓高於 GND 端子的電壓的穩定狀態>
pMOS 電晶體 13 的閘極與源極連接，但由於為耗盡型，故於汲極-源極間存在通道。相較於二極體 12 中流動的漏電流而言 pMOS 電晶體 13 的電流供給能力足夠大，因此由 pMOS 電晶體 13 的導通電阻所致的電壓下降接近 0 V。因此，二極體 12 的漏電流大部分於 pMOS 電晶體 13 中流動，而於二極體 11 中無電流流動。因此，寄生 PNP 電晶體中無電流流動，因而可將於訊號端子中流動的電流抑制得小。

【0016】 <訊號端子的電壓低於 GND 端子的電壓的反向連接狀態>

pMOS 電晶體 13 作為過驅動電壓為 $|V_{TPD}|$ （臨限電壓）的恆流電源運作。逆流電流自 GND 端子經由二極體 12 與 pMOS 電晶體 13 而流向訊號端子，但可藉由 pMOS 電晶體 13 將其抑制

為可容許的電流。因此，即便與二極體 11 並聯地連接 pMOS 電晶體 13，於反向連接狀態下半導體裝置的運作亦不會產生問題。

【0017】 如以上所說明般，本實施形態的靜電保護電路 10 藉由包括與二極體 11 並聯的 pMOS 電晶體 13，從而於高溫下不會在寄生電晶體中流動電流，因此能夠減少訊號端子的輸入電流的增加量。

【0018】 再者，即便將 pMOS 電晶體 13 置換為如圖 2 所示般連接的耗盡型的 n 通道型 MOS 電晶體 23，亦可獲得同樣的效果。

【0019】 <第二實施形態>

圖 3 是表示包括第二實施形態的靜電保護電路的半導體裝置的電路圖。

【0020】 相對於圖 1 的靜電保護電路 10，圖 3 的靜電保護電路 20 更包括電阻 15。再者，對與圖 1 所示的靜電保護電路 10 相同的構成元件標注相同的符號，並適宜省略重覆的說明。

【0021】 <訊號端子的電壓高於 GND 端子的電壓的穩定狀態>

於 pMOS 電晶體 13 的源極與二極體 12 的陰極之間連接有電阻 15。電阻 15 的電阻值足夠小，因而可進行與圖 1 的靜電保護電路 10 同樣的運作。

【0022】 <訊號端子的電壓低於 GND 端子的電壓的反向連接狀態>

於反向連接狀態下，於 pMOS 電晶體 13 中流動的電流大致由 $|V_{TPD}|/R$ 決定。此處，R 為電阻 15 的電阻值。即，只要將

該電流設定成作為逆流電流可容許的電流值即可。因此，相較於第一實施形態的靜電保護電路 10 而言，可減小 pMOS 電晶體 13 的尺寸。

【0023】 如以上所說明般，本實施形態的靜電保護電路 20 藉由包括與二極體 11 並聯的 pMOS 電晶體 13 及電阻 15，從而於高溫下不會在寄生電晶體中流動電流，因此能夠減少訊號端子的輸入電流的增加量。

【0024】 再者，即便將 pMOS 電晶體 13 與電阻 15 置換為如圖 4 所示般連接的耗盡型的 n 通道型 MOS 電晶體 23 與電阻 25，亦可獲得同樣的效果。

【0025】 以上對本發明的實施形態進行了說明，但本發明並不限定於所述實施形態，可在不脫離本發明的主旨的範圍內進行各種變更。

【0026】 例如，亦可將二極體 11 與二極體 12 置換為 MOS 電晶體的靜電保護元件。作為一例，圖 5 中示出將圖 1 的靜電保護電路 10 的二極體置換為增強型的 n 通道型 MOS 電晶體 31、增強型的 n 通道型 MOS 電晶體 32 的靜電保護電路 30。

【0027】 另外，例如，電阻 14 亦可連接於 pMOS 電晶體 13 的汲極（nMOS 電晶體 23 的源極）與內部電路 40 之間。於該情況下，為了加以保護，例如可於 pMOS 電晶體 13 的閘極、源極及基板的連接點與二極體 11 的陰極之間，與 pMOS 電晶體 13 的汲極（nMOS 電晶體 23 的源極）和基板的路徑串聯地設置電阻。

【符號說明】

【0028】

10、20、30、60:靜電保護電路

11、12、D1、D2:二極體

13:耗盡型的 p 通道型 MOS 電晶體 (pMOS 電晶體)

14、15、25:電阻

23:耗盡型的 n 通道型 MOS 電晶體 (nMOS 電晶體)

31、32:增強型的 n 通道型 MOS 電晶體

40:內部電路

61、62:P 型區域

100:半導體裝置

【發明申請專利範圍】

【請求項1】 一種靜電保護電路，其為半導體裝置的訊號端子的靜電保護電路，其特徵在於包括：

第一二極體，陽極連接於所述訊號端子；

第二二極體，陰極連接於所述第一二極體的陰極且陽極連接於接地端子；以及

耗盡型金屬氧化物半導體電晶體，與所述第一二極體並聯連接，其中

所述耗盡型金屬氧化物半導體電晶體為汲極連接於內部電路、閘極與源極及基板連接於所述第一二極體的陰極的 p 型金屬氧化物半導體電晶體。

【請求項2】 如請求項 1 所述的靜電保護電路，其中於所述 p 型金屬氧化物半導體電晶體的源極與所述第一二極體的陰極之間連接有電阻。

【請求項3】 一種靜電保護電路，其為半導體裝置的訊號端子的靜電保護電路，其特徵在於包括：

第一二極體，陽極連接於所述訊號端子；

第二二極體，陰極連接於所述第一二極體的陰極且陽極連接於接地端子；以及

耗盡型金屬氧化物半導體電晶體，與所述第一二極體並聯連接，其中


所述耗盡型金屬氧化物半導體電晶體為閘極與源極及基板連

接於內部電路、汲極連接於所述第一二極體的陰極的 n 型金屬氧化物半導體電晶體。


【請求項4】 如請求項 3 所述的靜電保護電路，其中於所述 n 型金屬氧化物半導體電晶體的源極與所述內部電路之間連接有電阻。

【請求項5】 一種半導體裝置，其特徵在於在所述訊號端子與所述內部電路之間包括如請求項 1 至請求項 4 中任一項所述的靜電保護電路。


【發明圖式】




【圖1】




【圖2】




【圖3】



【圖4】



【圖5】



【圖6】