

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2016年1月28日(28.01.2016)



(10) 国際公開番号
WO 2016/013076 A1


- (51) 国際特許分類:
G06F 13/16 (2006.01) G06F 12/16 (2006.01)
G06F 3/06 (2006.01) G06F 13/14 (2006.01)
G06F 12/00 (2006.01)
- (21) 国際出願番号: PCT/JP2014/069490
- (22) 国際出願日: 2014年7月23日(23.07.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人: 富士通株式会社 (FUJITSU LIMITED)
[JP/JP]; 〒2118588 神奈川県川崎市中原区上小田
中4丁目1番1号 Kanagawa (JP).
- (72) 発明者: 酒巻 秀行 (SAKAMAKI, Hideyuki); 〒
2118588 神奈川県川崎市中原区上小田中4丁目
1番1号 富士通株式会社内 Kanagawa (JP). 日下
田 雅紀 (HIGETA, Masanori); 〒2118588 神奈川県
川崎市中原区上小田中4丁目1番1号 富士通
株式会社内 Kanagawa (JP). 早坂 和美 (HAYA-
SAKA, Kazumi); 〒2118588 神奈川県川崎市中原区
上小田中4丁目1番1号 富士通株式会社内
Kanagawa (JP).
- (74) 代理人: 酒井 宏明 (SAKAI, Hiroaki); 〒1000013 東
京都千代田区霞が関3丁目8番1号 虎の門三
井ビルディング 特許業務法人酒井国際特許事
務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN,
CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES,
FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN,
IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR,
LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,
MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH,
PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK,
SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW,
MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシ
ア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ
(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,
GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,
NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI
(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML,
MR, NE, SN, TD, TG).

[続葉有]

(54) Title: INFORMATION PROCESSING DEVICE, MEMORY CONTROLLER, STORAGE DEVICE CONTROL PROGRAM, AND STORAGE DEVICE CONTROL METHOD

(54) 発明の名称: 情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法

[図2]



(57) Abstract: A plurality of storage units (70) are divided into groups with different access routes. A data movement control unit (62) reads storage data onto a first storage unit among the storage units via a first route connecting to the first storage unit, and writes the read storage data to a second storage unit among the storage units via a second route connecting to the second storage unit. A read/write control unit (63), in response to a data write command, writes data designated by the write command to a third storage unit among the storage units (70) via a third route connecting to the third storage unit. A management table control unit (65) selects the third storage unit so that the first route and the second route are different from the third route.

(57) 要約: 複数の記憶部(70)は、アクセスする経路が異なるグループに分けられる。データ移動制御部(62)は、記憶部の中の第1記憶部へ接続する第1経路を経由して第1記憶部へ格納データを読み出し、記憶部の中の第2記憶部へ接続する第2経路を経由して第2記憶部へ読み出した前記格納データを書き込む。リードライト制御部(63)は、データの書込命令を受けて、記憶部(70)の中の第3記憶部に接続する第3経路を経由して第3記憶部に書込命令で指定されたデータを書き込む。管理テーブル制御部(65)は、第1経路及び第2経路と、第3経路とが異なるように第3記憶部を選択する。

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：

情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法

技術分野

[0001] 本発明は、情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法に関する。

背景技術

[0002] 近年、磁気ディスクよりも高速に動作する不揮発性メモリを用いた情報処理装置が知られている。このような情報処理システムの一例として、不揮発性メモリ的一种であるNANDフラッシュメモリデバイスがメモリシステムやストレージシステムとして様々な分野で利用されている。NANDフラッシュメモリデバイスは従来の磁気ディスクに比べて動作速度が高速で、かつ他の不揮発性メモリよりも大容量化が容易である。以下の説明では、NANDフラッシュメモリデバイスをNANDデバイスと記載する。さらに、NANDデバイスを用いたストレージとしては、複数のNANDデバイスを有するSSD (Solid State Drive) といったものがある。

[0003] ここで、NANDデバイスは、データの記憶領域である物理ページ単位でデータの書込み、読出し、データの更新に係る移動を行い、複数の物理ページを含む物理ブロック単位でデータの消去を行う。このため、NANDデバイスは、有効なデータを格納するページと無効なデータを格納するページとが混在した物理ブロックを有する場合がある。また、NANDデバイスは、データを消去する際に素子が劣化するので、頻繁に更新されるデータが書込まれた物理ページと、あまり更新されないデータが書込まれた物理ページとでは素子が劣化する期間にばらつきが発生する。

[0004] このため、各物理ブロックに対するデータの書込み状況やデータの書込時刻に応じて、各物理ブロックに書込まれたデータの移動を実行し、データの

整理や劣化の平準化を行うNANDコントローラが知られている。ある物理ブロック内の有効ページが少なくなったときに、残っている有効ページを他のブロックに移動してブロックを消去できるように整理する処理は、「ガベージコレクション」と呼ばれる。また、ブロック毎の劣化速度のばらつきを抑えるために、書き込まれてから長時間更新のないデータを別のブロックに移動して消去回数を平準化する処理は、「ウェアレベリング」と呼ばれる。さらに、データが正常に保管されていることを確認するために、データを読み出し、エラー検出を行い、エラーを検出した場合、他のアドレスにデータを訂正して書き込む処理は、「スクラブ」と呼ばれる。

[0005] NANDコントローラは、物理ブロック毎に、各物理ページのデータが有効であるか否かを示す情報と、最後にデータが書き込まれた時刻を示す情報とが格納された管理情報テーブルを有する。そして、NANDコントローラは、仮情報テーブルを用いてガベージコレクション、ウェアレベリング及びスクラブを行う。

[0006] 例えば、NANDコントローラは、管理情報テーブルを参照し、物理ブロック毎に、有効なデータの数やデータが書き込まれてから経過した時間に応じて、データを移動させるか否かを判定する。その後、NANDコントローラは、データを移動させると判定した場合は、物理ブロックに書き込まれた有効なデータを、予備ブロックの物理ページに移動し、選択した物理ブロックのデータを消去することで、新たな予備ブロックの確保や、劣化の平準化を行う。

[0007] また、NANDコントローラは、情報処理装置が実行するシステムがデータの指定に用いる論理アドレスを、データが格納された物理ページを示す物理アドレスに変換するアドレス変換テーブルを有する。そして、NANDコントローラは、データの移動を行った場合は、データの移動元、および、データの移動先を示す物理アドレスを用いて、アドレス変換テーブルの更新を行う。

[0008] 例えば、NANDデバイスの技術として、複数のストライプの各々が異な

る処理状態となるようにスケジューリングし、各処理の競合を分散する従来技術が有る。また、NANDコントローラからデータの読み出しと移動先への書き込みを同時に行い、データをNANDコントローラに一時保管せずに、直接NANDデバイスから他のNANDデバイスへ移動させる従来技術がある。

先行技術文献

特許文献

[0009] 特許文献1：特表2013-513881号公報

特許文献2：特開2012-230621号公報

発明の概要

発明が解決しようとする課題

[0010] しかしながら、ガベージコレクションにおいて、NANDデバイスから読み出した移動対象のデータを、NANDデバイスに書き込む場合、書き込みを行っているチャネルに対するCPUによるデータの読み出しや書き込みが妨げられてしまう。これにより処理効率が低下してしまう。これは、ウェアレベリングの場合も同じである。

[0011] また、ストライプ毎に状態を異ならせる従来技術を用いた場合、複数のチャネルをまたぐデータ移動が多くなり、処理能力が低下するおそれがある。また、データのNANDデバイスへの一時保管を行わずにNANDデバイス間でデータの移動を行う従来技術を用いても、CPUからの命令とガベージコレクションなどの処理との競合を取り除くことは困難である。

[0012] 開示の技術は、上記に鑑みてなされたものであって、処理効率を向上させた情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法を提供することを目的とする。

課題を解決するための手段

[0013] 本願の開示する情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法は、一つの態様において、複数の記憶部は、

アクセスする経路が異なるグループに分けられる。データ移動部は、前記記憶部の中の第1記憶部へ接続する第1経路を経由して前記第1記憶部へ格納データを読み出し、前記記憶部の中の第2記憶部へ接続する第2経路を経由して前記第2記憶部へ読み出した前記格納データを書き込む。書込実行部と、データの書込命令を受けて、前記記憶部の中の第3記憶部に接続する第3経路を経由して前記第3記憶部に前記書込命令で指定されたデータを書き込む。選択部は、前記第1経路及び前記第2経路と、前記第3経路とが異なるように前記第3記憶部を選択する。

発明の効果

[0014] 本願の開示する情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法の一つの態様によれば、処理効率が向上するという効果を奏する。

図面の簡単な説明

[0015] [図1]図1は、情報処理装置の概略構成図である。

[図2]図2は、実施例1に係るNANDコントローラのブロック図である。

[図3]図3は、管理テーブルの一例を表す図である。

[図4]図4は、調停部へ入力される信号のフォーマットの一例の図である。

[図5]図5は、ガベージコレクション実行前の管理テーブル及びアドレス変換テーブルの状態を表す図である。

[図6]図6は、ガベージコレクション実行後の管理テーブル及びアドレス変換テーブルの状態を表す図である。

[図7]図7は、調停部及びチャネル切替部のデータの書き込みに関する詳細なブロック図である。

[図8]図8は、NANDコントローラの各部からの出力を表すタイムチャートである。

[図9]図9は、データ移動処理及びCPUからの書込命令の処理のフローチャートである。

[図10]図10は、実施例2に係るNANDコントローラによるスクラブの処

理のフローチャートである。

[図11]図 1 1 は、実施例 3 に係る NAND コントローラのブロック図である。

発明を実施するための形態

[0016] 以下に、本願の開示する情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する情報処理装置、メモリコントローラ、記憶装置の制御プログラム及び記憶装置の制御方法が限定されるものではない。

実施例 1

[0017] 図 1 は、情報処理装置の概略構成図である。情報処理装置 1 は、複数のメモリ 2 a 及び 2 b、複数の CPU (Central Processing Unit) 3 a 及び 3 b、I/O (Input Output) ハブ 4、並びに、複数の SSD (Solid State Drive) 5 a 及び 5 b を有する。また、SSD 5 a は、NAND コントローラ 6 a 及び複数の NAND デバイス 7 1 a ~ 7 8 a を有する。

[0018] また、SSD 5 b は、NAND コントローラ 6 b 及び複数の NAND デバイス 7 1 b ~ 7 8 b を有する。なお、以下の説明では、SSD 5 b、NAND コントローラ 6 b、及び複数の NAND デバイス 7 1 b ~ 7 8 b は、SSD 5 a、NAND コントローラ 6 a、及び複数の NAND デバイス 7 1 a ~ 7 8 a と同様の機能を発揮するものとして、説明を省略する。

[0019] 各メモリ 2 a 及び 2 b は、各 CPU 3 a 及び 3 b が演算処理に用いるデータを記憶する記憶装置である。また、各 CPU 3 a 及び 3 b は、メモリ 2 a 及び 2 b が記憶するデータを用いて、各種演算処理を行う演算処理装置である。例えば、CPU 3 a 及び 3 b は、NUMA (Non-Uniform Memory Access) の技術を用いて、メモリ 2 a 及び 2 b が記憶するデータを取得し、取得したデータを用いて演算処理を実行する。

[0020] また、CPU 3 a 及び 3 b は、I/O ハブ 4 を介して、各 SSD 5 a 及び 5 b が記憶するデータを取得し、取得したデータを用いて演算処理を実行す

る。詳細には、CPU 3 aは、SSD 5 aに対し、データの読出し要求や書込み要求を発行し、各NANDデバイス71 a～78 aからデータの読出しや書込みを行う。例えば、CPU 3 aは、SSD 5 aに対し、読出し対象となるデータを指定する論理アドレスが格納された読出し要求を発行する。また、CPU 3 aは、データの書込み先を指定する論理アドレスと、書込み対象となるデータとが格納された書込み要求を発行する。

[0021] NANDデバイス71 aは、各種データを記憶する不揮発性メモリである。詳細には、NANDデバイス71 aは、データの記憶領域である物理ページを複数有し、物理ページ単位でデータの書込みを行う。また、NANDデバイス71 aは、複数の物理ページを有する物理ブロックを複数有し、ブロック単位でデータの消去を行う。ここで、1つの物理ページは、例えば、8キロバイトの記憶容量を有し、1つの物理ブロックは、例えば、128の物理ページを有する。

[0022] また、NANDデバイス71 aは、NANDコントローラ6 aと伝送路81 aで接続されている。このNANDデバイス71 aとNANDコントローラ6 aとを結ぶ伝送路81 aは、チャネルと呼ばれる。以下では、伝送路81 aを、チャネル81 aと呼ぶ。同様に、NANDデバイス72 aも、NANDデバイス71 aと同様のチャネル81 aによりNANDコントローラ6 aに接続される。このように、1つのチャネル81 aは、NANDデバイス71 a及び72 aにより共有される。ここで、1つのチャネルを共有するNANDデバイスの数は1つでも又3以上であってもよい。

[0023] 同様に、図1では、チャネル82 aは、NANDデバイス73 a及びNANDデバイス74 aにより共有される。また、チャネル83 aは、NANDデバイス75 a及びNANDデバイス76 aにより共有される。チャネル84 aは、NANDデバイス77 a及びNANDデバイス78 aにより共有される。このNANDデバイス71 a～78 aが、「記憶部」の一例にあたる。

[0024] NANDコントローラ6 aは、各NANDデバイス71 a～78 aに対し

てアクセスし、データの読出しや書込みを行う。例えば、NANDコントローラ6aは、データが記憶された記憶領域を各CPU3a及び3bが指定する際に用いる論理アドレスと、データが格納されたNANDデバイス71a～78aの記憶領域を示す物理アドレスとを対応付けたアドレス変換テーブルを有する。

[0025] そして、NANDコントローラ6aは、読出し要求とともに論理アドレスを受信すると、アドレス変換テーブルを用いて、論理アドレスと対応付けられた物理アドレスを識別し、識別した物理アドレスが示す記憶領域からデータの読出しを行う。その後、NANDコントローラ6aは、I/Oハブ4を介して、読出したデータをCPU3aに送信する。

[0026] なお、以下の説明では、理解を容易にするため、各物理ページの先頭アドレスとなる論理アドレスを単に論理アドレスと記載し、各物理ページの先頭アドレスとなる物理アドレスを単に物理アドレスと記載する。また、CPU3a又は3bは、各物理ページの先頭アドレスとなる論理アドレスに対する読出し要求や書込み要求を発行するものとする。

[0027] また、以下では、NANDコントローラ6a及び6bを区別しない場合、単に「NANDコントローラ6」という。また、NANDデバイス71a～78a及び71b～78bを区別しない場合、単に「NANDデバイス70」という。また、CPU3a及び3bを区別しない場合、単に「CPU3」という。さらに、チャンネル81a～84a及び81b～84bを区別しない場合、単に「チャンネル80」という。

[0028] 図2を参照して、NANDコントローラ6について説明する。図2は、実施例1に係るNANDコントローラのブロック図である。図2に示すように、NANDコントローラ6は、移動対象検出部61、データ移動制御部62、リードライト制御部63、調停部64、管理テーブル制御部65、チャンネル切替部66及びNAND-I/F (Interface) 67a～67dを有している。以下では、NAND-I/F 67a～67dを区別しない場合、単に「NAND-I/F 67」という。また、本実施例に係るNANDコントローラ6は

、管理テーブル68及びアドレス変換テーブル69を有している。

[0029] 本実施例に係る管理テーブル68は、図3に示すフォーマットを有している。図3は、管理テーブルの一例を表す図である。図3に示すように、管理テーブル68は、各チャンネルのブロック毎に、そのブロックが有する各ページが有効であるか無効であるかの情報及び最終の更新時刻を保持している。

[0030] 管理テーブル68における「Page Valid」は、ブロックが有する各ページが有効であるか無効であるかの情報である。図3では、1つのブロックに4つのページが有る場合であり、各ページを4つのビットで表している。そして、あるページに対応するビットが0であれば、そのページが無効ページであることを表す。また、あるページに対応するビットが1であれば、そのページが有効ページであることを表している。また、「Time Stamp」は、各ページの最終の更新時刻を表している。

[0031] 管理テーブル68は、例えば、ガベージコレクションやウェアレベリング、又はCPUからのデータの書込命令における書き込み先の検出に用いられる。

[0032] アドレス変換テーブル69は、CPU3によって指定される論理アドレスと、NANDデバイス71における物理アドレスとの対応関係が登録されている。アドレス変換テーブル69は、物理アドレスの情報として、その物理アドレスを有するページの情報とそのページを含むブロックの情報との組み合わせを保持している。さらに、アドレス変換テーブル69は、物理アドレスの情報として、その物理アドレスを有するページを含むNANDデバイス70にアクセスするためのチャンネル80の情報を保持している。

[0033] 例えば、アドレス変換テーブル69は、リードライト制御部63がCPU3により指定された論理アドレスに対応する物理アドレスを取得する場合に用いられる。

[0034] さらに、アドレス変換テーブル69は、NANDデバイス70に対してデータの書き込みが行われた場合、管理テーブル制御部65により、書き込むデータの格納場所として指定された論理アドレスと書き込み先の物理アドレ

スとが対応するように更新される。また、その場合、アドレス変換テーブル 69 は、管理データ制御部 65 により、書き込むデータの読み出し元のデータが格納されていた物理アドレスと論理アドレスとの対応が削除される。

[0035] 移動対象検出部 61 は、ソフトウェアからの指示や内部タイマーを契機として、管理テーブル 68 の検索リクエストを管理テーブル制御部 65 へ送信する。その後、移動対象検出部 61 は、ガベージコレクション又はウェアレベリングを実行する場合、実行対象のページの情報の入力をリクエスト応答として管理テーブル制御部 65 から受ける。ここで、移動対象検出部 61 は、実行対象のページの情報として、例えば、そのページが存在する物理ブロックの情報、そのページの物理アドレス及びそのページにアクセスするためのチャンネル 80 の情報を取得する。

[0036] そして、移動対象検出部 61 は、実行対象のページの情報をデータ移動制御部 62 に通知する。さらに、移動対象検出部 61 は、実行する処理の種類、すなわち、ガベージコレクション又はウェアレベリングのいずれの処理を実行するかを表す情報をデータ移動制御部 62 に通知する。これにより、移動対象検出部 61 は、実行対象のページのデータを新たな物理ブロックに順次移動することをデータ移動制御部 62 に指示する。その後、移動対象検出部 61 は、ガベージコレクション又はウェアレベリングの処理完了の応答をデータ移動制御部 62 から受信して、ガベージコレクション又はウェアレベリングの処理を終了する。

[0037] データ移動制御部 62 は、実行対象のページの情報、及びガベージコレクション又はウェアレベリングのいずれの処理を実行するかを表す情報を移動対象検出部 61 から受信する。

[0038] そして、データ移動制御部 62 は、移動対象検出部 61 により通知された各実行対象のページからのデータの読出命令を調停部 64 へ順次出力する。その後、データ移動制御部 62 は、指定したページから読み出したデータの入力を調停部 64 から受ける。そして、データ移動制御部 62 は、受信したデータを読み出し元である移動対象のページの情報と対応させて一時保管す

る。

[0039] 次に、データ移動制御部 6 2 は、一次保管したデータを、読み出しに使用したチャンネル 8 0 の情報及び書込命令とともに調停部 6 4 へ出力する。ここで、読み出しに使用したチャンネル 8 0 とは、データの読み出し元である移動対象のページを有する N A N D デバイス 7 0 へアクセスするためのチャンネル 8 0 である。

[0040] その後、データ移動制御部 6 2 は、ガベージコレクション又はウェアレベリングの処理完了の応答を調停部 6 4 から受信する。そして、データ移動制御部 6 2 は、ガベージコレクション又はウェアレベリングの処理完了の応答を移動対象検出部 6 1 へ送信する。

[0041] ここで、図 4 を参照して、データ移動制御部 6 2 から調停部 6 4 へ入力される信号について説明する。図 4 は、調停部へ入力される信号のフォーマットの一例の図である。ただし、データ移動制御部 6 2 からの信号だけではなく、リードライト制御部 6 3 から調停部 6 4 に入力される信号も、図 4 に示すフォーマットを有する。

[0042] 図 4 に示すように、データ移動制御部 6 2 から調停部 6 4 へ入力される信号は、ヘッダ部に命令種 1 0 1、論理アドレス 1 0 2、物理アドレス 1 0 3、データ移動制御の命令の番号 1 0 4 及び管理テーブルの検索チャンネル 1 0 5 が格納される。また、データ移動制御部 6 2 から調停部 6 4 へ入力される信号は、データ部にデータ 1 0 6 及びデータのエラー訂正ビット 1 0 7 が格納される。

[0043] 命令種 1 0 1 には、C P U 3 から指示された書き込み又は読み出し、ガベージコレクション又はウェアレベリングの書き込み又は読み出しのいずれかを示す情報が格納される。論理アドレス 1 0 2 には、C P U 3 からの書き込み又は読み出し命令の場合に処理の対象とする論理アドレスが格納される。物理アドレス 1 0 3 には、調停部 6 4 へ入力される時点では空である。データ移動制御の命令の番号は、ガベージコレクション、ウェアレベリング又はスクラブのいずれかを表す番号が格納される。管理テーブルの検索チャンネル

105には、処理対象とするページを検索する場合に用いるチャンネル80の番号が格納される。

[0044] また、データ106には、書き込み対象のデータが格納される。また、データのエラー訂正ビット107には、書き込み対象のデータの誤り訂正用の情報が格納される。誤り訂正用の情報は、例えばECC (Error Check and Correct) の誤り検出符号である。

[0045] 読出命令の場合、データ移動制御部62は、ガベージコレクション又はウェアレベリングのいずれかを示す情報を命令種101に格納する。また、データ移動制御部62は、移動対象のページの物理アドレスを物理アドレス103に格納する。また、データ移動制御部62は、ガベージコレクション又はウェアレベリングのいずれかを示す番号をデータ移動制御の命令の番号104に格納する。さらに、データ移動制御部62は、移動対象のページを有するNANDデバイス70にアクセスするためのチャンネル80の情報を管理テーブルの検索チャンネル105に格納する。この場合、データ移動制御部62は、論理アドレス102、データ106及びデータのエラー訂正ビット107には何も格納しない。

[0046] 書込命令の場合、データ移動制御部62は、ガベージコレクション又はウェアレベリングのいずれかを示す情報を命令種101に格納する。この場合、データ移動制御部62は、論理アドレス102を空のままとする。また、この時点では書き込み先のページは決まっていないので、データ移動制御部62は、物理アドレス103を空のままとする。また、データ移動制御部62は、ガベージコレクション又はウェアレベリングのいずれかを示す番号をデータ移動制御の命令の番号104に格納する。さらに、データ移動制御部62は、読み出しに使用したチャンネル80の情報を管理テーブルの検索チャンネル105に格納する。また、データ移動制御部62は、書き込み対象のデータをデータ106に格納する。さらに、データ移動制御部62は、書き込み対象のデータのエラー訂正用の情報を算出し、算出したエラー訂正用の情報をデータのエラー訂正ビット107に格納する。このデータ移動制御部6

2が、「データ移動部」の一例にあたる。

[0047] リードライト制御部63は、NANDデバイス70に対するデータの書込命令の入力をCPU3から受ける。そして、リードライト制御部63は、書込命令で指示された論理アドレスに対応する物理アドレスをアドレス変換テーブル69から取得する。そして、リードライト部63は、取得した物理アドレスを読出アドレスとする書込命令を調停部64へ出力する。

[0048] ただし、書き込むデータが初めてNANDデバイス70に格納される場合、そのデータの格納場所として指定された論理アドレスに物理アドレスは割り当てられていない。その場合、リードライト制御部63は、読出アドレスを指定せずに書込命令を調停部64へ出力する。

[0049] その後、データの書き込みが完了すると、リードライト制御部63は、書き込み完了の応答を調停部64から受信する。そして、リードライト制御部63は、書き込み完了の応答をCPU3へ返す。

[0050] また、リードライト制御部63は、NANDデバイス70に対する読出命令の入力をCPU3から受ける。そして、リードライト制御部63は、読出命令で指示された論理アドレスに対応する物理アドレスをアドレス変換テーブル69から取得する。そして、リードライト制御部63は、取得した物理アドレスを読出アドレスとする読出命令を調停部64へ出力する。

[0051] その後、リードライト制御部63は、読み出されたデータの入力を調停部64から受ける。そして、リードライト制御部63は、受信した応答を読出命令の応答としてCPU3へ返す。

[0052] リードライト制御部63も、図4に示すフォーマットを有する信号を用いて、調停部64に対して書込命令又は読出命令を送る。

[0053] 書込命令の場合、リードライト制御部63は、CPU3からの書込命令であることを表す情報を命令種101に格納する。さらに、リードライト制御部63は、書込命令で指示された論理アドレスを論理アドレス102に格納する。また、リードライト制御部63は、書込命令がデータの更新の場合、データの読み出し元となるページの物理アドレスを物理アドレス103に格

納する。これに対して、書込命令がデータの更新でなく初めての書き込みの場合、リードライト制御部63は、物理アドレス103を空のままとする。さらに、リードライト制御部63は、データ移動制御の命令番号を空のままとする。また、書き込み先のページを検索するチャンネル80も決まっていないので、リードライト制御部63は、管理テーブルの検索チャンネル105を空のままとする。また、リードライト制御部63は、書き込むデータをデータ106に格納する。さらに、リードライト制御部63は、データから誤り訂正用の情報を算出し、算出した誤り訂正用の情報をデータのエラー訂正ビット107に格納する。

[0054] 読出命令の場合、リードライト制御部63は、CPU3からの読出命令であることを表す情報を命令種101に格納する。さらに、リードライト制御部63は、読出命令で指示された論理アドレスを論理アドレス102に格納する。また、リードライト制御部63は、データの読み出し元となるページの物理アドレスを物理アドレス103に格納する。この場合、リードライト制御部63は、データ移動制御の命令番号は空のままとする。また、リードライト制御部63は、読み出しに使用するチャンネル80を管理テーブルの検索チャンネル105に格納する。また、読出命令の場合、リードライト制御部63は、データ106及びデータのエラー訂正ビット107には何も格納しない。このリードライト制御部63が、「書込実行部」の一例にあたる。

[0055] 調停部64は、データ移動制御部62及びリードライト制御部63からの読出命令及び書込命令の調停を行い、管理テーブル制御部及びスイッチ素子662に出力する。

[0056] 調停部64は、ガベージコレクション又はウェアレベリングを実施する場合、図4のフォーマットを有する信号を用いたページの読出命令をデータ移動制御部62から順次受信する。そして、調停部64は、読出命令で指定されたページからのデータの読み出しをチャンネル切替部66に指示する。その後、調停部64は、読み出されたデータをチャンネル切替部66から受信する。次に、調停部64は、読み出したデータをデータ移動制御部62へ出力す

る。

[0057] その後、調停部64は、図4のフォーマットを有する信号を用いた書込命令をデータ制御部62から受信する。これにより、調停部64は、書き込み指示とともに、読み出しに使用したチャンネル80の情報及び書き込むデータを取得する。

[0058] 次に、調停部64は、読み出しに使用したチャンネル80に接続されているNANDデバイス70に存在する、予備ブロックを有するブロックの特定を管理テーブル制御部65に指示する。さらに、調停部64は、書き込み対象のデータをチャンネル切替部66へ出力する。その後、調停部64は、データの書き込み完了の応答をチャンネル切替部66から受信する。

[0059] 調停部64は、以上の処理を、データ移動制御部62により読み出した指示された全てのページに対して実施する。その後、調停部64は、ガベージコレクション又はウェアレベリングの処理完了の応答をデータ移動制御部62に通知する。

[0060] 一方、CPU3からデータの書き込み又は読み出しの指示があった場合、調停部64は、図4に示すフォーマットを有する信号を用いたデータの書込命令又は読出命令をリードライト制御部63から受ける。

[0061] 書込命令の場合、調停部64は、書込命令で指定された物理アドレスからのデータの読み出しをチャンネル切替部66に指示する。その後、調停部64は、読み出されたデータをチャンネル切替部66から取得する。そして、調停部64は、読み出したデータとリードライト制御部63から受信したデータとをマージして、データを更新する。

[0062] 次に、調停部64は、ガベージコレクション又はウェアレベリングの実行命令を受けているか否かを判定する。以下では、ガベージコレクションとウェアレベリングとを区別しない場合、「データ移動処理」という。

[0063] データ移動処理の実行命令を受けている場合、調停部64は、データ移動処理の命令において、移動対象のページを有するNANDデバイス70にアクセスするためのチャンネル80を書込み命令から取得する。そして、調停部

64は、取得したチャネル80以外のチャネル80から空きページを選択する指示を管理テーブル制御部65に通知する。さらに、調停部64は、データをチャネル切替部66へ出力する。その後、調停部64は、データの書き込み完了の応答をチャネル切替部66から受信する。そして、調停部64は、データの書き込み完了の応答をリードライト制御部63へ送信する。

[0064] 一方、データ移動処理の実行命令を受けていない場合、調停部64は、全てのチャネル80から空きページを選択する指示を管理テーブル制御部65に通知する。さらに、調停部64は、データをチャネル切替部66へ出力する。その後、調停部64は、リードライト制御部63に書き込み完了の応答を送信する。その後、調停部64は、データの書き込み完了の応答をチャネル切替部66から受信する。そして、調停部64は、データの書き込み完了の応答をリードライト制御部63へ送信する。

[0065] 読出命令の場合、調停部64は、読出命令で指定された物理アドレスからのデータの読み出しをチャネル切替部66に指示する。その後、調停部64は、読み出されたデータをチャネル切替部66から取得する。そして、調停部64は、読み出したデータを応答としてリードライト制御部63へ送信する。

[0066] 管理テーブル制御部65は、データ移動処理の場合、データの書き込み時に、読み出しに使用したチャネル80に接続されているNANDデバイス70に存在する、予備ブロックを有するブロックの特定の指示を調停部64から受ける。そして、管理テーブル制御部65は、管理テーブル68を検索して、読み出しに使用したチャネル80に接続されているNANDデバイス70から、予備ブロックを有するブロックを特定する。さらに、管理テーブル制御部65は、特定した物理ブロックにおけるデータの書き込み先とするページの物理アドレスを管理テーブル68から取得する。そして、管理テーブル制御部65は、読み出しに使用したチャネル80の情報及び取得した物理アドレスをチャネル切替部66へ出力する。

[0067] 例えば、管理テーブル68が図3に示す状態の場合に、読み出しに使用し

たチャンネル８０の識別番号が１であったとする。この場合、管理テーブル制御部６５は、識別番号が１であるチャンネル８０に含まれるブロックの中から予備ブロックを有するブロックを特定する。すなわち、管理テーブル制御部６５は、範囲Ｐを検索して予備ブロックを有するブロックを特定する。

[0068] その後、管理テーブル制御部６５は、移動対象のページの論理アドレスが、移動先のページの物理アドレスに対応するようにアドレス変換テーブル６９を更新する。

[0069] また、データ移動処理命令を受けている際のＣＰＵからの書込命令の場合、管理テーブル制御部６５は、データの書き込み時に、データ移動処理で使用するチャンネル８０以外のチャンネル８０から空きページを選択する指示を調停部６４から受ける。そして、管理テーブル制御部６５は、管理テーブル６８を用いて、データ移動処理で使用するチャンネル８０以外のチャンネル８０に接続するＮＡＮＤデバイス７０の中から空きページを管理テーブル６８から選択する。

[0070] 例えば、管理テーブル６８が図３に示す状態の場合に、データ移動処理で使用するチャンネル８０の識別番号が１であったとする。この場合、管理テーブル制御部６５は、識別番号が１であるチャンネル８０以外のチャンネル８０に含まれるブロックの中から空きページを選択する。すなわち、管理テーブル制御部６５は、範囲Ｐ以外を検索して空きページを選択する。

[0071] その後、管理テーブル制御部６５は、データ移動処理で使用するチャンネル８０以外のチャンネル８０であって、書き込みに使用するチャンネル８０の情報及び書き込み先のページの物理アドレスをチャンネル切替部６６へ出力する。

[0072] さらに、管理テーブル制御部６５は、書き込んだデータが格納されているページを示す論理アドレスが、書き込み先のページの物理アドレスに対応するようにアドレス変換テーブル６９を更新する。

[0073] ここで、図５及び６を参照して、ガベージコレクション実行時の管理テーブル６８及びアドレス変換テーブル６９の遷移について説明する。図５は、ガベージコレクション実行前の管理テーブル及びアドレス変換テーブルの状

態を表す図である。また、図6は、ガベージコレクション実行後の管理テーブル及びアドレス変換テーブルの状態を表す図である。

[0074] 図5における管理テーブル68及びアドレス変換テーブル69は、ガベージコレクション実行前の状態を表している。また、表701は、チャンネル#0及び#1に接続されたNANDデバイス70が有するページの状態を表している。そして、表701におけるバツがついたページは、無効ページを表している。ここでは、チャンネル#0及び#1という少なくとも2つのチャンネル80がある場合で説明する。

[0075] 管理テーブル制御部65は、移動対象検出部61から管理テーブル68の検索リクエストを受けて、管理テーブル68の各チャンネル毎の先頭のブロックから末尾のブロックまで無効ページの状態を検出する。そして、管理テーブル制御部65は、所定の条件を満たすブロックをガベージコレクションの対象のブロックとして選択する。図5では、管理テーブル制御部65は、行681で表されるチャンネル#0のブロックP2をガベージコレクションの対象のブロックとして選択する。

[0076] そして、管理テーブル制御部65は、データの書き込み時に、読み出しに用いたチャンネル80と同じチャンネル80であるチャンネル#0から予備ブロックを有するブロックを書き込み先のブロックとして選択する。すなわち、管理テーブル制御部65は、管理テーブル68の範囲Qに含まれるブロックを検索し、予備ブロックを有するブロックを選択する。本実施例では、管理テーブル制御部65は、チャンネル#0のブロックP8を選択する。このように、本実施例では、書き込み先のブロックを検索する場合に、1つのチャンネル80の範囲のみを検索対象とする。

[0077] 次に、管理テーブル制御部65は、表701に示すように、チャンネル#0のブロックP2のページ711を移動対象として選択する。ここでは、各ページの物理アドレスは、ブロック番号とページ番号との組み合わせで表す。例えば、ページ711の物理アドレスは、P2-3である。また、ページ711は、論理アドレスL3に対応している。

- [0078] そして、管理テーブル制御部 65 は、図 6 の表 702 に示すように、ページ 711 のデータを選択したブロック P8 のページ 712 に移動する。ページ 712 の物理アドレスは、P8-0 である。
- [0079] 次に、管理テーブル制御部 65 は、管理テーブル 68 の行 681 におけるブロック P2 のページ 711 を無効にする。さらに、管理テーブル制御部 65 は、管理テーブル 68 の行 681 におけるブロック P2 の更新日時を更新する。
- [0080] さらに、ページ 711 のデータをページ 712 に移動したので、論理アドレス L3 は、ページ 712 に対応することになる。そこで、管理テーブル制御部 65 は、アドレス変換テーブル 69 の論理アドレス L3 に対応する物理アドレス 691 の情報を書き込み先のページ 712 の情報に変更する。具体的には、管理テーブル制御部 65 は、論理アドレス L3 に対応するチャンネル 80 をチャンネル #0 とし、物理アドレスを表すブロックとページの情報を P8-0 とする。以上により、データ移動処理における書き込み時の管理テーブル 68 及びアドレス変換テーブル 69 の更新が完了する。
- [0081] また、データ移動処理命令を受けていない場合の CPU3 からの書込命令の場合、管理テーブル制御部 65 は、データの書き込み時に、全てのチャンネル 80 から空きページを選択する指示を調停部 64 から受ける。そして、管理テーブル制御部 65 は、管理テーブル 68 を用いて、全てのチャンネル 80 に接続する NAND デバイス 70 の中から空きページを選択する。その後、管理テーブル制御部 65 は、書き込みに使用するチャンネル 80 の情報及び書き込み先のページの物理アドレスをチャンネル切替部 66 へ出力する。
- [0082] さらに、管理テーブル制御部 65 は、書き込んだデータが格納されているページを示す論理アドレスが、書き込み先のページの物理アドレスに対応するようにアドレス変換テーブル 69 を更新する。この管理テーブル制御部 65 が、「選択部」の一例にあたる。
- [0083] チャンネル切替部 66 は、データ移動処理の場合、まずデータの読出命令を調停部 64 から受ける。次に、チャンネル切替部 66 は、読み出し命令で指定

されたページを有するNANDデバイス70にアクセスするためのチャンネル80に接続するNAND-IF67に経路を切り替える。そして、チャンネル切替部66は、調停部64から受信したデータ及び移動対象のページの情報を含む読出命令をNAND-IF67へ出力する。

[0084] その後、チャンネル切替部66は、読み出したデータの入力をNAND-IF67から受ける。そして、チャンネル切替部66は、受信したデータを調停部64へ送信する。

[0085] 次に、チャンネル切替部66は、書き込み対象のデータの入力を調停部64から受ける。さらに、チャンネル切替部66は、読み出しに使用したチャンネル80の情報及び書き込み先のページの物理アドレスの入力を管理テーブル制御部65から受ける。そして、チャンネル切替部66は、読み出しに使用したチャンネル80に接続するNAND-IF67に経路を切り替える。そして、チャンネル切替部66は、調停部64から受信したデータ及び書き込み先のページの情報を含む書込命令をNAND-IF67へ出力する。

[0086] その後、チャンネル切替部66は、データの書き込み完了の応答をNAND-IF67から受信する。そして、チャンネル切替部66は、データの書き込み完了の応答を調停部64へ送信する。

[0087] また、CPUからの書込命令の場合、チャンネル切替部66は、書き込み対象のデータの入力を調停部64から受ける。さらに、チャンネル切替部66は、書き込みに使用するチャンネル80の情報及び書き込み先のページの物理アドレスの入力を管理テーブル制御部65から受ける。ここで、データ移動処理命令を受けている場合であれば、チャンネル切替部66は、書き込みに使用するチャンネル80の情報として、データ移動処理に使用するチャンネル80以外のチャンネル80の情報を取得する。そして、チャンネル切替部66は、書き込みに使用するチャンネル80に接続するNAND-IF67に経路を切り替える。その後、チャンネル切替部66は、調停部64から受信したデータ及び書き込み先のページの情報を含む書込命令をNAND-IF67へ出力する。

- [0088] その後、チャネル切替部66は、データの書き込み完了の応答をNANDーIF67から受信する。そして、チャネル切替部66は、データの書き込み完了の応答を調停部64へ送信する。
- [0089] また、CPUからの読出命令の場合、チャネル切替部66は、読み出し対象のデータの入力を調停部64から受ける。さらに、チャネル切替部66は、読み出しに使用するチャネル80の情報及び読み出し先のページの物理アドレスの入力を管理テーブル制御部65から受ける。そして、チャネル切替部66は、読み出し使用するチャネル80に接続するNANDーIF67に経路を切り替える。その後、チャネル切替部66は、読み出し先のページの情報を含む読出命令をNANDーIF67へ出力する。
- [0090] その後、チャネル切替部66は、読み出したデータをNANDーIF67から受信する。そして、チャネル切替部66は、読み出したデータを調停部64へ出力する。
- [0091] NANDーIF67は、それぞれ異なるチャネル80に接続している。すなわち、NANDーIF67は、異なるNANDデバイス70に対して書き込み及び読み出しを行う。
- [0092] NANDーIF67は、読み出し先のページの物理アドレスを含むデータの読出命令の入力をチャネル切替部66から受ける。次に、NANDーIF67は、読み出し命令で指定された物理アドレスのページからデータを読み出す。そして、NANDーIF67は、読み出したデータを調停部64へ出力する。
- [0093] また、NANDーIF67は、書き込み対象のデータ及び書き込み先のページの物理アドレスを含むデータの書込命令の入力をチャネル切替部66から受ける。次に、NANDーIF67は、書込命令で指定された物理アドレスのページに受信したデータを書き込む。そして、NANDーIF67は、書き込み完了の応答を調停部64へ出力する。
- [0094] ここで、NANDーIF67は、データ移動処理では、移動対象のページを有するNANDデバイス70に接続するチャネル80を用いてデータを書

き込む。つまり、ガベージコレクション又はウェアレベリングにおいて、読み出されたデータは、読み出しに使用されたチャネル８０と同じチャネル８０を用いて他のブロックに書き込まれる。すなわち、本実施例では、ガベージコレクション又はウェアレベリングにおいて、読み出しに使用するチャネル８０と書き込みに使用するチャネル８０が一致する。

[0095] また、NAND－ＩＦ６７は、データ移動処理の実行命令を受けている状態で、ＣＰＵ３からの書込命令を受けた場合、データ移動処理に使用しているチャネル８０以外のチャネル８０を用いてデータの書き込みを行う。また、データ移動処理の実行命令を受けていない状態で、ＣＰＵ３からの書込命令を受けた場合、NAND－ＩＦ６７は、チャネル８０の制限なく空きページを選択してデータの書き込みを行う。

[0096] いずれにせよ、NAND－ＩＦ６７は、データ移動処理に使用するチャネル８０以外のチャネル８０を用いて、ＣＰＵ３から書き込みを指示されたデータの書き込みを行う。すなわち、ＣＰＵ３から書き込みを指示されたデータの書き込みに用いるチャネル８０は、データ移動処理に使用するチャネル８０と競合しない。

[0097] さらに、図７を参照して、データ書き込み時のチャネル８０の選択について詳細に説明する。図７は、調停部及びチャネル切替部のデータの書き込みに関する詳細なブロック図である。

[0098] 調停部６４は、出力元選択部６４１、検索チャネル選択部６４２、ＦＩＦＯ（Fast In Fast Out）バッファ６４３及び６４４、並びに、スイッチ素子６４５を有している。また、チャネル切替部６６は、切替制御部６６１、スイッチ素子６６２、並びに、ＦＩＦＯバッファ６６３a～６６３dを有している。

[0099] ＦＩＦＯバッファ６４３は、ＦＩＦＯキューを有している。ＦＩＦＯバッファ６４３は、データ移動処理におけるデータの書込命令の入力をデータ移動制御部６２から受ける。この書き込み命令には、読み出しに使用したチャネル８０の情報が書き込みに用いるチャネルの情報として格納されている。

- [0100] そして、FIFOバッファ643は、入力が古い書込命令から順に、スイッチ素子645を経由させて管理テーブル制御部65に書き込み先のページの選択指示を、読み出しに使用したチャンネル80の情報とともに出力する。同時に、FIFOバッファ643は、スイッチ素子645を経由させてチャンネル切替部66に書き込み対象のデータを出力する。
- [0101] FIFOバッファ644は、FIFOキューを有している。FIFOバッファ644は、CPU3からのデータの書込命令の入力をリードライト制御部63から受ける。さらに、FIFOバッファ644は、書き込み先のページの検索対象とする検索チャンネルの情報の入力を検索チャンネル選択部642から受ける。この検索チャンネルの情報は、並行して行われるデータ移動処理における書き込みに用いるチャンネル80以外のチャンネル80を示す情報である。
- [0102] そして、FIFOバッファ644は、入力が古い書込命令から順に、スイッチ素子645を経由させて管理テーブル制御部65に書き込み先のページの選択指示を、検索チャンネルの情報とともに出力する。同時に、FIFOバッファ644は、スイッチ素子645を経由させてチャンネル切替部66に書き込み対象のデータを出力する。
- [0103] 検索チャンネル選択部642は、FIFOバッファ643に格納されている先頭のデータ移動処理におけるデータの書込命令から書き込みに用いるチャンネル80の情報、すなわち、読み出しに使用したチャンネル80の情報を取得する。そして、検索チャンネル選択部642は、移動処理におけるデータの書き込みに用いるチャンネル80の情報を、書き込み先のページの検索対象とする検索チャンネルの情報としてFIFOバッファ644へ出力する。
- [0104] 出力元選択部641は、データ移動制御部62からの出力とリードライト制御部63からの出力が均等にスイッチ素子645から出力されるように、予め決められた順番でスイッチ素子645を切り替える。例えば、出力元選択部641は、FIFOバッファ643の出力とFIFOバッファ644の出力とを交互に選択してスイッチ素子645から出力されるように順番に切

り替える。

[0105] スイッチ素子 645 は、切替制御部 661 からの切替制御を受けて、F I F O バッファ 643 及び 644 からの出力のいずれかが管理テーブル制御部 65 及びスイッチ素子 662 から出力されるように経路を切り替える。

[0106] 管理テーブル制御部 65 は、読み出しに使用したチャネル 80 の情報とともに書き込み先のページの選択指示の入力を、スイッチ素子 645 を介して F I F O バッファ 643 から受ける。次に、管理テーブル制御部 65 は、読み出しに使用したチャネル 80 に接続された N A N D デバイス 70 の中から予備ブロックを抽出し、抽出した予備ブロックの空きページを書き込み先のページとして選択する。そして、管理テーブル制御部 65 は、選択した書き込み先のページの情報を切替制御部 661 へ出力する。さらに、管理テーブル制御部 65 は、選択した書き込み先のページの情報をスイッチ素子 645 へ出力する。

[0107] また、管理テーブル制御部 65 は、検索チャネルの情報とともに書き込み先のページの選択指示の入力を、スイッチ素子 645 を介して F I F O バッファ 644 から受ける。具体的には、管理テーブル制御部 65 は、並行して行われるデータ移動処理における書き込みに用いるチャネル 80 以外のチャネル 80 の情報を検索チャネルの情報として取得する。

[0108] 次に、管理テーブル制御部 65 は、並行して行われるデータ移動処理における書き込みに用いるチャネル 80 以外のチャネル 80 に接続された N A N D デバイス 70 の中から空きページを書き込み先のページとして選択する。そして、管理テーブル制御部 65 は、選択した書き込み先のページの情報を切替制御部 661 へ出力する。さらに、管理テーブル制御部 65 は、選択した書き込み先のページの情報をスイッチ素子 645 へ出力する。

[0109] 切替制御部 661 は、データ移動処理における書き込み先のページの情報の入力を管理テーブル制御部 65 から受ける。そして、切替制御部 661 は、受信した書き込み先のページを有する N A N D デバイス 70 に接続するチャネル 80 に、管理テーブル制御部 65 及びスイッチ素子 645 からの出力

が送られるようにスイッチ素子 6 4 3 を切り替える。

[0110] また、切替制御部 6 6 1 は、C P U 3 からの書込命令における書き込み先のページの情報の入力を管理テーブル制御部 6 5 から受ける。そして、切替制御部 6 6 1 は、受信した書き込み先のページを有する N A N D デバイス 7 0 に接続するチャネル 8 0 に、管理テーブル制御部 6 5 及びスイッチ素子 6 4 5 からの出力が送られるようにスイッチ素子 6 6 2 を切り替える。

[0111] スイッチ素子 6 4 5 は、切替制御部 6 6 1 からの切替制御を受けて、管理テーブル制御部 6 5 及びスイッチ素子 6 4 5 からの出力が F I F O バッファ 6 6 3 a ~ 6 6 3 d のいずれかに入力されるように経路を切り替える。

[0112] F I F O バッファ 6 6 3 a ~ 6 6 3 d は、F I F O キューを有している。そして、F I F O バッファ 6 6 3 a ~ 6 6 3 d は、それぞれ N A N D - I F 6 7 a ~ 6 7 d に接続する。F I F O バッファ 6 6 3 a ~ 6 6 3 d のいずれも同様の機能を有しているので、以下では、F I F O バッファ 6 6 3 a ~ 6 6 3 d を区別せずに「F I F O バッファ 6 6 3」という。

[0113] F I F O バッファ 6 6 3 は、スイッチ素子 6 6 2 により経路が自己に接続するように切り替えられた場合、スイッチ素子 6 6 2 を介して、書き込み先のページの情報及びデータの入力を受ける。具体的には、F I F O バッファ 6 6 3 は、書き込み先のページの情報の入力を管理テーブル制御部 6 5 から受ける。また、データ移動処理の場合、F I F O バッファ 6 6 3 は、データ移動制御部 6 2 から送られたデータの入力を受ける。また、C P U 3 からの書込命令の場合、F I F O バッファ 6 6 3 は、リードライト制御部 6 3 から送られたデータの入力を受ける。

[0114] そして、F I F O バッファ 6 6 3 は、受信した書き込み先のページの情報及び書き込み対象のデータを接続先の N A N D - I F 6 7 へ出力する。

[0115] 次に、図 8 を参照して、本実施例に係る情報処理装置 1 によるデータ移動処理及び C P U 3 からの書込命令に対する処理におけるデータの書き込み先の決定についてまとめて説明する。図 8 は、N A N D コントローラの各部からの出力を表すタイムチャートである。ここでは、チャネル 8 0 として、チ

ャネル#0～#3の4つのチャネルがある場合で説明する。そして、データ移動処理として、チャネル#0に接続するNANDデバイス70が有するページに格納されたデータを移動対象のデータとする場合で説明する。

[0116] また、図8のチャート201は、データ移動制御部62から調停部64への出力を表している。チャート202は、リードライト制御部63から調停部64への出力を表している。チャート203は、調停部64から管理テーブル制御部65への出力を表している。チャート204は、管理テーブル制御部65からチャネル切替部66への出力を表している。チャート205は、チャネル切替部66からチャネル#0へ接続するNAND-IF67への出力を表している。チャート206は、チャネル切替部66からチャネル#1へ接続するNAND-IF67への出力を表している。チャート207は、チャネル切替部66からチャネル#2へ接続するNAND-IF67への出力を表している。チャート208は、チャネル切替部66からチャネル#3へ接続するNAND-IF67への出力を表している。そして、図8の横軸は時間の経過を表している。

[0117] そして、各チャート201～208に記載した各四角が出力信号を表しており、出力信号中の上段に、信号の発生源が記載される。ここでの発生源としては、ガベージコレクション（GC : gavage Collection）又はCPU3がある。また、出力信号中の中段に、処理の内容及び処理の順番が記載されている。処理の内容としては、読出処理（Read）及び書込処理（Write）がある。また、処理の順番は、処理の内容に続く括弧の中の数字の順番で表す。さらに、出力信号中の下段に、処理対象とするチャネル80の番号が記載されている。例えば、「ch0」であれば、チャネル#0を表している。

[0118] チャート201に示すように、データ移動制御部62は、ガベージコレクションの0番目の読出命令で処理対象のチャネル80がチャネル#0である信号211を調停部64へ出力する。次に、データ移動制御部62は、ガベージコレクションの1番目の読出命令で処理対象のチャネル80がチャネル#0である信号212を調停部64へ出力する。その後、データ移動制御部

62は、ガベージコレクションの0番目の書込命令である信号213を調停部64へ出力する。ここで、本実施例に係るデータ移動制御部62は、ガベージコレクションの書き込みにおける処理対象のチャンネル80を、読み出しに用いたチャンネル80と同じとする。そこで、信号211における、処理対象のチャンネル80はチャンネル#0となる。次に、データ移動制御部62は、ガベージコレクションの1番目の書込命令で、且つ処理対象のチャンネル80がチャンネル#0である信号214を調停部64へ出力する。

[0119] チャート203に示すように、調停部64は、データ移動制御部62から受信した信号211を管理テーブル制御部65へ出力する。次に、調停部64は、データ移動制御部62から受信した信号212を管理テーブル制御部65へ出力する。

[0120] チャート204に示すように、管理テーブル制御部65は、調停部64から受信した信号211をチャンネル切替部66へ出力する。次に、管理テーブル制御部65は、調停部64から受信した信号212をチャンネル切替部66へ出力する。

[0121] チャート206に示すように、チャンネル切替部66は、管理テーブル制御部65から受信した信号211が示す処理対象のチャンネル80であるチャンネル#0に接続するNAND-IF67へ出力する。その後、NAND-IF67は、信号211に対応するデータをチャンネル#0を介してNANDデバイス70へ書き込む。また、チャンネル切替部66は、管理テーブル制御部65から受信した信号212が示す処理対象のチャンネル80であるチャンネル#0に接続するNAND-IF67へ出力する。その後、NAND-IF67は、信号212に対応するデータをチャンネル#0を介してNANDデバイス70へ書き込む。

[0122] 次に、チャート202に示すように、リードライト制御部63は、CPU3からの0番目の読出命令で処理対象のチャンネル80がチャンネル#0である信号221を調停部64へ出力する。次に、リードライト制御部63は、CPU3からの1番目の読出命令で処理対象のチャンネル80がチャンネル#1で

ある信号 2 1 2 を調停部 6 4 へ出力する。

[0123] 次に、チャート 2 0 1 に示すように、データ移動制御部 6 2 は、ガベージコレクションの 0 番目の書込命令で処理対象のチャンネル 8 0 がチャンネル # 0 である信号 2 1 3 を調停部 6 4 へ出力する。

[0124] 次に、チャート 2 0 2 に示すように、リードライト制御部 6 3 は、CPU 3 からの 0 番目の書込命令で処理対象のチャンネル 8 0 が未決定である信号 2 2 3 を調停部 6 4 へ出力する。

[0125] 次に、データ移動制御部 6 2 は、ガベージコレクションの 1 番目の書込命令で処理対象のチャンネル 8 0 がチャンネル # 0 である信号 2 1 4 を調停部 6 4 へ出力する。これに並行して、チャート 2 0 2 に示すように、リードライト制御部 6 3 は、CPU 3 からの 1 番目の書込命令で処理対象のチャンネル 8 0 が未決定である信号 2 2 4 を調停部 6 4 へ出力する。

[0126] 次に、チャート 2 0 2 に示すように、リードライト制御部 6 3 は、CPU 3 からの 2 番目の書込命令で処理対象のチャンネル 8 0 がチャンネル # 1 である信号 2 2 5 を調停部 6 4 へ出力する。

[0127] 調停部 6 4 は、チャート 2 0 3 に示すように、リードライト制御部 6 3 から受信した信号 2 2 1 を管理テーブル制御部 6 5 及びチャンネル切替部 6 6 へ出力する。その後、調停部 6 4 は、リードライト制御部 6 3 からの出力である信号 2 2 2 ~ 2 2 5 とデータ移動制御部 6 2 の出力である信号 2 1 3 ~ 2 1 4 とを交互に管理テーブル制御部 6 5 へ出力する。

[0128] ここで、調停部 6 4 は、1 つ前に出力した信号 2 1 3 の処理対象のチャンネル 8 0 であるチャンネル # 0 以外のチャンネル 8 0 の中から信号 2 2 3 の書き込み先のページを検索するチャンネル 8 0 を選択する。ここでは、調停部 6 4 は、信号 2 2 3 の処理対象のチャンネル 8 0 としてチャンネル # 1 を選択する。さらに、調停部 6 4 は、1 つ前に出力した信号 2 1 4 の処理対象のチャンネル 8 0 であるチャンネル # 0 以外のチャンネル 8 0 の中から信号 2 2 4 の書き込み先のページを検索するチャンネル 8 0 を選択する。ここでは、調停部 6 4 は、信号 2 2 4 の処理対象のチャンネル 8 0 としてチャンネル # 1 を選択する。

- [0129] 管理テーブル制御部68は、チャート204に示すように、信号222～225及び213～214の入力を調停部64から受ける。そして、管理テーブル制御部68は、各信号で示される処理対象のチャンネル80に接続するNANDデバイス70の中から空のページを選択する。そして、管理テーブル制御部68は、選択した空のページの情報とともに信号222～225及び213～214をチャンネル切替部66へ出力する。
- [0130] チャンネル切替部66は、管理テーブル制御部65から受信した信号を、その信号の処理対象のチャンネル80に繋がるNAND-IF67へ出力する。具体的には、チャンネル切替部66は、チャート205に示すように、信号211, 213及び214を、チャンネル#0に接続するNAND-IF67へ出力する。また、チャンネル切替部66は、チャート206に示すように、信号222～225を、チャンネル#1に接続するNAND-IF67へ出力する。
- [0131] この場合、チャンネル切替部66は、チャート207及び208に示すように、チャンネル#2及び#3に接続するNAND-IF67には信号の出力は行わない。
- [0132] そして、チャート205の信号221, 213及び214とチャート206の信号222～225に示すように、データ移動処理とCPU3からの書込命令に対する処理とで使用するチャンネル80の競合が発生しない。すなわち、本実施例に係る情報処理装置1は、データ移動処理及びCPU3からの書込命令に対する処理の待機時間を軽減させることができ、処理効率を向上させることができる。
- [0133] 次に、図9を参照して、データ移動処理及びCPU3からの書込命令の処理の流れを説明する。図9は、データ移動処理及びCPUからの書込命令の処理のフローチャートである。ここでは、データ移動処理と並行してCPU3から書込命令が入力された場合で説明する。
- [0134] 管理テーブル制御部65は、移動対象検出部61からのリクエストを受けて、管理テーブル68を検索し、移動対象のページの物理アドレスを選択す

る。そして、データ移動制御部 6 2 は、管理テーブル制御部 6 5 が選択した移動対象のページの物理アドレスを取得する（ステップ S 1）。

[0135] 次に、データ移動制御部 6 2 は、移動対象のページからのデータの読出命令を調停部 6 4 へ出力する。調停部 6 4 は、移動対象の物理アドレスを基に NAND デバイス 7 0 からデータを読み出し、データ移動制御部 6 2 へ出力する。データ移動制御部 6 2 は、読み出したデータを一次保管する（ステップ S 2）。

[0136] 次に、データ移動制御部 6 2 は、読み出したデータの書き込みを調停部 6 4 に指示する。調停部 6 4 は、データを読み出したチャンネル 8 0 を書き込み先のページの検索に用いる検索チャンネルとして、管理テーブル制御部 6 5 に通知する（ステップ S 3）。

[0137] 調停部 6 4 は、CPU 3 からの書込命令の入力をリードライト制御部 6 3 から受ける。そして、調停部 6 4 は、データ移動処理の書き込みに用いるチャンネル 8 0 以外のチャンネル 8 0 を CPU 3 から指定されたデータの書き込みに用いるチャンネル 8 0 として管理テーブル制御部 6 5 に通知する（ステップ S 4）。

[0138] 管理テーブル制御部 6 5 は、調停部 6 4 から通知されたチャンネル 8 0 を検索チャンネルとして予備ブロックを管理テーブル 6 8 から検索し、検索結果の予備ブロックを書き込み先のページとする（ステップ S 5）。

[0139] そして、チャンネル切替部 6 6 は、調停部 6 4 により選択されたページに接続する NAND - I F 6 7 にデータ移動制御部 6 2 が一次保管していたデータを送信する。NAND - I F 6 7 は、読み出しに使用されたチャンネル 8 0 を用いて NAND デバイス 7 0 の検索結果の予備ブロックにデータを書き込む（ステップ S 6）。

[0140] 管理テーブル制御部 6 5 は、管理テーブル 6 8 及びアドレス変換テーブル 6 9 を更新する（ステップ S 7）。

[0141] 次に、管理テーブル制御部 6 5 は、CPU 3 からの書込命令に対するデータの書き込み先のページを、データ移動処理の書き込みに用いるチャンネル 8

0以外のチャネル80を検索チャネルとして検索する。そして、チャネル切替部66は、管理テーブル制御部65により選択された書き込み先のページに接続するNAND-IF67にデータを送信する。NAND-IF67は、データ移動処理の書き込みに用いるチャネル80以外のチャネル80を用いてNANDデバイス70の検索結果のページにデータを書き込む（ステップS8）。

[0142] 移動対象検出部61は、データ移動処理を管理テーブル68の全てのブロックに対して実行したか否かを判定する（ステップS9）。データ移動処理が終わっていないブロックがある場合（ステップS9：否定）、移動対象検出部61は、ステップS1に戻る。

[0143] これに対して、データ移動処理を全てのブロックに対して実行した場合（ステップS9：肯定）、NANDコントローラ6は、データの移動処理を終了する。

[0144] ここで、図9では、データ移動処理と並行してCPU3からの書込命令を処理する場合で説明したが、CPU3からの書込命令が無い場合は、NANDコントローラ6は、読み出しと書き込みで同じチャネル80を用いたデータ移動処理を単に実行する。

[0145] 以上に説明したように、本実施例に係るNANDコントローラは、データ移動処理において用いるチャネルとは異なるチャネルをCPUからの書込命令の処理に用いる。これにより、データ移動処理で使用するチャネルとCPUからの書込命令に使用するチャネルとの競合を抑えることができ、処理効率を向上させることができる。

[0146] ここで、本実施例では、制御の容易さや理解のし易さから、データ移動処理において読み出しに用いるチャネルと書き込みに用いるチャネルとを一致させ、それ以外のチャネルをCPUの書込命令の処理に用いた。しかし、データ移動処理に用いるチャネルとCPUの書込命令の処理に用いるチャネルとが異なるチャネルであれば、チャネルの選択方法はこれに限らない。例えば、チャネル数が十分にあれば、データ移動処理の書き込みに用いるチャネ

ルは適当に選択し、データの移動処理に用いられるチャンネル以外のチャンネルをCPUの書込命令の処理に用いてもよい。

実施例 2

[0147] 次に、実施例2について説明する。本実施例に係るNANDコントローラは、エラー検出訂正を行うスクラブの実行において、データの読み出しに用いるチャンネルと書き込みに用いるチャンネルとを異ならせる。そこで、以下では、スクラブにおける各部の機能について主に説明する。本実施例に係る情報処理装置及びNANDコントローラも、図1及び2で表される。以下では、実施例1と同じ各部の機能については説明を省略する。

[0148] 移動対象検出部61は、ソフトウェアからの指示や内部タイマーを契機として、管理テーブル68の検索リクエストを管理テーブル制御部65へ送信する。その後、移動対象検出部61は、スクラブを実行する場合、実行対象のページの情報の入力をリクエスト応答として管理テーブル制御部65から受ける。そして、移動対象検出部61は、スクラブの実行対象のページの物理アドレスをデータ移動制御部62に通知する。さらに、移動対象検出部61は、スクラブの実行の指示をデータ移動制御部62に通知する。

[0149] データ移動制御部62は、スクラブを実行するページの物理アドレスの入力を移動対象検出部61から受ける。そして、データ移動制御部62は、物理アドレスとともにデータの読出命令を調停部64へ出力する。その後、データ移動制御部62は読み出されたデータを調停部64から受信する。そして、データ移動制御部62は、読み出しされたデータを一時保管する。

[0150] 次に、データ移動制御部62は、保管したデータのエラー検出を行う。エラーを検出しない場合、データ移動制御部62は、読み出したデータを破棄し、次の物理アドレスからのデータの読み出しを行う。

[0151] これに対して、エラーを検出した場合、データ移動制御部62は、エラーが検出されたデータに対してエラー訂正を行う。次に、データ移動制御部62は、読み出しに用いたチャンネル80以外のチャンネル80を管理テーブル68から選択する。そして、データ移動制御部62は、選択したチャンネル80

へのエラー訂正後のデータの書込命令を調停部 6 4 へ出力する。

[0152] 調停部 6 4 は、データ移動制御部 6 2 から受信した物理アドレス及びデータの読出命令をチャネル切替部 6 6 へ出力する。その後、調停部 6 4 は、読み出されたデータをチャネル切替部 6 6 から受信する。そして、調停部 6 4 は、読み出されたデータをデータ移動制御部 6 2 へ出力する。

[0153] その後、調停部 6 4 は、読み出したデータにエラーが検出された場合、データ移動制御部 6 2 により選択されたチャネル 8 0 へのエラー訂正後のデータの書込命令の入力を受ける。そして、調停部 6 4 は、データ移動制御部 6 2 により選択されたチャネル 8 0 へのエラー訂正後のデータの書込命令を管理テーブル制御部 6 5 へ出力する。また、調停部 6 4 は、エラー訂正後のデータをチャネル切替部 6 6 へ出力する。

[0154] 管理テーブル制御部 6 5 は、データ移動制御部 6 2 により選択されたチャネル 8 0 へのエラー訂正後のデータの書込命令の入力を調停部 6 4 から受ける。そして、管理テーブル制御部 6 5 は、指定されたチャネル 8 0 に接続されている NAND デバイス 7 0 のページの中から書き込み先のページを選択する。次に、管理テーブル制御部 6 5 は、選択したページの物理アドレスをチャネル切替部 6 6 へ通知する。その後、管理テーブル制御部 6 5 は、管理テーブル 6 8 及びアドレス変換テーブル 6 9 を更新する。

[0155] チャネル切替部 6 6 は、調停部 6 4 から指定された物理アドレスに接続する NAND - I F 6 7 に物理アドレス及びデータの読出命令を出力する。その後、チャネル切替部 6 6 は、読み出されたデータを NAND - I F 6 7 から受信する。そして、チャネル切替部 6 6 は、読み出されたデータを調停部 6 4 へ出力する。

[0156] その後、読み出したデータにエラーが検出された場合、チャネル切替部 6 6 は、エラー訂正後のデータを書き込むページの物理アドレスの入力を管理テーブル制御部 6 5 から受ける。また、チャネル切替部 6 6 は、エラー訂正後のデータの入力を調停部 6 4 から受ける。そして、チャネル切替部 6 6 は、エラー訂正後のデータの管理テーブル制御部 6 5 から受信した物理アドレ

スへの書込命令を、その物理アドレスを有するページに接続するNANDデバイス70に書き込む。

[0157] NAND-IF67は、チャンネル切替部66から読出命令を受けて、NANDデバイス70の指定された物理アドレスからデータを読み出し、チャンネル切替部66へ出力する。

[0158] また、NAND-IF67は、チャンネル切替部66から書込命令を受けて、NANDデバイス70の指定された物理アドレスへデータを書き込む。ここで、データを書き込むNAND-IF67は、読み出しに用いたチャンネル80とは異なるチャンネル80に接続している。そのため、データの書き込みは、データの読み出しとは異なるチャンネル80を用いて行われる。

[0159] 次に、図10を参照して、本実施例に係るNANDコントローラによるスクラブの処理の流れについて説明する。図10は、実施例2に係るNANDコントローラによるスクラブの処理のフローチャートである。

[0160] 管理テーブル制御部65は、移動対象検出部61からのリクエストを受けて、管理テーブル68を検索し、スクラブの実行対象のページの物理アドレスを選択する。そして、データ移動制御部62は、管理テーブル制御部65が選択した実行対象のページの物理アドレスを取得する（ステップS11）。

[0161] データ移動制御部62は、調停部64、チャンネル切替部66及びNAND-IF67を介してNANDデバイス70における指定された物理アドレスからデータを読み出し一時保管する（ステップS12）。

[0162] データ移動制御部62は、保管したデータに対してエラー検出を実行する（ステップS13）。

[0163] そして、データ移動制御部62は、読み出されたデータにおいてエラーが発生したか否かを判定する（ステップS14）。エラーが発生していない場合（ステップS14：否定）、NANDコントローラ6は、ステップS19へ進む。

[0164] これに対して、エラーが発生した場合（ステップS14：肯定）、データ

移動制御部 62 は、データを読み出したチャンネル 80 とは異なるチャンネル 80 を検索チャンネルとして管理テーブル 68 から選択する（ステップ S15）。そして、データ移動制御部 62 は、エラー訂正を行い、検索チャンネル 80 を用いたエラー訂正後のデータの書込命令を調停部 64 へ通知する。

[0165] 調停部 64 は、検索チャンネルからの予備ブロックの選択を管理テーブル制御部 65 へ指示する。管理テーブル制御部 65 は、検索チャンネルにおける予備ブロックを管理テーブル 68 から検索し、書き込み先のページの物理アドレスを取得する（ステップ S16）。そして、管理テーブル制御部 65 は、取得した物理アドレスをチャンネル切替部 66 へ通知する。

[0166] チャンネル切替部 66 は、調停部 64 から受信したエラー訂正後のデータの書き込み命令を、管理テーブル制御部 65 から指定された物理アドレスを有するページに接続する NAND-IF 67 へ出力する。NAND-IF 67 は、検索結果の予備ブロックの物理アドレスにエラー訂正後のデータを書き込む（ステップ S17）。

[0167] 管理テーブル制御部 65 は、管理テーブル 68 及びアドレス変換テーブル 69 を更新する（ステップ S18）。

[0168] 移動対象検出部 61 は、管理テーブル 68 における最終アドレスまでスクラブを実行したか否かを判定する（ステップ S19）。最終アドレスまでスクラブの実行が終わっていない場合（ステップ S19：否定）、移動対象検出部 61 は、ステップ S11 に戻る。

[0169] これに対して、最終アドレスまでスクラブの実行が終わった場合（ステップ S19：肯定）、移動対象検出部 61 は、スクラブ処理を終了する。

[0170] 以上に説明したように、本実施例に係る NAND コントローラは、スクラブにおいてデータの読み出しとエラー訂正後のデータの書き込みとで異なるチャンネルを用いる。これにより、エラーが発生したページに接続するチャンネルとは異なるチャンネルにエラー訂正後のデータを格納でき、データの安全な保管及び信頼性の向上を図ることができる。

実施例 3

- [0171] 図11は、実施例3に係るNANDコントローラのブロック図である。本実施例に係るNANDコントローラ6は、CPU601によるソフトウェアの実行により各機能を実現する。図11において、図2と同じ符号を有する各部は、特に説明のない限り同じ機能を有するものとする。
- [0172] NANDコントローラ6は、CPU601及びデバイスアクセス制御部602を有する。CPU601とデバイスアクセス制御部602は、バスで接続される。また、CPU601は、情報処理装置1のCPU3と接続される。また、CPU601は、メモリデバイス8と接続される。さらに、デバイスアクセス制御部602は、NANDデバイス70に接続される。
- [0173] メモリデバイス8には、移動対象検出部61、データ移動制御部62、調停部64、管理テーブル制御部65及びリードライト制御部63の機能を実現するプログラムを含む各種プログラムが格納されている。また、メモリデバイス8には、アドレス変換テーブル69及び管理テーブル68が格納されている。
- [0174] CPU601は、メモリデバイス8に格納されている各種プログラムを読み出し、移動対象検出部61、データ移動制御部62、調停部64、管理テーブル制御部65及びリードライト制御部63の機能を実現するプロセスを展開する。そして、CPU601は、展開した各プロセスをアドレス変換テーブル69及び管理テーブル68を用いて実行することで、移動対象検出部61、データ移動制御部62、調停部64、管理テーブル制御部65及びリードライト制御部63の各機能を実現する。
- [0175] デバイスアクセス制御部602は、CPU601とNANDデバイス70とのデータの授受を仲介する。デバイスアクセス制御部602は、図2に例示したチャンネル切替部66及びNAND-IF67A~67Dの機能を実現する。
- [0176] 以上に説明したように、CPUによりソフトウェアを実行することで各機能を実現する構成であっても、実施例1と同様に制御を行うことができ、データ移動処理で使用するチャンネルとCPUからの書込命令に使用するチャネ

ルとの競合を抑えることができ、処理効率を向上させることができる。

符号の説明

- [0177] 1 情報処理装置
- 2 a, 2 b メモリ
- 3 a, 3 b C P U
- 4 I / O ハブ
- 5 a, 5 b S S D
- 6 a, 6 b N A N D コントローラ
- 6 1 移動対象検出部
- 6 2 データ移動制御部
- 6 3 リードライト制御部
- 6 4 調停部
- 6 5 管理テーブル制御部
- 6 6 チャネル切替部
- 6 7 A ~ 6 7 D N A N D - I F
- 6 8 管理テーブル
- 6 9 アドレス変換テーブル
- 8 1 a ~ 8 1 d, 8 2 a ~ 8 2 d チャネル
- 7 1 a ~ 7 8 a, 7 1 b ~ 7 8 b N A N D デバイス
- 6 4 1 出力元選択部
- 6 4 2 検索チャネル選択部
- 6 4 3, 6 4 4 F I F O バッファ
- 6 4 5 スイッチ素子
- 6 6 1 切替制御部
- 6 6 2 スイッチ素子
- 6 6 3 a ~ 6 6 3 d F I F O バッファ

請求の範囲

- [請求項1] アクセスする経路が異なるグループに分けられた複数の記憶部と、
前記記憶部の中の第1記憶部へ接続する第1経路を経由して前記第1記憶部へ格納データを読み出し、前記記憶部の中の第2記憶部へ接続する第2経路を経由して前記第2記憶部へ読み出した前記格納データを書き込むデータ移動部と、
データの書込命令を受けて、前記記憶部の中の第3記憶部に接続する第3経路を経由して前記第3記憶部に前記書込命令で指定されたデータを書き込む書込実行部と、
前記第1経路及び前記第2経路と、前記第3経路とが異なるように前記第3記憶部を選択する選択部と
を備えたことを特徴とする情報処理装置。
- [請求項2] 前記選択部は、前記第2経路が前記第1経路と一致するように、前記第2記憶部を選択し、前記第3経路が前記第2経路と異なるように、前記第3記憶部を選択することを特徴とする請求項1に記載の情報処理装置。
- [請求項3] 前記記憶部は、格納データが移動されると無効となる複数の記憶領域に分割されており、前記記憶部内の全ての記憶領域が無効又は未使用となるとデータの消去が行われ未使用の状態となり、
前記データ移動部は、前記第1記憶部の前記記憶領域の有効な格納データを、前記第2記憶部の前記記憶領域に移動し、前記第1記憶部内の全ての前記記憶領域を無効としてデータの消去可能状態とすることを特徴とする請求項1に記載の情報処理装置。
- [請求項4] 前記記憶部は、不揮発性メモリであることを特徴とする請求項1に記載の情報処理装置。
- [請求項5] 前記データ移動部は、前記第1記憶部から前記第1経路を経由して格納データを読み出し、読み出した前記格納データのエラー検出を行い、エラーを検出した場合、読み出したデータのエラー訂正を行い、

エラー訂正したデータを前記第2記憶部へ前記第2経路を経由して書き込み、

前記選択部は、前記第1経路と前記第2経路とが異なるように前記データ移動部に第1記憶部及び前記第2記憶部を選択させる

ことを特徴とする請求項1に記載の情報処理装置。

[請求項6]

アクセス経路が異なるグループに分けられた複数のメモリの中の第1メモリにアクセスする第1アクセス経路を経由して前記第1メモリから格納データを読み出し、読み出した前記格納データを複数の前記メモリの中の第2メモリにアクセスする第2経路を経由して前記第2メモリに書き込むデータ移動部と、

データ書込命令を受けて、前記命令を複数の前記メモリの中の第3メモリにアクセスする第3経路を経由して前記第3メモリに書き込む書込実行部と、

前記第1経路及び第2経路と、前記第3経路とが異なるように前記第3メモリを選択する選択部と

を備えたことを特徴とするメモリコントローラ。

[請求項7]

アクセス経路が異なるグループに分けられた複数の記憶部を有する記憶装置の制御プログラムであって、

前記記憶部の中の第1記憶部に接続する前記第1経路及び前記記憶部の中の第2記憶部に接続する第2経路と、前記記憶部の中の第3記憶部に接続する第3経路とが異なるように前記第3記憶部を選択し、

前記第1経路を経由して前記第1記憶部から格納データを読み出し、

読み出した前記格納データを、前記第2経路を経由して前記第2記憶部へ書き込み、

データ書込命令を受けて、前記第3経路を経由して前記第3記憶部に前記書込み命令で指定されたデータを書き込む

処理をコンピュータに実行させることを特徴とする記憶装置の制御

プログラム。

[請求項8] アクセス経路が異なるグループに分けられた複数の記憶部を有する記憶装置の制御方法であって、

 前記記憶部の中の第1記憶部に接続する前記第1経路及び前記記憶部の中の第2記憶部に接続する第2経路と、前記記憶部の中の第3記憶部に接続する第3経路とが異なるように前記第3記憶部を選択し、


 前記第1経路を経由して前記第1記憶部から格納データを読み出し、

 読み出した前記格納データを、前記第2経路を経由して前記第2記憶部へ書き込み、


 データ書込命令を受けて、前記第3経路を経由して前記第3記憶部に前記書込み命令で指定されたデータを書き込む

 ことを特徴とする記憶装置の制御方法。

[図1]



[図2]




[図3]

68


チャンネル	ブロック	PageValid	TimeStamp
0	P0	0110	112
	P1	1001	113
	P2	0001	123
	P3	1011	135
	P4	1111	233
	P5	0111	445
	P6	1011	332
	P7	1000	449
	P8	1100	502
1	P0	0111	922
	P1	1111	833
	P2	1111	333
	P3	1011	445
	P4	1111	656
	P5	1111	787
	P6	0011	488
	P7	1100	300
	P8	0000	205

P


[図4]




[図5]




[図6]




[図7]




[図8]




[図9]



[図10]



[図11]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/069490

A. CLASSIFICATION OF SUBJECT MATTER

G06F13/16(2006.01)i, G06F3/06(2006.01)i, G06F12/00(2006.01)i, G06F12/16(2006.01)i, G06F13/14(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G06F13/16, G06F3/06, G06F12/00, G06F12/16, G06F13/14

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2012-203508 A (Toshiba Corp.), 22 October 2012 (22.10.2012), paragraphs [0007] to [0014], [0031] to [0032]; fig. 1, 2 & US 2012/0246383 A1	1-8
A	JP 2012-514808 A (Micron Technology, Inc.), 28 June 2012 (28.06.2012), paragraphs [0021] to [0025], [0030] to [0038]; fig. 3 & WO 2010/080141 A2 & US 2010/0174851 A1 & US 2013/0219113 A1	1-8

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
25 September, 2014 (25.09.14)

Date of mailing of the international search report
07 October, 2014 (07.10.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. G06F13/16(2006.01)i, G06F3/06(2006.01)i, G06F12/00(2006.01)i, G06F12/16(2006.01)i,
G06F13/14(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. G06F13/16, G06F3/06, G06F12/00, G06F12/16, G06F13/14

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 4 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 4 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 4 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2012-203508 A（株式会社東芝）2012.10.22, 段落【0007】 －【0014】，段落【0031】－【0032】，【図1】，【図2】 & US 2012/0246383 A1	1－8
A	JP 2012-514808 A（マイクロン テクノロジー， インク．） 2012.06.28, 段落【0021】－【0025】，段落【0030】－ 【0038】，【図3】 & WO 2010/080141 A2 & US 2010/0174851 A1 & US 2013/0219113 A1	1－8

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 5 . 0 9 . 2 0 1 4

国際調査報告の発送日

0 7 . 1 0 . 2 0 1 4

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

酒井 恭信

電話番号 03-3581-1101 内線 3565

5 U

9 1 9 0