



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2012-0028915
(43) 공개일자 2012년03월23일

(51) 국제특허분류(Int. Cl.)
G06F 17/00 (2006.01) G06F 17/16 (2006.01)
G06F 17/14 (2006.01)
(21) 출원번호 10-2011-7029636
(22) 출원일자(국제) 2010년05월11일
심사청구일자 없음
(85) 번역문제출일자 2011년12월09일
(86) 국제출원번호 PCT/US2010/034335
(87) 국제공개번호 WO 2010/132411
국제공개일자 2010년11월18일
(30) 우선권주장
61/177,090 2009년05월11일 미국(US)

(71) 출원인
아키타 블루, 인크.
미국 03049 뉴햄프셔주 홀리스 피.오.박스 687
(72) 발명자
버친, 그레고리
미국 05482 버몬트주 쉘번 메이플우드 드라이브 215
(74) 대리인
백만기, 양영준, 정은진


전체 청구항 수 : 총 30 항

(54) 발명의 명칭 **임의의 신호의 쌍으로부터 공통 및 고유 구성요소의 추출**


(57) 요약

디지털 신호 프로세싱 시스템 및 방법은 2개의 시간 도메인 신호를 주파수 도메인으로 변환한다. 주파수 도메인 데이터에 대하여 벡터 연산이 수행되어 입력 신호 중의 하나에 고유한 신호 구성요소가 출력 신호의 하나로 라우팅되고 입력 신호의 다른 하나에 고유한 신호 구성요소가 출력 신호의 다른 하나로 라우팅되고 양 신호에 공통인 신호 구성요소가 제3 출력 신호 및 선택적으로 제4 출력 신호로 라우팅된다. 주파수 도메인 출력 신호는 시간 도메인으로 다시 변환되어 동등한 수의 출력 데이터 신호를 형성한다. 벡터 연산은 입력 데이터의 모든 정보 내용을 보존하는 방식으로 수행된다.

대표도



도 1a



도 1b

특허청구의 범위

청구항 1

임의의(arbitrary) 제1 시간 도메인 입력 신호 및 임의의 제2 시간 도메인 입력 신호로부터 다수의 시간 도메인 신호를 생성하기 위한 디지털 신호 프로세싱 방법으로서,

(a) 시간 도메인에서 주파수 도메인으로의 변환(time-domain to frequency-domain transform)을 상기 제1 입력 신호 및 상기 제2 입력 신호에 적용하여, 복수의 주파수의 각각에서, 상기 제1 입력 신호 및 상기 제2 입력 신호가 벡터 쌍으로 표현되도록 하는 단계;

(b) 상기 단계(a)에서 발생된 벡터 쌍들을 3개의 유도 벡터(derived vector), 즉 상기 제1 입력 신호에 고유한 신호 내용을 나타내는 제1 고유 벡터, 상기 제2 입력 신호에 고유한 신호 내용을 나타내는 제2 고유 벡터, 및 상기 제1 입력 신호 및 상기 제2 입력 신호에 공통인 신호 내용을 나타내는 공통 벡터로 수학적으로 분해(mathematically resolving)하여, 상기 제1 고유 벡터와, 상기 공통 벡터의 절반의 벡터 합이 상기 제1 입력 벡터와 동일하게 되도록 하고, 상기 제2 고유 벡터와, 상기 공통 벡터의 나머지 반의 벡터 합이 상기 제2 입력 벡터와 동일하게 되도록 하는 단계; 및

(c) 주파수 도메인에서 시간 도메인으로의 변환(frequency-domain to time-domain transform)을 상기 단계(b)에서 발생된 유도 벡터에 적용하여, 제1 고유 출력 시간 도메인 신호, 제2 고유 출력 시간 도메인 신호 및 공통 출력 시간 도메인 신호를 생성하는 단계 - 상기 출력 신호는, 또 다른 신호 프로세싱 장치에서 추가로 비교, 분석, 조작 및/또는 검출될 때 및/또는 오실로스코프 또는 다른 신호 디스플레이 장치 상에서 사람이 인식가능한 형태로 렌더링될 때, 함께, 입력 신호 쌍이 유사하거나 상이한 정도를 나타내거나, 또는 입력 신호들의 구성요소들의 도달 방향(directions-of-arrival)을 나타냄 -

를 포함하는 디지털 신호 프로세싱 방법.

청구항 2

제1항에 있어서, 상기 제1 고유 벡터, 상기 제2 고유 벡터 및 상기 공통 벡터의 각각은 2차원인 디지털 신호 프로세싱 방법.

청구항 3

제2항에 있어서, 상기 단계(a)에서, 상기 제1 입력 신호 및 제2 입력 신호를 나타내는 벡터들의 구성요소들은 실수 및 허수를 나타내는 디지털 신호 프로세싱 방법.

청구항 4

제2항에 있어서, 상기 단계(a)에서, 상기 제1 입력 신호 및 제2 입력 신호를 나타내는 벡터들의 구성요소들은 위상각 및 크기를 나타내고, 상기 단계(b)는, 각 벡터 쌍에 대하여 공통 벡터를 생성하는 단계를 포함하며, 이 공통 벡터는, 이 공통 벡터의 방향으로 연장하는 단위 벡터 상에, 상기 벡터 쌍의 위상각들 중의 하나의 위상각을 갖고 상기 벡터 쌍 중 더 짧은 벡터의 수직 투영(perpendicular projection)의 길이의 배수와 동일한 크기를 갖는, 디지털 신호 프로세싱 방법.

청구항 5

제4항에 있어서, 상기 단계(b)는, 각 벡터 쌍에 대하여 공통 벡터를 생성하는 단계를 더 포함하며, 이 공통 벡터는, 이 공통 벡터의 방향으로 연장하는 단위 벡터 상에, 상기 벡터 쌍의 위상각들의 평균과 동일한 위상각을 갖고 상기 벡터 쌍 중 더 짧은 벡터의 수직 투영의 길이의 2배와 동일한 크기를 갖는, 디지털 신호 프로세싱 방법.

청구항 6

제5항에 있어서, 제1 입력 벡터는 상기 제1 입력 신호를 나타내고 제2 입력 벡터는 상기 제2 입력 신호를 나타내고, 상기 단계(b)는, 벡터 연산을 이용하여 상기 제1 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제1 고유 벡터를 생성하는 단계, 및 벡터 연산을 이용하여 상기 제2 입력 벡터로부터 상기 공통 벡터의 절반을

감산함으로써 제2 고유 벡터를 생성하는 단계를 포함하는 디지털 신호 프로세싱 방법.

청구항 7

제4항에 있어서, 상기 단계(b)는, 각 벡터 쌍에 대하여 공통 벡터를 생성하는 단계를 포함하며, 이 공통 벡터는, 이 공통 벡터의 방향으로 연장하는 단위 벡터 상에, 상기 벡터 쌍을 포함하는 2개의 벡터의 합인 벡터의 위상각과 동일한 위상각을 갖고 상기 벡터 쌍 중 더 짧은 벡터의 수직 투영의 길이의 2배와 동일한 크기를 갖는, 디지털 신호 프로세싱 방법.

청구항 8

제7항에 있어서, 제1 입력 벡터는 상기 제1 입력 신호를 나타내고 제2 입력 벡터는 상기 제2 입력 신호를 나타내고, 상기 단계(b)는, 벡터 연산을 이용하여 상기 제1 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제1 고유 벡터를 생성하는 단계, 및 벡터 연산을 이용하여 상기 제2 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제2 고유 벡터를 생성하는 단계를 포함하는 디지털 신호 프로세싱 방법.

청구항 9

제4항에 있어서, 상기 단계(b)는, 각 벡터 쌍에 대하여 공통 벡터를 생성하는 단계를 포함하며, 이 공통 벡터는, 이 공통 벡터의 방향으로 연장하는 단위 벡터 상에, 상기 벡터 쌍을 포함하는 벡터들 중의 하나의 벡터의 위상각과 동일한 위상각을 갖고 상기 벡터 쌍 중 더 짧은 벡터의 수직 투영의 길이의 2배와 동일한 크기를 갖는, 디지털 신호 프로세싱 방법.

청구항 10

제9항에 있어서, 제1 입력 벡터는 상기 제1 입력 신호를 나타내고 제2 입력 벡터는 상기 제2 입력 신호를 나타내고, 상기 단계(b)는, 벡터 연산을 이용하여 상기 제1 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제1 고유 벡터를 생성하는 단계, 및 벡터 연산을 이용하여 상기 제2 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제2 고유 벡터를 생성하는 단계를 포함하는 디지털 신호 프로세싱 방법.

청구항 11

제1항에 있어서, 제1 입력 벡터는 상기 제1 입력 신호를 나타내고 제2 입력 벡터는 상기 제2 입력 신호를 나타내고, 상기 단계(b)는, 적어도 일부의 주파수에 대하여, 상기 공통 벡터의 생성 전에 상기 제2 입력 벡터에 상기 제1 입력 벡터의 소정 부분을 더하는 단계, 및 상기 공통 벡터의 생성 전에 상기 제1 입력 벡터에 상기 제2 입력 벡터의 소정 부분을 더하는 단계를 더 포함하는 디지털 신호 프로세싱 방법.

청구항 12

제1항에 있어서, 상기 단계(b)는, 적어도 일부의 주파수에 대하여, 상기 제1 및 제2 고유 벡터를 생성하기 전에 먼저 상기 공통 벡터를 생성하고 상기 공통 벡터에 스케일 팩터를 곱하는 단계를 더 포함하는 디지털 신호 프로세싱 방법.

청구항 13

제1항에 있어서, 상기 단계(a)에서, 상기 벡터 쌍의 제1 입력 벡터는 상기 제1 입력 신호를 나타내고 제2 입력 벡터는 상기 제2 입력 신호를 나타내고, 상기 방법은, 상기 단계(c) 전에, 상기 제1 및 제2 고유 벡터 및 상기 공통 벡터를 프로세싱하여 상기 공통 벡터의 절반과 동일한 공통 동상(inphase) 벡터, 상기 제1 고유 벡터 및 상기 제2 고유 벡터의 네가티브 중 더 짧은 것과 동일한 공통 직각 위상 벡터, 상기 제1 입력 벡터 마이너스 상기 공통 동상 벡터 마이너스 상기 공통 직각 위상 벡터와 동일한 제1 초과(excess) 벡터, 및 상기 제2 입력 벡터 마이너스 상기 공통 동상 벡터 플러스 상기 공통 직각 위상 벡터와 동일한 제2 초과 벡터를 생성하는 단계를 더 포함하는 디지털 신호 프로세싱 방법.

청구항 14

제1항에 있어서, 상기 단계(a)에서, 상기 벡터 쌍의 제1 입력 벡터는 상기 제1 입력 신호를 나타내고 제2 입력 벡터는 상기 제2 입력 신호를 나타내고, 상기 단계(b)는, 상기 단계(a)에서 발생된 벡터 쌍들을 수학적으로 분해하여 상기 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터의 벡터 합이 정확하게 상기 제1 입력 벡터 및 제2 입

력 벡터의 벡터 합과 동일하게 되도록 함으로써 상기 복수의 주파수의 각각에서 정보 내용을 보존(preserving)하는 단계를 포함하는 디지털 신호 프로세싱 방법.

청구항 15

제1항에 있어서, 상기 단계(a)에서, 상기 벡터 쌍의 제1 입력 벡터는 상기 제1 입력 신호를 나타내고 제2 입력 벡터는 상기 제2 입력 신호를 나타내고, 상기 단계(b)는, 상기 단계(a)에서 발생된 벡터 쌍들을 수학적으로 분해하여 상기 공통 벡터의 절반과 상기 제1 고유 벡터의 벡터 합이 정확하게 상기 제1 입력 벡터와 동일하게 되도록 하고, 상기 공통 벡터의 절반과 상기 제2 고유 벡터의 벡터 합이 정확하게 상기 제2 입력 벡터와 동일하게 되도록 함으로써, 상기 복수의 주파수의 각각에서 정보 내용을 보존하는 단계를 포함하는 디지털 신호 프로세싱 방법.

청구항 16

디지털 신호 프로세싱 장치 - 상기 디지털 신호 프로세싱 장치는, 또 다른 신호 프로세싱 장치에서 비교, 분석, 조작 및/또는 검출될 수 있고/있거나 임의의 제1 디지털 시간 도메인 입력 신호 및 임의의 제2 디지털 시간 도메인 입력 신호로부터 사람이 인식가능한 형태로 오실로스코프 또는 다른 신호 디스플레이 장치 상에 렌더링되는 다수의 시간 도메인 신호를 생성함 - 로서,

메모리;

상기 제1 입력 신호에 응답하여, 복수의 주파수의 각각에서 상기 제1 입력 신호를 나타내는 제1 입력 벡터를 생성하고, 상기 제2 입력 신호에 응답하여 상기 복수의 주파수의 각각에서 상기 제2 입력 신호를 나타내는 제2 입력 벡터를 생성하고, 상기 제1 입력 벡터 및 상기 제2 입력 벡터를 상기 메모리에 저장하는, 시간 도메인에서 주파수 도메인으로의 변환기(time-domain to frequency-domain transform);

상기 복수의 주파수의 각각에서, 상기 메모리로부터 그 주파수에 대응하는 제1 입력 벡터 및 제2 입력 벡터를 검색하고, 제1 입력 벡터와 제2 입력 벡터를 3개의 유도 벡터, 즉 상기 제1 입력 신호에 고유한 신호 내용을 나타내는 제1 고유 벡터, 상기 제2 입력 신호에 고유한 신호 내용을 나타내는 제2 고유 벡터, 및 상기 제1 입력 신호 및 상기 제2 입력 신호에 공통인 신호 내용을 나타내는 공통 벡터로 수학적으로 분해하여, 상기 제1 고유 벡터와, 상기 공통 벡터의 절반의 벡터 합이 상기 제1 입력 벡터와 동일하게 되도록 하고, 상기 제2 고유 벡터와, 상기 공통 벡터의 나머지 절반의 벡터 합이 상기 제2 입력 벡터와 동일하게 되도록 하는 벡터 분해기(vector resolver); 및

상기 제1 고유 벡터들에 응답하여 제1 고유 출력 시간 도메인 신호를 생성하고 상기 제2 고유 벡터들에 응답하여 제2 고유 출력 시간 도메인 신호를 생성하고 상기 공통 벡터들에 응답하여 공통 출력 시간 도메인 신호를 생성하는, 주파수 도메인에서 시간 도메인으로의 변환기(frequency-domain to time-domain transform)

를 포함하는 디지털 신호 프로세싱 장치.

청구항 17

제16항에 있어서, 상기 제1 고유 벡터, 상기 제2 고유 벡터 및 상기 공통 벡터의 각각은 2차원인 디지털 신호 프로세싱 장치.

청구항 18

제17항에 있어서, 상기 시간 도메인에서 주파수 도메인으로의 변환기는 실수 및 허수를 나타내는 구성요소들을 갖는 제1 입력 벡터 및 제2 입력 벡터를 생성하는 디지털 신호 프로세싱 장치.

청구항 19

제17항에 있어서, 상기 시간 도메인에서 주파수 도메인으로의 변환기는 위상각 및 크기를 나타내는 구성요소들을 갖는 제1 입력 벡터 및 제2 입력 벡터를 생성하고, 상기 벡터 분해기는, 각각의 주파수에서 공통 벡터를 생성하며, 이 공통 벡터는, 이 공통 벡터의 방향으로 연장하는 단위 벡터 상에, 상기 제1 입력 벡터 및 상기 제2 입력 벡터의 위상각들 중의 하나의 위상각을 갖고 상기 제1 입력 벡터와 상기 제2 입력 벡터 중 더 짧은 벡터의 수직 투영의 길이의 배수와 동일한 크기를 갖는, 디지털 신호 프로세싱 장치.

청구항 20

제19항에 있어서, 상기 벡터 분해기는, 각각의 주파수에서 공통 벡터를 생성하며, 이 공통 벡터는, 이 공통 벡터의 방향으로 연장하는 단위 벡터 상에, 상기 제1 입력 벡터 및 상기 제2 입력 벡터의 위상각들의 평균과 동일한 위상각을 갖고 상기 제1 입력 벡터와 상기 제2 입력 벡터 중 더 짧은 벡터의 수직 투영의 길이의 2배와 동일한 크기를 갖는, 디지털 신호 프로세싱 장치.

청구항 21

제20항에 있어서, 상기 벡터 분해기는, 벡터 연산을 이용하여 상기 제1 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제1 고유 벡터를 생성하고, 벡터 연산을 이용하여 상기 제2 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제2 고유 벡터를 생성하는 디지털 신호 프로세싱 장치.

청구항 22

제19항에 있어서, 상기 벡터 분해기는, 각 주파수에서 공통 벡터를 생성하며, 이 공통 벡터는, 이 공통 벡터의 방향으로 연장하는 단위 벡터 상에, 상기 제1 입력 벡터 및 상기 제2 입력 벡터의 합과 동일한 벡터의 위상각과 동일한 위상각을 갖고 상기 제1 입력 벡터 및 제2 입력 벡터 중 더 짧은 벡터의 수직 투영의 길이의 배수와 동일한 크기를 갖는, 디지털 신호 프로세싱 장치.

청구항 23

제22항에 있어서, 상기 벡터 분해기는, 벡터 연산을 이용하여 상기 제1 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제1 고유 벡터를 생성하고, 벡터 연산을 이용하여 상기 제2 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제2 고유 벡터를 생성하는 디지털 신호 프로세싱 장치.

청구항 24

제19항에 있어서, 상기 벡터 분해기는, 각 주파수에서 공통 벡터를 생성하며, 이 공통 벡터는, 이 공통 벡터의 방향으로 연장하는 단위 벡터 상에, 상기 제1 입력 벡터 및 상기 제2 입력 벡터 중의 하나의 위상각과 동일한 위상각을 갖고 상기 제1 입력 벡터 및 상기 제2 입력 벡터 중 더 짧은 벡터의 수직 투영의 길이의 배수와 동일한 크기를 갖는, 디지털 신호 프로세싱 장치.

청구항 25

제24항에 있어서, 상기 벡터 분해기는, 벡터 연산을 이용하여 상기 제1 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제1 고유 벡터를 생성하고, 벡터 연산을 이용하여 상기 제2 입력 벡터로부터 상기 공통 벡터의 절반을 감산함으로써 제2 고유 벡터를 생성하는 디지털 신호 프로세싱 장치.

청구항 26

제16항에 있어서, 상기 벡터 분해기는, 적어도 일부의 주파수에 대하여, 상기 공통 벡터의 생성 전에 상기 제2 입력 벡터에 상기 제1 입력 벡터의 소정 부분을 더하고, 상기 공통 벡터의 생성 전에 상기 제1 입력 벡터에 상기 제2 입력 벡터의 소정 부분을 더하는 디지털 신호 프로세싱 장치.

청구항 27

제16항에 있어서, 상기 벡터 분해기는, 적어도 일부의 주파수에 대하여, 상기 제1 및 제2 고유 벡터를 생성하기 전에 먼저 상기 공통 벡터를 생성하고 상기 공통 벡터에 스케일 팩터를 곱하는 디지털 신호 프로세싱 장치.

청구항 28

제16항에 있어서, 상기 벡터 분해기는, 상기 제1 및 제2 고유 벡터 및 상기 공통 벡터를 추가로 프로세싱하여 상기 공통 벡터의 절반과 동일한 공통 동상(inphase) 벡터, 상기 제1 고유 벡터 및 상기 제2 고유 벡터의 네가티브 중 더 짧은 것과 동일한 공통 직각 위상 벡터, 상기 제1 입력 벡터 마이너스 상기 공통 동상 벡터 마이너스 상기 공통 직각 위상 벡터와 동일한 제1 초과 벡터, 및 상기 제2 입력 벡터 마이너스 상기 공통 동상 벡터 플러스 상기 공통 직각 위상 벡터와 동일한 제2 초과 벡터를 생성하는 메커니즘을 포함하는 디지털 신호 프로세싱 장치.

청구항 29

제16항에 있어서, 상기 벡터 분해기는, 상기 제1 입력 벡터 및 상기 제2 입력 벡터를 수학적으로 분해하여 상기 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터의 벡터 합이 정확하게 상기 제1 입력 벡터 및 제2 입력 벡터의 벡터 합과 동일하게 되도록 함으로써 상기 복수의 주파수의 각각에서 정보 내용을 보존하는 디지털 신호 프로세싱 장치.

청구항 30

제16항에 있어서, 상기 벡터 분해기는, 상기 제1 입력 벡터 및 상기 제2 입력 벡터를 수학적으로 분해하여 상기 공통 벡터의 절반과 상기 제1 고유 벡터의 벡터 합이 정확하게 상기 제1 입력 벡터와 동일하게 되도록 하고, 상기 공통 벡터의 절반과 상기 제2 고유 벡터의 벡터 합이 정확하게 상기 제2 입력 벡터와 동일하게 되도록 함으로써, 상기 복수의 주파수의 각각에서 정보 내용을 보존하는 디지털 신호 프로세싱 장치.

명세서

배경 기술

[0001] 많은 애플리케이션에서, 신호 간의 유사성 및 차이점을 결정하는 것이 유용하다. 2개의 신호는 많은 부분이 공통이거나(포지티브하게 상관되거나) 많이 공통하지 않다(상관하지 않거나 네가티브하게 상관된다). 이들 진폭은 유사하거나 상이하다. 임의의 확실한 애플리케이션은, 다수의 오디오 채널이 분리되거나 결합되어야 할 때의 오디오 신호 분해 및 재구성, 상이한 노이즈 또는 간섭 환경에서 동일한 신호의 다수의 버전이 이용가능할 때의 노이즈 또는 간섭 감소, 상이한 위상각 만큼 시프트되거나 상이한 시간량 만큼 지연되는 동일한 신호의 다수의 버전이 이용가능할 때의 시간 정렬 또는 위상 정렬을 포함한다. 일반적으로, 이들 애플리케이션은 2개의 신호가 유사하고 및/또는 상이한 정도의 측정치가 유용하거나 유사성 또는 차이점을 나타내는 실제 신호가 유용한 임의의 상황을 포함한다.

[0002] 종래에, 전체 대역폭 또는 거의 그러한 신호에 대한 이러한 속성이 연구된다.

[0003] 개요

[0004] 본 발명에 따른 디지털 신호 프로세싱 장치는, 임의의 2개의 입력 신호를 수신하고, 신호의 각각으로부터의 데이터에 가역 변환(이산 푸리에 변환 등)을 적용하여 각각이 주파수 도메인 내의 2차원 벡터의 세트로 표현되도록 하고, 주파수 별로 2개의 신호 벡터 세트를 비교하고, 각 주파수에서 2개의 신호 벡터를 3개의 새로운 벡터, 즉, 제1 입력 신호에 고유한 신호 내용을 나타내는 벡터, 제2 입력 신호에 고유한 신호 내용을 나타내는 벡터 및 양 입력 신호에 공통인 신호 내용을 나타내는 벡터로 수학적으로 분해하고, 분해된 3개의 벡터의 각각에 역 변환(역 이산 푸리에 변환 등)을 적용하여 제1 고유 신호, 제2 고유 신호 및 공통 신호에 대한 시간 도메인 데이터를 나타내도록 할 수 있다. 이 벡터 분해는 정보 내용을 보존하는 방식으로 수행되어, 2개의 입력 벡터의 벡터 합이 3개의 유도 출력 벡터의 벡터 합과 정확하게 동일하게 되도록 하고, 제1 입력 벡터가 제1 고유 출력 벡터와 공통 출력 벡터의 절반의 벡터 합과 정확하게 동일하게 되도록 하고, 제2 입력 벡터가 제2 고유 출력 벡터와 공통 출력 벡터의 절반의 벡터 합과 정확하게 동일하게 되도록 한다.

[0005] 본 발명에 따른 디지털 신호 프로세싱 장치는, 선택적으로, 상술한 출력 벡터 세트를 4개의 출력 벡터 세트, 즉, 제1 입력 신호에 고유한 신호 내용을 나타내는 제1 벡터, 제2 입력 신호에 고유한 신호 내용을 나타내는 제2 벡터, 양 입력 신호에 공통인 신호 내용을 나타내고 동일한 위상각을 갖는 제3 벡터 및 양 입력 신호에 공통인 내용을 나타내지만 제3 출력 신호와 직교한 위상각을 갖는 제4 벡터로 더 분해하고, 분해된 4개의 벡터 세트의 각각에 역변환(역 이산 푸리에 변환 등)을 적용하여 제1 초과, 제2 초과, 공통 동상 및 공통 직각 위상 신호에 대한 시간 도메인 데이터를 나타내도록 할 수 있다. 이 벡터 분해는 정보 내용을 보존하는 방식으로 수행되어, 2개의 입력 벡터의 합은 2개의 유도 "초과" 출력 벡터의 합 및 2개의 유도 "공통" 출력 벡터의 합의 2배와 정확하게 동일하게 되도록 하고, 제1 입력 벡터는 제1 초과 출력 벡터와 공통 동상 출력 벡터와 공통 직각 위상 벡터의 합과 정확하게 동일하게 되도록 하고, 제2 입력 벡터는 제2 초과 벡터와 공통 동상 출력 벡터와 공통 직각 위상 벡터의 네가티브의 합과 정확하게 동일하게 되도록 한다.

[0006] 또한, 이 장치는 원형 대 선형 콘볼루션 고려사항, 데이터 테이퍼링(tapering) 윈도우, 중첩 및 합산 기술, 시간 변화 필터링 등에 대하여 변환 기반 필터링을 위한 표준 신호 프로세싱 실행의 적용에 의해 데이터의 연속

스트림에 대하여 이러한 연산을 수행할 수 있다.

도면의 간단한 설명

[0007] 본 발명은 다양한 구성요소 및 구성요소의 배열 및 다양한 단계 및 단계의 배열에서 구체화된다. 도면은 바람직한 실시예를 설명하기 위한 것이며, 본 발명을 제한하는 것이 아니다.

도 1은 본 발명에 따라 구성되는 디지털 신호 프로세싱 시스템의 블록도.

도 2는 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 일반적인 그래프를 나타내는 도면.

도 3은 공통 벡터의 위상각이 제1 입력 벡터 및 제2 입력 벡터의 위상각 간의 중간으로 제한되는 특정한 경우에 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

도 4는 공통 벡터의 위상각이 제1 입력 벡터와 제2 입력 벡터의 벡터 합의 위상각과 동일하게 제한된 특정한 경우에 대한 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

도 5는 공통 벡터가 제1 입력 벡터와 제2 입력 벡터의 벡터합의 일정한 "K"배와 동일하고, 제1 고유 벡터가 제1 입력 벡터의 일정한 "1-K"배와 동일하고, 제2 고유 벡터가 제2 입력 벡터의 일정한 "1-K"배와 동일한 특정한 경우에 대한 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

도 6은 공통 벡터와 제1 고유 벡터 간의 각도 및 공통 벡터 및 제2 고유 벡터 간의 각도가 60° 로 제한되는 특정한 경우에 대한 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

도 7은 제1 고유 벡터가 제2 고유 벡터의 네가티브로 제한되는 특정한 경우에 대한 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

도 8은 2개의 입력 벡터 중 더 짧은 벡터가 더 긴 벡터에 투영되는 특정한 경우에 대한 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

도 9는 제1 입력 신호 내용의 일부를 제2 입력 신호로 이동 및 그 반대로 함으로써 공통 벡터의 상대 내용이 인공으로 증가되는 특정한 경우에 대한 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

도 10은 제1 고유 벡터 및 제2 고유 벡터를 추출하기 전에 제로 및 1 간의 인자에 의해 공통 벡터를 스케일링함으로써 공통 벡터의 상대 내용이 인공으로 감소되는 특정한 경우에 대한 공통 벡터, 제1 고유 벡터 및 제2 고유 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

도 11은 공통 동상(inphase) 벡터의 위상각이 제1 입력 벡터 및 제2 입력 벡터의 벡터 합의 위상각과 동일하게 제한되는 특정한 경우에 대한 공통 동상 벡터, 공통 직각 위상(quadrature) 벡터, 제1 초과(excess) 벡터 및 제2 초과 벡터로의 제1 입력 벡터 및 제2 입력 벡터의 분해의 그래프를 나타내는 도면.

발명을 실시하기 위한 구체적인 내용

[0008] 본 발명은 다수의 실시예를 참조하여 도시하고 설명하였지만, 당업자는 첨부된 청구범위에 의해 정의된 바와 같이 본 발명의 사상 및 범위를 벗어나지 않은 한도 내에서 다양한 변형이 가능함을 인식할 것이다.

[0009] 본 발명은 일반적으로 공통으로 공유하는 신호 구성요소 및 각각에 고유한 구성요소를 결정하기 위하여 서로에 대한 임의의 또는 미지의 관계를 갖는 신호 쌍의 분석에 관한 것이다. 그러나, 이러한 신호와 관련된 적어도 일부의 채널이 분석을 위해 쌍을 이루는 것으로 간주될 수 있다면, 멀티채널 또는 멀티트랙 신호의 모든 방식과 결합하여 채용될 수 있다.

[0010] 여기에서 사용되는 바와 같이, "임의의 시간 도메인 신호"라는 용어는 선형 또는 각 움직임, 진동, 가속도, 속도, 위치 또는 모멘텀 센서; 거리, 방향, 각도 또는 방위 센서; 크기, 두께, 깊이, 볼륨, 형상, 기하학 또는 구성 센서; 온도, 압력 또는 힘 트랜스듀서; 전자기 수신기; 전기 또는 자기 센서; 파티클 검출기; 주파수, 주기,

스펙트럼, 위상, 변조 또는 왜곡 검출기; 노이즈 또는 엔트로피 검출기; 질량, 밀도 또는 화학 구성 센서; 경도 또는 거칠기 또는 열적 전기적 도전성 또는 히스테리시스 등의 물리적 특성의 지시기; 반사율, 투과성, 흡수성, 굴절성 또는 편광 검출기; 전압, 전류, 저항, 커패시턴스, 인덕턴스 또는 임피던스 센서; 물질의 상태 또는 물질의 위상 검출기; 등의 신호 발생 또는 획득 장치에 의해 생성되거나 포착된 신호를 의미하고, 쌍은 제1 입력 디지털 시간 도메인 신호 및 제2 입력 디지털 시간 도메인 신호로 구성된다.

- [0011] 임의의 입력 신호를 이용하는 형태에서, 본 발명은 주파수 도메인 내의 2개의 입력 신호를 비교하고, 신호 정보를 벡터 의미에서 "제1 고유", "공통" 및 "제2 고유" 신호 구성요소로 분해하거나, "제1 초과", "공통 동상", "공통 직각 위상" 및 "제2 초과" 신호 구성요소로 분해함으로써 공통 및 고유 신호 구성요소의 결정에 관한 것이다. 이 바람직한 형태에서, 본 발명은, 2개의 임의의 입력 신호 간의 유사성이 공통으로 공유하는 동상 신호 구성요소 및 선택적으로 공통으로 공유하는 직각 위상 신호 구성요소에 의해 표현될 수 있고, 2개의 임의의 입력 신호 간의 차이는 공통으로 공유하지 않는 신호 구성요소에 의해 표현될 수 있다는 가정을 이용한다.
- [0012] 다른 상황에서, 본 발명은 도달 방향의 지시를 제공할 수 있고; 제1 입력 신호 내에서만 나타나는 신호 구성요소가 일 방향으로부터 도달한 것으로 공지되고 제 2 입력 신호 내에서만 나타나는 구성요소가 다른 방향으로부터 도달한 것으로 공지되면, 양 입력 신호에서 동일하게 나타나는 구성요소는 본 발명의 의해 추출되어 입력 방향 사이의 "중간" 방향으로부터 도달한 것으로 여겨질 수 있고, 양 입력 신호에서 동일하지 않게 나타나는 구성요소는 본 발명의 의해 추출되어 제1 및 제2 입력 방향 사이의 방향으로부터 비례적으로 도달한 것으로 여겨질 수 있다.
- [0013] 예시적인 실시예에서, 본 발명을 실행하는 퍼스널 컴퓨터 등의 컴퓨터 기반 정보 핸들링 시스템 상에서의 구현의 간략화된 블록도가 도 1에 도시된다. 다음에서 설명할 퍼스널 컴퓨터 장치의 소자의 모두는 종래에 본 기술에 잘 알려진 것이며 본 발명을 설명하기 위하여 기재되며, 하드웨어, 소프트웨어 또는 그 임의의 조합의 계산을 위한 다른 배열이 본 발명에서 이용될 수 있다.
- [0014] 예를 들어, 소정의 실시예에서, 범용 중앙 처리 장치는 디지털 신호 프로세싱 기능을 수행하는데 사용될 수 있다. 다른 실시예에서, 프로세싱은 하나 이상의 전용 프로세서를 채용하여 수행될 수 있다. 다른 실시예에서, 특수 목적 디지털 신호 프로세서는 디지털 신호의 계산 집중 프로세싱을 수행하기 위하여 채용될 수 있고, 범용 중앙 처리 장치는 임의의 추가의 프로세싱 및/또는 프로세싱된 신호 표시를 전자 메모리 또는 다른 디지털 저장 매체에 저장하는데 사용된다. 다른 실시예에서, 프로세싱 기능은, 예를 들어, ASIC(application-specific integrated circuit), PLD(programmable logic device), FPGA(field programmable gate array) 등에서 실현될 수 있는 전용 컴퓨팅 장치, 하드웨어 로직 또는 유한 상태 머신을 전체적으로 또는 부분적으로 채용하여 구현될 수 있다.
- [0015] 다수의 프로세서 또는 프로세싱 장치의 사용이 고려되지만, 사용의 편의를 위하여, "프로세서"라는 용어는, 프로그램 또는 소프트웨어 로직 또는 하드웨어 로직에서 구현되든 간에 프로세싱 기능, 모듈 또는 서브루틴을 포함하는 것으로 의도되며, 다수의 프로세서에 대한 참조는 공통 하드웨어에서 공유되거나 구현되는 이러한 다수의 프로세싱 기능, 모듈 또는 서브루틴을 포함한다.
- [0016] 2개의 디지털 시간 도메인 입력 신호(1a 및 1b)는 장치의 입력(2)에서 수신된다. 이들 신호는 멀티채널 또는 멀티트랙 신호의 개별 부분이거나 임의의 또는 미지의 또는 모호한 내용일 수 있다. 이들 신호는 디지털 데이터로서 컴퓨터 하드 드라이브 또는 디지털 자기 테이프 등의 대용량 저장 장치 상에 저장되거나 임의의 종래의 디지털 신호 프로세싱 장치를 통해 전달되거나 아날로그/디지털 변환기의 출력으로부터 직접 얻어질 수 있다.
- [0017] 디지털 데이터는 파형 메모리(3 및 4)로 전달되고, 데이터는 변환 계산(5 및 6) 내의 포인트의 수에 대응하는 다수의 메모리 위치에 순차적으로 할당되어 기입된다.
- [0018] 당업자는, 데이터의 프리프로세싱 및/또는 포스트프로세싱이 필요하고, 주어진 변환에 포함된 데이터 포인트와 이전의 변환(들)에 포함된 데이터 포인트 간의 임의의 중첩이 바람직하고, 예지 효과를 피하기 위하여 출력 신호 추출이 수행되기 전 및 후에 시간 도메인 데이터로의 데이터 테이퍼링 윈도우(data-tapering window)의 적용이 바람직하고, 입력 시간 도메인 데이터의 제로 패딩이 순환 콘볼루션 효과를 피하기 위하여 필요할 수 있고, 변환 도메인 필터링을 위한 표준 신호 프로세싱 실행[4]을 나타낸다는 것을 인식할 것이다.
- [0019] 원형의 바람직한 실시예에서, 신호 파라미터는 양 입력 신호(1a 및 1b)에서 동일하고: 샘플링 속도는 44100 Hz 이고, 정수 입력 데이터는 부동 소수점으로 변환되고, 변환은 하나의 변환으로부터 다음 변환으로 8192개의 데이터 포인트의 중첩으로 길이 32768를 가지며, "기존의" 데이터와 "새로운" 데이터 간의 이은 부분(splice)을

중심으로 전체 폭(16384)의 상승 코사인 입력 데이터 테이퍼링 윈도우가 각 끝 상의 8192 추가의 제로 패딩 포인트와 함께 사용되고, 컴퓨터의 중앙 처리 장치(CPU) 및/또는 부동 소수점 유닛(FPU)에서 계산이 수행된다.

[0020] 변환 계산(5 및 6)은 데이터 블록을 시간 도메인에서 주파수 도메인으로 변환하거나 더 일반적으로 데이터 도메인에서 변환 도메인으로 변환한다. 변환은 1차원 데이터 도메인 표시로부터 2차원 변환 도메인 표시로 데이터를 변환할 수 있는 다양한 가역 변환 중의 임의의 것일 수 있지만, 일반적으로, 반드시 바람직한 실시예에서 구현된 이산 푸리에 변환은 아니다. 사용될 수 있는 다른 변환은, 제한되지는 않지만 이산 웨이블릿 변환(discrete wavelet transform), 일반적인 수학적 형태의 가역 변환

$$X(k) = \sum_{n=0}^{N-1} x(n)[A \cos(2\pi kn / N) + B \sin(2\pi kn / N)]$$

[0021] (여기서, A 및 B는 실수, 허수, 복소수 또는 제로일 수 있다) 또는 이산 푸리에 변환, 이산 코사인 변환, 이산 사인 변환, 이산 하틀리(Hartley) 변환 및 칩-Z(Chirp-Z) 변환 등의 동등물; 및 제한되지 않지만, 정의 식을 이용한 직접 계산, 선형 대수학/매트릭스 연산, FIR 또는 IIR 필터 구조를 이용한 콘볼루션, 폴리페이즈 필터 뱅크(polyphase filterbank), 서브밴드 필터 및 고속 푸리에 변환 등의 소위 "고속" 알고리즘을 포함하는 그 다양한 구현예를 포함한다.

[0022] 변환 타입, 변환 길이 및 후속 데이터 세트 간의 중첩량은 주파수 분해도 간의 타협, 신호 특성 변화에 대한 신속한 응답 능력, 시간 도메인 과도 성능 및 계산 로드로서 표준 신호 프로세싱 실행에 따라 선택된다.

[0023] 변환 도메인에서, 각 변환 빈(bin)(7 및 8)이 빈에 대응하는 주파수에서의 고려하에서 신호에 대한 신호 내용을 나타내는 복소수로서 종래의 신호 프로세싱 방식으로 해석된 2차원 값을 포함한다. 이들 복소수의 각각은 벡터 양으로서 종래의 신호 프로세싱 방식으로 표현되거나, 실수 부분 및 허수 부분으로서 직사각형 좌표로 표현되거나, 크기 및 위상으로서 극 좌표로서 동등하게 표현될 수 있다. 빈 데이터(7 및 8)는 벡터 연산을 수행하는 벡터 분해기(resolver)(9)로 전달된다.

[0024] 도 2에 도시된 바와 같이, 분해기(9) 내에서, 각 변환 빈 내에서, 제1 입력 벡터(26) 및 제2 입력 벡터(27)가 명목상 "공통", "제1 고유" 및 "제2 고유"로 각각 지정된 3개의 새로운 벡터(28, 29 및 30)로 분해된다. 프로세스는 공통 벡터(28)의 생성과 함께 시작하며, 공통 벡터는 개념적으로 제1 및 제2 신호가 "공통으로" 갖는 신호 내용을 나타내는 벡터이다.

[0025] 공통 벡터(28)를 계산하는 방법은, 제한되지는 않지만, 도 3 내지 8에 도시된 것을 포함한다. 2개의 벡터가 "공통으로" 갖는 것에 대한 고유 정의가 존재하지 않기 때문에, 당업자는 다른 수학적으로 실행가능한 방식을 생각할 수 있음을 인식할 것이다.

[0026] 도 2 및 3에 의해 나타난 원형의 바람직한 실시예에서, 위상각은 제1 입력 신호 및 제2 입력 신호의 위상각의 평균으로 정의되고, 공통 크기는 공통 벡터의 방향에서 단위 벡터 상에 2개의 입력 신호 중 작은 것의 수직 투영을 겹침(double)으로써 (2개의 입력 신호의 각각으로부터의 기여를 처리) 얻어진다. 실제로, 벡터 분해 방식의 선택은 특정 신호 내용에 의한 수행에 기초할 수 있다.

[0027] 공통 벡터(28)가 생성되면, 벡터 연산을 이용하여 제1 고유 벡터(29)가 "제1 입력 벡터 마이너스 1/2 공통 벡터"로서 계산되고 제2 고유 벡터(30)가 "제2 입력 벡터 마이너스 1/2 공통 벡터"로서 계산된다. 제1 고유 벡터는 개념적으로 제1 입력 신호에 고유한 신호 내용이고, 제2 고유 벡터는 개념적으로 제2 입력 신호에 고유한 신호 내용이다. 각각의 변환 빈에서, 공통 벡터(28), 제1 고유 벡터(29) 및 제2 고유 벡터(30)가 제1 입력 벡터(26) 및 제2 입력 벡터(27)의 벡터 합과 정확하게 동일하기 때문에 정보는 보존된다. 또한, 1/2 공통 벡터(31) 및 제1 고유 벡터(29)의 벡터 합은 정확하게 제1 입력 벡터(26)와 정확하게 동일하고, 1/2 공통 벡터(31) 및 제2 고유 벡터(30)의 벡터 합은 제2 입력 벡터(27)와 정확하게 동일하다.

[0028] 이 프로세스는 변환 빈 모두에 대하여 반복되어 3개의 새로운 완전한 변환 블록; 지정된 제1 고유 블록(10), 공통 블록(11) 및 제2 고유 블록(12)을 산출하고, 이들은 각각 역 변환 계산(13, 14 및 15)으로 전달된다. 역변환은 블록을 데이터 도메인으로 변환하고, 이들은 파형 메모리(16, 17 및 18)에 저장되고, 그후, 필요하면, 다음의 표준 신호 프로세싱 실행에서, 포스트 프로세싱되고, 정렬되고, 윈도우되고, 본래의 중첩, 윈도우 및 제로 패딩을 위한 적절한 방식으로 시간의 이전 및 후속 블록으로부터의 유사한 데이터와 결합되어, 3개의 출력(22) 신호(23, 24 및 25)의 각각에서 연속적인 시간 도메인 데이터 스트림(19, 20 및 21)을 산출한다.

[0029] 원형의 바람직한 실시예에서, 폭(16384)의 직사각형 부분 및 폭(16384)의 코사인 부분을 갖는 50% 코사인 테이

퍼 터키(Tukey) 출력 데이터 테이퍼링 윈도우[5]가 역변환 계산으로부터의 출력에 적용된다. 본 발명은 신호 중속 시간 변화 선형 필터링의 형태이기 때문에 시간 도메인 데이터를 재구성하는데 중첩 및 합산 기술(overlap-and-add technique)이 이용되고, 시간 변화 필터가 사용될 때 중첩 및 합산은 중첩 및 보류(overlap-and-save)보다 우수하다. 시간 데이터는 적절한 수단에 의해 부동 소수점으로부터 정수로 변환된다.

[0031] 결과적인 데이터 스트림(19, 20 및 21)이 원하는 대로 모니터링되고, 디지털 데이터로서 저장되고, 추가의 신호 프로세싱을 통해 전달될 수 있다.

[0032] 이 벡터 조작의 결과는 데이터가 동일하고 양 입력 신호가 동상인 동일 신호 구성요소가 공통 출력 신호로 라우팅된다는 것이다. 제1 또는 제2 입력 신호에서 고유하게 발생하는 신호 구성요소는 각각 제1 고유 또는 제2 고유 출력 신호에 배타적으로 라우팅된다. 양 입력 신호에서 동일하지만 위상이 다른 신호 구성요소는 고유 신호 구성요소로서 취급되지만 공통 출력 신호로 라우팅되지 않는다. 상기의 조합인 신호 구성요소는 따라서 비례적으로 출력 신호로 라우팅된다. 또한, 이 프로세스는 변환 도메인에서 주파수별로 반복되기 때문에, 본 발명은 신호 구성요소를 주파수 뿐만 아니라 크기 및 위상 또는 실수 및 허수 부분으로 분리하고 신호를 출력 신호로 라우팅하는 전례에 없는 능력을 갖는다.

[0033] 이 기술은 임의의 원하는 효과를 달성하기 위하여 변경될 수 있다.

[0034] 예를 들어, 제1 입력 신호 및 제2 입력 신호가 매우 조금 공통을 가지면, 공통 신호는 내용이 부족할 수 있다. 이 상황에서, 한 쌍의 신호를 합성하여 그 신호로부터 추출된 공통 신호가 더 큰 내용을 갖도록 한다. 이를 달성하기 위하여, 제1 입력 신호로부터의 임의의 양의 물질은 제2 입력 신호로 이동되거나 그 반대로 되어, 도 9에 도시된 바와 같이 "제1 변경 입력 벡터"(32) 및 "제2 변경 입력 벡터"(33)를 형성하고; 이는 제1 입력 신호의 1/4이 제2 입력 신호에 가산되고 제2 입력 신호의 1/4이 제1 입력 신호에 가산되는 것을 제외하고 도 3과 동일하다. 제1 변경 입력 벡터(32) 및 제2 변경 입력 벡터(33)는 제1 입력 벡터(26) 및 제2 입력 벡터(27) 대신에 벡터 분해기(9)에 의해 이용되고, 프로세스는 상술한 바와 같이 진행된다.

[0035] 반대로, 제1 입력 신호 및 제2 입력 신호는 너무 많은 공통을 가지면, 공통 신호는 서로를 제압할 수 있다. 이 경우, 추출된 공통 신호로부터 공통 내용의 일부를 배제하는 것이 바람직하다. 이것을 달성하기 위하여, 공통 벡터(28)의 크기는, 일단 생성되면, 제로와 1 사이의 스케일 인자에 의해 승산되어 도 10에 도시된 바와 같이 "변경 공통 벡터"(34)를 산출하고, 이는 스케일 인자가 1/2로 설정된 것을 제외하고 도 3과 동일하다. 제1 고유 벡터(29)가 "제1 입력 벡터 마이너스 1/2 변경 공통 벡터"로서 계산되고, 제2 고유 벡터(30)가 "제2 입력 벡터 마이너스 1/2 변경 공통 벡터"로서 계산된다. 각각의 경우, 모든 정보 내용은 여전히 보존되는데, 그 이유는, 전자에서, 공통 벡터(28), 제1 고유 벡터(29) 및 제2 고유 벡터(30)의 벡터 합이 정확하게 제1 입력 벡터(26)과 제2 입력 벡터(27)의 벡터 합과 동일하고, 후자에서, 변경 공통 벡터(34)와 제1 고유 벡터(29)와 제2 고유 벡터(30)의 벡터 합이 정확하게 제1 입력 벡터(26)와 제2 입력 벡터(27)의 벡터 합과 동일하기 때문이다.

[0036] 도 9 및 10에 도시된 변경은 모든 주파수에서 균일하게 적용될 필요는 없다. 임의의 신호는 임의의 주파수에서 공통 신호 내용의 상승 및 나머지에서 변경 없이 나머에서의 감소로부터 이득을 볼 수 있다는 것을 기대할 수 있다.


[0037] 마지막으로, 도 11은 도 4로부터의 제1 고유 벡터(29)/제2 고유 벡터(30)의 각각은 2개의 구성요소 벡터로 분해되는 변형을 나타내고, 2개의 구성요소 벡터 중의 적어도 하나는 공통 벡터(28)와 직교한다. 이들 정의는 4개의 출력 벡터: 공통 동상 벡터(35)(1/2 공통 벡터(28)와 동등), 공통 직각 위상 벡터(36)(공통 직각 위상 벡터(36)의 포지티브 방향은 임의로 정의되어 제1 입력 벡터(26)로서 공통 벡터(28)의 동일 측면 상에 놓인다), 제1 초과 벡터(37) 및 제2 초과 벡터(38)로 분해된다. 이것은 단지 3개의 출력 벡터: 공통 벡터(28), 제1 고유 벡터(29) 및 제2 고유 벡터(30)를 발생시키는 도 2 내지 8의 표준 방법과 대조적이다. 도 11의 4개의 벡터는 이전의 3개의 벡터 경우와 유사한 방식으로 유도되며, 어느 쪽이 짧은 간에, 공통 직각 위상 벡터(36)는 제1 고유 벡터(29)의 투영 또는 제2 고유 벡터(30)의 투영의 네가티브와 동일하고, 제1 초과 벡터(37)는 "제1 입력 벡터 마이너스 공통 동상 벡터 마이너스 공통 직각 위상 벡터"(및, 임의의 경우, 제로와 동일할 수 있다)로서 계산되고, 제2 초과 벡터(38)는 "제2 입력 벡터 마이너스 공통 동상 벡터 플러스 공통 직각 위상 벡터"(및, 임의의 경우, 제로와 동일할 수 있다)로서 계산된다. 각각의 변환 빈에서, 정보 내용은 보존될 수 있는데, 그 이유는 공통 동상 벡터(35)의 2배, ±공통 직각 위상 벡터(36), 제1 초과 벡터(37) 및 제2 초과 벡터(38)의 벡터 합이 정확하게 제1 입력 벡터(26) 및 제2 입력 벡터(27)의 벡터 합과 동일하기 때문이다. 또한, 공통 동상 벡터(35)와 공통 직각 위상 벡터(36)와 제1 초과 벡터(37)의 벡터 합이 제1 입력 벡터(26)와 정확하게 동일하고, 공통 동상 벡터(35)와 공통 직각 위상 벡터(36)의 네가티브와 제2 초과 벡터(38)의 벡터 합이 정확하게 제2 입력 벡터(2

7)와 동일하다.


- [0038] 도 11에 도시된 변수는 3개 대신 시간 도메인으로 복귀하기 위한 4개의 역변환 동작을 필요로 하지만, 공통 동상 및 공통 직각 위상 시간 도메인 데이터로의 액세스를 허용한다. 표준 공통 벡터(28), 제1 고유 벡터(29) 및 제2 고유 벡터(30) 신호는 공통 동상 벡터(35), 공통 직각 위상 벡터(36), 제1 초과 벡터(37) 및 제2 초과 벡터(38)로부터 다음과 같이 얻어질 수 있다: 공통 벡터(28)는 공통 동상 벡터(35)의 2배와 동일하고, 제1 고유 벡터(29)는 제1 초과 벡터(37) 플러스 공통 직각 위상 벡터(36)와 동일하고, 제2 고유 벡터(30)는 제2 초과 벡터(38) 마이너스 공통 직각 위상 벡터(36)와 동일하다.
- [0039] 바람직한 실시예에서 벡터 계산이 컴퓨터의 FPU에서 수행되지만, 유사한 계산은 사인, 코사인 및 아크탄젠트 등의 명시적인 선형적 기능 없이 수행될 수 있음을 당업자는 인식할 것이다. 고정 소수점 연산, 함수 근사치, 룩업 테이블 및/또는 외적, 내적, 및 좌표 회전 등의 벡터 조작이 벡터량을 분해할 수 있는 실행가능한 수단으로서 인식된다.
- [0040] 본 발명은 특이성의 소정 정도로 설명하였지만, 그 소자들은 본 발명의 사상과 범위를 벗어나지 않는 한도 내에서 당업자에 의해 변경될 수 있음을 인식할 것이다. 본 발명의 실시예 중의 하나는 상술한 바와 같이 하나 이상의 컴퓨터 기반 정보 핸들링 시스템의 메인 메모리에 상주하는 명령 세트로서 구현될 수 있다. 컴퓨터 시스템에 의해 요구될 때까지, 명령 세트는 예를 들어 하드 디스크 드라이브 내의 다른 컴퓨터 판독가능 메모리, 또는 DVD-ROM 또는 CD-ROM 드라이브에서 이용되는 광 디스크, 자기 매체 드라이브에서 이용되는 자기 매체, 광자기 드라이브에서 이용되는 광자기 디스크, 플롭티컬 드라이브에서 이용되는 플롭티컬 디스크 또는 카드 슬롯에서 이용되는 메모리 카드 등의 제거가능 메모리에 저장될 수 있다. 또한, 명령 세트는 다른 컴퓨터의 메모리에 저장되고, 사용자가 원할 때, 인터넷 등의 광역 통신망 또는 근거리 통신망을 통해 전송될 수 있다. 또한, 명령은 송신 전보다는 오히려 컴퓨터 시스템으로의 송신 후에 해석되는 애플릿의 형태로 네트워크를 통해 송신될 수 있다. 당업자는, 명령 또는 애플릿 세트의 물리적 저장이 전기적, 자기적, 화학적, 물리적, 광학적, 홀로그래픽적으로 저장된 매체를 물리적으로 변경하여 매체가 컴퓨터 판독 가능 정보를 전달할 수 있음을 인식할 것이다.
- [0041] 본 발명은 여기에 기재된 특정 실시예에 한정되는 것은 아니며, 다음의 청구범위 내의 변형을 포함한다.
- [0042] 참조
- [0043] 인용된 참조를 참고로 여기에 기재한다.
- [0044] [1] "Surround Sound Past, Present, and Future", Joseph Hull, Dolby Laboratories Inc., pp. 1-2.
- [0045] [2] Hull, op cit., pp. 2-3.
- [0046] [3] "Progress in 5-2-5 Matrix Systems", David Griesinger, Lexicon, pp. 2-3.
- [0047] [4] "Digital Signal Processing", Alan V. Oppenheim and Ronald W. Schaffer, Prentice-Hall, Inc., section 3.8.
- [0048] [5] "On the use of Windows for Harmonic Analysis with the Discrete Fourier Transform", Frederic J. Harris, PROCEEDINGS OF THE IEEE, VOL. 66, NO. 1, JANUARY 1978.

도면


도면1a




도면1b




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

