

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6111572号
(P6111572)

(45) 発行日 平成29年4月12日(2017.4.12)

(24) 登録日 平成29年3月24日(2017.3.24)

(51) Int.Cl.		F I			
HO 1 L	21/329	(2006.01)	HO 1 L	29/91	A
HO 1 L	29/868	(2006.01)	HO 1 L	29/06	3 O 1 G
HO 1 L	29/06	(2006.01)	HO 1 L	29/91	C
HO 1 L	29/861	(2006.01)	HO 1 L	29/91	J
HO 1 L	21/322	(2006.01)	HO 1 L	21/322	K

請求項の数 10 (全 26 頁)

(21) 出願番号 特願2012-201029 (P2012-201029)
 (22) 出願日 平成24年9月12日(2012.9.12)
 (65) 公開番号 特開2014-56946 (P2014-56946A)
 (43) 公開日 平成26年3月27日(2014.3.27)
 審査請求日 平成27年7月13日(2015.7.13)

(73) 特許権者 000005234
 富士電機株式会社
 神奈川県川崎市川崎区田辺新田1番1号
 (74) 代理人 100104190
 弁理士 酒井 昭徳
 (72) 発明者 北村 祥司
 神奈川県川崎市川崎区田辺新田1番1号
 富士電機株式会社内

審査官 棚田 一也

(56) 参考文献 特開2012-038810 (JP, A)
)
 特開2004-088012 (JP, A)
)

最終頁に続く

(54) 【発明の名称】 半導体装置および半導体装置の製造方法

(57) 【特許請求の範囲】

【請求項1】

照射条件の異なる2回以上の軽元素の照射を重ねて行い、第1導電型の半導体層の表面近傍に、熱平衡状態における半導体層内の点欠陥密度よりも高く、かつ、深さ方向に略均一な点欠陥密度で点欠陥を導入する点欠陥導入工程と、

前記半導体層の表面近傍の前記点欠陥が導入された領域に遷移金属を導入する遷移金属導入工程と、

熱処理により、前記点欠陥が導入された領域内の前記遷移金属の電気的活性化を増進させる活性化工程と、

を含むことを特徴とする半導体装置の製造方法。

10

【請求項2】

第1導電型の半導体層の表面近傍に遷移金属を導入する遷移金属導入工程と、

熱処理により前記遷移金属を電気的に活性化させる活性化工程と、

照射条件の異なる2回以上の軽元素の照射を重ねて行い、前記遷移金属が導入された領域に、熱平衡状態における前記半導体層内の点欠陥密度よりも高く、かつ、深さ方向に略均一な点欠陥密度で点欠陥を導入する点欠陥導入工程と、

点欠陥導入工程後、熱処理により、再度、前記点欠陥が導入された領域内の前記遷移金属を電気的に活性化させる再活性化工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項3】

20

前記点欠陥導入工程前に、前記半導体層の表面に、前記軽元素の照射条件に対して前記半導体層への到達量を制御可能な厚さを有する絶縁膜マスクを形成するマスク形成工程をさらに含むことを特徴とする請求項 1 または 2 に記載の半導体装置の製造方法。

【請求項 4】

前記マスク形成工程では、前記絶縁膜マスクの端部形状が上面側から前記半導体層側に向かって広がるテーパ状となるように前記絶縁膜マスクを形成することを特徴とする請求項 3 に記載の半導体装置の製造方法。

【請求項 5】

前記軽元素は、プロトンまたはヘリウムであることを特徴とする請求項 1 ~ 4 のいずれか一つに記載の半導体装置の製造方法。

10

【請求項 6】

第 1 導電型の半導体層と、
前記半導体層の表面近傍に設けられた、熱平衡状態における前記半導体層内の点欠陥密度よりも高く、かつ、深さ方向に略均一な点欠陥密度で点欠陥が導入された第 1 点欠陥領域と、

電氣的に活性化された遷移金属が前記第 1 点欠陥領域にドーピングされてなる第 2 導電型の第 1 反転領域と、

前記半導体層と前記第 1 反転領域とからなる p n 接合部と、
を備えることを特徴とする半導体装置。

【請求項 7】

前記第 1 反転領域に接する第 1 電極と、

前記半導体層に接する第 2 電極と、

をさらに備えることを特徴とする請求項 6 に記載の半導体装置。

20

【請求項 8】

前記半導体層の前記第 1 反転領域が設けられた側の表面に接する第 1 電極と、

前記半導体層の前記第 1 電極が設けられた側に対して反対側の表面に設けられた、前記半導体層よりも不純物濃度が高い第 1 導電型の高濃度半導体層と、

前記高濃度半導体層に接する第 2 電極と、

を備えることを特徴とする請求項 6 に記載の半導体装置。

【請求項 9】

前記第 1 反転領域を囲むように設けられた終端構造領域において、前記半導体層の表面近傍に設けられた、熱平衡状態における前記半導体層内の点欠陥密度よりも高い点欠陥密度で点欠陥が導入された第 2 点欠陥領域と、

電氣的に活性化された遷移金属が前記第 2 点欠陥領域にドーピングされてなる第 2 導電型の第 2 反転領域と、

をさらに備えることを特徴とする請求項 6 ~ 8 のいずれか一つに記載の半導体装置。

30

【請求項 10】

前記遷移金属は白金であることを特徴とする請求項 6 ~ 9 のいずれか一つに記載の半導体装置。

【発明の詳細な説明】

40

【技術分野】

【0001】

この発明は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

従来、シリコン (Si) 半導体の p n 接合を利用した整流ダイオードが公知である。特に、高周波スイッチング用途には、逆回復時間を改善した高速リカバリダイオードが広く用いられている。ダイオードは、p 型アノード層、n⁺型カソード層、および、高耐圧を維持するために p 型アノード層と n⁺型カソード層との間に設けられた n⁻型ドリフト層で構成され、p 型アノード層と n⁻型ドリフト層との p n 接合により整流特性を示す。

50

【0003】

n^- 型ドリフト層は、 p 型アノード層または n^+ 型カソード層よりも不純物濃度が低いことから i 層（真性領域）ともよばれている。ダイオードを構成する各シリコン層に導入される不純物として、 p 型アノード層に主にボロン（B）などが用いられ、 n^- 型ドリフト層は主にリン（P）などが用いられ、 n^+ 型カソード層にリン、砒素（As）、アンチモン（Sb）などが用いられる。

【0004】

さらに、ダイオードの逆回復特性を高速化させる方法として、金（Au）、白金（Pt）、鉄（Fe）などの遷移金属を n^- 型ドリフト層中に導入して再結合中心を形成し、少数キャリアのライフタイムをコントロールする方法が公知である。また、プロトン（ H^+ ）やヘリウム（He）などの軽元素を照射してシリコン層中に欠陥を生成することによりライフタイムをコントロールする方法も知られている。これらの方法は、局所的なライフタイムコントロールを行う方法として有用である。

10

【0005】

また、従来のボロンを用いた拡散法を行わずにダイオードの pn 接合を形成する方法として、次の方法が提案されている。N型の半導体基板上に不純物濃度が低いN型の半導体層をエピタキシャル成長させ、その表面に所望のパターンの酸化膜を形成し、それをマスクとしてイオン注入により活性領域エッジ部およびガードリング領域を形成する。そして、活性領域を形成する部分を露出させ、その状態で半導体基板の裏面に白金を含有したペーストを塗布して白金を熱拡散させる。それによって、半導体層の活性領域の表面近傍がP型に反転し、反転領域が浅く形成される（例えば、下記特許文献1参照。）。

20

【0006】

従来のダイオードの構造について説明する。図19は、従来のダイオードの構造を示す断面図である。図19に示すように、 p 型反転領域103は、 n^- 型ドリフト層102の表面の、酸化膜105により被われていない領域の下に浅く形成されている。 p 型反転領域103は、 n^- 型ドリフト層102の表面近傍領域にパイルアップした高濃度のPtによって n^- 型ドリフト層102が p 型に反転してできたものである。

【0007】

この p 型反転領域103によって p 型アノード領域が構成される。図19では、Ptの拡散によって導電性が反転した領域の界面を破線で示す（他の図も同様）。この破線で示す界面は、 p 型反転領域103と n^- 型ドリフト層102との pn 接合部108である。図19において符号101、104、106、107は、 n^+ 型カソード層となる n^+ 型半導体基板、 p 型ガードリング領域、アノード電極、カソード電極である。

30

【0008】

図19に示すダイオードの製造方法について、図20～22を参照して説明する。図20～22は、従来のダイオードの製造途中の状態を示す断面図である。まず、 n^+ 型半導体基板101上に堆積した n^- 型ドリフト層102の表面に、熱酸化により酸化膜105を形成する。次に、酸化膜105の、 p 型ガードリング領域104の形成領域に対応する部分を除去する。次に、酸化膜105の残部をマスクとして n^- 型ドリフト層102にボロンをイオン注入する。ここまでの状態が図20に示されている。

40

【0009】

次に、1000以上の温度で熱処理を行い、 p 型ガードリング領域104を形成する。このとき、シリコン表面が酸化膜105で被われる。次に、活性領域を形成する部分の酸化膜105を除去する。この状態で、 n^+ 型半導体基板101の裏面にPtを含有したシリカペースト110を塗布し、900程度の熱処理によってPtを熱拡散させる。ここまでの状態が図21に示されている。これによって、 n^- 型ドリフト層102の活性領域の表面近傍が p 型に反転し、 p 型反転領域103が形成される。ここまでの状態が図22に示されている。その後、アノード電極106およびカソード電極107を形成して、ダイオードが完成し、図19に示す状態となる。

【0010】

50

n^+ 型半導体基板 101 と n^- 型ドリフト層 102 の内部に拡散された Pt は、シリコン表面に高濃度に偏在する U 字型の不純物濃度分布をもつことは公知である（例えば、下記特許文献 2 参照。）。 n^- 型ドリフト層 102 表面に偏在した高濃度の Pt がアクセプタとして作用し、 n^- 型ドリフト層 102 の表面近傍の不純物濃度を補償する。このため、 n^- 型ドリフト層 102 の活性領域の表面近傍が p 型に反転し、p 型反転領域 103 が形成される。図 19 に示すダイオードは、この p 型反転領域 103 を p 型アノード領域として利用したものである。

【0011】

上述したダイオードの製造方法では、 n^- 型ドリフト層 102 の表面近傍の n 型不純物濃度をアクセプタ化した Pt によって補償することにより、p 型反転領域 103 と n^- 型ドリフト層 102 との pn 接合部 108 が形成される。そのため、Pt 拡散における諸条件のばらつきによって、Pt 拡散後のシリコン層中の Pt 濃度分布にばらつきが生じ、pn 接合部 108 の接合深さや p 型反転領域 103 のキャリア濃度分布が安定しない傾向にある。

【0012】

また、Pt のアクセプタ化によって形成された p 型反転領域 103 は、ボロンなどの p 型不純物が拡散されてなる p 型拡散領域に比べて、拡散深さが浅く、p 型不純物濃度も低い傾向にある。そのため、p 型反転領域 103 からなる p 型アノード領域の、酸化膜 105 の開口端部付近では、逆バイアス時に電界強度が増加し、耐圧が著しく低下する虞がある。

【0013】

このような問題を解消する方法として、半導体基体の一方の主面に点欠陥を導入する工程と、前記点欠陥の導入工程よりも後に前記半導体基体の一方の主面もしくは他方の主面から遷移金属を導入することで前記点欠陥により遷移金属の電気的活性化が増進される工程とを含む方法が提案されている（例えば、下記特許文献 3 参照。）。下記特許文献 3 では、点欠陥の導入によって遷移金属のアクセプタ化を増進させることで安定的に p 型反転領域を形成している。

【0014】

さらに、下記特許文献 3 には、遷移金属を選択的に導入するためのマスクとなる絶縁膜表面にダメージを与えることでパターニング後の絶縁膜の端部形状をテーパ状とし、酸化膜への Pt の取り込みを制御することによって、p 型反転領域の端部の曲率半径を大きくし、p 型反転領域の端部における電界集中を緩和させる方法が提案されている。また、下記特許文献 3 には、活性領域および終端構造領域の p 型領域をともに Pt の拡散工程によって形成することにより工程短縮が可能であることが開示されている。

【0015】

従来のダイオードの製造方法の別の一例について説明する。図 23 ~ 27 は、従来のダイオードの製造途中の状態の別の一例を示す断面図である。図 23 ~ 27 は、下記特許文献 3 の図 10 である。まず、 n^+ 型半導体基板 111 のおもて面に堆積された n^- 型ドリフト層 112 上に酸化膜 116 を形成する。次に、プラズマ処理によって酸化膜 116 表面にダメージを与える。ここまでの状態が図 23 に示されている。

【0016】

次に、エッチングにより酸化膜 116 を選択的に除去する。これにより、パターニング後の酸化膜 116 の端部形状は、上面側から n^- 型ドリフト層 112 側が向かって広がるテーパ状となる。次に、酸化膜 116 の残部をマスクとして n^- 型ドリフト層 112 表面からボロンのイオン注入を行い、 n^- 型ドリフト層 112 の表面近傍に点欠陥を選択的に導入する。ここまでの状態が図 24 に示されている。次に、 n^+ 型半導体基板 111 の裏面に Pt を含有したシリカペースト 120 を塗布し、900 程度の温度で Pt を熱拡散させる。ここまでの状態が図 25 に示されている。

【0017】

Pt のアクセプタ化は n^- 型ドリフト層 112 に導入された点欠陥によって増進され、

10

20

30

40

50

n⁺型ドリフト層 112 の、酸化膜 116 に被われていない露出領域のみに安定的に p 型反転領域 113 が形成される。ここまでの状態が図 26 に示されている。その後、アノード電極 117 およびカソード電極 118 を形成して、ダイオードが完成し、図 27 に示す状態となる。図 26 において符号 114, 115 は、p 型ガードリング領域、p 型チャネルストッパー領域である。

【0018】

Pt 濃度分布の制御方法として、下記特許文献 2 には、1150 以上の温度の熱処理によってシリコン基板の内部の空孔密度を制御し、シリコン基板の内部に導入した空孔に Pt を拡散させることによって Pt の濃度分布を制御する方法が開示されている。

【0019】

また、別の方法として、半導体基板内に重金属を拡散した後に、この半導体基板内に荷電粒子を照射し、さらに 650 以上の熱処理を加えることにより半導体基板内に低ライフタイムの所定の領域を設ける方法が提案されている（例えば、下記特許文献 4 参照。）。下記特許文献 4 では、He 照射によってシリコン層内部の任意の深さに局所的に結晶欠陥を形成し、熱処理により He の局在領域に Pt を移動させることによって局所的に Pt を高濃度化させている。

【0020】

また、別の方法として、半導体基板の一方の表面から、該半導体基板内に重金属を拡散する重金属拡散工程と、拡散後に前記半導体基板の前記表面に所望の領域を保護するマスク工程と、領域保護した後に前記表面側から電子線を照射する電子線照射工程と、電子線を照射後に 650 以上の熱処理を行う熱処理工程とを有する方法が提案されている（例えば、下記特許文献 5 参照。）。下記特許文献 5 では、Pt 拡散後に電子線照射および熱処理を行うことにより Pt 濃度分布を制御する。このとき、シリコン表面に電子線量を制御するマスクを配置することで、素子面内に Pt 濃度分布を形成している。

【0021】

また、別の方法として、不純物元素を半導体基板に付着あるいは拡散させる工程と、前記半導体基板に軽元素の荷電粒子を照射し前記半導体基板における該荷電粒子の停止領域にゲッタ層を形成しかつ該半導体基板を熱処理して該ゲッタ層に前記不純物元素を集中させ低ライフタイム層を形成する工程と、を含む方法が提案されている（例えば、下記特許文献 6 参照。）。下記特許文献 6 では、Pt 拡散後にプロトン照射および熱処理を行うことにより半導体基板内の Pt が再配置され、Pt 濃度分布を制御している。

【0022】

また、別の方法として、次の方法が提案されている。半導体ウェハ内に重金属を拡散させるのに先立ち、半導体ウェハ内にまず、不活性元素 Ar を注入する。Ar の注入は、半導体ウェハにおける PN 接合が形成された位置上の半導体ウェハ表面から行う。そしてその後に、重金属の拡散を行う（例えば、下記特許文献 7 参照。）。下記特許文献 7 では、Pt 拡散前にシリコン表面に Ar をイオン注入することで Pt を均一に拡散させている。

【0023】

また、別の方法として、Pt シリサイドからの Pt 拡散後にプロトン照射および熱処理を行うことにより、プロトン照射位置に Pt に起因する準位を形成することが提案されている（例えば、下記非特許文献 1 参照。）。また、別の方法として、Pt やパラジウム (Pd) をライフタイムキラーとして導入したダイオードに、ヘリウムやプロトン照射を行うことによりリカバリー特性を変化させることが提案されている（例えば、下記非特許文献 2, 3 参照。）。

【先行技術文献】

【特許文献】

【0024】

【特許文献 1】特開 2002 - 231968 号公報

【特許文献 2】特開 2009 - 239269 号公報

【特許文献 3】特開 2012 - 38810 号公報

10

20

30

40

50

【特許文献4】特開2003-282575号公報

【特許文献5】特許第3952452号公報

【特許文献6】特開平4-125933号公報

【特許文献7】特開2008-4704号公報

【非特許文献】

【0025】

【非特許文献1】ディー・フウ(D. Hu)、外4名、エフェクト オブ プロトン イレイディエーション ドーズ オン ザ ゲッターリング エフィシエンシー オブ プラチナ アンド ザ パフォーマンス オブ ローカル ライフタイム-コントロールド パワー ダイオード (Effect of Proton Irradiation Dose on the Gettering Efficiency of Platinum and the Performance of Local Lifetime-Controlled Power Diodes)、ジャパン ジャーナル オブ アプライド フィジクス (Japan Journal of Applied Physics)、2007年、第46巻、第2号、p. 566-568

10

【非特許文献2】ジェイ・フォベッキー(J. Vobecky)、外4名、ザ ラジエーション エンハンスド ディヒュージョン ダイオード リアライゼーション オブ アラージ エリア p+p-n-n+ ストラクチャー ウィズ ハイ SOA (The Radiation Enhanced Diffusion (RED) Diode Realization of a Large Area p+p-n-n+ Structure with High SOA)、アイ・トリプル・イー 21st インターナショナル シンポジウム オン パワー セミコンダクター デバイシズ & IC's 2009 (IEEE 21st International Symposium on Power Semiconductor Devices & IC's 2009: ISPSD 2009)、(バルセロナ)、2009年6月、p. 144-147

20

【非特許文献3】ジェイ・フォベッキー(J. Vobecky)、外2名、ファスト リカバリー ラジエーション エンハンスド ディヒュージョン ダイオード: パラジウム パーサス プラチナ (Fast recovery Radiation Enhanced Diffusion (RED) Diode: Palladium versus Platinum)、13th ヨーロピアン カンファレンス オン パワー エレクトロニクス アンド アプリケーションズ 2009 (13th European Conference on Power Electronics and Applications 2009: EPE 2009)、(バルセロナ)、2009年10月、p. 1-8

30

【発明の概要】

【発明が解決しようとする課題】

【0026】

しかしながら、発明者らが鋭意研究を重ねた結果、次のことが新たに判明した。

【0027】

・素子特性の劣化について

40

上記特許文献1, 3ではPt拡散によりn⁻型ドリフト層の表面近傍にp型反転領域とn⁻型ドリフト層とのpn接合部を形成することができ、上記特許文献3では点欠陥の導入によりPt拡散によるp型反転領域形成の安定性を向上させることができるものの、n⁻型ドリフト層中のPt分布自体を大きく変えることはできない。このため、p型反転領域とn⁻型ドリフト層とのpn接合部の接合深さは、n⁻型ドリフト層表面から1μm~3μm程度と浅くなってしまふ。

【0028】

p型反転領域とn⁻型ドリフト層とのpn接合部の接合深さは、n⁻型ドリフト層のドナー濃度と、Ptアクセプタによって補償されるn⁻型ドリフト層の表面近傍のアクセプタ濃度とによって相対的に決まる。このため、Ptアクセプタによる補償を大きくするか、

50

n^- 型ドリフト層のドナー濃度を低くすることにより、 p 型反転領域と n^- 型ドリフト層との pn 接合部の接合深さを深くすることができる。

【0029】

例えば Pt 拡散温度を上げることによって、 n^- 型ドリフト層の表面近傍への Pt アクセプタによる補償を大きくすることができる。しかしながら、 n^- 型ドリフト層の表面近傍以外のドナー濃度も Pt アクセプタによって補償されてしまい、 n^- 型ドリフト層全体のライフタイムが減少し、オン電圧（順方向電圧 V_F ）が増大するという問題が生じる。また、 n^- 型ドリフト層のドナー濃度を低くした場合、サージ耐量が低減するなどの問題が生じる。また、 Pt アクセプタによる補償が大幅に変わるほどにドナー濃度を低くすることは、ダイオードを製造する上で現実的ではない。

10

【0030】

このように、 p 型反転領域と n^- 型ドリフト層との pn 接合部の接合深さを深くすることは難しい。しかしながら、組立時にチップ表面から受けるダメージ（ワイヤーボンディングダメージ）やチップ表面から拡散される不純物・水分によって素子特性に悪影響が及ぶ場合、 p 型反転領域と n^- 型ドリフト層との pn 接合部を深い接合として素子特性を安定化させることが求められる。

【0031】

・素子耐圧のばらつきについて

また、上述したように上記特許文献3では、酸化膜への Pt の取り込みを制御することによって、 p 型反転領域の端部の曲率を大きくし、耐圧の安定化を図っている。しかしながら、 p 型反転領域と n^- 型ドリフト層との pn 接合部の接合深さが浅い点、酸化膜開口部における p 型反転領域形成が酸化膜への Pt 吸出し制御性に依存する点は、本質的に p 型反転領域の端部形状がばらつく要因となる。

20

【0032】

Pt アクセプタの補償による p 型反転領域の端部の曲率半径は、ボロンなどの p 型不純物を熱拡散によって形成される p 型拡散領域の端部の曲率半径に比べて極めて小さくなる。その結果、 p 型反転領域からなる p 型アノード領域端部の電界強度は逆バイアス時に容易に増加し、素子耐圧が低下したり、漏れ電流が安定しないという問題が生じる。

【0033】

・順方向電圧 V_F と逆回復電流 I_{RP} とのトレードオフの悪化について

30

また、特許文献1, 3に示されたダイオードは、同一耐圧で作製された p 型拡散領域による pn 接合ダイオードよりも順方向電圧 V_F と逆回復電流 I_{RP} とのトレードオフが悪化する虞がある。この理由は、 Pt によるライフタイムキラー分布に起因するものと推測される。

【0034】

この Pt によるライフタイムキラー分布については十分に解明されていない。例えば二次イオン質量分析法（SIMS）においても、 Pt の検出感度が 1×10^{15} atoms/cm³近傍と大きいため、 n^- 型ドリフト層の最表面の Pt 濃度分布が観測されるのみであり、素子動作に影響する pn 接合部近傍の Pt 濃度分布を直接検出することができないからである。

40

【0035】

そこで、本発明者らは、 Pt 拡散後における n^- 型ドリフト層の抵抗率分布を測定し、この抵抗率分布から Pt 濃度分布を類推することで、 Pt によるライフタイムキラー分布を推定した。これは、アクセプタ化した Pt により n^- 型ドリフト層の不純物濃度が補償されて生じる抵抗変化からアクセプタ濃度分布を推定し、このアクセプタ濃度分布からライフタイムキラーとして機能する Pt の不純物濃度分布を推定する方法である。この Pt 濃度分布の測定方法について検証した結果を図17に示す。

【0036】

図17は、 n シリコン層中の正孔ライフタイム分布を示す特性図である。図17には、 Pt 偏在により生じる n^- 型ドリフト層の比抵抗変化から推定されるアクセプタ濃度分布

50

がPt濃度分布と等価であると仮定した場合の、 n^- 型ドリフト層の少数キャリア（正孔）ライフタイム分布である。具体的には、一般的な拡散条件（910の温度で2時間）によるPt拡散によってpn接合部を形成した場合の高速ダイオードの少数キャリア（正孔）ライフタイム分布を示す。図17に示すように、 n^- 型ドリフト層の、50 μm ~60 μm 程度の深さから表面方向にPt偏在による比抵抗変化が大きくなることわかる。

【0037】

Pt拡散によってpn接合部を形成する場合、pn接合部の接合深さ X_j の位置と、ライフタイムキラーとして機能するPtの不純物濃度分布の変化点Aの位置とが大きく離れている。一般的にライフタイムキラーは、pn接合部の接合深さ X_j 付近で最も効率的に作用するが、pn接合部の接合深さ X_j よりも深い部分で作用されライフタイムが大幅に低下されることは順方向電圧VFの増大につながり好ましくない。

10

【0038】

したがって、例えば、pn接合部の接合深さ $X_j = 2\mu\text{m}$ と $X_j = 10\mu\text{m}$ とでは n^- 型ドリフト層中のライフタイム分布が異なるため、pn接合部の接合深さ X_j が浅い $X_j = 2\mu\text{m}$ のほうがオン電圧は大きくなる。一方、逆回復電流IRPは、pn接合部の接合深さ X_j が浅い $X_j = 2\mu\text{m}$ のほうが小さいと推測される。しかし、ライフタイム分布に対して最適な(VF-IRPトレードオフが最適な)pn接合部の接合深さ X_j は解明されていない。

【0039】

通常、ボロンなどの熱拡散によってpn接合部を形成する場合、pn接合部の接合深さ X_j はボロンのドーズ量や熱拡散条件により種々変更可能である。しかし、Pt拡散によってpn接合部を形成する場合、 n^- 型ドリフト層の表面に偏在するPtの濃度分布に律速されるため、pn接合部の接合深さ X_j の制御性に劣る。Ptアクセプタによるp型反転領域からなるダイオードと、通常のp型拡散領域からなるpnダイオードとの、順方向電圧と逆回復電流との関係について比較する。

20

【0040】

図18は、従来のダイオードの順方向電圧と逆回復電流との関係を示す特性図である。図18に示すように、Ptアクセプタによるp型反転領域からなるダイオードは、通常のp型拡散領域からなるpnダイオードと比較して順方向電圧VFと逆回復電流IRPとのトレードオフ特性が劣ることが明確である。

30

【0041】

図18には順方向電流IFを10Aとし、電流変化率 di/dt を100A/ μsec とした400V耐圧のダイオードについて示したが、図18に示すような順方向電圧VFと逆回復電流IRPとの関係は、上述した n^- 型ドリフト層の厚さが50 μm ~60 μm よりも厚い耐圧600V以上の素子において顕著にあらわれる。

【0042】

・その他

また、上記特許文献2, 4, 5, 6には、空孔やHeなどの結晶欠陥によってPt濃度分布の制御方法について記載されているが、特許文献1, 3のようにPtのアクセプタ増進作用によってpn接合ダイオードを形成することについて記載されていない。すなわち、上記特許文献2, 4, 5, 6には、Ptがアクセプタとして作用するか否か、アクセプタ化したPtの不純物濃度分布について、または、Ptによるアクセプタ濃度の制御方法について記載も示唆もされていない。したがって、上記特許文献2, 4, 5, 6では、特許文献1, 3で生じる上記問題を解決することはできない。

40

【0043】

この発明は、上述した従来技術による問題点を解消するため、Ptをアクセプタとして作用させて電気的特性の高い半導体装置を安定性よく製造することができる半導体装置および半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、Ptをアクセプタとして作用させた電気的特性の高い半導体装置の簡略化された製造工程で製造することができる半導体装置および半導体装

50

置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0044】

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第1導電型の半導体層の表面近傍に、熱平衡状態における前記半導体層内の点欠陥密度よりも高い点欠陥密度で点欠陥を導入する点欠陥導入工程を行う。次に、前記半導体層の表面近傍の前記点欠陥が導入された領域に遷移金属を導入する遷移金属導入工程を行う。次に、熱処理により、前記点欠陥が導入された領域内の前記遷移金属の電気的活性化を増進させる活性化工程を行う。

【0045】

また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第1導電型の半導体層の表面近傍に遷移金属を導入する遷移金属導入工程を行う。次に、熱処理により前記遷移金属を電気的に活性化させる活性化工程を行う。次に、前記遷移金属が導入された領域に、熱平衡状態における前記半導体層内の点欠陥密度よりも高い点欠陥密度で点欠陥を導入する点欠陥導入工程を行う。次に、点欠陥導入工程後、熱処理により、再度、前記点欠陥が導入された領域内の前記遷移金属を電気的に活性化させる再活性化工程を行う。

【0046】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記点欠陥導入工程では、1回の軽元素の照射を行い、または、照射条件の異なる2回以上の軽元素の照射を重ねて行い、前記点欠陥を導入することを特徴とする。

【0047】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記点欠陥導入工程前に、前記半導体層の表面に、前記軽元素の照射条件に対して前記半導体層への到達量を制御可能な厚さを有する絶縁膜マスクを形成するマスク形成工程をさらに行う。

【0048】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記マスク形成工程では、前記絶縁膜マスクの端部形状が上面側から前記半導体層側に向かって広がるテーパー状となるように前記絶縁膜マスクを形成することを特徴とする。

【0049】

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記軽元素は、プロトンまたはヘリウムであることを特徴とする。

【0050】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第1導電型の半導体層の表面近傍に、熱平衡状態における前記半導体層内の点欠陥密度よりも高い点欠陥密度で点欠陥が導入された第1点欠陥領域が設けられている。電気的に活性化された遷移金属が前記第1点欠陥領域にドーピングされてなる第2導電型の第1反転領域が設けられている。前記半導体層と前記第1反転領域とからなるpn接合部が形成されている。

【0051】

また、この発明にかかる半導体装置は、上述した発明において、前記第1反転領域に接する第1電極と、前記半導体層に接する第2電極と、をさらに備える。

【0052】

また、この発明にかかる半導体装置は、上述した発明において、前記半導体層の前記第1反転領域側が設けられた側の表面に接する第1電極が設けられている。前記半導体層の前記第1電極が設けられた側に対して反対側の表面に、前記半導体層よりも不純物濃度が高い第1導電型の高濃度半導体層が設けられている。前記高濃度半導体層に接する第2電極が設けられている。

【0053】

また、この発明にかかる半導体装置は、上述した発明において、前記第1反転領域を囲

10

20

30

40

50

むように設けられた終端構造領域において、前記半導体層の表面近傍に、熱平衡状態における前記半導体層内の点欠陥密度よりも高い点欠陥密度で点欠陥が導入された第2点欠陥領域が設けられている。電氣的に活性化された遷移金属が前記第2点欠陥領域にドーブされてなる第2導電型の第2反転領域が設けられている。

【0054】

また、この発明にかかる半導体装置は、上述した発明において、前記遷移金属は白金であることを特徴とする。

【0055】

上述した発明によれば、点欠陥を導入するための軽元素照射のマスク絶縁膜（酸化膜）の端部形状を上側からn⁻型ドリフト層側へ広がるテーパ状とすることで、マスク絶縁膜のテーパ部の厚さに応じてマスク絶縁膜へ取り込まれるPtの量を変えることができる。これにより、p型反転増進領域の端部の曲率半径を制御することができる。また、マスク絶縁膜のテーパ部によってn⁻型ドリフト層表面側からの軽元素照射の侵入深さを変えることができる。このため、点欠陥領域を所望の点欠陥密度分布で制御性よく形成することができる。

10

【0056】

また、上述した発明によれば、点欠陥領域が導入された領域にPtを導入することにより、点欠陥領域によってPtのアクセプタ化が増進され点欠陥領域の点欠陥密度分布にしたがって、Ptがアクセプタ化されてなるp型反転増進領域を形成することができる。このため、点欠陥領域の点欠陥密度分布を制御することで、p型反転増進領域の深さを制御することができる。これにより、このp型反転増進領域をアノード領域として利用した場合に、アノード領域とドリフト層とのpn接合部を所定の接合深さで制御性よく安定して形成することができる。

20

【0057】

また、上述した発明によれば、p型反転増進領域の深さや端部の曲率半径を制御することができるため、順方向電圧（オン電圧）と逆回復電流とのトレードオフを素子構造ごとに最適となるように、p型反転増進領域とn⁻型ドリフト層とのpn接合部の接合深さを設定することができる。したがって、Ptのアクセプタ化により形成したp型アノード領域を備えた逆バイアス特性が優れたダイオードを安定して製造することができる。

30

【0058】

また、上述した発明によれば、n⁻型ドリフト層の表面全面に形成された厚い酸化膜を、点欠陥を導入するための軽元素照射のマスク絶縁膜として用いることにより、活性領域のp型アノード領域と、終端構造領域のp型ガードリング領域およびp型チャネルストップ領域とを同時に形成することができる。これにより、半導体装置の製造工程を簡略化させることができる。

【発明の効果】

【0059】

本発明にかかる半導体装置および半導体装置の製造方法によれば、Ptをアクセプタとして作用させて電氣的特性の高い半導体装置を安定性よく製造することができるという効果を奏する。また、本発明にかかる半導体装置および半導体装置の製造方法によれば、Ptをアクセプタとして作用させた電氣的特性の高い半導体装置を簡略化された製造工程で製造することができるという効果を奏する。

40

【図面の簡単な説明】

【0060】

【図1】本発明にかかる半導体装置の基本構造について示す断面図である。

【図2】実施の形態1にかかる半導体装置の構成を示す断面図である。

【図3】実施の形態2にかかる半導体装置の製造途中の状態を示す断面図である。

【図4】実施の形態2にかかる半導体装置の製造途中の状態を示す断面図である。

【図5】実施の形態2にかかる半導体装置の製造途中の状態を示す断面図である。

【図6】実施の形態2にかかる半導体装置の製造途中の状態を示す断面図である。

50

- 【図 7】実施の形態 3 にかかる半導体装置の製造途中の状態を示す断面図である。
- 【図 8】実施の形態 3 にかかる半導体装置の製造途中の状態を示す断面図である。
- 【図 9】実施の形態 4 にかかる半導体装置の構造を示す断面図である。
- 【図 10】実施の形態 5 にかかる半導体装置の製造途中の状態を示す断面図である。
- 【図 11】実施の形態 5 にかかる半導体装置の製造途中の状態を示す断面図である。
- 【図 12】実施の形態 5 にかかる半導体装置の製造途中の状態を示す断面図である。
- 【図 13】実施の形態 5 にかかる半導体装置の製造途中の状態を示す断面図である。
- 【図 14】実施の形態 5 にかかる半導体装置の製造途中の状態を示す断面図である。
- 【図 15】実施の形態 5 にかかる半導体装置の製造途中の状態を示す断面図である。
- 【図 16】本発明にかかる半導体装置のキャリア濃度分布を示す特性図である。 10
- 【図 17】n シリコン層中の正孔ライフタイム分布を示す特性図である。
- 【図 18】従来のダイオードの順方向電圧と逆回復電流との関係を示す特性図である。
- 【図 19】従来のダイオードの構造を示す断面図である。
- 【図 20】従来のダイオードの製造途中の状態を示す断面図である。
- 【図 21】従来のダイオードの製造途中の状態を示す断面図である。
- 【図 22】従来のダイオードの製造途中の状態を示す断面図である。
- 【図 23】従来のダイオードの製造途中の状態の別の一例を示す断面図である。
- 【図 24】従来のダイオードの製造途中の状態の別の一例を示す断面図である。
- 【図 25】従来のダイオードの製造途中の状態の別の一例を示す断面図である。
- 【図 26】従来のダイオードの製造途中の状態の別の一例を示す断面図である。 20
- 【図 27】従来のダイオードの製造途中の状態の別の一例を示す断面図である。

【発明を実施するための形態】

【0061】

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、n または p を冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、n や p に付す + および - は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

【0062】 30

(基本構造)

本発明にかかる半導体装置の基本的な構造について、ダイオードを例に説明する。図 1 は、本発明にかかる半導体装置の基本構造について示す断面図である。図 1 には、本発明にかかる半導体装置の基本的な断面構造と、基板深さ方向に沿った不純物濃度分布とを示す。図 1 に示すように、本発明にかかる半導体装置は、n⁺型半導体基板 1 からなる n⁺型カソード層 (第 1 導電型の高濃度半導体層)、n⁻型ドリフト層 (第 1 導電型の半導体層) 2、p 型アノード領域 3、図示を省略したカソード電極 (第 2 電極)、図示を省略したアノード電極 (第 1 電極) を備える。

【0063】 40

n⁺型半導体基板 1 は、例えば一般的なチョコラルスキー (CZ) 法により作製された CZ ウェハを切断した半導体チップである。n⁺型半導体基板 1 には、n 型不純物としてアンチモン (Sb) や砒素 (As) が $1 \times 10^{18} / \text{cm}^3$ よりも高いドーピング量で導入されている。n⁺型半導体基板 1 のおもてには、例えばエピタキシャル成長法を用いてリンなどの n 型不純物がドーピングされてなる n⁻型ドリフト層 2 が積層され、n⁺型半導体基板 1 および n⁻型ドリフト層 2 からなる半導体基体が構成されている。n⁻型ドリフト層 2 は、高い素子耐圧を維持する機能を有する。

【0064】 50

n⁻型ドリフト層 2 の一方の主面 (n⁺型半導体基板 1 側に対して反対側の面) の表面層には、p 型アノード領域 3 が形成されている。p 型アノード領域 3 は、n⁻型ドリフト層 2 の表面近傍領域にパイルアップした高濃度の例えば白金 (Pt) などの遷移金属によっ

て n^- 型ドリフト層2が p 型に反転されてできた p 型反転増進領域(第1反転領域)3bで構成される。点欠陥領域3aの点欠陥密度分布は、熱平衡状態の n^- 型ドリフト層2内の点欠陥密度よりも高く、かつ p 型反転増進領域3b内にほぼ均一に分布している。点欠陥領域3aは、 p 型反転増進領域3bが形成されるときに、アクセプタ化したPtのゲッタ層として作用する。

【0065】

p 型反転増進領域3bは、プロトン(H^+)などの軽元素が照射されてなる点欠陥領域3aを含み、点欠陥領域3aによってPtのアクセプタ化が増進されている。具体的には、 p 型反転増進領域3bは、アクセプタ化されたPtが点欠陥領域3a内にほぼ均一に分布されてなる。また、 p 型反転増進領域3bは、 n^- 型ドリフト層2の一方の主面から深さ方向に一定深さまではほぼ均一なBox型に近い不純物濃度分布をもつことが望ましい。また、 p 型反転増進領域3bを形成するためのPt拡散時に形成されるPt拡散領域3cの不純物濃度分布は、点欠陥領域3aの点欠陥密度分布に近い分布となっている。アノード電極(不図示)は、 p 型反転増進領域3b表面に、 p 型反転増進領域3bに接するように設けられている。カソード電極(不図示)は、 n^+ 型半導体基板1の裏面に、 n^+ 型半導体基板1に接するように設けられている。

10

【0066】

(基本構造の特徴)

本発明にかかる半導体装置の基本構造は、2つの特徴を有する。1つ目の特徴は、 p 型アノード領域3が、電氣的に活性化されてアクセプタ化されたPtが導入されてなる p 型反転増進領域3bを有する点である。すなわち、 n^- 型ドリフト層2内に、シリコンの格子位置に位置し、かつ電氣的に活性化されたPt原子が導入されている。2つ目は、 p 型アノード領域3には、熱平衡状態における n^- 型ドリフト層2内の点欠陥密度以上の点欠陥密度で点欠陥領域3aが形成されている点である。点欠陥領域3aは、 p 型アノード領域3が形成される領域全般にほぼ均一に高濃度に導入されている。この点欠陥領域3aにより、 p 型反転増進領域3bを構成するPtのアクセプタ化が増進されている。

20

【0067】

半導体基体の一方の主面に形成された過剰な点欠陥、主に空孔には、半導体基体内に拡散されたPt原子が移動しやすく、移動したPt原子はシリコン結晶の格子位置に入りやすい。格子欠陥に入ったPt原子は、ドナーもしくはアクセプタとなる。すなわち、 p 型アノード領域3を形成する領域に、熱平衡状態の p 型反転増進領域3bの不純物濃度よりも過剰に点欠陥領域3aを導入することにより、 n^- 型ドリフト層2内に拡散されたPtのアクセプタ化を増進させることができる。

30

【0068】

このように、 n 型シリコン層の表面近傍に偏在するPtがアクセプタとして作用して p 層に反転され、かつ点欠陥領域の導入によってPtのアクセプタ化が増進される現象を、以下、反転増進作用とする。すなわち、 n^- 型ドリフト層2の一方の主面近傍に導入される点欠陥領域3aの点欠陥密度分布を制御することで、Ptのアクセプタ化による p 型反転増進領域3bからなる p 型アノード領域3の不純物濃度分布を、 n^- 型ドリフト層2よりも十分高い不純物濃度となるように制御することができる。

40

【0069】


2つ目の特徴は、軽元素が照射されてなる点欠陥領域3aの点欠陥密度分布を、 p 型アノード領域3全領域でほぼ均一で高濃度な分布とする点である。これにより、 n^- 型ドリフト層2と p 型反転増進領域3bとの pn 接合部の接合深さを従来よりも深くすることができると同時に、 n^- 型ドリフト層2内に拡散されたPtがライフタイムキラーとして機能する領域を p 型反転増進領域3bと同程度の深さで形成することができる。

【0070】


遷移金属の拡散メカニズムは、遷移金属をMとし、空孔をVとした場合、下記(1)式、(2)式であらわされる。

【0071】

50



【0072】



【0073】

上記(1)式は、フランク・ターンブル(Frank-Turnbull)メカニズムとよばれている。上記(2)式は、キックアウト(Kick-out)メカニズムと呼ばれている。上記(1)式、(2)式は、遷移金属原子と点欠陥との相互作用をあらわす拡散機構である。ここで、 $M(i)$ は格子間遷移金属原子、 $M(s)$ は格子位置遷移金属原子、 I はSi自己格子間原子である。格子位置遷移金属原子 $M(s)$ は、例えばアクセプタとして作用すると推測される。一方、格子間遷移金属原子 $M(i)$ は、通常ドーパントであるボロン(B)やリンに比べて拡散係数が大きいため、早期にシリコン層内で平衡状態に達する。

10

【0074】

格子間遷移金属原子 $M(i)$ が早期にシリコン層内で平衡状態に達するため、格子位置遷移金属原子 $M(s)$ の濃度は、空孔Vの点欠陥密度分布やSi自己格子間原子Iの濃度(分布)によって決まる。このため、故意に空孔Vを導入することで、格子位置遷移金属原子 $M(s)$ の濃度分布を制御することができる。そして、空孔Vを過剰に導入するほど、シリコン結晶の格子位置における遷移金属原子の濃度も多くなる。したがって、Ptがアクセプタ化するには、上記(1)式、(2)式に示すメカニズムのようにPt原子がシリコン結晶の格子位置に入ることが重要である。

20

【0075】

Pt原子がシリコン結晶の格子位置に入るためには、シリコン結晶の格子位置が空いていることが必要である。したがって、シリコン結晶の格子位置には、点欠陥のうち空孔や複空孔が導入されていることが好ましい。一方で、格子間シリコン、格子間不純物、置換型不純物を導入する過程やこれらが拡散する過程において、シリコンウェハ内には空孔や複空孔は必ず存在する。このため、上記(1)式、(2)式に示すメカニズムで格子位置遷移金属原子 $M(s)$ を活性化させるには、まず、シリコン層中に熱平衡状態時よりも多く点欠陥を、好ましくは空孔や複空孔を導入し存在させることが必要となる。

【0076】

次に、熱平衡状態におけるn⁻型ドリフト層2の点欠陥の平均的な点欠陥密度について説明する。結晶引き上げにより単結晶インゴットを形成するとき、または、単結晶インゴットがスライシングされてなるシリコンウェハに通常のドーパント(リン、ボロンなど)拡散や熱酸化膜形成により素子構造を形成するときに、単結晶インゴットまたはシリコンウェハは1000以上の温度で熱処理される。

30

【0077】

この熱処理時に導入された点欠陥の一部は、冷却時に、例えば空孔の場合には $1 \times 10^3 / \text{cm}^3 \sim 1 \times 10^7 / \text{cm}^3$ 程度の点欠陥密度でシリコン層中に残留する。このため、p型アノード領域3を形成する際に、冷却時にシリコン層中に残留する点欠陥密度よりも高い点欠陥密度の空孔を点欠陥領域3aとしてシリコン層に導入すればよい。例えば、p型反転増進領域3b(p型アノード領域3)の不純物濃度は、 $1 \times 10^{15} / \text{cm}^3 \sim 1 \times 10^{17} / \text{cm}^3$ 程度であるため、点欠陥領域3aの点欠陥密度もp型反転増進領域3bの不純物濃度と同程度の $1 \times 10^{15} / \text{cm}^3 \sim 1 \times 10^{17} / \text{cm}^3$ 程度であることが好ましい。

40

【0078】

上述したような点欠陥密度で点欠陥領域3a(主に空孔からなる)が形成されることで、点欠陥領域3a内の点欠陥の格子位置にPtが置換されてアクセプタ化される。任意の接合深さでp型反転増進領域3bとn⁻型ドリフト層2とのpn接合部を安定に形成するには、点欠陥領域3aを所定の点欠陥密度で深さ方向に制御性よく形成することが必要である。その方法については後述する。理想的には、深さ方向にBox型の格子欠陥分布で点欠陥領域3aを形成することができれば、安定して任意の深さのpn接合部を形成することができる。

50

【 0 0 7 9 】

(実施の形態 1)

次に、実施の形態 1 にかかる半導体装置の構造について説明する。図 2 は、実施の形態 1 にかかる半導体装置の構成を示す断面図である。図 2 には、実施の形態 1 にかかる半導体装置の断面構造と、深さ方向に沿った不純物濃度分布を示す。図 2 に示す実施の形態 1 にかかる半導体装置は、図 1 に示すダイオードの基本構造に、終端構造領域 1 1 の p 型ガードリング領域 (第 2 反転領域) 4 および p 型チャネルストッパー領域 5 を設けたダイオードである。

【 0 0 8 0 】

終端構造領域 1 1 とは、活性領域 1 0 の端部から半導体基体 (半導体チップ) の外周端部までの領域であり、活性領域 1 0 を囲み、素子に電圧が印加されたときに発生する半導体基体おもて面 (n^- 型ドリフト層 2 側の表面) の電界強度を緩和させる構造部である。活性領域 1 0 とは、半導体基体のアノード電極 7 が形成されている領域であり、オン状態のときに電流が流れる領域である。

【 0 0 8 1 】

具体的には、図 2 に示すように、実施の形態 1 にかかる半導体装置は、 n^+ 型カソード層となる As (ヒ素) ドープの低抵抗な n^+ 型半導体基板 1、P (リン) ドープのエピタキシャル成長層である n^- 型ドリフト層 2、p 型アノード領域 3、p 型ガードリング領域 4、p 型チャネルストッパー領域 5、酸化膜 (絶縁膜マスク) 6、アノード電極 7、フィールドプレート 8 およびカソード電極 9 を有する。 n^+ 型半導体基板 1 の厚さおよび不純物濃度は、例えば、それぞれ $500 \mu\text{m}$ および $2 \times 10^{19} / \text{cm}^3$ である。

【 0 0 8 2 】

n^- 型ドリフト層 2 の厚さおよび不純物濃度は、例えば、それぞれ $100 \mu\text{m}$ および $7 \times 10^{13} / \text{cm}^3$ である。 n^- 型ドリフト層 2 の表面 (n^+ 型半導体基板 1 側に対して反対側の表面、以下、単に表面とする) の一部は酸化膜 6 により被覆されている。酸化膜 6 の内周側および外周側の端部形状は、 n^- 型ドリフト層 2 側に対して反対側の表面 (上面) 側から n^- 型ドリフト層 2 側に広がるテーパ状 (以下、テーパ部とする) となっている。

【 0 0 8 3 】

p 型アノード領域 3 は、 n^- 型ドリフト層 2 の表面の、酸化膜 6 により被われていない領域の下に浅く、かつ酸化膜 6 のテーパ部に被われた領域の下にわたって形成されている。 n^+ 型半導体基板 1、 n^- 型ドリフト層 2 および p 型アノード領域 3 の構成は、図 1 に示す本発明の基本構造と同様である。すなわち、p 型アノード領域 3 は、本発明の特徴である点欠陥領域 3 a を含む p 型反転増進領域 3 b で構成される。

【 0 0 8 4 】

p 型反転増進領域 3 b の接合深さ、すなわち p n 接合の深さは例えば $10 \mu\text{m}$ 以下程度である。p 型反転増進領域 3 b の接合深さは、 n^- 型ドリフト層 2 への軽元素照射により形成された点欠陥領域 3 a の深さ、Pt の熱拡散条件およびその後の熱処理条件によって変化し、特に点欠陥領域 3 a の点欠陥密度分布に律速される。

【 0 0 8 5 】

すなわち、点欠陥領域 3 a の点欠陥密度分布を制御することによって、p 型反転増進領域 3 b と n^- 型ドリフト層 2 との p n 接合部 3 e の深さを調節することができる。また、酸化膜 6 のテーパ部近傍における点欠陥領域 3 a の点欠陥密度の横方向の分布によって、p 型反転増進領域 3 b と n^- 型ドリフト層 2 との p n 接合部 3 e の外周側端部の不純物濃度分布を制御することができる。点欠陥領域 3 a は、例えば、プロトンなどの軽元素の 2 重照射によって形成されてもよい。

【 0 0 8 6 】

p 型ガードリング領域 4 は、 n^- 型ドリフト層 2 の表面側の領域に、p 型アノード領域 3 を囲むように、特に限定しないが、例えば一重のリング状に形成されている。p 型ガードリング領域 4 は、定格電圧に応じて二重、あるいはそれ以上設けられていてもよい。定

10

20

30

40

50

格電圧が例えば100V程度と低い場合、p型ガードリング領域4を設けなくてもよい。p型チャンネルストッパー領域5は、n⁻型ドリフト層2の表面側の領域の最も外側に、p型アノード領域3およびp型ガードリング領域4を囲むように、一重のリング状に形成されている。

【0087】

p型ガードリング領域4およびp型チャンネルストッパー領域5は、それぞれ、p型アノード領域3と同様に、軽元素照射によりPtのアクセプタ化が増進された点欠陥領域3aを含むp型反転増進領域3bで構成される。p型ガードリング領域4およびp型チャンネルストッパー領域5は、p型不純物が拡散されてなるp型拡散領域で構成されてもよい。p型チャンネルストッパー領域5に代えて、n型不純物が拡散されてなるn型拡散領域で構成されたn型チャンネルストッパー領域を設けてもよい。

10

【0088】

アノード電極7は、p型アノード領域3に接するように形成されている。フィールドプレート8は、p型ガードリング領域4およびp型チャンネルストッパー領域5に接するように形成されている。カソード電極9は、n⁺型半導体基板1の裏面に接するように形成されている。

【0089】

(実施の形態2)

次に、実施の形態2にかかる半導体装置の製造方法として、実施の形態1にかかる半導体装置の製造方法について説明する。図3～6は、実施の形態2にかかる半導体装置の製造途中の状態を示す断面図である。例えば、定格電圧を1000Vとし、p型反転増進領域3bの形成に用いる遷移金属をPtとして説明する(他の実施の形態3,5においても同様)。まず、n⁺型カソード層となるn⁺型半導体基板1上に、例えば厚さ100μmのn⁻型ドリフト層2を比抵抗60Ωcmでエピタキシャル成長させる。

20

【0090】

次に、熱酸化により、n⁻型ドリフト層2の表面上に例えば厚さ900nmの酸化膜6を形成する。酸化膜6の厚さは、後述するプロトン(H⁺)照射のマスクとして用いる際に、酸化膜6を通してn⁻型ドリフト層2中に侵入するプロトンのドーズ量および侵入深さと、軽元素照射によるダメージに伴うPtのアクセプタ化の度合いとにより任意に決められる。次に、例えばオキシ塩化リン(POCl₃)ガス中において1000℃程度の温度で数時間の熱処理を行い、酸化膜6表面に例えばリンガラス(PSG、不図示)を形成する。これにより、酸化膜6の厚さは、リンガラスの厚さを含めて例えば950nmとなる。

30

【0091】

次に、酸化膜6の表面に、例えば四フッ化メタン(CF₄)ガスと四塩化炭素(CCl₄)ガスとの混合ガス中において出力パワー300Wのプラズマ中で20秒間のプラズマ処理を行い、酸化膜6にダメージを与える。ここまでの状態が図3に示されている。次に、フォトリソグラフィ技術およびエッチングにより、活性領域10の形成領域に対応する部分の酸化膜6を除去すると同時に、p型ガードリング領域4およびp型チャンネルストッパー領域5の形成領域に対応する部分の酸化膜6を例えばリング状に除去する。

40

【0092】

ダメージを与えられた酸化膜6はウェットエッチングのエッチングレートが変化するため、酸化膜6の端部形状を上面側からn⁻型ドリフト層2側に向かって広がるテーパ形状とすることができる。酸化膜6のテーパ部の横方向(n⁺型半導体基板1の主面に平行な方向)長さL_{OT}は、例えば4.7μmとなる。酸化膜6のテーパ部の横方向長さL_{OT}は、酸化膜6の厚さの4.9倍程度の長さである。

【0093】

次に、酸化膜6の残部をマスクとして、n⁻型ドリフト層2にプロトン(H⁺)照射を行う。プロトン照射は、例えばタンデム型バンデグラフト加速器を用いて例えば2回行う。一回目のプロトン照射は、例えば、ドーズ量1×10¹⁴/cm²であり、加速電圧0.5

50

MeVである。2回目のプロトン照射は、例えば、ドーズ量 $1 \times 10^{14} / \text{cm}^2$ であり、加速電圧 0.75 MeV である。また、プロトン照射は、3回以上行ってもよい。この場合、各プロトン照射の条件は、すべて同じでもよいし、それぞれ異なってもよい。

【0094】

このプロトン照射により、活性領域 10 の形成領域に点欠陥領域 3a が形成され、終端構造領域 11 において p 型ガードリング領域 4 および p 型チャネルストッパー領域 5 の形成領域にそれぞれ点欠陥領域 4a, 5a が形成される。また、酸化膜 6 の端部が上面側から n⁻型ドリフト層 2 側に向かって広がるテーパ状となっていることにより、点欠陥領域 3a, 4a, 5a の端部におけるプロトン照射の照射量が酸化膜 6 のテーパ部の厚さに応じて制御される。ここまでの状態が図 4 に示されている。プロトン照射によって形成された点欠陥領域 3a, 4a, 5a を図 4 中にハッチングで示す。なお、点欠陥領域 3a, 4a, 5a の端部（酸化膜 6 下の部分）は曲率をもつが図中では図示省略する（他の図においても同様）。

10

【0095】

次に、n⁻型ドリフト層 2 表面の、酸化膜 6 で被われていない露出領域に、Pt を 1 重量% 含有したシリカペースト 21 を塗布し、例えば 930 °C で 3 時間の熱処理を行う。ここまでの状態が図 5 に示されている。その後、シリカペースト 21 を弗酸によって除去する。ここまでの工程によって、n⁻型ドリフト層 2 の活性領域 10 の表面近傍および終端構造領域 11 の表面近傍がアクセプタ化した Pt 原子によって p 型に反転され、p 型反転増進領域 3b, 4b, 5b が形成される。ここまでの状態が図 6 に示されている。

20

【0096】

p 型反転増進領域 3b, 4b, 5b は、それぞれ、点欠陥領域 3a, 4a, 5a によって Pt のアクセプタ化が増進され、点欠陥領域 3a, 4a, 5a の点欠陥密度分布にしたがって形成される。Pt の熱拡散は、n⁺型半導体基板 1 の裏面から行ってもよい。すなわち、n⁺型半導体基板 1 の裏面にシリカペーストを塗布した後に、Pt 拡散のための熱処理を行ってもよい。この場合、n⁺型半導体基板 1 の裏面近傍にも Pt が偏在されるが、n⁺型半導体基板 1 は、ドーパント濃度が高いため Pt のアクセプタ化による p 層への反転は起きない。

【0097】

次に、例えばウエハ表面に厚さ 5 μm のアルミニウム - シリコン (Al - Si) 合金をスパッタリングによって積層する。次に、フォトリソグラフィ技術およびエッチングにより、Al - Si 合金層を所望の形状にパターニングする。しかる後、窒素 (N₂) 雰囲気中で 500 °C、1 時間の熱処理を行い、p 型アノード領域 3 に接する低抵抗性のアノード電極 7、p 型ガードリング領域 4 および p 型チャネルストッパー領域 5 に接する低抵抗性のフィールドプレート 8 を形成する。

30

【0098】

アノード電極 7 およびフィールドプレート 8 は、純 Al を真空蒸着することにより形成されていてもよい。最後に、n⁺型半導体基板 1 の裏面にチタン (Ti)、ニッケル (Ni) および金 (Au) を真空蒸着により積層してカソード電極 9 を形成して、半導体装置が完成し、図 2 に示す状態となる。たとえば、Ti の厚さは 0.7 μm であり、Ni の厚さは 0.3 μm であり、Au の厚さは 0.1 μm である。

40

【0099】

(実施の形態 3)

次に、実施の形態 3 にかかる半導体装置の製造方法について説明する。図 7, 8 は、実施の形態 3 にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態 3 にかかる半導体装置の製造方法が実施の形態 2 にかかる半導体装置の製造方法と異なる点は、プロトン照射と Pt 拡散との工程順を変えて、プロトン照射前に Pt 拡散を行う点である。具体的には、次のように実施の形態 3 にかかる半導体装置の製造方法の各工程を行う。

【0100】

まず、実施の形態 2 と同様に、n⁺型半導体基板 1 上に堆積した n⁻型ドリフト層 2 の表

50

面上に酸化膜 6 およびリンガラスを順に形成した後、酸化膜 6 表面にプラズマ処理を行う（図 3）。次に、実施の形態 2 と同様に、活性領域 10 の形成領域に対応する部分、p 型ガードリング領域 4 および p 型チャネルストッパー領域 5 の形成領域に対応する部分の酸化膜 6 を除去する。次に、実施の形態 2 と同様に、n⁻型ドリフト層 2 の、酸化膜 6 で被われていない露出領域にシリカペースト 21 を塗布し熱処理を行う。ここまでの状態が図 7 に示されている。

【0101】

次に、塗布したシリカペースト 21 を弗酸にて除去した後、酸化膜 6 の残部をマスクとして n⁻型ドリフト層 2 にプロトン照射を行う。プロトンの照射方法および照射条件は、実施の形態 2 と同様である。このプロトン照射により、活性領域 10 の形成領域に点欠陥領域 3a が形成され、終端構造領域 11 において p 型ガードリング領域 4 および p 型チャネルストッパー領域 5 の形成領域にそれぞれ点欠陥領域 4a, 5a が形成される。ここまでの状態が図 8 に示されている。

10

【0102】

次に、窒素雰囲気中で 930、30 分間の熱処理を行う。この熱処理中によって、n⁻型ドリフト層 2 の表面近傍がアクセプタ化した Pt 原子によって p 型に反転される。さらに、n⁻型ドリフト層 2 内の Pt 原子が点欠陥領域 3a, 4a, 5a に再度移動し、p 型反転増進領域 3b, 4b, 5b が点欠陥領域 3a, 4a, 5a の点欠陥密度分布にしたがって形成される。これによって、実施の形態 2 と同様に、n⁻型ドリフト層 2 の活性領域 10 の表面近傍および終端構造領域 11 の表面近傍が p 型に反転し、p 型反転増進領域 3b, 4b, 5b が形成される（図 6）。その後、実施の形態 2 と同様に以降の処理を行うことにより、半導体装置が完成し、図 2 に示す状態となる。

20

【0103】

（実施の形態 4）

次に、実施の形態 4 にかかる半導体装置について説明する。図 9 は、実施の形態 4 にかかる半導体装置の構造を示す断面図である。実施の形態 4 にかかる半導体装置が実施の形態 1 にかかる半導体装置と異なる点は、活性領域 10 に複数の p 型アノード領域 13 を選択的に設けている点である。

【0104】

図 9 に示すように、複数の p 型アノード領域 13 は、それぞれ、n⁻型ドリフト層 2 の表面近傍の n⁻型ドリフト層 2 内部に設けられている。各 p 型アノード領域 13 は、実施の形態 1 と同様に、それぞれ、点欠陥領域を含む p 型反転増進領域で構成される。複数の p 型アノード領域 13 は、n⁻型ドリフト層 2 表面に平行な方向（例えば図 9 では紙面奥行き方向）に延びるストライプ状に配置されてもよいし、ドット状の平面形状でマトリクス状に配置されてもよい。また、複数の p 型アノード領域 13 は、所定間隔で配置されるのが好ましい。

30

【0105】

p 型ガードリング領域 4 および p 型チャネルストッパー領域 5 は、それぞれ、ボロンなどの p 型不純物が拡散されてなる p 型拡散領域で構成される。アノード電極 17 は、活性領域 10 において n⁻型ドリフト層 2 の表面全体に接し、かつ p 型ガードリング領域 4 に接している。アノード電極 17 は、p 型アノード領域 13 には接していない。終端構造領域 11 において n⁻型ドリフト層 2 表面は酸化膜 16 で被われており、フィールドプレートは設けられていない。実施の形態 4 にかかる半導体装置のそれ以外の構成は、実施の形態 1 にかかる半導体装置と同様である。

40

【0106】

（実施の形態 5）

次に、実施の形態 5 にかかる半導体装置の製造方法として、実施の形態 4 にかかる半導体装置の製造方法について説明する。図 10 ~ 15 は、実施の形態 5 にかかる半導体装置の製造途中の状態を示す断面図である。まず、実施の形態 2 と同様に、n⁺型半導体基板 1 上に堆積した n⁻型ドリフト層 2 の表面上に酸化膜 16 およびリンガラスを順に形成し

50

た後、酸化膜 16 表面にプラズマ処理を行う。ここまでの状態が図 10 に示されている。

【0107】

次に、フォトリソグラフィ技術およびエッチングにより、p 型ガードリング領域 4 および p 型チャネルストッパー領域 5 の形成領域に対応する部分の酸化膜 16 を例えばリング状に除去する。このエッチングにより、実施の形態 2 と同様に、酸化膜 16 の端部形状がテーパ状となる。次に、酸化膜 16 の残部をマスクとして n⁻型ドリフト層 2 に例えばボロンをイオン注入する。このイオン注入は、ドーズ量 $1 \times 10^{14} / \text{cm}^2$ であり、加速電圧 100 keV である。ここまでの状態が図 11 に示されている。

【0108】

次に、1150 °C で 3 時間の熱処理によって n⁻型ドリフト層 2 内のボロンを熱拡散させることで、p 型ガードリング領域 4 および p 型チャネルストッパー領域 5 を形成する。p 型ガードリング領域 4 および p 型チャネルストッパー領域 5 の拡散深さは例えば 5 μm 程度である。ここまでの状態が図 12 に示されている。また、ボロンを熱拡散させる熱処理により、同時に再度酸化膜 16 が形成され、ウェハ全面が酸化膜 16 で被われる。

【0109】

次に、フォトリソグラフィ技術およびエッチングにより、活性領域 10 の形成領域に対応する部分の酸化膜 16 を選択的に除去する。次に、酸化膜 16 の残部をマスクとして n⁻型ドリフト層 2 にプロトン照射を行う。プロトン照射は、例えばタンデム型バンデグラフト加速器を用いて 1 回行い、重ね打ちは行わない。このプロトン照射は、ドーズ量 $1 \times 10^{13} / \text{cm}^2$ であり、加速電圧は 0.5 MeV である。

【0110】

また、n⁻型ドリフト層 2 の表面から約 5 μm 付近の深さに点欠陥密度のピークがあることが推定される照射条件でプロトン照射を行う。その理由は、後の工程で形成される p 型反転増進領域を n⁻型ドリフト層 2 内部に形成するためである。このプロトン照射により、活性領域 10 の形成領域に点欠陥領域 13a が選択的に形成される。ここまでの状態が図 13 に示されている。

【0111】

次に、n⁻型ドリフト層 2 表面の、酸化膜 16 で被われていない露出領域に、Pt を 1 重量% 含有したシリカペースト 22 を塗布し、930 °C で 1 時間の熱処理を行う。ここまでの状態が図 14 に示されている。その後、塗布したシリカペースト 22 を弗酸にて除去する。ここまでの工程によって、n⁻型ドリフト層 2 の活性領域 10 の n⁻型ドリフト層 2 表面から一定深さの領域がアクセプタ化した Pt によって p 型に反転され、p 型反転増進領域 13b が形成される。p 型反転増進領域 13b は、点欠陥領域 13a によって Pt のアクセプタ化が増進され、点欠陥領域 13a の点欠陥密度分布にしたがって形成される。ここまでの状態が図 15 に示されている。Pt の熱拡散は、n⁺型半導体基板 1 の裏面から行ってもよい。

【0112】

次に、例えばウェハ表面に厚さ 5 μm の Al-Si 合金をスパッタリングによって積層する。次に、フォトリソグラフィ技術およびエッチングにより、Al-Si 合金層を所望の形状にパターニングする。しかる後、窒素雰囲気中で 500 °C、1 時間の熱処理を行い、活性領域 10 において n⁻型ドリフト層 2 の表面全体に接し、かつ p 型ガードリング領域 4 に接する低抵抗性のアノード電極 17 を形成する。なお、アノード電極 17 は、純 Al を真空蒸着することにより形成されていてもよい。最後に、実施の形態 2 と同様に、n⁺型半導体基板 1 の裏面にチタン、ニッケルおよび金を真空蒸着またはスパッタリングにより積層してカソード電極 9 を形成して、半導体装置が完成し、図 9 に示す状態となる。

【0113】

図 9 に示す構造は、静電誘導型ダイオードとして従来から知られている構造である。通常は、p 層の埋め込みエピ技術または p 型不純物（ボロン等）の高加速インプラなどにより作製されるが、上述した実施の形態 5 にかかる半導体装置の製造方法に示すように、プロトン照射で点欠陥領域を形成することにより Pt のアクセプタ増進作用によって形成可

10

20

30

40

50

能である。

【0114】

上述した各実施の形態によれば、 n^- 型ドリフト層の表面近傍に、熱平衡状態の n^- 型ドリフト層内の点欠陥密度よりも高い過剰な点欠陥、主に空孔を局所的にかつ深く導入することで、 n^- 型ドリフト層内のP t原子が移動し、熱平衡状態のときに比べて格子位置に入りやすくなる。このため、点欠陥領域の点欠陥密度や導入深さを制御することにより、アクセプタ化したP tの不純物濃度を増加させることができる。かつ、P t濃度分布が熱平衡状態よりも過剰にp型反転増進領域内に分布していることで、p型反転増進領域のP t濃度分布の安定制御が可能となる。

【0115】

さらに、各実施の形態によれば、点欠陥領域の点欠陥密度分布が、 n^- 型ドリフト層表面からある深さまで局所的に過剰に分布させることで、点欠陥領域の点欠陥密度分布とp型反転増進領域の分布とはほぼ同一の分布となる。このことは、上記点欠陥領域の点欠陥密度分布がp型反転増進領域のP t濃度分布に近いことと等価である。このように、点欠陥領域によってP tのアクセプタ化が増進され、かつ点欠陥分布とアクセプタ化領域の分布とが相似することは、先行技術には見られない新しい作用である。

【0116】

また、ライフタイムキラとなる遷移金属は、他の遷移金属よりP tが好ましい。その理由は、P tのアクセプタ化率が高く、点欠陥（空孔）によりアクセプタ化が増進されやすく、p型アノード領域形成が容易となるからである。また、シリコンにおけるP tの再結合中心の準位が伝導帯に近く、浅い準位を形成するため、漏れ電流が低くなるからである。このような遷移金属をP tとした場合に得られる上記効果は、例えば遷移金属をAuとした場合にも得られることが明確である。

【0117】

また、点欠陥領域は、プロトン（ H^+ ）、ヘリウム（He）などの軽元素の照射により形成されることが望ましい。特に、異なった照射条件（ドーズ量、加速電圧など）で2回以上 n^- 型ドリフト層表面から照射することで、 n^- 型ドリフト層表面から所定の深さまでの領域に点欠陥密度の高い点欠陥領域を形成することができる。これは、軽元素を高エネルギーでシリコン層中に照射することにより、原子核との弾性衝突でシリコン原子が格子点から弾き飛ばされ、格子欠陥（空孔）が生成されるからである。したがって、軽元素の照射条件を種々変更することにより、点欠陥領域の n^- 型ドリフト層表面からの深さを制御することができる。通常はこれらの点欠陥導入は、ライフタイムの低減を目的としているが、本発明においてはP tのアクセプタ化の増進を目的として点欠陥領域を形成している。

【0118】

点欠陥領域の深さは、軽元素の加速電圧に依存して変わる。このため、 n^- 型ドリフト層の表面から所定の深さまでの領域に、異なる加速電圧で2回以上の軽元素照射を重ねて行うことにより、 n^- 型ドリフト層の表面から深さ方向に過剰な点欠陥が導入された点欠陥領域分布を形成することができる。 n^- 型ドリフト層にプロトンを照射した場合の、本発明にかかる半導体装置のキャリア濃度分布について説明する。図16は、本発明にかかる半導体装置のキャリア濃度分布を示す特性図である。図16には、プロトン照射後に（熱処理を実施しない状態で）、拡がり抵抗（SR）測定法によって n^- 型ドリフト層の表面近傍のキャリア濃度分布を測定した結果を示す。上述した実施の形態2にしたがい、タンデム型バンデグラフト加速器を用いて n^- 型ドリフト層に2回のプロトン照射を行った。プロトンのドーズ量を $1 \times 10^{13} / \text{cm}^2$ で固定し、加速電圧を種々変化させた。

【0119】

図16に示す結果より、加速電圧0.5 MeVおよび加速電圧0.75 MeVとした第1比較例および第2比較例では、加速電圧が大きくなるほどキャリア濃度分布が深さ方向に深くなることが確認された。さらに、上述した実施の形態1のように、加速電圧0.5 MeVと加速電圧0.75 MeVとした2回のプロトン照射を重ね打ちした実施例におい

10

20

30

40

50

ては、 n^- 型ドリフト層表面（深さ = 0 μm ）から深さ方向にほぼ均一なキャリア濃度分布が形成されることが確認された。なお、図 16 では、プロトン照射による点欠陥形成に起因したドナー濃度低下を観測している。これにより、異なる加速電圧で 2 回以上の軽元素照射を重ねて行うことで、 n^- 型ドリフト層の表面から深さ方向に過剰な点欠陥が導入された点欠陥領域分布を形成することができることが確認された。

【0120】

また、各実施の形態によれば、点欠陥領域に Pt を導入することにより、Pt はシリコン原子によって形成されている結晶格子の間を移動する（格子間型の拡散）ため、点欠陥領域の点欠陥、特に空孔に Pt がトラップされ、正孔を供給するアクセプタとなる。これにより、高濃度の点欠陥領域において、Pt のアクセプタ化を増進させることができる。点欠陥領域の深さを制御し、 n^- 型ドリフト層内に拡散される Pt が n^- 型ドリフト層の表面近傍に過剰に導入された点欠陥にほぼ総てトラップされることにより、制御性よく p 型反転増進領域と n^- 型ドリフト層との pn 接合部を形成することができる。Pt の導入は n^- 型ドリフト層表面から行われることが望ましい。

10

【0121】

また、実施の形態 3 によれば、Pt 拡散後に点欠陥領域を形成した場合であっても、その後熱処理を行うことで、Pt を再移動させて格子位置に入れることができる。このため、Pt が正孔を供給するアクセプタとなり、点欠陥領域において Pt のアクセプタ化を増強させることが可能となる。通常の Pt 拡散では、シリコン層全体に Pt が拡散し特に n^- 型ドリフト層表面から 60 μm 付近まで Pt 偏在が顕著な Pt 濃度分布となる。この深さ方向に傾斜を持つ Pt 濃度分布がソフトリカバリー化には有利である。そして、この特徴と n^- 型ドリフト層表面付近に過剰に導入される Pt によって複合的な効果を期待することができる。

20

【0122】

以上、説明したように、本発明によれば、点欠陥を導入するための軽元素照射のマスク絶縁膜（酸化膜）の端部形状を上面側から n^- 型ドリフト層側へ広がるテーパ形状とすることで、マスク絶縁膜のテーパ部の厚さに応じてマスク絶縁膜へ取り込まれる Pt の量を変えることができる。これにより、p 型反転増進領域の端部の曲率半径を制御することができる。また、マスク絶縁膜のテーパ部によって n^- 型ドリフト層表面側からの軽元素照射の侵入深さを変えることができる。このため、点欠陥領域を所望の点欠陥密度分布で制御性よく形成することができる。

30

【0123】

また、本発明によれば、点欠陥領域が導入された領域に Pt を導入することにより、点欠陥領域によって Pt のアクセプタ化が増進され点欠陥領域の点欠陥密度分布にしたがって、Pt がアクセプタ化されてなる p 型反転増進領域を形成することができる。このため、点欠陥領域の点欠陥密度分布を制御することで、p 型反転増進領域の深さを制御することができる。これにより、この p 型反転増進領域をアノード領域として利用した場合に、アノード領域とドリフト層との pn 接合部を所定の接合深さで制御性よく安定して形成することができる。

【0124】

また、本発明によれば、p 型反転増進領域の深さや端部の曲率半径を制御することができるため、順方向電圧（オン電圧）と逆回復電流とのトレードオフを素子構造ごとに最適となるように、p 型反転増進領域と n^- 型ドリフト層との pn 接合部の接合深さを設定することができる。したがって、Pt のアクセプタ化により形成した p 型アノード領域を備えた逆バイアス特性が優れたダイオードを安定して製造することができる。

40

【0125】

また、本発明によれば、 n^- 型ドリフト層の表面全面に形成された厚い酸化膜を、点欠陥を導入するための軽元素照射のマスク絶縁膜として用いることにより、活性領域の p 型アノード領域と、終端構造領域の p 型ガードリング領域および p 型チャネルストッパー領域とを同時に形成することができる。これにより、半導体装置の製造工程を簡略化させる

50

ことができる。また、本発明によれば、アクセプタとなる従来のドーパント不純物（ボロン、アルミニウムなど）の導入と、1000以上での高温拡散を行うことなく、p型アノード層を容易に形成することができる。

【0126】

上述した各実施の形態では、プロトン照射によって点欠陥領域を導入する場合を例に説明しているが、ヘリウムなどの他の軽元素を照射する場合であっても同様の効果が得られる。また、実施の形態2, 3において、プロトン照射を2回行う場合を例に説明しているが、プロトン照射は2回以上行ってもよい。プロトン照射を2回以上行う場合、2回以上のプロトン照射をつづけて行えばよく、照射順序はドーズ量や加速電圧によらず種々変更可能である。また、加速電圧と照射量とを任意に組み合わせて2回以上のプロトン照射を行い、所定の点欠陥分布を形成してもよい。

10

【0127】

また、各実施の形態では、Ptを導入する方法として、n⁻型ドリフト層表面にPtを含有したシリカペーストを塗布した後に熱拡散する方法を例に説明しているが、n⁻型ドリフト層内にPtを拡散させることができればよく、他の方法でもよい。例えば、n⁻型ドリフト層表面にPtシリサイドを形成した後に800～900程度の熱処理を行うことで、n⁻型ドリフト層内にPtを拡散させてもよい。また、n⁻型ドリフト層表面からPtをイオン注入することで、n⁻型ドリフト層内にPtを導入してもよい。Ptをイオン注入する場合、Ptのイオン注入後に行う800～900の熱処理において、n⁻型ドリフト層に注入されたPtイオンがアクセプタサイトに置換されると推測される。

20

【0128】

以上において本発明では、ダイオードを例に説明しているが、上述した実施の形態に限らず、点欠陥によってアクセプタ化が増進されたp型反転増進領域をn型シリコン層内に備えたさまざまな装置に適用可能である。例えば、本発明は、一般的な、ユニポーラデバイスである絶縁ゲート型電界効果トランジスタ(MOSFET)や、バイポーラデバイスである絶縁ゲート型バイポーラトランジスタ(IGBT)にも適用が可能である。また、各実施の形態では第1導電型をn型とし、第2導電型をp型としたが、本発明は第1導電型をp型とし、第2導電型をn型としても同様に成り立つ。

【産業上の利用可能性】

【0129】

30

以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、高周波スイッチング用途などに使用されるパワー半導体装置に有用である。


【符号の説明】

【0130】


- 1 n⁺型半導体基板
- 2 n⁻型ドリフト層
- 3 p型アノード領域
- 3 a 点欠陥領域
- 3 b p型反転増進領域
- 3 c Pt拡散領域
- 3 e pn接合部
- 4 p型ガードリング領域
- 5 p型チャンネルストッパ領域
- 6 酸化膜
- 7 アノード電極
- 8 フィールドプレート
- 9 カソード電極
- 10 活性領域
- 11 終端構造領域

40


【図1】




【図2】




【図3】




【図5】




【図4】




【図6】




【図7】




【図9】




【図8】




【図10】




【図11】




【図13】




【図12】




【図14】




【図15】




【図17】




【図16】




【図18】




【図19】




【図21】




【図20】




【図22】




【図23】




【図26】




【図24】



【図27】



【図25】



フロントページの続き

(58)調査した分野(Int.Cl., DB名)

H01L 21/329

H01L 21/322

H01L 29/06

H01L 29/86 - 96