

(12) 发明专利申请

(10) 申请公布号 CN 102674237 A

(43) 申请公布日 2012. 09. 19

(21) 申请号 201210038129. 2

(22) 申请日 2012. 02. 17

(30) 优先权数据

13/032, 334 2011. 02. 22 US

(71) 申请人 英飞凌科技股份有限公司

地址 德国瑙伊比贝尔格

(72) 发明人 斯特凡·科尔贝

克莱门斯·普鲁格尔

伯恩哈德·温克勒

安德烈亚斯·桑克尔

(74) 专利代理机构 北京康信知识产权代理有限

责任公司 11240

代理人 余刚 吴孟秋

(51) Int. Cl.

B81C 1/00(2006. 01)

B81B 7/00(2006. 01)


权利要求书 2 页 说明书 5 页 附图 7 页

(54) 发明名称

单片集成传感器装置及形成方法和形成其腔体结构的方法

(57) 摘要

本发明公开了单片集成传感器装置及形成方法和形成其腔体结构的方法。实施例涉及 MEMS 装置, 具体涉及单个晶片上的集成有相关电子器件的 MEMS 装置。实施例利用模块化工艺流程概念作为 MEMS-first 方法的一部分, 从而能够利用新颖的腔体密封工艺。因此减少或消除了由于 MEMS 加工对电子器件的影响和潜在有害作用。同时, 提供了高度灵活的解决方案, 能够实施各种测量原理, 包括电容式和压阻式。因此, 各种传感器应用可具有改进的性能和质量, 同时保持成本高效。



1. 一种形成单片集成传感器装置的方法,包括:

通过以下步骤在衬底上形成微机电系统装置:在所述衬底上形成牺牲层;在所述牺牲层上沉积第一硅层,所述第一硅层包括至少一个释放孔;通过所述至少一个释放孔在所述牺牲层内形成腔体;并且通过沉积第二硅层而密封所述腔体;以及

在所述衬底上形成电子器件。

2. 根据权利要求1所述的方法,进一步包括:在所述腔体中沉积腔体钝化层。

3. 根据权利要求1所述的方法,其中,形成所述牺牲层的步骤包括:图案化所述牺牲层。

4. 根据权利要求1所述的方法,其中,形成所述牺牲层的步骤包括:形成单晶牺牲层。

5. 根据权利要求1所述的方法,其中,形成所述电子器件的步骤进一步包括:利用所述单晶牺牲层。

6. 根据权利要求1所述的方法,其中,密封所述腔体的步骤进一步包括:沉积包括单晶硅的第二硅层。

7. 根据权利要求1所述的方法,其中,形成微机电系统装置的步骤包括:形成传感器装置。

8. 根据权利要求7所述的方法,其中,形成传感器装置的步骤包括:形成电容式传感器装置或压阻式传感器装置的至少其中之一。

9. 根据权利要求1所述的方法,其中,形成电子器件的步骤包括:形成至少一个晶体管。

10. 根据权利要求1所述的方法,其中,形成电子器件的步骤包括:利用CMOS或BICMOS工艺的其中之一。

11. 根据权利要求1所述的方法,其中,形成微机电系统装置的步骤进一步包括:通过至少一个释放孔填充所述腔体的一部分。

12. 根据权利要求1所述的方法,进一步包括:在所述微机电系统装置与所述电子器件之间形成隔离槽。

13. 一种单片集成传感器装置,包括:

形成于衬底上的微机电系统传感器,所述微机电系统传感器包括通过至少一个释放孔形成于牺牲层中并由硅层密封的腔体;以及

形成于所述衬底上的电子器件。

14. 根据权利要求13所述的装置,其中,所述硅层包括单晶硅层。

15. 根据权利要求14所述的装置,其中,所述单晶硅层形成所述电子器件的一部分。

16. 根据权利要求13所述的装置,进一步包括形成于所述微机电系统传感器与所述电子器件之间的隔离槽。

17. 根据权利要求13所述的装置,其中,所述微机电系统传感器是电容式传感器或压阻式传感器的其中之一。

18. 根据权利要求13所述的装置,其中,所述电子器件包括晶体管。

19. 根据权利要求13所述的装置,进一步包括所述腔体内的腔体钝化层。

20. 根据权利要求13所述的装置,其特征在于,所述硅层包括膜。

21. 一种形成单片集成传感器的腔体结构的方法,包括:

获得硅衬底；
在所述硅衬底上形成植入层；
在所述植入层上图案化一单晶牺牲层；
在所述牺牲层上沉积第一硅层，所述第一硅层具有至少一个释放孔；
通过所述释放孔蚀刻所述牺牲层，以形成腔体；以及
通过在所述第一硅层上沉积第二硅层而密封所述腔体。

22. 根据权利要求 21 所述的方法，进一步包括：通过执行所述获得、形成、图案化、沉积、蚀刻和密封步骤而形成微机电系统传感器。

23. 根据权利要求 22 所述的方法，进一步包括：通过在所述衬底上形成电子器件而形成单片集成传感器装置。

24. 根据权利要求 23 所述的方法，其中，形成电子器件的步骤进一步包括：利用所述第二硅层。

25. 根据权利要求 23 所述的方法，其中，形成微机电系统传感器的步骤进一步包括：形成电容式微机电系统传感器或压阻式微机电系统传感器的至少其中之一，并且其中，形成电子器件的步骤进一步包括：形成晶体管。

单片集成传感器装置及形成方法和形成其腔体结构的方法

技术领域

[0001] 本发明总体涉及微机电系统 (MEMS) 装置,更特别地,涉及单个晶片上的 MEMS 装置和电子器件 (electrical device)。

背景技术

[0002] MEMS 装置 (例如传感器) 以及相关电子器件 (例如专用集成电路 (ASIC)) 一般都设置在单独的芯片上,因为两者的制造工艺彼此不兼容。例如,在现代 CMOS 技术中,关键的是要避免高温以保护掺杂分布,而在电子器件的制造过程中,可能需要高温步骤。双芯片解决方案存在许多缺点,例如,包装更复杂和昂贵的封装,以及无法实施要求对非常小的信号进行处理的应用。

[0003] 近来开发了所谓的“MEMS first”的工艺,用于将 MEMS 与电子器件集成在单个芯片上。但是,这种工艺仍然存在缺陷和不足,仍有改进余地。

[0004] 因此,需要能够使 MEMS 和电子器件设置在单个晶片上的改进系统和方法。

发明内容

[0005] 实施例涉及单片集成 MEMS 传感器装置和电子器件以及相关的方法。

[0006] 在一个实施例中,方法包括:通过以下步骤在衬底上形成微机电系统 (MEMS) 装置:在衬底上形成牺牲层,在牺牲层上沉积第一硅层,所述第一硅层具有至少一个释放孔,通过所述至少一个释放孔在牺牲层内形成腔体,并且通过沉积第二硅层而密封腔体;以及在衬底上形成电子器件。

[0007] 在一个实施例中,单片集成传感器装置包括:形成于衬底上的微机电系统 (MEMS) 传感器,所述 MEMS 传感器包括通过至少一个释放孔形成于牺牲层内并由硅层密封的腔体;以及形成于衬底上的电子器件。

[0008] 在一个实施例中,方法包括:获得硅衬底;在硅衬底上形成植入层;在植入层上图案化一单晶牺牲层;在牺牲层上沉积第一硅层,所述第一硅层具有至少一个释放孔;通过释放孔蚀刻牺牲层,以形成腔体;以及通过在第一硅层上沉积第二硅层而密封腔体。

附图说明

[0009] 根据下文结合附图对本发明各个实施例的详细说明,可更完整地理解本发明,附图中:

[0010] 图 1A 至图 1E 示出根据一个实施例的集成有电子器件的电容式 MEMS 装置的制造步骤。

[0011] 图 2A 至图 2D 示出根据一个实施例的集成有电子器件的电容式 MEMS 装置的制造步骤。

[0012] 图 3 示出根据一个实施例的集成有电子器件的压阻式 MEMS 装置。

[0013] 图 4A 至图 4G 示出根据一个实施例的集成有电子器件的电容式 MEMS 装置的制造

步骤。

[0014] 图 5 示出根据一个实施例的集成有电子器件的压阻式 MEMS 装置。

[0015] 可对本发明进行各种修改且本发明可具有替代形式,但其特定实施例在附图中以示例的形式示出并将详细说明。但是,应理解的是,其目的并不是将本发明限制于所述的特定实施例。相反,本发明旨在覆盖落在由所附权利要求定义的本发明的精神和范围内的所有修改、等同形式和替代形式。

具体实施方式

[0016] 实施例涉及 MEMS 装置,特别涉及在单个晶片上集成有相关电子器件的 MEMS 装置。实施例利用模块化工艺流程概念作为 MEMS-first 方法的一部分,能够利用新颖的腔体密封工艺。因此减少或消除了由于 MEMS 加工对电子器件的影响和潜在有害作用。同时,提供了高度灵活的解决方案,能够实施各种测量原理,包括电容式和压阻式。因此,各种传感器应用可具有改进的性能和质量,同时保持成本高效。

[0017] 图 1 示出具有局部牺牲层(例如氧化物)的电容式 MEMS 装置 100 的制造步骤。图 1A 示出具有植入层 104 的硅衬底 102。在一个实施例中,衬底 102 为 p 型衬底,并且层 104 为 n 型植入层,从而形成 pn 结。层 104 上形成有图案化的牺牲层 106。在一个实施例中,牺牲层 106 包括氧化物。

[0018] 在图 1B 中,沉积硅层 108,例如,通过一个实施例中的外延生长进行沉积。硅层 108 包括释放孔 110,穿过所述释放孔通过牺牲层蚀刻而形成腔体 112。在实施例中,腔体 112 为约 50 纳米 (nm) 至约 100nm 高(相对于页面上附图的方向)。沉积并蚀刻可选的腔体钝化层 114,例如氧化硅或氮化硅,以有助于随后的腔体密封。

[0019] 在图 1C 中,通过外延生长而沉积的硅层 116 来密封腔体 112。如果在实施例中设置有可选的腔体钝化层 114,可有助于防止硅在一定工艺条件下在腔体 112 中生长。如图 1C 所示,结果是,多晶硅密封膜 116 位于腔体 112 的顶部上,其余的牺牲层 108 和单晶硅 118 位于衬底 102 的表面的其他区域上。

[0020] 在图 1D 中,由于邻近膜结构 116 而形成的单晶硅,所以可在普通的 CMOS 或 BICMOS 工艺中在同一晶片 102 上加工电子器件,例如 MOS 晶体管 120。可通过隔离槽 122 实现横向电隔离,并且可通过接触结构 124 实现与顶部和底部电极的电接触。

[0021] 在图 1E 中,可用金属间氧化物 126、电触点 128 和金属喷镀层 (metallization) 130 进行普通晶片精加工工艺。在传感器释放 132 和钝化 134 之后,在同一晶片 102 上形成邻近电子器件(例如晶体管 120)的电容式传感器装置 136,例如一个实施例中的压力传感器。在其他实施例中,传感器装置 136 可包括另一种传感器技术,例如压阻式传感器,并且晶体管 120 可包括某些其他电子器件。虽然图 1 为单片集成传感器技术的一个示例,但该概念也具有灵活性,在特定应用中,如果需要或要求,可制造没有电子器件的离散传感器装置。

[0022] 图 2 示出具有局部单晶牺牲层(例如实施例中的硅锗 (SiGe) 或掺杂硅)的电容式 MEMS 装置 200 的制造步骤。在图 2A 中,硅衬底 202 具有植入层 204。在一个实施例中,衬底 202 为 p 型衬底,并且层 204 为 n 型,从而形成垂直的 pn 结。在层 204 上图案化形成单晶牺牲层 206。牺牲层 206 可包括掺杂类型或掺杂浓度不同于层 206 界面处的硅材料 204 的 SiGe 或掺杂硅。

[0023] 参照图 2B, 牺牲层 206 的单晶特性允许邻近牺牲层 206 且在其顶部上通过外延生长形成单晶层 208。一部分牺牲层 206 通过释放孔 210 去除, 以形成腔体 212。该工艺程序的实施例在 DE 19700290 中进行了说明, 其整体结合于此作为参考。在实施例中, 腔体 212 为约 50nm 至约 100nm 高 (相对于页面上附图的方向)。

[0024] 参照图 2C, 对腔体 212 和释放孔 210 填充用于隔离的填充材料 214, 例如氧化物, 并从晶片表面上去除。通过形成于其余牺牲层 206 上的释放孔 216, 通过另一次牺牲层蚀刻而形成腔体 218。在晶片表面上沉积并蚀刻可选的腔体钝化层 220, 例如氧化硅或氮化硅, 以有助于随后的腔体密封。

[0025] 参照图 2D, 通过外延生长而沉积的硅层 222 来密封腔体 218。腔体钝化层 220 可有助于避免硅在一定工艺条件下在腔体 218 内生长。结果是, 单晶硅密封膜 224 位于腔体 218 的顶部上, 单晶硅 226 位于晶片表面的其他区域上。

[0026] 由于设置了所述单晶硅 226, 所以可在普通 CMOS 或 BICMOS 工艺中在同一晶片 202 上形成电子器件, 例如 MOS 晶体管 228。可通过隔离槽 230 提供横向电隔离, 通过接触结构 232 提供与电容式传感器装置的底部和顶部电极的电接触。

[0027] 可用金属间氧化物 234、电触点 236 和金属喷镀层 238 进行普通晶片精加工工艺。在传感器释放 240 和钝化 242 之后, 在同一晶片 202 上形成电容式传感器装置 244 (例如压力传感器) 与电子器件 (例如晶体管 228)。在其他实施例中, 传感器装置 244 可包括另一种传感器技术, 并且晶体管 228 可包括某些其他电子器件。如同图 1, 虽然图 2 为单片集成传感器技术的一个示例, 但该概念也具有灵活性, 在特定应用中, 如果需要或要求, 可制造没有电子器件的离散传感器装置。

[0028] 图 3 示出具有单晶牺牲层 (例如实施例中的硅锗 (SiGe) 或掺杂硅) 的压阻式 MEMS 装置 300。在图 3 的实施例中, 与图 1 和图 2 的前述电容式传感实施例不同, 单晶牺牲层不需要图案化, 因为在该压阻式传感实施例中不需要进行隔离。

[0029] 装置 300 包括具有植入层 304 的硅衬底 302。在一个实施例中, 衬底 302 为 p 型衬底, 并且层 304 为 n 型植入层。单晶牺牲层 306 形成于层 304 上。牺牲层 306 可包括例如掺杂类型和 / 或掺杂浓度不同于层 304 和 306 的界面处的硅材料的 SiGe 或掺杂硅。

[0030] 单晶牺牲层 306 使得能够在层 306 上通过外延生长形成单晶层 308。可穿过释放孔 310 通过牺牲蚀刻而形成腔体 312, 如 DE19700290 中所描述, 其整体结合于此作为参考。在实施例中, 腔体 312 为约 50nm 至约 100nm 高 (相对于页面上附图的方向)。在晶片表面上沉积并蚀刻可选的腔体钝化层 314, 例如氧化硅、氮化硅或某些其他适当的材料, 以有助于随后的腔体密封。通过外延生长而沉积的硅层 316 来密封腔体 312, 如果存在腔体钝化层 314, 则有助于防止硅在一定工艺条件下在腔体 312 内生长。迄今得到位于腔体 312 顶部上的单晶硅密封膜 316, 单晶硅还位于晶片表面的所有其他区域上。单晶膜 316 上的压电阻器 318 的植入提供了压阻式传感器装置 320。

[0031] 单晶硅 316 使得能够通过普通 CMOS 或 BICMOS 加工概念在同一晶片 302 上加工电子器件, 例如 MOS 晶体管 322。可用金属间氧化物 334、电触点 336 和金属喷镀层 338 进行普通晶片精加工工艺。在传感器释放 330 和钝化 332 之后, 在同一晶片 302 上形成邻近电子器件 (例如晶体管 322) 的压阻式传感器装置 334, 例如压力传感器。在其他实施例中, 传感器装置 334 可包括另一种传感器技术, 并且晶体管 322 可包括某些其他电子器件。如同

图 1 和图 2, 虽然图 3 为单片集成传感器技术的一个示例, 单该概念也具有灵活性, 在特定应用中, 如果需要或要求, 可在同一晶片上制造没有电子器件的离散传感器装置, 和 / 或制造电容式和压阻式传感器装置两者。

[0032] 图 4 示出在绝缘体上硅 (SOI) 衬底上形成电容式 MEMS 装置 400 的制造步骤。虽然 SOI 可能比其他技术更昂贵, 但在实施例可提供简化的工艺流程。

[0033] 参照图 4A, SOI 衬底包括硅衬底 402、隐埋 (box) 氧化物层 404 和薄硅装置层 406。在实施例中, 层 406 为约 100nm 至约 400nm 厚。

[0034] 在图 4B 中, 在隐埋氧化物层 404 下方通过高能植入形成掺杂层 408。因此, 层 408 可形成用于 MEMS 装置的底部电极。

[0035] 在图 4C 中, 通过外延生长形成单晶硅层 410。

[0036] 在图 4D 中, 穿过释放孔 414 通过牺牲层蚀刻而形成腔体 412。在实施例中, 腔体 412 为约 50nm 至约 100nm 高 (相对于页面上附图的方向)。在晶片表面上沉积并蚀刻可选的腔体钝化层 416, 例如氧化硅、氮化硅或某些其他适当的材料, 这随后会有助于腔体密封。

[0037] 在图 4E 中, 硅层 418 通过外延生长而沉积并密封腔体 412。腔体钝化层 416 可有助于防止硅在一定工艺条件下在腔体 412 内生长。结果是, 单晶硅密封膜 418 位于腔体 412 的顶部上, 单晶硅 418 还位于晶片表面的所有其他区域上。

[0038] 在图 4F 中, 由于单晶硅 418, 能够在同一晶片 402 上通过普通 CMOS 或 BICMOS 工艺形成 MOS 晶体管 420 或另一电子器件。可通过隔离槽 422 在 MEMS 装置与晶体管 420 之间实现横向电隔离。可通过接触结构 424 实现与传感器装置的顶部和底部电极的电接触。

[0039] 在图 4G 中, 可用金属间氧化物 426、电触点 428 和金属喷镀层 430 进行普通晶片精加工工艺。在传感器释放 432 和钝化 434 之后, 在同一晶片上于电子器件 (例如晶体管 420) 的旁边形成电容式传感器装置 436, 例如压力传感器。在其他实施例中, 传感器装置 436 可包括另一种传感器技术, 并且晶体管 420 可包括某些其他电子器件。如同图 1 至图 3, 虽然图 4 为单片集成传感器技术的一个示例, 但该概念也具有灵活性, 在特定应用中, 如果需要或要求, 可在同一晶片上制造没有电子器件的离散传感器装置。

[0040] 图 5 示出形成于 SOI 衬底上的压阻式 MEMS 装置 500 的步骤。虽然 SOI 可能比其他技术更昂贵, 但在实施例可提供简化的工艺流程。SOI 衬底 502 具有形成于其上的隐埋氧化物层 504 和硅装置层 506。在实施例中, 层 506 为约 100nm 至约 400nm 厚。在层 504 上通过外延生长形成单晶硅层 508。穿过释放孔 510 通过牺牲层蚀刻而形成腔体 512。在实施例中, 腔体 512 为约 50nm 至约 100nm 高 (相对于页面上附图的方向)。在晶片表面上沉积并蚀刻可选的腔体钝化层 514, 例如氧化硅、氮化硅或某些其他适当的材料, 以有助于随后的腔体密封。

[0041] 随后, 硅层 516 通过外延生长而沉积并密封腔体 512。腔体钝化层 514 可有助于防止硅在一定工艺条件下在腔体 512 内生长。结果是, 单晶硅密封膜 516 位于腔体 512 上, 单晶硅位于晶片表面的所有其他区域上。

[0042] 单晶膜 516 上的压电阻器 518 的植入形成压阻式传感器装置 520。

[0043] 单晶层 516 使得能够通过普通 CMOS 或 BICMOS 在同一晶片 502 上加工电子器件, 例如 MOS 晶体管 522。可用金属间氧化物 524、电触点 526 和金属喷镀层 528 进行普通晶片精加工工艺。在传感器释放 530 和钝化 532 之后, 在同一晶片 502 上于电子器件 (例如晶

体管 522 或某些其他装置) 是旁边形成压阻式传感器装置 520, 例如压力传感器。在其他实施例中, 传感器装置 520 可包括另一种传感器技术, 并且晶体管 522 可包括某些其他电子器件。如同图 1 至图 4, 虽然图 5 为单片集成传感器技术的一个示例, 但该概念也具有灵活性, 在特定应用中, 如果需要或要求, 可在同一晶片上制造没有电子器件的离散传感器装置, 和 / 或制造电容式和压阻式传感器装置两者。

[0044] 因此, 实施例为现代 CMOS 和 BICMOS 技术中的 MEMS 结构的单片集成提供了成本高效、灵活的解决方案。通过利用新颖的腔体密封工艺, 至少部分地避免了 MEMS 与电气加工步骤之间的负面相互作用。可在实施例中实施的较小的腔体尺寸还提高了装置的坚固性 (robustness), 降低了过应力的风险。进一步地, 通过利用外加电压替代物理压力或加速负荷, 实施例中还在制造测试阶段提供了优点, 因此降低了测试复杂性和尝试。至少部分原因是因为更窄的腔体。基于同一 MEMS 技术平台, 对于各种传感原理 (例如电容式和压阻式) 提供了高度灵活性。

[0045] 本文对系统、装置和方法的各个实施例进行了说明。这些实施例仅通过示例来给出, 并非用于限制本发明的范围。另外, 应理解的是, 所述实施例的各个特征可以各种形式组合, 以生产多种附加实施例。另外, 与所公开的实施例一起使用还说明了各种材料、尺寸、形状、配置和位置等, 但是, 只要不超出本发明的范围, 也可利用公开之外的材料、尺寸、形状、配置和位置等。

[0046] 相关领域的普通技术人员应理解的是, 本发明可包括比上述任何单个实施例中示出的特征更少的特征。本文所述的实施例并不意味着对本发明的各个特征进行组合的方法的穷举示例。因此, 所述实施例并非互相排除这些特征的组合; 相反, 本发明可包括选自不同单个实施例的不同单个特征的组合, 如本领域的普通技术人员应理解的。

[0047] 上文中作为参考而纳入本文的文件限制为, 与本文的明确公开相反的主题名称不应纳入本文。上文中作为参考而纳入本文的文件进一步限制为, 这些文件中所包括的权利要求不纳入本文作为参考。上文中作为参考而纳入本文的文件进一步限制为, 这些文件中提供的任何定义不纳入本文作为参考, 除非明确包含在本文中。

[0048] 为了理解本发明的权利要求, 明显地, 不应实施 35U. S. C. 第 112 节第六段的条款, 除非权利要求中包含特定术语“的方法”或“的步骤”。




图 1A




图 1B




图 1C




图 1D




图 1E




图 2A




图 2B




图 2C




图 2D




图 3




图 4A




图 4B




图 4C




图 4D




图 4E




图 4F




图 4G




图 5