(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2010년05월06일
(11) 등록번호 10-0955833
(24) 등록일자 2010년04월26일

(51) Int. Cl.
H04L 12/26 (2006.01) *H04B 7/04* (2006.01)
H04B 17/02 (2006.01) *H04B 7/02* (2006.01)
(21) 출원번호 10-2007-7013980(분할)
(22) 출원일자(국제출원일자) 2005년02월02일
심사청구일자 2010년02월01일
(85) 번역문제출일자 2007년06월20일
(65) 공개번호 10-2007-0086462
(43) 공개일자 2007년08월27일
(62) 원출원 특허 10-2006-7016522
원출원일자(국제출원일자) 2005년02월02일
심사청구일자 2006년08월18일
(86) 국제출원번호 PCT/US2005/002812
(87) 국제공개번호 WO 2005/079221
국제공개일자 2005년09월01일
(30) 우선권주장
10/903,389 2004년07월30일 미국(US)
60/544,699 2004년02월13일 미국(US)
(56) 선행기술조사문헌
US20030192003 A1
전체 청구항 수 : 총 9 항

(73) 특허권자
인터디지탈 테크날러지 코포레이션
미국 델라웨어 19810 윌밍턴 실버사이드 로드 3411 콩코드 플라자 스위트 105 해글리 빌딩
(72) 발명자
스턴버그 그레고리 에스
미국 뉴저지 08054 마운트 로렐 브룩우드 로드 7
차이 잉밍
미국 뉴저지 07005 분턴 졸리 코트 10
피에트라스키 필립 제이
미국 뉴욕 11746 헌팅턴 스테이션 탤봇 플레이스 7
(74) 대리인
송승필, 신정건


심사관 : 김병우

(54) 고속의 공유 제어 채널의 고속 검출을 제공하기 위한 방법및 장치

(57) 요 약

고속의 공유 제어 채널(HS-SCCH)의 고속 검출을 제공하기 위한 방법 및 장치에 관한 것이다. HS-SCCH는 고속 다운링크 공유 채널(HS-DSCH)을 통하여 데이터를 수신하는 데 필수적인 정보를 갖는다. 장치는 복수의 HS-SCCH를 통하여 송신된 메시지들을 수신한다. 본 장치는 각 HS-SCCH를 통하여 수신된 메시지들에 대한 채널 품질을 측정한다. 본 장치는 상기 채널 품질을 미리 결정된 임계값과 비교함으로써 임계값 테스트를 수행한다. 다음, 본 장치는 HS-SCCH들 중에서 최선 채널 품질을 갖는 HS-SCCH를 선택한다.

대 표 도



특허청구의 범위

청구항 1

고속 공유 제어 채널(High Speed Shared Control Channel, HS-SCCH)의 고속 검출을 제공하는 방법에 있어서,

복수의 모니터링되는 HS-SCCH들을 통하여 송신되는 마지막 수신된 다운링크 제어 메시지를 포함하는 다운링크 제어 메시지를 수신하고;

상기 HS-SCCH들 각각에 대해 축적된 소프트 메트릭을 계산하고;

상기 축적된 소프트 메트릭들 중 적어도 두 개의 메트릭들이 임계 테스트를 통과하며 값이 근접하다고 판정하고;

상기 적어도 두 개의 축적된 소프트 메트릭들 중 하나의 메트릭이, 상기 마지막 수신된 다운링크 제어 메시지를 수신하는데 사용되는 상기 모니터링되는 HS-SCCH들 중 특정 HS-SCCH와 관련되는 조건인 경우에, 다운링크 메시지들을 수신하기 위해 상기 모니터링되는 특정 HS-SCCH에 의해 표시되는 고속 다운링크 공유 채널(High-Speed Downlink Shared Channel, HS-DSCH)을 선택하는 것를 포함하는 HS-SCCH의 고속 검출 제공 방법.

청구항 2

제1항에 있어서, 다운링크 제어 메시지는 각 HS-SCCH의 서브 프레임의 제1 타임 슬롯에서 수신되는 것인 HS-SCCH의 고속 검출 제공 방법.

청구항 3

제1항에 있어서,

각 HS-SCCH에 대해 비트 에러 레이트(Bit Error Rate, BER)를 생성하고;

각 BER을 미리 결정된 임계값과 비교하고;

최저 BER을 갖는 HS-SCCH를 판정하는 것을 더 포함하는 HS-SCCH의 고속 검출 제공 방법.

청구항 4

고속 공유 제어 채널(HS-SCCH)의 고속 검출을 제공하는 무선 송수신 유닛(Wireless Transmit/Receive Unit, WTRU)에 있어서,

복수의 모니터링되는 HS-SCCH들을 통하여 송신되는 마지막 수신된 다운링크 제어 메시지를 포함하는 다운링크 제어 메시지들을 수신하고, 상기 HS-SCCH들 각각에 대해 축적된 소프트 메트릭을 계산하는 복수의 디코더;

상기 디코더들로부터 상기 계산된 축적된 소프트 메트릭들을 수신하고, 상기 축적된 소프트 메트릭들 중 적어도 두 개의 메트릭들이 임계 테스트를 통과하며 값이 근접하다고 판정하는 임계값 비교기; 및

상기 적어도 두 개의 축적된 소프트 메트릭들 중 하나의 메트릭이, 상기 마지막 수신된 다운링크 제어 메시지를 수신하는데 사용되는 상기 모니터링되는 HS-SCCH들 중 특정 HS-SCCH와 관련되는 조건인 경우에, 다운링크 메시지들을 수신하기 위해 상기 모니터링되는 특정 HS-SCCH에 의해 표시되는 고속 다운링크 공유 채널(HS-DSCH)을 선택하는 선택기

를 포함하는 무선 송수신 유닛.

청구항 5

제4항에 있어서, 다운링크 제어 메시지는 각 HS-SCCH의 서브 프레임의 제1 타임 슬롯에서 수신되는 것인 무선 송수신 유닛.

청구항 6

제4항에 있어서, 상기 복수의 디코더 각각은 상기 모니터링되는 HS-SCCH들의 개별 HS-SCCH의 BER을 생성하는 비트 에러 레이트(BER) 계산 유닛을 포함하고, 상기 임계값 비교기는 각 BER을 미리 결정된 임계값에 비교하여 상

기 모니터링되는 HS-SCCH들 중 어느 HS-SCCH가 최저 BER을 갖는지를 판정하는 것인 무선 송수신 유닛.

청구항 7

고속 공유 제어 채널(HS-SCCH)의 고속 검출을 제공하는 무선 송수신 유닛(WTRU)에 있는 집적 회로(Integrated Circuit, IC)에 있어서,

복수의 모니터링되는 HS-SCCH들을 통하여 송신되는 마지막 수신된 다운링크 제어 메시지를 포함하는 다운링크 제어 메시지를 수신하고, 상기 HS-SCCH들 각각에 대해 축적된 소프트 메트릭을 계산하는 복수의 디코더;

상기 디코더들로부터 상기 계산된 축적된 소프트 메트릭들을 수신하고, 상기 축적된 소프트 메트릭들 중 적어도 두 개의 메트릭들이 임계 테스트를 통과하며 값이 근접하다고 판정하는 임계값 비교기; 및

상기 적어도 두 개의 축적된 소프트 메트릭들 중 하나의 메트릭이, 상기 마지막 수신된 다운링크 제어 메시지를 수신하는데 사용되는 상기 모니터링되는 HS-SCCH들 중 특정 HS-SCCH와 관련되는 조건인 경우에, 다운링크 메시지들을 수신하기 위해 상기 모니터링되는 특정 HS-SCCH에 의해 표시되는 고속 다운링크 공유 채널(HS-DSCH)을 선택하는 선택기

를 포함하는 집적 회로.

청구항 8

제7항에 있어서, 다운링크 제어 메시지는 각 HS-SCCH의 서브 프레임의 제1 타임 슬롯에서 수신되는 것인 집적 회로.

청구항 9

제7항에 있어서, 상기 복수의 디코더 각각은 상기 모니터링되는 HS-SCCH들의 개별 HS-SCCH의 BER을 생성하는 비트 에러 레이트(BER) 계산 유닛을 포함하고, 상기 임계값 비교기는 각 BER을 미리 결정된 임계값과 비교하여 상기 모니터링되는 HS-SCCH들 중 어느 HS-SCCH가 최저 BER을 갖는지를 판정하는 것인 집적 회로.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

[0006] 본 발명은 무선 통신에 관한 것이다. 보다 자세하게는, 본 발명은 고속의 공유 제어 채널(high speed-shared control channel, HS-SCCH)의 고속 검출을 제공하기 위한 방법 및 장치에 관한 것이다.

[0007] 고속 다운링크 패킷 액세스(High Speed Downlink Packet Access, HSDPA)가 3세대 파트너쉽 프로젝트(3GPP) 표준의 릴리스 5에 도입되었다. HSDPA는 하이브리드 자동 재송 요구(Hybrid Automatic Repeat Request, H-ARQ) 및 적응 변조 및 코딩(Adaptive Modulation and Coding, AMC)를 지원하기 위하여 부가적인 업링크 및 다운링크 제어 시그널링을 요구한다. AMC는, 변조 유형, QPSK 또는 16-QAM, 및 코딩 레이트가 무선 송수신 유닛(Wireless Transmit/Receive Unit, WTRU)에 의하여 보고되는 채널 품질 추정값에 기초하여 선택되는 것인 링크 적응(link adaptation)의 형태이다.

발명이 이루고자 하는 기술적 과제

[0008] AMC 및 H-ARQ 기술의 동작에서 경험되는 문제점들 중 하나는 피드백 루프에서의 지연이다. 지연 문제점을 해결하기 위하여, HS-SCCH에 가지는 다운링크 제어 시그널링은, 대량의 데이터를 가지는 고속-다운링크 공유 채널(High Speed-Downlink Shared Channel, HS-DSCH)에 관하여 시간에서 스태거링된다. 도 1은 종래 기술의 HS-SCCH와 HS-DSCH 간의 타이밍 관계를 도시한다. HS-SCCH와 HS-DSCH 모두는 약 2 밀리초인 3 타임 슬롯 프레임을 포함한다. 1 타임 슬롯은 HS-SCCH와 HS-DSCH 간에서 오버랩된다.

[0009] HS-SCCH는, 1) 채널화-코드-설정 정보(channelization-code-set-information); 2) 변조 스킴 정보; 3) 전송-블록 사이즈 정보; 4) H-ARQ 프로세스 정보; 5) 리던던시 및 콘스텔레이션 버전(redundancy and constellation

version); 6) 새로운 데이터 표시자; 및 7) WTRU 신원의 정보를 갖는다. 채널화-코드-설정 정보 및 변조 스킴 정보는 HS-DSCH를 통하여 수신된 데이터를 복조하기 위한 수신기를 구성할 때 시간 결정적(time critical)이다. 이 정보는 HS-DSCH를 통하여 데이터가 완전히 수신되기 전에 복조되거나 버퍼링되어야 한다.

[0010] 주기적 리던던시 체크(Cyclic Redundancy Check, CRC)는, WTRU가 HS-DSCH 다운링크에 대하여 스케줄링되는 지의 여부를 판정할 때, 고도의 신뢰성을 위하여 채용된다. 그러나, CRC는 전체 2 밀리초 HS-SCCH 서브-프레임에 기초하여 계산되므로, CRC는, WTRU가 HS-DSCH를 통하여 데이터의 수신을 이미 시작했다고 해도, WTRU가 전체 HS-SCCH 서브-프레임을 수신했을 때까지 사용될 수 없다.

[0011] HS-DSCH를 통하여 수신된 데이터는, CRC가 검증될 수 있을 때까지 모든 HS-SCCH 서브-프레임 동안 단순하게는 버퍼링될 수도 있고, 그 후 HS-SCCH가 특정 WTRU에 보내지지 않는 경우에 폐기될 수도 있다. 그러나, 이 접근법은 2개의 주요한 단점들을 갖는다. 첫째, 잠정적(potential) 복조를 위하여 칩 레이트로 수신된 데이터를 버퍼링하기 위하여 소비된 전력이 상당하다. WTRU는, 어떠한 HS-DSCH도 WTRU에 대하여 스케줄링되지 않아도, 모든 서브-프레임들 동안 전력을 소모해야 한다. 두번째, 접수 확인 통지(acknowledgment) 또는 부정-접수 확인 통지의 신속한 생성을 요구하는 WTRU에서의 HS-DSCH의 디코딩에 실시되는 엄격한 타이밍 요건이 있다. HS-DSCH를 디코딩하기 위하여 할당된 시간 예산(budget)은 HS-DSCH 복조기를 구성할 때 HS-SCCH CRC를 이용하는 데 필요한 부가적인 버퍼링 지연에 의하여 이로딩(erode)된다.

[0012] 그러므로, HS-DSCH를 통한 데이터의 수신 전에 HS-SCCH의 보다 고속의 검출을 제공하는 방법 및 장치가 필요하다.

발명의 구성 및 작용

[0013] 본 발명은 HS-SCCH의 고속 검출을 제공하기 위한 방법 및 장치에 관한 것이다. HS-SCCH는 HS-DSCH를 통하여 데이터를 수신하는 데 필요한 정보를 갖는다. 본 장치는 복수의 HS-SCCH들을 통하여 송신된 메시지들을 수신한다. 본 장치는 각 HS-SCCH를 통하여 수신된 메시지들의 채널 품질, 바람직하게는 비트 에러 레이트와 축적된 소프트 메트릭을 측정한다. 본 장치는 채널 품질을 미리 결정된 임계값에 비교함으로써 임계값 테스트를 수행한다. 다음, 본 장치는 다른 프로세싱을 위하여 측정된 채널 품질에 기초하여 HS-SCCH들 중 하나를 선택한다. 하나보다 많은 소프트 메트릭이 값에 있어서 소프트 메트릭 임계값을 초과하여 근접할 때, 최종 수신된 메시지에 대해 이전에 사용되었으면, 소프트 메트릭들 중 하나에 우선 순위가 부여될 수도 있다. 본 장치는 WTRU, 기지국 또는 그 내부의 집적 회로(IC)일 수도 있다.

[0014] (바람직한 실시예의 상세한 설명)

[0015] 첨부된 도면을 참조하여 이해되고, 예로써 주어진 바람직한 예의 다음의 상세한 설명으로부터 본 발명을 보다 상세하게 이해할 것이다.

[0016] 본 발명을 도면 전체를 통하여 동일한 도면 부호가 동일한 요소들을 나타내는 도면을 참조하여 설명한다.

[0017] 이하, "WTRU"라는 용어는 사용자 장치(user equipment, UE), 이동국, 고정 또는 이동 가입자 유닛, 페이저, 또는 무선 환경에서 동작할 수 있는 임의의 다른 형태의 장치를 포함하나, 이들에 한정되는 것은 아니다. 이하 칭해지는 "기지국"이라는 용어는 노드-B, 사이트 제어기, 액세스 포인트 또는 무선 환경에서의 임의의 다른 형태의 인터페이싱 장치를 포함하나, 이들에 한정되는 것은 아니다.

[0018] 본 발명은, 일반적으로 UMTS(Universal Mobile Telecommunications System), CDMA 2000 및 CDMA에 적용되는 바와 같이, 시분할 듀플렉스(Time Division Duplex, TDD), 주파수 분할 듀플렉스(Frequency Division Duplex, FDD), 및 시분할 동기 코드 분할 다중 접속(Time Division Synchronous Code Division Multiple Access, TDSCDMA)에 적용 가능하나, 다른 무선 시스템에도 또한 적용 가능하도록 구현된다.

[0019] 본 발명의 특징은 IC로 통합되거나, 다수의 상호접속 구성 요소들을 포함하는 회로에서 구성될 수도 있다.

[0020] 도 2는 본 발명에 따라 HS-SCCH의 고속 검출을 제공하는 장치(100)의 블록도이다. 시스템은 복수의 HS-SCCH 디코더들(102), 임계값 비교기(104), 및 선택기(106)를 포함한다. WTRU는 현재 3GPP 표준 하에 4개까지의 HS-SCCH들을 모니터링하도록 요구되므로, 4개의 HS-SCCH 디코더들이 바람직하게 사용된다. 그러나, 4개 대신에 임의 수의 HS-SCCH 디코더들이 이용될 수도 있다는 것이 이해되어야 하며, 이하 본 발명은 4개의 HS-SCCH 디코더들에 참조하여, 예시적인 목적으로 그러나 제한으로서가 아니게 설명될 것이다.

[0021] 각 HS-SCCH 디코더(102)는 각 입력(112)을 통하여 각 HS-SCCH의 서브-프레임의 제1 타임 슬롯에서 메시지들을

수신한다. 각 HS-SCCH 디코더(102)는 비터비 디코더(305)와 비트 에러 레이트(BER) 계산 유닛(310)을 포함하며, 이하 도 3을 참조하여 상세히 설명될 것이다. 각 HS-SCCH 디코더(102)는 BER을 생성시키고, 선택적으로 HS-SCCH 서브-프레임의 제1 타임 슬롯에서 수신된 메시지에 축적된 소프트 메트릭을 더 생성시킬 수도 있다. BER 또는 축적된 소프트 메트릭은 채널 품질의 표시자의 예로서만 사용되고, 에러없는 송신된 데이터의 올바른 수신의 정도를 나타낼 수 있는 임의의 다른 파라미터가 BER 또는 축적된 소프트 메트릭 대신에 이용될 수도 있다는 것을 이해해야 한다.

[0022] 각 HS-SCCH 디코더(102)는 WTRU의 메모리(108)에 기억된 지정된 WTRU 신원(identity, ID)을 수신한다. 현 3GPP 표준 하에, HS-HCCH의 서브-프레임의 제1 필드는 WTRU ID로 마스킹되어, WTRU-특정(WTRU-specific) 마스킹을 생성한다. WTRU ID는, 메시지가 특정 WTRU로 보내지는 지의 여부를 검출할 때 사용된다. 각 HS-SCCH 디코더(102)는 HS-SCCH의 제1 타임 슬롯에서 수신된 메시지를 디코딩할 때 WTRU ID를 이용한다.

[0023] 임계값 비교기(104)는 각 HS-SCCH 디코더(102)로부터 BER 및/또는 축적된 소프트 메트릭을 포함하는 파라미터들을 수신하여, 이 파라미터들을, 각각 임계값 메모리(110)에 기억된 미리 결정된 BER 임계값 및/또는 소프트 메트릭 임계값에 비교함으로써 임계값 테스트를 수행한다. 각 임계값은 동작자의 우선 순위에 따라 구성 가능한 파라미터이다. 다음, 임계값 비교기(104)는 임계값 테스트를 통과했던 HS-SCCH들 중에서 최저 BER 또는 축적된 소프트 메트릭을 갖는 HS-SCCH를 나타내는 인덱스를 출력한다.

[0024] 임계값 비교기(104)는, 어떠한 HS-SCCH 디코더도 임계값 테스트를 통과하지 않았다는 것을 나타내는 "NA"를 포함하는 다섯개의 가능한 값들 중 하나를 출력할 수도 있다. 임계값 파라미터(104)의 출력은, HS-SCCH 디코더들(102) 중 하나가 충분히 낮은 채널 BER, 또는 대안적으로 낮은 축적된 소프트 심볼 메트릭을 갖는 지의 여부에 기초하여, HS-SCCH가 희망하는 WTRU로 보내진다는 높은 신뢰성을 갖는다. 선택기(106)는 각 HS-SCCH 디코더(102)로부터 디코더 출력들을 수신하여, 또다른 프로세싱을 위하여 최저 BER 또는 축적된 소프트 메트릭을 갖는 디코더 출력을 선택한다.

[0025] 도 3은 본 발명에 따라 장치(100)에서 사용되는 HS-SCCH 디코더(102)의 블록도이다. HS-SCCH 디코더(102)는 비터비 디코더(305) 및 BER 계산 유닛(310)을 구비한다. 비터비 디코더(305)는 비터비 알고리즘을 사용하는 원래 송신된 비트 스트림들을 검출하는 소프트 판정 디코더이다. 비터비 디코더(305)는 송신 비트 스트림들의 추정값인 출력 시퀀스를 생성한다. 비터비 디코더(305)는, 최종 수신된 비트가 프로세스될 때 까지 남아있는 경로를 선택하는 각 단계에서 축적된 소프트 메트릭을 계산한다. 디코딩 프로세스의 완료시, 최종 축적된 소프트 메트릭은 디코딩된 비트 스트림과 함께 결정된다. 각 비터비 디코더(305)는 선택기(106)에 디코딩된 비트 스트림을 출력하고, 이들 비터비 디코더들 중 하나는 또다른 프로세싱을 위하여 선택기(106)에 의하여 선택될 수도 있다.

[0026] BER 계산 유닛(310)은 수신된 신호의 BER를 계산한다. BER은 임의의 종래 방법을 사용하여 BER 계산 유닛(310)에 의하여 계산될 수도 있다. 예컨대, 부가적인 컨벌루션 인코더(convolutional encoder)가 이용될 수도 있다. 비터비 디코더들 중 하나(305)에 의하여 생성된 출력 디코딩된 비트 스트림들이 다시 인코딩되고, 인코딩된 비트 스트림들은 비트 에러 카운트 생성을 위하여 비트별로 수신된 비트 스트림들과 비교된다. 수신된 비트 스트림들은 재인코딩된 비트 스트림들과 비교되기 전에, 버퍼에 기억된다. BER은 바람직하게는 비터비 디코더(305)의 구성을 이용하여 계산된다.

[0027] 도 4는 본 발명의 바람직한 실시예에 따라 HS-SCCH의 고속 검출을 제공하기 위한 비트 에러 레이트를 추정할 때의 비터비 디코더의 구성을 이용하는 장치(400)이다. 본 장치(400)는 프로세싱을 위한 신호(405)를 수신하여, 이 수신된 신호(405)를 변형된 비터비 디코더(410)에 전송하고, 이 변형된 비터비 디코더(410)은 디코딩된 비트(415)와 인코딩된 비트 시퀀스 추정값(420)을 출력한다. 하드-결정(hard-decision) 유닛(425) 또한 신호(405)를 수신하고, 신호(430)를 채널 BER 추정기(435)에 출력하여, 이 채널 BER 추정기(435)에서 인코딩된 비트 시퀀스 추정값(420)과 출력 신호(430)를 비교하여, 채널 BER 추정값(440)을 출력한다. 소프트 메트릭 축적기(445) 또한 인코딩된 비트 시퀀스 추정값(420)을 수신하고, 다음 출력을 소프트-결정 유닛(450)에 출력하고, 이 소프트-결정 유닛(450)에서 축적된 소프트 메트릭들(455)을 출력한다.

[0028] 또는, 임계값 비교기(104)는 HS-SCCH 디코더 출력들 중 하나를 선택할 때 비터비 디코더(305)에 의하여 생성된 축적된 소프트 메트릭을 이용할 수도 있다. 트렐리스(Trellis) 경로에서의 축적된 소프트 메트릭은 각 비터비 디코더(305)에서 수신된 비트 스트림들을 디코딩할 때 계산된다. 최종 축적된 소프트 메트릭은 디코딩 프로세스의 완료시 최종 남은 경로를 결정하기 위하여 계산된다. 축적된 소프트 메트릭은 소프트 메트릭 임계값에 비교될 임계값 비교기(104)에 입력된다. 임계값 비교기(104)는 임계값 테스트를 통과했던 채널들 중 최저 축적된

소프트 메트릭을 갖는 HS-SCCH를 나타내는 인덱스를 출력한다. 축적된 소프트 메트릭들 및 BER의 비터비 디코더(305)에 의한 합동 추정은 HS-SCCH 디코딩에 대한 레이턴시(latency)를 감소시킨다.

[0029] 도 5는 본 발명에 따라 HS-SCCH의 고속 검출을 실행하기 위한 방법 단계들을 포함하는 프로세스(500)의 흐름도이다. 단계 502에서, WTRU는 4개의 HS-SCCH의 각각의 제1 타임 슬롯에서 WTRU가 모니터에 할당된다는 다운링크 제어 메시지들을 수신한다. 단계 504에서, 현 3GPP 표준 하의 40개의 심볼들인 수신된 메시지들은 HS-SCCH 디코더에 의하여 디코딩된다. 동시에, 수신된 비트 스트림들은 메모리에 기억되고, BER이 계산된다(단계 506). 선택적으로, 축적된 소프트 메트릭은 디코더에 의하여 출력될 수도 있다. 단계 508에서, BER 및/또는 축적된 소프트 메트릭은 각각 미리 결정된 임계값과 비교된다. 임계값 테스트를 통과했던 임의의 HS-SCCH가 있으면, WTRU는 최저 BER 또는 축적된 소프트 메트릭을 갖는 하나의 HS-SCCH를 선택한다(단계 510).

[0030] 다른 실시예에서, 복수의 축적된 소프트 메트릭들이 임계 테스트를 거쳐 값에 있어서 근접할 때, 최종 수신된 메시지를 송신하기 위해 이전에 사용된 HS-SCCH에 우선 순위가 부여될 수 있다. 이 후, WTRU는 HS-SCCH에 의하여 표시되는 HS-DSCH를 통하여 다운링크 메시지들을 수신한다.

발명의 효과

[0031] 본 발명의 고속 검출 알고리즘으로, WTRU는 HS-DSCH 서브-프레임을 버퍼링하고 프로세싱하기 위한 불필요한 전력 소모를 회피할 수도 있다. 또한, HS-SCCH의 고속 검출은 HS-DSCH의 디코딩시 덜 엄격한 타이밍 요건을 허용한다.

[0032] 본 발명이 특히 바람직한 실시예를 참조하여 도시되고 설명되었으나, 형태와 상세에서 다양한 변경이 이하에 기술된 본 발명의 범위를 벗어나지 않고 행해질 수도 있다는 것은 당업자는 이해할 것이다.

도면의 간단한 설명

[0001] 도 1은 종래 기술에서의 HS-SCCH 및 HS-DSCH 간의 타이밍 관계를 도시한다.

[0002] 도 2는 본 발명에 따른 HS-SCCH의 고속 검출을 제공하기 위한 장치의 블록도이다.


[0003] 도 3은 도 2의 장치에 사용되는 디코더의 블록도이다.

[0004] 도 4는 본 발명의 바람직한 실시예에 따라 비트 에러 레이트를 추정할 때 비터비(viterbi) 디코더의 구성을 이용하는 장치이다.

[0005] 도 5는 본 발명에 따라 HS-SCCH의 고속 검출을 제공하기 위한 방법 단계들을 포함하는 프로세스의 흐름도이다.


도면

도면1




종래 기술


도면2


100
WTRU ID
108
HS-SCCH 파트1 (8비트) 디코더 1
HS-SCCH 파트1 (8비트) 디코더 2
HS-SCCH 파트1 (8비트) 디코더 3
HS-SCCH 파트1 (8비트) 디코더 4
102
112
116
디코더 1 출력
디코더 2 출력
디코더 3 출력
디코더 4 출력
디코더 1 샘 비트 에러 카운트 및 소프트 메트릭 출력
디코더 2 샘 비트 에러 카운트 및 소프트 메트릭 출력
디코더 3 샘 비트 에러 카운트 및 소프트 메트릭 출력
디코더 4 샘 비트 에러 카운트 및 소프트 메트릭 출력
임계값 비교기
104
인덱스
4
3
2
1
NA
임계값 메모리
110
선택기
106


도면3


102
305
입력
비터비 디코더
디코딩된 비트 스트림
축적된 소프트 메트릭들
BER 계산 유닛
BER
310

도면4


400
405
410
415
수신된 신호
변형된 비터비 디코더
디코딩된 비트
축적된 소프트 메트릭들
445
450
소프트 메트릭 축적기
소프트 -결정 유닛
420
455
435
채널 BER 추정기
채널 BER 추정값
425
440
하드-결정 유닛 (비트들에 대한 심볼)
430

도면5


개시
500
각 HS-SCCH의 제1 타임 슬롯에서 메시지를 수신
502
이 메시지를 디코딩
504
비트 에러 레이트(BER), 및 선택적으로는 축적된 소프트 메트릭을 계산
506
BER 또는 축적된 소프트 메트릭을 임계값에 비교
508
임계값 테스트를 통과했던 채널들 중 최저 BER 또는 축적된 소프트 메트릭을 갖는 HS-SCCH를 선택
510
종료