

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01J 11/02 (2006.01)

H01J 9/02 (2006.01)



[12] 发明专利说明书

专利号 ZL 200480023417.4

[45] 授权公告日 2009 年 11 月 11 日

[11] 授权公告号 CN 100559540C

[22] 申请日 2004.9.17

[21] 申请号 200480023417.4

[30] 优先权

[32] 2003.9.26 [33] JP [31] 335866/2003

[32] 2004.2.26 [33] JP [31] 052193/2004

[32] 2004.2.26 [33] JP [31] 052194/2004

[32] 2004.7.21 [33] JP [31] 212959/2004

[32] 2004.7.21 [33] JP [31] 212960/2004

[32] 2004.9.9 [33] JP [31] 262988/2004

[32] 2004.9.9 [33] JP [31] 262989/2004

[86] 国际申请 PCT/JP2004/013641 2004.9.17

[87] 国际公布 WO2005/031782 日 2005.4.7

[85] 进入国家阶段日期 2006.2.15

[73] 专利权人 日本先锋公司

地址 日本东京

[72] 发明人 林海 直井太郎 广田敦士
佐佐木健

[56] 参考文献

JP2001-76629A 2001.3.23

JP8-287823A 1996.11.1

CN1441957A 2003.9.10

JP7-192630A 1995.7.28

US2002/0008817A1 2002.1.24

审查员 李勇

[74] 专利代理机构 北京三友知识产权代理有限公司

代理人 黄纶伟


权利要求书 6 页 说明书 30 页 附图 18 页

[54] 发明名称

等离子显示面板及其制造方法

[57] 摘要

一种等离子显示面板，在与形成于前面玻璃基板(1)和背面玻璃基板(4)之间的放电空间的放电单元(C)面对的位置上设置包括氧化镁晶体的氧化镁层(8)，该氧化镁晶体通过电子射线激励而进行在200~300nm 波长区域内具有峰的阴极/电致发光。



1. 一种等离子显示面板,设有隔着放电空间而面对的前面基板和背面基板,以及在该前面基板和背面基板之间设置的多个行电极对、和在与该行电极对交叉的方向延伸并且在与行电极对各交叉部分的放电空间分别形成单位发光区域的多个列电极,其特征在于,

在与所述前面基板和背面基板之间的单位发光区域相对面的部分上设置包括氧化镁晶体的氧化镁层,该氧化镁晶体通过电子射线的激励而进行在 200~300nm 波长区域内具有峰的阴极·电致发光。

2. 根据权利要求 1 所述的等离子显示面板,其特征在于,所述氧化镁晶体是利用气相氧化法形成的氧化镁单晶体。

3. 根据权利要求 1 所述的等离子显示面板,其特征在于,所述氧化镁晶体进行在 230~250nm 内具有峰的阴极·电致发光。

4. 根据权利要求 1 所述的等离子显示面板,其特征在于,所述氧化镁晶体的粒径大于等于 2000 埃。

5. 根据权利要求 1 所述的等离子显示面板,其特征在于,所述氧化镁层形成在覆盖行电极对的电介质层上。

6. 根据权利要求 1 所述的等离子显示面板,其特征在于,所

述单位发光区域被划分成进行图像形成用发光的第1发光区域、和为了选择发出用于形成该图像的光的第1发光区域而进行放电的第2发光区域,所述氧化镁层被设置在面对单位发光区域的第2发光区域的部分。

7. 根据权利要求2所述的等离子显示面板,其特征在于,所述氧化镁单晶体是具有立方体单晶结构的氧化镁单晶体。

8. 根据权利要求2所述的等离子显示面板,其特征在于,所述氧化镁单晶体的粒径大于等于500埃。

9. 根据权利要求2所述的等离子显示面板,其特征在于,所述氧化镁单晶体的粒径大于等于2000埃。

10. 根据权利要求1所述的等离子显示面板,其特征在于,具有覆盖所述行电极对或列电极的电介质层和覆盖该电介质层的保护层,包括通过被所述电子射线激励进行在200~300nm波长区域内具有峰的阴极·电致发光的氧化镁晶体的氧化镁层,和通过蒸镀或溅射而形成的薄膜氧化镁层一起构成叠层结构的保护层。

11. 根据权利要求10所述的等离子显示面板,其特征在于,所述薄膜氧化镁层形成在电介质层上,在该薄膜氧化镁层上形成包括氧化镁晶体的氧化镁层。

12. 根据权利要求10所述的等离子显示面板,其特征在于,包括所述氧化镁晶体的氧化镁层形成在电介质层上,在包括该氧

化镁晶体的氧化镁层上形成薄膜氧化镁层。

13. 根据权利要求 10 所述的等离子显示面板，其特征在于，包括所述氧化镁晶体的氧化镁层和薄膜氧化镁层分别形成在电介质层的整个表面上。

14. 根据权利要求 10 所述的等离子显示面板，其特征在于，所述薄膜氧化镁层形成在电介质层的整个表面上，包括氧化镁晶体的氧化镁层形成在与电介质层的表面的一部分面对的位置。

15. 根据权利要求 14 所述的等离子显示面板，其特征在于，包括所述氧化镁晶体的氧化镁层形成在与行电极对或列电极面对的部分。

16. 根据权利要求 14 所述的等离子显示面板，其特征在于，包括所述氧化镁晶体的氧化镁层形成在与行电极对或列电极面对的部分以外的部分。

17. 根据权利要求 1 所述的等离子显示面板，其特征在于，所述氧化镁晶体露出于所述放电空间。

18. 一种等离子显示面板的制造方法，等离子显示面板具有：隔着放电空间而面对的前面基板和背面基板；形成于该前面基板和背面基板中至少一方的基板上的电极；覆盖该电极的电介质层；覆盖该电介质层的保护层，其特征在于，具有下述工序：

在覆盖所述电介质层的必要部分的位置上形成包括氧化镁晶

体的氧化镁层,该氧化镁晶体通过电子射线的激励而进行在 200~300nm 波长区域内具有峰的阴极·电致发光。

19. 根据权利要求 18 所述的等离子显示面板的制造方法,其特征在于,在所述氧化镁的形成工序中,通过向电介质层的必要部分涂覆包括氧化镁晶体浆料来形成氧化镁层。

20. 根据权利要求 18 所述的等离子显示面板的制造方法,其特征在于,在所述氧化镁的形成工序中,通过向电介质层吹附包括氧化镁晶体的粉末来形成氧化镁层。

21. 根据权利要求 18 所述的等离子显示面板的制造方法,其特征在于,所述氧化镁晶体是利用气相氧化法形成的氧化镁单晶体。

22. 根据权利要求 18 所述的等离子显示面板的制造方法,其特征在于,所述氧化镁晶体进行在 230~250nm 内具有峰的阴极·电致发光。

23. 根据权利要求 18 所述的等离子显示面板的制造方法,其特征在于,所述氧化镁晶体的粒径大于等于 2000 埃。

24. 根据权利要求 21 所述的等离子显示面板的制造方法,其特征在于,所述氧化镁单晶体是具有立方体单晶结构的氧化镁单晶体。

25. 根据权利要求 21 所述的等离子显示面板的制造方法,其

特征在于，所述氧化镁单晶体的粒径大于等于 500 埃。

26. 根据权利要求 21 所述的等离子显示面板的制造方法，其特征不在于，所述氧化镁单晶体的粒径大于等于 2000 埃。

27. 根据权利要求 18 所述的等离子显示面板的制造方法，其特征不在于，所述氧化镁层的形成工序在形成保护层的工序中，和通过蒸镀或溅射形成薄膜氧化镁层的工序一起进行，形成基于薄膜氧化镁层和包括氧化镁晶体的氧化镁层的叠层结构的保护层。

28. 根据权利要求 27 所述的等离子显示面板的制造方法，其特征不在于，在完成形成所述薄膜氧化镁层的工序后，进行形成包括氧化镁晶体的氧化镁层的工序。

29. 根据权利要求 27 所述的等离子显示面板的制造方法，其特征不在于，在完成形成包括所述氧化镁晶体的氧化镁层的工序后，进行形成薄膜氧化镁层的工序。

30. 根据权利要求 27 所述的等离子显示面板的制造方法，其特征不在于，在形成所述保护层的工序中，包括氧化镁晶体的氧化镁层和薄膜氧化镁层分别被形成在电介质层的整个表面上。

31. 根据权利要求 27 所述的等离子显示面板的制造方法，其特征不在于，在形成所述薄膜氧化镁层的工序中，薄膜氧化镁层被形成在电介质层的整个表面上，在包括氧化镁晶体的氧化镁层的形成工序中，包括氧化镁晶体的氧化镁层形成在面向电介质层表

面的一部分的位置上。

32. 根据权利要求 31 所述的等离子显示面板的制造方法, 其特征在于, 在形成包括所述氧化镁晶体的氧化镁层的工序中, 包括氧化镁晶体的氧化镁层形成在面对电极的部分上。

33. 根据权利要求 31 所述的等离子显示面板的制造方法, 其特征在于, 在包括所述氧化镁晶体的氧化镁层的形成工序中, 包括氧化镁晶体的氧化镁层形成在面对电极的部分以外的部分上。

等离子显示面板及其制造方法

技术领域

本发明涉及等离子显示面板的结构及等离子显示面板的制造方法。

背景技术

面放电式交流等离子显示面板（以下称为 PDP）是在被封入了放电气体的放电空间的两侧对置的两个玻璃基板中的一方的玻璃基板上，在列方向并列设置向行方向延伸的行电极对，在另一方的玻璃基板上，在行方向并列设置向列方向延伸的列电极，在放电空间的行电极对和列电极分别交叉的部分上形成矩阵状的单位发光区域（放电单元）。

并且，在该 PDP 中，在面对为了覆盖行电极和列电极而形成的电介质层上的单位发光区域内的位置，形成具有电介质层的保护功能和向单位发光区域内的二次电子放射功能的氧化镁（MgO）膜。

作为这种 PDP 的制造工序的氧化镁膜的形成方法，通过在电

介质层上涂覆混入了氧化镁粉末的浆料来形成该氧化镁膜的丝网印刷法是很简便的方法，所以例如日本特开平 6—325696 号公报所述，在研究该方法的应用。

但是，像该日本特开平 6—325696 号公报那样，使用混入了将氢氧化镁进行热处理而精制的多晶片叶形氧化镁的浆料，利用丝网印刷法形成 PDP 氧化镁膜时，PDP 的放电特性和利用蒸镀法形成氧化镁膜时几乎相同或只有略微的提高。

因此，期望能够在 PDP 上形成可以进一步提高放电特性的氧化镁膜。

发明内容

本发明的目的是解决上述以往形成有氧化镁膜的 PDP 的问题。

为了达到上述目的，根据本发明（本发明之 1）的 PDP，设有隔着放电空间而面对的前面基板和背面基板，以及在该前面基板和背面基板之间设置的多个行电极对、和在与该行电极对交叉的方向延伸并且在与行电极对各交叉部分的放电空间分别形成单位发光区域的多个列电极，其特征在于，在与所述前面基板和背面基板之间的单位发光区域相对面的部分上设置包括氧化镁晶体的氧化镁层，该氧化镁晶体通过电子射线的激励进行在 200～

300nm 波长区域内具有峰的阴极·电致发光。

上述 PDP 在与放电单元相对面的部分上设置的氧化镁层包括氧化镁晶体，该氧化镁晶体通过电子射线的激励进行在 200～300nm 波长区域内具有峰的阴极·电致发光，由此可以改善 PDP 的放电概率和放电延迟等的放电特性，获得良好的放电特性。

另外，为了达到上述目的，根据本发明（本发明之 18）的 PDP 的制造方法，等离子显示面板具有：通过放电空间而面对的前面基板和背面基板；形成于该前面基板和背面基板中至少一方的基板的电极；覆盖该电极的电介质层；覆盖该电介质层的保护层，其特征在于，具有下述工序：在覆盖所述电介质层的必要部分的位置上形成包括氧化镁晶体的氧化镁层，该氧化镁晶体通过电子射线的激励而进行在 200～300nm 波长区域内具有峰的阴极·电致发光。

根据上述 PDP 的制造方法，在隔着 PDP 的放电空间而面对的前面基板和背面基板之间，在电介质层上的必要部分覆盖该电介质层的氧化镁层，利用通过电子射线的激励进行在 200～300nm 波长区域内具有峰的阴极·电致发光的氧化镁晶体形成，由此可以改善 PDP 的放电概率和放电延迟等的放电特性，获得良好的放电特性。

附图说明

图 1 是表示本发明实施方式的第一实施例的主视图。

图 2 是沿图 1 的 V1—V1 线的剖面图。

图 3 是沿图 1 的 V2—V2 线的剖面图。

图 4 是沿图 1 的 W1—W1 线的剖面图。

图 5 是表示具有立方体的单晶结构的氧化镁单晶体的 SEM 照片的图。

图 6 是表示具有立方体的多晶结构的氧化镁单晶体的 SEM 照片的图。

图 7 是表示第一实施例的氧化镁单晶体的粒径和 CL 发光波长的关系的曲线图。

图 8 是表示第一实施例的氧化镁单晶体的粒径和 235nm 的 CL 发光的峰值强度的关系的曲线图。

图 9 是表示来自使用蒸镀法的氧化镁层的 CL 发光波长状态的曲线图。

图 10 是表示来自氧化镁单晶体的 235nm 的 CL 发光峰值强度和放电延迟的关系的曲线图。

图 11 是表示第一实施例的放电概率的改善状态的曲线图。

图 12 是表示第一实施例的放电概率的改善状态的图表。

图 13 是表示第一实施例的放电延迟的改善状态的曲线图。

图 14 是表示第一实施例的放电延迟的改善状态的图表。

图 15 是表示第一实施例的氧化镁单晶体的粒径和放电概率的关系的曲线图。

图 16 是表示本本发明的实施方式的第二实施例的主视图。

图 17 是沿图 16 的 V3—V3 线的剖面图。

图 18 是沿图 16 的 W2—W2 线的剖面图。

图 19 是表示在第二实施例中通过涂覆包括氧化镁单晶体的浆料而形成的氧化镁层的状态的剖面图。

图 20 是表示在第二实施例中利用附着有包括氧化镁单晶体的粉末层形成的氧化镁层的状态的剖面图。

图 21 是表示在第二实施例中利用氧化镁单晶体的粉末层形成氧化镁层时的放电概率和其他示例的放电概率的对比曲线图。

图 22 是表示本本发明的实施方式的第三实施例的正视图。

图 23 是沿图 22 的 V4—V4 线的剖面图。

图 24 是沿图 22 的 W3—W3 线的剖面图。

图 25 是表示在第三实施例中在镁薄膜层上形成镁结晶层的状态的剖面图。

图 26 是表示在第三实施例中在镁结晶层上形成镁薄膜层的状态的剖面图。

图 27 是表示仅利用基于蒸镀法的氧化镁层构成保护层时和

基于蒸镀法的镁结晶层与镁薄膜层构成双层结构时的放电延迟特性的对比图。

具体实施方式

以下，根据图示的实施例详细说明本发明。

第一实施例

图 1～图 4 表示本发明实施方式的第一实施例。

图 1 是该第一实施例的面放电式交流 PDP 的单元结构的正面示意图，图 2 是沿图 1 的 V1—V1 线的剖面图，图 3 是沿图 1 的 V2—V2 线的剖面图，图 4 是沿图 1 的 W1—W1 线的剖面图。

在图 1～图 4 中，PDP 的结构是，在其显示面即前面玻璃基板 1 的背面，多个行电极对 (X、Y) 在前面玻璃基板 1 的行方向 (图 1 的左右方向) 延伸，并且被并列设置在列方向 (图 1 的上下方向) 上。

行电极 X 由形成为 T 字形的由 ITO 等透明导电膜构成的透明电极 Xa、和在前面玻璃基板 1 的行方向延伸的由连接在透明电极 Xa 的宽度较小的基端部的金属膜构成的黑色总线电极 Xb 构成。

同样，行电极 Y 由形成为 T 字形的由 ITO 等透明导电膜构成的透明电极 Ya、在前面玻璃基板 1 的行方向延伸的由连接在透明电极 Ya 的宽度较小的基端部的金属膜构成的黑色总线电极 Yb、和

与透明电极 Ya 形成为一体的从该透明电极 Ya 的基端部在总线电极 Yb 的相反侧突出的地址放电透明电极 Yc 构成。

该行电极 X 和 Y 被交替配置在前面玻璃基板 1 的列方向（图 1 的上下方向及图 2 的左右方向），沿着总线电极 Xb 和 Yb 并列设置成相等间隔的各个透明电极 Xa 和 Ya，在彼此成对的对方行电极侧延伸，该透明电极 Xa 和 Ya 的宽度较宽的前端部分别通过必要宽度的放电间隙 g 彼此相对。

并且，行电极 Y 的地址放电透明电极 Yc 分别位于与在列方向相邻的其他行电极对（X、Y）隔开间隔彼此背靠背的行电极 X 的总线电极 Xb 和行电极 Y 的总线电极 Yb 之间。

在这些各个行电极对（X、Y）分别构成在行方向延伸的显示线 L。

在前面玻璃基板 1 的背面形成覆盖行电极对（X、Y）的电介质层 2，在该电介质层 2 的背面侧，在与行方向上彼此相邻的行电极对（X、Y）彼此背靠背的总线电极 Xb 和 Yb、及该背靠背的总线电极 Xb 和 Yb 之间的区域部分（地址放电透明电极 Yc 所在的部分）相对的位置，从电介质层 2 朝向背面侧（在图 2 中为下方侧）突出的黑色或暗色的第 1 鼓起电介质层 3A 形成为与总线电极 Xb、Yb 平行地延伸。

另外，在该第 1 鼓起电介质层 3A 的背面与总线电极 Xb 相对

的部分,从第1鼓起电介质层3A朝向背面侧(在图2中为下方侧)突出的第2鼓起电介质层3B形成为与总线电极Xb平行地延伸。

该电介质层2和第1鼓起电介质层3A、第2鼓起电介质层3B的背面侧表面被由氧化镁(MgO)构成的未图示的保护层覆盖着。

在通过放电空间与前面玻璃基板1平行配置的背面玻璃基板4的与前面玻璃基板1相对的一侧表面上,彼此隔开规定间隔地平行排列多个列电极D,并且使其在与各行电极对(X、Y)的彼此成对的透明电极Xa和Ya分别相对的位置在与总线电极Xb、Yb正交的方向(列方向)延伸。

在该背面玻璃基板4的与前面玻璃基板1相对的一侧表面上,还形成覆盖列电极D的列电极保护层(电介质层)5,在该列电极保护层5上形成具有如下面所述的形状的隔壁6。

即,该隔壁6在从前面玻璃基板1侧观看时由以下部分构成:在与各行电极X的总线电极Xb相对的位置分别在行方向延伸的第1横壁6A;在沿着行电极X、Y的总线电极Xb、Yb配置成相等间隔的各透明电极Xa、Ya之间的位置分别在列方向延伸的纵壁6B;在与各行电极Y的总线电极Yb相对的位置分别与第1横壁6A隔开必要间隔平行延伸的第2横壁6C。

并且,这些第1横壁6A、纵壁6B和第2横壁6C的高度被设定成,与覆盖第2鼓起电介质层3B的背面侧的保护层和覆盖列电

极 D 的列电极保护层 5 之间的间隔相等。

由此,隔壁 6 的第 1 横壁 6A 的表侧表面(在图 2 中的上侧表面)接触覆盖第 2 鼓起电介质层 3B 的保护层。

利用该隔壁 6 的第 1 横壁 6A、纵壁 6B 和第 2 横壁 6C,将前面玻璃基板 1 和背面玻璃基板 4 之间的放电空间分别按照与彼此相对并且成对的透明电极 Xa 和 Ya 相对的区域进行划分,形成显示放电单元(第 1 发光区域)C1,另外,由第 1 横壁 6A 和第 2 横壁 6C 夹持的、与彼此相邻的行电极对(X、Y)的背靠背的总线电极 Xb 和 Yb 之间的区域相对的部分的空间被纵壁 6B 所划分,由此形成在列方向分别被配置成与显示放电单元 C1 彼此错开的地址放电单元(第 2 发光区域)C2。

该地址放电单元 C2 与行电极 Y 的地址放电透明电极 Yc 相对。

并且,在列方向隔着第 2 横壁 6C 相邻的显示放电单元 C1 和地址放电单元 C2,分别通过形成于覆盖第 1 鼓起电介质层 3A 的保护层和第 2 横壁 6C 之间的间隙 r 彼此连通。

在面对各显示放电单元 C1 内的放电空间的隔壁 6 的第 1 横壁 6A、纵壁 6B 和第 2 横壁 6C 的各个侧面和列电极保护层 5 的表面,形成几乎整体覆盖这五个面的荧光体层 7,该荧光体层 7 的颜色按照各显示放电单元 C1 被排列成在行方向顺序排列红色(R)、绿色(G)、蓝色(B)。

并且,在面向各地址放电单元 C2 内的放电空间的隔壁 6 的第 1 横壁 6A、纵壁 6B 和第 2 横壁 6C 的各个侧面和列电极保护层 5 的表面,形成几乎整体覆盖这五个面的后面叙述的氧化镁 (MgO) 层 8,该氧化镁层包括被电子射线激励进行在 200~300nm 波长区域内具有峰的阴极·电致发光 (CL 发光) 的氧化镁晶体。

在显示放电单元 C1 和地址放电单元 C2 内封入含有氙气的放电气体。

上述 PDP 的氧化镁层 8 利用下述材料和方法形成。

即,作为该氧化镁层 8 的形成材料的、被电子射线激励进行在 200~300nm 波长区域内具有峰的阴极·电致发光的氧化镁晶体,例如,包括使将镁加热产生的镁蒸气发生气相氧化而得到的镁的单晶体(以下,把该镁的单晶体称为气相法氧化镁单晶体),在该气相法氧化镁单晶体中,例如包括如图 5 的 SEM 照片所示的具有立方体的单晶结构的氧化镁单晶体,和如图 6 的 SEM 照片所示的具有立方体晶体彼此嵌套结构(即,立方体的多晶结构)的氧化镁单晶体。

该气相法氧化镁单晶体如后面所述,有利于减少放电延迟等放电特性的改善。

并且,该气相法氧化镁单晶体与利用其他方法得到的氧化镁相比,具有纯度高,能获得微颗粒,并且颗粒凝聚少等特征。

在该实施例中,使用利用 BET 法测定的平均粒径大于等于 500 埃(优选大于等于 2000 埃)的气相法氧化镁单晶体。

该氧化镁层 8 利用丝网印刷法或胶板印刷法、配合法、喷墨法、滚涂法等方法,将含有上述的气相法氧化镁单晶体的浆料涂覆在面向地址放电单元 C2 内的放电空间的隔壁 6 的第 1 横壁 6A、纵壁 6B 和第 2 横壁 6C 的各个侧面和列电极保护层 5 的表面来形成,或者利用喷射法或静电涂覆法等方法附着气相法氧化镁单晶体粉未来形成。

上述 PDP 在形成图像时,首先,在显示放电单元 C1 和地址放电单元 C2 内进行复位放电后,在地址放电单元 C2 内,在行电极 Y 的地址放电透明电极 Yc 和列电极 D 之间进行地址放电。

通过该地址放电单元 C2 内的地址放电产生的带电粒子通过第 1 鼓起电介质层 3A 和第 2 横壁 6C 之间的间隙 r 被导入显示放电单元 C1 内,利用该带电粒子,将形成有壁电荷的显示放电单元 C1(发光单元)和未形成壁电荷的显示放电单元 C1(不发光单元)对应形成的图像分布在面板表面上。

并且,在该地址放电后,在各个发光单元内,在行电极对(X、Y)的透明电极 Xa 和透明电极 Ya 之间产生维持放电,由此红色(R)、绿色(G)、蓝色(B)的荧光体层 7 发光,在面板表面形成图像。

地址放电是在与进行使荧光体层 7 发光的维持放电的显示放

电单元 C1 被划分开的地址放电单元 C2 内进行的，由此，地址放电不会受到起因于基于荧光材料的各种颜色而不同的放电特性或在制造工序中产生的荧光体层的厚度偏差等的荧光体层的影响，上述 PDP 可以获得稳定的地址放电特性。

另外，上述 PDP 在地址放电前进行的复位放电时，在地址放电单元 C2 内也产生放电，此时，通过在地址放电单元 C2 内形成氧化镁层 8，可以长久维持基于复位放电的发光效果，从而能够快速进行地址放电。

另外，上述 PDP 通过在地址放电单元 C2 内形成氧化镁层 8，如图 7 和图 8 所示，通过照射电子射线，可以在从氧化镁层 8 含有的粒径较大的气相法氧化镁单晶体进行在 300~400nm 具有峰的 CL（阴极电致）发光的基础上，激励在 200~300nm 波长区域内（特别是 235nm 附近，230~250nm 内）具有峰的 CL 发光。

如图 9 所示，利用通常的蒸镀法形成的氧化镁层不激励在该 200~300nm 波长区域内（特别是 235nm 附近，230~250nm 内）具有峰的 CL 发光，而仅激励在 300~400nm 具有峰的 CL 发光。

并且，根据图 7 和图 8 可知，在该 200~300nm 波长区域内（特别是 235nm）具有峰的 CL 发光，气相法氧化镁单晶体的粒径越大，该峰的强度就越大。

另外，形成氧化镁层 8 的气相法氧化镁单晶体的粒径（ D_{BET} ）

可以通过利用氮气吸附法测定 BET 比表面积 (s)，根据该值利用下述公式求出。

$$D_{\text{BET}} = A/s \times \rho$$

A: 形状常数 (A=6)

ρ : 镁的真密度

图 10 是表示 CL 发光强度和放电延迟的相关关系的曲线图。

根据该图 10 可知，利用被氧化镁层 8 激励的 235nm 的 CL 发光可以缩短 PDP 的放电延迟，而且还判明该 235nm 的 CL 发光强度越强，该放电延迟就越短。

如上所述，上述 PDP 通过形成包括利用 BET 法测定的平均粒径大于等于 500 埃（优选大于等于 2000 埃）的气相法氧化镁单晶体的氧化镁层 8，实现放电概率和放电延迟等放电特性的改善（减少放电延迟和提高放电概率），可以具有良好的放电特性。

图 11 是通过涂覆含有平均粒径为 2000~3000 埃的气相法氧化镁单晶体的浆料来形成设在地址放电单元 C2 内的氧化镁层 8 时、利用以往的蒸镀法来形成氧化镁层 8 时、及不形成氧化镁层 8 时的各自放电概率的对比曲线图，图 12 表示图 11 的放电停止施加为 1000 μ sec 时的各自的放电概率。

另外，同样，图 13 是通过涂覆含有平均粒径为 2000~3000 埃的气相法氧化镁单晶体的浆料来形成氧化镁层 8 时、利用以往

的蒸镀法来形成氧化镁层 8 时、及不形成氧化镁层 8 时的各自放电延迟时间的对比曲线图，图 14 表示图 13 的放电停止施加为 1000 μ sec 时的各自的放电延迟时间。

另外，在图 11～图 14 中，表示氧化镁层 8 中含有多晶结构的气相法氧化镁单晶体的情况。

根据该图 11～图 14 可知，通过形成包括气相法氧化镁单晶体的氧化镁层 8，上述 PDP 的放电概率和放电延迟得到大幅度改善，另外，放电延迟的停止时间依赖性减少，具有良好的放电弹性。

图 15 是表示形成氧化镁层 8 的气相法氧化镁单晶体的粒径和放电概率的关系的曲线图。

根据该图 15 可知，形成氧化镁层 8 的气相法氧化镁单晶体的粒径越大，放电概率就越高，通过激励上述的在 235nm 具有峰的 CL 发光的粒径（图示例中为 2000 埃和 3000 埃）的气相法氧化镁单晶体形成的氧化镁层 8 大幅提高了放电概率。

上述的 PDP 的氧化镁层 8 的放电概率的改善，被推测认为是进行在 200～300nm 波长区域内（特别是 235nm 附近，230～250nm 内）具有峰的 CL 发光的气相法氧化镁单晶体，具有与该波长对应的能量水平，利用该能量水平可以长时间（数毫秒以上）捕集电子，利用电场取出该电子，由此可以获得在放电开始时需要的初

期电子。

并且，基于该气相法氧化镁单晶体的放电特性的改善效果，随着在 200~300nm 波长区域内（特别是 235nm 附近，230~250nm 内）具有峰的 CL 发光强度的增大而变大，这是因为如前面所述，在 CL 发光强度和气相法氧化镁单晶体的粒径之间具有相关关系（参照图 8）。

即，在形成粒径较大的气相法氧化镁单晶体时，需要提高产生镁蒸气时的加热温度，镁和氧气反应的火焰的长度变长，该火焰和周围的温度差变大，因此越是粒径大的气相法氧化镁单晶体，对应上述的 CL 发光的峰波长（例如，235nm 附近，230~250nm 内）的能量水平的形成等级就越多。

并且，关于立方体的多晶结构的气相法氧化镁单晶体，推测认为含有许多结晶面缺陷，该面缺陷能量水平的存在也有助于放电概率的改善。

另外，根据图 15 可知，在使用丝网印刷法或胶板印刷法、配合法、喷墨法、滚涂法等方法涂覆含有平均粒径约为 500 埃的气相法氧化镁单晶体的浆料来形成氧化镁层 8 时，与以往的蒸镀氧化镁层相比，放电概率大幅度提高。

上述图 7~图 15 的结果是利用丝网印刷法或喷嘴涂覆、喷墨法等方法涂覆含有气相法氧化镁单晶体的浆料来形成氧化镁层 8

的情况，但也可以利用使用喷射法或静电涂覆等方法形成气相法氧化镁单晶体粉末的粉末层来形成氧化镁层 8。

并且，在上述实施例中表示向地址放电单元内涂覆含有气相法氧化镁单晶体的浆料来形成氧化镁层 8 的示例，但也可以涂覆含有氧化镁单晶体的浆料来形成保护层，以覆盖前面基板侧的电介质层 2。

另外，也可以在前面基板侧的电介质层 2 上形成以往的氧化镁膜，在其上涂覆含有气相法氧化镁单晶体粉末的浆料来形成第二层 MgO 膜。

第二实施例

图 16～图 18 表示本发明的 PDP 的实施方式的第二实施例，图 16 是表示该第二实施例的 PDP 的正面示意图，图 17 是沿图 16 的 V3—V3 线的剖面图，图 18 是沿图 16 的 W2—W2 线的剖面图。

图 16～图 18 所示 PDP 构成为其显示面即前面玻璃基板 10 的背面，多个行电极对 (X1、Y1) 平行地排列成在前面玻璃基板 10 的行方向 (图 16 的左右方向) 延伸。

行电极 X1 由形成为 T 字形的由 ITO 等透明导电膜构成的透明电极 X1a、和在前面玻璃基板 10 的行方向延伸的由连接在透明电极 X1a 的宽度较小的基端部的金属膜构成的总线电极 X1b 构成。

同样，行电极 Y1 由形成为 T 字形的由 ITO 等透明导电膜构成

的透明电极 Y1a、和在前面玻璃基板 10 的行方向延伸的由连接在透明电极 Y1a 的宽度较小的基端部的金属膜构成的总线电极 Y1b 构成。

该行电极 X1 和 Y1 被交替排列在前面玻璃基板 10 的列方向（图 16 的上下方向），沿着总线电极 X1b 和 Y1b 并列设置的各个透明电极 X1a 和 Y1a，在彼此成对的对方行电极侧延伸，该透明电极 X1a 和 Y1a 的宽度较宽的顶边分别通过必要宽度的放电间隙 g1 彼此相对。

在前面玻璃基板 10 的背面，在列方向相邻的行电极对（X1、Y1）的彼此背靠背的总线电极 X1b 和 Y1b 之间，沿着该总线电极 X1b、Y1b 形成在行方向延伸的黑色或暗色的光吸收层（遮光层）11。

另外，在前面玻璃基板 10 的背面形成覆盖行电极对（X1、Y1）的电介质层 12，在该电介质层 12 的背面侧，在与彼此相邻的行电极对（X1、Y1）的背靠背的总线电极 X1b 和 Y1b 相对的位置、及与该背靠背的总线电极 X1b 和 Y1b 之间的区域部分相对的位置，在电介质层 12 的背面侧突出的鼓起电介质层 12A 形成为与总线电极 X1b、Y1b 平行地延伸。

另外，在该电介质层 12 和鼓起电介质层 12A 的背面侧，形成后面所述的包括通过被电子射线激励进行在 200~300nm 波长区域

内具有峰的 CL 发光的氧化镁晶体的氧化镁层 13。

另一方面，在与前面玻璃基板 10 平行配置的背面玻璃基板 14 的显示侧表面上，列电极 D1 被排列成彼此隔开规定间隔平行，并且在与各个行电极对 (X1、Y1) 的彼此成对的透明电极 X1a 和 Y1a 相对的位置，在与行电极对 (X1、Y1) 正交的方向 (列方向) 延伸。

在背面玻璃基板 14 的显示侧表面上，还形成覆盖列电极 D1 的白色列电极保护层 15，在该列电极保护层 15 上形成隔壁 16。

该隔壁 16 形成为梯子形状，具有：在与各行电极对 (X1、Y1) 的总线电极 X1b 和 Y1b 相对的位置分别在行方向延伸的一对横壁 16A；在相邻的列电极 D1 之间的中间位置，在一对横壁 16A 之间在列方向延伸的纵壁 16B，各个隔壁 16 在与相邻的其他隔壁 16 的背靠背的横壁 16A 之间，通过在行方向延伸的间隙 SL 并列设置在列方向。

并且，通过该梯子状隔壁 16，前面玻璃基板 10 和背面玻璃基板 13 之间的放电空间 S 在各行电极对 (X1、Y1) 中按照与成对的透明电极 X1a、Y1a 相对的每个部分被划分成方形，分别形成放电单元 C3。

在面对放电单元 C3 的隔壁 16 的横壁 16A 和纵壁 16B 的侧面及列电极保护层 15 的表面，形成将这五个面全部覆盖的荧光体层

17, 该荧光体层 17 的颜色按照各放电单元 C3 被排列成在行方向顺序排列红、绿、蓝三原色。

鼓起电介质层 12A 通过使覆盖该鼓起电介质层 12A 的氧化镁层 13 接触隔壁 16 的横壁 16A 的显示侧表面(参照图 17), 放电单元 C3 和间隙 SL 之间分别被封闭, 但纵壁 16B 的显示侧表面不接触氧化镁层 13 (参照图 18), 在其间形成间隙 r1, 在行方向相邻的放电单元 C3 通过该间隙 r1 彼此连通。

在放电空间 S 内被封入了含有氙气的放电气体。

形成上述氧化镁层 13 的氧化镁晶体和第一实施例的情况相同, 是利用气相氧化法使从被加热的镁产生的镁蒸气气相氧化而生成的单晶体, 例如, 包括通过被电子射线激励进行在 200~300nm 波长区域内(特别是 235nm)具有峰的 CL 发光的气相法氧化镁单晶体, 在该气相法氧化镁单晶体中, 例如包括具有立方体的单晶结构的图 5 的 SEM 照片所示的氧化镁单晶体, 和具有立方体晶体彼此嵌套的多晶结构的图 6 的 SEM 照片所示的氧化镁单晶体。

并且, 氧化镁层 13 是利用丝网印刷法或胶板印刷法、配合法、喷墨法、滚涂法等方法, 将含有上述的气相法氧化镁单晶体的浆料涂覆在电介质层 12 和鼓起电介质层 12A 的表面上而形成的, 或者利用喷射法或静电涂覆法等方法将气相法氧化镁单晶体粉末附着在电介质层 12 和鼓起电介质层 12A 的表面上而形成的, 或者将

含有气相法氧化镁单晶体的浆料涂覆在支撑薄膜上并干燥成薄膜状或薄片状，然后层压在电介质层上而形成的。

图 19 表示利用丝网印刷法或胶板印刷法、配合法、喷墨法、滚涂法等方法涂覆含有气相法氧化镁单晶体的浆料来形成氧化镁层 13 (A) 的状态。

并且，图 20 表示利用使用喷射法或静电涂覆法等方法附着了气相法氧化镁单晶体粉末的粉末层来形成氧化镁层 13(B) 的状态。

在上述 PDP 中，在面对放电单元 C3 内的位置，形成包括通过被电子射线激励进行在 200~300nm 波长区域内具有峰的 CL 发光的氧化镁晶体的氧化镁层 13，由此实现在放电单元 C3 内产生的放电的快速化（例如，通过长久维持基于复位放电的发光效果，实现地址放电的快速化）。

图 21 是把氧化镁单晶体粉末分散在例如特定的乙醇等介质中，使用喷枪利用空气喷射法将该悬浮液吹附在电介质层 12 和鼓起电介质层 12A 的表面上，使附着氧化镁单晶体粉末，由此来形成氧化镁层 13 时的放电延迟时间，与其他示例的放电延迟时间的对比曲线图。

在该图 21 中，曲线 a 表示在电介质层 12 的表面形成使用平均粒径为 500 埃的气相法氧化镁单晶体粉末的粉末层时的放电概率，曲线 b 表示利用以往的蒸镀法在电介质层 12 的表面形成氧化

镁层时的放电概率，曲线 c 表示如第一实施例那样，在放电单元被分割成放电显示单元和地址放电单元的 PDP 中，通过在地址放电单元内涂覆含有平均粒径为 500 埃的气相法氧化镁单晶体粉末的浆料来形成氧化镁层时的放电概率，曲线 d 表示在相同类型的地址放电单元内，使用以往的蒸镀法形成氧化镁层时的放电概率。

根据该图 21 的曲线 a 和 c 的比较可知，即使是利用通过附着气相法氧化镁单晶体粉末而形成的粉末层来构成氧化镁层 13 时的放电概率（放电延迟），也能获得和通过涂覆含有氧化镁单晶体粉末的浆料来形成氧化镁层时大致相同的特性。

另外，根据图 21 可知，使用平均粒径约为 500 埃的气相法氧化镁单晶体，利用丝网印刷法或胶板印刷法、配合法、喷墨法、滚涂法等方法进行涂覆形成氧化镁层，以及利用喷射法或静电涂覆法等方法进行附着形成氧化镁层的任何情况下，与使用以往的蒸镀法形成氧化镁层时相比，放电概率大幅度提高。

第三实施例

图 22～图 24 表示本发明的 PDP 的实施方式的第三实施例，图 22 是表示该实施例的 PDP 的正面示意图，图 23 是沿图 22 的 V4—V4 线的剖面图，图 24 是沿图 22 的 W3—W3 线的剖面图。

图 22～图 24 所示的 PDP 构成为在其显示面即前面玻璃基板 21 的背面，多个行电极对（X2、Y2）平行地排列成在前面玻璃基

板 21 的行方向（图 22 的左右方向）延伸。

行电极 X2 由形成为 T 字形的由 ITO 等透明导电膜构成的透明电极 X2a、和在前面玻璃基板 21 的行方向延伸的由连接在透明电极 X2a 的宽度较小的基端部的金属膜构成的总线电极 X2b 构成。

同样，行电极 Y2 由形成为 T 字形的由 ITO 等透明导电膜构成的透明电极 Y2a、和在前面玻璃基板 21 的行方向延伸的由连接在透明电极 Y2a 的宽度较小的基端部的金属膜构成的总线电极 Y2b 构成。

该行电极 X2 和 Y2 被交替排列在前面玻璃基板 21 的列方向（图 22 的上下方向），沿着总线电极 X2b 和 Y2b 并列设置的各个透明电极 X2a 和 Y2a，在彼此成对的对方行电极侧延伸，该透明电极 X2a 和 Y2a 的宽度较宽的顶边分别通过必要宽度的放电间隙 g2 彼此相对。

在前面玻璃基板 21 的背面，在列方向相邻的行电极对（X2、Y2）的彼此背靠背的总线电极 X2b 和 Y2b 之间，沿着该总线电极 X2b、Y2b 形成在行方向延伸的黑色或暗色的光吸收层（遮光层）22。

另外，在前面玻璃基板 21 的背面形成覆盖行电极对（X2、Y2）的电介质层 23，在该电介质层 23 的背面，在与彼此相邻的行电极对（X2、Y2）的背靠背相邻的总线电极 X2b 和 Y2b 相对的位置、

及与该相邻的总线电极 X2b 和 Y2b 之间的区域部分相对的位置，在电介质层 23 的背面侧突出的鼓起电介质层 23A 形成为与总线电极 X2b、Y2b 平行地延伸。

另外，在该电介质层 23 和鼓起电介质层 23A 的背面侧，形成利用蒸镀法或溅射形成的薄膜氧化镁层（以下称为薄膜氧化镁层）24，覆盖电介质层 23 和鼓起电介质层 23A 的整个背面。

在该薄膜氧化镁层 24 的背面侧，形成后面所述的包括通过被电子射线激励进行在 200~300nm 波长区域内（特别是 235nm 附近，230~250nm 内）具有峰的阴极·电致发光（CL 发光）的氧化镁晶体的氧化镁层（以下称为结晶氧化镁层）25。

该结晶氧化镁层 25 形成在薄膜氧化镁层 24 的整个背面或背面的一部分上，例如形成在面向后述放电单元的部分上（在图示例中，表示结晶氧化镁层 25 形成在薄膜氧化镁层 24 的整个背面上的示例）。

另一方面，在与前面玻璃基板 21 平行配置的背面玻璃基板 26 的显示侧表面上，列电极 D2 被排列成彼此隔开规定间隔平行，并且在与各个行电极对（X2、Y2）的彼此成对的透明电极 X2a 和 Y2a 相对的位置，在与行电极对（X2、Y2）正交的方向（列方向）延伸。

在背面玻璃基板 26 的显示侧的面上，还形成覆盖列电极 D2

的白色列电极保护层（电介质层）27，在该列电极保护层 27 上形成隔壁 28。

该隔壁 28 形成为大致梯子形状，具有：在与各行电极对（X2、Y2）的总线电极 X2b 和 Y2b 相对的位置分别在行方向延伸的一对横壁 28A；在相邻的列电极 D2 之间的中间位置，在一对横壁 28A 之间在列方向延伸的纵壁 28B，各个隔壁 28 在与相邻的其他隔壁 28 的背靠背面对的横壁 28A 之间，隔着在行方向延伸的间隙 SL1 并列设置在列方向。

并且，通过该梯子状隔壁 28，前面玻璃基板 21 和背面玻璃基板 26 之间的放电空间 S1，按照在与各行电极对（X2、Y2）中彼此成对的透明电极 X2a、Y2a 相对的部分形成的每个放电单元 C4，分别被划分成方形。

在面对放电空间 S1 的隔壁 28 的横壁 28A 和纵壁 28B 的侧面及列电极保护层 27 的表面，形成将这五个面全部覆盖的荧光体层 29，该荧光体层 29 的颜色按照各放电单元 C4 被排列成在行方向顺序排列红、绿、蓝三原色。

鼓起电介质层 23A 通过使覆盖该鼓起电介质层 23A 的结晶氧化镁层 25（或者，在结晶氧化镁层 25 仅形成于和薄膜氧化镁层 24 背面的放电单元 C4 相对的部分时，指薄膜氧化镁层 24）接触隔壁 28 的横壁 28A 的显示侧一面（参照图 23），放电单元 C4 和间

隙 SL1 之间分别被封闭, 但不接触纵壁 28B 的显示侧一面 (参照图 24), 在其间形成间隙 r2, 在行方向相邻的放电单元 C4 通过该间隙 r2 彼此连通。

在放电空间 S1 内被封入了含有氙气的放电气体。

上述结晶氧化镁层 25 是利用喷射法或静电涂覆法等方法将上述的氧化镁晶体附着在覆盖电介质层 23 和鼓起电介质层 23A 的薄膜氧化镁层 24 的背面侧的面上而形成的。

另外, 在该实施例中, 说明了在电介质层 23 和鼓起电介质层 23A 的背面形成薄膜氧化镁层 24, 在该薄膜氧化镁层 24 的背面形成结晶氧化镁层 25 的示例, 但是, 也可以在电介质层 23 和鼓起电介质层 23A 的背面形成结晶氧化镁层 25 后, 在该结晶氧化镁层 25 的背面形成薄膜氧化镁层 24。

图 25 表示在电介质层 23 的背面形成薄膜氧化镁层 24, 在该薄膜氧化镁层 24 的背面, 利用喷射法或静电涂覆法等方法附着氧化镁晶体来形成结晶氧化镁层 25 的状态。

并且, 图 26 表示在电介质层 23 的背面利用喷射法或静电涂覆法等方法附着氧化镁晶体来形成结晶氧化镁层 25 后, 形成薄膜氧化镁层 24 的状态。

上述 PDP 的结晶氧化镁层 25 是利用下述材料和方法形成的。

即, 作为该结晶氧化镁层 25 的形成材料的、被电子射线激励

进行在 200~300nm 波长区域内（特别是 235nm 附近，230~250nm 内）具有峰的 CL 发光的氧化镁晶体，和上述的第一和第二实施例相同，例如，包括使通过加热镁产生的镁蒸气气相氧化得到的镁的单晶体（以下，把该镁的单晶体称为气相法氧化镁单晶体），在该气相法氧化镁单晶体中，例如包括如图 5 的 SEM 照片所示的具有立方体的单晶结构的氧化镁单晶体，和图 6 的 SEM 照片所示的具有立方体晶体彼此嵌套结构（即，立方体的多晶结构）的如氧化镁单晶体。

该气相法氧化镁单晶体如后面所述，有利于减少放电延迟等放电特性的改善。

并且，该气相法氧化镁单晶体与利用其他方法得到的氧化镁相比，具有纯度高，能获得微粒子，并且颗粒凝聚少等特征。

在该实施例中，使用利用 BET 法测定的平均粒径大于等于 500 埃（优选大于等于 2000 埃）的气相法氧化镁单晶体。

另外，关于气相法氧化镁单晶体的合成，记载在“材料”昭和 62 年 11 月号第 36 卷第 410 号的第 1157~1161 页的“气相法氧化镁粉末的合成及其性质”等中。

该结晶氧化镁层 25 如前面所述，通过利用喷射法或静电涂覆等方法附着气相法氧化镁单晶体而形成。

上述 PDP 在放电单元 C4 内进行图像形成用复位放电和地址放

电、维持放电。

并且，在放电单元 C4 内产生地址放电前进行的复位放电时，在该放电单元 C4 内形成结晶氧化镁层 25，由此可以长久保持基于复位放电的发光效果，实现地址放电的快速化。

上述 PDP 如图 7 和图 8 所示，结晶氧化镁层 25 是利用上述的气相法氧化镁单晶体形成的，由此通过照射因放电产生的电子射线，可以在从结晶氧化镁层 25 含有的粒径较大的气相法氧化镁单晶体进行在 300~400nm 具有峰的 CL 发光的基础上，激励在 200~300nm 波长区域内（特别是 235nm 附近，230~250nm 内）具有峰的 CL 发光，在该 200~300nm 波长区域内（特别是 235nm 附近，230~250nm 内）具有峰的 CL 发光，随着气相法氧化镁单晶体的粒径越大，该峰的强度就越大。

如图 9 所示，从利用通常的蒸镀法形成的氧化镁层（该实施例中的薄膜氧化镁层 24）不激励在该 235nm 具有峰的 CL 发光，仅激励在 300~400nm 具有峰的 CL 发光。

由于存在在 200~300nm 波长区域内具有峰的 CL 发光，推测能够进一步实现放电特性的改善（放电延迟的减少，放电概率的提高）。

即，基于该结晶氧化镁层 25 的放电特性的改善，被推测认为是进行在 200~300nm 波长区域内（特别是 235nm 附近，230~250nm

内)具有峰的 CL 发光的气相法氧化镁单晶体,具有与该波长对应的能量水平,利用该能量水平可以长时间(数毫秒以上)捕集电子,利用电场取出该电子,由此可以获得在放电开始时需要的初期电子。

并且,基于该气相法氧化镁单晶体的放电特性的改善效果,随着在 200~300nm 波长区域内(特别是 235nm 附近,230~250nm 内)具有峰的 CL 发光强度的增大而变大,其理由和上述第一实施例中的说明相同。

另外,形成结晶氧化镁层 25 的气相法氧化镁单晶体的粒径(D_{BET}),可以利用和第一实施例相同的方法算出。

CL 发光强度和放电延迟的相关关系和第一实施例中的图 10 所示情况相同,由于被结晶氧化镁层 25 激励的 235nm 的 CL 发光,PDP 的放电延迟被缩短,并且,该 235nm 的 CL 发光强度越强,该放电延迟就越短。

图 27 表示如上所述 PDP 具有薄膜氧化镁层 24 和结晶氧化镁层 25 的双层结构的情况(曲线 a)、和如以往的 PDP 那样仅形成利用蒸镀法形成的氧化镁层的情况(曲线 b)的放电特性的对比。

根据该图 27 可知,PDP 通过具有薄膜氧化镁层 24 和结晶氧化镁层 25 的双层结构,与以往仅具有利用蒸镀法形成的薄膜氧化镁层的 PDP 相比,放电延迟特性明显改善。

如上所述，上述 PDP 是在利用蒸镀法等形成的以往的薄膜氧化镁层 24 的基础上，再层叠包括通过被电子射线激励进行在 200~300nm 波长区域内具有峰的 CL 发光的氧化镁晶体的结晶氧化镁层 25 而形成的，由此可以实现放电延迟等放电特性的改善，具有良好的放电特性。

在形成该结晶氧化镁层 25 的氧化镁晶体中，使用利用 BET 法测定的平均粒径大于等于 500 埃的氧化镁晶体，优选使用 2000~4000 埃的氧化镁晶体。

结晶氧化镁层 25 如前面所述，未必一定形成为覆盖薄膜氧化镁层 24 的整个表面，也可以通过部分图形加工来形成，例如，在与行电极 X2、Y2 的透明电极 X2a、Y2a 相对的部分，或反之与透明电极 X2a、Y2a 相对的部分以外的部分等。

在部分形成该结晶氧化镁层 25 时，结晶氧化镁层 25 相对薄膜氧化镁层 24 的面积比例如设定为 0.1~85%。

另外，以上说明了把本发明适用于在前面玻璃基板形成行电极对，在被电介质层覆盖的背面玻璃基板侧形成荧光体层和列电极的反射型交流 PDP 的示例，但本发明也可以适用于在前面玻璃基板侧形成行电极对和列电极并利用电介质层覆盖，在背面玻璃基板侧形成荧光体层的反射型交流 PDP，或在前面玻璃基板侧形成荧光体层，在背面玻璃基板侧形成行电极对和列电极并利用电介

质层覆盖的透过型交流 PDP, 或在放电空间的行电极对和列电极的交叉部分形成放电单元的三电极型交流 PDP, 或放电空间的行电极和列电极的交叉部分形成放电单元的二电极型交流 PDP 等各种形式的 PDP。

并且, 以上说明了利用喷射法和静电涂覆等方法附着形成结晶氧化镁层 25 的示例, 但是, 结晶氧化镁层 25 也可以利用丝网印刷法或胶板印刷法、配合法、喷墨法、滚涂法等方法涂覆含有氧化镁晶体粉末的浆料来形成, 或者将含有氧化镁晶体的浆料涂覆在支撑薄膜上并干燥成薄膜状, 然后将其层压在薄膜氧化镁层上来形成。

本发明可以提供改善了放电概率和放电延迟等的放电特性且具有良好的放电特性的 PDP。

第1实施例




图 1




图 2




图 3




图 4

立方体单晶结构的单晶体




图 5

立方体多晶结构的单晶体



图 6




图 7




图 8




图 9




图 10




图 11

放电概率 (停止时间 $1000 \mu \text{sec}^{-1}$)

	实测值	标准化 1	标准化 2
多晶结构 MgO	89.8	826.4	39.09
蒸镀 MgO	2.3	21.1	1.00
无 MgO	0.1	1.0	0.05

图 12




图 13

放电延迟 (停止时间 1000 μsec)

	实测值	标准化 1	标准化 2
多晶结构 MgO	0.5	0.01	0.12
蒸镀 MgO	4.0	0.06	1.00
无 MgO	65.0	1.00	16.25

图 14




图 15

第 2 实施例




图 16

V3-V3 截面




图 17

W2-W2 截面




图 18




图 19




图 20




图 21

第 3 实施例




图 22

V4-V4 截面




图 23

W3-W3 截面




图 24




图 25




图 26




图 27