

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2018 年 12 月 27 日 (27.12.2018)



(10) 国际公布号
WO 2018/233090 A1

(51) 国际专利分类号:
G02F 1/1335 (2006.01) **G02F 1/1362** (2006.01)

(21) 国际申请号: PCT/CN2017/101382

(22) 国际申请日: 2017 年 9 月 12 日 (12.09.2017)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201710471818.5 2017 年 6 月 20 日 (20.06.2017) CN

(71) 申请人: 惠科股份有限公司(**HKC CORPORATION LIMITED**) [CN/CN]; 中国广东省深圳市宝安区石岩街道水田村民营工业园惠科工业园厂房 1、2、3 栋, 九州阳光 1 号厂房 5、7 楼, Guangdong 518101 (CN)。 重庆惠科金渝光电科技有限公司(**CHONGQING HKC OPTOELECTRONICS TECHNOLOGY CO., LTD.**) [CN/CN]; 中国重庆市巴南区界石镇石景路 1 号, Chongqing 401320 (CN)。

(72) 发明人: 陈猷仁(**CHEN, Yu-je**); 中国重庆市巴南区界石镇石景路 1 号, Chongqing 401320 (CN)。

(74) 代理人: 广州华进联合专利商标代理有限公司(**ADVANCE CHINA IP LAW OFFICE**); 中国广东省广州市天河区花城大道 85 号 3901 房, Guangdong 510623 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ,

(54) Title: ARRAY SUBSTRATE AND DISPLAY PANEL

(54) 发明名称: 阵列基板及显示面板




图 1

(57) Abstract: An array substrate (20) and a display panel (60). The array substrate (20) comprises: a substrate (21), provided thereon with a plurality of pixel units, each of the pixel units comprising a first sub-pixel unit, a second sub-pixel unit and a third sub-pixel unit; and a photoresist layer (22), provided on each of the pixel units of the substrate (21), wherein the photoresist layer (22) is located between the substrate (21) and a second substrate (620), and a photoresist layer (22B) of the third pixel sub-unit has a step structure. The display panel (60) comprises the array substrate (20) and the second substrate (620), wherein the second substrate (620) and the array substrate (20) are arranged opposite to each other.

(57) 摘要: 一种阵列基板(20)及显示面板(60), 其中阵列基板(20)包括衬底(21), 衬底(21)上设置有若干像素单元, 每一像素单元包括第一像素子单元、第二像素子单元及第三像素子单元, 其中衬底(21)的每一像素子单元上设置有光阻膜层(22), 光阻膜层(22)位于衬底(21)与第二基板(620)之间, 并且第三像素子单元的光阻膜层(22B)具有阶梯结构。显示面板(60)包括阵列基板(20)及第二基板(620), 其中第二基板(620)与阵列基板(20)相对设置。

NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布：

— 包括国际检索报告(条约第21条(3))。

阵列基板及显示面板

相关申请的交叉引用

本申请要求于 2017 年 06 月 20 日提交中国专利局、申请号为 2017104718185、申请名称为“阵列基板及显示面板”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及显示领域，特别是涉及一种阵列基板及显示面板。

背景技术

LCD (Liquid Crystal Display, 液晶显示器) 是目前应用比较广泛的一种平板显示器，随着显示技术的发展，LCD 面板的尺寸也越来越大。

5 目前大尺寸显示面板多半采用负型 VA (Vertical Alignment, 垂直配向) 液晶或 IPS (In-Plane Switching, 平面转换) 液晶技术。相较于 IPS 液晶技术来说，VA 型液晶技术存在生产效率较高及制造成本低的优势，但相较于 IPS 液晶技术来说，VA 型液晶技术存在较明显的光学性质缺陷。尤其是在商业应用方面，大尺寸面板需要较大的视角呈现，而 VA 型液晶驱动在视角色偏方面往往无法符合市场应用需求。例如，在侧视角下，随着电压增加，蓝像素子单元的亮度饱和的趋势比红、绿两种像素子单元来得显著及快速，使得侧
10 视角观察画质会呈现偏蓝色偏的明显缺陷。

一般 VA 型液晶技术解决视角色偏的方式是将 RGB 各子像素再划分为主/次 (main/sub) 像素，藉由对主次像素给予不同的驱动电压来解决视角色偏
15 的缺陷，这样的像素设计往往需要再设计金属走线或 TFT (Thin Film Transistor, 薄膜晶体管) 元件来驱动次像素，不仅牺牲可透光开口区、影响面板透率，还提升了背光成本。

发明内容

根据本申请公开的各种实施例，提供一种阵列基板及显示面板。

一种阵列基板，其包括：衬底，所述衬底上设置有若干像素单元；每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元；所述衬底的每一所述像素子单元上设置有光阻膜层，所述光阻膜层位于所述衬底与第二基板之间，并且，所述第三像素子单元的光阻膜层具有阶梯结构。

在其中一个实施例中，所述第三像素子单元的光阻膜层为蓝色光阻膜层。

在其中一个实施例中，在每一所述像素单元内，所述第三像素子单元与所述第二像素子单元相邻设置，并且，所述阶梯结构的厚度在远离所述第二像素子单元的方向上减小。

在其中一个实施例中，在每一所述像素单元内，所述所述第二像素子单元设置在所述第一像素子单元与所述第三像素子单元之间。

在其中一个实施例中，所述第三像素子单元的光阻膜层具有两层阶梯结构。

在其中一个实施例中，所述两层阶梯结构具有第一厚度及第二厚度，所述第一厚度大于所述第二像素子单元的光阻膜层的厚度，所述第二厚度小于所述第二像素子单元的光阻膜层的厚度。

在其中一个实施例中，所述第三像素子单元的光阻膜层中靠近第二像素子单元的阶梯结构具有所述第一厚度，所述第三像素子单元的光阻膜层中远离第二像素子单元的阶梯结构具有所述第二厚度。

在其中一个实施例中，所述第三像素子单元的光阻膜层具有至少三层阶梯结构。

在其中一个实施例中，在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度均匀减小。

在其中一个实施例中，在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度呈曲线趋势减小。

在其中一个实施例中，所述阵列基板还包括遮光部，所述遮光部形成在所述衬底上，并且具有开口，所述光阻膜层设置于所述遮光部的开口处。

在其中一个实施例中，所述第一像素子单元、所述第二像素子单元及所述第三像素子单元分别与所述衬底具有相同的接触面积。

5 一种显示面板，其包括第一基板和第二基板，所述第一基板与所述第二基板相对设置，所述第一基板为上述任一项所述的阵列基板。例如，所述第一基板包括衬底，所述衬底上设置有若干像素单元；每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元；所述衬底的每一所述像素子单元上设置有光阻膜层，所述光阻膜层位于所述衬底与第二基板之间，
10 并且，所述第三像素子单元的光阻膜层具有阶梯结构。

一种显示面板，包括第一基板；以及，与所述第一基板相对设置的第二基板；所述第一基板包括：衬底，所述衬底上设置有若干像素单元；以及，遮光部，所述遮光部形成在所述衬底上，并且具有开口；其中，每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元，其中所述
15 第二像素子单元设置在所述第一像素子单元和所述第三像素子单元之间；所述衬底的每一所述像素子单元上在所述遮光部的开口处设置有光阻膜层，所述光阻膜层位于所述衬底与所述第二基板之间，并且，所述第三像素子单元的光阻膜层具有至少三层阶梯结构；在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度均匀减小或者呈曲线趋势减小。

20 本申请针对第三像素子单元的光学特性对第三像素子单元的结构进行调整，通过具有阶梯结构的蓝色光阻膜层，补偿光学上的短波长高色偏情况，产生互补的光学效果，能够解决显示面板的色差及色偏问题。上述阵列基板的制作工艺简单，并且能提升显示装置的显示性能。

通过对每个像素区域内的蓝像素子单元进行光学特性上的调整，使得无
25 需对同一像素子单元再进行划分以施加不同的驱动电压，使得无需额外设计金属或 TFT 元件来驱动次像素，因此不需要牺牲可透光开口区、能够保持良好的面板透光率，节约背光成本。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图 1 为一个实施例的阵列基板的结构示意图；

图 2 为一个实施例蓝像素子单元的亮度随着电压增加的变化曲线示意图；

5 图 3a 为另一个实施例的阵列基板的结构示意图；

图 3b 为又一个实施例的阵列基板的结构示意图；

图 4 为又一个实施例的阵列基板的结构示意图；

图 5 为又一个实施例的阵列基板的结构示意图；

图 6a 为一个实施例的显示面板的结构示意图；

10 图 6b 为另一个实施例的显示面板的结构示意图；

图 7 为一个实施例的显示装置的结构示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的
15 的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文
20 所使用的术语“及 / 或”包括一个或多个相关的所列项目的任意的和所有的组合。

例如，一种阵列基板，包括衬底，所述衬底上设置有若干像素单元，每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元，其中，所述衬底的每一所述像素子单元上设置有光阻膜层，所述光阻膜层位于所述衬底与第二基板之间，并且，所述第三像素子单元的光阻膜层具有阶梯结构。又如，所述第三像素子单元为蓝像素子单元。

例如，一种显示面板，包括相对设置的第一基板及第二基板。其中所述第一基板包括衬底，所述衬底上设置有若干像素单元，每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元，其中，所述衬底的每一所述像素子单元上设置有光阻膜层，所述光阻膜层位于所述衬底与所述第二基板之间，并且，所述第三像素子单元的光阻膜层具有阶梯结构。又如，所述第三像素子单元为蓝像素子单元，所述第一基板上还形成有 TFT 阵列，或者，所述第二基板上形成有 TFT 阵列。

为了进一步理解上述阵列基板。请参阅图 1，其为一实施例的阵列基板的结构示意图。该阵列基板 20 包括衬底 21，所述衬底上设置有若干像素单元，每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元，其中所述衬底的每一所述像素子单元上设置有光阻膜层 22，并且同一像素单元内的不同像素子单元分别设置由不同材料制得的光阻膜层，以使同一像素单元内的不同像素子单元的发光颜色不同。例如，第一像素子单元为红像素子单元，第二像素子单元为绿像素子单元，第三像素子单元为蓝像素子单元，则第一像素子单元上设置有红色光阻膜层 22R，第二像素子单元上设置有绿色光阻膜层 22G，第三像素子单元上设置有蓝色光阻膜层 22B。其中，所述光阻膜层位于所述衬底与所述第二基板 30 之间，并且，所述第三像素子单元的光阻膜层 22B 具有阶梯结构，即蓝色光阻膜层 22B 具有阶梯结构。

在本实施例中，阶梯结构使得第三像素子单元内的光阻膜层具有不同的膜厚，使得在第三像素子单元内，蓝色光阻膜层与第二基板之间存在不同的间隙距离，其中，光阻膜层与第二基板之间的间隙距离又称 gap 值。各像素子单元的光学特性参数与 gap 值相关，例如，各像素子单元的相位延迟量与

gap 值相关,而相位延迟量的大小会影响光偏振态的变化,进而影响像素子单元的出光亮度。也就是说,在相同电压下,各像素子单元的出光亮度与 gap 值相关,且不同的像素子单元的出光亮度与 gap 值之间,存在不同的曲线关系。

5 本实施例中,由于第三像素子单元存在多种 gap 值,使得侧视角下第三像素子单元的光学特性随电压变化的曲线等效为多种 gap 值对应的曲线的平均值,从而使得侧视角混光下,第三像素子单元的亮度变化获得设计上的控制,使得侧视角下第三像素子单元互补的亮度饱和趋势控制接近于第一像素子单元及第二像素子单元。而在正视角下,由于相邻像素单元的互补调整,
10 能够满足红、绿、蓝各像素子单元的亮度比例维持传统技术原有的比例。即,本申请实施例能同时使得正视角和侧视角下,红、绿、蓝各像素子单元亮度饱和的趋势相近,从而改善侧视角的色偏情况。

 通过对每个像素单元中的第三像素子单元进行光学特性上的调整,使得无需对同一像素子单元再进行划分以施加不同的驱动电压,使得无需额外设计金属或 TFT 元件来驱动次像素,因此不需要牺牲可透光开口区、能够保持
15 良好的面板透光率,节约背光成本。

 在一个实施例中,如图 1 所示,每一所述像素单元内,所述第三像素子单元与所述第二像素子单元相邻设置,并且,所述阶梯结构的厚度在远离所述第二像素子单元的方向上减小。例如,所述阶梯结构的厚度在远离所述第二像素子单元的方向上逐渐减小。这样,在靠近第二像素子单元的位置,蓝色像素子单元的 gap 值较小,出光亮度较小,能够综合调整第三像素子单元整体的出光亮度,延缓侧视角下第三像素子单元整体的亮度饱和趋势,使其接近于第一像素子单元及第二像素子单元,从而改善侧视角的色偏情况。在远离第二像素子单元的位置,蓝色像素子单元的 gap 值较大,出光亮度较大,
20 能够补偿人眼对蓝光的不敏感。
25

 在一个实施例中,所述第一像素子单元、所述第二像素子单元及所述第三像素子单元分别与所述衬底具有相同的接触面积,并且第一像素子单元也

与第二像素子单元相邻设置，即第二像素子单元位于第一像素子单元和第三像素子单元之间。这样，有利于红、绿、蓝三种原色混合得到各种颜色。

在一个实施例中，所述第三像素子单元的光阻膜层具有两层阶梯结构。这样，所述两层阶梯结构具有两种厚度，例如靠近第二像素子单元的阶梯为第一厚度，远离第二像素子单元的阶梯为第二厚度。在一较佳实施例中，第一厚度大于所述第二像素子单元的光阻膜层的厚度，所述第二厚度小于所述第二像素子单元的光阻膜层的厚度。此时，如图 2 所示，Target 曲线为第三像素子单元的亮度随电压增加的目标变化曲线，b sub-pixel 2 曲线为第一厚度对应的第三像素子单元的亮度随电压增加的目标变化曲线，b sub-pixel 1 曲线为第二厚度对应的第三像素子单元的亮度随电压增加的目标变化曲线，Mix 曲线为上述具有两层阶梯结构的第三像素子单元的出光亮度随电压增加的变化曲线。根据图 2 可知，相较于 b sub-pixel 1 曲线和 b sub-pixel 2 曲线，Mix 曲线更加接近目标变化曲线，即上述具有两层阶梯结构的第三像素子单元的出光亮度更加满足侧视角的色偏要求。

在一个实施例中，为了使侧视角下第三像素子单元的整体亮度随电压增加的变化曲线更接近目标变化曲线，使所述第三像素子单元的光阻膜层具有更多层阶梯结构。例如，使所述第三像素子单元的光阻膜层具有至少三层阶梯结构。这样，第三像素子单元的光阻膜层与第二基板之间存在更多种 gap 值，能够更细致地调节第三像素子单元的光学特性曲线，使显示面板的显示效果更佳。又如，使所述第三像素子单元的光阻膜层具有四层阶梯结构，此时第三像素子单元的光阻膜层与第二基板之间存在四种 gap 值，由小到大分别记为 B-Gap1、B-Gap2、B-Gap3 及 B-Gap4，它们分别对应的相位延迟量分别记为 Δnd_{B-Gap1} 、 Δnd_{B-Gap2} 、 Δnd_{B-Gap3} 及 Δnd_{B-Gap4} ，由于 B-Gap1、B-Gap2、B-Gap3 及 B-Gap4 的差异，使得第三像素子单元实际的相位延迟量约等于 Δnd_{B-Gap1} 、 Δnd_{B-Gap2} 、 Δnd_{B-Gap3} 及 Δnd_{B-Gap4} 的均值，能够产生互补的光学效果，补偿视角色差造成的影响。

其中，作为一种实施方式，如图 3a 所示，在远离所述第二像素子单元的

方向上，所述至少三层阶梯结构的厚度均匀减小，这样，能够简化第三像素子单元内的光阻膜层的制备工艺。作为另一种实施方式，如图 3b 所示，在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度呈曲线趋势减小，这样，蓝色像素子单元在远离绿色像素子单元的方向上的亮度的增加趋势更加平缓，使得蓝色像素子单元发出的蓝光与红色像素子单元发出的红光、绿色像素子单元发出的绿光的混合更加均匀，显示面板整体的混色效果更佳。

其中，所述阵列基板还包括遮光部，所述遮光部形成在所述衬底上，并且具有开口，所述光阻膜层设置于所述遮光部的开口处。其中，具有开口的遮光部可以理解为包围各像素子单元的黑色边框。通过具有开口的遮光部将衬底划分为若干像素单元，并将每个像素单元划分为红、绿、蓝三个像素子单元。在遮光部的开口处填充制备相应颜色的光阻膜层，得到阵列基板。其中，遮光部能够防止背景光泄漏，提高显示对比度，还能防止混色以增加颜色的纯度。可选地，遮光部采用金属铬材料或黑色树脂材料制备得到，例如，所述遮光部的厚度大于光阻膜层的厚度。例如，所述遮光部包括规则矩阵排列的若干黑单元体，每一黑单元体具有所述开口；相邻两所述黑单元体相互连接，即，各黑单元体紧密排列。或者，遮光部为黑框架，其上开设若干开口，各所述开口排列为矩阵。黑框架采用金属铬材料或黑色树脂材料制备得到。

请参阅图 4，其为一实施例的阵列基板的结构示意图。该阵列基板 40 包括衬底 41，衬底 41 上设置有若干像素区域 4110，每一像素区域 4110 内包括多个像素单元 P，每一像素单元包括红像素子单元、绿像素子单元及蓝像素子单元，每一像素子单元上设置有光阻膜层，例如红像素子单元上设置有红色光阻膜层 R，绿像素子单元上设置有绿色光阻膜层 G，蓝像素子单元上设置有蓝色光阻膜层 B。

具体地，每一像素区域中相邻的两个蓝像素子单元具有不同厚度的蓝色光阻膜层。例如，如图 4 所示，蓝色光阻膜层 $B_{i+1, j}$ 和蓝色光阻膜层 $B_{i, j+1}$ 的

厚度分别与蓝色光阻膜层 $B_{i,j}$ 的厚度不同；蓝色光阻膜层 $B_{i,j+1}$ 和蓝色光阻膜层 $B_{i+1,j}$ 的厚度分别与蓝色光阻膜层 $B_{i+1,j+1}$ 的厚度不同。其中， $P_{i,j}$ 表示第 i 行第 j 列的像素单元， $B_{i,j}$ 表示第 i 行第 j 列的像素单元中蓝色光阻膜层。

在本实施例中，由于同一像素区域内相邻的两个蓝像素子单元的蓝色光阻膜层具有不同的膜厚，使得在同一像素区域内，蓝色光阻膜层与 TFT 基板之间存在不同的间隙距离，其中，光阻膜层与 TFT 基板之间的间隙距离又称 gap 值。各像素子单元的光学特性参数与 gap 值相关，例如，各像素子单元的相位延迟量与 gap 值相关，而相位延迟量的大小会影响光偏振态的变化，进而影响像素子单元的出光亮度。也就是说，在相同电压下，各像素子单元的出光亮度与 gap 值相关，且不同的像素子单元的出光亮度与 gap 值之间，存在不同的曲线关系。

本实施例中，由于同一像素区域内，多个蓝像素子单元存在多种 gap 值，使得侧视角下，同一像素区域内蓝像素子单元的光学特性随电压变化的曲线等效为多种 gap 值对应的曲线的平均值，从而使得侧视角混光下，蓝像素子单元的亮度变化获得设计上的控制，使得侧视角下同一像素区域内蓝像素子单元互补的亮度饱和趋势控制接近于红像素子单元及绿像素子单元。而在正视角下，由于相邻像素单元的互补调整，能够满足红、绿、蓝各像素子单元的亮度比例维持传统技术原有的比例。即，本申请实施例能同时使得正视角和侧视角下，同一像素区域内红、绿、蓝各像素子单元亮度饱和的趋势相近，从而改善侧视角的色偏情况。由于像素单元的尺寸非常小，包括若干像素单元的像素区域的尺寸也较小，人眼观察时难以分辨像素区域内单个像素点的亮度差异，而是感觉各显示区域的整体亮度，因此本申请实施例在改善侧视角的色偏情况的同时，能够保证整体显示亮度的均匀性。

需要说明的是，本实施例使同一像素区域内相邻的蓝像素子单元的蓝色光阻膜厚存在差异，通过同一像素区域内多个蓝像素子单元的配合来补偿视角色差，因此信号调整上需牺牲蓝像素子单元的解析度。例如，在同一帧的显示时间内对同一像素区域内位于同一行/列的多个蓝像素子单元施加相同

的电压信号，以获得光阻膜厚差异补偿视角色差的效果。

通过对每个像素区域内的蓝像素子单元进行光学特性上的调整，使得无需对同一像素子单元再进行划分以施加不同的驱动电压，使得无需额外设计金属或 TFT 元件来驱动次像素，因此不需要牺牲可透光开口区、能够保持良好的面板透光率，节约背光成本。

在一个实施例中，每一像素区域内包括多个呈阵列排布的像素单元。其中每一像素区域中像素单元的行数与列数相同或不同。优选的，每一像素区域中像素单元的行数与列数相同，即，每一像素区域中，像素单元的行数与像素单元的列数相同，并且第 i 行第 j 列的蓝色光阻膜层厚度与第 j 行第 i 列的蓝色光阻膜层厚度相同，其中 i 与 j 均小于或等于行数。

在一个实施例中，每一像素区域包括四个像素单元，四个像素单元呈两行及两列分布，即，四个像素单元排列为 2×2 矩阵。如图 4 所示，一像素区域包括四个像素单元，该四个像素单元分别为 $P_{i,j}$ 、 $P_{i,j+1}$ 、 $P_{i+1,j}$ 及 $P_{i+1,j+1}$ ，其对应的四个蓝像素子单元的蓝色光阻膜层分别为 $B_{i,j}$ 、 $B_{i,j+1}$ 、 $B_{i+1,j}$ 及 $B_{i+1,j+1}$ 。

作为一种实施方式，互为对角的两个像素单元中的蓝像素子单元具有相同厚度的蓝色光阻膜层，即蓝色光阻膜层 $B_{i,j}$ 与蓝色光阻膜层 $B_{i+1,j+1}$ 的厚度相同，记为 B-CF21；蓝色光阻膜层 $B_{i,j+1}$ 与蓝色光阻膜层 $B_{i+1,j}$ 的厚度相同，记为 B-CF22。其中，厚度 B-CF21 对应的 gap 值为 B-Gap21，厚度 B-CF22 对应的 gap 值为 B-Gap22。由于同一像素区域内存在两种 gap 值，使得该像素区域整体的相位延迟量约等于两种 gap 值对应的相位延迟量的均值，相当于调整了像素区域整体的光学参数产生互补的光学效果，使得侧视角下同一像素区域内蓝像素子单元互补的亮度饱和趋势控制接近于红像素子单元及绿像素子单元，从而改善侧视角的色偏情况。

此时，在同一帧的显示时间内对该像素区域内位于同一行/列的多个蓝像素子单元施加相同的电压信号，以获得光阻膜厚差异补偿视角色差的效果。例如，通过时序控制电路对各像素子单元的初始驱动电压进行处理，将该像

素区域内位于同一行/列的多个蓝像素子单元的驱动电压转换为该行/列各蓝像素子单元的初始驱动电压均值，并在下一帧或间隔至少一帧的显示时间输出处理后的驱动电压信号。又如，在第 N 帧的显示时间，时序控制电路接收各像素子单元的初始驱动电压信号，其中像素 $P_{i,j}$ 、像素 $P_{i,j+1}$ 、像素 $P_{i+1,j}$ 及像素 $P_{i+1,j+1}$ 的蓝像素子单元的初始驱动电压分别为 $BN_{i,j}$ 、 $BN_{i,j+1}$ 、 $BN_{i+1,j}$ 和 $BN_{i+1,j+1}$ ，时序控制电路对初始驱动电压 $BN_{i,j}$ 、 $BN_{i,j+1}$ 、 $BN_{i+1,j}$ 和 $BN_{i+1,j+1}$ 进行处理。其中，一种处理方式是使实际施加到像素 $P_{i,j}$ 和像素 $P_{i,j+1}$ 的蓝像素子单元中的驱动电压为 $BN_{i,j}$ 与 $BN_{i,j+1}$ 的均值，使实际施加到像素 $P_{i+1,j}$ 和像素 $P_{i+1,j+1}$ 的蓝像素子单元中的驱动电压为 $BN_{i+1,j}$ 与 $BN_{i+1,j+1}$ 的均值。

另一种处理方式是使实际施加到像素 $P_{i,j}$ 和像素 $P_{i+1,j}$ 的蓝像素子单元中的驱动电压为 $BN_{i,j}$ 与 $BN_{i+1,j}$ 的均值，使实际施加到像素 $P_{i,j+1}$ 和像素 $P_{i+1,j+1}$ 的蓝像素子单元中的驱动电压为 $BN_{i,j+1}$ 与 $BN_{i+1,j+1}$ 的均值。而处理后的驱动电压信号（即实际施加到各像素子单元上的驱动电压信号）将延后至少一帧的时间传送至显示面板。优选地，时序控制电路在第 N 帧的显示时间接收各像素子单元的初始驱动电压信号，在第 $N+1$ 帧的显示时间将处理后的驱动电压信号输出至显示面板的各像素单元，即图像数据将延后一帧的时间传送至显示面板，图像的显示将延后一帧的时间。

任意相邻的两个蓝像素子单元的蓝色光阻膜层厚度分别为 B-CF21 和 B-CF22 的阵列基板，其出光亮度相对于蓝色光阻膜层厚度一致为 B-CF21 的阵列基板及蓝色光阻膜层厚度一致为 B-CF22 的阵列基板来说，更加满足侧视角的色偏要求。

作为另一种实施方式，同一像素区域内的四个像素单元中的蓝像素子单元的蓝色光阻膜层的厚度各不一样，即同一像素区域内具有四种蓝色光阻膜层厚度。例如，图 4 中像素 $P_{i,j}$ 、像素 $P_{i,j+1}$ 、像素 $P_{i+1,j}$ 和像素 $P_{i+1,j+1}$ 的四个蓝像素子单元蓝色光阻膜层 $B_{i,j}$ 、 $B_{i,j+1}$ 、 $B_{i+1,j}$ 和 $B_{i+1,j+1}$ 的厚度均不相同。此时，可通过时序控制电路对各像素子单元的初始驱动电压进行处理，将该像素区域内各个蓝像素子单元的驱动电压转换为该四个蓝像素子单元的初始

驱动电压的均值，并在下一帧或间隔至少一帧显示时间输出处理后的驱动电压信号。

在一个实施例中，为了使侧视角下每一像素区域内蓝像素子单元的整体亮度随电压增加的变化曲线更接近目标变化曲线，使每一像素区域内蓝像素子单元的光阻膜层具有更多种厚度。这样，同一像素区域的蓝像素子单元的光阻膜层与 TFT 基板之间存在更多种 gap 值，能够更细致地调节蓝像素子单元的光学特性曲线，使显示面板的显示效果更佳。

作为一种实施方式，每一像素区域包括九个像素单元，九个像素单元呈三行及三列分布，即，四个像素单元排列为 3×3 矩阵。例如，一像素区域中的九个像素单元按照如下矩阵排布：

$$\begin{pmatrix} P_{i,j} & P_{i,j+1} & P_{i,j+2} \\ P_{i+1,j} & P_{i+1,j+1} & P_{i+1,j+2} \\ P_{i+2,j} & P_{i+2,j+1} & P_{i+2,j+2} \end{pmatrix}$$

一实施例中，该三行三列的像素矩阵对应的各蓝像素子单元中的蓝色光阻膜层的膜厚矩阵为：

$$\begin{pmatrix} B - CF33 & B - CF32 & B - CF31 \\ B - CF32 & B - CF33 & B - CF32 \\ B - CF31 & B - CF32 & B - CF33 \end{pmatrix}$$

即，像素 $P_{i,j}$ 、像素 $P_{i+1,j+1}$ 和像素 $P_{i+2,j+2}$ 的蓝像素子单元中具有相同厚度的蓝色光阻膜层，像素 $P_{i,j+1}$ 、像素 $P_{i+1,j}$ 、像素 $P_{i+1,j+2}$ 和像素 $P_{i+2,j+1}$ 的蓝像素子单元中具有相同厚度的蓝色光阻膜层，像素 $P_{i,j+2}$ 和像素 $P_{i+2,j}$ 的蓝像素子单元中具有相同厚度的蓝色光阻膜层。在一较优实施例中， $B-CF33 > B-CF32 > B-CF31$ 。此时，同一像素区域内蓝像素子单元的光阻膜层与 TFT 基板之间存在三种 gap 值，由小到大分别记为 B-Gap31、B-Gap32 及 B-Gap33，它们分别对应的相位延迟量分别记为 $\Delta nd_{B-Gap31}$ 、 $\Delta nd_{B-Gap32}$ 、 $\Delta nd_{B-Gap33}$ 及 $\Delta nd_{B-Gap34}$ ，由于 B-Gap31、B-Gap32 及 B-Gap33 的差异，使得同一像素区域

内蓝像素子单元实际的相位延迟量约等于 $\Delta n_{B-Gap31}$ 、 $\Delta n_{B-Gap32}$ 及 $\Delta n_{B-Gap33}$ 的均值，能够产生互补的光学效果，补偿视角色差造成的影响，从而改善侧视角色偏的问题。

其中，为了获得较好的色偏改善效果，一种实施方式是，通过时序控制电路对各像素子单元的初始驱动电压信号进行处理，使处理后，像素 $P_{i,j}$ 、像素 $P_{i,j+1}$ 和像素 $P_{i,j+2}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i+1,j}$ 、像素 $P_{i+1,j+1}$ 和像素 $P_{i+1,j+2}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i+2,j}$ 、像素 $P_{i+2,j+1}$ 和像素 $P_{i+2,j+2}$ 的驱动电压为它们的初始驱动电压的均值。另一种实施方式是，通过时序控制电路对各像素子单元的初始驱动电压信号进行处理，使处理后，像素 $P_{i,j}$ 、像素 $P_{i+1,j}$ 和像素 $P_{i+2,j}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i,j+1}$ 、像素 $P_{i+1,j+1}$ 和像素 $P_{i+2,j+1}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i,j+2}$ 、像素 $P_{i+1,j+2}$ 和像素 $P_{i+2,j+2}$ 的驱动电压为它们的初始驱动电压的均值。

另一实施例中，同一像素区域内的九个像素单元中的蓝像素子单元的蓝色光阻膜层的厚度各不一样，即同一像素区域内具有九种蓝色光阻膜层厚度。此时，可通过时序控制电路对各像素子单元的初始驱动电压进行处理，将该像素区域内各个蓝像素子单元的驱动电压转换为该九个蓝像素子单元的初始驱动电压的均值，并在下一帧或间隔至少一帧显示时间输出处理后的驱动电压信号。

作为一种实施方式，每一像素区域包括十六个像素单元，十六个像素单元呈四行及四列分布，即，四个像素单元排列为 4×4 矩阵；例如，一像素区域中的十六个像素单元按照如下矩阵排布：

$$\begin{pmatrix} P_{i,j} & P_{i,j+1} & P_{i,j+2} & P_{i,j+3} \\ P_{i+1,j} & P_{i+1,j+1} & P_{i+1,j+2} & P_{i+1,j+3} \\ P_{i+2,j} & P_{i+2,j+1} & P_{i+2,j+2} & P_{i+2,j+3} \\ P_{i+3,j} & P_{i+3,j+1} & P_{i+3,j+2} & P_{i+3,j+3} \end{pmatrix}$$

一个实施例中，该四行四列的像素矩阵对应的各蓝像素子单元中的蓝色光阻膜层的膜厚矩阵为：

$$\begin{pmatrix} B - CF44 & B - CF43 & B - CF42 & B - CF41 \\ B - CF43 & B - CF42 & B - CF43 & B - CF42 \\ B - CF42 & B - CF43 & B - CF42 & B - CF43 \\ B - CF41 & B - CF42 & B - CF43 & B - CF44 \end{pmatrix}$$

即，像素 $P_{i,j}$ 和像素 $P_{i+3,j+3}$ 的蓝像素子单元中具有相同厚度的蓝色光阻膜层，像素 $P_{i,j+1}$ 、像素 $P_{i+1,j}$ 、像素 $P_{i+1,j+2}$ 、像素 $P_{i+2,j+1}$ 、像素 $P_{i+2,j+3}$ 和像素 $P_{i+3,j+2}$ 的蓝像素子单元中具有相同厚度的蓝色光阻膜层，像素 $P_{i,j+2}$ 、像素 $P_{i+1,j+1}$ 、像素 $P_{i+1,j+3}$ 、像素 $P_{i+2,j}$ 、像素 $P_{i+2,j+2}$ 和像素 $P_{i+3,j+1}$ 的蓝像素子单元中具有相同厚度的蓝色光阻膜层，像素 $P_{i,j+3}$ 和像素 $P_{i+3,j}$ 的蓝像素子单元中具有相同厚度的蓝色光阻膜层。在一较优实施例中， $B-CF44 > B-CF43 > B-CF42 > B-CF41$ 。如图 5 所示，此时每一像素区域内蓝像素子单元的光阻膜层与 TFT 基板之间存在四种 gap 值，由小到大分别记为 B-Gap41、B-Gap42、B-Gap43 及 B-Gap44，它们分别对应的相位延迟量分别记为 $\Delta nd_{B-Gap41}$ 、 $\Delta nd_{B-Gap42}$ 、 $\Delta nd_{B-Gap43}$ 及 $\Delta nd_{B-Gap44}$ ，由于 B-Gap41、B-Gap42、B-Gap43 及 B-Gap44 的差异，使得蓝像素子单元实际的相位延迟量约等于 $\Delta nd_{B-Gap41}$ 、 $\Delta nd_{B-Gap42}$ 、 $\Delta nd_{B-Gap43}$ 及 $\Delta nd_{B-Gap44}$ 的均值，能够产生互补的光学效果，补偿视角色差造成的影响，从而改善侧视角色偏的问题。

其中，为了获得较好的色偏改善效果，一种实施方式是，通过时序控制电路对各像素子单元的初始驱动电压信号进行处理，使处理后，像素 $P_{i,j}$ 、像素 $P_{i,j+1}$ 、像素 $P_{i,j+2}$ 和像素 $P_{i,j+3}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i+1,j}$ 、像素 $P_{i+1,j+1}$ 、像素 $P_{i+1,j+2}$ 和像素 $P_{i+1,j+3}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i+2,j}$ 、像素 $P_{i+2,j+1}$ 、像素 $P_{i+2,j+2}$ 和像素 $P_{i+2,j+3}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i+3,j}$ 、像素 $P_{i+3,j+1}$ 、像素 $P_{i+3,j+2}$ 和像素 $P_{i+3,j+3}$ 的驱动电压为它们的初始驱动电压的均值。另一种实施方式是，通过时序控制电路对各像素子单元的初始驱动电压信号进行处理，使处

理后，像素 $P_{i,j}$ 、像素 $P_{i+1,j}$ 、像素 $P_{i+2,j}$ 和像素 $P_{i+3,j}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i,j+1}$ 、像素 $P_{i+1,j+1}$ 、像素 $P_{i+2,j+1}$ 和像素 $P_{i+3,j+1}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i,j+2}$ 、像素 $P_{i+1,j+2}$ 、像素 $P_{i+2,j+2}$ 和像素 $P_{i+3,j+2}$ 的驱动电压为它们的初始驱动电压的均值；像素 $P_{i,j+3}$ 、像素 $P_{i+1,j+3}$ 、像素 $P_{i+2,j+3}$ 和像素 $P_{i+3,j+3}$ 的驱动电压为它们的初始驱动电压的均值。

另一实施例中，同一像素区域内的十六个像素单元中的蓝像素子单元的蓝色光阻膜层的厚度各不一样，即同一像素区域内具有十六种蓝色光阻膜层厚度。此时，可通过时序控制电路对各像素子单元的初始驱动电压进行处理，将该像素区域内各个蓝像素子单元的驱动电压转换为该十六个蓝像素子单元的初始驱动电压的均值，并在下一帧或间隔至少一帧显示时间输出处理后的驱动电压信号。

在一个实施例中，在每一像素单元内，绿像素子单元位于红像素子单元和蓝像素子单元的中间。这样有利于红、绿、蓝三种原色混合得到各种颜色。

本申请提出的阵列基板，可以例如应用于液晶显示面板、OLED (Organic Light-Emitting Diode, 有机发光二极管) 显示面板、QLED (Quantum Dot Light Emitting Diodes, 量子点发光二极管) 显示面板、曲面显示面板或柔性显示面板等。又如，以液晶显示面板为例，可以为 TN (Twisted Nematic, 扭曲向列) 型液晶显示面板、OCB (Optically Compensated Birefringence, 光学补偿弯曲排列) 型液晶显示面板及 VA (Vertical Alignment, 垂直配向) 型液晶显示面板等。

本申请还公开了一种显示面板，请一并参阅图 6a 及图 6b，显示面板 60 包括相对设置的第一基板 610 及第二基板 620，其中所述第一基板 610 包括衬底 611，所述衬底 611 上设置有若干像素单元，每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元，例如每一像素单元包括红像素子单元、绿像素子单元及蓝像素子单元。每一像素子单元上设置有光阻膜层，并且同一像素单元内的不同像素子单元分别设置由不同材料制得的光阻膜层，以使同一像素单元内的不同像素子单元的发光颜色不同。例如，红

像素子单元上设置有红色光阻膜层 R，绿像素子单元上设置有绿色光阻膜层 G，蓝像素子单元上设置有蓝色光阻膜层 B。

作为一种实施方式，如图 6a 所示，衬底 611 上设置有若干像素区域 6110，每一像素区域内包括多个像素单元，具体地，同一像素区域 6110 中每相邻的
5 两个蓝像素子单元具有不同厚度的蓝色光阻膜层。

作为另一种实施方式，如图 6b 所示，第三像素子单元的光阻膜层具有阶梯结构，即蓝色光阻膜层 B 具有阶梯结构；例如，第三像素子单元的光阻膜层具有多层阶梯结构，同一层阶梯结构具有相同的厚度；又如，相邻两层阶梯结构中，下层阶梯结构的厚度大于上层阶梯结构的厚度。

10 在一个实施例中，一种显示面板，包括第一基板以及与所述第一基板相对设置的第二基板；所述第一基板包括衬底以及形成在所述衬底上并且具有开口的遮光部，所述衬底上设置有若干像素单元；其中，每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元，其中所述第二像素子单元设置在所述第一像素子单元和所述第三像素子单元之间；所述衬底
15 的每一所述像素子单元上在所述遮光部的开口处设置有光阻膜层，所述光阻膜层位于所述衬底与所述第二基板之间，并且，所述第三像素子单元的光阻膜层具有至少三层阶梯结构；在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度均匀减小或者呈曲线趋势减小。

例如，所述第一基板采用与上述任一实施例所述的阵列基板相同的结构。
20 可选地，所述第一基板 620 上还设置有 TFT 阵列，或者，所述第二基板 630 上设置有 TFT 阵列。例如，该 TFT 阵列可选为底栅结构或顶栅结构的 TFT 阵列。

作为一种实施方式，所述第一基板 610 与所述第二基板 620 之间填充有液晶材料，形成液晶显示面板。

25 本申请实施例针对蓝像素子单元的光学特性对蓝像素子单元的结构进行调整，通过具有阶梯结构的蓝色光阻膜层，补偿光学上的短波长高色偏情况，产生互补的光学效果，能够解决显示面板的色差及色偏问题。上述阵列基板

的制作工艺简单，并且能提升显示装置的显示性能。

本申请提出的阵列基板，可以为液晶显示面板、OLED 显示面板、QLED 显示面板、曲面显示面板或柔性显示面板等。又如，以液晶显示面板为例，可以为 TN 型液晶显示面板、OCB 型液晶显示面板及 VA 型液晶显示面板等。

5 请参阅图 7，其为一实施例的显示装置的结构示意图。该显示装置 70 包括显示面板 71、驱动板 72 及数据接收芯片 73，所述数据接收芯片 73 与所述显示面板 71 连接，所述显示面板 71 包括如上述任一实施例所述的阵列基板。例如，所述显示面板 71 为如图 6a 或图 6b 所示的显示面板；又如，所述显示面板 71 包括相对设置的第一基板及第二基板，第一基板包括衬底，所述衬底
10 上设置有若干像素区域，每一所述像素区域内包括多个像素单元，每一所述像素单元包括红像素子单元、绿像素子单元及蓝像素子单元，每一像素子单元上设置有光阻膜层，例如，红像素子单元上设置有红色光阻膜层，绿像素子单元上设置有绿色光阻膜层，蓝像素子单元上设置有蓝色光阻膜层。

可选地，每个像素单元中的第三像素子单元的光阻膜层具有阶梯结构。
15 或者，每一所述像素区域中相邻的两个蓝像素子单元具有不同厚度的蓝色光阻膜层。

例如，该显示面板包括如上述任一实施例所述的阵列基板。又如，第一基板上还设置有 TFT 阵列，或者，第二基板上设置有 TFT 阵列。其中，该 TFT 阵列可选为底栅结构或顶栅结构的 TFT 阵列。

20 本申请实施例中，所述驱动板 72 包括时序控制电路 721，所述时序控制电路 721 与所述数据接收芯片 73 连接，当每一所述像素区域中相邻的两个蓝像素子单元具有不同厚度的蓝色光阻膜层时，时序控制电路 721 用于对各像素子单元的初始驱动电压信号进行处理，使同一像素区域内的多个蓝像素子单元的驱动电压相同，并向所述数据接收芯片发送处理后的驱动电压信号。

25 在一个实施例中，所述时序控制电路 721 用于对各像素子单元的初始驱动电压信号进行处理，使处理后同一像素区域内同一行/列的多个蓝像素子单元的驱动电压等于该像素区域内各蓝像素子单元的初始驱动电压均值，并向

所述数据接收芯片发送处理后的驱动电压信号。

在一个实施例中，所述时序控制电路 721 还用于在对各像素子单元的初始驱动电压信号进行处理后，在下一帧的显示时间向所述数据接收芯片发送处理后的驱动电压信号。

5 例如，所述时序控制电路 721 包括信号处理单元及存储单元，所述信号处理电路用于对各像素子单元的初始驱动电压信号进行处理，使处理后同一像素区域内同一行/列的各蓝像素子单元的驱动电压相同；所述存储单元连接所述信号处理单元，用于接收并存储处理后的驱动电压信号，在下一帧的显示时间输出所述处理后的驱动电压信号。

10 本申请实施例中，时序控制电路 721 接收图像数据信号，对接收到的图像数据信号进行处理，转换为数据接收芯片所支持的数据信号类型，并将处理后的图像数据信号输出至显示面板的数据接收芯片。其中，处理后的图像数据信号不仅包括各像素子单元的驱动电压信号，还包括扫描信号。

15 本申请实施例针对蓝像素子单元的光学特性对蓝像素子单元的结构进行调整，通过同一像素区域内不同厚度的蓝色光阻膜层，补偿光学上的短波长高色偏情况，产生互补的光学效果，能够解决显示面板的色差及色偏问题。

本申请实施例所述的显示装置为液晶显示装置、OLED 显示装置或 QLED 显示装置、曲面显示装置、柔性显示装置等。又如，以液晶显示装置为例，可以为 TN 液晶显示器、OCB 型液晶显示器、VA 型液晶显示器等。

20 以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

25 以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

权利要求书

1、一种阵列基板，包括：

衬底，所述衬底上设置有若干像素单元；

每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元；

5 所述衬底的每一所述像素子单元上设置有光阻膜层，所述光阻膜层位于所述衬底与第二基板之间，并且，所述第三像素子单元的光阻膜层具有阶梯结构。

2、如权利要求 1 所述的阵列基板，其中：

10 在每一所述像素单元内，所述第三像素子单元与所述第二像素子单元相邻设置；

并且，所述阶梯结构的厚度在远离所述第二像素子单元的方向上减小。

3、如权利要求 2 所述的阵列基板，其中：

所述第三像素子单元的光阻膜层具有两层阶梯结构。

4、如权利要求 3 所述的阵列基板，其中：

15 所述两层阶梯结构具有第一厚度及第二厚度；

所述第一厚度大于所述第二像素子单元的光阻膜层的厚度；

所述第二厚度小于所述第二像素子单元的光阻膜层的厚度。

5、如权利要求 2 所述的阵列基板，其中：

所述第三像素子单元的光阻膜层具有至少三层阶梯结构。

20 6、如权利要求 5 所述的阵列基板，其中：

在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度均匀减小。

7、如权利要求 5 所述的阵列基板，其中：

25 在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度呈曲线趋势减小。

8、如权利要求 1 所述的阵列基板，其中，所述阵列基板还包括：

遮光部，所述遮光部形成在所述衬底上，并且具有开口；

所述光阻膜层设置于所述遮光部的开口处。

9、如权利要求 1 所述的阵列基板，其中：

所述第一像素子单元、所述第二像素子单元及所述第三像素子单元分别

5 与所述衬底具有相同的接触面积。

10、一种显示面板，包括：

第一基板；

以及，与所述第一基板相对设置的第二基板；

所述第一基板包括：

10 衬底，所述衬底上设置有若干像素单元；

每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元；

所述衬底的每一所述像素子单元上设置有光阻膜层，所述光阻膜层位于所述衬底与所述第二基板之间，并且，所述第三像素子单元的光阻膜层具有

15 阶梯结构。

11、如权利要求 10 所述的显示面板，其中：

在每一所述像素单元内，所述第三像素子单元与所述第二像素子单元相邻设置；

并且，所述阶梯结构的厚度在远离所述第二像素子单元的方向上减小。

20 12、如权利要求 11 所述的显示面板，其中：

所述第三像素子单元的光阻膜层具有两层阶梯结构。

13、如权利要求 12 所述的显示面板，其中：

所述两层阶梯结构具有第一厚度及第二厚度；

所述第一厚度大于所述第二像素子单元的光阻膜层的厚度；

25 所述第二厚度小于所述第二像素子单元的光阻膜层的厚度。

14、如权利要求 11 所述的显示面板，其中：

所述第三像素子单元的光阻膜层具有至少三层阶梯结构。

15、如权利要求 14 所述的显示面板，其中：

在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度均匀减小。

16、如权利要求 14 所述的显示面板，其中：

5 在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度呈曲线趋势减小。

17、如权利要求 10 所述的显示面板，其中，所述第一基板还包括：

遮光部，所述遮光部形成在所述衬底上，并且具有开口；

所述光阻膜层设置于所述遮光部的开口处。

10 18、如权利要求 10 所述的显示面板，其中：

所述第一像素子单元、所述第二像素子单元及所述第三像素子单元分别与所述衬底具有相同的接触面积。

19、一种显示面板，包括：

第一基板；

15 以及，与所述第一基板相对设置的第二基板；

所述第一基板包括：

衬底，所述衬底上设置有若干像素单元；

以及，遮光部，所述遮光部形成在所述衬底上，并且具有开口；

20 其中，每一所述像素单元包括第一像素子单元、第二像素子单元及第三像素子单元，其中所述第二像素子单元设置在所述第一像素子单元和所述第三像素子单元之间；

所述衬底的每一所述像素子单元上在所述遮光部的开口处设置有光阻膜层，所述光阻膜层位于所述衬底与所述第二基板之间，并且，所述第三像素子单元的光阻膜层具有至少三层阶梯结构；

25 在远离所述第二像素子单元的方向上，所述至少三层阶梯结构的厚度均匀减小或者呈曲线趋势减小。




图 1




图 2




图 3a




图 3b




图 4




图 5




图 6a




图 6b




图 7

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2017/101382

A. CLASSIFICATION OF SUBJECT MATTER

G02F 1/1335 (2006.01) i; G02F 1/1362 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F; G02B

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, EPODOC, WPI: 滤光, 滤色, 色阻, 光阻, 彩膜, 滤波, CF, 台阶, 阶梯, 阶跃, 凸台, 突起, 凸出, 凸起, 突出, filter, resist, step, shoulder, stair, pixel, substrate

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 1749831 A (SAMSUNG ELECTRONICS CO., LTD.) 22 March 2006 (22.03.2006), description, page 3, line 29 to page 4, line 11, and figure 4	1-3, 5-12, 14-19
X	JP 2003330014 A (SEIKO EPSON CORP.) 19 November 2003 (19.11.2003), description, paragraphs [0031] and [0032], and figure 3	1, 8-10, 17, 18
PX	CN 107145006 A (HKC COMPANY LIMITED et al.) 08 September 2017 (08.09.2017), description, paragraphs [0031]-[0039] and [0070]-[0073], and figures 1-3b, 6a and 6b	1-19
E	CN 107153293 A (HKC COMPANY LIMITED et al.) 12 September 2017 (12.09.2017), description, paragraphs [0061]-[0074], and figures 4-6b	1-19
A	CN 106646992 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 10 May 2017 (10.05.2017), entire document	1-19

☒ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 01 March 2018	Date of mailing of the international search report 19 March 2018
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer LI, Fei Telephone No. (86-10) 53962377

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2017/101382

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2004201798 A1 (YEH SHENG-SHIU et al.) 14 October 2004 (14.10.2004), entire document	1-19

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2017/101382

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 1749831 A	22 March 2006	JP 2006085130 A	30 March 2006
		KR 101100394 B1	30 December 2011
		CN 100568065 C	09 December 2009
		TW 200613824 A	01 May 2006
		US 2006055848 A1	16 March 2006
		KR 20060024931 A	20 March 2006
JP 2003330014 A	19 November 2003	None	
CN 107145006 A	08 September 2017	None	
CN 107153293 A	12 September 2017	None	
CN 106646992 A	10 May 2017	None	
US 2004201798 A1	14 October 2004	TW 200420913 A	16 October 2004
		US 7136121 B2	14 November 2006
		TW I231382 B	21 April 2005

国际检索报告

国际申请号

PCT/CN2017/101382

A. 主题的分类

G02F 1/1335(2006.01)i; G02F 1/1362(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G02F; G02B

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNPAT, CNKI, EPDOC, WPI: 滤光, 滤色, 色阻, 光阻, 彩膜, 滤波, CF, 台阶, 阶梯, 阶跃, 凸台, 突起, 凸出, 凸起, 突出, filter, resist, step, shoulder, stair, pixel, substrate

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 1749831 A (三星电子株式会社) 2006年 3月 22日 (2006 - 03 - 22) 说明书第3页第29行-第4页第11行, 附图4	1-3、5-12、14-19
X	JP 2003330014 A (SEIKO EPSON CORP.) 2003年 11月 19日 (2003 - 11 - 19) 说明书第[0031]-[0032]段, 附图3	1、8-10、17-18
PX	CN 107145006 A (惠科股份有限公司 等) 2017年 9月 8日 (2017 - 09 - 08) 说明书第[0031]-[0039]、[0070]-[0073]段, 附图1-3b、6a、6b	1-19
E	CN 107153293 A (惠科股份有限公司 等) 2017年 9月 12日 (2017 - 09 - 12) 说明书第[0061]-[0074]段, 附图4-6b	1-19
A	CN 106646992 A (深圳市华星光电技术有限公司) 2017年 5月 10日 (2017 - 05 - 10) 全文	1-19
A	US 2004201798 A1 (YEH SHENG-SHIU 等) 2004年 10月 14日 (2004 - 10 - 14) 全文	1-19

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2018年 3月 1日

国际检索报告邮寄日期

2018年 3月 19日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)
中国北京市海淀区蓟门桥西土城路6号 100088

受权官员

李飞

传真号 (86-10)62019451

电话号码 (86-10)53962377

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2017/101382

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	1749831	A	2006年 3月 22日	JP	2006085130	A	2006年 3月 30日
				KR	101100394	B1	2011年 12月 30日
				CN	100568065	C	2009年 12月 9日
				TW	200613824	A	2006年 5月 1日
				US	2006055848	A1	2006年 3月 16日
				KR	20060024931	A	2006年 3月 20日
JP	2003330014	A	2003年 11月 19日	无			
CN	107145006	A	2017年 9月 8日	无			
CN	107153293	A	2017年 9月 12日	无			
CN	106646992	A	2017年 5月 10日	无			
US	2004201798	A1	2004年 10月 14日	TW	200420913	A	2004年 10月 16日
				US	7136121	B2	2006年 11月 14日
				TW	I231382	B	2005年 4月 21日

表 PCT/ISA/210 (同族专利附件) (2015年1月)