

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 1 部門第 2 区分

【発行日】平成25年10月24日 (2013.10.24)

【公開番号】特開2013-66750(P2013-66750A)

【公開日】平成25年4月18日 (2013.4.18)

【年通号数】公開・登録公報2013-018

【出願番号】特願2012-270671(P2012-270671)

【国際特許分類】

A 6 3 F 7/02 (2006.01)

A 6 3 F 5/04 (2006.01)

【 F I 】

A 6 3 F 7/02 3 1 5 Z

A 6 3 F 7/02 3 2 6 Z

A 6 3 F 7/02 3 3 4

A 6 3 F 5/04 5 1 2 Z

A 6 3 F 5/04 5 1 6 D

A 6 3 F 5/04 5 1 4 G

【手続補正書】

【提出日】平成25年9月10日 (2013.9.10)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

所定の遊技を行い、遊技の結果が特定結果となったら特定遊技状態に制御する遊技機であって、

遊技制御処理プログラムに基づき遊技機における遊技制御を実行する制御用 C P U が内蔵された遊技制御用マイクロコンピュータと、

前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、

前記乱数回路は、

数値データを予め定められた手順により更新して出力する数値更新手段と、

前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、

前記遊技制御用マイクロコンピュータは、

前記乱数回路によって生成された乱数値に基づいて、前記制御用 C P U により所定の決定を行う制御決定手段と、

所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用 C P U により読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグとを含み、

前記乱数回路へ入力される前記数値更新手段による数値データの更新周期を規定するための乱数用クロック信号の発振周波数と、前記制御用 C P U に入力される該制御用 C P U の動作周期を規定するための制御用クロック信号の発振周波数とは、互いに異なる周波数となっている、

ことを特徴とする遊技機。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正の内容】

【０００８】

上記目的を達成するため、本願の請求項に係る遊技機は、所定の遊技を行い、遊技の結果が特定結果となったら特定遊技状態（例えば大当り遊技状態や確変状態、あるいは、ビッグボーナスやレギュラーボーナスなど）に制御する遊技機（例えばパチンコ遊技機１やスロットマシン７００など）であって、遊技制御処理プログラムに基づき遊技機における遊技制御を実行する制御用ＣＰＵ（例えばＣＰＵ５０５など）が内蔵された遊技制御用マイクロコンピュータ（例えば遊技制御用マイクロコンピュータ１００や遊技制御用マイクロコンピュータ８１０など）と、前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路（例えば乱数回路５０９など）とを備え、前記乱数回路は、数値データを予め定められた手順により更新して出力する数値更新手段（例えば乱数生成回路５５３や乱数列変更回路５５５など）と、前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段（例えば乱数値レジスタ５５９Ａ（Ｒ１Ｄ）や乱数値レジスタ５５９Ｂ（Ｒ２Ｄ）など）とを含み、前記遊技制御用マイクロコンピュータは、前記乱数回路によって生成された乱数値に基づいて、前記制御用ＣＰＵにより所定の決定を行う制御決定手段（例えばＣＰＵ５０５がステップＳ２３１、Ｓ２３２の処理を実行する部分など）と、所定信号（例えば第１始動入賞信号ＳＳ１や第２始動入賞信号ＳＳ２に基づく乱数ラッチ信号ＬＬ１、ＬＬ２など）の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用ＣＰＵにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグ（例えば乱数ラッチフラグＲＤＦＭ１、ＲＤＦＭ２など）とを含み、前記乱数回路へ入力される前記数値更新手段による数値データの更新周期を規定するための乱数用クロック信号の発振周波数と、前記制御用ＣＰＵに入力される該制御用ＣＰＵの動作周期を規定するための制御用クロック信号の発振周波数とは、互いに異なる周波数となっている。