



(12) 发明专利申请

(10) 申请公布号 CN 102495713 A

(43) 申请公布日 2012. 06. 13

(21) 申请号 201110407897. 6

(22) 申请日 2011. 12. 09

(71) 申请人 盛科网络(苏州)有限公司

地址 215021 江苏省苏州市苏州工业园区星
汉街 5 号 B 幢 4 楼 13/16 单元

(72) 发明人 夏杰 孙剑勇 郑晓杨 许俊
徐昌发

(74) 专利代理机构 苏州威世朋知识产权代理事
务所(普通合伙) 32235

代理人 杨林洁

(51) Int. Cl.

G06F 5/06 (2006. 01)


权利要求书 1 页 说明书 6 页 附图 2 页

(54) 发明名称

实现任意深度异步 FIFO 的方法及系统

(57) 摘要

本发明揭示了一种实现任意深度异步 FIFO 的方法及系统，其中方法包括如下步骤：S1、根据所需实现的异步 FIFO 深度 N，确定可供选择的足够位宽的指针格雷码；其中，所述指针格雷码由对应的指针原码转换而来；S2、判断 N 是否为偶数，若是，则执行步骤 S3；若否，则将指针格雷码的比特位加 1，再执行步骤 S3；S3、设定一将所述指针格雷码划分为对称的两部分的对称轴，若 N 为奇数，在所述对称轴的上下各取 N 个格雷码；若 N 为偶数，在所述对称轴的上下各取 N/2 个格雷码。本发明通过利用格雷码的对称性，合理选择指针范围来并作相应指针操作的调整，即能实现任意深度异步 FIFO，此技术方案最大限度地使得芯片面积小型化，进而减小了芯片的制造成本。



1. 一种实现任意深度异步 FIFO 的方法,其特征在于,其包括如下步骤 :

S1、根据所需实现的异步 FIFO 深度 N,确定可供选择的足够位宽的指针格雷码 ;其中,所述指针格雷码由对应的指针原码转换而来 ;

S2、判断 N 是否为偶数,若是,则执行步骤 S3 ;若否,则将指针格雷码的比特位加 1,再执行步骤 S3 ;

S3、设定一将所述指针格雷码划分为对称的两部分的对称轴,若 N 为奇数,在所述对称轴的上下各取 N 个格雷码 ;若 N 为偶数,在所述对称轴的上下各取 N/2 个格雷码。

2. 根据权利要求 1 所述的方法,其特征在于,该方法还包括 :根据所选的指针对指针操作进行相应的调整。

3. 根据权利要求 2 所述的方法,其特征在于,所述对指针操作的调整具体为 :将所选指针范围内的首指针与末指针进行转换,其中,两者之间只会转变一个比特位。

4. 根据权利要求 1 至 3 中任意一项所述的方法,其特征在于,所述所需实现的异步 FIFO 的深度 N 可为任意大于或等于 1 的整数。

5. 根据权利要求 4 所述的方法,其特征在于,所述指针原码是由格雷码编码器根据特定的格雷码算法转变成所述的指针格雷码。

6. 一种实现任意深度异步 FIFO 的系统,其特征在于,其包括如下单元 :

格雷码转换单元、用于根据所需实现的异步 FIFO 深度 N,确定可供选择的足够位宽的指针格雷码 ;其中,所述指针格雷码由对应的指针原码转换而来 ;

判断单元、用于判断 N 是否为偶数,若是,则跳转到指针选取单元 ;若否,则将格雷码的比特位加 1,再跳转到指针选取单元 ;

指针选取单元、用于设定一将所述指针格雷码划分为对称的两部分的对称轴,若 N 为奇数,在所述对称轴的上下各取 N 个格雷码 ;若 N 为偶数,在所述对称轴的上下各取 N/2 个格雷码。

7. 根据权利要求 6 所述的系统,其特征在于,该系统还包括一指针操作调整单元,该单元用于根据所选的指针对指针操作进行相应的调整。

8. 根据权利要求 7 所述的系统,其特征在于,所述对指针操作的调整具体为 :将所选指针范围内的首指针与末指针进行转换,其中,两者之间只要转变一个比特位。

9. 根据权利要求 6 至 8 中任意一项所述的系统,其特征在于,所述所需实现的异步 FIFO 的深度 N 可为任意大于或等于 1 的整数。

10. 根据权利要求 9 所述的系统,其特征在于,所述指针原码是由格雷码编码器根据特定的格雷码算法转变成所述的指针格雷码。

实现任意深度异步 FIFO 的方法及系统

技术领域

[0001] 本发明涉及网络通信领域,具体为芯片设计技术,尤其涉及一种实现任意深度异步 FIFO 的方法及系统。

背景技术

[0002] 在现代的集成电路芯片中,随着设计规模的不断扩大,一个系统中往往含有数个时钟。多时钟域带来的一个问题便是,如何设计异步时钟之间的接口电路,异步先进先出(First In First Out, FIFO)为解决这个问题提供了简便、快捷的方法。

[0003] 在传统的异步 FIFO 中,为了表示 FIFO 的满或者空,需要把读指针同步到写时钟域中,或者将写指针同步到读时钟域中,在同步的过程中,会先将读写指针转换成格雷码,然后再同步。采用格雷码的好处便是:由于异步 FIFO 读写两边的时钟不一样,数据同步的过程出现中间态,如从 4' b0000->4' b1111 转换过程中,由于每个 bit 同步的时间不一样,使得会出现中间态如 4' b0000 -> 4' b0110->4' b0111->4' b1111,而这有可能导致异步 FIFO 行为异常,而如果将这个指针编码为格雷码,那么将会是这样 4' b0000(原来的 4' b0000)->4' b1000(原来的 4' b1111),这样的话,因为只有一个 bit 有变化,所以就不会有中间态,这就是为什么异步 FIFO 会使用格雷码的原因。以传统 8 深度的异步 FIFO 为例,这个 FIFO 的读写指针均为 3 个比特,如图 1 所示,格雷码的算法为 $b[2] = a[2]$, $b[1] = a[2]^a[1]$, $b[0] = a[1]^a[0]$,指针初始值为 0,指针每次变化的步长为 1,所以每次变化的时候只有一个 bit 是在变化的,而从中我们发现异步 FIFO 的深度都需要为 2 的 n 次方,因为如果不是 2 的 n 次方,按上述方法,格雷码编码后不会再只有一个比特变化,从图中可以看到,如果异步 FIFO 的深度为 6 的话,那么格雷码从 3' b111->3' b000 就不会是只有 1 个 bit 在变化。而对于很多只需要特殊深度的设计,比如,深度为 9 的异步 FIFO,只能选择深度为 16 的异步 FIFO,这样的异步 FIFO 的位宽有很大一部分是不被使用的,这便造成了芯片资源的浪费。

发明内容

[0004] 本发明的目的在于提供一种实现任意深度异步 FIFO 的方法,其通过利用格雷码的对称性,合理选择指针范围来实现任意深度异步 FIFO,以最大限度地减小芯片的面积,从而节省芯片的成本。

[0005] 本发明的目的还在于提供一种应用上述方法的实现任意深度异步 FIFO 的系统。

[0006] 为实现上述发明目的之一,本发明提供的一种实现任意深度异步 FIFO 的方法,包括如下步骤:S1、根据所需实现的异步 FIFO 深度 N,确定可供选择的足够位宽的指针格雷码;其中,所述指针格雷码由对应的指针原码转换而来;S2、判断 N 是否为偶数,若是,则执行步骤 S3;若否,则将指针格雷码的比特位加 1,再执行步骤 S3;S3、设定一将所述指针格雷码划分为对称的两部分的对称轴,若 N 为奇数,在所述对称轴的上下各取 N 个格雷码;若 N 为偶数,在所述对称轴的上下各取 N/2 个格雷码。

[0007] 作为本发明的进一步改进,该方法还包括:根据所选的指针对指针操作进行相应的调整。

[0008] 作为本发明的进一步改进,所述对指针操作的调整具体为:将所选指针范围内的首指针与末指针进行转换,其中,两者之间只会转变一个比特位。

[0009] 作为本发明的进一步改进,所述所需实现的异步 FIFO 的深度 N 可为任意大于或等于 1 的整数。

[0010] 作为本发明的进一步改进,所述指针原码是由格雷码编码器根据特定的格雷码算法转变成所述的指针格雷码。

[0011] 为实现本发明的另一发明目的,本发明还提供一种实现任意深度异步 FIFO 的系统,包括如下单元:格雷码转换单元、用于根据所需实现的异步 FIFO 深度 N,确定可供选择的足够位宽的指针格雷码;其中,所述指针格雷码由对应的指针原码转换而来;判断单元、用于判断 N 是否为偶数,若是,则跳转到指针选取单元;若否,则将格雷码的比特位加 1,再跳转到指针选取单元;指针选取单元、用于设定一将所述指针格雷码划分为对称的两部分的对称轴,若 N 为奇数,在所述对称轴的上下各取 N 个格雷码;若 N 为偶数,在所述对称轴的上下各取 N/2 个格雷码。

[0012] 作为本发明的进一步改进,该系统还包括一指针操作调整单元,该单元用于根据所选的指针对指针操作进行相应的调整。

[0013] 作为本发明的进一步改进,所述对指针操作的调整具体为:将所选指针范围内的首指针与末指针进行转换,其中,两者之间只要转变一个比特位。

[0014] 作为本发明的进一步改进,所述所需实现的异步 FIFO 的深度 N 可为任意大于或等于 1 的整数。

[0015] 作为本发明的进一步改进,所述指针原码是由格雷码编码器根据特定的格雷码算法转变成所述的指针格雷码。

[0016] 与现有技术相比,本发明的有益效果是:通过利用格雷码的对称性,合理选择指针范围来并作相应指针操作的调整,即能实现任意深度异步 FIFO,此技术方案最大限度地使得芯片面积小型化并减小了存储空间的浪费,进而减小了芯片的制造成本。

附图说明

[0017] 图 1 是现有技术中异步 FIFO 格雷码转化方式;

图 2 是本发明一实施方式中实现任意深度异步 FIFO 的方法的工作流程图;

图 3 是本发明一实施方式中实现任意深度异步 FIFO 的方法中格雷码的对称性和指针的操作原理示意图;

图 4 是本发明一实施方式中实现任意深度异步 FIFO 的系统的模块示意图。

具体实施方式

[0018] 以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

[0019] 参照图 2 和图 3 所示,在本发明的一实施方式中,一种实现任意深度异步 FIFO 的

系统方法,主要通过以下步骤来实现:

S1、根据所需实现的异步 FIFO 深度 N,确定可供选择的足够位宽的指针格雷码;其中,所述指针格雷码由对应的指针原码转换而来。

[0020] FIFO (First In First Out) 是一种先进先出的数据缓冲器,它与普通存储器的区别是没有外部读写地址线,数据只能顺序写入、顺序读出,其数据地址由内部读写指针自动加 1 完成,从时钟角度考虑, FIFO 根据时钟的同步和异步分为同步 FIFO 和异步 FIFO, 其中, 随着大规模甚至超大规模集成电路的发展, 异步 FIFO 被更多地应用于两个异步时钟之间的数据传输。

[0021] 异步 FIFO 由存储介质和控制逻辑构成, 存储介质通常是一块双端口的 RAM, 具有两个独立的读写时钟, 整个异步 FIFO 系统也可分为两个完全独立的时钟域, 即读时钟域和写时钟域。FIFO 的控制逻辑执行所有的读写指针管理, 产生各种状态标志, 写时钟域部分由写地址产生逻辑产生写控制信号和写地址, 读时钟域部分由读地址产生逻辑产生读控制信号和读地址,

为了表示 FIFO 的满或者空, 需要把读指针同步到写时钟域中, 或者将写指针同步到读时钟域中, 在同步的过程中, 会先将读写指针原码转换成指针格雷码, 其中, 在本实施方式中, 指针原码为二进制编码, 通过一格雷码编码器按照一定的格雷码算法将其转变为所需的指针格雷码, 例如, 以传统 8 深度的异步 FIFO 为例, 格雷码的算法为 $b[2] = a[2]$, $b[1] = a[2]^a[1]$, $b[0] = a[1]^a[0]$ 。

[0022] 于本发明中, 首先需要确定一个所需要实现的 FIFO 的深度, 这边设其为 N, N 可为任意一个大于或者等于 1 的整数, 在这之后, 便需要根据所需要实现的 FIFO 深度 N 来确定一个供选择的指针格雷码, 这边所提及的指针格雷码可为 2 的幂次方。具体地, 便是供选择的指针格雷码必须有足够的位宽来供选择以实现深度为 N 的 FIFO, 请参照图 3 所示, 在本实施方式中, 我们假设需要的 FIFO 深度 N 为 6, 那么就必须选择深度为 8 的指针格雷码来供选择; 假设 N 为 7, 那么所选定的指针格雷码的深度就为 8; 假设 N 为 9, 那么所选定的指针格雷码的深度就为 16, 以此类推。

[0023] S2、判断 N 是否为偶数, 若是, 则执行步骤 S3; 若否, 则将指针格雷码的比特位加 1, 再执行步骤 S3;

在选定好待选择的指针格雷码后, 还需要判断当前所需要实现的 FIFO 的深度是否为偶数, 为步骤 S3 的相关动作做准备。因为本发明是利用格雷码的对称性来选择一定的指针范围以实现一定深度的 FIFO, 在 N 为奇数时, 需要将指针格雷码的比特位加 1 来满足足够位宽格雷码的需求。

[0024] S3、设定一将所述指针格雷码划分为对称的两部分的对称轴, 若 N 为奇数, 在所述对称轴的上下各取 N 个格雷码; 若 N 为偶数, 在所述对称轴的上下各取 N/2 个格雷码。

[0025] 格雷码有个很有用的特性, 就是对称性, 而本发明真是利用这个特性, 通过对异步 FIFO 读写指针的选择操作, 来实现任意深度的异步 FIFO。格雷码的中间画一条线(本文中称之为对称轴), 这条对称轴是将指针格雷码分为对称的两部分, 以这条线为对称轴的数据, 都只有一个 bit 是不同的, 比如, 还是以深度为 8 的为例, 格雷码 $3'b100 \rightarrow 3'b000$ 、 $3'b101 \rightarrow 3'b001$ 、 $3'b111 \rightarrow 3'b011$ 、 $3'b110 \rightarrow 3'b010$ (参图 3), 这些数据都是以对称轴为对称的数据, 它们之间的转化就只有一个比特的变化。

[0026] 于本实施方式中,根据所需要实现的 FIFO 的深度,来在上述的指针格雷码中选取一定的指针范围,具体地,请参照图 3 所示,如果要实现一个 6 深度的异步 FIFO,那么指针便在对称轴的上下各取 $6/2=3$ 个格雷码,即从地址 1 开始到地址 6 结束(图中虚线框部分),而这样转换后的结果是:格雷码依然是只有一个 bit 在变化。同样,这个指针如果被用来作为 3 深度的异步 FIFO 的指针,同样可以实现了只有一个 bit 在变化,只是需要在对称轴的上下各取 3 个格雷码(从图中地址 1 到地址 6),如此唯一的开销只是多了个指针比特位。然而,假如所需要实现的 FIFO 的深度较宽的话,那么这一个比特位的浪费根本就是可以忽略的。

[0027] 同样的,其它的 FIFO 深度的实现方法也依照上述的方案来完成,在此申请人不在赘述。

[0028] 在选定一定的指针范围后,需要将指针的操作按照选取的指针来做相应调节就可以实现任意深度的异步 FIFO。具体地,只需要将所选定指针范围内的首指针与末指针之间进行相互转换,比如,选定的为 6 比特位的指针,那么对应的首指针为 3' b001,末指针为 3' b101,将 3' b101 向 3' b001 转变的过程也是只有一个比特位的变化。其它深度的 FIFO 实现以此方法类推。

[0029] 介绍完上述的方法后,接下来介绍下利用上述方法的一种实现任意深度 FIFO 的系统,如图 4 所示,该系统包括以下单元来实现:

格雷码转换单元 10、用于根据所需实现的异步 FIFO 深度 N,确定可供选择的足够位宽的指针格雷码;其中,所述指针格雷码由对应的指针原码转换而来。

[0030] 为了表示 FIFO 的满或者空,需要把读指针同步到写时钟域中,或者将写指针同步到读时钟域中,在同步的过程中,会先将读写指针原码转换成指针格雷码,其中,在本实施方式中,指针原码为二进制编码,通过一格雷码编码器按照一定的格雷码算法将其转变为所需的指针格雷码,例如,以传统 8 深度的异步 FIFO 为例,格雷码的算法为 $b[2] = a[2]$, $b[1] = a[2] \wedge a[1]$, $b[0] = a[1] \wedge a[0]$ 。

[0031] 于本发明中,在该系统中,首先需要确定一个所需要实现的 FIFO 的深度,这边设其为 N, N 可为任意一个大于或者等于 1 的整数,在这之后,便需要根据所需要实现的 FIFO 深度 N 来确定一个供选择的指针格雷码,这边所提及的指针格雷码可为 2 的幂次方。具体地,便是供选择的指针格雷码必须大于所要实现的 FIFO 的深度 N,请参照图 3 所示,在本实施方式中,我们假设需要的 FIFO 深度 N 为 6,那么就必须选择深度为 8 的指针格雷码来供选择;假设 N 为 7,那么所选定的指针格雷码的深度就为 8;假设 N 为 9,那么所选定的指针格雷码的深度就为 16,以此类推。

[0032] 判断单元 20、用于判断 N 是否为偶数,若是,则跳转到指针选取单元 30;若否,则将指针格雷码的比特位加 1,再跳转到指针选取单元 30;

在选定好待选择的指针格雷码后,还需要判断当前所需要实现的 FIFO 的深度是否为偶数,为步骤 S3 的相关动作做准备。因为本发明是利用格雷码的对称性来选择一定的指针范围以实现一定深度的 FIFO,在 N 为奇数时,需要将指针格雷码的比特位加 1 来满足足够位宽格雷码的需求。

[0033] 指针选取单元 30、用于设定一将所述指针格雷码划分为对称的两部分的对称轴,若 N 为奇数,在所述对称轴的上下各取 N 个格雷码;若 N 为偶数,在所述对称轴的上下各取 $N/2$ 个格雷码。

[0034] 格雷码有个很有用的特性，就是对称性，而本发明真是利用这个特性，通过对异步 FIFO 读写指针的选择操作，来实现任意深度的异步 FIFO。格雷码的中间画一条线（本文中称之为对称轴），这条对称轴是将指针格雷码分为对称的两部分，以这条线为对称轴的数据，都只有一个 bit 是不同的，比如，还是以深度为 8 的为例，格雷码 $3' b100 \rightarrow 3' b000$ 、 $3' b101 \rightarrow 3' b001$ 、 $3' b111 \rightarrow 3' b011$ 、 $3' b110 \rightarrow 3' b010$ （参图 3），这些数据都是以对称轴为对称的数据，它们之间的转化就只有一个比特的变化。

[0035] 于本实施方式中，根据所需要实现的 FIFO 的深度，来在上述的指针格雷码中选取一定的指针范围，具体地，请参照图 3 所示，如果要实现一个 6 深度的异步 FIFO，那么指针便在对称轴的上下各取 $6/2=3$ 个格雷码，即从地址 1 开始到地址 6 结束（图中虚线框部分），而这样转换后的结果是：格雷码依然是只有一个 bit 在变化。同样，这个指针如果被用来作为 3 深度的异步 FIFO 的指针，同样可以实现了只有一个 bit 在变化，只是需要在对称轴的上下各取 3 个格雷码（从图中地址 1 到地址 6），如此唯一的开销只是多了个指针比特位。然而，假如所需要实现的 FIFO 的深度较宽的话，那么这一个比特位的浪费根本就是可以忽略的。同样的，其它的 FIFO 深度的实现方法也依照上述的方案来完成，在此申请人不在赘述。

[0036] 该系统还包括一指针操作调整单元，该单元用于根据所选的指针对指针操作进行相应的调整。在选定一定的指针范围后，需要将指针的操作按照选取的指针来做相应调节就可以实现任意深度的异步 FIFO。具体地，只需要将所选定指针范围内的首指针与末指针之间进行相互转换，比如，选定的为 6 比特位的指针，那么对应的首指针为 $3' b001$ ，末指针为 $3' b101$ ，将 $3' b101$ 向 $3' b001$ 转变的过程也是只有一个比特位的变化。其它深度的 FIFO 实现以此方法类推。

[0037] 本发明通过利用格雷码的对称性，合理选择指针范围来并作相应指针操作的调整，即能实现任意深度异步 FIFO，此技术方案最大限度地使得芯片面积小型化并减小了存储空间的浪费，进而减小了芯片的制造成本。

[0038] 为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和 / 或硬件中实现。

[0039] 通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如 ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机、服务器，或者网络设备等）执行本申请各个实施方式或者实施方式的某些部分所述的方法。

[0040] 以上所描述的装置实施方式仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

[0041] 本申请可用于众多通用或专用的计算系统环境或配置、或通讯系统环境或设备中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的消费电子设备、网络 PC、小型计算机、大型计算机、

包括以上任何系统或设备的分布式计算环境等等,以及交换机、路由器、包括以上任何设备的通讯系统环境等等。

[0042] 本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

[0043] 应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

[0044] 上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。




图 1




图 2




图 3




图 4