

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4011941号

(P4011941)

(45) 発行日 平成19年11月21日(2007.11.21)

(24) 登録日 平成19年9月14日(2007.9.14)

(51) Int. Cl.	F I		
HO 1 L 21/8246 (2006.01)	HO 1 L 27/10	4 4 4 Z	
HO 1 L 27/105 (2006.01)	G 1 1 C 11/22	5 O 1 A	
G 1 1 C 11/22 (2006.01)	G 1 1 C 11/22	5 O 1 F	

請求項の数 5 (全 21 頁)

(21) 出願番号	特願2002-67496 (P2002-67496)	(73) 特許権者	000003078
(22) 出願日	平成14年3月12日(2002.3.12)		株式会社東芝
(65) 公開番号	特開2003-273329 (P2003-273329A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成15年9月26日(2003.9.26)	(74) 代理人	100058479
審査請求日	平成17年3月1日(2005.3.1)		弁理士 鈴江 武彦
		(74) 代理人	100084618
			弁理士 村松 貞男
		(74) 代理人	100092196
			弁理士 橋本 良郎
		(74) 代理人	100091351
			弁理士 河野 哲
		(74) 代理人	100088683
			弁理士 中村 誠
		(74) 代理人	100070437
			弁理士 河井 将次

最終頁に続く

(54) 【発明の名称】 半導体記憶装置

(57) 【特許請求の範囲】

【請求項1】

セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成され、前記メモリセルが複数個直列接続された第1のメモリセルブロックと、

前記第1のメモリセルブロックを選択する第1のブロック選択トランジスタと、

前記第1のメモリセルブロックの一端と前記第1のブロック選択トランジスタの一端との間に接続された第1の金属配線と、

前記第1のブロック選択トランジスタの他端に接続された第1のビット線と、

前記第1のビット線に隣接して配置された第2のビット線と、

前記第2のビット線に、一端が接続された第2のブロック選択トランジスタと、

前記第2のビット線に、一端が接続された第3のブロック選択トランジスタとを具備し

、  
前記第2のブロック選択トランジスタのゲート電極配線と第3のブロック選択トランジスタのゲート電極配線が、前記第1の金属配線の下方に配設されていることを特徴とする半導体記憶装置。

【請求項2】

セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成され、前記メモリセルが複数個直列接続された第1のメモリセルブロックと、

10

20

前記第 1 のメモリセルブロックを選択する第 1 のブロック選択トランジスタと、  
 前記第 1 のメモリセルブロックの一端と前記第 1 のブロック選択トランジスタの一端と  
 の間に接続された第 1 の金属配線と、  
 前記第 1 のブロック選択トランジスタの他端に接続された第 1 のビット線と、  
 セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極  
 がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成されて、前記メモリセル  
 が複数個直列接続され、前記第 1 のメモリセルブロックに対して前記第 1 のビット線方  
 向に配置された第 2 のメモリセルブロックと、  
 前記第 2 のメモリセルブロックの一端に、一端が接続され、他端が前記第 1 のビット線  
 に接続された第 2 のブロック選択トランジスタと、  
 セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極  
 がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成されて、前記メモリセル  
 が複数個直列接続され、前記第 1 のメモリセルブロックに対して前記第 1 のビット線方  
 向と垂直な方向に配置された第 3 のメモリセルブロックと、  
 前記第 3 のメモリセルブロックの一端に、一端が接続された第 3 のブロック選択トラン  
 ジスタと、  
 前記第 3 のブロック選択トランジスタの他端に接続された第 2 のビット線と、  
 セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極  
 がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成されて、前記メモリセル  
 が複数個直列接続され、前記第 3 のメモリセルブロックに対して前記第 1 のビット線方  
 向に配置された第 4 のメモリセルブロックと、  
 前記第 2 のビット線に一端が接続され、前記第 4 のメモリセルブロックを選択する、第  
 4 のブロック選択トランジスタと、  
 前記第 4 のメモリセルブロックの一端と前記第 4 のブロック選択トランジスタの他端と  
 の間に接続された第 2 の金属配線とを具備し、  
 前記第 3 のブロック選択トランジスタのゲート電極配線と第 4 のブロック選択トランジスタ  
 のゲート電極配線が、前記第 1 の金属配線の下方に配設され、前記第 1 のブロック選択  
 トランジスタのゲート電極配線と第 2 のブロック選択トランジスタのゲート電極配線が、前  
 記第 2 の金属配線の下方に配設されていることを特徴とする半導体記憶装置。

【請求項 3】

前記第 1、第 2 の金属配線は、前記強誘電体キャパシタの下部電極と同一の層に形成さ  
 れていることを特徴とする請求項 2 に記載の半導体記憶装置。

【請求項 4】

セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極  
 がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成され、前記メモリセル  
 が複数個直列接続された第 1 のメモリセルブロックと、  
 前記第 1 のメモリセルブロックを選択する第 1 のブロック選択トランジスタと、  
 前記第 1 のメモリセルブロックの一端と前記第 1 のブロック選択トランジスタの一端と  
 の間に、直列接続された第 1、第 2 のデプレッション型トランジスタと、  
 前記第 1 のブロック選択トランジスタの他端に接続された第 1 のビット線と、  
 セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極  
 がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成されて、前記メモリセル  
 が複数個直列接続され、前記第 1 のメモリセルブロックに対して前記第 1 のビット線方  
 向と垂直な方向に配置された第 2 のメモリセルブロックと、  
 前記第 2 のメモリセルブロックの一端に、一端が接続された第 2 のブロック選択トラン  
 ジスタと、  
 前記第 2 のブロック選択トランジスタの他端に接続され、前記第 1 のビット線に隣接し  
 て配置された第 2 のビット線とを具備し、  
 前記第 1 のデプレッション型トランジスタのゲート電極は、前記第 2 のブロック選択ト  
 ランジスタのゲート電極に接続されていることを特徴とする半導体記憶装置。

10

20

30

40

50

## 【請求項5】

セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成され、前記メモリセルが複数個直列接続された第1のメモリセルブロックと、

前記第1のメモリセルブロックの一端に、一端が接続され、第1の信号をゲート入力とする第1のデプレッション型トランジスタと、

前記第1のデプレッション型トランジスタの他端に、一端が接続され、第2の信号をゲート入力とする第2のデプレッション型トランジスタと、

前記第2のデプレッション型トランジスタの他端に、一端が接続され、第3の信号をゲート入力とする第1のブロック選択トランジスタと、

前記第1のブロック選択トランジスタの他端に接続された第1のビット線と、

セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成されて、前記メモリセルが複数個直列接続され、前記第1のメモリセルブロックに対して前記第1のビット線方向に配置された第2のメモリセルブロックと、

前記第2のメモリセルブロックの一端に、一端が接続され、他端が前記第1のビット線に接続されると共に、第4の信号をゲート入力とする第2のブロック選択トランジスタと

セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成されて、前記メモリセルが複数個直列接続され、前記第1のメモリセルブロックに対して前記第1のビット線方向と垂直な方向に配置された第3のメモリセルブロックと、

前記第3のメモリセルブロックの一端に、一端が接続された、前記第1の信号をゲート入力とする第3のブロック選択トランジスタと、

前記第3のブロック選択トランジスタの他端に接続された第2のビット線と、

セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成されて、前記メモリセルが複数個直列接続され、前記第3のメモリセルブロックに対して前記第1のビット線方向に配置された第4のメモリセルブロックと、

前記第4のメモリセルブロックの一端に、一端が接続され、前記第4の信号をゲート入力とする第3のデプレッション型トランジスタと、

前記第3のデプレッション型トランジスタの他端に、一端が接続され、前記第3の信号をゲート入力とする第4のデプレッション型トランジスタと、

前記第4のデプレッション型トランジスタの他端に、一端が接続され、他端が前記第2のビット線に接続されると共に、前記第2の信号をゲート入力とする第4のブロック選択トランジスタと、

を具備することを特徴とする半導体記憶装置。

## 【発明の詳細な説明】

## 【0001】

## 【発明の属する技術分野】

この発明は、半導体記憶装置に係わり、特に不揮発性の強誘電体メモリに関するものである。

## 【0002】

## 【従来の技術】

今日、半導体メモリは、大型コンピュータの主記憶から、パーソナルコンピュータ、家電製品、携帯電話等、至る所で利用されている。半導体メモリの種類としては、揮発性のDRAM (DynamicRAM)、SRAM (StaticRAM)、不揮発性のMROM (MaskROM)、FlashEEPROM等が市場に出まわっている。

## 【0003】

特に、DRAMは揮発性メモリであるにも関わらず、その低コスト性 (SRAMに比べてセ

10

20

30

40

50

ル面積が  $1/4$  )、高速性 (Flash E E P R O M に比べて高速) の点で優れており、市場の殆どを占めているのが現状である。

【 0 0 0 4 】

また、書き換え可能で不揮発性のFlash E E P R O M は、不揮発で電源を切ることが可能ではあるが、書き換え回数 (W / E 回数) が  $10$  の  $6$  乗程度しかなく、書き込む時間がマイクロ秒程度かかり、さらに書き込みに高電圧 ( $12\text{V} \sim 22\text{V}$ ) を印加する必要がある等の欠点があるため、D R A M 程は市場がひらけていない。

【 0 0 0 5 】

これに対して、強誘電体キャパシタ (Ferroelectric Capacitor) を用いた不揮発性メモリ (Nonvolatile Ferroelectric Memory) は、 $1980$  年に提案されて以来、不揮発性で、しかも書き換え回数が  $10$  の  $12$  乗、読み出し書き込み時間が D R A M 程度、さらに  $3\text{V} \sim 5\text{V}$  で動作可能等の長所があるため、全メモリ市場を置き換える可能性があり、各メーカーが開発を行っている。

【 0 0 0 6 】

図 1 1 ( a ) に、従来の強誘電体メモリにおける 1 個のトランジスタと 1 個のキャパシタから構成されるメモリセルと、そのセルアレイ構成を示す。

【 0 0 0 7 】

従来の強誘電体メモリのメモリセル構成は、トランジスタ C T とキャパシタ F C を直列接続する構成である。セルアレイは、データを読み出すビット線 B L、 $\bar{B}L$  と、メモリセルトランジスタ C T を選択するワード線 W L 0、W L 1 と、強誘電体キャパシタ F C の一端を駆動するプレート線 P L 0、P L 1 とが配置された構成となる。さらに、プレート線 P L 0、P L 1 には、プレート線駆動回路 P L D 0、P L D 1 がそれぞれ接続されている。

【 0 0 0 8 】

しかしながら、この従来の強誘電体メモリにおいては、図 1 1 ( b ) に示すように、メモリセルは、ワード線とビット線の交点 2 個に 1 個配置される F o l d e d ビット線構成取るため、配線幅、配線間スペースを F とすると、最小のセルサイズは、 $2F \times 4F = 8F^2$  に限定される。このように、従来の強誘電体メモリはそのセルサイズが  $8F^2$  に限定される問題があった。

【 0 0 0 9 】

また、従来の強誘電体メモリにおいては、非選択メモリセルの強誘電体キャパシタの分極情報が破壊されるのを防ぐために、プレート線は、ワード線毎に分断され、個別に駆動する必要がある。また、個々のプレート線には、ワード線方向に複数の強誘電体キャパシタが接続されているため、負荷容量が重く、さらに、プレート線駆動回路が配置されるピッチがワード線と同様のピッチでしか形成できず厳しいために、プレート線駆動回路のサイズが大きくできない。このため、プレート線電位の上げ下げの遅延が大きくなり、結果として強誘電体メモリの動作が遅くなるという問題があった。

【 0 0 1 0 】

前記問題を解決するため、発明者は、先に出願した「特開平 1 0 - 2 5 5 4 8 3 号公報」、「特開平 1 1 - 1 7 7 0 3 6 号公報」、及び「特開 2 0 0 0 - 2 2 0 1 0 号公報」において、不揮発性の強誘電体メモリで、( 1 ) 小さい  $4F^2$  サイズのメモリセル、( 2 ) 製造が容易な平面トランジスタ、( 3 ) 汎用性のある高速ランダムアクセス機能、の 3 点が両立できる、新しい強誘電体メモリを提案している。図 1 1 ( c ) に、この先願の強誘電体メモリの構成を示す。

【 0 0 1 1 】

図 1 1 ( c ) に示すように、この強誘電体メモリにおいては、1 個のメモリセルは、セルトランジスタ C T と強誘電体キャパシタ F C の並列接続で構成されている。1 つのメモリセルブロック M C B は、この並列接続のメモリセルが複数直列接続され構成されている。このメモリセルブロック M C B の一端は、ブロック選択トランジスタ B S T を介してビット線 B L に接続され、その他端はプレート線 P L に接続される。さらに、プレート線 P L

10

20

30

40

50

には、プレート線駆動回路 P L D が接続されている。このような構成により、平面トランジスタを用いて、図 1 1 ( d ) に示すように、最小の  $4 F^2$  サイズのメモリセル 1 0 1 が実現できる。

#### 【 0 0 1 2 】

図 1 1 ( c ) に示す前記強誘電体メモリの動作は以下ようになる。ここで、読み出しを行うメモリセルのメモリセルトランジスタを C T 1、強誘電体キャパシタを C 1 とし、その他のメモリセルのメモリセルトランジスタを C T、強誘電体キャパシタを F C とする。図 1 2 ( a ) に示すように、待機時には、全てのワード線 W L 0 ~ W L 3 の電位を “ High ” にして、メモリセルトランジスタ C T、C T 1 をオンしておく。さらに、ブロック選択トランジスタ B T 0 の信号配線 B S 0 の電位を “ Low ” にして、ブロック選択トランジスタ B T 0 をオフしておく。こうすることにより、強誘電体キャパシタ F C、C 1 の両端は、オンしているセルトランジスタ C T、C T 1 により電氣的にショートされるため、強誘電体キャパシタ F C、C 1 の両端に電位差は発生せず、記憶分極は安定に保持される。図 1 2 ( b ) に、待機時の強誘電体キャパシタにおける分極量のヒステリシス曲線を示す。

10

#### 【 0 0 1 3 】

また、動作時は、読み出しを行う強誘電体キャパシタに並列に接続されたメモリセルトランジスタのみオフにし、その他のメモリセルトランジスタをオンにする。さらに、ブロック選択トランジスタをオンにする。

#### 【 0 0 1 4 】

例えば、図 1 2 ( c ) に示すように、メモリセルトランジスタ C T 1 と強誘電体キャパシタ C 1 から構成された強誘電体メモリセルにおいてキャパシタ C 1 を選択する場合、まず、ワード線 W L 2 の電位を “ Low ” にする。その後、プレート線 P L の電位を “ High ”、ブロック選択トランジスタ B T 0 の信号配線 B S 0 の電位を “ High ” にする。これにより、プレート線 P L とビット線 B L 間の電位差が、オフしたメモリセルトランジスタ C T 1 に並列接続された強誘電体キャパシタ C 1 の両端のみに印加されて、強誘電体キャパシタ C 1 の分極情報がビット線 B L に読み出される。図 1 2 ( d ) に、動作時の強誘電体キャパシタにおける分極量のヒステリシス曲線を示す。

20

#### 【 0 0 1 5 】

このようにして、メモリセルを直列接続しても、任意のワード線を選択することにより、任意の強誘電体キャパシタのセル情報が読み出され、完全なランダムアクセスが実現できる。また、プレート線を複数のメモリセルで共有化できるため、チップサイズを縮小しつつ、プレート線駆動回路の面積を大きくでき、高速動作が実現できる。

30

#### 【 0 0 1 6 】

しかしながら、図 1 1 ( c ) に示した強誘電体メモリにおいても、次のような問題点がある。「特開平 1 1 - 1 7 7 0 3 6 号公報」に示すように、ビット線対の 2 本のビット線 ( / B L , B L ) の各々に対して、ブロック選択トランジスタの信号配線 ( ゲート線 ) を 2 種類用意し、さらにプレート線を 2 種類用意することにより、Folded ビット線構成の強誘電体メモリが実現できる。この強誘電体メモリを図 1 3 ( a )、図 1 3 ( b ) に示す。

#### 【 0 0 1 7 】

図 1 3 ( a ) において、左側の上下に、メモリセルが 4 個直列接続されたもの ( 以下メモリセルブロックと記す ) が配置されている。これらのうち、上のメモリセルブロックの左端にはプレート線 P L 0 が接続され、その右端には信号配線 B S 0 をゲートとするブロック選択トランジスタ B T 0 を介して、ビット線 / B L が接続される。また、下のメモリセルブロックの左端にはプレート線 P L 1 が接続され、その右端には信号配線 B S 1 をゲートとするブロック選択トランジスタ B T 1 を介して、ビット線 B L が接続される。

40

#### 【 0 0 1 8 】

例えば、上のメモリセルブロックのうち、1 つのメモリセルを選択する場合、プレート線 P L 0、信号配線 B S 0 のみ “ High ” にし、プレート線 P L 1、信号配線 B S 1 を “ Low ” のままにすることにより、ビット線 / B L にのみセルデータが読み出される。読み出さ

50

れた信号を、ビット線 B L 側を参照ビット線としてセンスアンプ S A で増幅することにより、Foldedビット線構成が実現できる。

【 0 0 1 9 】

ここで、メモリセルブロックの配置上、信号配線 B S 1 が上側のメモリセルブロック間上を通り、信号配線 B S 0 が下側のメモリセルブロック間上を通る必要があるため、信号配線 B S 1 と立体交差する金属配線からなるブリッジ線 B R 1 1 と、信号配線 B S 0 と立体交差する金属配線からなるブリッジ線 B R 1 2 を設ける必要が生じる。

【 0 0 2 0 】

また、図 1 3 ( a ) において、右側の上下に配置されたメモリセルブロックも図に示すように同様な構成であり、ブロック選択トランジスタとビット線をつなぐコンタクト C 1 は、共用化している。このような構成の強誘電体メモリにおいては次のような問題点が存在する。

10

【 0 0 2 1 】

第 1 に、ビット線容量が大きいことである。ビット線とブロック選択トランジスタとの接続点において、ブロック選択トランジスタがオフしている場合でも、図中に A A で示すように 2 ヶ所の拡散層の容量がビット線に接続される。これは、非選択のメモリセルブロック全てに当てはまり、ビット線容量が増大する原因となる。ビット線に接続される拡散層は、ビット線コンタクト C 1 下の拡散層 A A と、金属配線のブリッジ線とブロック選択トランジスタとの接続点である拡散層 A A である。

【 0 0 2 2 】

第 2 に、ブロック選択トランジスタのトランジスタ領域が大きいことである。原因は、ブロック選択トランジスタのトランジスタ領域に形成されるコンタクト数が多いためである。例えば、上の 2 つのメモリセルブロックで見ると、ビット線 / B L と接続されるコンタクト C 1 と、左側のメモリセルブロックではブリッジ線 B R 1 1 とブロック選択トランジスタ B T 0 とが接続されるコンタクト C 1、さらに右側のメモリセルブロックではブロック選択トランジスタ B T 0 ' とブリッジ線 B R 1 2 とが接続されるコンタクト C 1 の計 3 つのコンタクトが必要となる。なお、コンタクト C 1 はブロック選択トランジスタ部分で必要なコンタクトであり、コンタクト C 2 は、本来、セルトランジスタとセルキャパシタとを接続するのに必要なコンタクトを示している。

20

【 0 0 2 3 】

図 1 3 ( b ) において、左側の上下には、メモリセルブロックが配置されている。これらのうち、上のメモリセルブロックの左端にはプレート線 P L 0 が接続され、その右端には信号配線 B S 0 をゲートとするブロック選択トランジスタ B T 0 を介して、ビット線 / B L が接続される。また、下のメモリセルブロックの左端にはプレート線 P L 1 が接続され、その右端には信号配線 B S 1 をゲートとするブロック選択トランジスタ B T 1 を介して、ビット線 B L が接続される。

30

【 0 0 2 4 】

例えば、上のメモリセルブロックのうち、1 つのメモリセルを選択する場合、プレート線 P L 0、信号配線 B S 0 のみ “ High ” にし、プレート線 P L 1、信号配線 B S 1 を “ Low ” のままにすることにより、ビット線 / B L にのみセルデータが読み出される。読み出された信号を、ビット線 B L 側を参照ビット線としてセンスアンプ S A で増幅することにより、Foldedビット線構成が実現できる。

40

【 0 0 2 5 】

ここで、メモリセルブロックの配置上、信号配線 B S 1 が上側のメモリセルブロック間上を通り、信号配線 B S 0 が下側のメモリセルブロック間上を通る必要があるため、デプレッション型のトランジスタを用いて、信号配線 B S 0、B S 1 配線が不要なところで交差しても、その信号の電位に影響しないようにしている。

【 0 0 2 6 】

また、図 1 3 ( b ) において、右側の上下に配置されたメモリセルブロックも図に示すように同様な構成であり、ブロック選択トランジスタとビット線をつなぐコンタクト C 1 は

50

、共用化している。このような構成の強誘電体メモリにおいては次のような問題点が存在する。

【0027】

第1に、ビット線容量が大きいことである。ビット線とブロック選択トランジスタとの接続点において、通常のブロック選択トランジスタがオフしている場合でも、デプレッション型トランジスタはオンしているため、ビット線からみたときこのトランジスタの容量が見える。さらに、図中にAAで示すように2ヶ所の拡散層の容量がビット線に接続される。これは、非選択のメモリセルブロック全てに当てはまり、ビット線容量が大幅に増大する原因となる。ビット線に接続される拡散層は、ビット線コンタクトC1下の拡散層AAと、デプレッション型トランジスタとブロック選択トランジスタとの接続点である拡散層AAである。

10

【0028】

第2に、ブロック選択トランジスタのトランジスタ領域が大きいことである。原因は、図に示すように、トランジスタ1個毎にデプレッション型とエンハンスメント型のチャンネル形成のためのイオン注入条件を変える必要があり、ブロック選択トランジスタサイズの縮小を妨げるからである。

【0029】

また、信号配線BS0の電位を“High”にして、上側左のメモリセルブロックを選択する場合、信号配線BS0は下のデプレッション型トランジスタに接続されるため、カップリングによりビット線BL側の電位が上がる。これに対して、信号配線BS1の電位を“High”にして、下側左のメモリセルブロックを選択する場合、信号配線BS1は上のデプレッション型トランジスタに接続されるため、カップリングするが、上の信号配線BS0に接続されるブロック選択トランジスタBT0はオフしているため、ビット線/BL側の電位が上がらない。このため、ビット線ペアに対して信号のアンバランスを生じる。

20

【0030】

【発明が解決しようとする課題】

以上述べたように、従来の強誘電体メモリは、メモリセルサイズを縮小できる先願の強誘電体メモリであっても、以下のような問題点を有している。

【0031】

(1)コンタクト数が多くメモリセルブロックサイズが大きくなる。(2)チャンネル形成のためのイオン注入領域が細かく分かれ、メモリセルブロックサイズが大きくなる。(3)非選択ブロックに接続される拡散層数が多く、ビット線容量が大きくなり、読み出し信号が小さくなる。(4)デプレッショントランジスタを用いた場合、このチャンネル容量が、非選択ブロックでもビット線容量として見え、ビット線容量が大きくなり、読み出し信号が小さくなる。(5)デプレッション型のトランジスタを用いた場合、ビット線対に信号のアンバランスを生じる。

30

【0032】

そこでこの発明は、前記課題に鑑みてなされたものであり、メモリセルブロックサイズを小さくでき、さらにビット線容量を削減して、読み出し信号を増大できる強誘電体メモリを提供することを目的とする。

40

【0033】

【課題を解決するための手段】

前記目的を達成するために、この発明に係る半導体記憶装置は、セルトランジスタと、このセルトランジスタのソース、ドレイン間に一端、他端の電極がそれぞれ接続された強誘電体キャパシタとからメモリセルが構成され、前記メモリセルが複数個直列接続された第1のメモリセルブロックと、前記第1のメモリセルブロックを選択する第1のブロック選択トランジスタと、前記第1のメモリセルブロックの一端と前記第1のブロック選択トランジスタの電流通路の一端との間に接続された第1の金属配線と、前記第1のブロック選択トランジスタの電流通路の他端に接続された第1のビット線と、前記第1のビット線に隣接して配置された第2のビット線と、前記第2のビット線に、電流通路の一端が接続さ

50

れた第2のブロック選択トランジスタと、前記第2のビット線に、電流通路の一端が接続された第3のブロック選択トランジスタとを具備し、前記第2のブロック選択トランジスタのゲート電極配線と第3のブロック選択トランジスタのゲート電極配線が、前記第1の金属配線の下方に配設されていることを特徴とする。

【0034】

【発明の実施の形態】

以下、図面を参照してこの発明の実施の形態の半導体記憶装置について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

【0035】

[第1の実施の形態]

まず、この発明の第1の実施の形態の強誘電体メモリについて説明する。

【0036】

図1は、第1の実施の形態の強誘電体メモリの構成を示す回路図である。

【0037】

この第1の実施の形態では、図13(a)に示した強誘電体メモリに比べて、メモリセルブロックサイズを縮小でき、またビット線が持つ容量を小さくできる構成を示す。

【0038】

図1に示すように、1個のメモリセルは、並列接続されたセルトランジスタCTと強誘電体キャパシタFCで構成されている。すなわち、セルトランジスタCTの電流通路の一端には、強誘電体キャパシタFCの一端の電極が接続され、セルトランジスタCTの電流通路の他端には、強誘電体キャパシタFCの他端の電極が接続されている。

【0039】

1つのメモリセルブロックは、前記並列接続のメモリセルを、セルトランジスタCTの電流通路が直列になるように複数接続することで構成されている。ここでは、4個のメモリセルを直列接続した例を示す。4個のメモリセルが直列接続されたメモリセルブロックMCB0の一端には、ブリッジ線BR0、ブロック選択トランジスタBT0を介してビット線/BLが接続されている。このビット線/BLには、センスアンプSAが接続される。前記メモリセルブロックMCB0の他端には、プレート線PL0が接続されている。

【0040】

図13(a)に示した構成と大きく異なる点は、以下に述べるように、ブロック選択トランジスタ部分の構成、及び配置法である。

【0041】

ここでは、説明を容易にするために、図1に示すように、左右上下に4つのメモリセルブロックMCB0、MCB0'、MCB1、MCB1'が配置された例を示す。

【0042】

図13(a)に示した構成では、左側の2個のメモリセルブロックMCB0、MCB1と右側の2個のメモリセルブロックMCB0'、MCB1'をビット線とのコンタクト部で折り返していた。すなわち、ビット線コンタクトC1部を境に、左側のメモリセルブロックMCB0、MCB1用のブロック選択トランジスタBT0、BT1は左に、右側のメモリセルブロックMCB0'、MCB1'用のブロック選択トランジスタBT0'、BT1'は右に配置していた。

【0043】

しかし、この第1の実施の形態では、図1に示すように、上側の左右のメモリセルブロックMCB0、MCB0'用のブロック選択トランジスタBT0、BT0'を信号配線(ゲート線)BS1、BS1'より右に、下側の左右のメモリセルブロックMCB1、MCB1'用のブロック選択トランジスタBT1、BT1'を信号配線(ゲート線)BS0、BS0'より左に、配置する方式を用いる。これにより、下側の左右のブロック選択トランジスタBT1、BT1'用の信号配線(ゲート線)BS1、BS1'は、上側の2つのブロック選択トランジスタBT0、BT0'の左を通過し、上側の左右のブロック選択トランジスタBT0、BT0'用の信号配線(ゲート線)BS0、BS0'は、下側の2つの

10

20

30

40

50

ブロック選択トランジスタBT1、BT1'の右を通過する構成となる。さらに、通過する2本の信号配線BS1とBS1'は隣接して配置され、同様に信号配線BS0とBS0'も隣接して配置される構成となる。

【0044】

すなわち、この隣接配置された2本の信号配線BS1、BS1'は、ビット線コンタクトC1とブロック選択トランジスタBT0あるいはBT0'の間には配置されず、ブロック選択トランジスタBT0とメモリセルブロックMCB0との間に配置される。また、2本の信号配線BS0、BS0'は、ビット線コンタクトC1とブロック選択トランジスタBT1あるいはBT1'の間には配置されず、ブロック選択トランジスタBT1'とメモリセルブロックMCB1'との間に配置される。

10

【0045】

さらに、図1に示すように、メモリセルブロックMCB0とブロック選択トランジスタBT0との間に、金属配線にてブリッジ線BR0を形成する。そして、このブリッジ線BR0と、ブロック選択トランジスタBT1、BT1'の信号配線BS1、BS1'とを立体交差させる。また、メモリセルブロックMCB1'とブロック選択トランジスタBT1'との間に、金属配線にてブリッジ線BR1を形成する。そして、このブリッジ線BR1と、ブロック選択トランジスタBT0、BT0'の信号配線BS0、BS0'とを立体交差させる。前記ブリッジ線BR0、BR1は、例えばアルミニウム配線により形成する。

【0046】

図13(a)に示した構成では、上側の左右のブロック選択トランジスタ部で、金属配線による2本のブリッジ線BR11、BR12が必要であるが、この第1の実施の形態では、通過する信号配線BS1、BS1'を1箇所に集めるため、金属配線による1本のブリッジ線BR0で済む。また同様に、図13(a)に示した構成では、下側の左右のブロック選択トランジスタ部で、金属配線による2本のブリッジ線BR13、BR14が必要であるが、この第1の実施の形態では、通過する信号配線BS0、BS0'を1箇所に集めるため、金属配線による1本のブリッジ線BR1で済む。

20

【0047】

図1において、コンタクトC1はブロック選択トランジスタ部で必要なコンタクトを表し、コンタクトC2は本来、メモリセル部で必要なコンタクトを示す。ブリッジ線BR0、BR1は金属配線からなるジャンパ線を示し、接続点AAはビット線から見て、非選択のメモリセルブロックであっても、容量として見える拡散層を示す。

30

【0048】

この第1の実施の形態では、ブロック選択トランジスタが形成される領域のコンタクト数が、ビット線/BL(またはBL)と接続する部分のコンタクトC1と、ブロック選択トランジスタBT0(またはBT1')を介してブリッジBR0(またはBR1)と接続する部分のコンタクトC1の2個となる。図13(a)に示した構成では、コンタクトC1は3個必要である。したがって、この第1の実施の形態では、必要なコンタクトC1の数を3個から2個へと低減できる。

【0049】

以上により、この第1の実施の形態では、設計ルールが同一のまま、図13(a)に示した構成と比べて、4個のメモリセルブロックからなるブロックサイズを小さくできることがわかる。

40

【0050】

また、ビット線と接続されるコンタクトC1の両側には、非選択時にオフしているブロック選択トランジスタが直接接続されるため、非選択のメモリセルブロックに接続される拡散層AAの数が2個から1個へと低減できる。これにより、ビット線/BL(またはBL)が持つ容量が小さくなり、読み出し時にメモリセルから読み出される読み出し信号を大きくできる。

【0051】

次に、図1に示した前記強誘電体メモリにおけるブロック選択トランジスタ部分と金属配

50

線からなるブリッジ線部分の断面構造を説明する。

【 0 0 5 2 】

図 2 ( a ) 及び図 2 ( b ) は、前記第 1 の実施の形態の強誘電体メモリにおけるブロック選択トランジスタ部分とブリッジ線部分の構造を示す断面図である。

【 0 0 5 3 】

まず、図 2 ( a ) は、図 1 に示した上側のメモリセルブロック M C B 0 と M C B 0 ' との間の断面を示しており、ブロック選択トランジスタ B T 0 、 B T 0 ' 部分とブリッジ線 B R 0 部分の断面を示している。

【 0 0 5 4 】

図 2 ( a ) に示すように、半導体基板 1 1 には、素子分離絶縁膜 1 2、及び拡散層 A A、  
1 3 A、1 3 B、1 3 C が形成されている。この素子分離絶縁膜 1 2 上には、絶縁膜を介して信号配線 B S 1、B S 1 ' が配置されている。信号配線 B S 1、B S 1 ' 上には、絶縁膜を介して金属配線からなるブリッジ線 B R 0 が形成されている。拡散層 1 3 A とブリッジ線 B R 0 との間にはコンタクト C 2 が形成されており、拡散層 1 3 B とブリッジ線 B R 0 との間にはコンタクト C 1 が形成されている。

10

【 0 0 5 5 】

また、ブリッジ線 B R 0 上には、絶縁膜を介してビット線 / B L が形成されている。拡散層 A A とビット線 / B L との間には、コンタクト C 1 が形成されている。拡散層 A A と拡散層 1 3 B との間の半導体基板 1 1 上には、ゲート絶縁膜を介して信号配線 ( ゲート線 ) B S 0 が形成されている。さらに、拡散層 A A と拡散層 1 3 C との間の半導体基板 1 1 上には、ゲート絶縁膜を介して信号配線 ( ゲート線 ) B S 0 ' が形成されている。

20

【 0 0 5 6 】

さらに、拡散層 1 3 C 上には、絶縁膜を介してメモリセルブロック M C B 0 ' の一端が形成されている。前記拡散層 1 3 C とメモリセルブロック M C B 0 ' の一端の間には、コンタクト C 2 が形成されている。

【 0 0 5 7 】

このような構造により、金属配線からなるブリッジ線 B R 0 は、前述したように、ブロック選択トランジスタ B T 1、B T 1 ' の 2 本の信号配線 B S 1、B S 1 ' を跨ぐように形成されている。

【 0 0 5 8 】

次に、下側のブロック選択トランジスタ部分とブリッジ線部分の構造は以下のようになっている。

30

【 0 0 5 9 】

図 2 ( b ) は、図 1 に示した下側のメモリセルブロック M C B 1 と M C B 1 ' との間の断面を示しており、ブロック選択トランジスタ B T 1、B T 1 ' 部分とブリッジ線 B R 1 部分の断面を示している。

【 0 0 6 0 】

図 2 ( b ) に示すように、半導体基板 1 1 には、素子分離絶縁膜 1 2、及び拡散層 A A、  
1 3 A、1 3 B、1 3 C が形成されている。この素子分離絶縁膜 1 2 上には、絶縁膜を介して信号配線 B S 0、B S 0 ' が配置されている。信号配線 B S 0、B S 0 ' 上には、絶縁膜を介して金属配線からなるブリッジ線 B R 1 が形成されている。拡散層 1 3 A とブリッジ線 B R 1 との間にはコンタクト C 2 が形成されており、拡散層 1 3 B とブリッジ線 B R 1 との間にはコンタクト C 1 が形成されている。

40

【 0 0 6 1 】

また、ブリッジ線 B R 1 上には、絶縁膜を介してビット線 B L が形成されている。拡散層 A A とビット線 B L との間には、コンタクト C 1 が形成されている。拡散層 A A と拡散層 1 3 B との間の半導体基板 1 1 上には、ゲート絶縁膜を介して信号配線 ( ゲート線 ) B S 1 ' が形成されている。さらに、拡散層 A A と拡散層 1 3 C との間の半導体基板 1 1 上には、ゲート絶縁膜を介して信号配線 ( ゲート線 ) B S 1 が形成されている。

【 0 0 6 2 】

50

さらに、拡散層 13C 上には、絶縁膜を介してメモリセルブロック MCB1 の一端が形成されている。前記拡散層 13C とメモリセルブロック MCB1 の一端との間には、コンタクト C2 が形成されている。

【0063】

このような構造により、金属配線からなるブリッジ線 BR1 は、前述したように、ブロック選択トランジスタ BT1、BT1' の 2 本の信号配線 BS1、BS1' を跨ぐように形成されている。

【0064】

次に、図 1 に示した前記強誘電体メモリにおけるブロック選択トランジスタ部分とブリッジ線部分のレイアウトを説明する。

10

【0065】

図 3 は、前記第 1 の実施の形態の強誘電体メモリの構成を示すレイアウト図である。ここでは、金属配線からなるブリッジ線 BR0 として、強誘電体キャパシタの下部電極を利用した例を示す。

【0066】

図 3 に示すように、コンタクト C2 とコンタクト C1 との間には、信号配線 BS1、BS1' が配置されている。そして、信号配線 BS1、BS1' の上方には、コンタクト C2 とコンタクト C1 との間を接続するブリッジ線 BR0 が形成されている。このブリッジ線 BR0 は、強誘電体キャパシタの下部電極を形成する際に用いられる導電体パターンから形成されたものであり、下部電極と同一の層に存在する金属配線などから形成されている。

20

【0067】

以上説明したようにこの第 1 の実施の形態では、メモリセルブロック間において、メモリセルブロック間を通過するブロック選択トランジスタの信号配線（ゲート線）BS1、BS1'（または BS0、BS0'）を隣接して配置し、前記 2 つの信号配線を跨ぐように既存の配線パターンを形成することにより、メモリセルブロック間に必要なブロック選択トランジスタ及びその信号配線の形成領域を縮小することができる。さらに、ビット線に形成される容量を低減することができる。

【0068】

[第 2 の実施の形態]

次に、この発明の第 2 の実施の形態の強誘電体メモリについて説明する。この第 2 の実施の形態では、金属配線からなるブリッジ線 BR0 として、強誘電体キャパシタの上部電極より上方で形成される金属配線を利用した例を示す。この第 2 の実施の形態では、前記第 1 の実施の形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に、異なる構成部分のみを説明する。

30

【0069】

図 4、図 5、及び図 6 は、前記第 2 の実施の形態の強誘電体メモリの構成を示すレイアウト図である。

【0070】

図 4 ~ 図 6 に示すように、コンタクト C2 とコンタクト C1 との間には、信号配線 BS1、BS1' が配置されている。そして、信号配線 BS1、BS1' の上方には、コンタクト C2 とコンタクト C1 との間を接続する第 1 のメタル配線からなるブリッジ線 BR0 が形成されている。このブリッジ線 BR0 は、強誘電体キャパシタの上部電極よりも上方で用いられるメタル配線パターンから形成されたものである。その他の構成及び効果は、前述した第 1 の実施の形態と同様である。

40

【0071】

以上説明したようにこの第 2 の実施の形態では、メモリセルブロック間において、メモリセルブロック間を通過するブロック選択トランジスタの信号配線（ゲート線）BS1、BS1'（または BS0、BS0'）を隣接して配置し、前記 2 つの信号配線を跨ぐように、強誘電体キャパシタの上部電極よりも上方で用いられるメタル配線パターンを形成することにより、メモリセルブロック間に必要なブロック選択トランジスタ及びその信号配線

50

の形成領域を縮小することができる。さらに、ビット線に形成される容量を低減することができる。

【0072】

[第3の実施の形態]

次に、この発明の第3の実施の形態の強誘電体メモリについて説明する。この第3の実施の形態では、前記第1の実施の形態における金属配線からなるブリッジ線BR0、BR1の代わりに、デプレッション型のトランジスタを用いて、信号配線を通させる例を示す。この第3の実施の形態では、前記第1の実施の形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に、異なる構成部分のみを説明する。

【0073】

図7は、第3の実施の形態の強誘電体メモリの構成を示す回路図である。

【0074】

この第3の実施の形態では、図7に示すように、上側の左右のメモリセルブロックMCB0、MCB0'用のブロック選択トランジスタBT0、BT0'を信号配線(ゲート線)BS1、BS1'より右に、下側の左右のメモリセルブロックMCB1、MCB1'用のブロック選択トランジスタBT1、BT1'を信号配線(ゲート線)BS0、BS0'より左に、配置する構成を用いる。これにより、下側の左右のブロック選択トランジスタBT1、BT1'用の信号配線(ゲート線)BS1、BS1'は、上側の2つのブロック選択トランジスタBT0、BT0'の左を通過し、上側の左右のブロック選択トランジスタBT0、BT0'用の信号配線(ゲート線)BS0、BS0'は、下側の2つのブロック  
20  
選択トランジスタBT1、BT1'の右を通過する構成となる。さらに、通過する2本の信号配線BS1とBS1'は隣接して配置され、同様に信号配線BS0とBS0'も隣接して配置される構成となる。

【0075】

すなわち、この隣接配置された2本の信号配線BS1、BS1'は、上側のビット線コンタクトC1とブロック選択トランジスタBT0あるいはBT0'の間には配置されず、ブロック選択トランジスタBT0とメモリセルブロックMCB0との間に配置される。また、2本の信号配線BS0、BS0'は、下側のビット線コンタクトC1とブロック選択トランジスタBT1あるいはBT1'の間には配置されず、ブロック選択トランジスタBT1'とメモリセルブロックMCB1'との間に配置される。  
30

【0076】

さらに、図7に示すように、メモリセルブロックMCB0とブロック選択トランジスタBT0との間に、デプレッション型のトランジスタ(図中、トランジスタのマーク内を塗りつぶしてあるトランジスタ)DT1、DT1'を形成する。そして、トランジスタDT1のゲート線を信号配線BS1とし、トランジスタDT1'のゲート線を信号配線BS1'とする。また、メモリセルブロックMCB1'とブロック選択トランジスタBT1'との間に、デプレッション型のトランジスタDT0、DT0'を形成する。そして、トランジスタDT0のゲート線を信号配線BS0とし、トランジスタDT0'のゲート線を信号配線BS0'とする。

【0077】

図13(b)に示した構成では、上側の左右のブロック選択トランジスタ部で、デプレッション型のトランジスタが分離して配置されているが、この第3の実施の形態では、通過する信号配線BS1、BS1'を1箇所に集めて、デプレッション型のトランジスタを隣接して配置しているため、このデプレッション型のトランジスタのチャンネルを形成するためのイオン注入領域を1箇所に集めることができる。

【0078】

また同様に、図13(b)に示した構成では、下側の左右のブロック選択トランジスタ部で、デプレッション型のトランジスタが分離して配置されているが、この第3の実施の形態では、通過する信号配線BS0、BS0'を1箇所に集めて、デプレッション型のトランジスタを隣接して配置しているため、このデプレッション型のトランジスタのチャンネル  
50

10

20

30

40

50

を形成するためのイオン注入領域を1箇所を集めることができる。

【0079】

これらにより、この第3の実施の形態では、設計ルールが同一のまま、図13(b)に示した構成と比べて、4個のメモリセルブロックからなるブロックサイズを小さくできることがわかる。

【0080】

また、図7において、コンタクトC1はブロック選択トランジスタ部に必要なコンタクトを表し、コンタクトC2は本来、メモリセル部に必要なコンタクトを示す。また、接続点AAはビット線から見て、非選択のメモリセルブロックであっても、容量として見える拡散層を示す。

10

【0081】

この第3の実施の形態では、ビット線から見て容量として見える拡散層AAは1個となる。図13(b)に示した構成では、ビット線から見て容量として見える拡散層AAは2個である。したがって、この第3の実施の形態では、ビット線から見て容量として見える拡散層AAの数を2個から1個へと低減できる。

【0082】

さらに、ビット線と接続されるコンタクトC1の両側には、非選択時にオフしているブロック選択トランジスタが直接接続されるため、非選択のメモリセルブロックに接続される拡散層AAの数が2個から1個へと低減できる。これにより、ビット線/BL(またはBL)が持つ容量が小さくなり、読み出し時にメモリセルから読み出される読み出し信号を大きくできる。

20

【0083】

次に、図7に示した前記強誘電体メモリにおけるブロック選択トランジスタ部分と金属配線からなるブリッジ線部分の断面構造を説明する。

【0084】

図8(a)及び図8(b)は、前記第3の実施の形態の強誘電体メモリにおけるブロック選択トランジスタ部分とデプレッション型トランジスタ部分の構造を示す断面図である。

【0085】

まず、図8(a)は、図7に示した上側のメモリセルブロックMCB0とMCB0'との間の断面を示しており、ブロック選択トランジスタBT0、BT0'部分とデプレッション型トランジスタDT1、DT1'部分の断面を示している。

30

【0086】

図8(a)に示すように、半導体基板21には、拡散層AA、22A、22B、22C、及び22Dが形成されている。拡散層22Aと拡散層22Bとの間の半導体基板21上には、ゲート絶縁膜を介して信号配線(ゲート線)BS1が形成されている。拡散層22Bと拡散層22Cとの間の半導体基板21上には、ゲート絶縁膜を介して信号配線(ゲート線)BS1'が形成されている。拡散層22Cと拡散層AAとの間の半導体基板21上には、ゲート絶縁膜を介して信号配線(ゲート線)BS0が形成されている。さらに、拡散層AAと拡散層22Dとの間の半導体基板21上には、ゲート絶縁膜を介して信号配線(ゲート線)BS0'が形成されている。

40

【0087】

また、拡散層22A上には、絶縁膜を介してメモリセルブロックMCB0の一端が形成されている。前記拡散層22AとメモリセルブロックMCB0の一端との間には、コンタクトC2が形成される。また、拡散層22D上には、絶縁膜を介してメモリセルブロックMCB0'の一端が形成されている。前記拡散層22DとメモリセルブロックMCB0'の一端との間には、コンタクトC2が形成されている。

【0088】

また、前記信号配線上及びメモリセルブロックMCB0、MCB0'の一端上には、絶縁膜を介してビット線/BLが形成されている。そして、拡散層AAとビット線/BLの間には、コンタクトC1が形成されている。

50

## 【0089】

このような構造により、ブロック選択トランジスタBT1、BT1'の2本の信号配線BS1、BS1'はデプレッション型トランジスタDT1、DT1'のゲート線として形成されている。

## 【0090】

次に、下側のブロック選択トランジスタ部分とデプレッション型トランジスタ部分の構造は以下のようにになっている。

## 【0091】

図8(b)は、図7に示した下側のメモリセルブロックMCB1とMCB1'との間の断面を示しており、ブロック選択トランジスタBT1、BT1'部分とデプレッション型トランジスタDT0、DT0'部分の断面を示している。

10

## 【0092】

図8(b)に示すように、半導体基板21には、拡散層AA、22A、22B、22C、及び22Dが形成されている。拡散層22Aと拡散層22Bとの間の半導体基板21上には、ゲート絶縁膜を介して信号配線(ゲート線)BS0'が形成されている。拡散層22Bと拡散層22Cとの間の半導体基板21上には、ゲート絶縁膜を介して信号配線(ゲート線)BS0が形成されている。拡散層22Cと拡散層AAとの間の半導体基板21上には、ゲート絶縁膜を介して信号配線(ゲート線)BS1'が形成されている。さらに、拡散層AAと拡散層22Dとの間の半導体基板21上には、ゲート絶縁膜を介して信号配線(ゲート線)BS1が形成されている。

20

## 【0093】

また、拡散層22A上には、絶縁膜を介してメモリセルブロックMCB1'の一端が形成されている。前記拡散層22AとメモリセルブロックMCB1'の一端との間には、コンタクトC2が形成される。また、拡散層22D上には、絶縁膜を介してメモリセルブロックMCB1の一端が形成されている。前記拡散層22DとメモリセルブロックMCB1の一端との間には、コンタクトC2が形成されている。

## 【0094】

また、前記信号配線上及びメモリセルブロックMCB1、MCB1'の一端上には、絶縁膜を介してビット線BLが形成されている。そして、拡散層AAとビット線BLの間には、コンタクトC1が形成されている。

30

## 【0095】

このような構造により、ブロック選択トランジスタBT0、BT0'の2本の信号配線BS0、BS0'はデプレッション型トランジスタDT0、DT0'のゲート線として形成されている。

## 【0096】

次に、図7に示した前記強誘電体メモリにおけるブロック選択トランジスタ部分とデプレッション型トランジスタ部分のレイアウトを説明する。

## 【0097】

図9、図10は、前記第3の実施の形態の強誘電体メモリの構成を示すレイアウト図である。なお、図10は、図9に示すレイアウトにおいて、一部の配線層を取り出したものである。

40

## 【0098】

図9、図10に示すように、コンタクトC2とコンタクトC1の間には、ブロック選択トランジスタBT1、BT1'の信号配線(ゲート線)BS1、BS1'が配置されている。これら信号配線(ゲート線)BS1、BS1'下の半導体基板には、デプレッション型のイオン注入領域31が形成されている。

## 【0099】

また、コンタクトC1の両側には、ブロック選択トランジスタBT0、BT0'の信号配線(ゲート線)BS0、BS0'が配置されている。

## 【0100】

50

以上前述したように、この第3の実施の形態では、デプレッション型のトランジスタが2つ連続して配置されるため、これらデプレッション型トランジスタのチャンネルを形成するためのイオン注入領域が、上側、下側とも、ブロック選択トランジスタ部分全体で1箇所に固められ、細かく分けて形成する必要がない。これにより、図13(b)に示した構成と比べて、図1に示した金属配線からなるブリッジ線と同様に、設計ルールが同一のまま、4個のメモリセルブロックからなるブロックサイズを小さくできることがわかる。

【0101】

また、ビット線と接続されるコンタクトC1の両側は非選択時にオフしているブロック選択トランジスタが直接接続されるため、非選択のメモリセルブロックに接続される拡散層AAの数が2個から1個へと低減できる。これにより、ビット線/BL(またはBL)が持つ容量が小さくなり、読み出し時にメモリセルから読み出される読み出し信号を大きくできる。

10

【0102】

さらに、デプレッション型トランジスタのゲート容量も、オフしているブロック選択トランジスタを介しているため、ビット線/BL(またはBL)から見たとき見えなくなる。このため、ビット線が持つ容量が小さくなり、読み出し時にメモリセルから読み出される読み出し信号を大きくできる。

【0103】

また、デプレッション型トランジスタは、オフしているブロック選択トランジスタを介してビット線に接続されているため、このデプレッション型トランジスタのゲートの電位が変動しても、リファレンス側のビット線の電位は変動せず、ビット線対の信号にアンバランスが発生することはない。

20

【0104】

以上説明したようにこの第3の実施の形態では、メモリセルブロック間において、メモリセルブロック間を通過するブロック選択トランジスタの信号配線(ゲート線)BS1、BS1'(またはBS0、BS0')を隣接して配置し、2個のデプレッション型トランジスタのゲート線が前記2つの信号配線となるように構成することにより、メモリセルブロック間に必要なブロック選択トランジスタ及びその信号配線を形成するための領域を縮小することができる。さらに、ビット線に形成される容量を低減することができる。

【0105】

また、前述した各実施の形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。

30

【0106】

さらに、前述した各実施の形態には種々の段階の発明が含まれており、各実施の形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。

【0107】

【発明の効果】

以上述べたようにこの発明によれば、メモリセルブロックサイズを小さくでき、さらにビット線容量を削減して、読み出し信号を増大できる強誘電体メモリを提供することが可能である。

40

【図面の簡単な説明】

【図1】この発明の第1の実施の形態の強誘電体メモリの構成を示す回路図である。

【図2】前記第1の実施の形態の強誘電体メモリにおけるブロック選択トランジスタ部分とブリッジ線部分の構造を示す断面図である。

【図3】前記第1の実施の形態の強誘電体メモリの構成を示すレイアウト図である。

【図4】この発明の第2の実施の形態の強誘電体メモリの構成を示す第1のレイアウト図である。

【図5】前記第2の実施の形態の強誘電体メモリの構成を示す第2のレイアウト図である。

50

【図6】前記第2の実施の形態の強誘電体メモリの構成を示す第3のレイアウト図である。

【図7】この発明の第3の実施の形態の強誘電体メモリの構成を示す回路図である。

【図8】前記第3の実施の形態の強誘電体メモリにおけるブロック選択トランジスタ部分とデプレッション型トランジスタ部分の構造を示す断面図である。

【図9】前記第3の実施の形態の強誘電体メモリの構成を示す第1のレイアウト図である。

【図10】前記第3の実施の形態の強誘電体メモリの構成を示す第2のレイアウト図である。

【図11】(a)は従来の第1の強誘電体メモリにおけるメモリセルアレイの構成を示す回路図であり、(b)は前記メモリセルアレイの1部の断面図であり、(c)は従来の第2の強誘電体メモリにおけるメモリセルブロックの構成を示す回路図であり、(d)は前記メモリセルブロックの断面図である。

【図12】前記従来の第2の強誘電体メモリのメモリセルブロックにおける動作を示す図である。

【図13】従来の第3の強誘電体メモリにおけるメモリセルアレイの構成を示す回路図である。

【符号の説明】

A A ... 拡散層

B R 0、B R 1 ... ブリッジ線

B S 0、B S 0'、B S 1、B S 1' ... 信号配線(ゲート線)

B T 0、B T 0'、B T 1、B T 1' ... ブロック選択トランジスタ

/ B L、B L ... ビット線

C 1、C 2 ... コンタクト

C T ... セルトランジスタ

D T 0、D T 0'、D T 1、D T 1' ... デプレッション型のトランジスタ

F C ... 強誘電体キャパシタ

M C B 0、M C B 0'、M C B 1、M C B 1' ... メモリセルブロック

S A ... センスアンプ

P L 0 ... プレート線

1 1、2 1 ... 半導体基板

1 2 ... 素子分離絶縁膜

1 3 A、1 3 B、1 3 C ... 拡散層

2 2 A、2 2 B、2 2 C、2 2 D ... 拡散層


3 1 ... デプレッション型のイオン注入領域

10


20

30


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】






【 図 10 】



【 図 11 】



【 図 12 】





フロントページの続き

(72)発明者 高島 大三郎  
神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

審査官 河合 俊英

(56)参考文献 特開2002-025247(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/8246

G11C 11/22

H01L 27/105