

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4615810号  
(P4615810)

(45) 発行日 平成23年1月19日(2011.1.19)

(24) 登録日 平成22年10月29日(2010.10.29)

(51) Int.Cl.

F I

G 0 6 F 9/34 (2006.01)

G 0 6 F 9/36 3 3 0 B

請求項の数 23 (全 25 頁)

(21) 出願番号 特願2001-552212 (P2001-552212)  
 (86) (22) 出願日 平成12年7月19日(2000.7.19)  
 (65) 公表番号 特表2003-519869 (P2003-519869A)  
 (43) 公表日 平成15年6月24日(2003.6.24)  
 (86) 国際出願番号 PCT/US2000/019770  
 (87) 国際公開番号 W02001/052059  
 (87) 国際公開日 平成13年7月19日(2001.7.19)  
 審査請求日 平成19年4月24日(2007.4.24)  
 (31) 優先権主張番号 09/483,078  
 (32) 優先日 平成12年1月14日(2000.1.14)  
 (33) 優先権主張国 米国(US)

(73) 特許権者 591016172  
 アドバンスト・マイクロ・ディバイス・  
 インコーポレイテッド  
 ADVANCED MICRO DEVI  
 CES INCORPORATED  
 アメリカ合衆国、94088-3453  
 カリフォルニア州、サニibel、ピー・  
 オウ・ボックス・3453、ワン・エイ・  
 エム・ディ・プレイス、メイル・ストップ  
 ・68 (番地なし)  
 (74) 代理人 100064746  
 弁理士 深見 久郎  
 (74) 代理人 100085132  
 弁理士 森田 俊雄

最終頁に続く

(54) 【発明の名称】 64ビットアドレス指定のための呼出ゲート拡張

(57) 【特許請求の範囲】

【請求項1】

プロセッサであって、

セグメントセクタを特定する分岐命令を実行するように構成される実行コアを含み、  
 前記プロセッサは、前記セグメントセクタに回答してセグメント記述子テーブルから  
 少なくとも第1のエントリを読み出すように構成され、前記第1のエントリが呼出ゲート記  
 述子を指示するならば、前記プロセッサは、前記第1のエントリおよび前記セグメント記  
 述子テーブル内の第2のエントリから、前記呼出ゲート記述子を読み出すように構成され  
 ており、前記第1のエントリと前記第2のエントリとの各々は別個にセグメント記述子を  
 記憶することが可能である、プロセッサ。

【請求項2】

前記プロセッサはさらに前記呼出ゲート記述子からオフセットを抽出するように構成さ  
 れ、前記オフセットの少なくとも第1の部分は前記第1のエントリ内に記憶され、前記オ  
 フセットの残りの部分は前記第2のエントリ内に記憶される、請求項1に記載のプロセッ  
 サ。

【請求項3】

前記オフセットは64ビットである、請求項2に記載のプロセッサ。

【請求項4】

前記プロセッサは前記呼出ゲート記述子からターゲットセグメントセクタを抽出する  
 ように構成され、前記ターゲットセグメントセクタはターゲットセグメント記述子を識

別する、請求項 1 に記載のプロセッサ。

【請求項 5】

前記ターゲットセグメント記述子は第 1 の動作モード指示を含み、前記第 1 の動作モード指示は 3 2 ビットよりも大きなデフォルトアドレスサイズを確立する、請求項 4 に記載のプロセッサ。

【請求項 6】

前記第 2 のエントリはタイプフィールドを含み、前記タイプフィールドは符号化されて前記第 2 のエントリが無効であることが示される、請求項 1 に記載のプロセッサ。

【請求項 7】

前記プロセッサは、前記第 2 のエントリをセグメント記述子として読出すことに応答して、前記タイプフィールドを用いて前記第 2 のエントリが無効であることを検出するように構成される、請求項 6 に記載のプロセッサ。

10

【請求項 8】

方法であって、

プロセッサがセグメント記述子テーブルから呼出ゲート記述子を読出すステップを含み、前記呼出ゲート記述子は前記セグメント記述子テーブル内に第 1 のエントリと第 2 のエントリとを含み、前記第 1 のエントリと前記第 2 のエントリとの各々は、別個に、セグメント記述子を記憶することが可能であり、前記方法はさらに、

前記プロセッサが前記呼出ゲート記述子からオフセットを抽出するステップを含み、前記オフセットは、実行されるべき第 1 の命令をターゲットコードセグメント内に位置付ける、方法。

20

【請求項 9】

前記オフセットは 6 4 ビットである、請求項 8 に記載の方法。

【請求項 10】

前記プロセッサが前記セグメント記述子テーブルの第 3 のエントリのみから第 1 のセグメント記述子を読出すステップをさらに含む、請求項 8 に記載の方法。

【請求項 11】

前記プロセッサが前記呼出ゲート記述子からターゲットセグメントセクタを抽出するステップをさらに含み、前記ターゲットセグメントセクタはターゲットセグメント記述子を識別する、請求項 8 に記載の方法。

30

【請求項 12】

前記プロセッサが前記ターゲットセグメント記述子を読出すステップをさらに含み、前記ターゲットセグメント記述子は 3 2 ビットよりも大きなデフォルトアドレスサイズを確立する、請求項 11 に記載の方法。

【請求項 13】

前記第 1 のエントリと前記第 2 のエントリとの各々はタイプフィールドを有する、請求項 8 に記載の方法。

【請求項 14】

前記プロセッサが前記第 2 のエントリ内の前記タイプフィールドをセットして無効を示すステップをさらに含む、請求項 13 に記載の方法。

40

【請求項 15】

前記プロセッサが前記第 1 のエントリ内の前記タイプフィールドをセットして呼出ゲート記述子を指示するステップをさらに含む、請求項 14 に記載の方法。

【請求項 16】

前記プロセッサが前記第 2 のエントリからセグメント記述子を読出すことを試みるステップと、

前記プロセッサが前記第 2 のエントリ内の前記タイプフィールドに応答して前記セグメント記述子が無効であることを判断するステップとをさらに含む、請求項 14 に記載の方法。

【請求項 17】

50

コンピュータシステムであって、  
プロセッサを含み、前記プロセッサは、  
セグメントセレクタを特定する分岐命令を実行するように構成される実行コアを含み、  
前記プロセッサは前記セグメントセレクタに  
応答してセグメント記述子テーブルから少なくとも第 1 のエントリを読み出すように構成され、前記第 1 のエントリが呼出ゲート記述子を指示するならば、前記プロセッサは、前記第 1 のエントリおよび前記セグメント記述子テーブル内の第 2 のエントリから、前記呼出ゲート記述子を読み出すように構成されており、前記第 1 のエントリと前記第 2 のエントリとの各々は別個にセグメント記述子を記憶することが可能であり、前記コンピュータシステムはさらに、

入力/出力 (I/O) デバイスを含み、前記入力/出力 (I/O) デバイスは、前記コンピュータシステムと、前記 I/O デバイスが結合可能な別のコンピュータシステムとの間で通信が行なわれるように構成される、コンピュータシステム。

【請求項 18】

前記 I/O デバイスはモデムを含む、請求項 17 に記載のコンピュータシステム。

【請求項 19】

第 2 のプロセッサをさらに含み、前記第 2 のプロセッサは、  
セグメントセレクタを特定する分岐命令を実行するように構成される実行コアを含み、  
前記プロセッサは、前記セグメントセレクタに  
応答してセグメント記述子テーブルから少なくとも第 1 のエントリを読み出すように構成され、前記第 1 のエントリが呼出ゲート記述子を指示するならば、前記セグメント記述子テーブル内の第 2 のエントリが前記呼出ゲート記述子の残りの部分を記憶する、請求項 17 に記載のコンピュータシステム。

【請求項 20】

セグメントセレクタに  
応答してセグメント記述子テーブルからセグメント記述子を読み出すように構成される回路を含むプロセッサであって、

前記セグメント記述子は、前記セグメント記述子のタイプを識別するタイプフィールドを含み、前記セグメント記述子のタイプに  
応答して、前記回路は、(i) 前記セグメント記述子テーブルの第 1 のエントリおよび第 2 のエントリ、または、(ii) 前記セグメント記述子テーブルの第 1 のエントリのみ、のいずれかから前記セグメント記述子を読み出すように構成される、プロセッサ。

【請求項 21】

前記タイプが呼出ゲート記述子を指示するならば、前記回路は前記第 1 のエントリおよび前記第 2 のエントリを読み出すように構成され、前記タイプが前記呼出ゲート記述子ではない第 1 のセグメント記述子を指示するならば、前記回路は前記第 1 のエントリのみを読み出すように構成される、請求項 20 に記載のプロセッサ。

【請求項 22】

前記回路は前記セグメント記述子からオフセットを抽出するように構成され、前記セグメント記述子の前記タイプが、前記セグメント記述子が前記第 1 のエントリおよび前記第 2 のエントリ内に記憶されることを指示するならば、前記オフセットの第 1 の部分は前記第 1 のエントリにあり、前記オフセットの第 2 の部分は前記第 2 のエントリにある、請求項 20 に記載のプロセッサ。

【請求項 23】

前記タイプフィールドが前記第 1 のエントリにあり、前記第 2 のエントリにあるタイプフィールドと同じ位置が無効タイプにコーディングされる、請求項 20 に記載のプロセッサ。

【発明の詳細な説明】

【0001】

【発明の分野】

この発明はプロセッサの分野に関し、より具体的には、プロセッサ内のアドレスサイズおよびオペランドサイズに関する。

【0002】

**【関連技術の説明】**

× 8 6 アーキテクチャ ( I A - 3 2 アーキテクチャとしても知られる ) は市場で広く受け入れられ、成功を享受してきた。したがって、× 8 6 アーキテクチャに従ってプロセッサを設計することが有利である。このようなプロセッサは、× 8 6 アーキテクチャに書込まれた大量のソフトウェアから利益を得ることができる ( このようなプロセッサはソフトウェアを実行でき、そのプロセッサを採用するコンピュータシステムは大量の利用可能なソフトウェアのために市場でより広く受け入れられ得るからである ) 。

**【 0 0 0 3 】**

コンピュータシステムは進化し続けてきたため、6 4 ビットアドレスサイズ ( 時としてオペランドサイズ ) が望ましいものとなった。より大きなアドレスサイズによって、より大きなメモリフットプリント ( プログラムによって動作させられるデータおよびプログラム内の命令によって占有されるメモリの量 ) を有するプログラムがメモリスペース内で動作することが可能となる。より大きなオペランドサイズによって、より大きなオペランド上で、より正確にはオペランド内での動作が可能となる。6 4 ビットアドレスおよび / またはオペランドサイズを用いると、より高性能なアプリケーションおよび / またはオペレーティングシステムが可能となり得る。

10

**【 0 0 0 4 】**

残念ながら、× 8 6 アーキテクチャは最大 3 2 ビットオペランドサイズおよび 3 2 ビットアドレスサイズに限定されている。オペランドサイズとは、プロセッサによって動作させられるビットの数 ( たとえば、ソースまたはデスティネーションオペランド内のビット数 ) を指す。アドレスサイズとは、プロセッサが生成するアドレス内のビットの数を指す。したがって、× 8 6 アーキテクチャを採用するプロセッサは、6 4 ビットアドレスサイズまたはオペランドサイズから利益を得ることができるアプリケーションのニーズを満たさないおそれがある。

20

**【 0 0 0 5 】****【発明の概要】**

上述の問題は、ここで説明されるようなプロセッサによって大部分が解決される。そのプロセッサは、アドレスサイズが 3 2 ビットよりも大きい第 1 の処理モードをサポートする。アドレスサイズは公称 6 4 ビットとして示され得るが、プロセッサの種々の実施例は、3 2 ビットよりも大きく 6 4 ビット以下のあらゆるアドレスサイズを第 1 の処理モードで実現し得る。第 1 の処理モードは、制御レジスタ内のイネーブル指示をイネーブル状態にし、さらにはセグメント記述子内の第 1 の動作モード指示および第 2 の動作モード指示を予め規定された状態にセットする ( set ) ことによって、確立され得る。× 8 6 プロセッサアーキテクチャとの互換ができる 3 2 ビットおよび 1 6 ビット処理のための互換モードが提供されるように、( イネーブル指示はイネーブル状態のままで ) 第 1 の動作モード指示と第 2 の動作モード指示とその他の組合せが用いられ得る。

30

**【 0 0 0 6 】**

イネーブル指示を介して第 1 の処理モードがイネーブルにされている間に互換モードは 3 2 ビットまたは 1 6 ビットコードが実行されることを可能にし得るが、第 1 の処理モード内で動作するコードを 3 2 ビットまたは 1 6 ビットコードから呼出すことが望ましいだろう。たとえば、アプリケーションプログラムが 3 2 ビットまたは 1 6 ビットモードで動作し得る間、オペレーティングシステムは第 1 の処理モードで動作し得る。セグメント記述子テーブル内で 2 つのエントリを占有する呼出ゲート記述子が規定される。そうでない場合には 2 つのエントリの各々がセグメント記述子を記憶し得る、その 2 つのエントリを占有することによって、呼出ゲート記述子は 3 2 ビットを超えるアドレスを記憶するのに十分なスペースを含み得る。したがって、呼出コードセグメントが呼出ゲート記述子を参照し得るが、これはターゲットコードセグメントを参照し、さらにはターゲットコードセグメントのアドレススペース内でアドレスを提供し得る。以上のことは、たとえそのアドレスが呼出コードセグメント内でのアドレスサイズを超えていたとしても行なわれ得る。さらに、呼出ゲート記述子に 2 つのエントリを占有させることによって、セグメント記述子

40

50

テーブルは、互換モードセグメントのためのセグメント記述子を記憶し続け得る。したがって、呼出ゲート記述子および互換モードセグメント記述子はセグメント記述子テーブル内で共存し得る。加えて、呼出ゲート記述子が占有する第2のエントリ内のタイプフィールドであり得る区域を無効タイプにコーディングしてもよく、コードセグメントのための第2のエントリを誤って用いることによって、結果としてプロセッサが例外を知らせることになり得る。

#### 【0007】

概して、プロセッサが企図される。プロセッサは、セグメントセクタを特定する分岐命令を実行するように構成される実行コアを含む。プロセッサは、セグメントセクタに回答してセグメント記述子テーブルから少なくとも第1のエントリを読出すように構成され、第1のエントリが呼出ゲート記述子を指示する(indicate)と、セグメント記述子テーブル内の第2のエントリが呼出ゲート記述子の残りの部分を記憶する。加えて、コンピュータシステムが企図され、これは、コンピュータシステムとI/Oデバイスが結合可能な別のコンピュータシステムとの間の通信が行なわれるように構成される入力/出力(I/O)デバイスおよびプロセッサを含む。

10

#### 【0008】

さらに、方法が企図される。呼出ゲート記述子はセグメント記述子テーブルから読出される。呼出ゲート記述子はセグメント記述子テーブル内に第1のエントリと第2のエントリとを含み、第1のエントリと第2のエントリとの各々はセグメント記述子を記憶することが可能である。オフセットが呼出ゲート記述子から抽出される。オフセットは、実行されるべき第1の命令をターゲットコードセグメント内に位置付ける。

20

#### 【0009】

以下の詳細な説明を読み、さらには添付の図を参照することによって、この発明の他の目的および利点が明らかとなるだろう。

#### 【0010】

この発明には種々の変形および代替の形が可能であるが、その具体的な実施例は図における例によって示され、ここで詳細に説明される。しかし、図およびそれに対する詳細な説明は、この発明を開示されたある特定の形に限定することを意図するものではなく、逆に、追加の請求項によって規定されるようなこの発明の思想および範囲内にあるすべての変形、均等物、および代替物を包含することが意図されることが理解されるべきである。

30

#### 【0011】

##### 【好ましい実施例の詳細な説明】

図1を参照して、プロセッサ10のある実施例を例示するブロック図が示される。他の実施例も可能であり、企図される。図1の実施例では、プロセッサ10は、命令キャッシュ12、実行コア14、データキャッシュ16、外部インターフェイスユニット18、メモリマネージメントユニット(MMU)20、およびレジスタファイル22を含む。例示される実施例では、MMU20は、1組のセグメントレジスタ24、第1の制御レジスタ26、第2の制御レジスタ28、ローカル記述子テーブルレジスタ(LDTR)30、およびグローバル記述子テーブルレジスタ(GDTR)32を含む。命令キャッシュ12は、外部インターフェイスユニット18、実行コア14、およびMMU20に結合される。実行コア14はさらに、MMU20、レジスタファイル22、およびデータキャッシュ16に結合される。データキャッシュ16はさらに、MMU20と外部インターフェイスユニット18とに結合される。外部インターフェイスユニット18はさらに、MMU20と外部インターフェイスとに結合される。

40

#### 【0012】

一般に、プロセッサ10は、x86アーキテクチャと互換性があり、かつ64ビット処理をサポートするための追加のアーキテクチャ特徴を含む、プロセッサアーキテクチャを採用する。プロセッサ10は、現在実行されているコードに対応するコードセグメント記述子内に記憶された情報に回答して、さらには1つ以上の制御レジスタ内に記憶された1つ以上のイネーブル指示に回答して、動作モードを確立するように構成される。ここで用い

50

られるように、「動作モード」はプログラマ的に選択可能な種々のプロセッサ属性のためのデフォルト値を指定する。たとえば、動作モードは、デフォルトオペランドサイズとデフォルトアドレスサイズとを指定し得る。デフォルトオペランドサイズは、命令の符号化がデフォルトをオーバーライドしない限りは、命令のオペランド内のビット数を指定する。デフォルトアドレスサイズは、命令の符号化がデフォルトをオーバーライドしない限りは、命令のメモリオペランドのアドレス内のビット数を指定する。デフォルトアドレスサイズは、メモリオペランドの少なくとも仮想アドレスサイズを指定し、また物理アドレスサイズも指定し得る。代替的には、物理アドレスサイズは、デフォルトアドレスサイズから独立していてもよく、代わりに以下で説明される L M E ビットに依存し得るか（たとえば、物理アドレスは、L M E ビットがクリア(clear)ならば、32ビットであり得るが、L M E ビットがセットされている(set)ならば、32ビットよりも大きく64ビットよりも小さい実現例によって異なるサイズであり得る）、または別の制御ビット（たとえば、別の制御レジスタ内の物理アドレス拡張ビットまたは P A E ビット）に依存し得る。ここで用いられるように、「仮想アドレス」とは、メモリにアクセスするために実際に用いられるアドレスである「物理アドレス」へとアドレス変換メカニズム（たとえば、ページングメカニズム）によって変換される前に生成されるアドレスである。加えて、ここで用いられるように、「セグメント記述子」とは、メモリのセグメントのための状況およびアクセスコントロールを規定するためにソフトウェアが作成し、かつプロセッサが用いるデータ構造である。「セグメント記述子テーブル」とは、多数のエントリを有するメモリ内のテーブルであり、各エントリはセグメント記述子を記憶することが可能である。

#### 【0013】

例示される実施例では、MMU20は動作モードを生成し、その動作モードを実行コア14に伝達する。実行コア14は、動作モードを用いて命令を実行する。より具体的には、実行コア14は、（メモリオペランドがキャッシュ可能でデータキャッシュ16でヒットするならばデータキャッシュ16を通して、またはメモリオペランドがキャッシュ不可能でデータキャッシュ16でミスとなるならば外部インターフェイスユニット18を通して）レジスタファイル22またはメモリからデフォルトオペランドサイズを有するオペランドを取出すが、以上は、ある特定の命令の符号化がデフォルトオペランドサイズをオーバーライドする場合以外のことであり、オーバーライドする場合には、オーバーライドする(overriding)オペランドサイズが用いられる。同様に、実行コア14は、アドレスがデフォルトアドレスサイズを有する、メモリオペランドのアドレスを生成するが、これはある特定の命令の符号化がデフォルトアドレスサイズをオーバーライドしない限りにおいてのことであり、オーバーライドする場合には、オーバーライドするアドレスサイズが用いられる。他の実施例では、動作モードを用いるプロセッサ10の部分（たとえば、実行コア14）内で、動作モードを生成するために用いられる情報を局所的にバックアップ(shadow)することもでき、動作モードは局所的なシャドウコピー (shadow copies) から決定され得る。

#### 【0014】

上述のように、MMU20は、実行されているコードに対応するコードセグメント記述子に応答して、さらには制御レジスタ内の1つ以上の値に応答して、動作モードを生成する。コードセグメント記述子からの情報がセグメントレジスタ24のうちの1つ（CSまたはコードセグメントと呼ばれるレジスタ）の中に記憶される。加えて、制御レジスタ26は、デフォルトアドレスサイズが32ビットよりも大きい動作モード（「32/64モード」と、32ビットおよび16ビット動作モードのためのある特定の互換モードとをイネーブルにするために用いられるイネーブル指示（L M E）を記憶する。デフォルトオペランドサイズは32/64モードでは32ビットであり得るが、所望ならば命令が64ビットオペランドサイズでデフォルト32ビットオペランドサイズをオーバーライドし得る。L M E 指示がイネーブル状態ならば、32ビットモードおよび16ビットモードに加えて32/64モードが用いられ得る。L M E 指示がディセーブル状態ならば、32/64ビットはディセーブルにされる。ある実施例では、32/64モードでのデフォルトアド

レスサイズは、実現例に依存するものであり得るが、64ビット以下のいかなる値であってもよい。さらに、仮想アドレスのサイズは、所与の実現ではその実現での物理アドレスのサイズと異なり得る。

#### 【0015】

イネーブル指示は、イネーブル状態がビットのセットされた状態であり、かつディセーブル状態がビットのクリアにされた状態であるビットとしてここで説明され得ることが注目される。しかし、多数のビットが用いられる符号化と、イネーブル状態がクリア状態でありかつディセーブル状態がセット状態である符号化とを含む、他の符号化も可能である。したがって、この説明の残りの部分は、制御レジスタ26内のLME指示をLMEビットとして呼び、ここではイネーブル状態がセットであり、ディセーブル状態がクリアであり得る。しかし、上述のように、LME指示の他の符号化も企図される。

10

#### 【0016】

セグメントレジスタ24は、プロセッサ10が実行しているコードが現在使っているセグメント記述子からの情報を記憶する。上述のように、CSは、セグメントレジスタ24のうちの1つであり、メモリのコードセグメントを指定する。コードセグメントは実行されているコードを記憶する。他のセグメントレジスタが種々のデータセグメントを規定し得る（たとえば、SSセグメントレジスタが規定するスタックデータセグメント、ならびにDSセグメントレジスタと、ESセグメントレジスタと、FSセグメントレジスタと、GSセグメントレジスタとが規定する最大4つのデータセグメント）。図1は例示的なセグメントレジスタ24Aの内容を例示し、これは、セレクトフィールド24AAおよび記述子フィールド24ABを含む。セレクトフィールド24AAは、実行コア14が実行するある特定のセグメントロード命令に応答してセグメントセクタでロードされてある特定のセグメントを活動化させる。セグメントセクタは、メモリ内のセグメント記述子テーブルの中のセグメント記述子を識別する。より具体的には、プロセッサ10は2つのセグメント記述子テーブル、すなわち、ローカル記述子テーブルとグローバル記述子テーブルとを採用し得る。ローカル記述子テーブルの基底アドレスがLDT R30内に記憶される。同様に、グローバル記述子テーブルの基底アドレスがGDT R32内に記憶される。セグメントセクタ内のあるビット（テーブルインディケータビット）が記述子テーブルを選択し、セグメントセクタの残りが、選択されたテーブルへのインデックスとして用いられる。ある命令がセグメントセクタをセグメントレジスタ24のうちの1つにロードすると、MMU20は、対応するセグメント記述子を選択されたセグメント記述子テーブルから読み出し、セグメント記述子からの情報をセグメント記述子フィールド（たとえば、セグメントレジスタ24Aのためのセグメント記述子フィールド24AB）に記憶する。セグメント記述子フィールド内に記憶される情報は、所望ならば、すべてのセグメント記述子を含む好適なあらゆるセグメント記述子のサブセットを含み得る。加えて、所望ならば、セグメント記述子または他のソースから引き出された他の情報がセグメント記述子フィールド内に記憶され得る。たとえば、ある実施例は、コードセグメント記述子から動作モード指示を復号化することでもでき、動作モード指示の元の値というよりはむしろ復号化された値を記憶し得る。ある命令によってCSがセグメントセクタでロードされると、コードセグメントは変化して、したがってプロセッサ10の動作モードが変化し得る。セグメント記述子テーブルは以下でより詳細に説明される。

20

30

40

#### 【0017】

ある実施例では、CSセグメントレジスタのみが32/64モードで用いられる。データセグメントレジスタは無視される。16ビットモードおよび32ビットモードでは、コードセグメントおよびデータセグメントが活動状態になり得る。さらに、制御レジスタ28内の第2のイネーブル指示（PE）がMMU20の動作に影響を及ぼし得る。PEイネーブル指示を用いて保護モードをイネーブルにすることもでき、ここではセグメンテーションおよび/またはページングアドレス変換メカニズムが用いられ得る。PEイネーブル指示がディセーブル状態にある場合には、セグメンテーションおよびページングメカニズムがディセーブルにされ、プロセッサ10は「実モード」となる（ここでは、実行コア14

50

が生成するアドレスは物理アドレスである)。LME指示と同様に、PE指示は、イネーブル状態はセットされたビットで、かつディセーブル状態はクリアなビットである、ビットであり得る。しかし、上述のように他の実施例も企図される。

【0018】

MMU20は、所望であれば、さらなるハードウェアメカニズムを採用し得ることが注目される。たとえば、MMU20は、仮想アドレスから物理アドレスへのページングアドレス変換を実現するためのページングハードウェアを含み得る。ページングハードウェアは、ページ変換を記憶するための変換ルックアサイドバッファ(TLB)を含み得る。

【0019】

制御レジスタ26および28はアーキテクトされた制御レジスタとして実現され得る(たとえば、制御レジスタ26はCR4で、制御レジスタ28はCR0であり得る)ことが注目される。代替的には、制御レジスタのうちの1つまたは両者がモデル専用レジスタとして実現されて32/64モードに干渉することなしにアーキテクトされた制御レジスタの他の用途が可能にされてもよい。

【0020】

一般に、命令キャッシュ12は、命令バイトを記憶するための高速キャッシュメモリである。実行コア14は、実行のために命令キャッシュ12から命令を取出す。命令キャッシュ12は、直接マッピング、セットアソシエーティブ、および完全にアソシエーティブな構成を含む、好適なあらゆるキャッシュ機構を採用し得る。命令の取出が命令キャッシュ12内でミスとなると、命令キャッシュ12は外部インターフェイスユニット18と通信してミッシングキャッシュラインを命令キャッシュ12へと入れる(fill)こともできる。加えて、命令キャッシュ12はMMU20と通信して命令キャッシュ12から取出された仮想アドレスのための物理アドレス変換を受取り得る。

【0021】

実行コア14は命令キャッシュ12から取出された命令を実行する。実行コア14は、レジスタファイル22からレジスタオペランドを取出し、レジスタファイル22内のデスティネーションレジスタを更新する。レジスタオペランドのサイズは、動作モードと、ある特定の命令のための動作モードのすべてのオーバーライドとによって制御される。同様に、実行コア14は、メモリオペランドのキャッシュ性(cacheability)およびデータキャッシュ16内でのヒットを条件として、データキャッシュ16からメモリオペランドを取出し、データキャッシュ16内のデスティネーションメモリロケーションを更新する。メモリオペランドのサイズも同様に、動作モードと、ある特定の命令のための動作モードのすべてのオーバーライドとによって制御される。さらに、実行コア14が生成するメモリオペランドのアドレスのサイズは、動作モードと、ある特定の命令のための動作モードのすべてのオーバーライドとによって制御される。

【0022】

実行コア14は好適なあらゆる構造を採用し得る。たとえば、実行コア14は、スーパーパイプラインコア、スーパースカラコア、またはそれらの組合せであり得る。実行コア14は、設計上の選択に従って、アウトオブオーダー投機的実行またはインオーダー実行を採用し得る。

【0023】

レジスタファイル22は64ビットレジスタを含み得るが、これは、プロセッサ10の動作モードおよびある特定の命令のためのあらゆるオーバーライドによって指示されるように64ビットレジスタ、32ビットレジスタ、16ビットレジスタ、または8ビットレジスタとしてアクセスされてもよい。ある実施例のレジスタフォーマットが以下で図7に関して説明される。レジスタファイル22内に含まれるレジスタは、LEAXレジスタ、LEBXレジスタ、LECXレジスタ、LEDXレジスタ、LEDIレジスタ、LESIレジスタ、LESPレジスタ、およびLEBPレジスタを含み得る。レジスタファイル22はさらにLEIPレジスタを含み得る。代替的には、実行コア14は、レジスタファイル22内のあらゆるレジスタがアーキテクトされたレジスタにマッピングされ得るレジスタ

10

20

30

40

50



リネームの形を採用してもよい。レジスタファイル 2 2 内のレジスタの数は、このような実施例については実現例によって異なり得る。

【 0 0 2 4 】

データキャッシュ 1 6 は、データを記憶するように構成された高速キャッシュメモリである。データキャッシュ 1 6 は、直接マッピング、セットアソシエーティブ、および完全にアソシエーティブな構成を含む、好適なあらゆるキャッシュ機構を採用し得る。データの取出または更新がデータキャッシュ 1 6 内でミスとなると、データキャッシュ 1 6 は外部インターフェイスユニット 1 8 と通信してデータキャッシュ 1 6 へとミッシングキャッシュラインを入れることもできる。加えて、データキャッシュ 1 6 がライトバックキャッシュポリシーを採用する場合には、データキャッシュ 1 6 から外に出される (cast out) 更新されるキャッシュラインが外部インターフェイスユニット 1 8 に伝達されてメモリにライトバックされ得る。データキャッシュ 1 6 は MMU 2 0 と通信してデータキャッシュ 1 6 に与えられる仮想アドレスのための物理アドレス変換を受取り得る。

10

【 0 0 2 5 】

外部インターフェイスユニット 1 8 は、プロセッサ 1 0 の外部のシステムの部分と通信を行なう。外部インターフェイスユニット 1 8 は、上述のような命令キャッシュ 1 2 およびデータキャッシュ 1 6 のためにキャッシュラインを伝達し、MMU 2 0 と通信を行ない得る。たとえば、外部インターフェイスユニット 1 8 は、MMU 2 0 に代わってセグメント記述子テーブルおよび / またはページングテーブルにアクセスし得る。

20

【 0 0 2 6 】

所望ならば、プロセッサ 1 0 は統合レベル (integrated level) 2 ( L 2 ) キャッシュを含み得ることが注目される。さらに、外部インターフェイスユニット 1 8 は、システムとの通信に加えてバックサイドキャッシュと通信するように構成され得る。

【 0 0 2 7 】

図 2 を参照して、3 2 / 6 4 モードのためのコードセグメント記述子 4 0 のある実施例のブロック図が示される。他の実施例も可能であり、企図される。図 2 の実施例では、コードセグメント記述子 4 0 は 8 バイトを含み、最下位 4 バイトの上方に最上位 4 バイトが例示される。最上位 4 バイトは最下位 4 バイトよりも数の上でより大きなアドレスに記憶される。4 バイトの各グループの最上位ビットは、図 2 ( および以下の図 3 ) でビット 3 1 として示され、最下位ビットはビット 0 として示される。( 図 2 および図 3 の両方において ) 4 バイト内の短い垂直の線は各々のビットを区切り、長い垂直の線もビットを区切るが、それはまたフィールドも区切る。

30

【 0 0 2 8 】

以下の図 3 で示される 3 2 ビットおよび 1 6 ビットコードセグメント記述子とは異なって、コードセグメント記述子 4 0 は基底アドレスまたはリミット (limit) を含まない。プロセッサ 1 0 は ( 3 2 ビットおよび 1 6 ビットモードで採用されるセグメント化されたりニアアドレススペースというよりはむしろ ) 3 2 / 6 4 モードのためにフラット (flat) 仮想アドレススペースを採用する。したがって、それ以外の場合には基底アドレスおよびリミットを記憶するであろうコードセグメント記述子 4 0 の部分は、セグメント記述子 4 0 内でリザーブされる。セグメンテーションを通して提供される仮想アドレスはここで「リニアアドレス」とも呼ばれ得ることが注目される。「仮想アドレス」という用語は、セグメント化されていないアーキテクチャ内で生成される他の仮想アドレスおよびリニアアドレスを含む、メモリをアドレス指定するために実際に用いられる物理アドレスへと変換メカニズムを通して変換されるすべてのアドレスを含む。

40

【 0 0 2 9 】

セグメント記述子 4 0 は、D ビット 4 2、( 3 2 / 6 4 モードコードセグメントのために 1 にセットされる ) L ビット 4 4、使用可能 (available) ビット ( A V L ) 4 6、現在の ( P ) ビット 4 8、記述子特権レベル ( D P L ) 5 0、およびタイプフィールド 5 2 を含む。以下の図 5 で示されるように、D ビット 4 2 と L ビット 4 4 とはプロセッサ 1 0 の動作モードを決定するために用いられる。A V L ビット 4 6 は、システムソフトウェア (た

50

例えば、動作システム)によって用いられることのために使用可能である。Pビット48が用いられてセグメントがメモリ内に存在するか否かが示される。Pビット48がセットされていると、セグメントは存在し、コードがセグメントから取出され得る。Pビット48がクリアであると、セグメントは存在せず、例外が生じて(たとえば、ディスク記憶デバイスから、またはネットワーク接続を通して)セグメントがメモリへとロードされる。DPLはセグメントの特権レベルを示す。プロセッサ10は、(DPLフィールド内で0から3として符号化され、かつレベル0が最も特権を与えられたレベルである)4つの特権レベルを採用する。ある特定の命令およびプロセッサリソース(たとえば、構成レジスタおよび制御レジスタ)は、より特権を与えられたレベルでのみ実行可能またはアクセス可能であり、より低い特権レベルでこれらの命令を実行すること、またはこれらのリソースにアクセスすることを試みることによって、結果として例外が生じる。コードセグメント40からの情報がCSセグメントレジスタにロードされると、DPLがプロセッサ10の現在の特権レベル(CPL)となる。タイプフィールド52はセグメントのタイプを符号化する。コードセグメントでは、タイプフィールド52の最上位ビット2ビットがセットされ得る(最上位ビットはシステムセグメントからコードまたはデータセグメントを区別し、第2の最上位ビットはデータセグメントからコードセグメントを区別する)。残りのビットはさらなるセグメントタイプ情報(たとえば、実行専用、実行および読出、または実行および読出専用、コンフォーミング、およびコードセグメントがアクセスされたか否か)を符号化し得る。

10

#### 【0030】

20

コードセグメント記述子内のいくつかの指示は、セットされた値およびクリアされた値が規定の意味を有するビットとして説明されるが、他の実施例は所望であれば反対の符号化を採用してもよく、多数のビットを用いてもよいことが注目される。したがって、たとえば、Dビット42とLビット44との各々は、上述のイネーブル指示の考察と同様に、所望であれば1つ以上のビットであり得る動作モード指示の例であり得る。

#### 【0031】

図3を参照して、32および16ビット互換モードのためのコードセグメント記述子54のある実施例のブロック図が示される。他の実施例も可能であり、企図される。図2の実施例と同様に、コードセグメント記述子54も8バイトを含み、最下位4バイトの上方に最上位4バイトが示される。

30

#### 【0032】

コードセグメント記述子54は、コードセグメント記述子40の上の説明と同様に、Dビット42、Lビット44、AVLビット46、Pビット48、DPL50、およびタイプフィールド52を含む。加えて、コードセグメント記述子54は、基底アドレスフィールド(参照番号56A、56B、および56C)、リミットフィールド(参照番号57Aおよび57B)、およびGビット58を含む。基底アドレスフィールドは、(LEIPレジスタ内に記憶される)ロジカル取出アドレスに加えられる基底アドレスを記憶してある命令のリニアアドレスを形成し、これは次に任意でページング変換メカニズムを通して物理アドレスに変換され得る。リミットフィールドは、セグメントのサイズを規定するセグメントリミットを記憶する。セグメントリミットよりも大きな論理アドレスのバイトにアクセスする試みは、認められず、例外を生じさせる。Gビット58はセグメントリミットフィールドのスケールリングを決定する。Gビット58がセットされると、リミットは4Kバイトページにスケールリングされる(たとえば、12の最下位0がリミットフィールド内のリミットに追加される)。Gビット58がクリアならば、リミットはそのまま用いられる。

40

#### 【0033】

32/64モードが制御レジスタ26内のLMEビットを介してイネーブルにされていない時の32および16ビットモードのためのコードセグメント記述子は、Lビットがリザーブされていて0であるように規定されている以外は、コードセグメント記述子54と同様のものであり得ることが注目される。ある実施例に従った32ビットモードおよび16

50

ビットモード（LMEビットがセットされた互換モードと、LMEビットがクリアにされたモードとの両者）では、データセグメントも用いられることがさらに注目される。データセグメント記述子は、Dビット42がセグメントの上限を指示するように規定されているか、または（スタックセグメントのための）デフォルトスタックサイズを定めるように規定されていること以外は、コードセグメント記述子54と同様のものであり得る。

#### 【0034】

次に図4を参照して、制御レジスタ26内のLMEビットと、32/64モード、ならびに32ビットモードおよび16ビットモードを実現する高度な柔軟性を可能にするための互換モードとの例示的な用途を例示する図が示される。ボックス60はLMEビットがセットされているときの例示的な動作を示し、ボックス62はLMEビットがクリアであるときの例示的な動作を示す。

#### 【0035】

ボックス60で示されるように、LMEビットがセットされているときにサポートされる互換モードは、64ビットオペレーティングシステム（つまり、32ビットを超える仮想アドレススペースおよび物理アドレススペース、および/または64ビットのデータオペランドを利用するように設計されるオペレーティングシステム）が32ビットアプリケーションプログラム（つまり、32ビットのオペランドサイズおよびアドレスサイズを用いて書込まれるアプリケーションプログラム）で動作することを可能にし得る。オペレーティングシステムのためのコードセグメントは、図2で示される32/64モードコードセグメント記述子40によって規定され得るため、Lビットがセットされ得る。したがって、オペレーティングシステムは、（たとえば、セグメント記述子テーブルおよびページング変換テーブルを含む）オペレーティングシステムが維持するデータ構造およびオペレーティングシステムコードのために拡張された仮想アドレススペースおよび物理アドレススペースを利用することができる。オペレーティングシステムはまた、デフォルト32ビットオペランドサイズをオーバーライドする命令符号化を用いて32/64モードで規定される64ビットデータタイプを用いることもできる。さらに、オペレーティングシステムは、セグメント記述子テーブル内で1つ以上の32ビット互換モードセグメント記述子（クリアにされたLビット、セットされたDビット、たとえば、図2で示されるセグメント記述子54）を確立し、さらには互換モードセグメントのうちの1つへと分岐することによって、32ビットアプリケーションプログラムを実行することもできる。同様に、オペレーティングシステムは、セグメント記述子テーブル内で1つ以上の16ビット互換モードセグメント記述子（クリアにされたLビット、クリアにされたDビット、たとえば、図2で示されるセグメント記述子54）を確立させ、さらには互換モードセグメントのうちの1つへと分岐することによって、16ビットアプリケーションプログラムを実行することもできる。したがって、64ビットオペレーティングシステムは、互換モードで既存の32ビットアプリケーションプログラムおよび16ビットアプリケーションプログラムを実行するための能力を保持することができる。ある特定のアプリケーションプログラムは、拡張された能力がそのプログラムに望まれると32/64モードに移され得るか、または32ビットまたは16ビットのままであり得る。

#### 【0036】

プロセッサ10が32ビットアプリケーションプログラムを実行している間、プロセッサ10の動作モードは32ビットである。したがって、アプリケーションプログラムは一般に、それが（たとえば、オペレーティングシステムも32ビットオペレーティングシステムである時）LMEビットがクリアな状態で32ビットモードで実行されるのと同じ態様で、実行され得る。しかし、アプリケーションプログラムは、オペレーティングシステムサービスを呼出し、例外を経験するか、または終了し得る。これらの事例ごとに、プロセッサ10は（図4の矢印64で示されるように）オペレーティングシステムコードの実行に戻り得る。オペレーティングシステムコードは32/64モードで動作するため、オペレーティングシステムサービスルーチン、例外ハンドラ等のアドレスは32ビットを超え得る。したがって、プロセッサ10は、オペレーティングシステムコードに戻る前に32

10

20

30

40

50

ビットよりも大きなアドレスを生成する必要があり得る。LMEビットは、現在の動作モードがたとえ32ビットであったとしてもオペレーティングシステムは32/64モードで動作しているかもしれないという表示をプロセッサ10に提供し、このようにして、プロセッサ10は、オペレーティングシステム呼出および例外のためにより大きなアドレススペースを提供し得る。

#### 【0037】

ある実施例では、割込セグメント記述子テーブル内に記憶される割込セグメント記述子を用いて、例外が処理される。LMEビットがセットされていると、割込セグメント記述子は、例外を処理するオペレーティングシステムルーチンの64ビットアドレスを含む16バイトエントリであり得る。LMEビットがクリアであると、割込セグメント記述子は、32ビットアドレスを含む8バイトエントリであり得る。したがって、プロセッサ10はLME指示に応答して割込記述子テーブルにアクセスする（つまり、LMEビットがセットされていると16バイトエントリを読み出し、LMEビットがクリアであると8バイトエントリを読み出す）。したがって、例外は、たとえばアプリケーションプログラムが32ビット互換モードで実行されていても、64ビットオペレーティングシステムによって処理され得る。さらに、プロセッサ10は、LMEビットがクリアならば32ビット（または16ビット）オペレーティングシステムをサポートする。

#### 【0038】

同様に、プロセッサ10内の呼出メカニズムは、LMEビットの状態に基づいて異なった態様で動作し得る。オペレーティングシステムは典型的にはアプリケーションプログラムよりもより高い特権レベルで実行されるため、アプリケーションプログラムからオペレーティングシステムへの転送(transfers)は、慎重に制御されてアプリケーションプログラムは許可されたオペレーティングシステムルーチンの実行のみ可能であることが確実にされる。より一般的には、特権レベルの変化は慎重に制御される。ある実施例では、プロセッサ10は、オペレーティングシステム呼出を行なうために少なくとも2つのメカニズムをサポートし得る。1つの方法は、（以下でより詳細に説明される）セグメント記述子テーブル内の呼出ゲートを通してのものであり得る。別の方法は、プロセッサ10がサポートするSYSCALL命令であり得るが、これはモデル専用レジスタをオペレーティングシステムルーチンのアドレスのソースとして用いる。モデル専用レジスタの更新は特権を与えられた動作であり、したがって、より高い特権レベルで実行されているコード（たとえば、オペレーティングシステムコード）のみが、SYSCALL命令によって用いられるモデル専用レジスタ内にアドレスを確立することができる。SYSCALL方法では、第2のモデル専用レジスタが、オペレーティングシステムルーチンのアドレスの最上位32ビットを記憶するように規定され得る。したがって、LMEビットがセットされていると、アドレスは2つのモデル専用レジスタから読み出され得る。LMEビットがクリアであると、アドレスは最下位32ビットを記憶するモデル専用レジスタから読み出され得る。代替的には、SYSCALL命令が用いるモデル専用レジスタは64ビットに拡張されてもよく、アドレスは、LMEビットの状態に基づいて32ビット（モデル専用レジスタの最下位32ビット）または64ビットであり得る。

#### 【0039】

上述のように、LMEビットをセットすることによって、オペレーティングシステムは64ビットであり、かつ1つ以上のアプリケーションプログラムは64ビットではない（たとえば、図示されるように32ビットまたは上の説明と同様の様態で動作する16ビットである）システムでプロセッサ10が動作することが可能となり得る。加えて、ボックス62で示されるように、LMEビットをクリアにすることによって、x86アーキテクチャと互換性がある32ビットまたは16ビットモードでプロセッサ10が動作することが可能となり得る。上述のように、例外およびオペレーティングシステム呼出を処理するためのメカニズムは、セットされたまたはクリアなLMEビットを処理するように設計され、したがって、たとえばプロセッサ10が32/64モードで動作可能であっても、32ビットおよび16ビットモードは変更されずに動作し得る。さらに、LMEビットがクリア

なときに  $\times 86$  と互換性のある 16 ビットおよび 32 ビットモードを提供することによって（さらには、これらのモード内にリザーブされる L ビットを無視することによって）、プロセッサ 10 は、L ビットが 32 / 64 モード以外の他のいくつかの目的のために規定されるシステムで動作し、LME ビットがセットされると依然として 32 / 64 モードをサポートし得る。したがって、32 ビットオペレーティングシステムおよび 32 ビットまたは 16 ビットアプリケーションプログラムを採用するシステムは、プロセッサ 10 を採用することができる。続いて、システムは、プロセッサ 10 を変える必要なしに 64 ビットオペレーティングシステムへとアップグレードされ得る。

#### 【0040】

図 4 で例示されていないものは、LME ビットがセットされた状態で動作する 64 ビットオペレーティングシステムおよび 64 ビットアプリケーションプログラムである。64 ビットオペレーティングシステムおよび 32 ビットアプリケーションプログラムのために上で説明されたオペレーティングシステムルーチンの呼出のためのメカニズムは、64 ビットアプリケーションプログラムにも等しく当てはまり得る。加えて、（以下でより詳細に説明されるように）64 ビットオフセットをサポートする呼出ゲートがサポートされる。

#### 【0041】

次に図 5 を参照して、プロセッサ 10 のある実施例に従った、LME ビット、コードセグメント記述子内の L ビット、およびコードセグメント記述子内の D ビットの状態と、プロセッサ 10 の対応する動作モードとを例示する表 70 が示される。他の実施例も可能であり、企図される。表 70 が示すように、LME ビットがクリアならば、L ビットはリザーブされる（0 と規定される）。しかし、プロセッサ 10 は、LME ビットがクリアならば、L ビットをドントケアとして扱い得る。このようにして、LME ビットがクリアならば、 $\times 86$  と互換性のある 16 ビットおよび 32 ビットモードがプロセッサ 10 によって提供され得る。LME ビットがセットされていてコードセグメント内の L ビットがクリアならば、プロセッサ 10 によって互換動作モードが確立され、D ビットが 16 ビットまたは 32 ビットモードを選択する。LME ビットおよび L ビットがセットされていて D ビットがクリアならば、プロセッサ 10 のために 32 / 64 モードが選択される。最後に、LME ビット、L ビット、および D ビットがすべてセットされているならば選択されるであろうモードがリザーブされる。

#### 【0042】

上で言及され、以下の図 6 で例示されるように、32 / 64 動作モードは（実現例に依存するが最大 64 ビットの）32 ビットを超えるデフォルトアドレスサイズと、32 ビットのデフォルトオペランドサイズとを含む。32 ビットのデフォルトオペランドサイズは、ある特定の命令の符号化を介して 64 ビットへとオーバーライドされてもよい。プログラムが行なうデータ操作の多くにとって 32 ビットが十分であるプログラムのために平均命令長を最小にするために、32 ビットのデフォルトオペランドサイズが選択される（なぜならば、64 ビットへとオーバーライドすることは命令符号化に命令プレフィックスを含むことを伴い、これによって命令長が増大させられ得るためである）。（現在存在するプログラムのうちのかなりの数であり得る）このようなプログラムでは、64 ビットオペランドサイズへと移ることによって、プログラムが達成する実行性能が実際に減じられるおそれがある（つまり、実行時間が増大する）。この減少は、64 ビット値が記憶されるときにプログラムが用いるデータ構造のメモリサイズの倍増(doubling)にある程度起因し得る。32 ビットが十分ならば、これらのデータ構造は 32 ビット値を記憶する。したがって、データ構造がアクセスされるときにアクセスされるバイトの数は、32 ビット値が十分であり得るときに 64 ビット値が用いられると増大し、増大したメモリ帯域幅（および各値によって占有される増大したキャッシュスペース）によって、実行時間が増大するおそれがある。したがって、デフォルトオペランドサイズとして 32 ビットが選択され、ある特定の命令の符号化を介してデフォルトがオーバーライドされ得る。

#### 【0043】

次に図 6 を参照して、ある特定の命令のために動作モードをオーバーライドするための命

10

20

30

40

50

令プレフィックスの用途のある実施例を例示する表 7 2 が示される。他の実施例も可能であり、企図される。実行コア 1 4 は、表 7 2 に従ってある特定の命令のためにアドレスサイズおよびオペランドサイズを決定する。特に図 6 で示される実施例では、命令プレフィックスバイト（アドレスサイズオーバーライドプレフィックスバイト）が用いられてデフォルトアドレスサイズがオーバーライドされ、別の命令プレフィックスバイト（オペランドサイズオーバーライドプレフィックスバイト）が用いられてデフォルトオペランドサイズがオーバーライドされ得る。アドレスサイズオーバーライドプレフィックスバイトは（16 進法では）6 7 として符号化され、オペランドサイズオーバーライドプレフィックスバイトは（16 進法では）6 6 として符号化される。ある特定の命令でのオーバーライドプレフィックスの数によって、表の列が形成される。表の行は、動作モードおよび対応する列内のオーバーライドプレフィックスの数に基づいて、ある特定の命令のオペランドサイズおよびアドレスサイズを示す。オーバーライドプレフィックスの数は、対応するタイプのオーバーライドプレフィックスの数を指す（たとえば、アドレスサイズの行は、アドレスサイズオーバーライドプレフィックスの数に基づいたアドレスサイズであり、オペランドサイズの行は、オペランドサイズオーバーライドプレフィックスの数に基づいたオペランドサイズである）。

#### 【 0 0 4 4 】

オーバーライドプレフィックスの数で「0」とラベル付けされる列は、各動作モードのためのデフォルトオペランドサイズおよびアドレスサイズを示す。32 ビットモードの行および 16 ビットモードの行は、互換モード（LME セット）と標準モード（LME クリア）との両者を指すことが注目される。さらに、デフォルトアドレスサイズは 32 / 64 モードでは 64 ビットであるが、アドレスビットの実際の数、上述のように実現例に依存したものであり得る。

#### 【 0 0 4 5 】

表 7 2 で示されるように、32 / 64 ビットモード内に 1 つのアドレスサイズオーバーライドプレフィックスを含むことによって、アドレスサイズが 64 ビット（所与の実現では 64 ビットよりも少ないものであり得るが、32 ビットよりは大きい）から 32 ビットへと変化する。加えて、32 / 64 ビットモード内に 1 つのオペランドサイズオーバーライドプレフィックスを含むことによって、オペランドサイズが 32 ビットから 64 ビットへと変化する。（たとえば、「C」プログラミング言語において短整数データ型をサポートするために）16 ビットオペランドにも備えることが所望であり得る。したがって、32 / 64 モード内に 2 つのオペランドサイズオーバーライドプレフィックスを含むことによって、16 ビットのオペランドサイズが選択される。2 つよりも多いオペランドサイズオーバーライドプレフィックスを含むことによって結果として、2 つのオペランドサイズオーバーライドプレフィックスを含むときと同じオペランドサイズが得られる。同様に、1 つよりも多いアドレスサイズオーバーライドプレフィックスを含むことによって結果として、1 つのアドレスサイズオーバーライドプレフィックスを含むときと同じアドレスサイズが得られる。

#### 【 0 0 4 6 】

32 ビットモードでは、1 つのオーバーライドプレフィックスを含むことによって、デフォルト 32 ビットサイズが 16 ビットへと切換えられ、1 つよりも多いオーバーライドプレフィックスを含むことは、1 つのオーバーライドプレフィックスを含むことと同じ効果を有する。同様に、16 ビットモードでは、1 つのオーバーライドプレフィックスを含むことによって、デフォルト 16 ビットサイズが 32 ビットに切換えられ、1 つよりも多いオーバーライドプレフィックスを含むことは、1 つのオーバーライドプレフィックスを含むことと同じ効果を有する。

#### 【 0 0 4 7 】

図 7 を参照して、LEAX レジスタ 7 4 のある実施例を例示する図が示される。レジスタファイル 2 2 内の他のレジスタも同様であり得る。他の実施例も可能であり、企図される。図 7 の実施例では、レジスタ 7 4 は 64 ビットを含み、最上位ビットはビット 63 とし

10

20

30

40

50

てラベル付けされ、最下位ビットはビット 0 としてラベル付けされる。図 7 は、(A レジスタがオペランドとして選択された場合) 命令のオペランドサイズに基づいてアクセスされる LEAX レジスタの部分を示す。より具体的には、オペランドサイズが 64 ビットならば、(図 7 で「LEAX」とラベル付けされたブレース(brace)によって示されるように) レジスタ 74 全体がアクセスされる。オペランドサイズが 32 ビットならば、(図 7 で「EAX」とラベル付けされたブレースによって示されるように) レジスタ 74 のビット 31 : 0 がアクセスされる。オペランドサイズが 16 ビットならば、(図 7 で「AX」とラベル付けされたブレースによって示されるように) レジスタのビット 16 : 0 がアクセスされる。上述のオペランドサイズは、動作モードおよびオーバーライドプレフィックスのいずれかを含むことに基づいて選択され得る。しかし、8 ビットレジスタ(図 7 の AH または AL) にアクセスするある特定の命令演算コードが規定される。

10

#### 【0048】

次に図 8 を参照して、グローバル記述子テーブル 80 およびローカル記述子テーブル 82 のある実施例を例示するブロック図が示される。他の実施例も可能であり、企図される。図 8 で示され、かつ上で言及されるように、グローバル記述子テーブル 80 の基底アドレスは GDT R32 によって提供され、ローカル記述子テーブル 82 の基底アドレスは LDT R30 によって提供される。したがって、仮想アドレススペース内にグローバル記述子テーブル 80 とローカル記述子テーブル 82 とを恣意的に置くことをサポートするために、GDT R32 と LDT R30 とは 64 ビット基底アドレスを記憶し得る。LME ビットがクリアならば、基底アドレスの最下位 32 ビットが用いられて記述子テーブルが位置付け(locate)られ得る。

20

#### 【0049】

グローバル記述子テーブル 80 とローカル記述子テーブル 82 との両者は、種々の種類のセグメント記述子を記憶するように構成される。たとえば、32 / 64 モードコードセグメント記述子 84、86、および 90 と、互換モード記述子 92 および 94 とが図 8 で示される。記述子 84 - 94 の各々は対応する記述子テーブル内でエントリを占有し、ここではエントリは 1 つのセグメント記述子(たとえば、図 2 および図 3 で示される実施例では 8 バイト)を記憶することができる。グローバル記述子テーブル 80 内の別の種類の記述子はローカル記述子テーブル記述子 96 であり、これは、ローカル記述子テーブル 82 のためにシステムセグメントを規定し、LDT R30 内に記憶される基底アドレスを提供する。LDT R30 は、グローバル記述子テーブル 80 内に記述子 96 を位置付けるセグメントセレクタをオペランドとして有する LLD T 命令を用いて初期設定される。グローバル記述子テーブル 80 は、所望ならば、異なったローカル記述子テーブルを位置付ける多数の LDT 記述子を記憶し得る。LME ビットがセットされていると LDT 記述子 96 は 64 ビットオフセットを記憶し得るため、LDT 記述子 96 はグローバル記述子テーブル 80 内に 2 つのエントリを占有し得る。LME ビットがクリアであると、LDT 記述子 96 はグローバル記述子テーブル 80 内に単一のエントリを占有し得る。同様に、各々のタスクは、記述子テーブル 80 および 82 のうちの 1 つの中にタスク状態セグメント(TSS)記述子を有してタスクに関連するある特定の情報を記憶し得る。したがって、TSS 記述子は 2 つのエントリを占有して TSS 情報が 64 ビットアドレススペース内のどこにでも記憶されることを可能にし得る。

30

40

#### 【0050】

ローカル記述子テーブルおよびグローバル記述子テーブルはまた、呼出ゲート記述子を記憶することもできる。たとえば、図 8 は呼出ゲート記述子 100、102、および 104 を示す。呼出ゲート記述子は、64 ビットオフセットもサポートし、したがって、対応する記述子テーブル内で 2 つのエントリを占有し得る。例示的な 32 / 64 呼出ゲート記述子が以下の図 9 で示される。

#### 【0051】

セグメント記述子テーブル 80 および 82 を 8 バイトで維持し、かつ 64 ビットオフセットを含む記述子のために 2 つのエントリを用いることによって、16 ビットモードおよび

50

3 2 ビットモードのための記述子は、6 4 ビットオフセットを含む記述子と同じテーブル内に記憶され得る。したがって、互換モードで動作するアプリケーションは、6 4 ビットオペレーティングシステムと同じセグメント記述子テーブル内で適切な記述子を有することができる。

#### 【 0 0 5 2 】

一般に、呼出ゲートが用いられてより小さい特権レベルを有するコードセグメントとより大きい特権レベルを有するコードセグメント（たとえば、オペレーティングシステムルーチンを呼出すアプリケーションプログラム）との間の遷移が管理される。より少ない特権を与えられたコードは、呼出または、ターゲットとしてセグメントセクタ（および、この事例では無視されるが、セグメントへのオフセット）を特定する他の分岐命令を含む。セグメントセクタは、記述子テーブル内の呼出ゲート記述子を識別し、これは、より大きな特権レベルコードを実行するのに必要とされる最小の特権レベルを含む。プロセッサ 1 0 が呼出または他の分岐命令を実行するとき、プロセッサ 1 0 はセグメントセクタで記述子テーブルに索引をつけ、呼出ゲートを位置付ける。プロセッサ 1 0 の現在の特権レベルと、（セグメントセクタの一部であり、特権検査目的のために現在の特権レベルを下げるために用いられ得る）リクエスタ(requestor)特権レベルとの両者が十分な特権を反映していると（たとえば、特権レベルは呼出ゲート記述子内の最小特権レベルよりも数の上において少ないかまたはそれと等しいと）、呼出が進み得る。呼出ゲート記述子は、ターゲットセグメント（より大きな特権レベルを有するコードセグメント）のためのセグメントセクタと、コード取出がそこで開始されるターゲットセグメント内のオフセットとを含む。プロセッサ 1 0 は、呼出ゲート記述子からセグメントセクタおよびオフセットを抽出し、ターゲットセグメント記述子を読み出してより大きな特権レベルを有するコードの取出を開始する。一方で、現在の特権レベルまたはリクエスタ特権レベルのいずれかが呼出ゲート記述子内の最小特権レベルよりも小さい特権レベルであるならば（たとえば、現在の特権レベルまたはリクエスタ特権レベルのいずれかが最小特権レベルよりも数の上で大きいならば）、プロセッサ 1 0 は、呼出ゲート記述子にアクセスした後、かつターゲット記述子にはアクセスすることなしに、例外を知らせる。したがって、より大きな特権レベルで実行されているコードへのアクセスは慎重に制御される。

#### 【 0 0 5 3 】

上述のように、呼出ゲート記述子は、ターゲットセグメントセクタおよびセグメント内のオフセットを含む。ターゲットセグメント記述子への参照は、呼出ゲート記述子から別の記述子への矢印として図 8 で例示される。たとえば、呼出ゲート記述子 1 0 0 はモード記述子 9 0 を参照し、呼出ゲート記述子 1 0 2 は 3 2 / 6 4 モード記述子 8 6 を参照し、呼出ゲート記述子 1 0 4 は 3 2 / 6 4 モード記述子 8 4 を参照する。図 8 で示されるように、呼出ゲート記述子は両方の記述子テーブル内に記憶されてもよく、他方のテーブル内または同じテーブル内の記述子を参照し得る。さらに、呼出ゲート記述子は、3 2 / 6 4 モード記述子または互換モード記述子のいずれかを参照し得る。

#### 【 0 0 5 4 】

一般に、プロセッサ 1 0 がセグメントセクタを用いて記述子テーブルのうちの 1 つから記述子を読み出すと、1 つの記述子テーブルエントリが読み出される。しかし、L M E ビットがセットされていて、かつプロセッサ 1 0 によってエントリが呼出ゲート記述子、L D T 記述子、または T S S 記述子であることが検出されると、プロセッサ 1 0 はテーブル内の次に続くエントリを読み出して記述子の残りを得る。したがって、呼出ゲート記述子、L D T 記述子、および T S S 記述子は、テーブルエントリのサイズを再定義することなしに、さらには 1 つのエントリを占有する記述子のためにテーブルはどのように管理されるのかを再定義することなしに、異なるサイズの互換モード記述子（または標準モード記述子）とともにテーブル内で共存し得る。さらに、T S S 記述子、L D T 記述子、および呼出ゲート記述子の第 2 の部分はセグメント記述子としてアクセスされ得るため、以下の図 9 で示されるように、記述子が記述子テーブルへと記憶されると、第 2 の部分内での記述子のタイプフィールドであり得る記述子の部分が無効タイプにセットされる。代替的には、記



述子テーブル読出が行なわれるたびに、プロセッサ 10 は 2 つの連続するエントリを記述子テーブルから読出すこともでき、第 1 のエントリが呼出ゲート、L D T 記述子タイプ、または T S S 記述子タイプであると第 2 のエントリが用いられ得る。

#### 【 0 0 5 5 】

いずれかの動作モード ( 3 2 / 6 4 モード、3 2 ビット互換モード、または 1 6 ビット互換モード ) で動作しているコードは、L M E ビットがセットされていると呼出ゲート記述子を参照し得ることが注目される。したがって、3 2 ビットまたは 1 6 ビットアプリケーションは、たとえルーチンのアドレスが 3 2 ビットまたは 1 6 ビットアドレススペースの外にあったとしても、呼出ゲートメカニズムを用いてオペレーティングシステムルーチンを呼出すことができる。加えて、呼出ゲート記述子は、あらゆる動作モードを有するコードセグメントを参照することができる。オペレーティングシステムは、( 3 2 ビットターゲットセグメントのために ) 呼出ゲート内のオフセットの最上位 3 2 ビットが 0 であるか、または ( 1 6 ビットターゲットセグメントのために ) 呼出ゲート内のオフセットの最上位 4 8 ビットが 0 であることを保証し得る。

#### 【 0 0 5 6 】

図 9 を参照して、呼出ゲート記述子 1 2 0 のある実施例のブロック図が示される。他の実施例も可能であり、企図される。図 2 および図 3 と同様に、最下位バイトの上方に最上位バイトが示される。4 バイトの各グループの最上位ビットがビット 3 1 として示され、最下位ビットがビット 0 として示される。4 バイト内の短い垂直の線は各々のビットを区切り、長い垂直の線もビットを区切るが、それはまたフィールドも区切る。上述のように、呼出ゲート記述子は記述子テーブル内で 2 つのエントリを占有する。図 9 の水平方向の破線によって、呼出ゲート記述子 1 2 0 は ( 線の上の ) 上部と ( 線の下 ) 下部とに分割される。下部は、呼出ゲートのセグメントセクタによって索引付けされるエントリ内に記憶され、上部は次に続くエントリ内に記憶される。

#### 【 0 0 5 7 】

呼出ゲート記述子 1 2 0 は、ターゲットセグメントセクタ ( フィールド 1 2 2 )、オフセット ( フィールド 1 2 4 A、1 2 4 B、および 1 2 4 C )、現在の ( P ) ビット 1 2 6、記述子特権レベル ( D P L ) 1 2 8、タイプフィールド 1 3 0、および擬似タイプフィールド 1 3 2 を含む。P ビットは上述の P ビット 4 8 と同様のものである。ターゲットセグメントセクタは、( より大きな特権レベルを有する ) ターゲットセグメント記述子が記憶される記述子テーブルのうちの 1 つのエントリを識別する。オフセットは、コード取出が開始されるアドレスを識別する。3 2 / 6 4 モードでは、コードセグメントは基底アドレスを有さず、さらにはフラットリニアアドレス指定が用いられるため、オフセットはコード取出が始まるアドレスである。他のモードでは、オフセットはターゲットセグメント記述子が規定するセグメントベースに加えられてコード取出が始まるアドレスが生成される。上述のように、オフセットはこの実施例では 6 4 ビットを含み得る。

#### 【 0 0 5 8 】

D P L 1 2 8 は、( 現在の特権レベルおよび要求された ( requested ) 特権レベルの両方において ) 呼出ルーチンが有さなければならない最小特権レベルを記憶し、これは呼出ゲートをうまく通り抜け、ターゲットセグメント記述子内で特定される特権レベルにおいて呼出されたルーチンを実行し得る。

#### 【 0 0 5 9 】

タイプフィールド 1 3 0 は呼出ゲート記述子タイプにコーディングされる。ある実施例では、このタイプは、x 8 6 アーキテクチャ内で規定される 3 2 ビット呼出ゲートタイプとしてコーディングされる。代わりに、他の符号化が用いられてもよい。最後に、擬似タイプフィールド 1 3 2 が無効タイプ ( たとえば、0 ) にコーディングされて呼出ゲート記述子 1 2 0 の上半分を記憶するセグメントテーブルエントリを識別するセグメントセクタが与えられると ( presented )、プロセッサ 10 によって例外が知らされることが保証される。

#### 【 0 0 6 0 】

10

20

30

40

50

L D T 記述子 9 6 の下半分は 3 2 ビット L D T 記述子と同様のものであり得ることと、L D T 記述子 9 6 の上半分は呼出ゲート記述子 1 2 0 の上半分と同様のものであり得ることとが注目される。

#### 【 0 0 6 1 】

次に図 1 0 を参照して、プロセッサ 1 0 が実行する命令のための命令フォーマット 1 4 0 のブロック図が示される。他の実施例も可能であり、企図される。図 1 0 の実施例では、命令フォーマット 1 4 0 は、プレフィックスフィールド 1 4 2、演算コードフィールド 1 4 4、mod R / M (レジスタ / メモリ) フィールド 1 4 6、S I B (スケールインデックススペース) フィールド 1 4 8、変位フィールド 1 5 0、および即値フィールド 1 5 2 を含む。演算コードフィールド 1 4 4 以外の各フィールドは任意である。したがって、命令フォーマット 1 4 0 によって、可変長命令が規定され得る。

10

#### 【 0 0 6 2 】

プレフィックスフィールド 1 4 2 は、命令のためのいかなる命令プレフィックスのためにも用いられる。上述のように、オペランドサイズオーバーライドプレフィックスおよびアドレスサイズオーバーライドプレフィックスはある命令へと符号化されてプロセッサ 1 0 の動作モードをオーバーライドし得る。これらのオーバーライドプレフィックスがプレフィックスフィールド 1 4 2 内に含まれる。上述のように、オペランドサイズオーバーライドプレフィックスおよびアドレスサイズオーバーライドプレフィックスの各々は、バイト単位で (by bytes) プレフィックスフィールド 1 4 2 内に含まれ得る。

#### 【 0 0 6 3 】

演算コードフィールド 1 4 4 は、命令の演算コード (つまり、命令セット内のどの命令が実行されているのか) を含む。いくつかの命令では、オペランドは演算コードフィールド 1 4 4 内で特定され得る。他の命令では、演算コードの一部が mod R / M フィールド 1 4 6 内に含まれ得る。さらに、ある特定の演算コードは、オペランドとして 8 ビットまたは 1 6 ビットレジスタを特定する。したがって、演算コード符号化はまた、プロセッサ 1 0 の動作モードによって示されるデフォルトをオーバーライドするように働き得る。

20

#### 【 0 0 6 4 】

Mod R / M フィールド 1 4 6 および S I B フィールド 1 4 8 は、命令のオペランドを示す。変位フィールド 1 5 0 はいかなる変位情報をも含み、即値フィールド 1 5 2 は即値オペランドを含む。

30

#### 【 0 0 6 5 】

### コンピュータシステム

図 1 1 を参照して、バスブリッジ 2 0 2 を通して種々のシステム構成要素に結合されるプロセッサ 1 0 を含むコンピュータシステム 2 0 0 のある実施例のブロック図が示される。他の実施例も可能であり、企図される。示されるシステムでは、メモリバス 2 0 6 を通してメインメモリ 2 0 4 がバスブリッジ 2 0 2 に結合され、A G P バス 2 1 0 を通してグラフィックスコントローラ 2 0 8 がバスブリッジ 2 0 2 に結合される。最後に、P C I バス 2 1 4 を通して複数の P C I デバイス 2 1 2 A - 2 1 2 B がバスブリッジ 2 0 2 に結合される。E I S A / I S A バス 2 2 0 を通した 1 つ以上の E I S A または I S A デバイス 2 1 8 への電氣的インターフェイスに対応する (accomodate) ように、2 次的なバスブリッジ 2 1 6 がさらに設けられ得る。プロセッサ 1 0 は、C P U バス 2 2 4 を通してバスブリッジ 2 0 2 に結合され、任意の L 2 キャッシュ 2 2 8 にも結合される。C P U バス 2 2 4 と L 2 キャッシュ 2 2 8 に対するインターフェイスとは共に、外部インターフェイスユニット 1 8 が結合し得る外部インタフェースを含み得る。

40

#### 【 0 0 6 6 】

バスブリッジ 2 0 2 は、プロセッサ 1 0、メインメモリ 2 0 4、グラフィックスコントローラ 2 0 8、および P C I バス 2 1 4 に接続されるデバイスの間のインターフェイスを提供する。バスブリッジ 2 0 2 に接続されるデバイスのうちの 1 つからある動作が受取られると、バスブリッジ 2 0 2 は動作のターゲット (たとえば、ある特定のデバイスまたは、P C I バス 2 1 4 の場合には、ターゲットは P C I バス 2 1 4 上にあること) を識別する

50

。バスブリッジ202は動作をターゲットのデバイスへと経路付ける。バスブリッジ202は一般に、ソースデバイスまたはバスが用いるプロトコルからターゲットデバイスまたはバスが用いるプロトコルへと動作を変換する。

【0067】

ISA/EISAバスに対するインターフェイスをPCIバス214に提供することに加えて、所望ならば、2次的なバスブリッジ216はさらに付加的な機能を組込んでもよい。2次的なバスブリッジ216の外側にあるか、またはそれと一体化されている入力/出力コントローラ(図示せず)もコンピュータシステム200内に含まれてもよく、所望ならば、キーボードおよびマウス222、ならびに種々のシリアルポートおよびパラレルポートに動作サポートを提供し得る。他の実施例では、外部キャッシュユニット(図示せず)がさらにプロセッサ10とバスブリッジ202との間のCPUバス224に結合され得る。代替的には、外部キャッシュはバスブリッジ202に結合されてもよく、外部キャッシュのためのキャッシュ制御ロジックはバスブリッジ202と一体化され得る。L2キャッシュ228がさらに、プロセッサ10に対する後方構成で示される。L2キャッシュ228は、プロセッサ10から分離されているてもよく、プロセッサ10を備えるカートリッジ(たとえば、スロット1またはスロットA)と一体化されているてもよく、またはプロセッサ10を備える半導体基板とさえ一体化されているてもよいことが注目される。

10

【0068】

メインメモリ204は、アプリケーションプログラムが記憶され、さらにはそこからプロセッサ10が主に実行されるメモリである。好適なメインメモリ204はDRAM(ダイナミックランダムアクセスメモリ)を含む。たとえば、SDRAM(同期DRAM)またはランバスDRAM(RDRAM)の複数のバンクも好適であり得る。

20

【0069】

PCIデバイス212A-212Bは、たとえば、ネットワークインターフェイスカード、ビデオアクセラレータ、オーディオカード、ハードディスクドライブまたはハードドライブコントローラ、フロッピー(R)ディスクドライブまたはフロッピー(R)ドライブコントローラ、SCSI(小型コンピュータシステムインターフェイス)アダプタ、および電話カード等の種々の周辺デバイスを例証する。同様に、ISAデバイス218は、モデム、サウンドカード、ならびにGPBまたはフィールドバスインターフェイスカード等の種々のデータ収集カード等の種々の種類の周辺デバイスを例証する。

30

【0070】

グラフィックスコントローラ208が設けられてディスプレイ226上のテキストおよび画像のレンダリングが制御される。グラフィックスコントローラ208は、メインメモリ204へと、さらにはそこから効果的にシフトされ得る三次元データ構造をレンダリングするような、当該技術分野で一般に公知の典型的なグラフィックスアクセラレータを具体化し得る。したがって、グラフィックスコントローラ208は、バスブリッジ202内のターゲットインターフェイスへのアクセスを要求し、かつそれを受取ってメインメモリ204へのアクセスを得ることができるという点で、AGPバス210のマスタであり得る。専用グラフィックスバスは、メインメモリ204からのデータの迅速な検索に対応する。ある特定の動作では、グラフィックスコントローラ208はさらに、AGPバス210上でPCIプロトコルトランザクションを生成するように構成され得る。したがって、バスブリッジ202のAGPインターフェイスは、AGPプロトコルトランザクションならびにPCIプロトコルターゲットとイニシエータランザクションとの両者をサポートするための機能を含む。ディスプレイ226は、画像またはテキストが示され得るすべての電子ディスプレイである。好適なディスプレイ226は、陰極線管("CRT")、液晶ディスプレイ("LCD")等を含む。

40

【0071】

AGP、PCI、およびISAまたはEISAバスが上の説明で例として用いられてきたが、所望であればいかなるバスアーキテクチャも代わりになり得ることが注目される。コンピュータシステム200は、追加のプロセッサ(たとえば、コンピュータシステム20

50

0の任意の構成要素として示されるプロセッサ10a)を含む多重処理コンピュータシステムであってもよいことがさらに注目される。プロセッサ10aはプロセッサ10と同様のものであり得る。より具体的には、プロセッサ10aはプロセッサ10の同一コピーでもあり得る。プロセッサ10aは、(図11で示されるように)独立したバスを介してバスブリッジ202に接続されてもよく、またはプロセッサ10とともにCPUバス224を共有してもよい。さらに、プロセッサ10aは、L2キャッシュ228と同様の任意のL2キャッシュ228aに結合され得る。

#### 【0072】

図12を参照して、コンピュータシステム300の別の実施例が示される。他の実施例も可能であり、企図される。図12の実施例では、コンピュータシステム300は、いくつかの処理ノード312A、312B、312C、および312Dを含む。各処理ノードは、それぞれの処理ノード312A-312D内に含まれるメモリコントローラ316A-316Dを介してそれぞれのメモリ314A-314Dに結合される。加えて、処理ノード312A-312Dは、処理ノード312A-312D間の通信のために用いられるインターフェイスロジックを含む。たとえば、処理ノード312Aは、処理ノード312Bと通信を行なうためのインターフェイスロジック318A、処理ノード312Cと通信を行なうためのインターフェイスロジック318B、およびさらなる別の処理ノード(図示せず)と通信を行なうための第3のインターフェイスロジック318Cを含む。同様に、処理ノード312Bは、インターフェイスロジック318D、318E、および318Fを含み、処理ノード312Cは、インターフェイスロジック318G、318H、および318Iを含み、処理ノード312Dは、インターフェイスロジック318J、318K、および318Lを含む。処理ノード312Dは、インターフェイスロジック318Lを介して複数の入力/出力デバイス(たとえば、デジタイゼーション構成のデバイス320A-320B)と通信するように結合される。他の処理ノードも同様の態様で他のI/Oデバイスと通信し得る。

#### 【0073】

処理ノード312A-312Dは、処理ノード間の通信のためにパケットベースリンクを実現する。この実施例では、リンクは何組かの単方向ラインとして実現される(たとえば、ライン324Aが用いられて処理ノード312Aから処理ノード312Bへとパケットが伝送され、ライン324Bが用いられて処理ノード312Bから処理ノード312Aへとパケットが伝送される)。図12で示されるように、他の組のライン324C-324Hが用いられて他の処理ノード間でパケットが伝送される。一般に、ライン324の各々の組は、1つ以上のデータラインと、データラインに対応する1つの以上のクロックラインと、伝達されているパケットの種類を示す1つ以上のコントロールラインを含み得る。リンクは、処理ノード間の通信のためにキャッシュコヒーレント態様で動作され得るか、または処理ノードとI/Oデバイス(または、PCIバスまたはISAバス等の従来の構造のI/Oバスへのバスブリッジ)との間の通信のために非コヒーレント態様で動作され得る。さらに、リンクは、図示されるようなI/Oデバイス間のデジタイゼーション構造を用いて非コヒーレント態様で動作され得る。ある処理ノードから別のものへと伝送されるパケットは1つ以上の中間ノードを通り抜け得ることが注目される。たとえば、図12で示されるように、処理ノード312Aによって処理ノード312Dへと伝送されるパケットは、処理ノード312Bまたは処理ノード312Cのいずれかを通り抜け得る。好適なあらゆる配線アルゴリズムが用いられ得る。コンピュータシステム300の他の実施例は、図12で示される実施例よりもより多くの、またはより少ない処理ノードを含み得る。

#### 【0074】

一般に、パケットは、ノード間のライン324上の1つ以上のビットタイム(bit times)として伝送され得る。ビットタイムは、対応するクロックライン上のクロック信号の立上がり端縁または立下がり端縁であり得る。パケットは、トランザクションを開始するためのコマンドパケット、キャッシュコヒーレンスを維持するためのプローブパケット、およびプローブとコマンドとに回答するための応答パケットを含み得る。

## 【 0 0 7 5 】

メモリコントローラおよびインターフェイスロジックに加えて、処理ノード 3 1 2 A - 3 1 2 D は 1 つ以上のプロセッサを含み得る。概して、処理ノードは、少なくとも 1 つのプロセッサを含み、所望であればメモリと通信するためのメモリコントローラおよび他のロジックを任意で含み得る。より具体的には、各処理ノード 3 1 2 A - 3 1 2 D は、プロセッサ 1 0 の 1 つ以上のコピーを含み得る。外部インターフェイスユニット 1 8 は、ノード内にインターフェイスロジック 3 1 8 およびメモリコントローラ 3 1 6 を含み得る。

## 【 0 0 7 6 】

メモリ 3 1 4 A - 3 1 4 D は、好適なあらゆるメモリデバイスを含み得る。たとえば、メモリ 3 1 4 A - 3 1 4 D は、1 つ以上の R A M B U S D R A M ( R D R A M )、同期 D R A M ( S D R A M )、スタティック R A M 等を含み得る。コンピュータシステム 3 0 0 のアドレススペースはメモリ 3 1 4 A - 3 1 4 D 内で分割される。処理ノード 3 1 2 A - 3 1 2 D の各々は、どのアドレスがどのメモリ 3 1 4 A - 3 1 4 D にマッピングされ、したがってどの処理ノード 3 1 2 A - 3 1 2 D にある特定のアドレスのためのメモリ要求が経路付けされるべきなのかを判断するために用いられるメモリマップを含み得る。ある実施例では、コンピュータシステム 3 0 0 内のアドレスのためのコヒーレンシポイントは、アドレスに対応するメモリ記憶バイトに結合されたメモリコントローラ 3 1 6 A - 3 1 6 D である。言換えると、メモリコントローラ 3 1 6 A - 3 1 6 D は、対応するメモリ 3 1 4 A - 3 1 4 D へのメモリアクセスの各々がキャッシュコヒーレント態様で起こることを保証することを担当する。メモリコントローラ 3 1 6 A - 3 1 6 D は、メモリ 3 1 4 A - 3 1 4 D とインターフェイスをとるための制御回路を含み得る。加えて、メモリコントローラ 3 1 6 A - 3 1 6 D は、メモリ要求を列に並ばせるための要求待ち行列を含み得る。

## 【 0 0 7 7 】

一般に、インターフェイスロジック 3 1 8 A - 3 1 8 L は、リンクからパケットを受信し、さらにはリンク上で伝送されるべきパケットをバッファリングするための種々のバッファを含み得る。コンピュータシステム 3 0 0 は、パケットを伝送するための好適なあらゆるフロー制御メカニズムを採用し得る。たとえば、ある実施例では、各インターフェイスロジック 3 1 8 は、そのインターフェイスロジックが接続されるリンクの他端のレシーバ内に各々の種類のバッファの数のカウントを記憶する。インターフェイスロジックは、受信インターフェイスロジックがパケットを記憶するための解放されたバッファを有さない限りは、パケットを伝送しない。パケットを前方に (onward) 経路付けることによって受信バッファが解放されると、受信インターフェイスロジックは送信インターフェイスロジックへとメッセージを伝送してバッファが解放されたことを示す。このようなメカニズムは「クーポンベース」システムと呼ばれ得る。

## 【 0 0 7 8 】

I / O デバイス 3 2 0 A - 3 2 0 B は、好適なあらゆる I / O デバイスであり得る。たとえば、I / O デバイス 3 2 0 A - 3 2 0 B は、ネットワークインターフェイスカード、ビデオアクセラレータ、オーディオカード、ハードディスクドライブまたはハードドライブコントローラ、フロッピー ( R ) ディスクドライブまたはフロッピー ( R ) ドライブコントローラ、S C S I ( 小型コンピュータシステムインターフェイス ) アダプタおよび電話カード、モデム、サウンドカード、および G P I B またはフィールドバスインターフェイスカード等の種々のデータ収集カードを含み得る。

## 【 0 0 7 9 】

上述の開示が完全に理解されると、多くの変更および変形が当業者に明らかとなるだろう。前掲の請求項はこのようなすべての変更および変形を包含すると解釈されることが意図される。

## 【 図面の簡単な説明 】

【 図 1 】 プロセッサのある実施例のブロック図である。

【 図 2 】 3 2 / 6 4 モードのためのセグメント記述子のある実施例のブロック図である。

【図 3】 互換モードのためのセグメント記述子のある実施例のブロック図である。

【図 4】 図 1 で示されるプロセッサのある実施例に従った、互換モードおよびレガシーモードにおける動作を示すブロック図である。

【図 5】 セグメント記述子および制御レジスタ値の関数としての動作モードの 1 つの実施例を例示する表である。

【図 6】 デフォルト動作モードをオーバーライドするための命令プレフィックスの用途のある実施例を例示する表である。

【図 7】 レジスタのある実施例を示すブロック図である。

【図 8】 グローバル記述子テーブルおよびローカル記述子テーブルのある実施例を例示する図である。

【図 9】 32 / 64 呼出ゲート記述子のある実施例のブロック図である。

【図 10】 命令フォーマットのブロック図である。

【図 11】 図 1 で示されるプロセッサを含むコンピュータシステムのある実施例のブロック図である。

【図 12】 図 1 で示されるプロセッサを含むコンピュータシステムの別の実施例のブロック図である。

10

【図 1】




Fig. 1

【図 2】





Fig. 2

【图 3】



【 図 4 】




Fig. 4

【圖 5】

<u>LME</u>	<u>CS1ビット</u>	<u>CSDビット</u>	<u>動作モード</u>
0	x	0	16ビットモード
0	x	1	32ビットモード
1	0	0	16ビット互換モード
1	0	1	32ビット互換モード
1	1	0	32/64モード
1	1	1	4セグ

Fig. 5

【 图 6 】

オーバーライドビットの数(66H オランダ、57H アドレス)		0	1	2+
32/64 モード	オランダサイズ アドレスサイズ	32ビット 64ビット	64ビット 32ビット	16ビット 32ビット
互換モードを含む 32ビットモード	オランダサイズ アドレスサイズ	32ビット 32ビット	16ビット 16ビット	16ビット 16ビット
互換モードを含む 16ビットモード	オランダサイズ アドレスサイズ	16ビット 16ビット	32ビット 32ビット	32ビット 32ビット

Fig. 6

【圖 7】




Fig. 7

【圖 8】




Fig. 8

【 図 9 】




Fig. 9

【 図 1 0 】




Fig. 10

【 ㄨ 1 1 】




Fig. 11

【 図 1 2 】




Fig. 12



---

フロントページの続き

(74)代理人 100083703

弁理士 仲村 義平

(74)代理人 100096781

弁理士 堀井 豊

(74)代理人 100098316

弁理士 野田 久登

(74)代理人 100109162

弁理士 酒井 將行

(72)発明者 マクグラス, ケビン・ジェイ

アメリカ合衆国、 9 5 0 3 3 カリフォルニア州、 ロス・ガトス、 ハチンソン・ロード、 2 2 8 7  
6

審査官 三坂 敏夫

(56)参考文献 米国特許第 0 5 4 8 1 6 8 4 ( U S , A )

特開平 0 6 - 2 0 2 9 4 5 ( J P , A )

(58)調査した分野(Int.Cl. , D B 名)

G06F 9/34