

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5352780号  
(P5352780)

(45) 発行日 平成25年11月27日(2013.11.27)

(24) 登録日 平成25年9月6日(2013.9.6)

(51) Int.Cl.		F I			
<b>GO6F 15/82</b>	<b>(2006.01)</b>		GO6F 15/82	620A	
<b>GO6F 15/173</b>	<b>(2006.01)</b>		GO6F 15/173	640C	
<b>GO6F 13/36</b>	<b>(2006.01)</b>		GO6F 13/36	530A	
			GO6F 15/82	630E	

請求項の数 19 (全 16 頁)

(21) 出願番号	特願2010-509892 (P2010-509892)	(73) 特許権者	513174092
(86) (22) 出願日	平成20年5月30日 (2008.5.30)		アンダーソン、ジェームス、アーサー、デ イーン、ワレス
(65) 公表番号	特表2010-528387 (P2010-528387A)		ANDERSON JAMES ARTH UR DEAN WALLACE
(43) 公表日	平成22年8月19日 (2010.8.19)		イギリス、レディング アールジー4 5 エルイー、カバシャム、ローアー ヘンリ ー ロード 88番地
(86) 国際出願番号	PCT/GB2008/001821		
(87) 国際公開番号	W02008/145995	(74) 代理人	100094983
(87) 国際公開日	平成20年12月4日 (2008.12.4)		弁理士 北澤 一浩
審査請求日	平成23年5月13日 (2011.5.13)	(74) 代理人	100095946
(31) 優先権主張番号	0710377.3		弁理士 小泉 伸
(32) 優先日	平成19年5月31日 (2007.5.31)	(74) 代理人	100099829
(33) 優先権主張国	英国 (GB)		弁理士 市川 朗子

最終頁に続く

(54) 【発明の名称】 プロセッサ

(57) 【特許請求の範囲】

【請求項 1】

各々がインストラクションを実行するように配置された複数のプロセッサと、前記プロセッサ間でデータトークン及びコントロールトークンを搬送するように配置されたバスとを有し、

各プロセッサは、バスを介してコントロールトークンを受け取る場合に、前記インストラクションを実行し、前記インストラクションを実行する際には、データに演算を行って結果を生成し、データ対象プロセッサとなるべきプロセッサを特定し、特定されたデータ対象プロセッサに出力データを伝送し、制御対象プロセッサとなるべきプロセッサを特定し、特定した制御対象プロセッサにコントロールトークンを伝送することを特徴とする処理装置。

【請求項 2】

各プロセッサは、任意のデータ対象プロセッサのアドレスと一緒に前記バスに前記出力データを書き込むように配置されていることを特徴とする請求項 1 記載の処理装置。

【請求項 3】

各プロセッサは、前記出力データが並列に送られる複数のデータ対象プロセッサを特定できることを特徴とする請求項 1 又は 2 記載の処理装置。

【請求項 4】

前記バスは、前記特定されたデータ対象プロセッサに前記出力データを伝送するように配置され、前記出力データは、前記データ対象プロセッサに書き込まれることを特徴とする

10

20

請求項 1 乃至 3 のいずれかーに記載の処理装置。

【請求項 5】

各プロセッサは、コントロールトークンが伝送される前記制御対象プロセッサのアドレスと共にバスに前記コントロールトークンを書き込むことによって前記コントロールトークンを伝送するように、配置されていることを特徴とする請求項 1 乃至 4 のいずれかーに記載の処理装置。

【請求項 6】

各プロセッサは、前記インストラクションを実行する際、コントロールトークンを並列に伝送できる複数の制御対象プロセッサを特定できることを特徴とする請求項 1 乃至 5 のいずれかーに記載の処理装置。

10

【請求項 7】

各プロセッサは、特定された対象プロセッサのいずれかに前記出力データ及びコントロールトークンを伝送するときに、他のコントロールトークンを受け取るまでは前記インストラクションを再度実行しないことを特徴とする請求項 1 乃至 6 のいずれかーに記載の処理装置。

【請求項 8】

各プロセッサは、同一のインストラクションを実行するように配置されていることを特徴とする請求項 1 乃至 7 のいずれかーに記載の処理装置。

【請求項 9】

各プロセッサは、唯一のインストラクションを実行するように配置されていることを特徴とする請求項 1 乃至 8 のいずれかーに記載の処理装置。

20

【請求項 10】

前記インストラクションは、

$$a \times b + c - > r'$$

の乗算及び加算であることを特徴とする請求項 1 乃至 9 のいずれかーに記載の処理装置。

【請求項 11】

各プロセッサは、前記結果に基づいて対象プロセッサを選択するように配置されていることを特徴とする請求項 1 乃至 10 のいずれかーに記載の処理装置。

【請求項 12】

各プロセッサは、前記結果が、ゼロ未満、ゼロ、ゼロよりも大、又は無効のいずれに該当するかを判別し、それに応じて、対象プロセッサを選択するように配置されていることを特徴とする請求項 1 1 記載の処理装置

30

【請求項 13】

各プロセッサは、前記インストラクションへの入力が記憶される複数のメモリセルを有することを特徴とする請求項 1 乃至 12 のいずれかーに記載の処理装置。

【請求項 14】

各プロセッサは、対象プロセッサのアドレスが記憶される複数のメモリセルを有することを特徴とする請求項 1 乃至 13 のいずれかーに記載の処理装置。

【請求項 15】

各プロセッサは、前記オペレーションの結果が記憶される複数のメモリセルを有することを特徴とする請求項 1 乃至 14 のいずれかーに記載の処理装置。

40

【請求項 16】

各プロセッサの全メモリは、電源投入時には固定値に設定されることを特徴とする請求項 1 乃至 15 のいずれかーに記載の処理装置。

【請求項 17】

各々が複数のプロセッサからなる複数のチップを有し、各チップは、トークンが他のチップに転送される複数の出力装置を有し、

各チップ上の各プロセッサは、関係するアドレスを有し、前記アドレスは範囲の内部にあり、

前記範囲の外側にある対象アドレスを有するトークンを出力装置によって受け取ると、

50

前記対象アドレスの変更を実行し、前記トークンを前記他のチップに転送することを特徴とする請求項 1 乃至 16 のいずれか一に記載の処理装置。

【請求項 18】

前記出力装置は、前記変更を実行するように配置されていることを特徴とする請求項 17 に記載の処理装置。

【請求項 19】

前記変更を実行するために配置された、さらなるオフチップ装置を有することを特徴とする請求項 17 に記載の処理装置。

【発明の詳細な説明】

10

【技術分野】

【0001】

本発明は、プロセッサに関する。

【背景技術】

【0002】

プロセッサ・チップは、概して多数の個別プロセッサを有し、個々のプロセッサは、それぞれインストラクションを実行する構成となっている。通常、多くの異なるインストラクションは、異なるプロセッサによって実行され、個々のプロセッサは、ホストメモリと通信する。

【発明の概要】

20

【発明が解決しようとする課題】

【0003】

各プロセッサにおいて、数多くのインストラクションをコード化する必要があるため、プロセッサは大型化し、一つのチップ上に組みつけられるプロセッサの数は限られてしまう。また、各プロセッサは、ホストメモリと通信しなければならないため、処理が遅くなってしまう。

【課題を解決するための手段】

【0004】

本発明は、複数のプロセッサからなる処理装置を提供する。各プロセッサは、単一のインストラクションを実行するよう構成され、このインストラクションは、各プロセッサで同じでもよい。この処理装置は、更に、プロセッサ間でデータトークンとコントロールトークンを伝送するためのバスを備える。各プロセッサは、バスを介してコントロールトークンを受信すると、インストラクションを実行する。インストラクションを実行する際、各プロセッサはデータに対して演算を行う。これは、データ対象プロセッサとなるべきプロセッサを特定してもよい。プロセッサは、その特定されたデータ対象プロセッサに出力データを送信することもできる。プロセッサは、また、制御対象プロセッサとなるべきプロセッサを特定することも可能であり、その特定された制御対象プロセッサにコントロールトークンを送信することもできる。

30

【0005】

出力データは、インストラクションの結果、あるいは、例えばプロセッサ内に保存されたデータであってもよい。

40

【0006】

バスは、プロセッサ間でデータトークンとコントロールトークンを伝達するが、その際、ホストメモリからデータを取ってくる必要がない。

【0007】

バスは、複数のバスフレームを有しており、各フレーム間でデータトークンやコントロールトークンを移動させて、データトークンとコントロールトークンがバスに沿って伝達されるよう構成されてもよい。各プロセッサには、対応する 1 つ以上のバスフレームが設けられ、データは、該バスフレームからプロセッサに書き込まれる。

【0008】

50

また、データは、データトークンという形でバスに送信されてもよい。

【0009】

各プロセッサは、他のすべてのプロセッサと同じインストラクションを実行するように配置されてもよい。各プロセッサは、1つのインストラクションのみを実行するよう構成されてもよい。各プロセッサは、インストラクションを実行する度に、データ対象プロセッサを0、1、あるいは1つ以上特定することができ、また制御対象プロセッサも0、1、あるいは1つ以上特定することが可能である。これにより、各プロセッサは、複数のプロセッサに並行してデータを送信することができる。バスが特定されたデータ対象プロセッサに演算結果を送信するように構成される。そのデータ対象プロセッサに演算結果が書き込まれる。

10

【0010】

好ましくは、各プロセッサは、コントロールトークンが送信されるべき制御対象プロセッサのアドレスと一緒にコントロールトークンをバスに書き込むことによって、コントロールトークンを送信するように構成されている。各プロセッサは、インストラクションを実行する時、コントロールトークンを並行して送信する制御対象プロセッサを複数特定することができる。

【0011】

各プロセッサは、対象として特定されたプロセッサに演算結果やコントロールトークンを送信する際、そのコントロールトークンを手放すように構成されていることが望ましい。これにより、各プロセッサは、次のコントロールトークンを受け取るまで、そのインストラクションを再度実行することはない。

20

【0012】

インストラクションは、 $a \times b + c \rightarrow r'$  の形式の乗算加算であってもよい。

【0013】

各プロセッサは、演算結果  $r'$  を基に制御プロセッサを選択するように構成されてもよい。例えば、各プロセッサは、演算結果  $r'$  が0より小さいか、0に等しいか、0より大きい、あるいは無効であるかを判断し、それにしたがって、制御対象プロセッサあるいはデータ対象プロセッサを選択する。

【0014】

各プロセッサは、インストラクションの入力が記憶される複数のメモリセルを備えてもよい。各プロセッサは、制御対象プロセッサのアドレスが記憶される複数のメモリセルを備えていてもよい。各プロセッサのメモリには、すべて電源投入時に固定値が設定されるような構成にしてもよい。これにより、電源投入時に任意の値が設定される場合にありがちな、プロセッサが恣意的なプログラムを実行してしまふことがなくなる。

30

【図面の簡単な説明】

【0015】

【図1】本発明の1つの実施例にかかるプロセッサ・チップの回路図である。

【図2】図1のチップにおける、1つのプロセッサとバスの各セクションを示す概略図である。

【図3】図1のチップのバスのうちの1つの一部の回路図である。

40

【図4】図1のチップにおいて、バスに沿って、あるいはプロセッサ間を伝達されるデータフレームの略図である。

【図5】図1のチップのプロセッサの1つを示す略図である。

【図6】本発明の第2の実施の形態の一部を構成するバスにおけるアドレッシングを示す略図である。

【発明を実施するための形態】

【0016】

以下、本発明の好適な実施の形態について、一例として、添付の図面を参照しつつ説明する。

【0017】

50

図1に示すように、プロセッサ・チップ10は、プロセッサ12の2次元矩形アレイからなる。各プロセッサ、すなわちタプル12は、直交座標系 $X, Y$ によって表されるアドレスを有する。メインアレイは有限であり、 $Y$ 座標は原点を中心として $-Y_{max}$ から $+Y_{max}$ まで延び、 $X$ 座標もまた原点を中心として $-X_{max}$ から $+X_{max}$ まで延びている。プロセッサ12のメインアレイの各行、各列の終端は、入出力プロセッサであり、 $X$ 座標が+若しくは-、あるいは $Y$ 座標が+若しくは-である入出力装置14が設けられている。図1では、プロセッサ・チップ10の4分の1だけが、すなわち、座標系における正象限にある部分のみが図示されている。多数のチップを組み合わせることで、入出力装置14を介して各チップ間でデータが移動する単一の装置を形成する。

#### 【0018】

##### <バス>

プロセッサ12の間には、一組のバス20が矩形の格子状に配置される。各プロセッサ12の列の間には、 $Y$ 軸方向に延びる一对のバスが設けられる。一方の $+Y$ は、 $Y$ 軸の正方向へのデータ転送を、他方の $-Y$ は、 $Y$ 軸の負方向へのデータ転送を行う。プロセッサ12の各行の間には、 $X$ 軸方向に延びる一对のバスが設けられる。一方の $+X$ は、 $X$ 軸の正方向へのデータ転送、他方の $-X$ は、 $X$ 軸の負方向へのデータ転送を担う。バス20の各ペアは、図1では単一の線で表現されているが、図2にはプロセッサ12の1つを囲む各バス20の部分が示されている。すなわち、図2は、基本ユニットとなる1つのプロセッサ・タイル22を示している。この基本ユニットは、チップ10全体に渡って繰り返されてチップ全体を構成する。各プロセッサ12は、その4辺において隣接する4つのバス20のそれぞれと接続されており、したがって、各プロセッサは、データを4方向のうちのいずれかの方向に転送するために、データを適切なバスへと導く。

#### 【0019】

図3を参照すると、単方向バス20の各々は、一連のバスフレーム24と、それに平行な一連のテンポラリフレーム26とから成る。各バスフレーム24は、複数のメモリセルによって構成され、各テンポラリフレーム26も、同数のメモリセルによって構成される。各テンポラリフレーム26は、隣接する2つのバスフレーム24に接続されており、一方のバスフレーム24からデータを受け取り、他方のバスフレーム24にデータを出力することができるようになっている。したがって、データは、1つのバスフレーム24からバス20の方向に沿って次のバスフレーム24に、適切なテンポラリフレーム26を介して転送されることによって伝達される。プロセッサ12は、その近傍を通過するバス20の各々のバスフレーム24の1つと接続されており、その地点において、当該バスからのデータを受け取り、また、当該バスへのデータ書き込むことができるようになっている。

#### 【0020】

全てのプロセッサ12、全てのバスフレーム24およびテンポラリフレーム26は、クロック信号が伝達される共通のクロックライン28に接続されている。クロックライン28は、バス20に沿うと共に、バス20とプロセッサ12との間におけるデータ転送のタイミングを調整するために用いられる。クロックが刻まれる毎に、バスフレーム24のデータは、テンポラリバスフレーム26を介して隣接するバスフレーム24にコピーされる。一般に、バスフレーム間のデータ移動は、各プロセッサがインストラクションを実行する頻度より高い頻度で発生する。そのため、プロセッサは、1つのプロセッサクロックサイクルにおいて、バスに沿って一つ以上のデータを伝達できる。製作誤差を防ぎながら、プロセッサは、両側に隣接タプルを有し、入出力タプルは、片側にのみ隣接タプルを有する。

#### 【0021】

##### <演算>

この装置は、修正2の補数エンコーディングにおいて実行される固定小数点数演算を用いる。標準的な2の補数演算は、0用の1つのビット列と、連続する正の整数をコード化する奇数個のビット列と、連続する負の整数をコード化する偶数個のビット列とを有する。負の整数のビット列は、正の整数のビット列よりも1ビット多い。標準演算では、オー

10

20

30

40

50

オーバーフロー時は、ステータスフラグがセットされる。対照的に、本実施の形態では、無効を排除して、0のいずれか一方の側に位置する同数の奇数個のビット列を用いたコード化を発生させつつ、無効 (nullity) を最上位負整数のビット列と同一であるとする修正2の補数演算が用いられる。符号付き無限大 ( $\pm$ ) は、無効及び符号付き無限大を排除し、0のいずれか一方の側に位置する同数の偶数個の連続 (有限) 整数を残しつつ、残りの最上位正整数及び最上位負整数用のビット列と同一視される。オーバーフロー時には、演算は、符号付き無限大を丸める。この整数の基礎コード化の下では、数は、固定小数点形式  $i.f$  で表される。但し、 $i$  は、整数ビットであり、 $f$  は、小数点以下部分ビットである。今述べたように、 $i$  ビットは、修正2の補数エンコーディングを用いた、符号、無限大、及び無効を表すビットパターンを含む。すなわち、これは、整数部分と小数点以下部分が同じビット数である場合、小数点以下部分は、整数部分より正確であることを意味する。通常、数は、符号が付いていることを明確にするために、 $\pm(i.f)$  の形式で記載される。本実施の形態で使われる修正2の補数演算の詳細は、GB0625735.6に開示されている。無効の定義は、以下の原理による。すなわち、無効は、無限大から無限大を減算した結果であり、無効は、無限大に0を乗算した結果であり、任意の数を無効に加算した結果は無効であり、任意の数に無効を乗算した結果は無効である。

#### 【0022】

##### <データ・フォーマット>

図4を参照すると、バスは、ビットグループにあるデータや情報をトークンの形式で伝達する。各トークンは、3つのフィールドから成る。すなわち、整数ビット  $i$  と小数点以下部分ビット  $f$  を含む第1グループのビットからなるデータフィールドと、整数ビット  $i$  と小数点以下部分ビット  $f$  を含む第2グループのビットからなるアドレスフィールドと、トークンのステータスを様々な方法で示すタグとして用いられる  $c$ 、 $d$ 、 $a_1$ 、 $a_2$  の4つのビットのグループからなるタグフィールドとである。各トークンは、以下に説明されるように  $c$  と  $d$  のタグで特定される、コントロールトークンとデータトークンの2種類に分かれる。

#### 【0023】

データトークンは、バイナリ許容出力数に対するポテンシャルを与えつつ、1のゼネラルアドレス又は2つのアドレスを定義する  $\pm(i.f)$  の形式のアドレスフィールドを有する。また、データトークンは、さらに、書き込まれる予定のデータである1つの数  $\pm(i.f)$  を有する。コントロールトークンは、制御のバイナリ許容出力数に対するポテンシャルを与えつつ、1のゼネラルアドレス又は2つのアドレスを定義する  $\pm(i.f)$  の形式のアドレスフィールドを有する。

#### 【0024】

タグビットには、 $c$ 、 $d$ 、 $a_1$ 、 $a_2$  の4つがある。 $c$  ビットは、カレントバスフレームにコントロールトークンが含まれているか否かを示す。 $d$  ビットは、カレントバスフレームにデータトークンが含まれているか否かを示す。本実施の形態において、2つのビットが特定され、故に、コントロールトークンとデータトークンとが同じプロセッサに送られることを単一のトークンで表示することができる。 $a_1$  ビットは、トークンがアドレス  $a_1$  に送られるか否か、あるいは送られているか否かを示す。同様に、 $a_2$  ビットは、当該トークンがアドレス  $a_2$  に送られるか否か、あるいは送られているか否かを示す。

#### 【0025】

図5は、簡素化のために3つの  $i$  ビットと3つの  $f$  ビットを示すが、本実施の形態では、整数部分に32ビット、小数点以下部分に32ビットの64ビットが用いられる。

#### 【0026】

##### <アドレス指定>

データフィールドは、それ全体で1つの数として解釈される。アドレスフィールドが、 $\pm$  の数又は0のいずれかである場合、アドレスフィールドは、単一の第1アドレス  $i$  として解釈される。それ以外の場合、アドレスフィールドは、 $i$  ビットによって定義される第1アドレス  $a_1$  と、 $f$  ビットによって定義される第2アドレス  $a_2$  という2つのアドレ

10

20

30

40

50

スとして解釈される。タグフィールドは、4つのビットを表し、4ビットの各々は、セットされたり、あるいはクリアである。cタグが設定される場合、データフレームは、制御を運ぶ。それ以外は、cタグは制御を運んでいない。制御を運んでいるデータフレームは、コントロールトークンと呼ばれる。dタグが設定される場合、データフレームは、データを運ぶ。それ以外は、dタグは、データを運んでいない。データを運んでいるデータフレームは、データトークンと呼ばれる。a<sub>1</sub>タグが設定される場合、データフレームは、 $\pm$ の第1アドレスa<sub>1</sub>、あるいはゼネラルアドレスiに依然として伝送される。それ以外の場合には、このアドレスに伝送されない。a<sub>2</sub>タグが設定される場合、データフレームは、第2アドレスa<sub>2</sub>に依然として伝送される。そうでない場合は、もはやこのアドレスには伝送されない。アドレスフィールドが無効であれば、データフレームは、バスには乗っていない。アドレスa<sub>1</sub>、a<sub>2</sub>は、同じプロセッサをターゲットとしても、あるいは、別々のプロセッサをターゲットとしてもよい。2つの別々のアドレスを用いることで、単一のスレッドから2つの平行スレッドに許容出力するよう制御することが可能になる。対象となるプロセッサが異なる場合、データフレームは、第2アドレスa<sub>2</sub>の前に第1アドレスa<sub>1</sub>に送られることになる。a<sub>1</sub>タグとa<sub>2</sub>タグとが両方クリアである場合、データフレームは、空であり、プロセッサによる書き込まれる。

10

## 【0027】

## &lt;バスとのタブルの接続&gt;

上述したように、各タブル12は、左右上下の4つの線バス20に重ね合わせられるように接続されている。図3は、タブル12とゼネラル、アップアドレス、又はダウンアドレスの線バスとの接続を示す。本実施の形態のチップでは、4つの異なるバスが各タブルに接続されているが、他の実施の形態では、共有のために適切な空間的・時間的トレードオフがある場合には、隣接するタブル同士の間でバスを共有してもよい。チップのすべてのバスは、集合的に「バス」と称される。

20

## 【0028】

## &lt;出入カタブル&gt;

上述したように、タブル12は、見かけ上矩形の行列のレイに配置される。各タブルは、左右上下4つの線バスに重ね合わせられている。1の線バスにおける最初と最後のタブルは、アドレス $\pm$ とされて出入力を司る。一方、中間のタブルは、プロセッサとなる。オンチップ出入力装置は、トークンを関連するバスに伝達したり、出入カタブルにおいて関連するバスからトークンを外したりする。出入カタブルが、周辺機器からチップへと入力される対象のトークンである場合には、タブルは、反対側の線状バス上にある出力装置にトークンを書き込む。これにより、出入カタブルの接続テストが可能となる。トークンが外側境界バス上の出入カタブルに到着した場合、そのトークンは、出力装置に書き込まれる。もし、トークンがその出入カタブルをターゲットとしていない場合、そのトークンが先のターゲットによって捕捉されなかったために、トークンは到着する。すなわち、ハードウェアやコンパイラのエラーである。オフチッププロセッサは、このエラーを検証してもよい。出入カタブルがコントロールトークンを捕捉する動きは、アーキテクチャに依存するので、出入力処理の条件付けに用いることもできる。本実施の形態のチップにおいて、出入カタブルでコントロールトークンは用いられないが、出入カタブルは、チップ内のある場所にトークンを書き込んで、何らかの条件を報告してもよい。

30

40

## 【0029】

無限大は、最も極端な数であり、無限大のプロセッサの0番目、uのセルを超えた任意のメモリセルにアドレスすることは可能ではない。無限大タブルは、常に実際に番号が付されたプロセッサを超えたところに位置する。したがって、線バスにおけるプロセッサの個数、それ故にチップの形状は、チップ内のトークンの伝播に影響を及ぼすかもしれないが、チップの出入力には影響を与えない。これは、チップが、もともと製造形状が非矩形であったり、チップ内での製造誤差により、チップが矩形でない場合に有効である。

## 【0030】

## &lt;プロセッサ&gt;

50

図5を参照すると、各プロセッサ12は、8つの物理メモリセルu、v、w、r、l、z、g、nからなる8 - タプルから成る。セルは、0から7まで番号が付いている。したがって、uは、タプルの0番目のエレメントとして認められ、nは、7番目のエレメントとして認められる。0から番号付けすることは、目標のターゲットを検出するためのアドレスをマスキングする際のハードウェアにおいて行われているように、モジュール演算を行う上で有益である。物理8 - タプルは、マニピュレータ又は出入力装置12でもあるプロセッサ12によって操作されるデータをホールドする。いずれの種類のも、隣接する4つの線条バスのいずれかに書き込みすることができる。物理タプルは、ラベル - x、+x、-y、+yのバーチャルセルで書き込みアドレスを受け取ることによって、ラベルされたバスに書き込みをするように調整されている。このように、タプルの各物理セルに対応する4つのバーチャルメモリセルが存在し、全体で以下の32のバーチャルセルを提供する。

( u<sub>-x</sub>、 u<sub>+x</sub>、 u<sub>-y</sub>、 u<sub>+y</sub>、 v<sub>-x</sub>、 v<sub>+x</sub>、 v<sub>-y</sub>、 v<sub>+y</sub>、 w<sub>-x</sub>、 w<sub>+x</sub>、 w<sub>-y</sub>、 w<sub>+y</sub>、 r<sub>-x</sub>、 r<sub>+x</sub>、 r<sub>-y</sub>、 r<sub>+y</sub>、 l<sub>-x</sub>、 l<sub>+x</sub>、 l<sub>-y</sub>、 l<sub>+y</sub>、 z<sub>-x</sub>、 z<sub>+x</sub>、 z<sub>-y</sub>、 z<sub>+y</sub>、 g<sub>-x</sub>、 g<sub>+x</sub>、 g<sub>-y</sub>、 g<sub>+y</sub>、 n<sub>-x</sub>、 n<sub>+x</sub>、 n<sub>-y</sub>、 n<sub>+y</sub> )

【0031】

確認するが、エレメントは、0から番号付けされているため、u<sub>-x</sub>は、バーチャル32 - タプルの0番目のエレメントであり、n<sub>+y</sub>は、31番目のエレメントである。本実施の形態においては、これらのセルのアドレスは、アドレスの最下位5ビットによって表され、プロセッサのアドレスは、上位ビットによって表される。セルu<sub>-x</sub>は、ゼロであり、(00000)とラベル付けされ、残りのセルは、1から31まで(00001)から(11111)まで順に増えるようにラベル付けされている。各プロセッサのバーチャルメモリセルの各々は、それ自身のアドレスを有し、バスにある他のプロセッサから、あるいは同じプロセッサの内部からのデータによってターゲットとされる。

【0032】

各プロセッサは、下記のインストラクションを実行するように配置されている。

```
u x v + w   r '
write ( r ' , r )
jump ( r ' , l , z , g , n )
```

【0033】

一行目のインストラクションは、トランスリアル乗算及び加算である。したがって、プロセッサは、セルu、vにおける数の乗算を実行する乗算器50と、乗算器の出力をセルwの数に加算する加算器52とを有する。なお、乗算器の出力は、プロセッサ内に一時的な変数としてホールドされる。この行では、加算、減算、乗算いずれの組み合わせも計算することができる。除算は、逆数を作るインストラクションを用い、その逆数を乗算することによって実行される。同様に、数学の関数や一般的な計算は、多くのインストラクションの中で実行される。

【0034】

2行目のインストラクションは、データトークンを正しい線条バスに置くことで、その演算結果r'を、1つまたは2つのタプルの1つまたは2つのメモリセルへの書き込む。アドレスrが、バーチャルレジスタr<sub>-x</sub>に書き込まれた場合、バス-xにr'が書き込まれる。そして、これに対応して、r<sub>+x</sub>、r<sub>-y</sub>、r<sub>+y</sub>でr'が受け取られると、バス+X、-Y、+Yにr'へと書き込まれる。これは、加算器52から出力を受け取り、その出力をデータトークンにするルータ53によって実現される。ルータ53は、また、バーチャルセルr<sub>i</sub>からアドレスrを受け取り、アドレスrをデータトークンのアドレスフィールドに置き、そして、データトークンを適切なバスに乗せる。物理メモリセルl、z、g、wは、同様に扱われる。しかし、物理セルu、v、wは、演算用のデータであり、到達したバーチャルメモリセルによってその行動を変えることはない。しかしながら、これらは、今後の使用のためにバーチャルアドレスを維持するu<sub>-x</sub>、v<sub>-x</sub>、w<sub>-x</sub>としてアドレス指定されるべきである。

10

20

30

40

50

## 【 0 0 3 5 】

ジャンプ ( j u m p ) インストラクションは、バス上にコントロールトークンを乗せる。加算器 5 2 からの演算結果  $r'$  は、4 つのセレクトア 5 5、5 7、5 9、6 1 に入力される。 $r'$  が 0 以下の場合、最初のセレクトアが反応し、 $r'$  が 0 の場合は、2 つ目のセレクトアが、 $r'$  が 0 以上の場合、3 つ目のセレクトアが、 $r'$  が無効の場合は、4 つ目のセレクトアが反応する。トリガされたセレクトアは、それぞれ対応するルータ 5 4、5 6、5 8、6 0 の動作をトリガする。ルータは、バーチャルセル  $l_i$ 、 $z_i$ 、 $g_i$ 、 $n_i$  からアドレスを取り出し、取り出したアドレスをコントロールトークンへのアドレスとし、適切なバスにコントロールトークンを乗せる。

## 【 0 0 3 6 】

ジャンプインストラクションがトークンをバス上に置く前に、書き込みインストラクションがバスにトークンを置く。したがって、データとコントロールトークンが同じダブルに渡されるとき、データトークンは、コントロールトークンの前に到着する。この時空間トポロジにより、インストラクションを用いてメモリロックキングアルゴリズムを実行することが可能となる。ハードウェアにおいて、ダブルをバスにリンクさせる以外に、タイミング制御を行う必要はない。このリンクの正確な性質は、チップの性能に重要である。

## 【 0 0 3 7 】

ジャンプインストラクションは、中止したり、シリアルスレッドを継続したり、あるいは 2 つの並行するスレッドに分岐することも可能である。スレッドは、プロセッサにジャンプしたとき、中止される。これは、無効プロセッサは決して実行されないことになる。さらに、ダブルアーキテクチャは、フェッチレス (すなわち読み込まない) なので、無効プロセッサに書き込みをすることはできず、したがって、無効プロセッサはメモリを必要としないことになる。無効プロセッサは、プロセッシングを行わず、メモリも有していないため、ダブルとして実行される必要がない。無効プロセッサは、コントロールジャンプや書き込み先のアドレスに指定することはできるが、ジャンプや書き込みのソースにおいては、無演算命令として実行される。

## 【 0 0 3 8 】

無効プロセッサを排除することによる有用な予期せぬ結果は、トランスリアル面から無効で行を排除することである。これにより、トポロジは簡素化され、無限大に方向が向けられたラインと共に延在する実数平面になる。無限大でのラインは、全プロセッサが実数平面上に存在しながら、出入力に用いられる。

## 【 0 0 3 9 】

ジャンプインストラクションは、次のように実行される。

`Jump to ( l ) if  $r' < 0$`

`Jump to ( z ) if  $r' = 0$`

`Jump to ( g ) if  $r' > 0$`

`Jump to ( n ) if  $r' =$`

## 【 0 0 4 0 】

プロセッサは、コントロールトークンを適切な線状バスに置くことによって、ジャンプインストラクションを実行する。従って、コントロールトークンは、 $l$ 、 $z$ 、 $g$ 、 $n = \pm ( a_1 \cdot a_2 )$  のうち、アドレス  $a_1$  と  $a_2$  に運ばれる。

## 【 0 0 4 1 】

プロセッサは、バスからトークンを受け取るバッファを有する。プロセッサは、演算をするとき、バッファを内部レジスタにコピーして、内部レジスタ上で動作する。

## 【 0 0 4 2 】

< バスでのトークンの取り扱い >

上述したように、各プロセッサは、プロセッサへの 3 2 のアドレスを示すために確保された 5 アドレスビットを有するアドレス  $P$  を有する。プロセッサにデータフレームが到着すると、データフレームは検査される。最初に、 $P$  が  $i$  と合致し、 $a_1$  がセットされ、 $d$  もセットされる場合、データフィールドは、バスからプロセッサに書き込まれ、 $a_1$  がクリ

10

20

30

40

50

アされ、このアドレスへの伝達は、もはや必要なくなったことを示す。次に、第二に、Pがfと合致し、 $a_1$ がクリアで、 $a_2$ がセットされ、dがセットされている場合、データフィールドは、バスからプロセッサへと書き込まれ、 $a_2$ とdがクリアされる。これは、伝達がどこに対しても不要となったことを示す。第三に、Pがiと合致し、 $a_1$ がセットされ、cがセットされている場合には、単一サイクルのプロセッサの実行が開始され、 $a_1$ がクリアされる。これは、このアドレスへの伝達はもはや必要なくなったことを示す。次に、第四に、Pがfと合致し、 $a_1$ がクリアで $a_2$ がセットされ、cがセットされている場合、単一サイクルのプロセッサの実行が開始されて $a_2$ がクリアされ、cもクリアされる。これは、どこへも伝達が不要となったことを示す。注意すべきは、iとfが同じプロセッサで実行を開始する度に、単一サイクルのみのプロセッサの実行が開始される。第五に、Pがfと合致し、 $a_1$ がセットされている場合、第1のアドレスへの伝達が失敗する。これは、エラーである。データは、プロセッサへ書き込まれず、実行は開始されない。データフレームは、データをどこにも伝達させずに、バスに沿って終点まで通過する。

10

#### 【0043】

バス上のすべてのプロセッサが、バス上の対応するデータフレームに書き込む機会を持ってしまうと、データフレームは、バス上で位置をひとつ移動させられる。好ましい実施の形態においては、これは、データフレームをテンポラリデータフレームにコピーし、それを隣のデータフレームにコピーすることによって実現される。

#### 【0044】

< 出入力装置の動作 >

バスの終点にあるデータフレームに、cあるいはdのいずれか一方がセットされていた場合、出入力装置によって、データフレームは、チップの外部に書き込まれる。単一のアドレスがアップアドレスバスで、あるいは、ダウンアドレスバスで- の場合、そのバスフレームは、出入力装置を正しく目標とし、オフチップデバイスによって、有効データフレームとして扱われる。他のアドレスは、伝達エラーを示し、オフチップデバイスによって適切なエラー処理が施される。

20

#### 【0045】

< プロセッサのバスへの接続動作 >

タプルは、その位置においてバスフレームからトークンを受け取ったり、バスフレームへトークンを書き込んだりする。タプルは、そのバスフレームに書き込みをする前にバスフレームからトークンを受け取る。そのため、バスフレームを再利用することができる。これにより、バスの帯域幅を効率的に利用できることになる。また、孤立したチップ内における通信が隣接するタプル間での移動に限定されているとき、バスは、常にトークンを受け渡し可能な状態にあることになる。バスのこの準備は、たとえば、右と下向きの線条バスを隣接するタプルへの短い書き込み用とし、左と上向きのバスの領域においてのみ長い書き込みや隣接していないタプルへのジャンプを行うことによって、広範囲での応用が可能になる。長いジャンプは、バスの容量を越えないような密度で維持される必要がある。チップ上のどこにおいても迅速な通信を可能とするように、チップ内の領域で長短の配置の間での切替は可能である。

30

#### 【0046】

各プロセッサタプルは、バスを使わずに自身の内部に書き込みしたり、ジャンプしたりできる。この場合、書き込みやジャンプの時間は、標準インストラクション時間に含まれており、プロセッサは、トークンを読むよりも速くトークンを書き込みをすることはできない。

40

#### 【0047】

トークンは、バスからタプルのバッファへ任意の順番で伝達される。これにより、プロセッサ・バスコミュニケーションの任意のマルチプレクシングが可能となる。しかし、プロセッサがビジーでトークンを受け取れないとき、トークンは、出入力タプルによってチップを外れて書き込まれるまで、バス上に置かれたままになる。このようにして、バスの

50

競合エラーは、自己報告される。ここでのバスの競合とは、コンパイラあるいはハードウェアのエラーであり、発生してならないものである。同様に、トークンが  $a_2$  に到着しても  $a_1$  に伝達されない場合、トークンは、バスに沿って伝達され、エラーが自動的に報告される。このため、トークンが  $a_1$  に届けられる前に  $a_2$  に伝達されず、 $a_2$  におけるデータとコントロールは、 $a_1$  への伝達を確認するために使用される。正しく実行するためにタイミングルールを利用することは、コンパイラの責任である。これは、バスのローカルエリアでのタイミングを判別することによるコンパイル時間で、あるいは、メモリロッキングアルゴリズムを実施するランタイムで、そのように行ってもよい。

【0048】

< バスパワーマネジメント >

コントロールタグ  $c$  とデータタグ  $d$  がクリアならば、バスフレームは、コピーされていない。コントロールタグがセットされているが、データタグがクリアな場合は、タグ及びコントロールナンバ全体がコピーされる。データタグがセットされている場合、バスフレーム全体がコピーされる。このように、有効なデータのみを移動させるために、実質的なパワーが使用される。

【0049】

< プロセッサによるデータの取り扱い >

プロセッサのメモリセル  $u_i$  のいずれかをターゲットとするバスフレームに、タグ  $d$  がセットされている場合、フレームのデータフィールドが、乗算器のメモリセル  $u$  に書き込まれる。同様に、メモリセル  $v_i$  のいずれかをターゲットとするデータフィールドは、乗算器のメモリセル  $v$  に書き込まれ、メモリセル  $w_i$  のいずれかをターゲットとするデータフィールドは、加算器のフィールド  $w$  に書き込まれる。同様に、メモリセル  $r_i$  のいずれかをターゲットとするデータフィールドは、ルータのデータフレームアドレスフィールドに書き込まれ、該ルータが付加的な動作を実行する。データフィールドが  $r_{.x}$  をターゲットとする場合、バス -  $X$  が出力先として選択される。同様に、データフィールドが  $r_{+x}$ 、 $r_{.y}$ 、 $r_{+y}$  をターゲットとしている場合には、対応するバス -  $X$ 、 $-Y$ 、 $+Y$  が出力先として選択される。

【0050】

メモリセル  $l_i$  のすべてがルータ 54 に入力し、メモリセル  $z_i$ 、 $g_i$ 、 $n_i$  は、それぞれのルータ 56、58、60 に入力する。すべてのルータは、同じ様に動作する。例えば、プロセッサのメモリセル  $l_i$  のいずれかをターゲットとするデータフレームのタグ  $d$  がセットされている場合は、フレームのデータフィールドは、ルータのアドレスフィールドに書き込まれる。データフィールドが  $l_{.x}$  をターゲットにしている場合は、 $-X$  バスが出力先として選択される。同様に、データフィールドが  $l_{+x}$ 、 $l_{.y}$ 、 $l_{+y}$  をターゲットにしている場合には、対応するバス -  $X$ 、 $-Y$ 、 $+Y$  が出力先として選択される。データフレームのタグフィールドは、第1と第2のアドレスへの制御の伝達を示すように設定される。

【0051】

プロセッサでの実行は、タグ  $c$  がセットされたデータフレーム、すなわち、コントロールトークンによって開始され、プロセッサの任意のバーチャルメモリセルをターゲットとする。バーチャルメモリセルに関連するアドレスビットを無視することは、単にプロセッサのアドレス  $P$  が用いられることを意味するが、しかし、これは、プロセッサのメモリセルのアドレス  $u_{.x}$  に等しい。図5は、メモリセル  $u_{.x}$  にコントロールトークンが到着してトリガされる実行を示す。このコントロールトークンが到着すると、乗算器は、自身のメモリセル  $u$  と  $v$  とを乗算し、その積を加算器に書き込む。加算器は、その積にセル  $w$  のコンテンツを加算する。そして、その結果である和は、データフレームのデータフィールドに書き込まれる。データフレームのタグフィールドは、第1と第2のアドレスへデータへの伝達を示すように設定される。アドレスが無効でなければ、選択された出力バスにデータフレームが書き込まれる。アドレスが無効であれば、データフレームは、バスに置かない。また、加算器からの結果としての和は、4つのセレクタのそれぞれにも書き込まれ

10

20

30

40

50

、和が0より小さいか、0に等しいか、0より大きい、あるいは無効であるかによって、いずれか1つのルータがトリガされる。トリガされたルータは、アドレスが無効でなければ、選択された出力バスにデータフレームを書き込む。アドレスが無効の場合には、データフレームはバスには置かれない。この書き込みは、メモリセルをターゲットとするルータからのデータの書き込みの後に行われるように、タイミングが設定されている。

#### 【0052】

すべてのプロセッサのタイミングは、共通のクロック信号によって制御されている。このクロック信号は、バスの制御に使用されるものと同じでよい。プロセッサは、クロック信号に応答し、ワンサイクル毎に一度インストラクションを実行するよう構成されている。そして、全プロセッサは、同じタイミング動作するので、各プロセッサは、同時にデータをバスに置く。各サイクルにおいて、データがバスからプロセッサに書き込まれるタイミングは、プロセッサをアドレスとするデータがそのプロセッサに隣接するバスにある時間に依存する。データは、インストラクションが実行されるより頻繁にバスに沿って移動するため、プロセッサにデータが書き込まれる時間は、プロセッサ毎に異なる。

10

#### 【0053】

<記号>

好ましい実施の形態の記載において用いられる記号を以下にまとめる。

-x：デカルト座標系の原点から負のX軸を示す下付き添字。

-x：デカルト座標系の原点から正のX軸を示す下付き添字。

-y：デカルト座標系の原点から負のY軸を示す下付き添字。

20

+y：デカルト座標系の原点から正のY軸を示す下付き添字。

$a_1$ ： $\pm(a_1 \cdot a_2)$ の形式で最初に現れるアドレス。

$a_1$ ：トークンがアドレス  $a_1$  に伝達されるべきなのか、あるいはすでに伝達されたのかを示すバスフレームのタグビット。

$a_2$ ： $\pm(a_1 \cdot a_2)$ の形式で2番目に現れるアドレス。

$a_2$ ：トークンがアドレス  $a_2$  に伝達されるべきなのか、あるいはすでに伝達されたのかを示すバスフレームのタグビット。

c：フレームが制御を含むか否かを示すバスフレームのタグビット。

d：フレームがデータを含むか否かを示すバスフレームのタグビット。

f：固定小数点の小数点以下部分ビット。

30

g：物理8 - タブルの6番目のセル、0より大きい結果の場合にジャンプするアドレス

。

i：固定小数点の整数ビット、符号、無限大及び無効を示すビットパターンを含む。

l：物理8 - タブルの4番目のセル、結果が0より小さい場合にジャンプするアドレス

。

n：物理8 - タブルの7番目のセル、結果が無効の場合にジャンプするアドレス。

P：プロセッサのアドレス。これは、物理8 - タブルの0番目のセルuのアドレスである。

r、r'：物理8 - タブルの3番目のセル。インストラクション・フラグメント  $u \times v + w$  r' の演算結果のアドレス。演算結果は、一時変数 r' にホールドされる。

40

u：物理8 - タブルの0番目のセル。インストラクション・フラグメント  $u \times v + w$  r' の第1の引数。

v：物理8 - タブルの1番目のセル。インストラクション・フラグメント  $u \times v + w$  r' の第2の引数。

w：物理8 - タブルの2番目のセル。インストラクション・フラグメント  $u \times v + w$  r' の第3の引数。

z：物理8 - タブルの5番目のセル。解が0の場合にジャンプするアドレス。

#### 【0054】

<効果>

上述した実施の形態には、数多くの効果がある。

50

## 【0055】

チップの周辺に、どこでも出入力及び電源供給ができる。したがって、出入力及び電源供給のいずれにおいても、膨大な帯域幅及び冗長性がある。しかし、冗長電源供給は、不要なチャージフローや電氣的ノイズを防ぐよう注意して操作する必要がある。それでもなお、この帯域幅及び冗長性は、ある程度の将来の保証をもたらす。

## 【0056】

周辺のどこでも出入力が可能という取り組みは、トークンが捉まらなかった場合、未捕捉トークンを調べるようプログラムされた出力装置に書き込まれたトークンによって、このエラーが自動的に報告されることを意味する。

## 【0057】

プロセッサ・インストラクションは、2のべき乗の任意の長さのタプルにも拡張可能であり、したがって任意の複雑なインストラクションのセットも実行できる。このことは、ある程度の将来の保証をもたらす。

## 【0058】

物理アドレス  $u$ 、 $v$ 、 $w$  のバーチャルバージョンに関連する冗長ビットが6つあり、プロセッサに異なった動作をさせるよう条件づけるために使用される。プロセッサのアーキテクチャやコンパイラのモジュールを変えるだけで柔軟性が生まれ、繰り返しになるが、ある程度の将来の保証がもたらされる。

## 【0059】

上述した実施の形態においては、トランスナンバは、ビット列によって表される。厳密には、トランスリアル、すなわち、 $\pm$  又は  $\pm$  は、ビット列全体を使用するが、実数は、 $i.f$  という2つの部分で表現される。ここで、 $i$  は、数の整数部分であり、 $f$  は、小数点以下部分である。アドレス指定のスキームによって、0、1、または、2つの対象への指定が可能である。アドレスが無効である場合、データフレームは、バスに置かれず、したがってターゲットとして指定されるアドレスもない。アドレスが符号付き無限大  $\pm$  のうちの一方である場合には、1つの出入力装置がアドレス指定される。アドレスが実数の場合、 $i$  は第1のアドレス、 $f$  は第2のアドレスとして解釈される。一般に、 $i$  と  $f$  は、異なるプロセッサのメモリセルをターゲットとしており、2つのターゲットがアドレスとして指定される。しかし、単一のプロセッサ内の同一のメモリセル、又は異なるメモリセルにアドレス指定してもよい。この場合、1つのプロセッサ、あるいは1つのメモリセルが、アドレス指定される。このように、ターゲットなし、1つの出入力装置、1つのプロセッサ内の1つまたは2つのメモリセル、あるいは、2つの異なるプロセッサの2つのメモリセルをアドレスとして指定できる。これで全体的には十分であるが、 $i$  は符号ビットを含むが、 $f$  には符号ビットがないことが課題である。したがって、すべての正のアドレスと、負の第1アドレスについては自然な表現があるが、負の第2アドレスには自然な表現がない。

## 【0060】

負のアドレスに対して自然な表現がないという問題は、正のアドレスのみを用いる適宜のスキームにおいて解決される。このようなスキームのうち最も簡単なものは、2次元のデカルト座標系の第一象限に配置された線や格子を使用することである。図1に示される座標系の一部がこれに相当する。しかし、この場合、各チップの結合が限定的になってしまう。この場合、チップは、正の軸方向にそって足すことはできるが、負の軸方向に沿って足すことはできない。これは、装置が利用できるスペースを制限する。

## 【0061】

したがって、図6を参照すると、本発明の第2の実施の形態では、別の解決策が用いられている。ここで提案される解決策では、各バスを、入力装置に隣接するプロセッサのメモリセル  $u_x$  で0からの連続自然数、チップの端部では  $-$  が付され、出力プロセッサに近接するメモリセル  $n_y$  で正整数  $n$  となり、チップの端部では  $+$  が付されるように、連続した自然数で番号付けする。このように、各メモリセルは、各バスにおいて異なるアドレスを有し、アドレスは、簡単な方法で互いに関連付けられている。さらには、アド

10

20

30

40

50

レスは、チップ何個分も離れた場所にあるプロセッサ内の1つのメモリセルをターゲットしてアドレス指定できる。もっとも重要なことは、すべてのアドレスの計算は、トランス算術において自然な方法で実行される。

【0062】

各バスは、- と番号付けされた入力装置で入り口を、+ と番号付けされた出力装置で出口を有する。プロセッサの内部に介在するメモリセルには、図6に示されるように、0から正の数nまで順番に番号がふられている。このように、単一のメモリセルは、一般に、各バスに異なるアドレスを有する。

【0063】

1つのバスのメモリセルのリアルアドレスcを、対向するバスのアドレスc'に変換するために、シンプルなアルゴリズム、

$$n - c \quad c'$$

が実行される。この演算は、冪等であり、故に

$$n - c' \quad c$$

である。

【0064】

厳密には、トランスリアルアドレスは、そのまま正しい。トランスリアルアドレスは、反対側のバスのアドレスに写像する適宜の手段によって変換される必要はない。もし、リアルアドレスcがnより大きい場合、ターゲットとなるメモリセルは、別のチップの上にある。そこへアドレス指定されたトークンは、現在のチップからバスに沿って、+ が付けられた出力装置に運ばれる。出力装置は、現在のチップの幅分、すなわちn+1分をそのアドレスからディクリメントして、トークンを出力する。従って、このトークンは、次のチップに置かれる。次のチップでは、アドレスは、そのチップでのアドレスに相当する十分に小さい数であるか、あるいは、そこへ伝送される場合は、大きすぎる数であるか、のいずれかである。この場合、トークンは、次のチップを横切ってとなりのチップの出力装置に向けて送られる。ここで、再び、アドレスはディクリメントされ、トークンは、更に次の隣接チップに置かれる。このプロセスは、トークンが適切なチップのプロセッサに伝達されるまで、何度でも繰り返される。この構成においては、各チップは、全プロセッサ用のアドレスを有し、また同じチップについては、対応するプロセッサのアドレスは同じであることが望ましい。しかし、トークンによって運ばれるようなターゲットのアドレスは、大きくてもよい。実際、このアドレスは「相対的」なものであり、トークンの現在の位置に関係した位置によって、ターゲットであるプロセッサを特定する。

【0065】

本システムにおいては、各チップは、± が付けられたそれぞれの出入口装置を有している。これは、± までに多くのルートが存在することを示している。実数がつけられた負のアドレスは存在しない。そのようなアドレスは、特定のシステムの特定のデザインに依存する何らかのものをコード化するために用いられることになる。このようなアドレスは、対応する正のアドレスの2の補数になる。

【0066】

チップに不具合があったり、形状が矩形ではない場合、異なるチップのバス上には異なる個数の有効なプロセッサが存在してもよい。したがって、各チップは、それ自身のデクリメントを行う必要がある。このデクリメントは、オフチップ装置にさせてもよい。チップが垂直方向に積層している場合、オフチップ装置は、ターゲットのチップまで迅速に信号を送ればよい。こうしたショートカットは、コンパイラが利用するタイミングルールに影響を及ぼすことがある。

【符号の説明】

【0067】

- 10 プロセッサ・チップ
- 12 プロセッサ
- 20 バス

10


20

30


40

50


【図1】



【図3】




【図2】




【図4】



【図5】



【図6】



---

フロントページの続き

(74)代理人 100158023

弁理士 牛田 竜太

(72)発明者 アンダーソン、ジェームス、アーサー、ディーン、ワレス

イギリス、レディング アールジー 4 5 エルイー、カバシャム、ローアー ヘンリー ロード  
8 8 番地

審査官 田中 幸雄

(56)参考文献 Shlomit WEISS et al. , Architectural Improvements for a Data-Driven VLSI Processing Array , Journal of Parallel and Distributed Computing , 米国 , Academic Press , 1 9 9 3 年 , vol. 19, no. 4 , pages 308-322

V. G. GRAFE et al. , Implementation of the epsilon Dataflow Processor , Proceedings of the 17th Annual International Symposium on Computer Architecture , 米国 , IEEE , 1 9 9 0 年 , pages 19-29

(58)調査した分野(Int.Cl. , DB名)

G 0 6 F 1 5 / 8 2

G 0 6 F 1 3 / 3 6

G 0 6 F 1 5 / 1 7 3