



(12) 发明专利申请

(10) 申请公布号 CN 102254874 A

(43) 申请公布日 2011. 11. 23

(21) 申请号 201110189450. 6

(51) Int. Cl.

(22) 申请日 2008. 01. 31

H01L 23/00 (2006. 01)

H01L 23/48 (2006. 01)

(30) 优先权数据

020540/07 2007. 01. 31 JP

090375/07 2007. 03. 30 JP

013191/08 2008. 01. 23 JP

(62) 分案原申请数据

200810142810. 5 2008. 01. 31

(71) 申请人 三洋电机株式会社

地址 日本大阪府

(72) 发明人 柳瀬康行 冈山芳央 柴田清司

井上恭典 水原秀树 白井良辅

山本哲也 吉井益良男

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 岳雪兰


权利要求书 1 页 说明书 20 页 附图 21 页

(54) 发明名称

半导体模块、半导体模块的制造方法以及便携式设备

(57) 摘要

本发明提供一种半导体模块、半导体模块的制造方法以及便携式设备,其目的在于提高半导体模块的电极部的连接可靠性。该种半导体模块,包括:在主表面具有与内部的半导体元件电连接的第一电极的基板,在所述基板上设置的绝缘层,在所述绝缘层上设置的布线层,与所述布线层一体地设置并且贯通所述绝缘层而与所述第一电极连接的第一导体部,以及从所述布线层向所述绝缘层内突出的第二导体部。



1. 一种半导体模块,其特征在于,包括:
在主表面具有与内部的半导体元件电连接的第一电极的基板;
在所述基板上设置的绝缘层;
在所述绝缘层上设置的布线层;
与所述布线层一体地设置并且贯通所述绝缘层而与所述第一电极连接的第一导体部;
以及
从所述布线层向所述绝缘层内突出的第二导体部。
2. 根据权利要求1所述的半导体模块,其特征在于,所述第二导体部与所述基板连接。
3. 根据权利要求2所述的半导体模块,其特征在于,在主表面还具有所述基板未与所述半导体元件电连接的第二电极;
所述第二导体部与所述第二电极连接。
4. 根据权利要求3所述的半导体模块,其特征在于,所述第二导体部和所述第二电极由相同的金属构成。
5. 根据权利要求3所述的半导体模块,其特征在于,所述第二导体部和所述第二电极由不同的金属构成。
6. 根据权利要求1~5中任一项所述的半导体模块,其特征在于,在所述布线层上的、与所述第二导体部重叠的位置还具有外部电极。
7. 一种半导体模块的制造方法,其特征在于,包括:
第一工序,制备在主表面具有与内部的半导体元件电连接的第一电极的基板;
第二工序,制备导电体,该导电体形成有对应于所述第一电极的位置突出的第一导体部和在与该第一导体部不同的位置突出的第二导体部;
第三工序,以在所述基板和所述导电体之间夹持绝缘层的方式进行配置后,通过压接所述导电体以使所述第一导体部贯通所述绝缘层,使所述第一导体部和所述第一电极接触的同时,在所述绝缘层内埋入所述第二导体部;
第四工序,对所述导电体进行构图并形成由规定图案构成的布线层。
8. 根据权利要求7所述的半导体模块的制造方法,其特征在于,在所述第二工序形成所述第二导体部,使其从所述布线层不露出。
9. 一种便携式设备,其特征在于,具有权利要求1~6中任一项所述的半导体模块。

半导体模块、半导体模块的制造方法以及便携式设备

[0001] 本申请是申请人三洋电机株式会社向中国专利局提交的题为“半导体模块、半导体模块的制造方法以及便携式设备”、申请日为 2008 年 1 月 31 日、申请号为 200810142810.5 的中国专利申请的分案申请。

技术领域

[0002] 本发明涉及一种半导体模块、半导体模块的制造方法以及具有该半导体模块的便携式设备。

背景技术

[0003] 近年来,伴随着电子设备的小型化、高性能化,要求在电子设备中使用的半导体模块实现小型化。为了实现半导体模块的小型化,半导体模块的外部连接电极之间的窄间距化成为不可缺少的技术,但是焊料凸起自身大小和焊接时桥接产生等成为制约条件,使得通过外部连接电极的窄间距化实现小型化存在限制。近年来,为了克服这种限制,正在进行通过在半导体模块中形成再布线的外部连接电极的再配置。作为这种再配置的方法,例如,已公知一种将通过对金属板进行半蚀刻而形成的突起结构作为电极或通路,在金属板上通过环氧树脂等绝缘层安装半导体模块,在突起结构上连接半导体模块的外部连接电极的方法(参照专利文献 1)。

[0004] 专利文献 1:日本特开平 9-289264 号公报

[0005] 通常,由于作为具有突起结构的金属板(在半导体模块中为具有突起结构的布线图案)等材料采用铜(Cu),因此半导体模块工作时产生的热,使得绝缘层之间的材料间产生由热膨胀系数之差产生的热应力。由于该热应力从相对于半导体模块的外部连接电极平行延伸的布线图案部分,集中施加在与该布线图案一体地设置的突起结构部分,所以在突起电极和外部连接电极的界面发生断线。特别地,今后为了实现半导体模块的进一步小型化而逐步推进突起结构自身微细化的情况下,由于突起结构和外部连接电极的接触面积变小,所以担心由于这样而产生的应力在突起电极和外部连接电极的界面更容易发生断线。

[0006] 另外,由于金属板(布线图案)与绝缘层仅仅靠它们接触面的粘接性而粘接,所以担心因这样的热应力而产生剥离,并降低半导体模块的可靠性。

发明内容

[0007] 本发明是鉴于上述课题而提出的,本发明的目的在于,提供一种提高半导体模块的电极部的连接可靠性的技术。另外,本发明的其它目的在于,提供一种能够抑制布线图案从绝缘层剥离的半导体模块及其制造方法以及具有这种半导体模块的便携式设备。

[0008] 为了解决上述问题,本发明的某一方式的半导体模块,其特征在于,包括:在表面上具有电极的基板,在基板上设置的绝缘层,在绝缘层上设置的布线层,以及与布线层一体地设置并且贯通所述绝缘层与电极电连接的突起部;布线层具有设置突起部的第一区域和与其连接并延伸的第二区域,相比于第一区域的布线层,第二区域的布线层更向基板侧凹

陷而形成。

[0009] 根据该方式,由于第二区域的布线层比第一区域的布线层更向基板侧凹陷而形成,所以半导体模块工作时所产生的热,使位于第一区域的突起部成为基点,当第二区域的布线层热膨胀时,在该第二区域的布线层中产生具有与基板表面平行的平行成分和向下的垂直成分的力矩。并且,由于产生这种力矩的第二区域的布线层,通过第一区域的布线层与突起部连接,所以对突起部作用与第二区域的布线层的力矩相对应的力矩。由此,当在半导体模块中产生热应力时,由于通过这样的力矩(向下的垂直成分的力矩)能够缓和在突起部上施加的剥离方向(从基板离开的方向)的应力,所以能够提高半导体模块的电极和突起部之间的连接可靠性(耐热可靠性)。

[0010] 为了解决上述课题,本发明的其它方式的半导体模块的制造方法,其特征在于,包括:第一工序,制备在表面具有多个电极的半导体基板;第二工序,在金属板上设置分离沟,以便形成对应于电极位置突出设置的突起部;第三工序,通过隔着绝缘层压接金属板和半导体基板,并且使突起部贯通绝缘层,在电连接突起部和电极的同时,使设置在突起部间的金属板以凹状向半导体基板侧弯曲;第四工序,对金属板进行构图并形成由规定图案构成的布线层。

[0011] 根据该方式,由于在以凹状向半导体基板侧弯曲地形成在突起部间设置的金属板之后,对该金属板进行构图并形成由规定图案构成的布线层,所以半导体模块工作时产生的热使突起部成为基点,当布线层热膨胀时,在布线层能够产生具有与半导体基板表面平行的平行成分和向下的垂直成分的力矩。并且,由于这样产生力矩的布线层与突起部连接而形成,所以能够对突起部作用与布线层的热应力的力矩相对应的力矩。由此,当在半导体模块中产生热应力时,能够缓和在突起部上施加的剥离方向(从半导体基板离开的方向)的应力,并能够制造提高电极和突起部之间的连接可靠性的半导体模块。

[0012] 另外,当经由绝缘层压接金属板和半导体基板时,由于在无需追加新的装置能够以凹状弯曲金属板,所以容易使对金属板进行构图而形成的布线层形成凹状,而且可以低成本地制造能够缓和施加在与该凹状布线层连接的突起部的剥离方向的应力的半导体模块。

[0013] 为了解决上述课题,本发明的某一方式的半导体模块,其特征在于,包括:在主表面具有与内部的半导体元件电连接的第一电极的基板,在基板上设置的绝缘层,在绝缘层上设置的布线层,与布线层一体地设置并且贯通绝缘层与第一电极连接的第一导体部以及从布线层向绝缘层内突出的第二导体部。

[0014] 为了解决上述课题,本发明的某一方式的半导体模块的制造方法,其特征在于,包括:第一工序,制备在主表面具有与内部的半导体元件电连接的第一电极的基板;第二工序,制备导电体,该导电体形成有对应于第一电极的位置突出的第一导体部和在与该第一导体部不同位置突出的第二导体部;第三工序,在基板和导电体之间配置绝缘层使之被夹持之后,通过压接金属板以使第一导体部贯通绝缘层,使第一导体部和第一电极接触的同时,在绝缘层内挤入第二导体部;第四工序,对导电体进行构图并形成由规定图案构成的布线层。

[0015] 为了解决上述课题,根据本发明的某一方式的便携式设备,其特征在于,具有所述半导体模块。

[0016] 根据本发明提高半导体模块的电极部的连接可靠性。另外,根据本发明,提供一种可抑制布线图案从绝缘层剥离的半导体模块及其制造方法,以及具有这种半导体模块的便携式设备。

附图说明

- [0017] 图 1 是本发明的第一实施方式的半导体模块的剖面图；
- [0018] 图 2 是形成图 1 中所示的半导体模块的外部连接电极等的面的平面图；
- [0019] 图 3(A) ~ (C) 分别是半导体晶片的立体图、具有对应于半导体晶片的突起部的金属板的立体图以及具有突起部的金属板的剖面图；
- [0020] 图 4(A) ~ (E) 是用于说明第一实施方式的具有突起部的金属板的形成方法的剖面图；
- [0021] 图 5(A) ~ (D) 是用于说明第一实施方式的半导体模块的制造过程的剖面图；
- [0022] 图 6(A) ~ (C) 是用于说明第一实施方式的半导体模块的制造过程的剖面图；
- [0023] 图 7 是本发明的第二实施方式的半导体模块的剖面图；
- [0024] 图 8(A) ~ (D) 是用于说明第二实施方式的半导体模块的制造过程的剖面图；
- [0025] 图 9(A) ~ (C) 是用于说明第二实施方式的半导体模块的制造过程的剖面图；
- [0026] 图 10(A) ~ (D) 是用于说明第三实施方式的具有突起部的金属板的形成方法的剖面图；
- [0027] 图 11(A) ~ (C) 是用于说明第三实施方式的半导体模块的制造过程的剖面图；
- [0028] 图 12 是本发明的第四实施方式的半导体模块的剖面图；
- [0029] 图 13(A) ~ (D) 是用于说明第五实施方式的具有突起部的金属板的形成方法的剖面图；
- [0030] 图 14(A) ~ (C) 是用于说明第五实施方式的半导体模块的制造过程的剖面图；
- [0031] 图 15 是用于说明第五实施方式的半导体模块的制造过程的剖面图；
- [0032] 图 16 是本发明的第六实施方式的半导体模块的剖面图；
- [0033] 图 17(A) ~ (E) 是用于说明第六实施方式的具有突起部的金属板的形成方法的剖面图；
- [0034] 图 18(A) ~ (D) 是用于说明第六实施方式的半导体模块的制造过程的剖面图；
- [0035] 图 19(A) ~ (C) 是用于说明第六实施方式的半导体模块的制造过程的剖面图；
- [0036] 图 20 是本发明的第七实施方式的半导体模块的示意剖面图；
- [0037] 图 21(A) ~ (E) 是用于说明第七实施方式的具有突起部的金属板的形成方法的示意剖面图；
- [0038] 图 22(A) ~ (D) 是用于说明第七实施方式的半导体模块的制造过程的示意剖面图；
- [0039] 图 23(A)、(B) 是用于说明第七实施方式的半导体模块的制造过程的示意剖面图；
- [0040] 图 24 是本发明的第八实施方式的半导体模块的示意剖面图；
- [0041] 图 25 是本发明的第九实施方式的半导体模块的示意剖面图；
- [0042] 图 26 是具有本发明的半导体模块的便携式设备的示意图；
- [0043] 图 27 是具有本发明的半导体模块的便携式设备的示意剖面图。

[0044] 附图标记说明

[0045] 1 半导体基板, 2 电极, 3 保护膜, 4 再布线图案, 4a 突起部, 4a1 突起部的前端部, 4a2 突起部的侧面部, 5a 突起区域, 5b 布线区域, 5c 焊盘电极区域, 7 绝缘层, 8 阻焊层, 9 外部连接电极 (焊料球)。

具体实施方式

[0046] 下面, 参照附图说明将本发明具体化的实施方式。在所有的附图中, 对相同的构成要素赋予相同的附图标记, 并省略相应的说明。

[0047] 第一实施方式

[0048] 图 1 是本发明的第一实施方式的半导体模块的剖面图, 图 2 是形成该半导体模块的外部连接电极等的面的平面图。

[0049] 第一实施方式的半导体模块的半导体基板 1 采用 P 型硅晶片等, 在其表面 S1 (上面侧) 上利用公知技术形成规定的集成电路等半导体元件 (未图示), 在成为安装面的表面 S1 (特别是在外周缘部) 形成半导体元件的电极 2。在半导体基板 1 的表面上方的区域形成保护膜 3, 以便露出该电极 2 的规定区域 (中央部分)。在半导体基板 1 上, 为了进一步加宽电极 2 的间隔, 在电极 2 和保护膜 3 上形成绝缘层 7, 并且形成贯通该绝缘层 7 与电极 2 的露出面连接的多个突起部 4a 以及在表面 S2 侧 (下面侧) 一体地设置这些突起部 4a 的再布线图案 4。该再布线图案 4 具有设置突起部 4a 的突起区域 5a 和与突起区域 5a 连接并延伸的布线区域 5b。在此, 形成在布线区域 5b 具有凹状的上表面的绝缘层 7, 并且沿着其上表面形成布线区域 5b 的再布线图案 4。由此, 在布线区域 5b 的再布线图案 4 相比于突起区域 5a 的再布线图案 4, 更向半导体基板 1 侧凹陷。另外, 在再布线图案 4 中, 在与表面 S2 相反侧 (上面侧) 的规定区域 (焊盘电极区域 5c) 设置外部连接电极 (焊料凸起) 9, 并且利用阻焊层 8 覆盖该外部连接电极以外的区域。

[0050] 具体地, 将电极 2 形成为其与构成半导体元件的集成电路连接, 并且在集成电路的外周缘部有多个存在。电极 2 的材料可采用铝 (Al) 或铜 (Cu) 等。当作为电极 2 的材料采用铝的场合, 可以在电极 2 的表面形成氮化钛 (TiN) 或氮化钽 (TaN) 等阻挡膜。如上所述, 通过在电极 2 的表面形成阻挡膜, 即便在由铜构成的突起部 4a 与电极 2 抵接的情况下, 也能够防止作为突起部 4a 的材料的铜向电极 2 扩散。另外, 当作为电极 2 的材料采用铜的场合, 由于电极 2 与突起部 4a 的热膨胀系数相等, 所以可以提高相对于其界面的热应力的连接可靠性 (耐热可靠性)。并且, 还能够在突起部的前端设置细的凹凸, 由此使加压加工时的与电极的接合变得可靠, 并且可以提高接合可靠性。另外, 在突起部的前端实施金 (Au)/ 镍 (Ni) 的电镀, 从而可以提高与电极的接合可靠性。

[0051] 绝缘层 7 形成在半导体基板 1 上, 其位于突起部 4a 间, 并且形成具有其膜厚从突起部 4a 侧向其中央部逐渐变薄的凹状的上表面。突起部 4a 间的绝缘层 7 的凹陷量 H1 为例如约 $25\mu\text{m}$ 。绝缘层 7 由在加压时产生塑性流动的材料形成。作为加压时产生塑性流动的材料, 可列举环氧类热固化型树脂, 该树脂是例如在温度 160°C 、压力 8MPa 的条件下具有黏度为 $1\text{kPa}\cdot\text{s}$ 的特性的材料。另外, 在温度 160°C 的条件下, 以 5MPa 加压的情况, 与不加压的情况相比, 该材料的树脂的黏度下降到约 $1/8$ 。

[0052] 再布线图案 4 形成在绝缘层 7 上, 其具有突起区域 5a 和与突起区域 5a 连接并延

伸的布线区域 5b。并且,在突起区域 5a 中的再布线图案 4 上,一体地设置对应于电极 2 的位置从表面 S2 突出并贯通该绝缘层 7 的多个突起部 4a。如图 2 所示,这些突起部 4a 被配置在半导体基板 1 的外周缘部。另外,如图 1 所示,沿着绝缘层 7 的上表面,形成布线区域 5b 中的再布线图案 4,并且相比于突起区域 5a 中的再布线图案 4 被形成得更向半导体基板 1 侧凹陷。该再布线图案 4 的凹陷量 H1 与绝缘层的凹陷量相等,为约 $25\mu\text{m}$ 。作为再布线图案 4 和突起部 4a,例如可采用由轧制的铜构成的轧制金属。当与由利用电镀等形成的铜构成的金属膜比较时,由铜构成的轧制金属的机械强度高,作为再布线用材料更加优越。再布线图案 4 的厚度为例如约 $20\mu\text{m}$,突起部 4a 的高度(厚度)为例如约 $35\mu\text{m}$ 。突起部 4a 被设置为圆锥台形状,其具体的形状,包括与半导体基板 1 的电极 2 的接触面平行的前端部 4a1 以及被形成得越靠近该前端部 4a1 直径(尺寸)越变细的侧面部 4a2,去除圆锥形的前端部,其断面形状就成为台面形状(以下称为“圆锥台”)。突起部 4a 的前端(前端部 4a1)的直径及基面(与电极 2 的接触面)的直径为分别约 $\phi 30\mu\text{m}$ 和约 $\phi 40\mu\text{m}$ 。另外,在对应于电极 2 的位置设置突起部 4a。

[0053] 突起部 4a 的前端(前端部 4a1)被形成为直接与半导体基板 1 的电极 2 连接,通过突起部 4a 电连接电极 2 与再布线图案 4。

[0054] 外部连接电极(焊料凸起)9 设置在与再布线图案 4 的表面 S2 相反侧(上面侧)的规定区域(焊盘电极区域 5c),其具有作为对应于各个电极 2 的外部连接端子的功能。如图 2 所示,外部连接电极 9 配置在由在半导体基板 1 的外周缘部设置的突起部 4a 所包围的区域内部,并且通过布线区域 5b(包含焊盘电极区域 5c)中的再布线图案 4 与突起部 4a(突起区域 5a 中的再布线图案 4)电连接。另外,如图 1 所示,利用作为再布线图案 4 的保护膜起作用的阻焊层 8 覆盖焊盘电极区域 5c 以外的区域。

[0055] 另外,半导体基板 1 为本发明的“基板”,电极 2 为本发明的“电极”,绝缘层 7 为本发明的“绝缘层”,再布线图案 4 为本发明的“布线层”,突起部 4a 为本发明的“突起部”,突起区域 5a 为本发明的“第一区域”,布线区域 5b 为本发明的“第二区域”的一个举例。

[0056] 制造方法

[0057] 图 3(A) 是作为半导体基板的一个例子的半导体晶片(以下,在本说明书中相同)的立体图,图 3(B)是具有在半导体晶片上形成的突起部的金属板的立体图,图 3(C)是具有突起部的金属板的剖面图。

[0058] 首先,制备以栅格状(矩阵状)配置有由多条划线 10a 划分的半导体模块形成区域 10(半导体基板 1)的半导体晶片 30。如图 3(A)所示,在半导体晶片 30 的表面上,在每个半导体模块形成区域 10 形成集成电路等半导体元件,与该半导体元件连接的电极 2 形成在其外周缘部。另外,这种半导体晶片 30 可通过组合常规的光刻技术、蚀刻技术、离子注入技术、膜形成技术及热处理技术等半导体制造过程来制造。

[0059] 然后,制备一体地设置有突起部 4a 的铜板 4x 作为具有突起部的金属板。如图 3(B)所示,铜板 4x 的平面尺寸被形成为与半导体晶片 30 同等程度。另外,在铜板 4x 的表面 S2,分别对应于各半导体模块形成区域 10 内的电极 2 的位置设置突起部 4a。如图 3(C)所示,突起部 4a 具有相对于和半导体基板 1 的电极 2 的接触面平行的前端部 4a1 以及被形成得越靠近该前端部 4a1 直径越变细的侧面部 4a2。

[0060] 下面,说明具有突起部的金属板(一体地设置有突起部 4a 的铜板 4x)的形成方

法。图 4 是用于说明图 3(C) 所示的具有突起部的金属板的形成方法的剖面图。

[0061] 首先,如图 4(A) 所示,制备具有至少比突起部 4a 的高度和再布线图案 4 的厚度之和更大的厚度的铜板 4z。铜板 4z 的厚度为约 $100\ \mu\text{m}$ 。另外,作为铜板 4z,采用由轧制的铜构成的轧制金属。

[0062] 如图 4(B) 所示,采用光刻技术,在各半导体模块形成区域 10 内的突起部形成区域形成抗蚀剂掩模 PR1。在此,突起部形成区域的排列对应于由多个划线 10a 划分成多个半导体模块形成区域 10 的半导体晶片 30 中的半导体基板 1 的各个电极 2 的位置。另外,在与设置抗蚀剂掩模 PR1 的面相反侧(上面侧)的整个表面上形成抗蚀剂保护膜(未图示)来保护铜板 4z。

[0063] 如图 4(C) 所示,通过将抗蚀剂掩模 PR1 作为掩模,采用氯化铁溶液等的药剂进行湿法蚀刻处理,并在铜板 4z 的表面形成分离沟,来形成从铜板 4y 的表面 S2 突出的规定的圆锥台图案的突起部 4a。此时,突起部 4a 形成为具有越靠近其前端部 4a1 直径(尺寸)越变细的锥状的侧面部 4a2。而且,突起部 4a 的高度为约 $35\ \mu\text{m}$,突起部 4a 的前端(前端部 4a1)的直径和基面的直径为分别约 $\phi 30\ \mu\text{m}$ 和约 $\phi 40\ \mu\text{m}$ 。

[0064] 如图 4(D) 所示,去除抗蚀剂掩模 PR1 和抗蚀剂保护膜。由此,在铜板 4y 的表面 S2 上一体地形成突起部 4a。另外,代替抗蚀剂掩模 PR1,也可以采用银(Ag)等金属掩模。此时,由于充分确保与铜板 4z 的蚀刻选择比,因此可以实现突起部 4a 的构图的进一步微细化。

[0065] 如图 4(E) 所示,通过采用氯化铁溶液等药剂来进行湿法蚀刻处理等,从表面 S2 的相反侧对整个铜板 4y 进行蚀刻,以使铜板 4y 达到薄膜化。此时,在表面 S2 形成抗蚀剂保护膜(未图示)来保护突起部 4a 和铜板 4y,并在蚀刻处理后去除抗蚀剂保护膜。由此,形成加工为规定的厚度(再布线图案 4 的厚度)的、在表面 S2 一体地设置有规定的突起部 4a 的铜板 4x。本实施方式的铜板 4x 的厚度为约 $20\ \mu\text{m}$ 。而且,铜板 4x 是本发明的“金属板”的一个例子。

[0066] 另外制备具有如上述制造的突起部 4a 的铜板 4x,其在下面说明的第一实施方式的半导体模块的制造过程中加以采用。图 5 和图 6 是用于说明第一实施方式的半导体模块的制造过程的剖面图。

[0067] 首先,如图 5(A) 所示,预先制备在表面 S1(上面侧)形成具有电极 2 和保护膜 3 的半导体模块形成区域 10 的半导体晶片 30。具体地,对于 P 型硅基板等半导体晶片 30(半导体基板 1)内的各个半导体模块形成区域 10,利用公知的技术,在其表面 S1 形成规定的集成电路等半导体元件以及在其外周缘部形成电极 2。作为电极 2 的材料可采用铝或铜等金属。在去除这些电极 2 的半导体基板 1 的表面 S1 上,制备形成用于保护半导体基板 1 的绝缘性的保护膜 3 的半导体晶片 30。作为保护膜 3,可采用硅氧化膜(SiO_2)或硅氮化膜(SiN)或聚酰亚胺(PI)等。另外,半导体晶片 30 是本发明的“半导体晶片”的一个例子。

[0068] 如图 5(B) 所示,在半导体晶片 30(表面 S1 侧)上配置绝缘层 7,使其夹持在半导体晶片 30 和一体地形成有突起部 4a 的铜板 4x 之间。该绝缘层 7 的厚度为约 $35\ \mu\text{m}$,与突起部 4a 的高度相等。另外,具有突起部 4a 的铜板 4x 的形成方法如上所述。

[0069] 如图 5(C) 所示,通过采用加压装置在如上所述地夹持绝缘层 7 的状态下进行加压成型,使半导体晶片 30、绝缘层 7 和铜板 4x 成为一体。加压加工时的压力和温度分别约为

5MPa 和 200℃。通过该加压加工,绝缘层 7 的黏度下降,并产生塑性流动。由此,突起部 4a 贯通绝缘层 7,突起部 4a 与电极 2 电连接。另外,由于突起部 4a 具有越靠近前端部 4a1 直径越变细的侧面部 4a2,因此突起部 4a 可以平滑地贯通绝缘层 7。其结果,绝缘层 7 从突起部 4a 和电极 2 的界面有效地被挤出,使绝缘层 7 的一部分难以残留在界面。

[0070] 如图 5(D) 所示,通过在加压加工后以与铜板 4x 粘接的状态冷却绝缘层 7 进行膜收缩,铜板 4x 以各突起部 4a 作为支点并以凹状弯曲,突起部 4a 间的绝缘层 7 形成为具有其膜厚从突起部 4a 侧向中央部逐渐变薄的凹状的上表面。这样,铜板 4x 沿着绝缘层 7 的表面,向半导体晶片 30 侧弯曲为凹状,其中布线区域 5b 的铜板 4x 的上表面比突起区域 5a 的铜板 4x 的上表面更加凹陷。另外,在突起部 4a 间的铜板 4x(对应于焊盘电极区域 5c 的部分)的凹陷量 H1 为约 25 μm。另外,虽然通过在冷却前进行树脂的完全固化使得成为基点的突起部处于不活动的状态,但是此时,例如通过在 240℃ 下进行 2 小时压接加热,冷却中也进行加压并返回到室温,也能够实现使突起部处于不活动的状态。

[0071] 然后,如图 6(A) 所示,通过利用光刻技术和蚀刻技术来加工铜板 4x,并形成再布线图案 4。该再布线图案 4 具有设置有突起部 4a 的突起区域 5a 和与突起区域 5a 连接并延伸的布线区域 5b。另外,布线区域 5b 中的再布线图案 4 直接反映之前的铜板 4x 的凹状的上表面,并且相比突起区域 5a 中的再布线图案 4,更向半导体晶片 30 侧凹陷。

[0072] 如图 6(B) 所示,将阻焊层 8 形成为使其在再布线图案 4 的焊盘电极区域 5c 具有开口部,并且覆盖绝缘层 7 和再布线图案 4。该阻焊层 8 具有作为再布线图案 4 的保护膜的功能。阻焊层 8 采用环氧树脂等,其膜厚为例如约 40 μm。然后,采用焊料印刷法,在再布线图案 4 的焊盘电极区域 5c 形成具有作为外部连接端子功能的外部连接电极(焊料球)9。具体地,利用印网掩模,在所希望的位置印刷将树脂和焊料做成膏状的焊料膏,并且通过加热至焊料熔融温度来形成外部连接电极 9。

[0073] 如图 6(C) 所示,通过沿着划分多个半导体模块形成区域 10(半导体基板 1)的划线 10a,从半导体晶片 30 的背面(下面侧)切割半导体晶片 30,使半导体模块成为单片半导体模块。此后,通过对已单片化的半导体模块进行利用药剂的清洁处理,去除切割时产生的残渣等。

[0074] 利用这些工序,制造先前的图 1 所示的第一实施方式的半导体模块。

[0075] 接着,下面说明由本实施方式的半导体模块结构所带来的效果。

[0076] 根据用于确认向本实施方式的突起部的应力缓和效果而进行的热模拟结果,相比于在再布线图案中没有凹陷的现有技术的例子(布线区域中的再布线图案与半导体晶片平行)中施加在突起部的剥离方向(从半导体晶片离开的方向)的应力为约 456MPa,在再布线图案中设置凹陷的实施例(布线区域中的再布线图案比突起区域中的再布线图案向半导体晶片侧更加凹陷)中其应力却约为 434MPa。即,通过加工为本实施方式的结构,施加在突起部的应力可以缓和约 5%。这是因为,当半导体模块工作时所产生的热使突起部变为基点并使布线区域的再布线图案发生热膨胀时,在布线区域的再布线图案中产生具有与半导体晶片表面平行的平行成分和向下的垂直成分的力矩,产生这种力矩的布线区域的再布线图案通过突起区域的再布线图案与突起部连接,对突起部作用与布线区域的再布线图案的力矩相对应的力矩。另外,在热模拟中,将半导体晶片上的绝缘层膜厚为 35 μm,再布线图案厚度为 20 μm,并且将与再布线图案一体地设置的突起部设为直径为 35 μm 的圆柱状,计

算出将半导体晶片的温度从 25℃ 升高至 125℃（相当于电路工作时）时施加在突起部与半导体基板的界面的应力。

[0077] 根据该第一实施方式的半导体模块及其制造方法,能够获得如下所述的效果。

[0078] (1) 通过将布线区域 5b 的再布线图案 4 形成为比突起区域 5a 的再布线图案 4 更向半导体晶片 30 侧凹陷,当半导体模块工作时所产生的热使位于突起区域 5a 的突起部 4a 成为基点而使布线区域 5b 的再布线图案 4 发生热膨胀时,在布线区域 5b 的再布线图案 4 产生具有与半导体晶片 30 的表面平行的平行成分和向下的垂直成分的力矩。并且,由于产生这种力矩的布线区域 5b 的再布线图案 4,通过突起区域 5a 的再布线图案 4 与突起部 4a 连接,所以对突起部 4a 作用与布线区域 5b 的再布线图案 4 的力矩相对应的力矩。因此,当在半导体模块中产生热应力时,由于借助于这种力矩（向下的力矩）能够缓和施加在突起部 4a 的剥离方向（从基板引开的方向）的应力,因此可以提高半导体模块中的电极 2 和突起部 4a 之间的连接可靠性（耐热可靠性）。

[0079] (2) 由于通过将突起部 4a 间的绝缘层 7 形成为具有凹状上表面,突起部 4a 间的再布线图案 4（特别是位于绝缘层 7 的凹状的底部附近的再布线图案 4）和半导体晶片 30 之间的距离（上下方向的间隔）比突起部 4a 间的绝缘层 7 的上表面不是凹形状时（例如与半导体晶片 30 平行的时候）变短,所以将来自半导体晶片 30 的热容易传导至再布线图案 4,可以提高半导体模块的散热性。

[0080] (3) 由于将在突起部 4a 间设置的铜板 4x 以凹状向半导体晶片侧弯曲而形成之后,对该铜板 4x 进行构图并形成再布线图案 4,所以当半导体模块工作时所产生的热使突起部 4a 成为基点而使布线区域 5b 的再布线图案 4 发生热膨胀时,能够在布线区域 5b 的再布线图案 4 产生具有与半导体晶片 30 表面平行的平行成分和向下的垂直成分的力矩。并且,由于产生这种力矩的布线区域 5b 的再布线图案 4,通过突起区域 5a 的再布线图案 4 与突起部 4a 连接,所以可以对突起部 4a 作用与布线区域 5b 的再布线图案 4 的力矩相对应的力矩。因此,能够制造当在半导体模块中产生热应力时,可缓和施加在突起部 4a 的剥离方向（从半导体晶片 30 离开的方向）的应力,提高电极 2 和突起部 4a 之间的连接可靠性（耐热可靠性）的半导体模块。

[0081] (4) 由于当经由绝缘层 7 压接铜板 4x 和半导体晶片 30 时,无需追加新装置就能够以凹状使铜板 4x 弯曲,所以能够以低成本制造出容易使通过蚀刻铜板 4x 而形成的再布线图案 4（特别是布线区域 5b 的再布线图案 4）成为凹状,可以缓和施加在与该再布线图案 4 相连接的突起部 4a 的剥离方向的应力的半导体模块。

[0082] (5) 由于在单片化半导体模块前的半导体晶片 30 的状态下,一并形成具有突起部 4a 的再布线图案 4,所以与在每个半导体模块中单独地形成再布线图案 4 等情况相比,可以降低半导体模块的制造成本。

[0083] (6) 由于通过在再布线图案 4 一体地设置突起部 4a,使得从半导体基板 1 的电极 2 直至外部连接电极 9 的路径上不存在不同材料间的连接部（界面）,所以由于电路工作时的温度变化等,即便在突起部 4a 和再布线图案 4 之间作用热应力,断线等的可能性也会减少。因此,可以抑制因半导体模块的热应力而导致连接可靠性的下降。

[0084] 第二实施方式

[0085] 图 7 是用于说明本发明的第二实施方式的半导体模块的剖面图。与第一实施方式

不同之处在于,在再布线图案 4 的焊盘电极区域 5c 中,在和表面 S2 相反侧的面上设置与再布线图案 4 一体的凸状的接线柱部 4c,该接线柱部 4c 的上表面从阻焊层 8 露出,在其露出表面形成外部连接电极 9。除此之外,与之前的第一实施方式相同。

[0086] 制造方法

[0087] 图 8 和图 9 是用于说明第二实施方式的半导体模块的制造过程的剖面图。

[0088] 首先,制备经上述图 4(D) 所示的工序为止而形成的具有突起部 4a 的铜板 4y。该铜板 4y 与第一实施方式中的铜板 4x 不同,处于没有对铜板进行薄膜化的状态。然后,如图 8(A) 所示,在半导体晶片 30 的表面 S1(上面侧)配置绝缘层 7,使其夹持在半导体晶片 30 和具有突起部 4a 的铜板 4y 之间。

[0089] 如图 8(B) 所示,通过在如上所述地夹持的状态下采用加压装置进行加压成型,来使半导体晶片 30、绝缘层 7 及铜板 4y 实现一体化。加压加工条件可采用与第一实施方式相同的条件。

[0090] 如图 8(C) 所示,通过在加压加工后与铜板 4y 粘接的状态下冷却绝缘层 7 进行膜收缩,使铜板 4y 以各突起部 4a 作为支点弯曲为凹状,形成突起部 4a 间的绝缘层 7,其具有膜厚从突起部 4a 侧向中央部逐渐变薄的凹状的上表面。因此,铜板 4y 沿着绝缘层 7 的表面其上表面以凹状弯曲的同时,对应于布线区域 5b 的铜板 4y 的上表面处于比对应于突起区域 5a 的铜板 4y 的上表面更加凹陷的状态。另外,突起部 4a 间的铜板 4y(对应于焊盘电极区域 5c 的部分)的凹陷量 H1 为例如约 $25\mu\text{m}$ 。

[0091] 如图 8(D) 所示,利用光刻技术和蚀刻技术来加工铜板 4y,并在铜板 4y 的表面 S2 的相反侧的面上形成分离沟。由此,将铜板 4y 加工成薄膜化到规定厚度(相当于再布线图案 4 的厚度)的铜板 4x,在该铜板 4x 中一体地形成接线柱部 4c,该接线柱部 4c 在表面 S2 的相反侧的面的焊盘电极区域 5c 具有规定的圆锥台图案。

[0092] 然后,如图 9(A) 所示,通过利用光刻技术和蚀刻技术来加工铜板 4x,并对再布线图案 4 进行构图。该再布线图案 4 与第一实施方式相同,由设置有突起部 4a 的突起区域 5a 和与该突起区域 5a 连接并延伸的布线区域 5b 构成。反映之前的铜板 4x 的凹状上表面的、位于布线区域 5b 的再布线图案 4 相比于突起区域 5a 的再布线图案 4,处于更向半导体晶片 30 侧凹陷的状态。另外,在焊盘电极区域 5c 的再布线图案 4 上一体地形成有凸状的接线柱部 4c。

[0093] 如图 9(B) 所示,将阻焊层 8 形成为,对阻焊层 8 进行层压并利用光刻法使再布线图案 4 的接线柱部 4c 露出,并且覆盖半导体晶片 30 上的绝缘层 7 和再布线图案 4。然后,利用焊料印刷法,在再布线图案 4 的接线柱部 4c 的露出表面形成外部连接电极 9。

[0094] 如图 9(C) 所示,通过沿着划分多个半导体模块形成区域 10 的划线 10a,从半导体晶片 30 的背面(下面侧)切割半导体晶片 30,将具有与半导体基板 1 相同外形尺寸的半导体模块进行单片化。此后,通过利用药剂清洁处理已单片化的半导体模块,去除切割时所产生的残渣。

[0095] 利用这些工序,可以制造上述图 7 所示的第二实施方式的半导体模块。

[0096] 根据该第二实施方式的半导体模块及其制造方法,除上述(1)~(6)的效果外,还可以获得以下效果。

[0097] (7) 由于通过在再布线图案 4 上设置凸状的接线柱部 4c,这些突出的接线柱部 4c

相应于在横向方向作用的应力而发生变形,所以可以降低作用于与接线柱 4c 连接设置的外部连接电极 9 的热应力,提高外部连接电极 9 的连接可靠性。

[0098] (8) 由于通过在再布线图案 4 上各自一体地设置突起部 4a 和接线柱部 4c,在从半导体基板 1 的电极 2 直至外部连接电极 9 的路径上不存在不同材料间的连接部(界面),所以由于电路工作时的温度变化,即使在突起部 4a 和再布线图案 4 之间或者在再布线图案 4 和接线柱部 4c 之间作用热应力,断线等的担心也会减少。因此,能够抑制因半导体模块的热应力而导致的连接可靠性的下降。

[0099] (9) 由于利用蚀刻处理,由一枚铜板 4z 可以形成从半导体基板 1 的电极 2 直至外部连接电极 9 的路径,所以能够简化基于 CSP 的半导体模块的制造过程。还可以降低半导体模块的制造成本。

[0100] 第三实施方式

[0101] 图 10 是用于说明第三实施方式的具有突起部的金属板的形成方法的剖面图,图 11 是用于说明第三实施方式的半导体模块的制造过程的剖面图。第三实施方式的半导体模块与第二实施方式结构相同,与第二实施方式不同之处是其制造方法。具体地,预先在与表面 S2 相反侧的面形成与铜板 4x 一体的凸状的接线柱部 4c,通过将该铜板 4x 经由绝缘层 7 压接在半导体晶片 30 上,来制造第二实施方式的半导体模块。另外,接线柱部 4c 是本发明的“接线柱部”的一个例子。

[0102] 首先,如图 10(A) 所示,制备经上述图 4(D) 所示的工序为止而形成的具有突起部 4a 的铜板 4y。该铜板 4y 与第二实施方式中所采用的铜板相同。

[0103] 如图 10(B) 所示,利用光刻技术,在对应于各半导体模块形成区域 10 内的焊盘电极区域 5c 的部分形成抗蚀剂掩模 PR2。另外,在与设置有抗蚀剂掩模 PR2 的面相反侧(表面 S2)形成抗蚀剂保护膜(未图示)来保护铜板 4y。

[0104] 如图 10(C) 所示,将抗蚀剂掩模 PR2 作为掩模,采用氯化铁溶液等药剂进行湿法蚀刻处理,并在铜板 4y 的表面 S2 的相反侧的面形成分离沟。由此,将铜板 4y 加工成薄膜化到规定厚度(相当于再布线图案 4 的厚度)的铜板 4x,在该铜板 4x 一体地形成接线柱部 4c,该接线柱部 4c 在表面 S2 的相反侧的面的焊盘电极区域 5c 具有规定的圆锥台图案。

[0105] 如图 10(D) 所示,去除抗蚀剂掩模 PR2 和抗蚀剂保护膜。由此,形成加工为规定厚度的、在表面 S2 一体地设置规定的突起部 4a 的同时,在表面 S2 的相反侧的面的焊盘电极区域 5c 一体地设置规定的接线柱部 4c 的铜板 4x。

[0106] 另外制备具有如上制造的突起部 4a 和接线柱部 4c 的铜板 4x,其在下面说明的第三实施方式的半导体模块的制造过程中加以采用。

[0107] 首先,如图 11(A) 所示,在半导体晶片 30 的表面 S1(上面侧),在半导体晶片 30 和具有突起部 4a 和接线柱部 4c 的铜板 4y 之间夹持绝缘层 7。

[0108] 如图 11(B) 所示,通过在如上所述地夹持的状态下使用加压装置进行加压成型,来一体化地重叠半导体晶片 30、绝缘层 7 及铜板 4x。加压加工条件采用与第一实施方式相同的条件。此时,通过对凸状的接线柱部 4c 施加的压力,对应的突起部 4a 间的铜板 4x 形成凹陷的状态。并且,通过冷却绝缘层 7 使其收缩,使铜板 4x 以各突起部 4a 作为支点进一步弯曲,如图 11(C) 所示,突起部 4a 间的绝缘层 7 被形成为具有其膜厚从突起部 4a 侧向其中央部逐渐变薄的凹状的上表面。由此,铜板 4x 沿着绝缘层 7 的表面,其上表面弯曲为

凹状,将对应于布线区域 5b 的铜板 4x 加工成使其处于比对应于突起区域 5a 的铜板 4x 向半导体晶片 30 侧更加凹陷的状态。另外,突起部 4a 间的铜板 4x(对应于焊盘电极区域 5c 的部分)的凹陷量 H3 为例如约 $30\ \mu\text{m}$ 。

[0109] 在此之后,经过上述图 9(A) ~ 图 9(C) 所示的工序可以制造第三实施方式的半导体模块。

[0110] 根据该第三实施方式的半导体模块及其制造方法,除上述 (1) ~ (9) 的效果外,还可以获得以下效果。

[0111] (10) 通过在与设置有突起部 4a 的表面 S2 相反侧的面上,在未与突起部 4a 重叠的位置形成与铜板 4x 一体的凸状接线柱部 4c,当经由绝缘层 7 压接铜板 4x 和半导体晶片 30 时,除因绝缘层 7 的收缩产生变形的,还可以通过施加在凸状接线柱部 4c 的压力,使突起部 4a 间的铜板 4x 以凹状弯曲。由此,可以制造更加可靠地且更加容易控制地提高连接可靠性的半导体模块。

[0112] 第四实施方式

[0113] 图 12 是用于说明本发明的第四实施方式的半导体模块的剖面图。

[0114] 第四实施方式的半导体模块中的半导体基板 1,利用公知的技术在其表面 S1(上面侧)形成规定的集成电路等半导体元件(未图示),并在成为安装表面的表面 S1 形成半导体元件的电极 2。在半导体基板 1 的表面上区域形成保护膜 3,以便露出该电极 2 的规定区域(中央部分)。在半导体基板 1 上,形成覆盖电极 2 和保护膜 3 的绝缘层 7,并且形成贯通该绝缘层 7 与电极 2 的露出面连接的多个突起部 4a 以及在表面 S2 侧(下面侧)一体地设置有这些突起部 4a 的再布线图案 4。该再布线图案 4 具有设置有突起部 4a 的突起区域 5a1(5a2) 和与它们连接并延伸的布线区域 5b1(5b2)。在此,形成在突起部 4a 间具有凹状的上表面的绝缘层 7,例如,沿着其上表面形成布线区域 5b1 的再布线图案 4。因此,布线区域 5b1 的再布线图案 4 处于比突起区域 5a1(5a2) 的再布线图案 4 更向半导体基板 1 侧凹陷的状态。该凹陷量 H4 为例如约 $20\ \mu\text{m}$ 。然后,在再布线图案 4 中,在与表面 S2 相反侧(上面侧)的规定区域设置外部连接电极(未图示),除此之外的区域由阻焊层 8 覆盖。再有,利用与第一实施方式相同的制造方法能够容易地制造这种半导体模块。

[0115] 根据该第四实施方式的半导体模块及其制造方法,可以享受至少与第一实施方式相同的效果。

[0116] 第五实施方式

[0117] 图 13 是用于说明第五实施方式的具有突起部的金属板的形成方法的剖面图,图 14 是用于说明第五实施方式的半导体模块的制造过程的剖面图。第五实施方式中的半导体模块与第一实施方式相比其结构相同,与第一实施方式不同之处在于其制造方法。

[0118] 下面,说明具有突起部的金属板(一体地设置有突起部 4a 的铜板 4x)的形成方法。

[0119] 首先,如图 13(A) 所示,制备经上述图 4(D) 所示的工序为止而形成的具有突起部 4a 的铜板 4y。该铜板 4y 与第一实施方式所采用的铜板相同。

[0120] 然后,如图 13(B) 所示,利用光刻技术,在各半导体模块形成区域 10 内的、含有突起部 4a 的再布线图案形成区域形成抗蚀剂掩模 PR3。另外,在与设置有抗蚀剂掩模 PR3 的面相反侧(表面 S2)形成抗蚀剂保护膜(未图示)来保护铜板 4y。

[0121] 然后,如图 13(C) 所示,将抗蚀剂掩模 PR3 作为掩模,采用氯化铁溶液等药剂进行湿法蚀刻处理,并在铜板 4y 的表面 S2 的相反侧的面上,对除再布线图案形成区域外的区域进行半蚀刻。由此,在铜板 4y 的表面 S2 的相反侧的面形成将再布线图案形成区域作为凸部 50 的凹凸。该凹凸的高低差优选与后述的相当于再布线图案 4 的厚度相等。

[0122] 然后,如图 13(D) 所示,去除抗蚀剂掩模 PR3 和抗蚀剂保护膜。由此,形成加工为规定的厚度的、在表面 S2 一体地设置有规定的突起部 4a 的同时,在表面 S2 的相反侧的面设置有使再布线图案形成区域成为凸部 50 的凹凸铜板 4x。

[0123] 另外制备具有如上述制造的突起部 4a 和凸部 50 的铜板 4x,其在下面说明的第五实施方式中半导体模块的制造过程中加以采用。

[0124] 首先,如图 14(A) 所示,在半导体晶片 30 的表面 S1(上面侧),在半导体晶片 30 和具有突起部 4a 及凸部 50 的铜板 4x 之间夹持绝缘层 7。

[0125] 如图 14(B) 所示,通过在如上所述地夹持的状态下使用加压装置进行加压成型,来一体化地重叠半导体晶片 30、绝缘层 7 及铜板 4x。加压加工条件采用与第一实施方式相同的条件。此时,通过施加在凸部 50 的压力,将对应的突起部 4a 间的铜板 4x 形成凹陷的状态。在本实施方式中,由于加压加工时膜厚变薄的凹部 52 容易挤入绝缘层 7,所以铜板 4y 以各突起部 4a 作为支点更加容易弯曲。并且,通过冷却绝缘层 7 使其收缩,使铜板 4x 以突起部 4a 作为支点进一步弯曲,如图 14(C) 所示,形成突起部 4a 间的绝缘层 7,该绝缘层 7 具有其膜厚从突起部 4a 侧向其中部逐渐变薄的凹状的上表面。因此,铜板 4x 沿着绝缘层 7 的表面,其上表面弯曲成凹状,将对应于布线区域 5b 的铜板 4x 加工成使其处于比对应于突起区域 5a 的铜板 4x 更向半导体晶片 30 侧凹陷状态。

[0126] 然后,如图 15 所示,通过对与铜板 4y 的表面 S2 相反侧的面进行蚀刻,形成再布线图案 4。

[0127] 在此之后,经过上述图 6(B) ~ 图 6(C) 所示的工序,可以制造第五实施方式中的半导体模块。

[0128] 根据该第五实施方式的半导体模块及其制造方法,除与第一实施方式相同的效果外,还可以获得以下效果。

[0129] (11) 当通过加压加工使半导体晶片 30、绝缘层 7 及铜板 4x 成为一体时,由于膜厚变薄的凹部 52 容易挤入绝缘层 7,所以铜板 4y 将各突起部 4a 作为支点更加容易弯曲。

[0130] 第六实施方式

[0131] 图 16 是用于说明本发明的第六实施方式的半导体模块的剖面图。本实施方式的半导体模块的基本结构与第一实施方式相同。与第一实施方式不同之处在于,对应于外部连接电极 9 的位置,在再布线图案 4 的表面 S2 侧设置有虚拟突起部 60。该虚拟突起部 60 的顶部表面与在半导体基板 1 设置的电极 2 不连接,而与保护膜接触。即,虚拟突起部 60 是以与半导体基板 1 不进行电连接的状态由所述半导体基板 1 支持的突起部。

[0132] 下面,说明具有突起部和虚拟突起部的金属板(一体地设置有突起部 4a 和虚拟突起部 60 的铜板 4x)的形成方法。图 17(A) ~ (E) 是用于说明具有突起部和虚拟突起部的金属板的形成方法的剖面图。

[0133] 首先,如图 17(A) 所示,制备铜板 4z,该铜板 4z 的厚度至少比突起部 4a 的高度和再布线图案 4 的厚度之和更大。铜板 4z 的厚度为约 100 μm 。另外,作为铜板 4z,可采用由

轧制的铜构成的轧制金属。

[0134] 然后,如图 17(B) 所示,利用光刻技术,在各半导体模块形成区域 10 内的突起部形成区域和虚拟突起部形成区域,分别形成抗蚀剂掩模 PR1 和抗蚀剂掩模 PR1'。在此,突起部形成区域的排列对应于由多个划线 10a 划分为多个半导体模块形成区域 10 的半导体晶片 30 中的半导体基板 1 的各电极 2 的位置。另外,在本实施方式中的抗蚀剂掩模 PR1' 的排列对应于外部连接电极 9 的位置。抗蚀剂掩模 PR1' 的直径比抗蚀剂掩模 PR1 的直径小。例如,抗蚀剂掩模 PR1 的直径为 $\phi 100 \mu\text{m}$,抗蚀剂掩模 PR1' 的直径为 $\phi 50 \mu\text{m}$ 。另外,在与设置有抗蚀剂掩模 PR1 的面相反侧(上面侧)的整个面形成保护膜(未图示)来保护铜板 4z。

[0135] 然后,图 17(C) 所示,将抗蚀剂掩模 PR1 和抗蚀剂掩模 PR1' 作为掩模,采用氯化铁溶液等药剂进行湿法蚀刻处理,并形成从铜板 4y 的表面 S2 突出的规定圆锥台图案的突起部 4a 和虚拟突起部 60。虚拟突起部 60 的高度低于突起部 4a 的高度。这样的虚拟突起部 60,可以通过将抗蚀剂掩模 PR1 和抗蚀剂掩模 PR1' 作为掩模,对铜板 4y 的表面 S2 进行蚀刻,并且进一步实施过蚀刻来形成。

[0136] 然后,如图 17(D) 所示,去除抗蚀剂掩模 PR1 和抗蚀剂保护膜。由此,在铜板 4y 的表面 S2 一体地形成突起部 4a 和虚拟突起部 60。另外,代替抗蚀剂掩模 PR1 和抗蚀剂掩模 PR1',也可以采用银(Ag)等金属掩模。在这种情况下,由于可以充分确保与铜板 4z 的蚀刻选择比,能够实现突起部 4a 和虚拟突起部 60 的图案的进一步微细化。

[0137] 然后,如图 17(E) 所示,通过采用氯化铁溶液等药剂的湿法蚀刻处理等,从表面 S2 的相反侧对整个铜板 4y 进行蚀刻,由此使铜板 4y 达到薄膜化。此时,在表面 S2 形成抗蚀剂保护膜(未图示)来保护突起部 4a、虚拟突起部 60 及铜板 4y,并在蚀刻处理后去除抗蚀剂保护膜。由此,形成加工为规定厚度(再布线图案 4 的厚度)的、在表面 S2 一体地设置规定的突起部 4a 和虚拟突起部 60 的铜板 4x。另外,铜板 4x 是本发明的“金属板”的一个例子。

[0138] 另外制备具有如上述制造的突起部 4a 和虚拟突起部 60 的铜板 4x,其在下面说明的第六实施方式中的半导体模块的制造过程中加以采用。图 18 和图 19 是用于说明第六实施方式的半导体模块的制造过程的剖面图。

[0139] 首先,如图 18(A) 所示,预先制备在表面 S1(上面侧)形成具有电极 2 和保护膜 3 的半导体模块形成区域 10 的半导体晶片 30。另外,半导体晶片 30 与第一实施方式的图 5(A) 所示的结构相同。

[0140] 然后,如图 18(B) 所示,在半导体晶片 30 上(表面 S1 侧)配置绝缘层 7,使其夹持在半导体晶片 30 和一体地形成有突起部 4a 和虚拟突起部 60 的铜板 4x 之间。该绝缘层 7 的厚度与突起部 4a 的高度相等,为约 $35 \mu\text{m}$ 。另外,具有突起部 4a 的铜板 4x 的形成方法如同上述。

[0141] 如图 18(C) 所示,通过在如上所述地夹持绝缘层 7 的状态下使用加压装置进行加压成型,使半导体晶片 30、绝缘层 7 及铜板 4x 达到一体化。加压加工时的压力和温度分别约为 5MPa 和 200°C 。通过该加压加工,绝缘层 7 的黏度下降,并产生塑性流动。由此,突起部 4a 贯通绝缘层 7,突起部 4a 和电极 2 电连接。另外,由于突起部 4a 具有越靠近其前端部 4a1 直径越变细的侧面部 4a2,所以突起部 4a 可以平滑地贯通绝缘层 7。其结果,从突起部

4a 和电极 2 之间的界面有效地挤出绝缘层 7, 使绝缘层 7 的一部分很难残留在界面。另一方面, 由于虚拟突起部 60 的高度比突起部 4a 的高度低, 所以处于嵌入绝缘层 7 的状态, 绝缘层 7 介于虚拟突起部 60 的顶部表面和保护膜 3 之间。

[0142] 如图 18(D) 所示, 通过在加压加工后与铜板 4x 粘接的状态下冷却绝缘层 7 进行膜收缩, 使铜板 4x 以各突起部 4a 作为支点弯曲为凹状, 并使突起部 4a 间的绝缘层 7 形成为具有凹状的上表面, 该上表面的膜厚从突起部 4a 侧向中央部逐渐变薄。这样, 铜板 4x 沿着绝缘层 7 的表面向半导体晶片 30 侧弯曲成凹状, 布线区域 5b 的铜板 4x 的上表面处于比突起区域 5a 的铜板 4x 的上表面更加凹陷的状态。由于铜板 4x 沿着绝缘层 7 的表面, 向半导体晶片 30 侧弯曲成凹状, 所以虚拟突起部 60 的前端部与保护膜 3 接触。其结果, 以凹状弯曲的铜板 4x 由虚拟突起部 60 来支持。因此, 由于根据虚拟突起部 60 的高度决定铜板 4x 和保护膜 3 之间的距离, 因此可以利用虚拟突起部 60 来调整铜板 4x 的凹状或弯曲程度。另外, 虽然通过在冷却前进行树脂的完全固化来使成为基点的突起部处于不活动的状态, 但是此时, 例如通过在 240℃ 下压接加热 2 小时, 在冷却中进行加压并返回到室温, 也能够实现使突起部处于不活动的状态。

[0143] 然后, 如图 19(A) 所示, 通过利用光刻技术和蚀刻技术加工铜板 4x, 并形成再布线图案 4。该再布线图案 4 具有设置有突起部 4a 的突起区域 5a 和与该突起区域 5a 连接并延伸的布线区域 5b。另外, 布线区域 5b 的再布线图案 4 做成仍旧反映前面的铜板 4x 的凹状的上表面, 并使其处于比布线区域 5a 的再布线图案 4 更向半导体晶片 30 侧凹陷的状态。另外, 虚拟突起部 60 对应于与电极 2 的位置不同的位置突出。在本实施方式中, 虚拟突起部 60 设置在对应于焊盘电极区域 5c 的位置。另外, 在本实施方式中, 虚拟突起部 60 设置在与突起部 4a 相反侧的再布线图案 4 的端部。

[0144] 如图 19(B) 所示, 将阻焊层 8 形成为在再布线图案 4 的焊盘电极区域 5c 具有开口部, 并覆盖绝缘层 7 和再布线图案 4。该阻焊层 8 具有作为再布线图案 4 的保护膜的功能。阻焊层 8 采用环氧树脂等, 其膜厚为例如约 40 μm。然后, 利用焊料印刷法, 在再布线图案 4 的焊盘电极区域 5c 形成具有作为外部连接端子功能的外部连接电极 (焊料球) 9。具体地, 利用印网掩模, 在所希望的位置印刷将树脂和焊料做成膏状的焊料膏, 并通过加热到焊料熔融温度来形成外部连接电极 9。即, 在焊盘电极区域 5c, 在再布线图案 4 的表面 S2 形成虚拟突起部 60, 在再布线图案 4 的表面 S2 的相对侧形成外部连接电极 9。

[0145] 然后, 如图 19(C) 所示, 通过沿着划分多个半导体模块形成区域 10 (半导体基板 1) 的划线 10a, 从半导体晶片 30 的背面 (下面侧) 切割半导体晶片 30 来将半导体模块实现单片化。此后, 通过利用药剂对已单片化的半导体模块进行清洁处理, 去除切割时产生的残渣等。

[0146] 利用这些工序, 可以制造前面的图 16 所示的第六实施方式的半导体模块。

[0147] 根据该第六实施方式的半导体模块及其制造方法, 除与第一实施方式相同的效果外, 还可以获得以下效果。

[0148] (12) 当进行加压加工时, 由于在铜板 4x 的表面 S2 侧设置的虚拟突起部 60 的顶部表面与保护膜 3 接触, 所以以凹状弯曲的铜板 4x 由虚拟突起部 60 支持。因此, 由于根据虚拟突起部 60 的高度来决定铜板 4x 和保护膜 3 之间的距离, 所以可以利用虚拟突起部 60 来调整铜板 4x 的凹状或弯曲程度。特别地, 通过在与突起部 4a 相反侧的再布线图案 4 的端

部设置虚拟突起部 60, 可以调整再布线图案 4 的凹状或弯曲程度。

[0149] (13) 在焊盘电极区域 5c, 通过在再布线图案 4 的表面 S2 形成虚拟突起部 60, 并在再布线图案 4 的表面 S2 的相反侧形成外部连接电极 9, 来达到外部连接电极 9 由突起部 60 支持。因此, 很难产生外部连接电极 9 的上下方向的位置的偏移, 提高将外部连接电极 9 连接到安装基板等时的连接可靠性。

[0150] (14) 通过设置从再布线图案 4 向绝缘层 7 内突出的第二导体部 4b, 将半导体基板 1 所产生的热经由第二导体部 4b 传导至再布线图案 4。因此, 与现有的未设置有第二导体部 4b 的情况相比, 可以减少将来自半导体基板 1 的热向再布线图案 4 释放时的热电阻, 提高作为半导体模块的散热性。其结果, 由于能够抑制半导体模块的温度上升, 并减少再布线图案 4 和绝缘层 7 之间的热应力, 所以可以防止再布线图案 4 从绝缘层 7 剥离。

[0151] 另外, 本发明并不限于以上说明的各个实施方式, 根据本领域技术人员的知识, 可以追加各种设计变更等的变形, 增加了这样的变形的实施方式也包含在本发明的范围内。例如, 也可以适当地组合各实施方式的结构。

[0152] 在上述第一实施方式中, 示出了为进一步加宽半导体基板 1 的电极 2 的间隔, 使突起部 4a 埋入绝缘层 7, 层叠铜板 4x、绝缘层 7 及半导体基板 1 以形成再布线图案 4 的例子, 本发明不限于此, 例如, 也可以采用具有突起部的铜板, 反复形成并多层化由规定图案构成的布线层。据此, 不仅可以进一步简化多层布线的构造, 还可以提高多层布线内的各突起部的连接可靠性 (耐热可靠性)。

[0153] 在上述第二实施方式中, 虽然示出了在由铜构成的再布线图案 4 的接线柱部 4c 的露出面设置外部连接电极 9 的例子, 但本发明不限于此, 例如, 也可以在接线柱部 4c 的露出面, 采用选择电镀方法形成镀金层 (电解 Au/Ni 镀膜) 之后形成外部连接电极 9。通过该方法, 可以提高接线柱部和外部连接电极之间的连接可靠性。

[0154] 在上述第四实施方式中, 虽然示出了设置多个与构成半导体元件的集成电路连接的电极 2 以及与电极 2 连接的突起部 4a, 使连接这些突起部 4a 间的再布线图案 4 (布线区域 5b1) 向半导体基板 1 侧凹陷的例子, 但本发明不限于此, 例如, 也可以在电极 2 的一端采用与集成电路不连接的虚拟电极, 使虚拟电极上的突起部和电极 2 上的突起部之间的再布线图案凹陷。另外, 也可以在突起部 4a 的一端采用与电极 2 不连接的虚拟突起部, 使虚拟突起部和突起部之间的再布线图案的上表面凹陷。在这种情况下, 也可以享受上述效果。特别地, 在设置虚拟突起部时, 由于有关配置突起部的设计自由度提高, 所以可以更加容易地控制再布线图案 4 的上表面的凹陷量 H4。

[0155] 在上述第六实施方式中, 为了形成比突起部 4a 的高度低的虚拟突起部 60 而实施了过蚀刻, 但本发明不限于此, 例如, 也可以在选择地去除抗蚀剂掩模 PR1、残留抗蚀剂掩模 PR1' 的状态下, 在突起部 4a 的顶部表面形成镀膜 (例如, 膜厚 5 μm)。由此, 可以使虚拟突起部 60 的高度比突起部 4a 的高度低。

[0156] 在上述实施方式中, 虽然示出了按圆锥台形成并与铜板一体地设置的突起部越靠近其前端部直径 (尺寸) 越变细的例子, 但本发明不限于此, 例如, 也可以是具有规定直径的圆柱状突起部。另外, 虽然作为突起部采用圆锥台的结构, 但也可以为四边形等多边形。在这种情况下, 也可以缓和施加在突起部的剥离方向的应力, 提高半导体基板的电极和突起部之间的连接可靠性 (耐热可靠性)。

[0157] 在上述实施方式中,虽然示出了在隔着绝缘层压接铜板和半导体晶片的工序中,采用平面的膜厚均匀的绝缘层的例子,但本发明不限于此,例如,也可以在对应于欲使再布线图案凹陷的区域的部分绝缘层,利用光刻技术和蚀刻技术预先形成凹部,经由具有这种凹部的绝缘层压接铜板和半导体晶片。

[0158] 第七实施方式

[0159] 图 20 是本发明的第七实施方式的半导体模块的示意剖面图。

[0160] 在第七实施方式的半导体模块的半导体基板 1 中,作为基体材料采用 P 型硅基板 1a,并利用公知的技术在其内部形成规定的电路等半导体元件 2。然后,在 P 型硅基板 1a 的表面 S 形成与半导体元件 (例如, LSI 元件) 2 电连接的电极 2a 以及未与半导体元件 2 电连接的虚拟电极 2b。并且,在 P 型硅基板 1a 上设置用于保护半导体元件 2 的保护膜 3。另外,作为电极 2a 和虚拟电极 2b 的材料采用铝 (Al) 或铜 (Cu) 等金属,作为保护膜 3 采用氧化硅 (SiO₂) 或氮化硅 (SiN) 等绝缘膜。

[0161] 在电极 2a 和虚拟电极 2b 上形成绝缘层 7,在该绝缘层 7 上形成具有规定图案的再布线图案 4。然后,在该再布线图案 4 形成第一导体部 4a,该第一导体部 4a 与再布线图案 4 一体地形成的同时,贯通绝缘层 7 与电极 2a 连接。并且,在与第一导体部 4a 突出的面相同一侧,一体地设置贯通绝缘层 7 与虚拟电极 2b 连接的第二导体部 4b。

[0162] 在再布线图案 4 的上表面 (与第一导体部 4a 和第二导体部 4b 突出的面相反侧的面) 侧,在与第二导体部 4b 重叠的位置设置外部连接电极 (焊料球) 9。然后,将阻焊层 8 设置为覆盖半导体基板 1 上的绝缘层 7 和再布线图案 4,外部连接电极 9 从该阻焊层 8 的上方突出并露出。

[0163] 另外,半导体基板 1 是本发明的“基板”,半导体元件 2 是本发明的“半导体元件”,电极 2a 是本发明的“第一电极”,虚拟电极 2b 是本发明的“第二电极”,第一导体部 4a 是本发明的“第一导体部”,第二导体部 4b 是本发明的“第二电极”,绝缘层 7 是本发明的“绝缘层”,再布线图案 4 是本发明的“布线层”,外部连接电极 9 是本发明的“外部电极”的一个例子。

[0164] 制造方法

[0165] 图 21 是用于说明具有各导体部的铜板的形成方法的示意剖面图。

[0166] 首先,如图 21 (A) 所示,制备导电体例如铜板 4z,该导电体具有至少比第一导体部 4a (或第二导体部 4b) 的高度和再布线图案 4 的厚度之和更大的厚度。铜板 4z 的厚度为约 300 μ m。另外,作为铜板 4z,采用由轧制的铜构成的轧制金属。当与由利用电镀处理等形成的铜构成的金属膜比较时,由铜构成的轧制金属具有更强的机械强度,作为再布线用材料更加优越。

[0167] 如图 21 (B) 所示,利用光刻技术,在各半导体模块形成区域 6 内的导体部形成区域形成抗蚀剂掩模 PR。在此,导体部形成区域的排列对应于半导体基板 1 的各个电极 (电极 2a、虚拟电极 2b) 的位置。

[0168] 如图 21 (C) 所示,将抗蚀剂掩模 PR 作为掩模,采用药剂进行湿法蚀刻处理,并加工铜板 4z。由此,一并形成从铜板 4y 的下面侧突出来的第一导体部 4a 和第二导体部 4b。此时,第一导体部 4a 被设置为圆锥台形状,其具体形状为包括与半导体基板 1 的电极 2a 的接触面平行的前端部 4a1 以及越靠近其前端部 4a1 直径 (尺寸) 越变细的侧面部 4a2,去除

圆锥台的前端部,其断面形状成为台形状。第一导体部 4a 的高度为约 $35\mu\text{m}$,第一导体部 4a 的前端(前端部 4a1)的直径和基面(与铜板的连接部)的直径为分别约 $\phi 30\mu\text{m}$ 和约 $\phi 40\mu\text{m}$ 。另外,在本实施方式中,以同样方式加工第二导体部 4b,将其加工成与第一导体部 4a 相同的圆锥台形状。

[0169] 如图 21(D) 所示,去除抗蚀剂掩模 PR。由此,对于铜板 4y 的一侧面(下面侧),一体地形成第一导体部 4a 和第二导体部 4b。

[0170] 如图 21(E) 所示,通过采用药剂进行湿法蚀刻处理,并通过从上面侧(与各导体部突出的面相反侧的面)对整个铜板 4y 进行蚀刻,使铜板 4y 达到薄膜化。由此,形成加工为规定厚度(再布线图案 4 的厚度)的、在一侧面一体地设置规定的第一导体部 4a 和第二导体部 4b 的铜板 4x。本实施方式的铜板 4x 的厚度为约 $20\mu\text{m}$ 。另外,铜板 4x 是本发明的“导体”的一个例子。

[0171] 另外制备如上述制造的具有第一导体部 4a 和第二导体部 4b 的铜板 4x,其在下面说明的第七实施方式中的半导体模块的制造过程中加以采用。图 22 和图 23 是用于说明第七实施方式的半导体模块的制造过程的示意剖面图。

[0172] 首先,如图 22(A) 所示,制备对于 P 型硅基板 1a 设置有由划线 5 划分多个半导体模块形成区域 6 的半导体基板 1。在半导体基板 1 的表面 S 侧,在每个半导体模块形成区域 6 形成半导体元件 2、电极 2a、虚拟电极 2b 及保护膜 3。另外,通过组合常规的光刻技术、蚀刻技术、离子注入技术、成膜技术及热处理技术等半导体制造过程来制造这种半导体基板 1。

[0173] 如图 22(B) 所示,将绝缘层 7 配置为夹持在在半导体基板 1 和一体地形成有第一导体部 4a 和第二导体部 4b 的铜板 4x 之间。绝缘层 7 的厚度与第一导体部 4a 和第二导体部 4b 的高度相等,为约 $35\mu\text{m}$ 。作为绝缘层 7,优选加压时产生塑性流动的材料。作为这种材料,例如,可列举环氧类热固化型树脂。另外,具有第一导体部 4a 和第二导体部 4b 的铜板 4x 的形成方法如同上述。

[0174] 如图 22(C) 所示,通过在如上所述地夹持的状态下使用加压装置进行加压成型,使半导体基板 1、绝缘层 7 及铜板 4x 达到一体化。加压加工时的压力和温度为分别约 5MPa 和 200°C 。通过该加压加工,绝缘层 7 的黏度降低,并产生塑性流动。由此,第一导体部 4a 可以贯通绝缘层 7,使第一导体部 4a 和电极 2a 电连接。而且,将第二导体部 4b 形成为使其贯通绝缘层 7,并与虚拟电极 2b 连接。另外,由于第一导体部 4a 具有越靠近其前端部 4a1 直径(尺寸)越变细的侧面部 4a2,所以第一导体部 4a 可以平滑地贯通绝缘层 7。其结果,由于从第一导体部 4a 和电极 2a 的界面有效地挤出绝缘层 7,所以绝缘层 7 的一部分很难残留在界面。

[0175] 如图 22(D) 所示,通过利用光刻技术和蚀刻技术来加工铜板 4x,并形成具有规定图案的再布线图案 4。

[0176] 然后,如图 23(A) 所示,将阻焊层 8 形成为使其覆盖在半导体基板 1 上设置的绝缘层 7 和再布线图案 4。该阻焊层 8 具有作为再布线图案 4 的保护膜的功能。阻焊层 8 采用环氧树脂等,其膜厚为例如约 $40\mu\text{m}$ 。然后,对于阻焊层 8,在再布线图案 4 上的外部连接电极形成区域形成开口部 8a。

[0177] 接着,采用焊料印刷法,在阻焊层 8 的开口部 8a 内的再布线图案 4 上形成具有作为外部连接端子功能的外部连接电极(焊料球)9。具体地,利用印网掩模,在所希望的位置

印刷将树脂和焊料做成膏状的焊料膏,并通过加热到焊料熔融温度形成外部连接电极 9。

[0178] 如图 23(B) 所示,通过沿着划分多个半导体模块形成区域 6 的划线 5 进行切割,使半导体基板 1 实现单片化。此后,通过利用药剂进行清洁处理,去除切割时发生的残渣等。

[0179] 利用这些工序,可以制造前面的图 20 所示的第七实施方式的半导体模块。

[0180] 根据该第七实施方式的半导体模块及其制造方法,能够获得以下效果。

[0181] (15) 通过设置从再布线图案 4 向绝缘层 7 内突出的第二导体部 4b,在增加再布线图案 4 和绝缘层 7 之间的接触面积的同时,利用第二导体部 4b 的锚固效应,提高再布线图案 4 和绝缘层 7 的界面(接触面)的粘接性。由此,可以防止半导体模块工作时所产生的热应力使再布线图案 4 从绝缘层 7 剥离。

[0182] (16) 通过设置从再布线图案 4 向绝缘层 7 内突出的第二导体部 4b,将半导体基板 1 所产生的热经由第二导体部 4b 传导至再布线图案 4。因此,与现有的未设置有第二导体部 4b 的情况相比,可以减少将来自半导体基板 1 的热向再布线图案 4 释放时的热电阻,提高作为半导体模块的散热性。其结果,由于能够抑制半导体模块的温度上升,并减少再布线图案 4 和绝缘层 7 之间的热应力,所以可以防止再布线图案 4 从绝缘层 7 剥离。

[0183] (17) 通过将第二导体部 4b 与半导体基板 1 连接,使工作时半导体基板 1 产生的热,经由第二导体部 4b 容易传导到再布线图案 4。因此,可以更显著地享受上述(14)的效果。

[0184] (18) 通过在再布线图案 4 上的、与第二导体部 4b 重叠的位置设置外部连接电极 9,使工作时半导体基板 1 产生的热,可以经由第二导体部 4b 和再布线图案 4 更加有效地释放到外部。因此,可以更显著地享受所述(14)或(16)的效果。

[0185] (19) 通过使第二导体部 4b 的前端部与在半导体基板 1 上设置的虚拟电极 2b 接触,其接触面成为金属彼此间的粘接状态。因此,即便是半导体模块的温度上升的情况,由于第二导体部 4b 与虚拟电极 2b 的热膨胀系数之差小,所以与第二导体部 4b 的前端部与绝缘性的树脂材料接触的情况相比,提高前端部的粘接强度。其结果,可以进一步提高再布线图案 4 和绝缘层 7 之间的粘接性。

[0186] (20) 通过采用相同的金属(例如,铜)构成第二导体部 4b 和虚拟电极 2b,使第二导体部 4b 和虚拟电极 2b 的热膨胀系数相同。因此,可以更显著地享受上述(18)的效果。

[0187] (21) 在使虚拟电极 2b 的露出部为金(Au)、在第二导体部 4b 的前端实施镀金(Au)处理的情况下,由于通过在两者接触后进行热处理使 Al 和 Au 合金化,所以可以进一步提高虚拟电极 2b 和第二导体部 4b 的粘接性。

[0188] (22) 由于照用第一导体部 4a 的形成工序和压接工序进行第二导体部 4b 的形成和埋设,所以与另外进行通过现有的药剂处理或等离子体处理等的粘接性改善处理的情况相比,能够以低成本制造提高再布线图案 4 和绝缘层 7 之间的粘接性的半导体模块。

[0189] (23) 在将第二导体部 4b 形成为使其从再布线图案 4 不露出的情况下,无需改变再布线图案 4 的布局可以配置第二导体部 4b。

[0190] (24) 通过配置第二导体部 4b,可以最佳地调整加压加工时的铜板 4x(加工后的再布线图案 4)的弯曲。因此,可以有助于再布线图案 4 的构图精度及微细化的提高。

[0191] 第八实施方式

[0192] 图 24 是用于说明本发明的第八实施方式的半导体模块的示意剖面图。与第七实

施方式的不同之处在于,在半导体基板 1 不配置虚拟电极 2b,而形成第二导体部 4b 以使其与半导体基板 1 的保护膜 3 连接。除此之外,与第七实施方式相同。

[0193] 根据该第八实施方式的半导体模块及其制造方法,除上述 (15) ~ (17) 及 (21) ~ (23) 的效果外,还可以获得以下效果。

[0194] (24) 由于在半导体基板 1 不设置虚拟电极 2b,所以相比于另外制备的半导体基板 1,可以提高与再布线图案 4 和第二导体部 4b 相关的布局自由度。因此,可以谋求半导体模块的低成本化。

[0195] (25) 当在铜板 4x 形成第一导体部 4a 时,通过仅仅改变第二导体部 4b 的形成,可以提高再布线图案 4 和绝缘层 7 之间的粘接性。因此,可以容易地制造至少上述 (15) ~ (17) 中记载的适合的半导体模块。

[0196] 第九实施方式

[0197] 图 25 是用于说明本发明的第九实施方式的半导体模块的示意剖面图。与第八实施方式不同之处在于,在第一导体部 4a 和外部连接电极 9 之间配置在外部连接电极 9 的正下方设置的第二导体部 4b。除此之外,与第八实施方式相同。

[0198] 根据该第九实施方式的半导体模块及其制造方法,除上述 (15) ~ (17) 及 (21) ~ (23) 的效果外,还可以获得以下效果。

[0199] (26) 通过在第一导体部 4a 和外部连接电极 9 之间设置第二导体部 4b,提高第二导体部 4b 的布局自由度。因此,可以将第二导体部 4b 配置在半导体基板 1 上的更加有效的再布线图案部分,并且更加有效地将工作时半导体基板 1 产生的热传导到再布线图案 4。其结果,可以更加显著地享受上述 (15) 或 (16) 的效果。

[0200] (27) 在将第二导体部 4b 形成为使其从再布线图案 4 不露出的情况下,由于无需改变再布线图案 4 的布局就可以配置第二导体部 4b,所以可以进一步提高第二导体部 4b 的布局自由度。

[0201] 然后,说明具有本发明的半导体模块的便携式设备。虽然示出了作为便携式设备的手机,但是也可以是例如个人用便携式信息终端 (PDA)、数字摄像机 (DVC)、音乐播放器及数字照相机 (DSC) 等电子设备。

[0202] 图 26 示出了具有本发明的实施方式的半导体模块的手机结构图。手机 110 构成为由可动部 120 连接第一壳体 112 和第二壳体 114。第一壳体 112 和第二壳体 114 能够以可动部 120 为轴转动。在第一壳体 112 中设置有显示文字或图像等信息的显示部 118 和扬声器部 124。在第二壳体 114 中设置有操作用键盘等操作部 122 或话筒部 126。而且,将本发明的各实施方式的半导体模块搭载在这样的手机 110 内部。再有,如上述可见,搭载在手机的发明的半导体模块,能够用于驱动各电路的电源电路、产生 RF 的 RF 产生电路、DAC、编码器电路、作为手机显示部采用的液晶面板的光源的背光源的驱动电路等。

[0203] 图 27 是图 26 所示的手机的部分剖面图 (第一壳体 112 的剖面图)。本发明的各实施方式的半导体模块 130,通过外部连接电极 9 搭载在印刷电路基板 128 上,并通过这样的印刷电路基板 128 与显示部 118 等电连接。此外,在半导体模块 130 的背面侧 (与外部连接电极相反侧的面) 设置金属基板等散热基板 116,例如,将半导体模块 130 产生的热不蓄积在第一壳体 112 内部,而可以有效地释放到第一壳体 112 的外部。

[0204] 根据具有本发明的实施方式的半导体模块的手机,可以获得以下效果。

[0205] (28) 在采用第一实施方式至第六实施方式的半导体模块的情况下,当半导体模块 130 工作时产生热应力时,由于能够缓和施加在突起部的剥离方向(从基板离开的方向)的应力,并且提高半导体模块中的电极和突起部之间的连接可靠性(耐热可靠性),所以提高搭载有这种半导体模块 130 的便携式设备的可靠性(耐热可靠性)。

[0206] (29) 在采用第七实施方式至第九实施方式的半导体模块的情况下,由于能够防止因半导体模块 130 工作时产生的热应力而使半导体模块内的再布线图案 4 从绝缘层 7 剥离,并且提高半导体模块 130 的可靠性(耐热可靠性),所以提高搭载有这种半导体模块 130 的便携式设备的可靠性(耐热可靠性)。

[0207] (30) 由于能够通过散热基板 116 将来自于半导体模块 130 的热有效地释放到外部,所以能够抑制半导体模块 130 的温度上升,降低再布线图案 4 和绝缘层 7 之间的热应力。因此,与没有设置散热基板 116 的情况相比,能够提高电极和突起部之间的连接可靠性(耐热可靠性),或者能够防止半导体模块内的再布线图案 4 从绝缘层 7 剥离,并且能够提高半导体模块 130 的可靠性(耐热可靠性)。其结果,可以提高便携式设备的可靠性(耐热可靠性)。

[0208] (31) 由于能够使通过上述实施方式中所示的晶片级 CSP(Chip Size Package) 工艺制造的半导体模块 130 达到薄型化和小型化,所以可以谋求搭载有这种半导体模块 130 的便携式设备的薄型化和小型化。

[0209] 另外,本发明不限于第七实施方式以后的各实施方式,根据本领域技术人员的知识,可以增加各种设计变更的变形,增加了这些变形的实施方式也包含于本发明的范围内。例如,也可以适当地组合各实施方式的结构。

[0210] 在上述实施方式中,虽然示出了与铜板一体地被设置的各导体部形成圆锥台、越靠近其前端部直径越变细的例子,但本发明不限于此。例如,也可以是具有规定直径的圆柱状的导体部。另外,虽然作为导体部采用了圆锥台结构,但也可以是四边形等多边形。在这种情况下,也能够享受上述效果。

[0211] 在上述实施方式中,虽然示出了使第一导体部 4a 和第二导体部 4b 形成相同形状且相同尺寸的例子,但本发明不限于此,例如导体部的形状或尺寸也可以彼此不同。

[0212] 在上述实施方式中,虽然示出了在用于再配置电极 2a 的每个再布线图案 4 中 1 处配置第二导体部 4b 的例子,但本发明不限于此。例如,也可以配置多个(2 处以上)第二导体部 4b。在这种情况下,根据各第二导体部 4b 的效果,可以进一步提高再布线图案 4 和绝缘层 7 的界面(接触面)的粘接性。

[0213] 在上述实施方式中,虽然示出了在将第一导体部 4a 和第二导体部 4b 挤入绝缘层 7,层叠铜板 4x、绝缘层 7 及半导体基板 1 以形成再布线图案 4 之后,在该再布线图案 4 上设置外部连接电极 9 的例子,但本发明不限于此。例如,也可以采用具有各导体部(与下层布线层电连接的第一导体部和未与下层布线层连接的第二导体部)的铜板,反复形成并多层化由规定图案构成的布线层。据此,可以更加简化多层布线的构造,同时还可以提高多层布线内的布线层的粘接性(耐热可靠性)。




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22




图 23




图 24




图 25




图 26




图 27