

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年12月2日(02.12.2021)




(10) 国際公開番号

WO 2021/240748 A1

- (51) 国際特許分類:
H01L 21/3205 (2006.01) H01L 23/522 (2006.01)
H01L 21/768 (2006.01)
- (21) 国際出願番号: PCT/JP2020/021175
- (22) 国際出願日: 2020年5月28日(28.05.2020)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人:三菱電機株式会社(MITSUBISHI ELECTRIC CORPORATION) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 Tokyo (JP).
- (72) 発明者:佐藤 祐司(SATO, Yuji); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP).
- (74) 代理人:特許業務法人深見特許事務所(FUKAMI PATENT OFFICE, P.C.); 〒5300005 大阪府大阪市北区中之島三丁目2番4号 中之島フェスティバルタワー・ウエスト Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(54) Title: SEMICONDUCTOR DEVICE, METHOD FOR PRODUCING SAME, AND ELECTRIC POWER CONVERTER

(54) 発明の名称: 半導体装置およびその製造方法ならびに電力変換装置



(57) Abstract: In a semiconductor device (1), a first structure (5) that has a first concave-convex part (6), and a second structure (7) that covers the first structure (5) and that has a second concave-convex part (8) are formed on a bonding region (20) defined on a semiconductor substrate (3). Metal wiring (13) is joined to the second concave-convex part (8) of the second structure (7). The recesses in the second concave-convex part (8) is less deep than the recesses in the first concave-convex part (6). An insulating member (11) defining the bonding region (20) is formed so as to reach the semiconductor substrate (3).

(57) 要約: 半導体装置 (1) では、半導体基板 (3) に規定されたボンディング領域 (20) に、第1凹凸部 (6) を有する第1構造体 (5) と、第1構造体 (5) を覆う、第2凹凸部 (8) を有する第2構造体 (7) とが形成されている。金属配線 (13) は、第2構造体 (7) における第2凹凸部 (8) に接合されている。第2凹凸部 (8) における凹みの深さは、第1凹凸部 (6) における凹みの深さよりも浅い。ボンディング領域 (20) を規定する絶縁性部材 (11) は、半導体基板 (3) に達するように形成されている。

WO 2021/240748 A1

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類 :

一 国際調査報告 (条約第21条(3))

明 細 書

発明の名称：

半導体装置およびその製造方法ならびに電力変換装置

技術分野

[0001] 本開示は、半導体装置およびその製造方法ならびに電力変換装置に関する。

背景技術

[0002] 近年、電力用の半導体装置では、高電流密度化が求められている。高電流密度化のために、高温の条件下での駆動に耐えうる半導体装置が求められている。そのような半導体装置においては、半導体装置と外部端子を接続する金属配線として、銅配線（ワイヤ）を用いることが提案されている。

[0003] 一般に、直径100 μ m程度の金属ワイヤを半導体装置にボンディングするのに、超音波による振動エネルギーを金属ワイヤに付与してボンディングする手法がある。この手法では、金属ワイヤとして銅ワイヤをボンディングする際の超音波のエネルギーは、アルミニウムワイヤをボンディングする際の超音波エネルギーよりも大きいエネルギーが必要とされる。

[0004] このため、銅ワイヤをボンディングする際には、半導体素子等が形成された半導体基板自体に大きな負荷（エネルギー負荷）が作用するため、従来より、半導体装置では、負荷を軽減する種々の対策が講じられている（特許文献1、2）。

先行技術文献

特許文献

[0005] 特許文献1：特開2016-115700号公報

特許文献2：特開平02-025045号公報

発明の概要

発明が解決しようとする課題

[0006] 半導体装置では、銅ワイヤを含む金属配線をボンディングする際に、半導

体基板等に作用する負荷を軽減させながら良好な接合を図ることが求められている。

[0007] 本開示は、このような開発の下になされたものであり、一つの目的は、金属配線のボンディングの際に、半導体基板を含む下地への負荷が低減される半導体装置を提供することであり、他の目的は、そのような半導体装置の製造方法を提供することであり、さらに他の目的は、そのような半導体装置を適用した電力変換装置を提供することである。

課題を解決するための手段

[0008] 本開示に係る半導体装置は、半導体基板とボンディング領域と第1構造体と第2構造体と金属配線とを有している。半導体基板には、半導体素子が形成されている。ボンディング領域は、半導体基板に規定されている。第1構造体は、第1凹凸部を有し、ボンディング領域に形成されている。第2構造体は、第2凹凸部を有し、第1構造体を覆うように形成されている。金属配線は、第2構造体における第2凹凸部に接合されている。第2凹凸部における凹みの深さは、第1凹凸部における凹みの深さよりも浅い。

[0009] 本開示に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主面に半導体素子を形成する。半導体基板の主面に、第1凹凸部を有する第1構造体を形成する。第1構造体を覆うように、第2凹凸部を有する第2構造体を形成する。第1構造体および第2構造体を少なくとも取り囲むように、絶縁性部材を形成することにより、ボンディング領域を規定する。ボンディング領域における第2構造体に、金属配線を接合する。第1構造体を形成する工程および第2構造体を形成する工程では、第1構造体と第2構造体とは、第2凹凸部における凹みの深さが、第1凹凸部における凹みの深さよりも浅くなるように形成される。

[0010] 本開示に係る電力変換装置は、上述した半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備えている。

発明の効果

- [0011] 本開示に係る半導体装置によれば、ボンディング領域には、第1凹凸部を有する第1構造体を覆うように、第2凹凸部を有する第2構造体が形成されている。第2凹凸部における凹みの深さは、第1凹凸部における凹みの深さよりも浅く、その第2構造体の第2凹凸部に金属配線が接合されている。これにより、金属配線をボンディング領域に接合する際の下地への負荷が低減されて、金属配線とボンディング領域との良好な接合が得られる。
- [0012] 本開示に係る半導体装置の製造方法によれば、第2凹凸部における凹みの深さが、第1凹凸部における凹みの深さよりも浅くなるように、第1凹凸部を有する第1構造体と、第2凹凸部を有する第2構造体とが順次形成されて、絶縁性部材によってボンディング領域が規定される。そのボンディング領域における第2構造体に、金属配線が接合される。これにより、金属配線をボンディング領域に接合する際の下地への負荷が低減されて、金属配線をボンディング領域に良好に接合することができる。
- [0013] 本開示に係る電力変換装置によれば、上述した半導体装置を有し、入力される電力を変換して出力する主変換回路を有する。これにより、電力変換装置の信頼性を向上させることができる。

図面の簡単な説明

- [0014] [図1]実施の形態1に係る半導体装置におけるボンディング領域を示す平面図である。
- [図2]同実施の形態において、図1に示される断面線I-Iにおける半導体装置の断面図である。
- [図3]同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
- [図4]同実施の形態において、図3に示す工程の後に行われる工程を示す断面図である。
- [図5]同実施の形態において、図4に示す工程の後に行われる工程を示す断面図である。
- [図6]同実施の形態において、図5に示す工程の後に行われる工程を示す断面

図である。

[図7]同実施の形態において、図6に示す工程の後に行われる工程を示す断面図である。

[図8]同実施の形態において、図7に示す工程の後に行われる工程を示す断面図である。

[図9]同実施の形態において、図8に示す工程の後に行われる工程を示す断面図である。

[図10]同実施の形態において、図9に示す工程の後に行われる工程を示す断面図である。

[図11]同実施の形態において、第1変形例に係る半導体装置の製造方法の第一工程を示す断面図である。

[図12]同実施の形態において、図11に示す工程の後に行われる工程を示す断面図である。

[図13]同実施の形態において、図12に示す工程の後に行われる工程を示す断面図である。

[図14]同実施の形態において、図13に示す工程の後に行われる工程を示す断面図である。

[図15]同実施の形態において、図14に示す工程の後に行われる工程を示す断面図である。

[図16]同実施の形態において、第2変形例に係る半導体装置におけるボンディング領域を示す第1の平面図である。

[図17]同実施の形態において、第2変形例に係る半導体装置におけるボンディング領域を示す第2の平面図である。

[図18]同実施の形態において、第2変形例に係る半導体装置におけるボンディング領域を示す第3の平面図である。

[図19]同実施の形態において、第3変形例に係る半導体装置の断面図である。

[図20]実施の形態2に係る半導体装置の断面図である。

[図21]同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。

[図22]同実施の形態において、図21に示す工程の後に行われる工程を示す断面図である。

[図23]同実施の形態において、図22に示す工程の後に行われる工程を示す断面図である。

[図24]同実施の形態において、図23に示す工程の後に行われる工程を示す断面図である。

[図25]同実施の形態において、図24に示す工程の後に行われる工程を示す断面図である。

[図26]実施の形態3における第1例に係る半導体装置の断面図である。

[図27]同実施の形態において、第2例に係る半導体装置の断面図である。

[図28]実施の形態4における第1例に係る半導体装置の断面図である。

[図29]同実施の形態において、第2例に係る半導体装置の断面図である。

[図30]実施の形態5に係る電力変換装置のブロック図である。

発明を実施するための形態

[0015] 実施の形態1.

実施の形態1に係る半導体装置について説明する。図1および図2に示すように、半導体装置1では、半導体素子2が形成された半導体基板3（半導体デバイス）の一方の主面に、金属配線13がボンディングされるボンディング領域20が規定されている。金属配線13として、たとえば、銅配線（ワイヤ）が接続されている。

[0016] 半導体素子2として、たとえば、絶縁ゲート型バイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）または電界効果型トランジスタ（MOSFET: Metal Oxide Semiconductor Field Effect Transistor）等が形成されている。半導体基板3として、たとえば、Si基板またはSiC基板が適用されている。半導体素子2として、IGBTおよびMOSFET以外の半導体素子が形成されていてもよい。半導体基板3とし

て、GaN基板を適用してもよい。半導体装置1としてのチップの厚さは、たとえば、50 μ m~500 μ m程度とされる。

[0017] 半導体基板3の他方の主面（図示せず）には、電極が形成されていてもよい。電極の材料として、たとえば、金（Au）、銅（Cu）またはニッケル（Ni）が適用される。半導体基板3の他方の主面と電極との間に、密着層、バリア層または酸化防止層が形成されていてもよい。密着層等の材料として、たとえば、金（Au）、チタン（Ti）、チタンナイトライド（TiN）またはタングステン（W）等が適用される。また、電極としては、2層以上の積層構造でもよい。電極の厚さは、たとえば、5nm~50 μ m程度とされる。電極は、たとえば、めっきまたはスパッタ法等によって形成される。

[0018] ボンディング領域20は、絶縁性部材11によって規定されている。ボンディング領域20には、第1領域21と第2領域23とが規定されている。第1領域21と第2領域23とは、絶縁性部材11によって仕切られている。第1領域21の面積は、第2領域23の面積よりも大きく設定されている。なお、半導体装置としての機能が損なわれなければ、絶縁性部材11の配置構造、材料および形状について、特に制約はない。

[0019] 第1領域21には、第1凹凸部6を有する第1構造体5a（5）と、第2凹凸部8を有する第2構造体7a（7）とが形成されている。第2構造体7a（7）は、第1構造体5a（5）を覆うように形成されている。第2領域23には、第1凹凸部6を有する第1構造体5b（5）と、第2凹凸部8を有する第2構造体7b（7）とが形成されている。第2構造体7b（7）は、第1構造体5b（5）を覆うように形成されている。

[0020] 第1凹凸部6を有する第1構造体5は、複数の凸部が互いに離間する態様で、たとえば、島状に、半導体基板3の一方の主面に配置されている。第1構造体5は、半導体基板3の主面に直接形成されていてもよい。また、第1構造体5と半導体基板3の主面との間に、密着性を図る層または電氣的な接続を図る層を介在させてもよい。そのような層の材料としては、たとえば、

チタン (Ti)、タングステン (W)、ニッケル (Ni)、または、これらの金属を主として含む合金が適用される。なお、密着性または電氣的接続性を図ることができる材料であれば、これらの材料に限られない。

[0021] 第1構造体5の材料としては、たとえば、アルミニウム (Al)、銅 (Cu)、ニッケル (Ni)、タングステン (W) 等の金属、シリコン (Si)、または、酸化膜等が適用される。半導体装置1としての機能が阻害されなければ、これらの材料に限られない。

[0022] 第1構造体5の第1凹凸部6は、一例として、ドット状の凸部となる態様で形成されている。第1凹凸部6の凸部の一辺の長さ(幅)は、たとえば、 $1\mu\text{m}\sim 10\mu\text{m}$ 程度である。凸部の高さは、たとえば、 $0.5\mu\text{m}\sim 5\mu\text{m}$ 程度である。隣り合う凸部と凸部との距離は、たとえば、 $0.5\mu\text{m}\sim 5\mu\text{m}$ 程度である。

[0023] 第2凹凸部8を有する第2構造体7は、金属層77から形成されている。金属層77が第1構造体5の第1凹凸部6を覆うように形成されることで、たとえば、金属層77には下地の第1凹凸部6が反映されて、第2凹凸部8が形成される。このため、第2凹凸部8もドット状に形成されている。

[0024] 第2構造体7(金属層77)の材料としては、たとえば、アルミニウム (Al)、銅 (Cu)、ニッケル (Ni)、コバルト (Co)、クロム (Cr) 等が適用される。また、第2構造体7(金属層77)の硬さとしては、ビッカース硬度計による計測で、ビッカース硬度が300以上であることが好ましい。ビッカース硬度が300以上であれば、ワイヤボンディングの際に作用する負荷を軽減させながら良好な接合を図ることができる。なお、金属層77の材料としては、半導体装置1としての機能が損なわれれば、上述した材料に限られない。

[0025] また、第2構造体7の表面に、金属層77の酸化の抑制等のために酸化防止層(図示せず)が形成されていてもよい。酸化防止層としては、金 (Au)、銀 (Ag)、パラジウム (Pg)、または、これらの金属の合金層を適用することができる。また、酸化防止層として有機保護膜等も適用すること

ができる。

[0026] 第2構造体7の厚さは、たとえば、 $1\mu\text{m}\sim 50\mu\text{m}$ 程度である。第2構造体7の厚さは、第2構造体7における上端部と下端部との距離に相当する。第2構造体7の第2凹凸部8の凹みの深さD2は、第1構造体5の第1凹凸部6の凹みの深さD1よりも浅い（図7参照）。第2凹凸部8の凹みの深さは、たとえば、 $5\mu\text{m}$ 以下であることが好ましい。

[0027] また、第2構造体7の第2凹凸部8の形状は、金属層77の表面の粗さとは異なる。金属層77の平均膜厚に対して、第1凹凸部6の凹みの深さおよび第2凹凸部8の凹みの深さは、金属層77の表面粗さ（Ra）よりも大きな値を有する。

[0028] ボンディング領域20に接合されている金属配線13として、たとえば、銅配線が好ましい。銅配線には、純銅または銅合金が含まれる。また、金属配線13として、銅配線の最表面に、パラジウム（Pd）、アルミニウム（Al）、金（Au）または銀（Ag）等が被覆された銅配線でもよい。なお、金属配線13としては、銅配線に限られるものではなく、たとえば、アルミニウム配線等も適用することができる。また、金属配線13として、たとえば、ニッケル配線も適用することができる。

[0029] 金属配線13の形状として、ワイヤが好ましい。ワイヤの太さ（ ϕ ）は、たとえば、 $100\mu\text{m}\sim 500\mu\text{m}$ 程度である。金属配線13の形状としては、ワイヤの他に、たとえば、板状の金属配線13または箔状の金属配線13でもよい。

[0030] 金属配線13として、たとえば、銅ワイヤは、超音波によってボンディング領域20に接合されている。第2構造体7では、金属配線13が接合されている部分における第2凹凸部8の凹みの領域に、凹みを埋め込む態様で金属配線13の部分が入り込んでいる。なお、ワイヤボンディングの際に作用する負荷を軽減させながら、銅ワイヤとボンディング領域20との接触面積を確保することができれば、第2凹凸部8の凹みの領域に、空洞が残される態様で金属配線13が接合されていてもよい。

- [0031] 絶縁性部材 11 は、半導体素子 2 が形成された半導体基板 3 を覆うように形成されている。絶縁性部材 11 は、半導体基板 3 に達するように形成されている。絶縁性部材 11 は、ボンディング領域 20 を規定する。また、絶縁性部材 11 は、第 1 領域 21 と第 2 領域 23 とを規定している。第 2 領域 23 の面積は、第 1 領域 21 の面積よりも狭く設定されている。
- [0032] 絶縁性部材 11 としては、半導体装置としての機能が損なわれなければ、形状、材料および形状は、特に限定されない。たとえば、絶縁性部材 11 は、半導体基板 3 に達するように形成されている構造の他に、絶縁性部材 11 が、第 2 構造体 7 に達するように形成されている構造でもよい。また、絶縁性部材 11 が、第 1 構造体 5 に達するように形成されていてもよい。
- [0033] 絶縁性部材 11 によって囲まれた第 1 領域 21 には、第 1 構造体 5 a の第 1 凹凸部 6 および第 2 構造体 7 の第 2 凹凸部 8 が位置する。絶縁性部材 11 によって囲まれた第 2 領域 23 には、第 1 構造体 5 b の第 1 凹凸部 6 および第 2 構造体 7 の第 2 凹凸部 8 が位置する。なお、第 1 凹凸部 6 および第 2 凹凸部 8 は、第 1 領域 21 および第 2 領域 23 のうち、少なくとも、面積が狭い第 2 領域 23 に形成されていてもよい。
- [0034] 第 1 領域 21 および第 2 領域 23 の双方に第 1 凹凸部 6 および第 2 凹凸部 8 が形成される場合には、第 1 凹凸部 6 および第 2 凹凸部 8 は、第 1 領域 21 と第 2 領域 23 とにおいて同じ形状でもよいし、互いに異なる形状でもよい。
- [0035] 第 1 構造体 5 の第 1 凹凸部 6 の凸部は、たとえば、周期的に形成されている。第 2 凹凸部 8 を有する第 2 構造体 7 が、その第 1 構造体 5 を覆うように形成されている。第 2 構造体 7 は、第 1 凹凸部 6 の凸部と凸部との間の埋め込むように形成されていてもよいし、凸部と凸部との間に、一部空洞が残されるように形成されていてもよい。
- [0036] また、第 2 構造体 7 の第 2 凹凸部 8 は、第 1 構造体 5 の第 1 凹凸部 6 の凹凸形状を反映した態様の凹凸形状であってもよいし、第 1 構造体 5 の第 1 凹凸部 6 の凹凸形状とは独立した凹凸形状でもよい。第 2 構造体 7 の第 2 凹凸

部8の凹みの深さは、第1構造体5の第1凹凸部6の凹みの深さよりも浅い。第2凹凸部8の凹みの深さは、第1凹凸部6の凹みの深さの80%以下であることが望ましい。実施の形態1に係る半導体装置1は、上記のように構成される。

[0037] 次に、上述した半導体装置1の製造方法の一例について説明する。製造工程としては、大きくは、3つの第1製造工程と第2製造工程と第3製造工程とがある。第1製造工程では、第1凹凸部6を有する第1構造体5を形成する。第2製造工程では、第2凹凸部8を有する第2構造体7を形成する。第3製造工程では、金属配線を接合する。

[0038] はじめに、第1製造工程について説明する。まず、半導体基板3に、半導体素子2等を形成する（図3参照）。次に、図3に示すように、半導体素子2等が形成された半導体基板3の主面を覆うようにフォトレジスト51を塗布する。フォトレジスト51として、ポジレジストとネガレジストとがある。第1凹凸部が設計通りにパターニングすることができれば、ポジレジストおよびネガレジストのいずれでもよい。

[0039] 次に、フォトレジスト51に写真製版処理を施す。第1構造体のパターンに対応したフォトマスクを露光装置（図示せず）にセットし、紫外線を照射することにより、フォトマスクのパターンをフォトレジスト51に転写する。紫外線が照射されたフォトレジスト51を現像液に浸漬することにより、硬化していないフォトレジストの部分を除去する。これにより、図4に示すように、第1構造体を形成するためのフォトレジスト51のパターンが形成される。

[0040] 次に、図5に示すように、フォトレジスト51のパターンを覆うように、第1構造体となる金属層55を形成する。金属層55を形成する方法として、たとえば、物理気相成長法（PVD: Physical Vapor Deposition）の一つとしてスパッタ法がある。スパッタ法には、マグネトロンスパッタ法、蒸着法、イオンビームスパッタ法等がある。第1凹凸部6を形成することができれば、いずれのスパッタ法を適用してもよい。また、スパッタ法によって

金属層 5 5 を形成する際の条件（電源の種類（直流型、交流型）、電力、加熱、流量、アシスト成膜等）についても、第 1 凹凸部 6 を形成することができれば、いずれの条件を設定してもよい。

[0041] スパッタ法の他に、たとえば、めっき法がある。めっき法には、無電解めっきと電解めっきとがある。めっき法の種類と、めっき法によって金属層 5 5 を形成する条件とについては、第 1 凹凸部 6 を形成することができれば、いずれのめっき法および条件を設定してもよい。

[0042] なお、電解めっきを適用する場合には、シード層を形成する必要がある。また、必要に応じて、密着膜を形成することが求められる。シード層および密着層を形成する方法として、たとえば、物理気相成長法または化学気相成長法（CVD: Chemical Vapor Deposition）がある。第 1 構造体 5 を形成することができれば、いずれの方法を適用してもよい。半導体装置 1 の構成等の観点からでは、シード層および密着層の形成方法としてスパッタ法が望ましい。

[0043] さらに、第 1 構造体 5 を酸化膜によって形成する場合には、その酸化膜を形成する方法として、化学気相成長法がある。たとえば、モノシランガスと酸素とを用いることで、シリコン酸化膜を形成することができる。

[0044] 次に、図 6 に示すように、フォトレジスト 5 1 のパターンを除去する。フォトレジスト 5 1 を除去する方法として、ウェットエッチング処理またはドライエッチング処理がある。第 1 凹凸部 6 の形状を維持した状態でフォトレジスト 5 1 を除去するには、ウェットエッチング処理によってフォトレジスト 5 1 を選択的に除去することが望ましい。また、エッチング液としては、第 1 凹凸部 6 の形状を維持した状態でフォトレジスト 5 1 を除去することができれば、特に制約はない。こうして、第 1 製造工程が完了する。

[0045] 次に、第 2 製造工程について説明する。図 7 に示すように、第 1 構造体 5 を覆うように、金属層 7 7 を形成する。このとき、金属層 7 7 の厚さは、下地の形状が反映される厚さに設定される。第 1 構造体 5 は、第 1 凹凸部 6 を有することで、金属層 7 7 には、その第 1 凹凸部 6 の形状を反映した第 2 凹

凸部 8 が、追加の加工を施すことなく形成されることになる。このとき、第 2 構造体 7 の第 2 凹凸部 8 の凹みの深さ D 2 が、第 1 構造体 5 の第 1 凹凸部 6 の凹みの深さ D 1 よりも浅くなるように形成される。なお、金属層 7 7 に下地の形状が反映されない場合等については、変形例として後で説明する。こうして、第 2 製造工程が完了する。

[0046] 次に、第 3 製造工程について説明する。ボンディング領域 2 0 に、絶縁性部材 1 1 を形成する処理を行う。図 8 に示すように、金属層 7 7 等に写真製版処理とエッチング処理とを施すことによって、絶縁性部材を配置すべき領域に位置する半導体基板 3 の表面を露出させる。次に、図 9 に示すように、半導体基板 3 を覆うように、たとえば、化学気相成長法によって絶縁性部材 1 1 を形成する。次に、写真製版処理を施すことによって、フォトレジスト 5 2 のパターンを形成する。フォトレジスト 5 2 は、ボンディング領域 2 0 を規定するとともに、第 1 領域 2 1 と第 2 領域 2 3 とを仕切るパターンに形成される。

[0047] 次に、図 1 0 に示すように、フォトレジスト 5 2 のパターンをエッチングマスクとして、絶縁性部材 1 1 に、たとえば、ドライエッチング処理を施すことで、第 2 構造体 7 を露出させる。その後、フォトレジスト 5 2 が除去される。こうして、ボンディング領域 2 0 を規定するとともに、第 1 領域 2 1 と第 2 領域 2 3 とを規定する絶縁性部材 1 1 がパターンニングされる。

[0048] 次に、金属配線 1 3 (1 3 a、1 3 b) をボンディング領域 2 0 に接合する。金属配線 1 3 a として、銅ワイヤを、超音波によって第 1 領域 2 1 の第 2 構造体 7 a (7) に接合する。また、金属配線 1 3 b として、銅ワイヤを、超音波によって第 2 領域 2 3 の第 2 構造体 7 b (7) に接合する。これにより、図 2 に示すように、銅ワイヤの金属配線 1 3 a が、第 1 領域 2 1 の第 2 構造体 7 a に接合され、銅ワイヤの金属配線 1 3 b が、第 2 領域 2 3 の第 2 構造体 7 b に接合される。こうして、第 3 製造工程が完了し、半導体装置 1 の主要部分が完成する。

[0049] 上述した半導体装置 1 では、金属配線 1 3 としての銅ワイヤが、ボンディ

ング領域20に形成された、第2凹凸部8を有する第2構造体7に接合される。このため、超音波によって銅ワイヤを第2構造体7に接合する際に、超音波のエネルギーが、第2凹凸部8によって分散される。さらに、その第2凹凸部8が形成された第2構造体7が、第1凹凸部6が形成された第1構造体5に積層されている。これにより、超音波のエネルギーが効果的に分散される。また、銅ワイヤと第2構造体7（ボンディング領域20）との接触面積が増加し、銅ワイヤを接合する際に必要な摩擦力を効果的に得ることができる。

[0050] これらの結果、アルミニウムワイヤを接合する場合に比べて、より大きな超音波のエネルギーが必要とされる銅ワイヤを、ボンディング領域20等に大きな負荷を与えることなく接合することができる。

[0051] また、ボンディング領域20を規定する絶縁性部材11が、半導体基板3に達するように形成されていることによっても、超音波の影響がボンディング領域20の外側へ及ぶのを抑制することができる。

[0052] 従来では、銅ワイヤを接合するために、ボンディング領域に厚さ約30 μ m程度の銅膜をあらかじめ形成する手法がある（特許文献1）。このような手法と比べると、銅膜の厚さを管理しながら銅膜を形成する工程が不要となり、製造に要する時間を削減することができる。また、生産コストの低減に寄与することができる。

[0053] また、従来では、金属ワイヤが接合されるボンディング領域を凹凸形状とした手法がある（特許文献2）。このような手法では、凹部の深さが深い場合には、金属ワイヤとボンディング領域との接触面積を十分に確保することが難しくなる。この手法と比べて、上述した半導体装置1では、第2凹凸部8の凹みの深さを、たとえば、第1凹凸部6の凹みの深さの80%以下にすることで、金属配線13としての銅ワイヤと第2構造体7（ボンディング領域）との接触面積が確実に確保される。その結果、銅ワイヤをボンディング領域20に強固に接合することができる。

[0054] さらに、一般的な電力用の半導体装置では、IGBT等のゲート電極と電

氣的に接続されるゲートパッドの面積は、比較的狭く、また、ゲートパッドの表面は平坦とされる。上述した半導体装置 1 では、ボンディング領域 20 における第 1 領域 21 および第 2 領域 23 のうち、面積が狭い第 2 領域 23 を、ゲートパッドとし、その第 2 領域 23 の第 2 構造体 7 に、金属配線 13 としての銅ワイヤを接合することができる。これにより、ゲートパッドにおける銅ワイヤの接合が確実に行われて、半導体装置 1 としての信頼性を向上させることができる。

[0055] (第 1 変形例)

ここでは、第 2 構造体となる金属層 77 (図 7 参照) に、第 2 凹凸部 8 を意図的に形成する場合について説明する。たとえば、金属層 77 に、下地の形状が反映されない場合には、金属層 77 に第 2 凹凸部 8 を形成する必要がある。また、第 1 構造体 5 の第 1 凹凸部 6 とは異なるパターンを有する第 2 凹凸部 8 を金属層 77 に形成する場合がある。

[0056] 図 11 に示すように、第 1 構造体 5 を覆うように、第 2 構造体となる金属層 77 を形成する。ここでは、説明のために、金属層 77 の表面は平坦とされる。次に、図 12 に示すように、金属層 77 を覆うように、フォトレジスト 53 を塗布する。次に、図 13 に示すように、写真製版処理を施すことによって、第 2 凹凸部 8 を有する第 2 構造体 7 を形成するためのフォトレジスト 53 のパターンを形成する。

[0057] 次に、図 14 に示すように、フォトレジスト 53 のパターンをエッチングマスクとして、金属層 77 に、たとえば、ドライエッチング処理を施すことにより、第 2 凹凸部 8 を有する第 2 構造体 7 を形成する。次に、図 15 に示すように、フォトレジスト 53 を除去する。その後、図 8 ~ 図 10 に示す工程と同様の工程を経て、ボンディング領域 20 に金属配線 13 が接合された半導体装置 1 が製造される (図 2 参照)。

[0058] 第 1 変形例に係る半導体装置 1 では、金属層 77 に下地の形状が反映されない場合に、金属層 77 に第 2 凹凸部 8 を形成することができ、金属配線 13 をボンディング領域 20 に強固に接合することができる。また、金属配線

13のボンディング領域20への接合条件に対応する適切な深さとパターンとを有する第2凹凸部8（第2構造体7）を形成することができる。これにより、種々の接合条件に対して最適な第2凹凸部8を有する第2構造体7に、金属配線13を接合することができる。

[0059] （第2変形例）

上述した半導体装置1では、第1凹凸部6は、ドット状の凸部となる態様で形成され、第2凹凸部8は、そのドット状の第1凹凸部6を反映したドット状の凸部が形成されている場合を例に挙げて説明した。ここでは、第1凹凸部6および第2凹凸部8の、凸部または凹部のパターンのバリエーションについて説明する。

[0060] 図16に示すように、第1凹凸部6および第2凹凸部8は、たとえば、ストライプ状のパターンであってもよい。また、図17に示すように、第1凹凸部6および第2凹凸部8は、たとえば、蛇行したパターンであってもよい。さらに、図18に示すように、第1凹凸部6および第2凹凸部8は、たとえば、トラック状（楕円形状）のパターンであってもよい。

[0061] （第3変形例）

ここでは、第1構造体5と第2構造体7との間に中間構造体を介在させた半導体装置について説明する。中間構造体は、第1構造体5と第2構造体7との密着性の向上のために形成される。また、中間構造体は、第1構造体5と第2構造体7との間でそれぞれの材料の拡散を抑制するために形成される。

[0062] 図19に示すように、ボンディング領域20では、第1構造体5と第2構造体7との間に中間構造体9が介在している。第1領域21では、第1構造体5aと第2構造体7aとの間に中間構造体9aが介在している。第2領域23では、第1構造体5bと第2構造体7bとの間に中間構造体9bが介在している。

[0063] 中間構造体9は、単層でもよいし、複数層でもよい。中間構造体9の材料として、たとえば、アルミニウム（Al）、銅（Cu）、ニッケル（Ni）

、タングステン（W）、コバルト（Co）、クロム（Cr）またはチタン（Ti）がある。また、中間構造体9の材料として、これらの金属の合金がある。半導体装置1としての機能が損なわれず、電気的な接続、密着性の向上および拡散の抑制を図ることができる材料であれば、これらの材料に限られない。また、中間構造体9の材料として、密度、表面粗さ、電気伝導度等の特性は、特に限定されない。

[0064] さらに、中間構造体9の形状については、超音波のエネルギーが効果的に分散され、銅ワイヤを接合する際に必要な摩擦力を効果的に得ることができるのであれば、特に制約はなく、たとえば、中間構造体9に凹凸形状が形成されていなくてもよい。また、中間構造体9は、第1凹凸部6の凸部と凸部との間の埋め込むように形成されていてもよいし、凸部と凸部との間に、一部空洞が残されるように形成されていてもよい。

[0065] 中間構造体9に凹凸形状が形成されていない場合には、第2構造体7を形成する際に、上述した図11～図15に示す工程と同様の工程を経て、第2凹凸部8を有する第2構造体7を形成することができる。

[0066] また、中間構造体9に凹凸形状が形成されている場合には、その凹凸形状は、第1凹凸部6の形状を反映した凹凸形状であってもよいし、第1凹凸部6とは異なるパターンを有する凹凸形状であってもよい。さらに、中間構造体9の凹凸形状の凹みの深さも、特に制約はない。

[0067] 中間構造体9に凹凸形状が形成されている場合には、第2構造体7を形成する際に、金属層77が、下地の形状を反映させることができれば、金属層77に第2凹凸部8を形成する付加的な工程は不要になる。

[0068] 第3変形例に係る半導体装置1では、密着性の向上等を図る中間構造体9が形成されていることで、金属配線13をより強固にボンディング領域20に接合することができる。

[0069] なお、ボンディング領域20における第1領域21および第2領域23のうち、面積が狭い第2領域23を、ゲートパッドとして適用する場合には、ゲートパッドとゲート電極（たとえば、IGBT）とは、他の配線（図示せ

ず)によって電氣的に接続することになるため、中間構造体9として、絶縁膜を適用することができる。

[0070] 実施の形態2.

実施の形態1では、第1構造体5として、複数の凸部が互いに離間する態様で、半導体基板3の主面に配置されている場合について説明した。ここでは、連続した膜状の第1構造体5を備えた半導体装置の一例について説明する。

[0071] 図20に示すように、半導体装置1のボンディング領域20では、第1凹凸部6を有する連続した膜状の第1構造体5が形成されている。第1構造体5は、半導体基板3の表面に膜状に延在している部分と、その膜状の部分から突出する部分とを含む。膜状の部分の下面と突出した部分の上面との高さ(第1構造体5の厚さ)は、たとえば、 $1\mu\text{m}\sim 50\mu\text{m}$ 程度である。

[0072] 第1領域21には、第1凹凸部6を有する第1構造体5aと、第2凹凸部8を有する第2構造体7aとが形成されている。第2構造体7aは、膜状の第1構造体5aを覆うように形成されている。第2領域23には、第1凹凸部6を有する第1構造体5bと、第2凹凸部8を有する第2構造体7bとが形成されている。第2構造体7bは、膜状の第1構造体5bを覆うように形成されている。

[0073] なお、これ以外の構成については、図2等に示される半導体装置1の構成と同様なので、同一部材については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。

[0074] 次に、上述した半導体装置1の製造方法の一例について説明する。特に、第1構造体5は、図11～図15に示す工程と同様の工程を経て形成することができる。まず、図21に示すように、半導体基板3の一方の主面に第1構造体となる金属層55を形成する。次に、図22に示すように、金属層55を覆うように、フォトレジスト54を塗布する。次に、図23に示すように、写真製版処理を施すことによって、第1凹凸部6を有する第1構造体5を形成するためのフォトレジスト54のパターンを形成する。

[0075] 次に、図24に示すように、フォトリソスト54のパターンをエッチングマスクとして、金属層55に、たとえば、ドライエッチング処理を施し、半導体基板3の表面が露出する前にエッチング処理を止めることで、第1凹凸部6を有する連続する膜状の第1構造体5を形成する。

[0076] 次に、図25に示すように、フォトリソスト54を除去する。その後、図7～図10に示す工程と同様の工程を経て、ボンディング領域20に金属配線13が接合された半導体装置1が製造される（図20参照）。

[0077] 上述した半導体装置1では、前述したように、超音波によって銅ワイヤを第2構造体7に接合する際に、超音波のエネルギーが、第2凹凸部8によって分散される。さらに、その第2凹凸部8が形成された第2構造体7が、第1凹凸部6が形成された第1構造体5に積層されている。

[0078] しかも、第1凹凸部6を有する第1構造体5は、連続する膜状に形成されている。これにより、第1凹凸部6の凹部に蓄積される超音波のエネルギーが、半導体基板3（半導体装置1）に直接影響を与えるのを抑制することができ、半導体装置1の損傷を防ぐことができる。

[0079] 実施の形態3.

ここでは、ボンディング領域20における第1構造体5のバリエーションについて説明する。

[0080] （第1例）

図26に示すように、ボンディング領域20における第1領域21では、第1構造体5として、第1凹凸部6の複数の凸部が互いに離間する態様で半導体基板3の主面に配置された第1構造体5aが形成されている。一方、ボンディング領域20における第2領域23では、第1構造体5として、第1凹凸部6を有する連続した膜状の第1構造体5bが形成されている。

[0081] なお、これ以外の構成については、図2等に示す半導体装置1の構成と同様なので、同一部材については同一の符号を付し、必要である場合を除きその説明を繰り返さないこととする。

[0082] （第2例）

図27に示すように、ボンディング領域20における第1領域21では、第1構造体5として、第1凹凸部6を有する連続した膜状の第1構造体5aが形成されている。一方、ボンディング領域20における第2領域23では、第1構造体5として、第1凹凸部6の複数の凸部が互いに離間する態様で半導体基板3の主面に配置された第1構造体5bが形成されている。

[0083] なお、これ以外の構成については、図2等に示す半導体装置1の構成と同様なので、同一部材については同一の符号を付し、必要である場合を除きその説明を繰り返さないこととする。

[0084] 上述した第1例に係る半導体装置1または第2例に係る半導体装置1は、次のように製造される。まず、半導体基板3に半導体素子2等が形成された後、ボンディング領域20における第1領域21および第2領域23のうちの一方の領域には、図3～図6に示す工程と同様の工程を経て、複数の凸部が互いに離間する態様の第1凹凸部6を有する第1構造体5が形成される。

[0085] 第1領域21および第2領域23のうちの他方の領域には、図21～図25に示す工程と同様の工程を経て、第1凹凸部6を有する連続した膜状の第1構造体5が形成される。第1構造体5が形成された後、図7～図10に示す工程と同様の工程を経て、第1例に係る半導体装置1または第2例に係る半導体装置1が完成する。

[0086] 上述した第1例に係る半導体装置1および第2例に係る半導体装置1におけるボンディング領域20では、第1構造体5として、複数の凸部が互いに離間する態様の第1凹凸部6を有する第1構造体5と、第1凹凸部6を有する連続した膜状の第1構造体5とが混在する。

[0087] 前述したように、第1凹凸部6を有する連続した膜状の第1構造体5では、複数の凸部が互いに離間する態様の第1凹凸部6を有する第1構造体5よりも、第1凹凸部6の凹部に蓄積される超音波のエネルギーが、半導体基板3（半導体装置1）に直接影響を与えるのを抑制することができる。これにより、金属配線13を接合する際の超音波によるエネルギー等の接合条件の選択肢（範囲）が増えて、より半導体装置の機能に対応した構造設計が可能

になる。

[0088] 実施の形態 4.

ここでは、ボンディング領域 20 として、一つの領域からなるボンディング領域 20 を備えた半導体装置 1 について説明する。

[0089] (第 1 例)

図 28 に示すように、ボンディング領域 20 は一の領域 25 からなる。一の領域 25 は、絶縁性部材 11 によって規定されている。一の領域 25 では、第 1 構造体 5 として、第 1 凹凸部 6 を有する連続した膜状の第 1 構造体 5 が形成されている。その第 1 構造体 5 を覆うように、第 2 凹凸部 8 を有する第 2 構造体 7 が形成されている。

[0090] なお、これ以外の構成については、図 2 等に示す半導体装置 1 の構成と同様なので、同一部材については同一の符号を付し、必要である場合を除きその説明を繰り返さないこととする。

[0091] (第 2 例)

図 29 に示すように、ボンディング領域 20 は一の領域 25 からなる。一の領域 25 は、絶縁性部材 11 によって規定されている。一の領域 25 では、第 1 構造体 5 として、第 1 凹凸部 6 の複数の凸部が互いに離間する態様で半導体基板 3 の主面に配置された第 1 構造体 5 が形成されている。その第 1 構造体 5 を覆うように、第 2 凹凸部 8 を有する第 2 構造体 7 が形成されている。

[0092] なお、これ以外の構成については、図 2 等に示す半導体装置 1 の構成と同様なので、同一部材については同一の符号を付し、必要である場合を除きその説明を繰り返さないこととする。

[0093] 上述した第 1 例に係る半導体装置 1 および第 2 例に係る半導体装置 1 では、実施の形態 1 等において説明した効果に加えて、次のような効果が得られる。

[0094] 上述した各半導体装置 1 では、ボンディング領域 20 は複数の領域に分けられておらず、一の領域 25 から形成されている。これにより、一般的に複

数の電極パッドを必要としない半導体素子として、たとえば、ダイオード（チップ）の表面にもボンディング領域を形成することができる。その結果、半導体装置 1 としての構造設計の自由度を高めることができる。

[0095] 実施の形態 5.

ここでは、上述した実施の形態 1～4 において説明した半導体装置を適用した電力変換装置について説明する。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態 5 として、三相のインバータに本開示を適用した場合について説明する。

[0096] 図 30 は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図 30 に示す電力変換システムは、電源 100、電力変換装置 200、負荷 300 から構成される。電源 100 は、直流電源であり、電力変換装置 200 に直流電力を供給する。電源 100 は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路または AC/DC コンバータにより構成してもよい。また、電源 100 を、直流系統から出力される直流電力を所定の電力に変換する DC/DC コンバータによって構成してもよい。

[0097] 電力変換装置 200 は、電源 100 と負荷 300 との間に接続された三相のインバータであり、電源 100 から供給された直流電力を交流電力に変換し、負荷 300 に交流電力を供給する。電力変換装置 200 は、図 30 に示すように、直流電力を交流電力に変換して出力する主変換回路 201 と、主変換回路 201 を制御する制御信号を主変換回路 201 に出力する制御回路 203 とを備えている。

[0098] 負荷 300 は、電力変換装置 200 から供給された交流電力によって駆動される三相の電動機である。なお、負荷 300 は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。

[0099] 以下、電力変換装置200の詳細について説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えている（図示せず）。スイッチング素子がスイッチングすることによって、電源100から供給される直流電力が交流電力に変換されて、負荷300に供給される。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。

[0100] 主変換回路201の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態1～3の少なくともいずれかに係る半導体装置1に相当する半導体装置202が有するスイッチング素子または還流ダイオードである。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相（U相、V相、W相）を構成する。そして、各上下アームの出力端子、すなわち、主変換回路201の3つの出力端子は、負荷300に接続される。

[0101] また、主変換回路201は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体装置202に内蔵されていてもよいし、半導体装置202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

[0102] 制御回路203は、負荷300に所望の電力が供給されるように、主変換

回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。

[0103] 本実施の形態に係る電力変換装置200では、主変換回路201を構成する半導体装置202として実施の形態1～4に係る半導体装置1を適用する。これにより、金属配線13として、銅ワイヤ等をボンディング領域20により強固に良好に接合させることができる。その結果、電力変換装置200の信頼性を向上させることができる。

[0104] 本実施の形態では、2レベルの三相インバータに本開示を適用する例について説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが、3レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータまたはAC/DCコンバータに本開示を適用することも可能である。

[0105] また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。

[0106] なお、各実施の形態において説明した半導体装置1については、必要に応

じて種々組み合わせることが可能である。

[0107] 今回開示された実施の形態は例示であってこれに制限されるものではない。本開示は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。

産業上の利用可能性

[0108] 本開示は、金属配線をボンディング領域に接合する半導体装置に有効に利用される。

符号の説明

[0109] 1 半導体装置、2 半導体素子、3 半導体基板、5、5 a、5 b 第1構造体、6 第1凹凸部、7、7 a、7 b 第2構造体、8 第2凹凸部、9、9 a、9 b 中間構造体、11 絶縁性部材、13、13 a、13 b 金属配線、20 ボンディング領域、21 第1領域、23 第2領域、25 一の領域、51、52、53、54 レジスト、55、77 金属層、100 電源、200 電力変換装置、201 主変換回路、202 半導体モジュール、203 制御回路、300 負荷。

請求の範囲

- [請求項1] 半導体素子が形成された半導体基板と、
前記半導体基板に規定されたボンディング領域と、
第1凹凸部を有し、前記ボンディング領域に形成された第1構造体と、
第2凹凸部を有し、前記第1構造体を覆うように形成された第2構造体と、
前記第2構造体における前記第2凹凸部に接合された金属配線とを有し、
前記第2凹凸部における凹みの深さは、前記第1凹凸部における凹みの深さよりも浅い、半導体装置。
- [請求項2] 前記第1構造体は、凸部が互いに離間される態様で断続的に形成された前記第1凹凸部を含む、請求項1記載の半導体装置。
- [請求項3] 前記第1構造体は、連続する膜状に形成された前記第1凹凸部を含む、請求項1記載の半導体装置。
- [請求項4] 前記ボンディング領域を規定する絶縁性部材を備え、
前記絶縁性部材は、前記半導体基板に接する態様で、前記第1構造体および前記第2構造体を取り囲むように形成された、請求項1～3のいずれか1項に記載の半導体装置。
- [請求項5] 前記ボンディング領域は、
第1面積を有する第1領域と、
前記第1面積よりも小さい第2面積を有する第2領域とに区画された、請求項1～4のいずれか1項に記載の半導体装置。
- [請求項6] 前記第1構造体および前記第2構造体は、少なくとも前記第2領域に配置された、請求項5記載の半導体装置。
- [請求項7] 前記第2構造体は、ビッカース硬度が300以上の金属から形成された、請求項1～6のいずれか1項に記載の半導体装置。
- [請求項8] 前記金属は、ニッケル（Ni）、コバルト（Co）およびクロム（

C r) を含む、請求項 7 記載の半導体装置。

[請求項9] 前記第 1 構造体は、酸化物を含む、請求項 1 ～ 8 のいずれか 1 項に記載の半導体装置。

[請求項10] 前記第 1 構造体と前記第 2 構造体との間に、中間構造体を介在させた、請求項 1 ～ 9 のいずれか 1 項に記載の半導体装置。

[請求項11] 前記金属配線は、銅配線を含む、請求項 1 ～ 10 のいずれか 1 項に記載の半導体装置。

[請求項12] 半導体基板の主面に半導体素子を形成する工程と、
前記半導体基板の前記主面に、第 1 凹凸部を有する第 1 構造体を形成する工程と、

前記第 1 構造体を覆うように、第 2 凹凸部を有する第 2 構造体を形成する工程と、

前記第 1 構造体および前記第 2 構造体を少なくとも取り囲むように、絶縁性部材を形成することにより、ボンディング領域を規定する工程と、

前記ボンディング領域における前記第 2 構造体に、金属配線を接合する工程と

を備え、

前記第 1 構造体を形成する工程および前記第 2 構造体を形成する工程では、前記第 1 構造体と前記第 2 構造体とは、前記第 2 凹凸部における凹みの深さが、前記第 1 凹凸部における凹みの深さよりも浅くなるように形成される、半導体装置の製造方法。

[請求項13] 前記第 1 構造体を形成する工程は、前記半導体基板の前記主面上に第 1 層を形成し、前記第 1 層に、前記半導体基板の前記主面を部分的に露出する加工を施すことによって、凸部が離間された断続的な前記第 1 凹凸部を形成する工程を含む、請求項 1 2 記載の半導体装置の製造方法。

[請求項14] 前記第 1 構造体を形成する工程は、前記半導体基板の前記主面上に

第1層を形成し、前記第1層に、前記半導体基板の前記主面に至る途中まで加工を施すことによって、連続する膜状の前記第1凹凸部を形成する工程を含む、請求項12記載の半導体装置の製造方法。

[請求項15] 前記ボンディング領域を規定する工程は、前記絶縁性部材を前記半導体基板の前記主面に達する態様で形成する工程を含む、請求項12～14のいずれか1項に記載の半導体装置の製造方法。

[請求項16] 前記金属配線を前記第2構造体に接合する工程は、前記金属配線として銅配線を接合する工程を含む、請求項12～15のいずれか1項に記載の半導体装置の製造方法。


[請求項17] 請求項1～11のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、

前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と

を備えた、電力変換装置。


[図1]

図1




[図2]

図2




[図3]

図3




[図4]

図4




[図5]

図5




[図6]

図6




[図7]

図7




[図8]

図8




[図9]

図9




[図10]

図10




[図11]

図11




[図12]

図12




[図13]

図13




[図14]

図14




[図15]

図15




[図16]

図16




[図17]

図17




[図18]

図18




[図19]

図19




[図20]

図20




[図21]

図21




[図22]

図22




[図23]

図23




[図24]

図24




[図25]

図25




[図26]

図26




[図27]

図27




[図28]

図28




[図29]

図29



[図30]

図30



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2020/021175

A. CLASSIFICATION OF SUBJECT MATTER

Int. Cl. H01L21/3205 (2006.01) i, H01L21/768 (2006.01) i, H01L23/522 (2006.01) i
FI: H01L21/88 T

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int. Cl. H01L21/3205, H01L21/768, H01L23/522

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2020
Registered utility model specifications of Japan 1996-2020
Published registered utility model applications of Japan 1994-2020

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	Microfilm of the specification and drawings	1-3, 7, 8, 12
Y	annexed to the request of Japanese Utility Model	5, 6, 9, 11,
A	Application No. 104312/1986 (Laid-open No. 10551/1988) (NISSAN MOTOR CO., LTD.) 23 January 1988, page 4, line 5 to page 6, line 4, fig. 1, 2	14, 16, 17 4, 10, 13, 15
Y	JP 2014-27048 A (RENESAS ELECTRONICS CORP.) 06 February 2014, paragraphs [0016], [0017], fig. 2	5, 6, 9, 11, 17
A		4, 10, 13, 15
Y	Microfilm of the specification and drawings	9, 11, 14, 16,
A	annexed to the request of Japanese Utility Model	17
A	Application No. 158925/1986 (Laid-open No. 64035/1988) (NEC CORP.) 27 April 1988, page 3, line 8, to page 5, line 8, fig. 1, 2	4, 10, 13, 15

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
03.08.2020

Date of mailing of the international search report
11.08.2020

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2020/021175

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2013-80809 A (PANASONIC CORP.) 02 May 2013, paragraph [0028]	11, 16, 17 4, 10, 13, 15
Y A	JP 2020-43154 A (MITSUBISHI ELECTRIC CORP.) 19 March 2020, paragraphs [0030]-[0032], fig. 5	17 4, 10, 13, 15
A	JP 4-348047 A (MITSUBISHI ELECTRIC CORP.) 03 December 1992, entire text, all drawings	1-17
A	CD-ROM of the specification and drawings annexed to the request of Japanese Utility Model Application No. 100919/1991 (Laid-open No. 43544/1993) (JAPAN RADIO CO., LTD.) 11 June 1993, entire text, all drawings	1-17

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2020/021175

Patent Documents referred to in the Report	Publication Date	Patent Family	Publication Date
JP 63-10551 U1	23.01.1988	(Family: none)	
JP 2014-27048 A	06.02.2014	(Family: none)	
JP 63-64035 U1	27.04.1988	(Family: none)	
JP 2013-80809 A	02.05.2013	(Family: none)	
JP 2020-43154 A	19.03.2020	(Family: none)	
JP 4-348047 A	03.12.1992	(Family: none)	
JP 5-43544 U1	11.06.1993	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 21/3205(2006.01)i; H01L 21/768(2006.01)i; H01L 23/522(2006.01)i FI: H01L21/88 T		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H01L21/3205; H01L21/768; H01L23/522 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922 - 1996年 日本国公開実用新案公報 1971 - 2020年 日本国実用新案登録公報 1996 - 2020年 日本国登録実用新案公報 1994 - 2020年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y A	日本国実用新案登録出願61-104312号(日本国実用新案登録出願公開63-10551号)の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム（日産自動車株式会社）23.01.1988（1988-01-23）第4頁第5行目-第6頁第4行目, 図1, 2	1-3, 7, 8, 12 5, 6, 9, 11, 14, 16, 17 4, 10, 13, 15
Y A	JP 2014-27048 A（ルネサスエレクトロニクス株式会社）06.02.2014（2014-02-06）段落[0016]-[0017], 図2	5, 6, 9, 11, 17 4, 10, 13, 15
Y A	日本国実用新案登録出願61-158925号(日本国実用新案登録出願公開63-64035号)の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム（日本電気株式会社）27.04.1988（1988-04-27）第3頁第8行目-第5頁第8行目, 図1, 2	9, 11, 14, 16, 17 4, 10, 13, 15
Y A	JP 2013-80809 A（パナソニック株式会社）02.05.2013（2013-05-02）段落[0028]	11, 16, 17 4, 10, 13, 15
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 03.08.2020		国際調査報告の発送日 11.08.2020
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 佐藤 靖史 50 5895 電話番号 03-3581-1101 内線 3559

C. 関連すると認められる文献		
引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2020-43154 A (三菱電機株式会社) 19.03.2020 (2020 - 03 - 19)	17
A	段落[0030]-[0032], 図5	4, 10, 13, 15
A	JP 4-348047 A (三菱電機株式会社) 03.12.1992 (1992 - 12 - 03)	1-17
	全文, 全図	
A	日本国実用新案登録出願3-100919号(日本国実用新案登録出願公開5-43544号)の願書 に添付した明細書及び図面の内容を記録したCD-ROM (日本無線株式会社) 11.06.1993 (1993-06-11) 全文, 全図	1-17

国際調査報告
特許ファミリーに関する情報

国際出願番号

PCT/JP2020/021175

引用文献	公表日	特許ファミリー文献	公表日
JP 63-10551 U1	23.01.1988	(ファミリーなし)	
JP 2014-27048 A	06.02.2014	(ファミリーなし)	
JP 63-64035 U1	27.04.1988	(ファミリーなし)	
JP 2013-80809 A	02.05.2013	(ファミリーなし)	
JP 2020-43154 A	19.03.2020	(ファミリーなし)	
JP 4-348047 A	03.12.1992	(ファミリーなし)	
JP 5-43544 U1	11.06.1993	(ファミリーなし)	