

【公報種別】 特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】 第 7 部門第 2 区分
 【発行日】 平成 20 年 1 月 17 日 (2008.1.17)

【公開番号】 特開 2005-244212(P2005-244212A)
 【公開日】 平成 17 年 9 月 8 日 (2005.9.8)
 【年通号数】 公開・登録公報 2005-035
 【出願番号】 特願 2005-21919(P2005-21919)
 【国際特許分類】

H 0 1 L 21/822 (2006.01)

H 0 1 L 27/04 (2006.01)

G 0 6 K 19/07 (2006.01)

【F I】

H 0 1 L 27/04 F

G 0 6 K 19/00 H

【手続補正書】

【提出日】 平成 19 年 11 月 26 日 (2007.11.26)

【手続補正 1】

【補正対象書類名】 特許請求の範囲

【補正対象項目名】 全文

【補正方法】 変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

ロジック部、メモリ部、前記ロジック部と前記メモリ部の一方又は両方の動作頻度を検出する検出部、前記検出部の検出結果に基づき前記ロジック部及び前記メモリ部の一方又は両方にしきい値制御信号を供給するしきい値制御部及びアンテナを有し、

前記ロジック部と前記メモリ部の各々は複数のトランジスタを有し、

前記複数のトランジスタの各々は、論理信号が入力される第 1 のゲート電極と、前記しきい値制御信号が入力される第 2 のゲート電極を有することを特徴とする半導体装置。

【請求項 2】

ロジック部、メモリ部、前記ロジック部と前記メモリ部の一方又は両方の動作頻度を検出する検出部、前記検出部の検出結果に基づき前記ロジック部及び前記メモリ部の一方又は両方にしきい値制御信号を供給するしきい値制御部及びアンテナを有し、

前記ロジック部と前記メモリ部の各々は複数のトランジスタを有し、

前記複数のトランジスタの各々は、論理信号が入力される第 1 のゲート電極と、前記しきい値制御信号が入力される第 2 のゲート電極と、半導体膜とを有し、

前記半導体膜は前記第 2 のゲート電極上に設けられ、

前記第 1 のゲート電極は前記半導体膜上に設けられることを特徴とする半導体装置。

【請求項 3】

請求項 1 又は請求項 2 において、

前記ロジック部は、制御回路、演算回路、入出力回路、電源回路、クロック発生回路、データ復調／変調回路及びインターフェイス回路から選択された複数を有することを特徴とする半導体装置。

【請求項 4】

請求項 1 又は請求項 2 において、

前記ロジック部は、タイミングコントロール、命令デコーダ、レジスタアレイ、アドレスロジックアンドバッファ、データバスインターフェイス、A L U (A r i t h m e t i c L o g i c U n i t) 及び命令レジスタを有することを特徴とする半導体装置。

【請求項 5】

請求項 1 乃至 請求項 4 のいずれか一において、

前記メモリ部は、DRAM (Dynamic Random Access Memory)、SRAM (Static Random Access Memory)、FeRAM (Ferroelectric Random Access Memory)、マスクROM (Read Only Memory)、フューズ式 PROM (Programmable Read Only Memory)、反フューズ式 PROM、EPROM (Electrically Programmable Read Only Memory)、EEPROM (Electrically Erasable Programmable Read Only Memory) 及びフラッシュメモリ等から選択された 1 つ又は複数を有することを特徴とする半導体装置。

【請求項 6】

請求項 1 乃至 請求項 5 のいずれか一において、

前記検出部は、プログラム又は前記プログラムを記憶する記憶媒体であることを特徴とする半導体装置。

【請求項 7】

請求項 1 乃至 請求項 6 のいずれか一において、

前記複数のトランジスタは基板上に設けられており、

前記基板は、ガラス基板又は可撓性を有する基板であることを特徴とする半導体装置。

【請求項 8】

請求項 1 乃至 請求項 6 のいずれか一において、

前記複数のトランジスタと前記アンテナは同一基板上に設けられており、

前記基板は、ガラス基板又は可撓性を有する基板であることを特徴とする半導体装置。

【請求項 9】

請求項 1 乃至 請求項 6 のいずれか一において、

前記複数のトランジスタは第 1 の基板上に設けられており、

前記アンテナは第 2 の基板上に設けられており、

前記第 1 の基板と前記第 2 の基板とは、前記複数のトランジスタと前記アンテナとが電氣的に接続されるように、固着されていることを特徴とする半導体装置。