



(12) 发明专利

(10) 授权公告号 CN 101071239 B

(45) 授权公告日 2011.03.30

(21) 申请号 200610168816.0

G09F 9/35(2006.01)

(22) 申请日 2006.12.14

(56) 对比文件

(30) 优先权数据

2006-0042898 2006.05.12 KR

US 2005/0272189 A1, 2005.12.08, 说明书第 2 页第 0041 段至第 5 页第 0083 段、图 1-9.

WO 2005/027187 A2, 2005.03.24, 全文.

CN 1702530 A, 2005.11.30, 全文.

(73) 专利权人 三星电子株式会社

地址 韩国京畿道

审查员 卞喜双

(72) 发明人 上本勉

(74) 专利代理机构 中科专利商标代理有限责任

公司 11021

代理人 王新华

(51) Int. Cl.

G02F 1/136(2006.01)

G02F 1/133(2006.01)

H01L 21/027(2006.01)

G03F 7/16(2006.01)

G03F 7/20(2006.01)

G03F 7/26(2006.01)


权利要求书 3 页 说明书 6 页 附图 13 页

(54) 发明名称

显示基板及其制造方法和具有该显示基板的显示装置

(57) 摘要

一种显示基板,包括多个像素。所述像素中的每一个包括开关元件、存储电容器、存储线以及像素电极。所述开关元件包括:多晶硅层,所述多晶硅层具有沟道部分和掺杂部分;栅电极;源电极和漏电极。所述栅电极形成在所述沟道部分上,并具有下层和上层。所述源电极和所述漏电极与所述掺杂部分接触。所述存储电容器包括:第一存储电极,所述第一存储电极由基本上与所述多晶硅层相同的层形成;和第二存储电极,所述第二存储电极由基本上与所述栅电极的下层相同的层形成。



1. 一种显示基板,包括:

多个开关元件,所述开关元件中的每一个包括:多晶硅层,所述多晶硅层具有沟道部分和掺杂部分;栅电极,所述栅电极形成在所述沟道部分上,并包括下层和上层,所述栅电极的下层包括透明导电材料;以及源电极和漏电极,所述源电极和所述漏电极与所述掺杂部分接触;

存储线,所述存储线包括下层和上层,所述存储线的下层和上层分别由与所述栅电极的下层和上层相同的层形成;

多个存储电容器,所述存储电容器中的每一个包括:第一存储电极,所述第一存储电极由与所述多晶硅层相同的层形成;和第二存储电极,所述第二存储电极由与所述栅电极的透明导电的下层相同的层形成,所述第二存储电极从所述存储线的下层延伸,其中第一存储电极和第二存储电极是透明的;以及

多个像素电极,所述像素电极中的每一个电连接至所述开关元件中的每一个。

2. 如权利要求1所述的显示基板,其中,所述第一存储电极掺杂有杂质,其杂质掺杂浓度低于所述掺杂部分掺杂杂质的浓度。

3. 如权利要求1所述的显示基板,其中,所述多晶硅层的厚度为200Å至400Å。

4. 一种显示基板,包括:

具有掺杂部分和沟道部分和第一存储电极的多晶硅层;

栅电极,所述栅电极形成在所述沟道部分上,并具有包括透明导电材料的下层和包括金属材料的上层;

源电极和漏电极,所述源电极和所述漏电极与所述掺杂部分接触;

存储线,所述存储线包括下层和上层,所述存储线的下层和上层分别由与所述栅电极的下层和上层相同的层形成;

存储电容器,所述存储电容器包括:第一存储电极,所述第一存储电极由与所述多晶硅层相同的层形成;以及第二存储电极,所述第二存储电极与所述第一存储电极重叠,并由与所述栅电极的透明导电的下层相同的层形成,所述第二存储电极从所述存储线的下层延伸,其中第一存储电极和第二存储电极是透明的;以及

像素电极,所述像素电极电连接至所述漏电极。

5. 如权利要求4所述的显示基板,其中,所述多晶硅层通过顺序横向固化工艺而被结晶。

6. 如权利要求5所述的显示基板,其中,所述第一存储电极掺杂有杂质,其杂质掺杂浓度低于所述掺杂部分掺杂杂质的浓度。

7. 一种显示基板的制造方法,所述方法包括步骤:

在基板上形成多晶硅层;

用杂质掺杂所述多晶硅层、以形成沟道部分和第一存储电极;

在具有所述沟道部分和所述第一存储电极的所述基板上形成栅极金属层,所述栅极金属层具有包括透明导电材料的下层和包括金属材料的上层;

图案化所述栅极金属层以形成栅极金属图案和第二存储电极,所述栅极金属图案包括栅电极和存储线,其中,所述栅电极包括:下层,所述栅电极的下层包括透明导电材料;以及上层,所述栅电极的上层包括金属材料,其中,所述存储线包括:下层,所述存储线的下层

包括透明导电材料；以及上层，所述存储线的上层包括金属材料，并且其中，所述第二存储电极从所述存储线的下层延伸，并且第一存储电极和第二存储电极是透明的；

以杂质掺杂所述多晶硅层以形成掺杂部分；

在具有所述掺杂部分的所述基板上形成源极金属层，并图案化所述源极金属层以形成源极金属图案；以及

形成像素电极，所述像素电极电连接至所述源极金属图案。

8. 如权利要求 7 所述的方法，其中，所述第一存储电极掺杂有杂质，其杂质掺杂浓度低于所述掺杂部分掺杂杂质的浓度。

9. 如权利要求 7 所述的方法，其中，形成所述多晶硅层包括步骤：

在所述基板上形成非晶硅层，所述非晶硅层具有第一厚度；

通过顺序横向固化工艺结晶所述非晶硅层以形成所述多晶硅层；以及蚀刻所述多晶硅层的一部分，从而使所述多晶硅层具有第二厚度。

10. 如权利要求 9 所述的方法，其中，所述第一厚度为 $500\text{\AA}$ 至 $2000\text{\AA}$ 。

11. 如权利要求 9 所述的方法，其中，所述第二厚度为 $200\text{\AA}$ 至 $400\text{\AA}$ 。

12. 如权利要求 7 所述的方法，其中，所述栅极金属图案包括：栅电极；栅极线，所述栅极线电连接至所述栅电极；以及存储线，所述存储线电连接至所述第二存储电极。

13. 如权利要求 12 所述的方法，其中，所述源极金属图案包括：源极线，所述源极线与所述栅极线交叉；以及源电极和漏电极，所述源电极和所述漏电极与所述掺杂部分接触。

14. 如权利要求 7 所述的方法，其中，形成所述第二存储电极包括步骤：

在所述栅极金属层上涂敷光致抗蚀剂膜；

图案化所述光致抗蚀剂膜以形成第一光致图案和第二光致图案；

通过利用所述第一光致图案和第二光致图案来图案化所述栅极金属层以形成栅电极、栅极线和与所述第一存储电极重叠的存储金属图案，所述栅电极、所述栅极线和所述存储金属图案中的每一个包括下层和上层；

减小所述第一光致图案的厚度以形成剩余光致图案，并且，去除所述第二光致图案以暴露出所述存储金属图案的上层的一部分；以及

通过利用所述剩余光致图案去除被暴露的、所述存储金属图案的上层，以形成所述第二存储电极。

15. 一种显示装置，包括：

显示基板，所述显示基板具有多个像素，所述像素中的每一个包括：

开关元件，所述开关元件具有：多晶硅层，所述多晶硅层包括沟道部分和掺杂部分；栅电极，所述栅电极形成在所述沟道部分上，并具有下层和上层；源电极和漏电极，所述源电极和所述漏电极与所述掺杂部分接触，所述栅电极的下层包括透明导电材料；

存储线，所述存储线包括下层和上层，所述存储线的下层和上层分别由与所述栅电极的下层和上层相同的层形成；

存储电容器，所述存储电容器具有：第一存储电极，所述第一存储电极由与所述多晶硅层相同的层形成；和第二存储电极，所述第二存储电极由与所述栅电极的透明导电的下层相同的层形成，所述第二存储电极从所述存储线的下层延伸，其中第一存储电极和第二存储电极是透明的；以及

像素电极,所述像素电极电连接至所述开关元件;
基板,所述基板面向所述显示基板,并与所述显示基板结合;以及
液晶层,所述液晶层被置于所述显示基板和所述基板之间。

16. 如权利要求 15 所述的显示装置,其中,所述第一存储电极掺杂有杂质,其杂质掺杂浓度低于所述掺杂部分掺杂杂质的浓度。

17. 如权利要求 15 所述的显示装置,其中,所述多晶硅层通过顺序横向固化工艺而被结晶。

显示基板及其制造方法和具有该显示基板的显示装置

技术领域

[0001] 本公开内容涉及显示基板、该显示基板的制造方法以及具有该显示基板的显示装置。更具体地说,本发明涉及能够提高孔径比的显示基板。

背景技术

[0002] 一般而言,液晶显示(LCD)装置包括:显示基板;面向显示基板的相对基板;以及液晶层,液晶层被置于显示基板和相对基板之间。显示基板包括:多条栅极线;与栅极线交叉的多条源极线;多个开关元件,多个开关元件电连接至栅极线和数据线;以及多个像素电极,多个像素电极电连接至开关元件。每一个开关元件包括:栅电极,栅电极延伸自栅极线;半导体层,半导体层与栅极线绝缘并具有沟道部分和掺杂部分;源电极,源电极延伸自源极线并电连接至掺杂部分;以及漏电极,漏电极与源电极隔开并电连接至掺杂部分。

[0003] 近来,LCD装置被应用于如移动电话、可携式摄像机、数码相机、音频播放器等之类的装置。LCD装置应具有高分辨率和高亮度、以显示各种内容。例如,应用于移动装置的小型LCD装置增大了功耗以增大背光组件的亮度,以便具有高分辨率和高亮度。然而,当移动装置使用便携式电源、如电池时,增大功耗的方法是受限的。

发明内容

[0004] 本发明的示例性实施例提供一种能够提高孔径比的显示基板、上述显示基板的制造方法以及具有上述显示基板的显示装置。

[0005] 在本发明的示例性实施例中,显示基板包括多个像素。所述像素的每一个包括开关元件、存储电容器、存储线以及像素电极。所述开关元件包括:多晶硅层,所述多晶硅层具有沟道部分和掺杂部分;栅电极;源电极和漏电极。所述栅电极形成在所述沟道部分上,并具有下层和上层。所述源电极和所述漏电极与所述掺杂部分接触。所述存储电容器包括:第一存储电极,所述第一存储电极由基本上与所述多晶硅层相同的层形成;和第二存储电极,所述第二存储电极由基本上与所述栅电极的下层相同的层形成。所述存储线由基本上与所述栅电极的下层和上层相同的层形成,并电连接至所述第二存储电极。所述像素电极电连接至所述开关元件。

[0006] 在本发明的示例性实施例中,提供了一种显示基板的制造方法。多晶硅层形成在基板(base substrate)上。所述多晶硅层首先被掺杂以杂质、以形成开关元件的沟道部分和第一存储电极。栅极金属层形成在具有所述沟道部分和所述第一存储电极的基板上,其中栅极金属层具有包括透明导电材料的下层和包括金属的上层。栅极金属层被图案化、以形成栅极金属图案和第二存储电极,其中,第二存储电极由所述栅极金属层的下层形成并与所述第一存储电极重叠。所述多晶硅层接着被掺杂以杂质、以形成所述开关元件的掺杂部分。源极金属层形成在具有所述掺杂部分的所述基板上,并被图案化以形成源极金属图案。电连接至所述开关元件的像素电极被形成。

[0007] 在本发明的示例性实施例中,一种显示装置包括:显示基板,所述显示基板具有多

个像素 ;相对基板 ;和液晶层,所述液晶层被置于所述显示基板和所述相对基板之间。所述相对基板面向所述显示基板,并与所述显示基板结合。所述像素中的每一个包括开关元件、存储电容器、存储线以及像素电极。所述开关元件包括 :多晶硅层,所述多晶硅层具有沟道部分和掺杂部分 ;栅电极 ;源电极和漏电极。所述栅电极形成在所述沟道部分上,并具有下层和上层。所述源电极和所述漏电极与所述掺杂部分接触。所述存储电容器包括 :第一存储电极,所述第一存储电极由基本上与所述多晶硅层相同的层形成 ;和第二存储电极,所述第二存储电极由基本上与所述栅电极的下层相同的层形成。所述存储线由基本上与所述栅电极的下层和上层相同的层形成,并电连接至所述第二存储电极。所述像素电极电连接至所述开关元件。

[0008] 根据本发明的示例性实施例,所述显示装置的孔径比得到了提高,从而改进了显示质量。

附图说明

[0009] 从随后结合附图的叙述中可以更详细地了解本发明的示例性实施例,在附图中 :

[0010] 图 1 是平面视图,图示出根据本发明示例性实施例所述的显示装置 ;

[0011] 图 2 是沿图 1 中的线 I-I' 取得的横剖视图 ;

[0012] 图 3 至 12 是横剖视图,图示出根据本发明的示例性实施例所述、图 1 中所示的显示基板的制造方法。

[0013] 图 13 是示出根据本发明的示例性实施例所述的显示装置的多晶硅层的透射率的曲线图 ;以及

[0014] 图 14 是示出根据本发明的示例性实施例所述的显示装置的存储电容器的电容的曲线图。

具体实施方式

[0015] 下面参照附图更充分地描述本发明的示例性实施例。然而,本发明可以以多种不同形式实现,并不应被解释为仅限于这里所阐述的示例性实施例。

[0016] 图 1 是平面视图,图示出根据本发明示例性实施例所述的显示装置。图 2 是沿图 1 中的线 I-I' 取得的横剖视图。

[0017] 参照图 1 和 2,显示装置包括 :显示基板 100 ;和面向显示基板 100 的相对基板 200 ;以及液晶层 300,液晶层 300 被置于显示基板 100 和相对基板 200 之间。显示基板 100 包括 :第一基板 (base substrate) 110 ;以及多个像素 P,所述多个像素 P 形成在第一基板 110 上,并被布置成矩阵。像素电极 PE 形成在每一个像素 P 内。相对基板 200 包括 :第二基板 210 ;滤色层 220,滤色层 220 形成在第二基板 210 上 ;和共用电极 230,共用电极 230 对应于像素电极 PE。

[0018] 具体地说,显示基板 100 包括 :多条栅极线 GL ;多条源极线 DL ;多个开关元件 TFT ;多个存储电容器 CST ;和多个像素电极 PE。存储电容器 CST 通过存储线 SL 彼此电连接。

[0019] 栅极线 GL 由栅极金属层形成,并沿第一方向延伸。栅极金属层具有 :下层 151,下层 151 包括透明导电材料 ;以及上层 153,上层 153 包括金属材料。下层 151 可包括例如金属氧化物和 / 或金属氮化物,其具有铟 (In)、锡 (Sn)、锌 (Zn)、铝 (Al) 和 / 或镓 (Ga)。上

层 153 可包括例如铝、铝合金、钼 (Mo)、钼合金、铬 (Cr)、钽 (Ta)、钛 (Ti)。而且,上层 153 可包括单层或多层。具体地说,上层 153 可包括具有如钼、钼-钽、钼-钨、和 / 或铝-镍的单层。可选地,上层 153 可包括多层,例如,钼 / 铝层、钛 / 铝 / 钛层、和 / 或钼 / 铝 / 钼层。

[0020] 源极线 DL 由源极金属层形成并沿第二方向延伸,其中第二方向基本垂直于第一方向。源极金属层可包括例如铜 (Cu)、铜合金、铝、铝合金、银 (Ag)、银合金、钼、钼合金、铬、钽、和 / 或钛。而且,源极金属层可包括单层或多层,其中,多层具有多个金属层,所述多个金属层包括彼此不同的金属。具体地,源极金属层可包括例如钼和 / 或钼合金。

[0021] 每一个开关元件 TFT 形成在像素 P 内,像素 P 由栅极线 GL 和源极线 DL 限定。每一个开关元件 TFT 包括:多晶硅层,所述多晶硅层具有沟道部分 134 和掺杂部分 136,杂质以相对较高的浓度被植入掺杂部分 136;栅电极 G,栅电极 G 电连接至栅极线 GL 并形成在沟道部分 134 上;源电极 S,源电极 S 电连接至源极线 DL,并与掺杂部分 136 接触;以及漏电极 D,漏电极 D 与源电极 S 隔开,并与掺杂部分 136 接触。具体地说, n^+ 杂质可以以大约 $1E15/cm^2$ 的浓度被植入掺杂部分 136。多晶硅层可通过顺序横向固化 (SLS) 工艺而结晶。多晶硅层的晶粒尺寸可以为大约几微米。

[0022] 存储电容器 CST 包括:第一存储电极 STE1,第一存储电极 STE1 由与多晶硅层基本上相同的层形成;以及第二存储电极 STE2,第二存储电极 STE2 电连接至存储线 SL,共用电压被施加至第二存储电极 STE2。

[0023] 具体地说,第一存储电极 STE1 通过 SLS 工艺结晶。因此,第一存储电极 STE1 的透射率能够得到提高。例如, n^- 杂质可以以大约 $1E13/cm^2$ 的浓度被植入第一存储电极 STE1。因此,存储电容器 CST 可具有更高的电容。第二存储电极 STE2 由与栅极金属层的下层 151 基本上相同的层形成。具体地说,第二存储电极 STE2 包括透明导电材料。

[0024] 存储线 SL 由与栅极金属层基本上相同的层形成。具体地说,存储线 SL 包括下层 151 和上层 153。

[0025] 像素电极 PE 中的每一个电连接至开关元件 TFT 中的每一个。像素电极 PE 电连接至开关元件 TFT 的漏电极 D,并形成在像素 P 内。像素电极 PE 包括透明导电材料。该透明导电材料包括金属氧化物和 / 或金属氮化物,其具有例如铟、镱、铟、铟、和 / 或镓。

[0026] 图 3 至 12 是横剖视图,图示了图 1 中所示的显示基板的制造方法。

[0027] 参照图 1 和 3,阻挡层 120 形成在第一基板 110 上。具有第一厚度 D1 的非晶硅层 130 形成在具有阻挡层 120 的第一基板 110 上。第一厚度 D1 为大约 $600\text{\AA}$ 。

[0028] 具有第一厚度 D1 的非晶硅层 130 通过 SLS 工艺结晶,以形成多晶硅层。SLS 工艺将激光顺序照射在物体上,与此同时沿横向移动物体或产生激光的激光装置,以使物体的晶粒生长,所述晶粒的尺寸不小于大约几个微米。

[0029] 当非晶硅层 130 通过 SLS 工艺结晶时,厚度相对较大的非晶硅层 130 利于结晶。例如,第一厚度 D1 可为大约 $600\text{\AA}$ 。

[0030] 通过 SLS 工艺结晶的多晶硅层被蚀刻、以降低多晶硅层的厚度。蚀刻后的多晶硅层具有第二厚度 D2,第二厚度 D2 为例如大约 $300\text{\AA}$ 。

[0031] 当多晶硅层的厚度为大约 $500\text{\AA}$ 时,多晶硅层的光透射率对于大约 400nm 的波长为大约 20%,对于大约 480nm 的波长为大约 70%,对于大约 600nm 的波长为大约 40%。而且,多晶硅层的峰值透射率为大约 50%。与此对比,当多晶硅层的厚度为大约 $250\text{\AA}$ 时,多

晶硅层的峰值透射率为大约 85%。如上,多晶硅层的厚度越小,则多晶硅层的光透射率越大。

[0032] 因此,在为了容易结晶多晶硅层而形成具有第一厚度 D1 的多晶硅层之后,多晶硅层被蚀刻、以便具有小于第一厚度 D1 的第二厚度 D2。

[0033] 参照图 1 和 4,第一光致抗蚀剂膜被涂敷在具有第二厚度 D2 的多晶硅层 131 上,并被图案化以形成第一光致抗蚀剂图案。第一光致抗蚀剂图案包括第一光致图案(photo-pattern)PR11 和第二光致图案 PR12。第一光致抗蚀剂图案 PR11 形成在像素 P 的多晶硅区域 PSA 内。具体地说,第一光致图案 PR11 形成在第一区域 A1 内,第一区域 A1 对应于开关元件 TFT 的沟道部分 134,并且,第一光致图案 PR11 具有第一厚度 T1。第二光致图案 PR12 形成在第二区域 A2 内,第二区域 A2 对应于开关元件 TFT 的掺杂部分 136 和存储电容器 CST,并且,第二光致图案 PR12 具有第二厚度 T2。第一厚度 T1 大于第二厚度 T2。

[0034] 参照图 1 和 5,利用第一和第二光致图案 PR11 和 PR12 图案化多晶硅层 131,以去除多晶硅层 131 的一部分,从而使剩余的多晶硅层 131 布置在多晶硅区域 PSA 内。

[0035] 第一和第二光致图案 PR11 和 PR12 被灰化。具体地说,第一光致图案 PR11 被灰化、以形成第一剩余光致图案 PR11',并且,第二光致图案 PR12 被去除、以暴露出对应于第二区域 A2 的多晶硅层 131。

[0036] 通过利用第一剩余光致图案 PR11' 作为掩膜而将杂质植入对应于第二区域 A2 的多晶硅层 131,从而首先掺杂多晶硅层 131。具体地说, n^- 杂质可以以大约 $1E13/cm^2$ 的浓度被植入对应于第二区域 A2 的多晶硅层 131。首先被掺杂的多晶硅层包括存储电容器 CST 的第一存储电极 STE1。多晶硅层 131 中没有用杂质掺杂的部分对应于沟道部分 134。

[0037] 第一剩余光致图案 PR11' 通过剥离工艺被去除。

[0038] 参照图 1 和 6,第一绝缘层 140 和栅极金属层 150 顺序形成在第一基板 110 上,其中,第一基板 110 具有沟道部分 134 和第一存储电极 STE1。

[0039] 栅极金属层 150 具有包括透明导电材料的下层 151 和包括金属材料的上层 153。下层 151 可包括金属氧化物和 / 或金属氮化物,其具有例如铟、锑、锌、铝、镓。具体地说,上层 153 可包括单层,该单层具有例如钼、钼 - 钽、钼 - 钨、和 / 或铝 - 镍。可选地,上层 153 可包括多层,例如,钼 / 铝层、钛 / 铝 / 钛层、和 / 或钼 / 铝 / 钼层。

[0040] 第二光致抗蚀剂膜被涂敷在具有栅极金属层 150 的第一基板 110 上,并被图案化以形成第二光致抗蚀剂图案。第二光致抗蚀剂图案包括第一光致图案 PR21 和第二光致图案 PR22。具体地说,第一光致图案 PR21 布置在对应于栅电极 G 的栅电极区域 GA、对应于栅极线 GL 的栅极线区域(未示出)和对应于存储线 SL 的存储线区域 SLA 内。第一光致图案 PR21 具有第三厚度 T3。第二光致图案 PR22 形成在对应于第二存储电极 STE2 的存储电极区域内。第二光致图案 PR22 具有第四厚度 T4。第三厚度 T3 大于第四厚度 T4。

[0041] 参照图 1 和 7,利用第一光致图案 PR21 和第二光致图案 PR22 图案化栅极金属层 150,以形成栅电极 G、栅极线 GL 以及存储金属图案 ST。栅电极 G、栅极线 GL 以及存储金属图案 ST 中的每一个包括下层 151 和上层 153,该下层 151 和上层 153 由栅极金属层 150 的下层 151 和上层 153 形成。第二存储电极 STE2 和存储线 SL 通过以下工艺由存储金属图案 ST 形成。

[0042] 通过灰化工艺减小第二光致抗蚀剂图案 PR21 和 PR22 的厚度。

[0043] 参照图 1 和 8, 第一光致图案 PR21 被灰化以形成第二剩余光致图案 PR22', 第二剩余光致图案 PR22' 布置在栅电极区域 GA、栅极线区域 (未示出) 和存储线区域 SLA 内。第二光致图案 PR22 被去除、以暴露出对应于存储电极区域 STEA 的存储金属图案 ST 的上层 153。

[0044] 通过利用第二剩余光致图案 PR22' 作为掩膜去除被暴露的、对应于存储电极区域 STEA 的存储金属图案 ST 的上层 153, 以形成第二存储电极 STE2。因此, 第二存储电极 STE2 包括下层 151, 其中, 该下层 151 包括透明导电材料。因而, 第二存储电极 STE2 具有足够的表面来形成存储电容器 CST, 并增大了像素 P 的孔径比。栅电极 G、栅极线 GL 和存储线 SL 中的每一个都包括下层 151 和上层 153。

[0045] 通过剥离工艺去除第二剩余光致图案 PR22'。

[0046] 参照图 1 和 9, 第三光致抗蚀剂膜被涂敷在第一基板 110 上, 第一基板 110 具有栅电极 G、栅极线 GL、第二存储电极 STE2 和存储线 SL。第三光致抗蚀剂膜被图案化以形成第三光致图案 PR3。第三光致图案 PR3 形成在沟道部分 134、第二存储电极 STE2 和存储线 SL 上。通过利用第三光致图案 PR3 作为掩膜, 多晶硅层再次被掺杂以杂质、以形成掺杂部分 136。具体地说, n^+ 杂质可以以大约 $1E15/cm^2$ 的浓度被植入掺杂部分 136。

[0047] 通过剥离工艺去除第三光致图案 PR3。

[0048] 参照图 1 和 10, 第二绝缘层 160 形成在第一基板 110 上, 第一基板 110 具有栅电极 G、栅极线 GL、第二存储电极 STE2 和存储线 SL。

[0049] 第一和第二绝缘层 140 和 160 中每一个的一部分被去除、以形成第一接触孔 CH1 和第二接触孔 CH2, 掺杂部分 136 通过第一接触孔 CH1 和第二接触孔 CH2 被暴露。

[0050] 参照图 1 和 11, 源极金属层形成在具有第一接触孔 CH1 和第二接触孔 CH2 的第一基板 110 上, 从而源极金属层通过第一接触孔 CH1 和第二接触孔 CH2 与掺杂部分 136 接触。

[0051] 源极金属层可包括例如铜、铜合金、铝、铝合金、银、银合金、钼、钼合金、铬、钽、和 / 或钛。而且, 源极金属层可包括单层或多层, 其中, 多层具有多个金属层, 所述多个金属层包括彼此不同的金属。具体地说, 源极金属层可包括例如钼和 / 或钼合金。

[0052] 源极金属层被图案化以形成源极金属图案。源极金属图案包括: 源电极 S, 源电极 S 通过第一接触孔 CH1 与掺杂部分 136 接触; 漏电极 D, 漏电极 D 通过第二接触孔 CH2 与掺杂部分 136 接触; 以及源极线 DL, 源极线 DL 与栅极线 GL 交叉, 并电连接至源电极 S。

[0053] 第三绝缘层 170 形成在具有源极金属图案的第一基板 110 上。第三绝缘层 170 的一部分被去除、以形成通路孔 VH, 漏电极 D 通过通路孔 VH 被暴露。

[0054] 参照图 1 和 12, 透明导电材料被沉积在具有通路孔 VH 的第一基板 170 上。透明导电材料被图案化以形成像素电极 PE。透明导电材料可包括金属氧化物和 / 或金属氮化物, 其具有例如铟、镉、锌、铝和 / 或镓。像素电极 PE 通过通路孔 VH 被电连接至漏电极 D。

[0055] 图 13 是示出根据本发明示例性实施例所述的显示装置的多晶硅层的透射率的图。

[0056] 参照图 13, 本例示出多晶硅层的透射率, 所述多晶硅层通过 SLS 工艺结晶并具有大约 $300\text{\AA}$ 的厚度。比较例 1 示出通过 ELA 工艺结晶、且厚度为大约 $300\text{\AA}$ 的多晶硅层的透射率。比较例 2 示出未结晶、且厚度为大约 $300\text{\AA}$ 的非晶硅层的透射率。

[0057] 如图 13 中所示, 本例的透射率对于大约 400nm 的波长为大约 33%, 对于大约

480nm 的波长为大约 55%，对于大约 600nm 的波长为大约 63%。

[0058] 比较例 1 的透射率对于大约 400nm 的波长为大约 28%，对于大约 480nm 的波长为大约 50%，对于大约 600nm 的波长为大约 60%。

[0059] 比较例 2 的透射率对于大约 400nm 的波长为大约 8%，对于大约 480nm 的波长为大约 25%，对于大约 600nm 的波长为大约 45%。

[0060] 如上，本例的透射率大于比较例 1 和 2 的透射率。具体地说，对于大约 400nm 到大约 600nm 的波长，本例的透射率大于比较例 1 的透射率。

[0061] 因此，可注意到，通过 SLS 工艺结晶的多晶硅层的透射率大于通过 ELA 工艺结晶的多晶硅层的透射率。

[0062] 图 14 是示出根据本发明的示例性实施例所述的显示装置的存储电容器的电容的曲线图。具体地说，图 14 示出相对于施加给存储电容器的电压、存储电容器的电容的变化情况。


[0063] 参照图 14，当存储电容器的存储电极包括未掺杂杂质的多晶硅层时，存储电容器 NON-DOPING 相对于大于 0V 的电压具有最大电容 C_{max} 。与此相对，当存储电容器的存储电极包括掺杂有杂质的多晶硅层时，存储电容器 n-DOPING 相对于 0V 具有最大电容 C_{max} 。

[0064] 具有包括掺杂有杂质的多晶硅层的存储电极的存储电容器具有相对较大的电容。因而，具有该存储电容器的显示装置的操作可靠性可以得到改进。

[0065] 根据本发明的至少一个实施例，存储电容器具有透明存储电极、以增大像素的孔径比，而无需减小存储电极的尺寸。而且，存储电极具有通过 SLS 工艺结晶的多晶硅层、以提高存储电极的透射率。

[0066] 存储电容器具有：第一存储电极，第一存储电极包括多晶硅层，该多晶硅层具有相对较大的透射率；和第二存储电极，第二存储电极与第一存储电极重叠，并包括透明导电材料。因而，显示基板的孔径比和具有该显示基板的显示装置的亮度可得到提高。

[0067] 尽管此处已经参照附图描述了本发明的说明性实施例，然而，应了解，本发明不应被限定于这些具体的实施例，本领域技术人员可在不脱离本发明保护范围或精髓的情况下，在其中作出多种其他改动和修改。所有这样的改动和修改应被包括在本发明的保护范围内，本发明的保护范围由所附的权利要求限定。






图 2




图 3




图 4




图 5




图 6




图 8




图 10




图 11




图 12




图 13




图 14