

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3632443号  
(P3632443)

(45) 発行日 平成17年3月23日(2005.3.23)

(24) 登録日 平成17年1月7日(2005.1.7)

(51) Int. Cl.<sup>7</sup>

F I

G 1 1 C 11/406  
G 0 1 R 31/28  
G 1 1 C 11/401  
G 1 1 C 11/403  
G 1 1 C 29/00

G 1 1 C 11/34 3 6 3 Z  
G 1 1 C 29/00 6 7 1 S  
G 1 1 C 29/00 6 7 5 L  
G 1 1 C 11/34 3 6 3 M  
G 1 1 C 11/34 3 7 1 A

請求項の数 2 (全 12 頁) 最終頁に続く

(21) 出願番号 特願平10-147094  
(22) 出願日 平成10年5月28日(1998.5.28)  
(65) 公開番号 特開平11-339467  
(43) 公開日 平成11年12月10日(1999.12.10)  
審査請求日 平成14年2月8日(2002.2.8)

(73) 特許権者 000005821  
松下電器産業株式会社  
大阪府門真市大字門真1006番地  
(74) 代理人 100097445  
弁理士 岩橋 文雄  
(74) 代理人 100103355  
弁理士 坂口 智康  
(74) 代理人 100109667  
弁理士 内藤 浩樹  
(72) 発明者 藤本 知則  
大阪府門真市大字門真1006番地 松下  
電器産業株式会社内  
(72) 発明者 大田 清人  
大阪府門真市大字門真1006番地 松下  
電器産業株式会社内

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

1 チップ化された半導体装置であって、  
データを記憶するためのリフレッシュが必要なメモリセルを有するメモリと、  
セルフリフレッシュ制御信号が入力されると、一定の周期を有する発振クロックを供給する  
ための発振手段と、前記発振クロックに基づいて、前記メモリセルをリフレッシュする  
ための内部セルフリフレッシュ制御信号を供給するための信号生成手段と、セルフリフレ  
ッシュテスト時には、前記内部セルフリフレッシュ制御信号に基づいて行選択制御信号を  
供給し、メモリからのデータ読み出しテスト時には、外部入力端子からの入力に基づいて  
前記行選択制御信号を供給する論理ゲート回路と、前記行選択制御信号にตอบสนองして行アド  
レスにより選択されたワード線を活性化する行選択回路と、前記行選択制御信号を外部端  
子に出力する信号出力手段とを備えることを特徴とする半導体装置。

10

【請求項2】

請求項1記載の半導体装置において、  
前記信号出力手段は、メモリからのデータ読み出しテスト時は、テストデータを外部端子  
に出力し、セルフリフレッシュテスト時は、前記行選択制御信号を外部端子に出力するこ  
とを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

20

本発明は、リフレッシュが必要なメモリ、つまりダイナミックランダムアクセスメモリ（以下、DRAMと略す）とロジック回路とが1チップ化された半導体装置に関するものである。

【0002】

【従来の技術】

メモリセルがコンデンサによって形成されているDRAMにおいては、ある時間経つと、電荷としてメモリセルに保持されているデータがリーク電流により失われてしまう。したがって、メモリセルが保持するデータを書き直して維持するために、リフレッシュ動作を行う必要がある。DRAMにおけるリフレッシュ動作は、メモリセルが有するそれぞれ複数の行と列とにより構成されたメモリマトリクスにおいて、1行分の行線（ワード線）を選択した後にそのワード線上のすべてのメモリセルについて読み出し・増幅・再書き込みを行う動作を、全ワード線に対して順次行うことにより実現される。

10

【0003】

DRAMのリフレッシュ動作としては、メモリセルに対するデータの読み出し/書き込みといったランダムアクセス動作中に割り込んで行われるリフレッシュ動作と、DRAMがランダムアクセス動作中でなくデータ保持モードである期間、例えば電池によるバックアップ期間中に行われるリフレッシュ動作とがある。

【0004】

前者、つまりアクセス動作中に割り込んで行われるリフレッシュ動作には2つの方式がある。1つは、リフレッシュ用の行アドレスを外部のリフレッシュアドレスカウンタから与え、行アドレスストロブ信号/RASを立ち下げてから立ち上げるまでの期間にリフレッシュを行う、RASオンリリフレッシュ方式である。もう1つは、外部からリフレッシュ要求信号を与え、行アドレスを外部アドレスからDRAM内蔵のリフレッシュアドレスカウンタへ切り換えてリフレッシュを行う、オートリフレッシュ方式である。現在、オートリフレッシュ方式としては、列アドレスストロブ信号/CAS、行アドレスストロブ信号/RASの順にLowレベル“L”にし、かつ、行アドレスストロブ信号/RASを立ち下げてから立ち上げるまでの間にリフレッシュを行う、CASピフォアRASリフレッシュ（以下、CBRリフレッシュと略す）が標準仕様になっている。

20

【0005】

後者、つまりデータ保持モードにおけるリフレッシュ動作には、内部のタイマーが自動的に生成したリフレッシュ要求信号に応じて、内蔵したリフレッシュアドレスカウンタの出力を行アドレスとしてリフレッシュを行うことにより、外部から制御信号を与えなくても一定の周期でリフレッシュを継続して行うセルフリフレッシュ方式がある。現在、セルフリフレッシュ方式としては、CBRリフレッシュにおいて行アドレスストロブ信号/RAS及び列アドレスストロブ信号/CASの双方を“L”のまま100μsec以上保つことによりセルフリフレッシュ動作に入る、CBRセルフリフレッシュが標準仕様になっている。

30

【0006】

【発明が解決しようとする課題】

しかしながら、上記従来の構成によれば、セルフリフレッシュ時のリフレッシュ要求信号を生成するセルフリフレッシュ回路のチェックするための信号を外部端子に出力していないため、セルフリフレッシュ回路の不良を検出するために、メモリにデータを書き込んでから、セルフリフレッシュモードに入り、リフレッシュしなければメモリセルに保持されているデータがリークして失われてしまう時間以上待った後、メモリセルのデータを読んで、データが失われたかどうかのテストを行っており、テスト時間が長くなるという課題と前記リフレッシュ要求信号のパルス幅をチェックできないのとセルフリフレッシュ時のリフレッシュ周期のチェックできないので、トリミングによるリフレッシュ周期の最適化ができないという課題と前記パルス幅またはリフレッシュ周期が規格外の時にトリミングにより前記パルス幅または周期を規格内にすることができないという課題とを有していた。本発明は、上記従来の問題に鑑み、リフレッシュが必要なメモリ、つまりDRAMと

40

50

ロジック回路とが1チップ化された半導体装置であって、前記セルフリフレッシュ回路のテストを短時間で行うことができ、トリミングによるセルフリフレッシュ周期の最適化及び不良品の救済を行うことができる半導体装置を提供することを目的とする。

【0007】

【課題を解決するための手段】

この課題を解決するために本発明の半導体装置は、データを記憶するためのリフレッシュが必要なメモリセルを有するメモリと、セルフリフレッシュ制御信号が入力されると、一定の周期を有する発振クロックを供給するための発振手段と、前記発振クロックに基づいて、前記メモリセルをリフレッシュするための内部セルフリフレッシュ制御信号を供給するための信号生成手段と、セルフリフレッシュテスト時には、前記内部セルフリフレッシュ制御信号に基づいて行選択制御信号を供給し、メモリからのデータ読み出しテスト時には、外部入力端子からの入力に基づいて前記行選択制御信号を供給する論理ゲート回路と、前記行選択制御信号に応答して行アドレスにより選択されたワード線を活性化する行選択回路と、前記行選択制御信号を外部端子に出力する信号出力手段とを備えることにより、セルフリフレッシュ時のリフレッシュ周期をチェックすることができるようにした。

10

【0008】

これにより、前記セルフリフレッシュ回路のテストを短時間で行うことができ、トリミングによるセルフリフレッシュ周期の最適化及び不良品の救済を行うことができる半導体装置を実現することができた。

【0009】

20

【発明の実施の形態】

以下、本発明の実施の形態1の半導体装置について図面を参照しながら説明する。

【0010】

図1は本発明の実施の形態1における半導体装置の構成を示すものである。

図1において、メモリセル及び周辺回路3は、複数のメモリセルで構成されたメモリアレイとその周辺回路で構成されたブロック、ロジック部4は、マイコン又はロジックで構成されたブロック、リフレッシュカウンタ224は、リフレッシュ時の行アドレスを生成するためのカウンタ回路、210~214、230、231はインバータ回路、215~218はDフリップフロップ(以下DFFと略す)、セクタ201~208、229は、S入力が“H”の場合に、B入力が選択される。行アドレスラッチ225、列アドレスラッチ226、バイトアドレスラッチ227は、EN入力が、“H”の場合にクロック(2)の立ち上がりで入力信号をラッチする回路である。テストデコード回路228は、複数の外部テスト入力端子をデコードして、DRAM2のテストモードを決定する回路である。

30

【0011】

図2は、図1のメモリセルアレイ及び周辺回路3の構成図である。メモリセルM01~MN2mは、容量に1ビット分のデータを記憶するための記憶素子である。メモリセルアレイ300は、N行×2m列のメモリセルM01~MN2mを有する記憶手段である。そして、メモリセルアレイ300は、N本の行選択線であるワード線WL1~Nと、2mペアのビット対線であるビット線(1)~2m、ノビット線(1)~2mによりデータの読み書きが実行される構成を有する。行選択回路301は、行選択制御信号を受け取り、かつ、受け取った行アドレスに基づいてワード線WLを選択して、選択されたワード線WLにパルスを印加するための行選択手段である。センスアンプSA1~2mは、ビット線、ノビット線間の微小な電圧差を増幅するための増幅手段、PchトランジスタT01~T0(2m)、T11~T1(2m)は、行選択制御信号に応じてビット線、ノビット線へプリチャージ電圧を印加して、各ビット線、ノビット線をプリチャージするためのスイッチング手段である。PchトランジスタT21~T2(2m)は、行選択制御信号に応じて各ビット線、ノビット線をイコライズするためのスイッチング手段である。NchのトランスファークロップTGO1~TGO(2m)、TG11~TG1(2m)は、センスアンプで増幅されたビット線、ノビット線をメインアンプMA0~MAのメインビット線、ノ

40

50

メインビット線に接続するためのスイッチング手段である。

【 0 0 1 2 】

図 3 は、図 1 のセルフリフレッシュ回路 2 5 0 の詳細説明図である。

図 3 において、発振回路 2 5 1 は、受け取ったセルフリフレッシュ制御信号が “ H ” の場合には、クロック C L K 1 を供給するための発振手段である。2 分周器 2 6 8 , 2 6 9 , 2 7 0 は、受け取ったクロック C L K 1 を順次分周し、それぞれ分周クロック C L K 2 , C L K 4 , C L K 8 を供給するための分周手段である。セクタ 2 7 1 は、クロック選択信号が、 “ H ” の場合には、分周クロック C L K 8 を選択して、クロック選択信号が、 “ L ” の場合には、分周クロック C L K 8 を選択して、分周信号 C K O を供給するための選択手段である。1 ショットパルス発生回路 2 7 4 は、受け取った分周信号 C K O の立ち上がりに応じて、所定のパルス幅を有するセットパルス S E T P を生成するためのパルス生成手段である。セトリセット回路 2 7 5 は、それぞれ受け取ったセットパルス S E T P とリセットパルス R S T P とに応じて、セルフリフレッシュ信号 S R O を供給するための信号生成手段である。

10

【 0 0 1 3 】

第 1 の遅延回路 2 7 6 は、受け取った内部セルフリフレッシュ信号を一定時間遅延させたりセットパルス R S T P を、セトリセット回路 2 7 5 のリセット端子に供給するための遅延手段である。

【 0 0 1 4 】

以下、第 1 の実施の形態である半導体装置 1 に内蔵された D R A M 2 のデータ読み出しテスト時の動作を説明する。テスト時は、外部入力端子より信号を入力して、D R A M 2 を単体でテストする。

20

【 0 0 1 5 】

まず、データ読み出しテスト時の入力信号の選択動作について、図 1 を用いて説明する。図 1 において、外部テスト入力端子によりデータ読み出しテストのモードに設定されるとテストデコード回路 2 2 8 により、D R A M テスト信号が、H i g h レベルに設定されるため、セクタ 2 0 1 ~ セクタ 2 0 8 で B 入力を選択される。従って、クロック ( 2 ) には、外部入力端子 ( 1 ) が入力され、/ セルフリフレッシュ制御信号 ( 2 ) には、外部入力端子 ( 2 ) が入力され、/ オートリフレッシュ制御信号 ( 2 ) には、外部入力端子 ( 3 ) が入力され、/ 行選択制御信号 ( 2 ) には、外部入力端子 ( 4 ) が入力され、/ 列選択制御信号 ( 2 ) には、外部入力端子 ( 5 ) が入力され、/ ライト制御信号 ( 2 ) には外部入力端子 ( 6 ) が入力され、行アドレス 2 と列アドレス ( 2 ) には共に外部入力端子 ( 7 ) が入力される。

30

【 0 0 1 6 】

ここで、D R A M のアドレス入力として、行アドレス ( 2 ) 及び列アドレス ( 2 ) は共に外部入力端子 ( 7 ) からの入力となるが、これはテスト時の外部端子数を減らすために共用しているものであり、行アドレスと列アドレスを多重化した信号を外部入力端子 ( 7 ) に与え、D R A M 2 内で行アドレスと列アドレスに分離している。

【 0 0 1 7 】

図 1 及び図 2 及び図 4 のタイミングチャートを使って D R A M 2 のテスト時の読み出し動作を説明する。

40

【 0 0 1 8 】

D R A M 2 のデータ読み出しテスト時のページモードでの読み出し動作について、図 4 のタイミングチャート及び図 1、図 2 を参照して説明する。図 4 の時間 t 0 において、/ セルフリフレッシュ制御信号 ( 2 ) が H i g h レベルであるので、後述するがセルフリフレッシュ回路の出力である内部セルフリフレッシュ制御信号は、L o w レベル、/ オートリフレッシュ制御信号 ( 2 ) を図 1 の D F F 2 1 5 によりクロック ( 2 ) で同期化した信号内部オートリフレッシュ制御信号が L o w レベル、/ 行選択制御信号 ( 2 ) を図 1 の D F F 2 1 6 によりクロック ( 2 ) で同期化した信号内部行選択制御信号が L o w レベルであるため、O R 回路 2 2 2 の出力である行選択制御信号が L o w レベルになり、P c h トラ

50

ンジスタT01~T0(2m)、T11~T1(2m)、T21~T2(2m)がONして、ビット線(1)~2m、ノビット線(1)~2mが1/2Vddにプリチャージ、イコライズされる。

【0019】

図4の時間t1において、行選択制御信号(2)がHighレベルよりLowレベルに立ち下がると、行選択制御信号がLowレベルよりHighレベルに立ち上がり、PchトランジスタT01~T0(2m)、T11~T1(2m)、T21~T2(2m)がOFFして、ビット線(1)~2m、ノビット線(1)~2mのプリチャージ、イコライズが停止され、時間t1のクロック(2)の立ち上がりで、インバータ214の出力信号である行アドレスラッチ225のラッチイネーブル信号がHighレベルであるため、行アドレスラッチ225は、行アドレス(2)をクロック(2)によりラッチし、行アドレスを出力する。内部セルフリフレッシュ制御信号、内部オートリフレッシュ制御信号がLowレベルであるので、NOR回路221の出力であるノ内部リフレッシュ制御信号がHighレベルになり、セクタ229のB入力である行アドレス(3)が選択され、行アドレスに出力される。

10

【0020】

図2において、行選択回路301は、行選択制御信号がHighレベルなので、行アドレスにより選択された行線WLnがHighレベルになり、遅延回路(2)-303によりセンスアンプイネーブルが、時間t1より遅延してHighレベルになり、センスアンプSA1~SA2mが活性化され、WLnに接続されたメモリセルのデータが、ビット線(1)~2m、ノビット線(1)~2mに読み出されて、センスアンプSA1~SA2mで差動増幅される。

20

【0021】

ノ内部リフレッシュ制御信号がHighレベルのため行選択制御信号がHighレベルになり、本実施の形態では、行アドレスの中の1ビットである行アドレス(0)をLowレベルとするため、AND回路306の出力であるゲートイネーブル(0)が図4に示したように、行選択制御信号の立ち上がりより、遅延回路(3)-304の遅延時間遅れてHighレベルになり、AND回路307の出力であるゲートイネーブル(1)がLowレベルであるため、奇数番目のトランジスタTG01、TG11、TG03、TG13、TG05、TG15・・・TG0(2m-1)、TG1(2m-1)がオンして、奇数番目のセンスアンプS1、S3、S5・・・S(2m-1)の出力がメインアンプMA1~MAmに入力され、センスアンプの出力であるメインビット線とノメインビット線の電圧の差が大きくなった時点で、メインアンプMA1~MAmの差動増幅が開始して、図4に示したようにメインアンプMA1~MAmよりMOUT1~MOUTmが出力される。

30

【0022】

時間t2において、行選択制御信号(2)、列選択制御信号(2)ともLowレベルのため、図1のインバータ211、212の出力がHighレベルになるため、ANDゲート219の出力がHighレベルになるため、列アドレスラッチ226がラッチイネーブルになり、時間t2において、クロックの立ち上がりで列アドレス(2)がラッチされ、列アドレスが出力される。同じように、バイトアドレスラッチ227もクロックの立ち上がりでバイトアドレス(1)をラッチして、バイトアドレスを出力する。図2に示したように、列選択回路302で、MOUT1~MOUTmのmビットのデータより列アドレス(3)により、選択された8kビットのデータ出力信号がデータ選択回路308に出力され、データ選択回路308により、8kビットのデータ出力信号の中からバイトアドレスにより8ビットのテストデータが選択されて、テストデータ(7:0)として出力される。前記テストデータ(7:0)のうちテストデータ(7:1)は、セクタ309に出力され、テストデータ(0)は、セクタ312に出力される。DRAMテスト信号が、Highレベルのため、インバータ314の出力がLowレベルになるため、セクタ309はA入力であるテストデータ(7:1)が、トライステートバッファ310に出力される

40

50

。時間  $t_2$  において、ノ行選択制御信号(2)及びノ列選択制御信号(2)がLowレベル、ノライト制御信号2がHighレベルであるからAND回路220がHighレベルになるため、前記AND回路220の出力とクロック(2)によりタイミング生成回路223は、図4に示したようなタイミングで出力制御信号をHighレベルにする。出力制御信号がHighレベル、インバータ314の出力がLowレベルであるためOR回路315の出力であるIO制御信号(1)がHighレベルになり、テストデータ(7:1)が外部入出力端子(7:1)に出力される。

#### 【0023】

セルフテスト信号がLowレベルのため、セクタ312はA入力であるテストデータ(0)をセクタ313に出力する。インバータ314の出力がLowレベルになるため、セクタ313はA入力であるセクタ312の出力であるテストデータ(0)をトライステートバッファ317に出力する。前述したように、IO制御信号(1)がHighレベル、セルフテスト信号がLowレベルのためOR回路316の出力であるIO制御信号(0)がHighレベルになるため、テストデータ(0)が外部入出力端子(0)に出力される。テストデータ(7:0)は、外部入出力端子(7:0)に図4に示したようなタイミングで出力される。

#### 【0024】

時間  $t_3$ 、 $t_4$ 、 $t_5$  においても時間  $t_2$  の時と同じようにクロック(2)の立ち上がりにおいて、ノ行選択制御信号(2)及びノ列選択制御信号(2)ともLowレベルであり、ノライトイネーブル信号がHighレベルであるから、前述したようにクロックの立ち上がりで、ラッチした列アドレスとバイトアドレスで選択されたメモリセルのデータを図4のタイミングチャートに示したように順番に外部入出力端子(7:0)に読み出す。時間  $t_6$  において、ノ行選択制御信号(2)及びノ列選択制御信号(2)がHighレベルのため、AND回路220の出力がLowレベルになるため出力制御信号がLowレベルになり、IO制御信号(0)、(1)がLowレベルになるため、外部入出力端子(7:0)の出力が、ハイインピーダンスになる。

#### 【0025】

次に、セルフリフレッシュ動作をテストするためのセルフテスト時の動作を以下に説明する。まず、図3のセルフリフレッシュ回路の動作を図5のタイミングチャートを使って説明する。

#### 【0026】

時刻0～ $t_0$ の期間において、外部入力端子により、ノ行選択制御信号(2)、ノオートリフレッシュ制御信号(2)を“H”に初期設定し、かつ、ノセルフリフレッシュ制御信号(2)を“H”にして供給すると、セルフリフレッシュ制御信号が“H”になり、NAND回路257の一方の入力が“L”になるのでその出力である信号S4が“H”に、かつPMOSTランジスタ254がONしてインバータ11の入力である信号S1が“H”になる。したがって、発振用コンデンサ259、260の両端の信号S0と信号S3とが強制的に“H”、つまり電源電圧V<sub>dd</sub>に初期化されて発振が停止される。また、セルフリフレッシュ制御信号が“L”なので、2分周器268、269、270の出力である分周クロックCLK2、CLK4、CLK8はいずれも“L”に初期化される。

#### 【0027】

ここで、時刻  $t_0$  において、外部入力端子(2)によりセルフリフレッシュ制御信号を“H”にして供給すると、DRAM2はセルフリフレッシュモードになる。この場合において、時刻  $t_0$  における信号S3の電位は“H”なので、時刻  $t_0$  でNAND回路257の一方の入力であるセルフリフレッシュ制御信号が“H”になったことにより、NAND回路257の出力である信号S4は“L”になる。このため、インバータ267の出力である発振クロックCLK1が“L”から“H”へと立ち上がるので、それぞれ2分周器268、269、270の出力である分周クロックCLK2、CLK4、CLK8が“L”から“H”へと立ち上がる。したがって、時刻  $t_0$  においてセルフリフレッシュ制御信号が“L”から“H”へ立ち上がると、ヒューズ273が切断されてない状態では、セクタ

10

20

30

40

50

271のS入力が“H”のため、CLK4が選択され、CKOに出力される。1ショットパルス発生回路274は、受け取った分周クロックCLK4の立ち上がりに応じて1個のセットパルスSETPを生成してセトリセット回路275をセットする。そして、セトリセット回路275は、生成したセットパルスSETPが遅延回路1-276によって遅延されたりセットパルスRSTPによってリセットされる。このことにより、セトリセット回路275は、遅延回路(1)-276による遅延時間に等しい所定のパルス幅を有するセルフ行選択制御信号を供給する。以下、セトリセット回路275は受け取ったセットパルスSETPに応じて、分周クロックCLK4の周期で内部セルフリフレッシュ制御信号を供給する。

#### 【0028】

図1において、ノオートリフレッシュ制御信号(2)、ノ行選択制御信号(2)が“H”に初期設定されていることから、DF215、DF216の出力が“L”になるため、OR回路222の3入力のうち2入力“L”になる。したがって、OR回路222は、内部セルフリフレッシュ制御信号を、そのまま行選択制御信号として供給する。前記説明のように、時刻t0において、内部セルフリフレッシュ制御信号が“H”になるため、DRAM2は、1回目のリフレッシュ動作を開始する。行選択制御信号が“H”になると、図3のDRAM2は次のように動作する。すなわち、リフレッシュカウンタ224の出力である行アドレス(アドレス値A)により選択されたワード線WLnに“H”が印加され、そのワード線WLn上のすべてのメモリセルMN1~MN2mが選択され、2mペアのビット線、ノビット線に各メモリセルMN1~MN2mのデータが微小信号として読み出される。そして、その微小信号が2m個のセンスアンプSA1~SA2mによってそれぞれ差動増幅され、増幅された信号によって各メモリセル80にデータが再書き込みされる。このことによって、1本のワード線WLnに対してリフレッシュ動作が行われる。

#### 【0029】

以下、発振回路251の動作を、図5を参照して説明する。図3の発振回路251においては、図3の時刻t0で、PMOSトランジスタ254がOFFするので信号C1は電源電圧Vddから切り離された状態になり、かつ、信号S4が“L”になるので、発振用コンデンサC1、C2は放電を開始する。したがって、信号S0の信号レベルは、電源電圧Vddから発振用抵抗R1(抵抗値R)と発振用コンデンサC1、C2(合計容量C)との時定数RCに従って低下して、時刻t1でインバータ255のスレッシュホールド電圧Vthに等しくなる。つまり、時刻t1において、インバータ255の出力である信号S2は“L”から“H”へ、インバータ256の出力である信号S3は“H”から“L”へとそれぞれ反転する。これにより、信号S0の信号レベルが-Vthに変化し、かつ、NAND回路14の出力である信号S4は“L”から“H”、つまり、Vddへと反転する。したがって、時刻t1から、発振用コンデンサC1、C2は充電を開始する。そして、信号S0の信号レベルは、時定数RCに従って上昇し、時刻t2でスレッシュホールド電圧Vthになるので、インバータ255の出力である信号S2は“H”から“L”へ、インバータ256の出力である信号S3は“L”から“H”へとそれぞれ反転する。これにより、信号S0の信号レベルがVdd+Vthに変化し、かつ、NAND回路257の出力である信号S4は“H”から“L”、つまり、0Vへと反転する。したがって、時刻t2から、発振用コンデンサC1は放電を開始する。ここで、信号S1の信号レベルは、図5に示すように、信号S0の信号レベルに対して保護ダイオード252、253の順方向電圧Vfを加算した電位でクランプされる。

#### 【0030】

発振回路10は、以上のような発振動作を繰り返して、図5に示すように、時定数RCに従って決定された周期で発振クロックCLK1を供給する。したがって、発振回路10が時刻t1で発振を開始してから期間T1経過後の時刻t3において、2分周器269から出力される分周クロックCLK4が立ち上がる。このため、時刻t3において、1ショットパルス発生回路274はセトリセット回路275をセットし、かつ、セトリセット回路275の出力である内部セルフリフレッシュ制御信号が立ち上がる。これにより、D

10

20

30

40

50

R A M 2 は、時刻  $t_3$  において、内部セルフリフレッシュ制御信号つまり行選択制御信号によって2回目のリフレッシュ動作を開始する。この時、図5に示したように、リフレッシュカウンタ224のカウンタ値が、時刻  $t_0$  の  $A$  から  $A + 1$  にカウンタアップされ、ワード線  $W_{n+1}$  に対するリフレッシュ動作が行われる。その後、時刻  $t_3$  から期間  $T_2$  経過後の時刻  $t_4$  において、2分周器269から出力される分周クロック  $CLK_4$  が立ち上がり、前記説明のように、行選択制御信号によって3回目のリフレッシュ動作を開始する。その後は、外部入力端子(2)によりセルフリフレッシュ制御信号が“L”に設定されるまで時刻  $t_4$  より  $T_2$  間隔でリフレッシュ動作を繰り返し行う。セルフテスト時、前記説明のように内部セルフリフレッシュ制御信号が行選択制御信号に出力され、外部入出力端子(0)に行選択制御信号が出力されているが、その動作を図2を用いて説明する。図2において、行選択制御信号が、セクタ312に入力される。セルフテスト信号が、“H”であるから、セクタ312により行選択制御信号が出力され、セクタ313に入力される。D R A Mテスト信号が、“H”であるからセクタ313でA入力が選択されるため、トライステートバッファ317に行選択制御信号が入力され、セルフテスト信号が“H”のため、I O制御信号(1)が、“H”になり行選択制御信号が、外部入出力端子(0)に出力される。

10

#### 【0031】

以上のように本実施の形態によれば、図2で説明したように、外部テスト入力端子により、半導体装置1をD R A M2のセルフリフレッシュテストモードに設定すれば、行選択信号を外部入出力端子(0)に出力することができるため、セルフリフレッシュテスト時に外部入出力端子(0)の信号によりセルフリフレッシュ周期を測定することで、周期がトリミングで救済できない範囲であれば、不良品と判定し、救済できる範囲であれば、以下のような方法で不良品の救済ができ、短時間でセルフリフレッシュ回路250のテストを行うことができる。

20

#### 【0032】

セルフリフレッシュ周期が規格より長い場合は、図3のヒューズ264を切断することで、 $CLK_1$ の発振周期を短くすることで、セルフリフレッシュ周期を短くすることで、周期を規格内に入れることができる。また、セルフリフレッシュ周期が規格より短い場合は、図3のヒューズ265またはヒューズ266を切断することで $CLK_1$ の発振周期を長くしてセルフリフレッシュ周期を長くする方法か、ヒューズ273を切断することで、セクタ271のS入力を“L”に設定して、 $CLK_8$ を選択することでセルフリフレッシュ周期を長く方法のいずれかを選択して、リフレッシュ周期を規格内にいれることができる。また、セルフリフレッシュ周期が規格内に入っている場合でも、セルフリフレッシュ時の電流値が最小になるよう周期の設定を規格の最大にトリミングすることもできる。さらに、セルフリフレッシュテスト時に外部入出力端子(0)の信号によりパルス幅を測定することで、パルス幅がトリミングで救済できない範囲であれば、不良品と判定し、救済できる範囲であれば、図3の第1の遅延回路276の遅延値をトリミングにより救済する。

30

#### 【0033】

図2で説明したように、D R A M2のデータ読み出しテスト時にテストデータ0を出力する外部入出力端子(0)に、セルフリフレッシュテスト時、行選択制御信号を出力する回路構成にして、テストデータ(0)と行選択制御信号で外部入出力端子(0)を兼用することで、D R A Mテスト時の外部端子の数を削減することができる。

40

#### 【0034】

##### 【発明の効果】

本発明によれば、メモリとロジック回路とが1チップ化された半導体装置であって、セルフリフレッシュ制御信号が入力されると、一定の周期を有する発振クロックを供給するための発振手段と、前記発振クロックに基づいて、メモリセルをリフレッシュするための内部セルフリフレッシュ制御信号を供給するための信号生成手段と、セルフリフレッシュテスト時には、前記内部セルフリフレッシュ制御信号に基づいて行選択制御信号を供給し、

50

メモリからのデータ読み出しテスト時には、外部入力端子からの入力に基づいて前記行選択制御信号を供給する論理ゲート回路と、前記行選択制御信号に応答して行アドレスにより選択されたワード線を活性化する行選択回路と、前記行選択制御信号を外部端子に出力する信号出力手段とを備えることにより、前記外部端子の信号の周期とパルス幅を測定する方法により、前記発振手段及び前記信号生成手段で構成されるセルフリフレッシュ回路をテストできるようにした。

【0035】

これにより、前記セルフリフレッシュ回路のテストを短時間で行うことができ、トリミングによるセルフリフレッシュ周期の最適化及び不良品の救済を行うことができる半導体装置を実現できる。

10

【0036】

また、本発明によれば、信号出力手段は、メモリからのデータ読み出しテスト時は、テストデータを外部端子に出力し、セルフリフレッシュテスト時は、前記行選択制御信号を外部端子に出力する回路構成にすることで、DRAMテスト用の外部端子を増やすことなくセルフリフレッシュのテストを行うことができる。

【図面の簡単な説明】

【図1】本発明に係る半導体装置の構成図

【図2】本発明に係る半導体装置におけるメモリセルアレイ及びその周辺回路の構成図

【図3】本発明に係る半導体装置におけるセルフリフレッシュ回路の構成図


【図4】DRAMのデータ読み出しテスト時のページモードでの読み出しタイミングチャート 20

【図5】DRAMのセルフリフレッシュテスト時の動作タイミングチャート


【符号の説明】

- 1 半導体装置
- 2 DRAM
- 3 メモリセルアレイ及び周辺回路
- 4 ロジック部
- 201～208、229 セレクタ
- 210～214、230、231 インバータ
- 215～218 Dフリップフロップ 30
- 219 2入力AND回路
- 220 3入力AND回路
- 221、232 2入力OR回路
- 222 3入力OR回路
- 223 タイミング生成回路
- 224 リフレッシュカウンタ
- 225 行アドレスラッチ
- 226 列アドレスラッチ
- 227 バイトアドレスラッチ
- 228 テストデコード回路 40
- 250 セルフリフレッシュ回路
- 251 発振回路


【図1】




【図2】




【図3】



【図4】



【 図 5 】



---

フロントページの続き

(51)Int.Cl.<sup>7</sup>

F I

G 0 1 R 31/28

B

(72)発明者 住本 善彦

大阪府門真市大字門真1006番地 松下電器産業株式会社内

審査官 堀田 和義

(56)参考文献 特開平07-141861(JP,A)

特開平07-182855(JP,A)

特開平05-159570(JP,A)

特開2000-163997(JP,A)

(58)調査した分野(Int.Cl.<sup>7</sup>, DB名)

G11C 11/406

G11C 11/401

G11C 11/403

G11C 29/00 671

G11C 29/00 675