



(12) 发明专利

(10) 授权公告号 CN 101632175 B

(45) 授权公告日 2012. 02. 22

(21) 申请号 200880007696. 3

(22) 申请日 2008. 03. 10

(30) 优先权数据

200701790-8 2007. 03. 12 SG

(85) PCT申请进入国家阶段日

2009. 09. 09

(86) PCT申请的申请数据

PCT/US2008/056424 2008. 03. 10

(87) PCT申请的公布数据

W02008/112643 EN 2008. 09. 18

(73) 专利权人 美光科技公司

地址 美国爱达荷州

(72) 发明人 戴维·J·科里西斯

J·迈克尔·布鲁克斯 李俊光

张振辉

(74) 专利代理机构 北京律盟知识产权代理有限公司 11287

代理人 王允方

(51) Int. Cl.

H01L 23/538 (2006. 01)

H01L 25/10 (2006. 01)

H01L 23/498 (2006. 01)

(56) 对比文件

US 6472735 B2, 2002. 10. 29,

US 6861737 B1, 2005. 03. 01, 全文.

审查员 章放


权利要求书 3 页 说明书 8 页 附图 10 页

(54) 发明名称

用于封装半导体装置的设备 and 制造半导体组件的方法

(57) 摘要

本发明提供经封装的半导体组件、用于封装半导体装置的设备、封装半导体装置的方法和制造用于封装半导体装置的设备的方法。用于封装半导体装置的设备的一个实施例包含第一板，其具有前侧、后侧、裸片触点的阵列、电耦合到所述裸片触点的第一后侧端子的阵列、第二后侧端子的阵列以及多个个别封装区域，所述封装区域具有所述裸片触点的阵列、所述第一后侧端子的阵列和所述第二后侧端子的阵列。所述设备进一步包括第二板，其具有层压到所述第一板的所述前侧的第一侧、第二侧、界定裸片空腔的与个别封装区域对准的穿过所述第二板的开口以及所述第二侧处的前触点的阵列，所述前触点通过延伸穿过所述第一板和所述第二板的互连件而电耦合到所述第二后侧端子。



1. 一种用于封装半导体装置的设备,其包含:

第一板,其具有前侧、后侧、裸片触点的阵列、电耦合到所述裸片触点的第一后侧端子的阵列、第二后侧端子的阵列和多个个别封装区域,所述个别封装区域具有所述裸片触点的阵列、所述第一后侧端子的阵列和所述第二后侧端子的阵列;

第二板,其具有层压到所述第一板的所述前侧的第一侧、第二侧、界定裸片空腔的与个别封装区域对准的穿过所述第二板的开口和位于所述第二侧处的前触点的阵列,所述前触点通过延伸穿过所述第一板和所述第二板的互连件而电耦合到所述第二后侧端子;以及

其中所述第一板进一步包含电耦合所述裸片触点与对应的第一后侧端子的第一互连件,且其中延伸穿过所述第一板和所述第二板的所述互连件为第二互连件。

2. 根据权利要求1所述的设备,其中所述第一和第二板具有聚合芯。

3. 根据权利要求1所述的设备,其中延伸穿过所述第一和第二板的所述互连件为连续的穿通封装互连件。

4. 根据权利要求1所述的设备,其中所述第一板包含第一印刷电路板,且所述第二板包含第二印刷电路板。

5. 根据权利要求1所述的设备,其中所述个别封装区域和所述裸片空腔被布置成条带,且其中个别裸片空腔通过在所述条带上切割通道来分离。

6. 根据权利要求1所述的设备,其中所述裸片触点位于所述第一板的所述前侧处。

7. 根据权利要求1所述的设备,其中所述第一板进一步包含多个狭槽,使得狭槽位于个别封装区域处,且其中所述裸片触点在所述第一板的所述前侧处邻近于所述狭槽处布置成阵列。

8. 根据权利要求1所述的设备,其中:

所述第一板包含具有所述前侧和所述后侧的基座面板,其中所述基座面板包含聚合材料;

所述第二板包含转接器面板,其具有附接到所述基座面板的所述前侧的所述第一侧、所述第二侧和界定裸片空腔的所述多个开口,其中所述转接器面板包含聚合材料;

所述裸片触点的阵列位于所述基座面板处;

所述第一后侧端子的阵列位于所述基座面板的所述后侧处;

所述设备进一步具有将所述裸片触点电耦合到所述第一后侧端子的第一互连件;

所述前触点的阵列位于所述转接器面板的所述第二侧处;

所述第二后侧端子的阵列位于所述基座面板的所述后侧处;且

所述设备进一步具有延伸穿过所述基座面板和所述转接器面板的第二互连件,其中所述第二互连件将所述前触点电耦合到所述第二后侧端子。

9. 根据权利要求8所述的设备,其中所述基座面板包含第一印刷电路板,所述转接器面板包含第二印刷电路板,且所述开口包含位于所述第二印刷电路板中的穿孔。

10. 根据权利要求8所述的设备,其中所述基座面板包含第一印刷电路板,所述转接器面板进一步包含第二印刷电路板,所述第二印刷电路板具有附接到所述第一侧的粘合剂,且其中所述开口包含位于所述第二印刷电路板和所述粘合剂中的穿孔。

11. 根据权利要求9所述的设备,其中所述第二互连件包含从所述转接器面板的所述第二侧延伸到所述基座面板的所述后侧的连续的穿通封装互连件。

12. 根据权利要求 8 所述的设备,其中所述基座面板和所述转接器面板界定具有多个裸片空腔的条带,所述多个裸片空腔通过切割通道来分离。

13. 根据权利要求 1 所述的设备,其中:

所述第一板包含基座,所述基座具有具前侧和后侧的第一聚合衬底、裸片触点、位于所述后侧处的第一后侧端子的第一阵列、位于所述后侧处的第二后侧端子的第二阵列和电耦合所述裸片触点与所述第一后侧端子的第一互连件;

所述第二板包含转接器,所述转接器具有具第一侧和第二侧的第二聚合衬底、开口和位于所述第二侧处的前触点,其中所述第一侧附接到所述第一聚合衬底的所述前侧,且所述开口界定裸片空腔;

穿过所述第一聚合衬底和所述第二聚合衬底的第二互连件,其将所述前触点电耦合到对应的第二后侧端子;以及

位于所述裸片空腔中的裸片,其中所述裸片具有电耦合到所述裸片触点的集成电路。

14. 根据权利要求 13 所述的设备,其进一步包含堆叠在所述转接器的所述第二侧上的第二经封装的半导体组件,其中所述第二经封装的半导体组件具有附接到所述前触点的电连接件。

15. 根据权利要求 13 所述的设备,其中裸片触点位于所述基座的所述前侧处,且所述裸片具有线接合到裸片触点的接合垫。

16. 根据权利要求 13 所述的设备,其中所述裸片触点位于所述基座的所述前侧处,且所述裸片具有以倒装芯片方式附接到所述裸片触点的接合垫。

17. 根据权利要求 13 所述的设备,其中所述基座进一步包含狭槽,且所述裸片触点位于所述基座的所述后侧处,且其中所述裸片具有面向所述狭槽且通过延伸穿过所述狭槽的线接合而线接合到所述裸片触点的接合垫。

18. 根据权利要求 13 所述的设备,其进一步包含位于所述裸片空腔中的保护性材料。

19. 一种制造半导体组件的方法,其包含:

提供待在其中封装多个裸片的设备,所述设备包含:

第一板,其具有前侧、后侧、裸片触点的阵列、电耦合到所述裸片触点的第一后侧端子的阵列、第二后侧端子的阵列和多个个别封装区域,所述个别封装区域具有所述裸片触点的阵列、所述第一后侧端子的阵列和所述第二后侧端子的阵列,以及

第二板,其具有层压到所述第一板的所述前侧的第一侧、第二侧、界定裸片空腔的与个别封装区域对准的穿过所述第二板的开口和位于所述第二侧处的前触点的阵列,所述前触点通过延伸穿过所述第一板和所述第二板的穿通封装互连件而电耦合到所述第二后侧端子;

将半导体裸片定位在所述裸片空腔中;

将所述裸片上的接合垫电耦合到所述第一板的对应裸片触点;以及

将保护性材料沉积到所述裸片空腔中。

20. 根据权利要求 19 所述的方法,其中将所述裸片上的所述接合垫电耦合到所述裸片触点包含将所述接合垫线接合到所述裸片触点。

21. 根据权利要求 19 所述的方法,其中将所述裸片上的所述接合垫电耦合到所述裸片触点包含将所述接合垫以倒装芯片方式安装到所述裸片触点上。

22. 根据权利要求 19 所述的方法, 其中:

所述第一板具有狭槽且所述裸片触点在所述第一板的所述后侧处在接近于所述狭槽处布置成阵列;

所述裸片具有有源侧, 所述有源侧附接到所述第一板的前表面, 使得所述裸片上的接合垫与对应狭槽对准; 且

将所述裸片上的所述接合垫电耦合到所述裸片触点包含形成穿过所述狭槽从所述接合垫延伸到所述裸片触点的线接合。

23. 根据权利要求 19 所述的方法, 其进一步包含在所述个别封装区域之间切割所述第一和第二板, 其中使个别经封装的半导体组件彼此分离。

24. 根据权利要求 23 所述的方法, 其进一步包含测试所述个别经封装的半导体组件且仅将已知良好封装的半导体组件彼此堆叠。

25. 根据权利要求 23 所述的方法, 其中堆叠包含电耦合第一经封装的半导体组件的前侧触点与堆叠在所述第一经封装的半导体组件上的第二经封装的半导体组件的对应第二后侧端子。

26. 根据权利要求 19 所述的方法, 其进一步包含在切割所述第一板和所述第二板之前测试所述个别经封装的半导体组件以确定已知良好封装。

27. 根据权利要求 26 所述的方法, 其进一步包含在所述个别封装区域之间切割所述第一和第二板且仅将已知良好封装的半导体组件彼此堆叠。

28. 根据权利要求 27 所述的方法, 其中堆叠包含电耦合第一经封装的半导体组件的前侧触点与堆叠在所述第一经封装的半导体组件上的第二经封装的半导体组件的对应第二后侧端子。

用于封装半导体装置的设备和制造半导体组件的方法

技术领域

[0001] 本发明涉及封装半导体装置。更具体地说,本发明提供用于封装半导体装置的设备、经封装的半导体组件、制造用于封装半导体装置的设备的方法和制造半导体组件的方法。

背景技术

[0002] 通常使用实现可靠的高质量制造的复杂装备和工艺来在半导体晶片或其它类型的工件上制造半导体装置。个别裸片(例如,装置)通常包括集成电路和耦合到所述集成电路的多个接合垫。所述接合垫提供外部触点的阵列,通过所述外部触点向/从所述集成电路传输电源电压、电信号和其它输入/输出参数。所述接合垫通常非常小,且其通常布置成在接合垫之间具有细微间距的密集阵列。裸片非常易损且需要保护以免受环境影响并进行处理。因而,对裸片进行封装以保护它们且将接合垫连接到较易于连接到印刷电路板的较大端子的阵列。经封装的半导体组件可接着电连接到许多类型的产品中的其它微电子装置或电路。

[0003] 陶瓷封装是一种类型的用于半导体裸片的封装。陶瓷封装通常具有具空腔的个别陶瓷单元、位于所述空腔内的裸片触点和电耦合到所述裸片触点的外部端子。外部端子通常位于陶瓷单元的外部侧壁或后侧上。将裸片定位于空腔中,且将所述裸片上的接合垫电耦合到位于所述空腔内的裸片触点。接着向空腔中沉积包封剂以覆盖所述裸片。

[0004] 陶瓷封装在许多应用中为有用的,但其也具有若干缺点。陶瓷封装的一个缺点是陶瓷单元通常是个别地来处理而不是呈可在晶片处理装备中处理的晶片的形式。因而,必须将个别陶瓷单元中的每一者加载到托盘中以进行封装过程,且接着将其卸载以进行后续处理。这种类型的处理是昂贵的且影响封装过程的处理量。与其它类型的封装相比,陶瓷封装对于制造商来说也相对较昂贵。因此,陶瓷封装具有若干缺点。

[0005] 另一空腔型半导体封装具有层压到电路板的聚合物转接器。举例来说,韩国景硕公司(Kinsus Company of Korea)制作非堆叠式空腔封装,其包括在一侧上具有多个裸片触点且在另一侧上具有多个后侧触点的印刷电路板。所述封装进一步包括不具有层压到印刷电路板的电路的上部板。上部板具有在所述印刷电路板上界定空腔的开口,但上部板并不包括任何电路或通孔。将裸片安装到由上部板中的开口形成的空腔内的印刷电路板,且将裸片上的接合垫连接到印刷电路板上的裸片触点。接着用聚合物或其它类型的包封剂填充所述空腔以包封所述裸片。

[0006] 虽然此类层压式封装是有用的且对于制造来说相对较便宜,但其不是非常适合于在高密度应用中堆叠封装。举例来说,此类层压式封装不能用于堆叠式组合件,因为这些封装并不提供向/从上部封装路由功率和信号的电连接。因此,将需要开发一种空腔型封装,其使用层压式电路板材料来制造具有完全经测试封装的高密度堆叠。

发明内容

[0007] 本发明的一个实施例为一种用于封装半导体装置的设备,其包含:第一板,其具有前侧、后侧、裸片触点的阵列、电耦合到所述裸片触点的第一后侧端子的阵列、第二后侧端子的阵列和多个个别封装区域,所述个别封装区域具有所述裸片触点的阵列、所述第一后侧端子的阵列和所述第二后侧端子的阵列。第二板,其具有层压到所述第一板的所述前侧的第一侧、第二侧、界定裸片空腔的与个别封装区域对准的穿过所述第二板的开口和位于所述第二侧处的前触点的阵列,所述前触点通过延伸穿过所述第一板和所述第二板的互连件而电耦合到所述第二后侧端子。

[0008] 在一个实施方式中所述第一板包含由聚合材料制成的且具有前侧和后侧的基座面板。所述第二板包含转接器面板,其具有附接到所述基座面板的所述前侧的所述第一侧、所述第二侧和界定裸片空腔的所述多个开口。所述转接器面板包含聚合材料。所述裸片触点的阵列位于所述基座面板处;所述第一后侧端子的阵列位于所述基座面板的所述后侧处。所述设备进一步具有将所述裸片触点电耦合到所述第一后侧端子的第一互连件。所述前触点的阵列位于所述转接器面板的所述第二侧处;所述第二后侧端子的阵列位于所述基座面板的所述后侧处。所述设备进一步具有延伸穿过所述基座面板和所述转接器面板的第二互连件,其中所述第二互连件将所述前触点电耦合到所述第二后侧端子。

[0009] 在另一实施方式中所述第一板包含基座,所述基座具有具前侧和后侧的第一聚合衬底、裸片触点、位于所述后侧处的第一后侧端子的第一阵列、位于所述后侧处的第二后侧端子的第二阵列和电耦合所述裸片触点与所述第一后侧端子的第一互连件。所述第二板包含转接器,所述转接器具有具第一侧和第二侧的第二聚合衬底、开口和位于所述第二侧处的前触点,其中所述第一侧附接到所述第一聚合衬底的所述前侧,且所述开口界定裸片空腔。所述设备进一步包含穿过所述第一聚合衬底和所述第二聚合衬底的第二互连件,其将所述前触点电耦合到对应的第二后侧端子,及位于所述裸片空腔中的裸片。所述裸片具有电耦合到所述裸片触点的集成电路。

[0010] 一种根据本发明的技术制造半导体元件的方法的示例,其包括提供待在其中封装多个裸片的设备。所述设备包含:(a) 第一板,其具有前侧、后侧、裸片触点的阵列、电耦合到所述裸片触点的第一后侧端子的阵列、第二后侧端子的阵列和多个个别封装区域,所述个别封装区域具有所述裸片触点的阵列、所述第一后侧端子的阵列和所述第二后侧端子的阵列;及(b) 第二板,其具有层压到所述第一板的所述前侧的第一侧、第二侧、界定裸片空腔的与个别封装区域对准的穿过所述第二板的开口和位于所述第二侧处的前触点的阵列,所述前触点通过延伸穿过所述第一板和所述第二板的互连件而电耦合到所述第二后侧端子。所述方法进一步包括将半导体裸片定位在所述裸片空腔中;将所述裸片上的接合垫电耦合到所述第一板的对应裸片触点;以及将保护性材料沉积到所述裸片空腔中。

附图说明

[0011] 图 1 是说明根据本发明一实施例的经封装的半导体组件的横截面图。

[0012] 图 2A 到 2G 是说明根据本发明一实施例的用于制造经封装的半导体组件的方法的阶段的横截面图。

[0013] 图 2H 是根据本发明一实施例的多个经封装的半导体组件的俯视平面图。

[0014] 图 3A 和 3B 是说明根据本发明实施例的方法的流程图。

[0015] 图 4 是说明根据本发明一实施例的经封装的半导体组件的堆叠式组合件的示意性横截面图。

[0016] 图 5 是说明根据本发明另一实施例的经封装的半导体组件的堆叠式组合件的示意性横截面图。

[0017] 图 6 是说明根据本发明又一实施例的经封装的半导体组件的堆叠式组合件的示意性横截面图。

[0018] 图 7 是根据本发明实施例的并入有经封装的半导体组件的系统的示意图。

具体实施方式

[0019] 下文参看经封装的半导体组件、用于封装半导体装置的设备、封装半导体装置的方法和制造用于封装半导体装置的设备的方法来描述本发明的若干实施例的特定细节。在可包括衬底的半导体晶片上制造所述装置，其中在所述衬底上和 / 或在所述衬底中制作微电子装置、微机械装置、数据存储元件、光学器件、读取 / 写入组件和其它特征。举例来说，可在半导体晶片上构造 SRAM、DRAM (例如，DDR/SDRAM)、快闪存储器 (例如，NAND/存储器)、处理器、成像器和其它类型的装置。虽然下文相对于半导体晶片来描述所述实施例中的许多实施例，但在其它类型的衬底 (例如，介电或导电衬底) 上制造的其它类型的装置可属于本发明的范围内。此外，本发明的若干其它实施例可具有与下文在本部分中描述的内容不同的配置、组件或程序。因此，所属领域的技术人员将了解，本发明的其它实施例可具有额外元件，或另外实施例可能不具有下文参看图 1 到 7 所展示并描述的特征和元件中的若干特征或元件。

[0020] 图 1 是示意性说明根据本发明一个实施例的经封装的半导体组件 100 的横截面图。在此实施例中，半导体组件 100 包括具有第一衬底 112 的基座 110、具有第二衬底 122 的转接器 120 以及附接到基座 110 的半导体裸片 130。第一衬底 112 和第二衬底 122 可由聚合材料 (树脂、硅酮等)、不同于聚合材料的有机材料或其它合适的非陶瓷介电材料构成。举例来说，第一衬底 112 和第二衬底 122 可由层压式电路板材料构成。经封装的半导体组件 100 的若干实施例提供具成本效益的空腔型封装，其由适合于堆叠的聚合材料构成。在特定实施例中，举例来说，堆叠式组合件可具有相同或其它类型的经封装的半导体组件 100 附接到转接器 120 的顶部以提供完全经测试的经封装装置的高密度堆叠。

[0021] 在基座 110 的所说明实施例中，第一衬底 112 具有前侧 114 和后侧 115。基座 110 的所说明实施例进一步包括多个裸片触点 116、位于后侧 115 处的第一后侧端子 117 的第一阵列和位于后侧 115 处的第二后侧端子 118 的第二阵列。图 1 所示的实施例中的裸片触点 116 位于或至少接近于第一衬底 112 的前侧 114。然而，在如下文更详细描述芯片上板配置的其它实施例中，裸片触点 116 可位于后侧 115 处。基座 110 进一步包括第一互连件 119，其将裸片触点 116 电耦合到对应的第一后侧端子 117。经封装的半导体组件 100 还可具有线接合 132，其将裸片 130 上的接合垫 (未图示) 电连接到裸片触点 116。第一互连件 119 和线接合 132 可因此在裸片 130 与第一后侧端子 117 之间载运信号和功率。

[0022] 在图 1 所示的转接器 120 的特定实施例中，第二衬底 122 包括第一侧 124 和第二侧 125。第二衬底 122 的第一侧 124 在第一衬底 112 与第二衬底 122 之间的界面处通过粘合剂 (图 1 中未展示) 附接到第一衬底 112 的前侧 114。转接器 120 的所说明实施例进一

步包括界定其中定位裸片 130 的裸片空腔 127 的开口 126。转接器 120 可进一步包括位于第二衬底 122 的第二侧 125 处的多个前触点 128。所述前触点 128 提供电端子,其用于接触堆叠在经封装的半导体组件 100 之上的经封装组件上的焊球或其它类型的电连接件。

[0023] 经封装的半导体组件 100 可进一步包括多个第二互连件 140,其延伸穿过基座 110 和转接器 120。举例来说,经封装的半导体组件 100 可具有穿通封装通孔 141,其延伸穿过第一衬底 112 的厚度和第二衬底 122 的厚度。接着可用导电材料至少部分地填充通孔 141 以形成第二互连件 140(例如,穿通封装互连件)。第二互连件 140 将第二衬底 122 的第二侧 125 处的前触点 128 电耦合到第一衬底 112 的后侧 115 处的对应第二后侧端子 118。第二互连件 140 提供封装堆叠路线以向 / 从堆叠在图 1 所说明的经封装的半导体组件 100 之上的另一经封装的半导体组件(未图示)传输功率和电信号。第二互连件 140 还可载运用于图 1 的经封装的半导体组件 100 中所示的裸片 130 的功率和 / 或电信号。

[0024] 经封装的半导体组件 100 可进一步在空腔 127 中包括保护性材料 150 以覆盖裸片 130 和线接合 132。保护性材料 150 可使用针状分配器、镭花涂装、模制或其它合适技术来沉积。保护性材料 150 通常为覆盖裸片 130 和线接合 132 的聚合物或其它合适材料。保护性材料 150 的上表面为大体共平面的或位于第二衬底 122 的第二侧 125 下方。然而,保护性材料 150 的上表面可突起在第二侧 125 上方,只要保护性材料 150 不干扰可堆叠在经封装的半导体组件 100 之上的任何封装。

[0025] 图 2A 到 2G 说明用于封装半导体装置的方法的特定实施例的阶段。图 2A 说明所述方法的阶段,其中第一板 210(例如,基座面板)具有介电芯 212、前侧 213、位于前侧 213 处的第一导电层 214、后侧 215 和位于后侧 215 处的第二导电层 216。介电芯 212 可为聚合物、非聚合有机材料或另一合适的非陶瓷介电材料。第一导电层 214 和第二导电层 216 可为铜或其它合适的导电材料。图 2B 说明处于后续阶段的第一板 210,其中穿过第一导电层 214、介电芯 212 和第二导电层 216 形成第一开口 218。第一开口 218 可通过钻孔、蚀刻、激光切割、水冲或其它合适技术来形成。举例来说,开口 218 可使用此项技术中已知的机械钻机或激光钻机来形成。

[0026] 图 2C 说明处于所述方法的一阶段的第一板 210,其中在第一开口 218 中形成第一互连件 220 以将第一导电层 214 电耦合到第二导电层 216。第一互连件 220 可通过将材料电镀到第一开口 218 的侧壁上来形成,如此项技术中已知。举例来说,第一互连件 220 可包含电镀到第一开口 218 的侧壁上的铜。图 2D 说明所述方法的另一阶段,其中已对第一导电层 214 进行图案化和蚀刻以在第一板 210 的前侧 213 上形成导电迹线 217,且已对第二层 216 进行图案化和蚀刻以在第一板 210 的后侧 215 上形成导电迹线 219。还可在开口 218 之间的区中形成焊料掩模 230 或其它类型的介电元件。如下文更详细描述,焊料掩模 230 提供其中定位裸片的裸片附接位点,且焊料掩模可填充第一开口 218 中的开放容积。

[0027] 图 2E 说明所述方法的后续阶段,其中将第二板 250 附接到第一板 210。第二板 250 可包括第二衬底 252、第一侧 254、第二侧 256 和开口 258。开口 258 可在先前过程中通过穿过第二板 250 击穿较大孔来形成。开口 258 与焊料掩模 230 上方的裸片附接位点对准以形成其中可定位裸片(图 2E 中未展示)的空腔 260。第二板 250 可因此作为转接器面板或转接器板,其形成突起在裸片上方的转接器。第二板 250 可进一步包括位于第二侧 256 上的经图案化的导电迹线 262。

[0028] 第二板 250 通过粘合剂 270 附接到第一板 210。在图 2E 所说明的实施例中,第二板 250 的第一侧 254 通过粘合剂 270 附接到第一板 210 的前侧 213。粘合剂 270 可预先附接到第二板 250 的第一侧 254 或第一板 210 的前侧 213。在许多应用中,第一板 210 包括多个封装区,其每一者包括裸片附接位点,且第二板 250 包括多个开口 258。如此,第二板 250 定位在第一板 210 上方,使得开口 258 与对应的裸片附接位点对准。将开口 258 与裸片附接位点对准可能是困难的,因为开口 258 将致使第二板具有显著不同于第一板 210 的收缩/扩展性质。为了解决此问题,第一板 210 和第二板 250 可具有对准孔,穿过所述对准孔连接具有对准销的夹具。接着,沿着对准销将第一板 210 和第二板 250 朝向彼此移动,直到粘合剂 270 将第一板 210 和第二板 250 紧固在一起为止。粘合剂 270 可具有较低的流动特性,使得其不会流到空腔 260 中且覆盖第一板 210 的前侧 213 处的迹线 217。

[0029] 图 2F 说明处于另一阶段的用于封装半导体装置的组合设备 200 的一部分,其中已穿过第一板 210 和第二板 250 而形成开口 271(例如,贯通封装通孔)。开口 271 可被钻穿过第一板 210 和第二板 250。开口 271 具有延伸穿过第一衬底 212、粘合剂 271 和第二衬底 252 的侧壁 272。用导电材料至少部分地填充开口 271 以形成第二互连件 274(例如,贯通封装互连件)。第二互连件 274 可通过将材料(例如铜)镀敷到开口 271 的侧壁 272 来形成。第二互连件 274 将第二板 250 的第二侧 256 处的导电迹线 262 电耦合到第一板 210 的后侧 215 上的迹线 219。

[0030] 图 2G 说明处于所述方法的后续阶段的具有经封装裸片的设备 200。设备 200 具有位于第二板 250 的第二侧 256 处的第一焊料掩模 281。第一焊料掩模 281 可填充开口 271(图 2F) 内的开放空间,且第一焊料掩模 281 具有位于导电迹线 262 的若干部分上方的开口 282,在所述开口 282 中可形成前触点。在替代实施例中,可在施加第一焊料掩模 281 之前通过通孔填充材料来填充开口 271。设备 200 还具有第一板 210 的后侧 215 处的第二焊料掩模 283。第二焊料掩模 283 具有其中可形成后侧端子的开口 284。可接着对设备 200 进行镀敷以形成第一板 210 的后侧 215 处的第一后侧端子 291、第一板 210 的后侧 215 处的第二后侧端子 292 和第二板 250 的第二侧 256 处的前触点 294。所述镀敷过程还可形成空腔 260 内的裸片附接位点处的裸片触点 296。后侧端子和触点可通过将镍层 297 镀敷到迹线上且接着将金层 298 镀敷到镍层 297 上来形成。第一后侧端子 291 和第二后侧端子 292 可以常规的 JEDEC 钉扎配置来布置以用于底部或外侧堆叠。

[0031] 在形成设备 200 之后,将裸片 130 安装到焊料掩模 230,且将裸片 130 上的接合垫 131 连接到裸片触点 296。在图 2G 所说明的实施例中,通过线接合 132 将接合垫 131 连接到裸片触点 296。在将裸片 130 电连接到设备 200 之后,可用保护性材料 150 至少部分地填充空腔 260,如上文参看图 1 所描述。

[0032] 图 2H 是说明具有多个经封装裸片 130 的设备 200 的俯视图。一起参看图 2G 和 2H,第一板 210(图 2G 中展示)和第二板 250 可被配置成具有个别封装区域 299(图 2H) 的阵列的条带。沿着线 S-S 切割设备 200 以使个别经封装组件彼此分离。在若干实施例中,可在切割设备 200 之前在设备 200 处于连续条带中时对个别经封装的半导体组件进行测试,以避免处理个别封装以进行测试。在替代实施例中,在测试个别经封装的半导体组件之前,沿着线 S-S 切割设备 200,且接着将个别经封装组件加载到托盘中以进行测试。在任一情形中,可在将封装堆叠或以其它方式安装到电路板之前仅识别已知良好封装。

[0033] 与陶瓷空腔型封装相比,设备 200 的许多实施例可能对于实施来说便宜得多。首先,可将多个裸片以条带形式安装到设备 200 以消除对向 / 从处理托盘转移个别空腔型单元的需要。这显著地减少了与空腔型封装相关联的时间和制造成本。设备 200 的许多实施例还可能相对较便宜,因为所述封装可由聚合材料或其它合适的非陶瓷介电材料来制成。因此,设备 200 和经封装的半导体组件 100 的许多实施例可提供适合于堆叠的具成本效益的空腔型封装。

[0034] 设备 200 和经封装的半导体组件 100 的若干实施例还可在底部封装上具有 JEDEC 触点配置以用于使用现有装备对个别经封装的半导体组件 100 进行测试和堆叠。这进一步增强了用于制造半导体装置的设备 200 和经封装的半导体组件 100 的若干实施例的效率。

[0035] 设备 200 的若干实施例还实现了对经封装的半导体组件的具成本效益的测试,因为可在设备 200 呈条带形式时对经封装裸片进行测试。更具体地说,所述条带可布置成测试托盘的图案以避免必须向 / 从测试托盘转移个别封装。如此,可更有效地测试经封装装置。

[0036] 图 3A 是用于制造用于封装半导体装置的设备的方法 300 的实施例的流程图。方法 300 可包括将转接器板的第一侧附接到基座板的前侧(框 310)。将转接器板附接到基座板,使得转接器板中的个别开口形成与基座板的对应个别封装区域对准的裸片空腔。基座板可具有裸片触点、位于基座板的后侧处的第一后侧端子和位于基座板的后侧处的第二后侧端子。裸片触点可电耦合到第一后侧端子。方法 300 可进一步包括形成多个穿通封装通孔,其延伸穿过转接器板和基座板(框 320)。另外,方法 300 可进一步包括在穿通封装通孔中沉积导电材料(框 330)。导电材料可形成穿通封装互连件,其将转接器板的第二侧处的前侧触点电耦合到基座板的后侧处的对应第二后侧端子。

[0037] 图 3B 是说明用于制造半导体组件的方法 340 的实施例的流程图。在一个实施例中,方法 340 可包括提供待在其中封装多个裸片的设备(框 350)。所述设备可包含第一板,其具有前侧、后侧、裸片触点的阵列、电耦合到所述裸片触点的第一后侧端子的阵列、第二后侧端子的阵列以及多个个别封装区域。所述个别封装区域可具有所述裸片触点的阵列、所述第一后侧端子的阵列和所述第二后侧端子的阵列。所述设备可进一步包括第二板,其具有层压到所述第一板的所述前侧的第一侧、第二侧、与个别封装区域对准的穿过所述第二板的开口以及所述第二侧处的前触点的阵列。所述开口在第一板上方形形成裸片空腔,且所述前触点通过延伸穿过所述第一板和所述第二板的穿通封装互连件而电耦合到所述第二后侧端子。方法 340 可进一步包括将半导体裸片定位在空腔中(框 360),且将所述裸片电耦合到第一板的对应裸片触点(框 370)。所述方法还可包括将保护性材料沉积到裸片空腔中(框 380)以覆盖所述空腔内的裸片。接着可切割具有第一和第二板的设备以使个别经封装的半导体组件彼此分离。

[0038] 图 4 是示意性说明堆叠式组合件 400 的横截面图,所述堆叠式组合件 400 具有第一经封装组件 100a 和堆叠在所述第一经封装组件 100a 上的第二经封装组件 100b。第一经封装组件 100a 和第二经封装组件 100b 可与上文参看图 1 描述的经封装的半导体组件 100 相似或相同。因此,相同的参考数字可指代图 1 和 4 中的相同组件。第一经封装组件 100a 可具有多个第一连接件 402(例如焊球),其耦合到第一后侧端子 117。第一经封装组件 100a 还可包括额外的第一连接件 404,其耦合到第二后侧端子 118。然而,连接件 404 为任选的,

且在许多实施例中可以不包括。第二经封装组件 100b 可包括多个第二连接件 406 (例如焊球), 其附接到第二经封装组件 100b 的后侧上的第二后侧端子 118。第二经封装组件 100b 的第二连接件 406 连接到第一经封装组件 100a 的前触点 128。可在第一经封装组件 100a 与第二经封装组件 100b 之间插入底部填料或其它类型的保护性材料。在操作中, 堆叠式组合件 400 中的裸片到封装路由可如箭头 410 所示前进。另外, 从第二组件 100b 到第一经封装组件 100a 的路由可如箭头 420 所示发生。

[0039] 图 5 示意性说明根据用于倒装芯片应用的另一实施例的堆叠式组合件 500。堆叠式组合件 500 包括第一经封装组件 510a 和第二经封装组件 510b。第一经封装的半导体组件 510a 和第二经封装的半导体组件 510b 可类似于上文描述的经封装的半导体组件 100。然而, 裸片 130 为倒装芯片裸片, 其使用倒装芯片连接而非线接合来连接到裸片触点。因而, 将裸片触点 116 定位在裸片附接位点处以待由裸片 130 覆盖。

[0040] 图 6 示意性说明根据用于芯片上板应用的又一实施例的堆叠式组合件。在此实施例中, 堆叠式组合件 600 包括具有芯片上板设计的第一经封装组件 610a 和也具有芯片上板设计的第二经封装组件 610b。更具体地说, 所述裸片 130 与图 1 中所说明的裸片 130 相比为颠倒的, 使得所述裸片上的接合垫 131 分别被线接合到第一经封装组件 610a 和第二经封装组件 610b 中的每一者的基座板 612a 和 612b 的后侧上的裸片触点 116。参看第一经封装的半导体组件 610a, 基座板 612a 具有开口 614a 或狭槽, 线接合 132 穿过所述开口 614a 或狭槽从接合垫 131 延伸到裸片触点 116。类似地, 基座板 612b 可具有狭槽 614b。因此, 来自裸片触点 116 的第一互连件可为沿着基座板 612a 的后侧延伸而非如图 1 的经封装的半导体组件 100 中所示延伸穿过基座板的迹线。因此, 芯片上板经封装组件可消除对基座板的前侧的金属化。

[0041] 图 7 说明包括上文参看图 1 到 6 描述的经封装的半导体组件中的任一者的系统 700。更具体地说, 上文参看图 1 到 6 描述的半导体组件中的任一者可并入到无数较大且/或较复杂系统中的任一者中, 且系统 700 仅仅为此类系统的代表性样本。系统 700 可包括处理器 701、存储器 702 (例如, SRAM、DRAM、快闪或其它存储器装置)、输入/输出装置 703 和/或子系统及其它组件 704。经封装的半导体组件可被包括在图 7 所示的组件中的任一者中。所得系统 700 可执行各种各样的计算、处理、存储、感测、成像和/或其它功能中的任一者。因此, 系统 700 可为 (不限于) 计算机和/或其它数据处理器, 例如, 桌上型计算机、膝上型计算机、因特网器具、手持式装置、多处理器系统、基于处理器或可编程消费型电子器件、网络计算机和/或微型计算机。用于这些系统的合适的手持式装置可包括掌上型计算机、可佩戴式计算机、蜂窝式或移动电话、个人数字助理等。系统 700 可进一步为相机、光或其它辐射传感器、服务器及相关联的服务器子系统, 和/或任何显示装置。在此类系统中, 个别裸片可包括成像器阵列, 例如 CMOS 成像器。系统 700 的组件可被收容在单个单元中或分布在多个互连单元上 (例如, 通过通信网络)。因此, 系统 700 的组件可包括本地和/或远程存储器存储装置以及各种各样的计算机可读媒体中的任一者。

[0042] 根据前述内容, 将了解到本文中已出于说明目的而描述了本发明的特定实施例, 但可在不脱离本发明的精神和范围的情况下做出各种修改。举例来说, 前述实施例中的任一者的特定元件可被组合或用来替代其它实施例中的元件。另外, 在上下文允许的情况下, 单数或复数术语还可分别包括复数或单数术语。此外, 除非词“或”在参看具有两个或两个

以上项目的列表时被明确地限于仅意指排除其它项目的单个项目,否则在此类列表中使用“或”意味着包括 (a) 所述列表中的任何单个项目, (b) 所述列表中的所有项目, 或 (c) 所述列表中的项目的任何组合。另外, 术语“包含”在整个揭示内容中使用以意味着至少包括所叙述的特征, 使得不排除任何较大数目的相同特征和 / 或额外类型的特征或组件。因此, 本发明除了受所附权利要求书限制外不受其它内容限制。




图 1




图 2A




图 2B




图 2C




图 2D




图 2E




图 2F




图 2G




图 3A




图 3B




图 4




图 5




图 6




图 7