

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.  
G06F 13/38 (2006.01)



# [12] 发明专利申请公布说明书

[21] 申请号 200710106744.1

[43] 公开日 2008年3月26日

[11] 公开号 CN 101149719A

[22] 申请日 2007.6.15

[21] 申请号 200710106744.1

[30] 优先权

[32] 2006.6.15 [33] US [31] 11/454,992

[71] 申请人 辉达公司

地址 美国加利福尼亚州

[72] 发明人 拉多斯拉夫·丹尼拉克

[74] 专利代理机构 北京律盟知识产权代理有限责任  
公司

代理人 王允方 刘国伟


权利要求书 1 页 说明书 8 页 附图 13 页

## [54] 发明名称

用于节省成本且高性能的图形系统的总线接口控制器

## [57] 摘要

本发明提供一种总线接口控制器，其管理一组串行数据路线。所述总线接口控制器支持将一子组所述串行数据路线作为专用总线进行操作。



1. 一种用以在计算系统中提供卡到卡通信的设备，其包括：  
总线接口控制器，其用以管理一组串行数据路线；  
所述总线接口控制器具有将第一子组所述串行数据路线作为一个总线进行管理且将第二子组所述串行数据路线作为专用总线进行管理的操作模式。
2. 根据权利要求1所述的设备，其中所述总线接口控制器具有第二操作模式，其中所述组串行数据路线作为外围组件接口 Express (PCI-E) 总线进行操作。
3. 根据权利要求1所述的设备，其中所述总线接口控制器以逻辑方式将所述组串行数据路线分割成两个通道。
4. 根据权利要求2所述的设备，其中总线接口控制器经编程以选择所述第一操作模式和所述第二操作模式中的一者作为操作模式。
5. 根据权利要求4所述的设备，其中所述总线接口控制器读取寄存器以选择所述操作模式。
6. 根据权利要求2所述的设备，其中存在16个串行数据路线，所述第一模式对应于具有16个串行数据路线的x16 PCI-E总线，且所述第二模式对应于具有8个串行数据路线的第一总线和具有8个串行数据路线的第二总线。
7. 根据权利要求1所述的设备，其进一步包含重新排序模块以将经由所述专用总线接收的数据重新排序为语义次序。
8. 根据权利要求1所述的设备，其中所述一个总线是去往芯片组的PCI-E总线。

## 用于节省成本且高性能的图形系统的总线接口控制器

### 技术领域

本发明大体上涉及能够支持不同数目的图形卡以获得改进性能的图形系统。更具体地说，本发明针对一种用以支持节省成本且高性能的图形系统的专用总线。

### 背景技术

图形系统通常构建为插入到主板中的不同卡（有时也称为“板”）的三维组合件。所述主板是系统的主电路板，且通常包含中央处理单元和称为“芯片组”的其它芯片。另外，主板包含连接器、端口和用于附着其它电子组件的其它特征。

参看图 1，在常规图形系统中，主板 100 包含芯片组，所述芯片组包含（例如）桥接器单元 110 和中央处理单元（CPU）120。出于说明目的，将图形卡 130 说明为处于用以组合的适当位置中。图形卡 130 通常包含图形处理单元（GPU）（未图示）。图形卡 130 通常包含连接器表面 135。出于说明目的，将单个连接器表面 135 说明为经设计以与外围组件接口（PCI）Express（通常称为“PCI-E”或“PCIe”）连接器 140 紧密配合。PCI-E 是利用高速串行数据路线的高速总线接口标准。PCI-SIG 组织发表 PCI-E 标准。个别数据路线 150 包括两个单工连接件，一个用于接收数据且另一个用于发射数据。

所述 PCI-E 标准规定总线接口协议以将一组数据路线配置成两个实体之间的链路。链路带宽根据并行操作的数据路线的数目来按比例伸缩。PCI-E 总线的大小通常被称为一个数据路线的倍数，例如“xN”或“Nx”，以指示所述链路具有单个数据路线的带宽的 N 倍。PCI-E 支持 x1、x2、x4、x8、x16 和 x32 路线的总线大小。常规上，利用多种标准连接器大小，其中 x16 连接器大小通常用于图形卡。

图 2 说明可伸缩链路接口（SLI）图形系统，其类似于由 Nvidia Corporation of Santa Clara, California 提供的 SLI 图形系统。SLI 图形系统利用两个或两个以上图形卡 130-A 和 130-B，其一起进行操作以产生单个输出。也就是说，所述图形卡并行处理图形数据。举例来说，可在主板 100 上提供两个 PCI-E x16 连接器 140-A 和 140-B，每一连接器用于一个图形卡 130-A 和 130-B。将 PCI-E x16 总线（例如，源自芯片 110 的一个 x16 总线）分成两个 x8 总线，其中每一 x8 总线去往一个图形卡。通常，提供切换卡 170（也称为“开关卡”）以决定源自芯片 110 的 x16 总线的哪些路线路由到所述两个 PCI-E 连接器

140-A 和 140-B。切换卡 170 本质上相当于进一步包含切换元件的额外 PCI-E 连接器。此切换卡 170 通常具有两个位置：第一位置，其中源自芯片 110 的所有 16 个路线均路由到一个 PCI-E 连接器（例如 PCI-E 连接器 140-A）；和第二切换位置，其中 8 个路线从芯片 110 路由到 PCI-E 连接器 140-A 且源自芯片 110 的另外 8 个路线路由到 PCI-E 连接器 140-B。因此，在 SLI 模式中，每一 PCI-E 连接器使得其串行数据路线的一半耦合到芯片组，而未使用另一半。这导致固有折衷，因为图形处理能力增加（由于所述两个 GPU 并行操作），但代价是每一图形卡具有的 PCI-E 带宽将是其单独使用时具有的 PCI-E 带宽的一半。

SLI 通常以主/从布置来实施，其中在多个图形处理器之间划分工作。软件驱动程序在所述两个图形卡之间分配处理图形数据的工作。举例来说，在分帧渲染（SFR）中，图形处理经组织以使得将个别帧分成两个不同部分，所述两个部分由不同图形处理器并行处理。在交错帧渲染（AFR）中，一个图形卡处理当前帧而另一图形卡对下一帧进行处理。在一种型式中，外部 SLI 连接器 180 提供图形卡之间的链路，以在图形卡之间传输同步和像素数据。

近年来，Nvidia Corporation 已发布包含四个图形卡的四重 SLI 系统。四重 SLI 系统是 SLI 的延伸，其中四个图形卡处理图形数据。举例来说，可将所述工作分成 AFR 和 SFR 的组合，其中多个具有两个图形卡的群组对交错帧进行处理，其中每一具有两个图形卡的群组又执行分帧渲染。

常规 SLI 的一个问题在于，其比所需的更为昂贵。具体地说，通常需要额外组件（例如切换卡和 SLI 连接器），从而增加了成本。另一问题与性能有关，其是由在两个图形卡之间分裂芯片 110 的 PCI-E 带宽造成的。与单个图形卡结构相比，从芯片组到 GPU 的带宽减少了一半。这还会导致限制用于流过芯片组的 GPU 到 GPU 流量的可用带宽。

如图 3 中说明，对于常规 SLI 的一个替代方案将在芯片组中使用较为昂贵的一组芯片 305、310 来增加 PCI-E 带宽，以使得每一 GPU 320-A 和 320-B 具有专用于芯片组的 x16 带宽。然而，除了所需的较为昂贵的芯片组外，图 3 中所说明的结构不具有从 CPU 302 到 GPU 的对称数据路径 350 和 360。来自 GPU 的命令流可因此在稍微不同的时间到达每一 GPU。结果，与对称数据通路的情况相比，在使 GPU 320-A 和 320-B 的操作同步方面必须更加小心。或者，如图 4 中说明，可使用具有较昂贵芯片组的芯片 402 和 404 的 SLI 结构来增加指派到每一 GPU 420 的 PCI-E 带宽。举例来说，可包含具有 x32 PCI-E 接口的芯片 404 以支持每对具有 x16 总线的 GPU 420。然而，对于许多市场细分而言，添加

额外芯片或较昂贵芯片的增加性能不能证明额外芯片成本是合理的。

因此，鉴于上述问题，研发了本发明的设备、系统和方法。

## **发明内容**

本发明提供一种总线接口控制器，其支持卡到卡通信。所述总线接口控制器管理一组串行数据路线。所述总线接口控制器具有将第一子组所述串行数据路线作为一个总线进行管理且将第二子组所述串行数据路线作为专用总线进行管理的操作模式。

## **附图说明**

结合下文联合附图所作的详细描述可更全面地理解本发明，在附图中：

图 1 说明具有常规 PCI-E 总线的图形系统的现有技术母板；

图 2 说明具有两个图形卡的现有技术可伸缩链路接口图形系统的母板；

图 3 是具有两个 GPU 的现有技术图形系统的方框图；

图 4 是具有四个 GPU 的现有技术图形系统的方框图；

图 5 说明根据本发明一个实施例将 PCI-E 连接器进行耦合以形成专用总线的母板；

图 6 说明根据本发明一个实施例将 PCI-E 连接器进行耦合以形成专用总线且包含切换卡的母板；

图 7 说明根据本发明一个实施例的 PCI-E 连接器由形成在主板上的连接件耦合以界定专用总线的母板；

图 8 是根据本发明一个实施例的图形系统的功能方框图；

图 9 是根据本发明一个实施例的四重 SLI 系统的方框图；和

图 10 是根据本发明一个实施例的四重 SLI 系统的第二实施例的方框图。

图 11 说明其中使用单个图形卡的图 7 的系统的替代性实施方案；

图 12 说明其中利用两个图形卡的图 9 的系统的替代性实施方案；和

图 13 说明其中利用两个图形卡的图 10 的系统的替代性实施方案。

在附图的所述若干视图中，相同参考元件符号始终指代相应部分。

## **具体实施方式**

图 5 是本发明的一个实施例的透视图，其中为了清晰起见省略了一些常规组件，且为了说明目的而未按比例绘示其它组件。母板 500 包含芯片组，所述芯片组可包含 CPU 550 和另一具有外围组件接口 Express (PCI-E) 接口 545 的芯片 540。母板 500 具有两个 PCI-E 连接器 510 和 515(例如两个 PCI-E x16 连接器)以用于接纳图形卡 530-A 和 530-B。

图形卡 530-A 和 530-B 具有 PCI-E 连接器表面 535-A 和 535-B，所述连接器表面经

设计以与相应的 PCI-E 连接器 510 或 515 配合。每一图形卡 530-A 和 530-B 具有其自己的个别图形处理单元 (GPU) 502-A 和 502-B。每一图形卡 530-A 和 530-B 包含内部信号路径 (未图示) 以将来自 PCI-E 连接器表面 535 的电信号耦合到个别的 GPU 502-A 或 502-B。

个别 PCI-E 连接器 (例如连接器 510) 具有插脚 525 和接触指的相关联内部接触位置 527, 图中以虚线说明。PCI-E 卡边连接器 (例如连接器 510 或 515) 具有接触指, 以接受卡并且与连接器表面 535 的接触表面配合。在连接器内, 具有对应于接触指的接触位置的标准 PCI-E 连接器插脚引线。所述插脚引线 (和其与接触位置的相关联关系) 用以界定特定的串行数据路线。因此, 举例来说, x16 PCI-E 连接器具有为 16 个串行数据路线界定 16 个个别单工接收器和 16 个个别单工发射器的插脚引线。插脚引线还指定给特定数据路线的插脚 (和相关联接触位置) 的分派。

在一个实施例中, 进一步向 PCI-E 总线 (例如, 到达芯片 540 的 PCI-E 总线 590 或 595) 或向专用总线 580 (例如, 图形卡 530-A 与 530-B 之间的专用总线) 分派每一连接器 510 和 515 的插脚 525 (和其相关联的接触位置 527)。将 PCI-E 插脚引线组织成: 发射器和接收器的接触位置布置在连接器的两侧, 且路线编号沿着连接器依次上升地布置。因此, 通过对特定连接器插脚进行电连接 (所述插脚又耦合到由插脚引线界定的特定内部接触位置) 来分派特定数据路线。P2P 箭头说明分派给连接器 510 与 515 之间的专用总线 580 的一子组数据路线。C1 箭头说明分派给 PCI-E 总线 595 的连接器 515 的一子组数据路线。C2 箭头说明分派给 PCI-E 总线 590 的连接器 510 的一子组数据路线。

如芯片 540 的 PCI-E 接口 545 上的箭头指示, 在一个实施例中, 将芯片 540 的 PCI-E 接口的带宽分成耦合到 C1 和 C2 数据路线的两个子总线。作为一个实例, 芯片 540 可为基于 Nvidia Corporation of Santa Clara, California 的 nForce4® 芯片组设计的芯片组的一部分。nForce4® 芯片组允许芯片组 PCI-E 接口 545 将其串行数据路线配置成一个 x16 PCI-E 总线或配置成两个 x8 PCI-E 总线。

连接连接器 510 和 515 的 P2P 串行数据路线的专用总线 580 提供高数据速率卡到卡总线。发明者的研究显示, GPU 到 GPU 流量构成 SLI 模式中的流量的较大部分。因此, 形成在两个图形卡的 P2P 串行数据路线之间的专用总线可用于改进性能。在一个实施例中, 芯片组的 PCI-E 接口 545 是 x16 PCI-E 接口, 且每一连接器 510 和 515 均是 PCI-E x16 连接器, 所述连接器将其串行数据路线分派为向 P2P 指派 8 个串行数据路线且指派另外 8 个串行数据路线用于与芯片组进行通信 (即, C1 或 C2 数据路线)。然而, 将了解, 这

些数目是示范性的，且更常见的情况是专用总线包含至少一个串行数据路线。

图形卡 530-A 与 530-B 之间由 P2P 串行数据路线形成的专用总线 580 应当与 PCI-E 电兼容，但可使用 PCI-E 协议或其它协议，例如所有者协议（proprietary protocol）。由专用总线运载的流量的说明性实例包含同步数据、像素数据和消息数据。其它实例包含用于纹理过滤的交叉位块传送（cross-blit）流量。此外，由于专用总线可用于在图形卡之间发送专门流量，因而可基于经由专用总线发送的数据的类型来选择数据压缩技术。

参看图 6，在一个实施例中，可包含切换卡 570 以在连接器 510 和 515 的连接器插脚之间路由一些或所有信号。在此实施例中，芯片 540 的相应 PCI-E 插脚也连线到切换卡 570。接着，切换卡 570 执行路由功能，以帮助针对 SLI 模式形成总线 580、590 和 595。然而，切换卡 570 会增加额外的费用。因此，图 6 的实施例的成本可能会高于许多应用所需要的成本。

图 7 说明包含定制母板 700 的实施例。定制母板 700 包含专用总线 580 电耦合连接器 510 和 515 的 P2P 插脚（未图示）的电互连件（以虚线说明）。定制母板 700 还包含用以电耦合连接器 510 和 515 的相应插脚（未图示）与芯片 540 的插脚（未图示）以形成总线 590 和 595 的电互连件（以虚线说明）。用于将电互连件图案化到母板上的技术在电子封装技术中是众所周知的。然而，用以形成总线 580、590 和 595 的电互连件优选地制造成与 PCI-E 的高数据速率兼容。形成在母板中的用于每一总线 580、590 和 595 的电互连件可（例如）包含以与 PCI-E 中使用的低电压差分信令兼容的方式图案化到母板 700 上的硬连线高速单工连接件。因此，举例来说，如果子总线（例如专用总线 580）具有 8 个串行数据路线，那么母板可具有高速互连件以支持所述 8 个串行数据路线的 8 个双单工连接。因此，图 7 的实施例需要定制母板，但免除了切换卡的成本。

图 8 是更详细说明图形系统 800 的功能组件的方框图。所述系统包含在 CPU 550 上运行的软件，例如 BIOS 805 和驱动程序 820。个别 GPU（例如 GPU 502-A）优选地经设计为具有默认模式，其中其在一些应用中充当单独 GPU，但也可针对多图形卡 SLI 结构经配置以与其它图形卡一起使用。使用配置过程来针对 SLI 配置两个 GPU 502-A 和 502-B。在 SLI 模式中，驱动程序 820 为 GPU 502-A 和 502-B 两者产生命令，以渲染不同的帧部分（例如，SFR）。每一 GPU 502-A 和 502-B 还可具有在设置过程期间配置的 SLI 模式信息 840。

在一个实施例中，每一 GPU 502-A 和 502-B 的 PCI-E 模式也在设置操作期间配置。每一 GPU 502 包含：PCI-E 物理接口 850，其包含发射器和接收器对 801 以支持串行数据

路线；PCI-E 控制器 860；总线模式控制模块 865；和逻辑通道模块 870。在 PCI Express 规定中，组件之间的每一点到点链路可具有 1、2、4、8、12、16 或 32 个双单工 2.5 Gbps 路线。PCI Express 调用 8 位/10 位数据编码以建立 2 差分对、2.5 Gbps（2.0 Gbps 有效速率）双单工数据流，其中每一数据路线具有一嵌入时钟。PCI Express 规定的默认内容指定将链路宽度处理成总线两侧所支持的最大链路宽度。链路状态机执行由 PCI Express 规定所指定的链路调训与状况状态机（LTSSM）的状态。

在图 8 的实施例中，每一渲染模式还具有相关联的总线接口模式，这取决于用于渲染帧的图形卡的数目和为不同图形卡指派帧数据渲染的方式。举例来说，模式控制模块 865 可通过在 BIOS 配置步骤中进行寄存器写入来配置。逻辑通道模块 870 可根据操作模式而将可用串行数据路线以逻辑方式分割成一个或两个通道。逻辑通道模块 870 具有第一模式，其中将物理接口 850 的所有串行数据路线视为常规 PCI-E 总线的一部分。逻辑通道模块具有第二操作模式，其中 PCI-E 物理接口 850 的串行数据路线以逻辑方式分割成包含第一子组串行数据路线的第一总线通道和具有第二子组串行数据路线的第二总线通道。因此，所支持的这两种不同模式允许将图形卡用作单个卡（所有串行数据路线用作一个 PCI-E 总线）或针对具有一子组所述串行数据路线的 SLI 而用作专用 GPU 到 GPU 总线。请注意，可将模式控制模块 865 和逻辑通道模块 870 的功能性集成到 PCI-E 控制器 860 中。

物理接口 850 的逻辑分割可利用相同总线协议（例如，PCI-E）或不同协议。举例来说，所述通道中的一者可使用 PCI-E，而另一者可使用所有者协议。举例来说，每一通道可具有其自己的状态机，以用于使用针对所述通道选定的协议来配置链路。

图形系统 800 需要考虑到使用 SLI 时沿着不同数据通路的数据等待时间的差别。请注意，图形系统 800 具有若干不同的数据通路。这些通路包含专用总线 892 以及个别 GPU 与芯片 540 之间的总线 894 和 896。因此，视实施方案的细节而定，一些 GPU 到 GPU 流量可直接在专用总线 892 上发送，而其它 GPU 到 GPU 流量可经由总线 894 和 896 通过芯片 540 来发送。此外，视实施方案的细节而定，其它类型的流量可采用不同的途经，这取决于是否使用专用总线 892。

图形系统 800 中的某些类型的流量可使用语义次序。也就是说，特定类型的数据流量可能需要维持流量的关键次序（相对于其它事件和/或流量），以便能够对数据进行正确地解译。如先前描述，在 SLI 结构中，CPU 550 向 GPU 502-A 和 502-B 发布命令流，以在 GPU 502-A 与 502-B 之间划分工作。此外，对于特定类型的图形操作，一个 GPU 502-A

可能必须将数据传送到另一 GPU 502-B 以进行额外处理。结果，某些类型的流量可能需要维持语义次序。在某些情形下存在这种可能性：由于使用 SLI 时不同数据路径的传播时间存在差别，因而由一个 GPU 502 经由专用总线 892 接收的某些类型的流量可能会以与理想语义次序略微不同的次序到达。优选地提供重新排序模块 885，以提供任何必要的重新排序，从而无论流量采用哪条通路均确保流量的正确语义排序。举例来说，重新排序模块 885 可包含先进先出（FIFO）缓冲器和重新排序逻辑以便将流量重新排序成正确的语义次序。或者，在一个实施例中，每一 GPU 502-A 和 502-B 均经配置以用经选择以避免经由严重依赖于语义次序的专用总线 892 发送流量的方式来引导流量。

如先前描述，本发明的一个优点在于，可针对 GPU 到 GPU 通信使用专用总线。发明者的研究显示，在典型的 SLI 结构中存在大量 GPU 到 GPU 流量。在 SLI 的常规低成本实施方案中，通常通过芯片组来路由这种 GPU 到 GPU 流量。相反，本发明的一个实施例利用串行数据路线，通常不使用串行数据路线来形成专用总线。对于存在大量 GPU 到 GPU 流量的 SLI 系统，专用总线允许以低成本解决方案来实现比得上较昂贵的解决方案的性能。此外，如先前描述，在一个实施例中，用无需切换卡 170 和外部 SLI 连接器 180 的方式构建专用总线，这样可能会节省成本。

预期可在多种不同 SLI 结构中利用本发明。将了解，本发明的实施例还包含具有四个 GPU 的四重 SLI 系统。如图 9 和 10 说明，对于高性能四重 SLI 系统，可使用较复杂的芯片组来支持四个 GPU，其中多个具有两个 GPU 的对具有专用总线（如先前描述）。举例来说，在图 9 的方框图中，芯片组具有 CPU 550、中间芯片 905 和到达两个芯片 920 的输出端（fan out），其中每个输出端具有 x16 PCI-E 接口。支持四个 GPU 930，其中系统支持每对 GPU 之间的 x8 专用总线 950。图 10 说明芯片 1020 具有 x32 PCI-E 接口使得其可支持四个具有 x8 PCI-E 总线的 GPU 930 的结构。

在某些应用中，需要提供用不同数目的图形卡来配置图形系统且同时充分利用到达芯片组的可用 PCI-E 带宽的选项。举例来说，再次参看图 7 的图形系统，图中说明两个图形卡 530-A 和 530-B。然而，可能需要提供这样的选项：以其中仅利用单个图形卡 530-A 且 PCI-E 接口 545 的全部 PCI-E 总线带宽均可供图形卡 530-A 使用的配置来利用定制母板 700。图 11 说明仅具有单个图形卡 530-A 的定制母板 700。在图 11 的实例中，在连接器 515 中安装了印刷电路板（PCB）1105。PCB 1110 包含桥接器部分 1110，其具有将 C1 数据路线与各自 P2P 数据路线桥接的互连。因此，C1 和 C2 数据路线两者均可用于支持芯片 540 与图形卡 530-A 之间的流量，使得图形卡 530-A 可利用 PCI-E 总线的全部带宽。

在一个实施例中，图形系统支持具有不同数目的图形卡的 SLI 操作，例如具有两个图形卡或四个图形卡的 SLI 操作。图 12 说明图 9 的系统的实施方案，其中每对中的 GPU 930 中的一者由 PCB 1105 替换。因此，图 12 的实施方案中的每一个别 GPU 930 具有全部 PCI-E x16 带宽。因此，将图 9 与图 12 进行比较，可使用同一系统来支持两个图形卡（图 12）或四个图形卡（图 9）。类似地，如图 13 中所说明，也可在将每对中的 GPU 930 中的一者由 PCB 1105 替换的情况下构建图 10 的系统。

尽管 PCI-E 是图形产业中的通用总线，但将了解，本发明可应用于可以逻辑方式分割一组串行数据路线的其它类型的总线。此外，将了解，本发明可应用于图形卡之外的实体之间的专用总线，例如为图形卡之外的其它类型的卡提供卡到卡链路的专用总线。

尽管已针对 GPU 描述了多个实例，但更一般而言，将了解本发明也可应用于通用 GPU（GPGPU）。

本发明的实施例涉及一种具有计算机可读媒体的计算机存储产品，所述计算机可读媒体上面具有用于执行各种计算机实施操作的计算机代码。所述媒体和计算机代码可为针对本发明用途特别设计和构造的媒体和计算机代码，或者其可为计算机软件领域的技术人员熟知的且可用的类型。计算机可读媒体的实例包含但不限于：磁性媒体，例如硬盘、软盘和磁带；光学媒体，例如 CD-ROM 和全息装置；磁光媒体，例如可光读软盘；和经特别配置以存储和执行程序代码的硬件装置，例如专用集成电路（“ASIC”）、可编程逻辑装置（“PLD”）和 ROM 及 RAM 装置。计算机代码的实例包含例如由编译器产生的机器代码和含有由计算机使用解译器执行的高级代码的文件。举例来说，本发明的一实施例可使用 Java、C++ 或其它面向对象的编程语言和开发工具来实施。本发明的另一实施例可以硬连线电路代替或结合机器可执行软件指令来实施。

出于阐释目的，以上描述内容使用了特定术语以提供对本发明的透彻了解。然而，所属领域的技术人员将易于了解，要实践本发明并不需要特定细节。因此，对本发明特定实施例的以上描述是为了说明和描述目的而提出的。并不希望它们是完全的或者将本发明局限于所揭示的精确形式；显然，鉴于以上教导，可能存在许多修改和更改。之所以选择和描述所述实施例是为了最清楚地解释本发明的原理及其实际应用，因此所述实施例使得所属领域的技术人员能够以适合于所预期的特定用途的各种修改来最充分地利用本发明和各种实施例。希望所附权利要求书及其均等物界定本发明的范围。




图1  
(现有技术)




图2  
(现有技术)




图3  
(现有技术)




图4  
(现有技术)




图5




图6




图7




图8




图9




图10




图11




图12




图13