#### (19) **日本国特許庁(JP)**

# (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2012-234964 (P2012-234964A)

(43) 公開日 平成24年11月29日(2012.11.29)

(51) Int.Cl. FIテーマコード (参考) HO1L 21/8242 5F083 (2006, 01) HO1L 27/10 681A HO1L 27/108 (2006, 01) HO1L 27/10 621C HO1L 27/10 691 HO1L 27/10 671B

審査請求 未請求 請求項の数 17 〇L (全 43 頁)

		審査請求	未請求 請求項の数 17 OL (全 43 頁)
(21) 出願番号 (22) 出願日	特願2011-102400 (P2011-102400) 平成23年4月28日 (2011.4.28)	(71) 出願人	500174247 エルピーダメモリ株式会社 東京都中央区八重洲2-2-1
		(74) 代理人	
		  (74)代理人	弁理士 棚井 澄雄 100108578
			弁理士 高橋 詔男
		(74)代理人 	100138759 弁理士 大房 直樹
		(74) 代理人	100140774 弁理士 大浪 一徳
		(72) 発明者	大湯・静憲
			東京都中央区八重洲二丁目2番1号 エル ピーダメモリ株式会社内
			最終頁に続く


## (54) 【発明の名称】半導体装置及びその製造方法

## (57)【要約】

【課題】チャネル抵抗を減少させてオン電流を増加させることが可能で、各トランジスタを独立して安定して動作させることの可能な半導体装置を提供する。

【解決手段】ゲート電極用溝18の底部18cから突き出すように形成されたフィン部15と、ゲート電極用溝18及びフィン部15の表面を覆うゲート絶縁膜21と、ゲート電極用溝18の下部に埋め込まれ、ゲート絶縁膜21を介してフィン部15を跨ぐように形成されたゲート電極22と、第1の側面18aに配置されたゲート絶縁膜21の上部21Aを覆う第1の不純物拡散領域28と、第2の側面18bに配置されたゲート絶縁膜21の下端部以外の部分を覆う第2の不純物拡散領域29とを備え、ゲート電極用溝18の深さが半導体基板13の表層13aから150~200nmであり、ゲート電極用溝18の底部18cからフィン部15の上部15aまでの高さが10~40nmである。

【選択図】図2A



#### 【特許請求の範囲】

### 【請求項1】

第1の方向に延在するように半導体基板に内設され、複数の素子形成領域を有した活性 領域を区画する複数の第1の素子分離領域と、

前記半導体基板の表層に前記第1の素子分離領域及び活性領域と交差する前記第2の方向に延在して設けられ、互いに対向する第1及び第2の側面と底部とを有するゲート電極用溝と、

前記ゲート電極用溝のうち、前記活性領域に形成される第1の溝部よりも前記第1の素子分離領域に形成される第2の溝部の深さを深くするとともに、前記第1の溝部の前記第2の溝部と対向する部分の深さを当該第2の溝部の深さと略同一とすることによって、前記ゲート電極用溝の底部から前記活性領域の一部が突き出すように形成されたフィン部と

前記ゲート電極用溝及び前記フィン部の表面を覆うゲート絶縁膜と、

前記ゲート電極用溝の下部に埋め込まれることによって、前記ゲート絶縁膜を介して前記フィン部を跨ぐように形成されたゲート電極と、

前記第1の側面に配置された前記ゲート絶縁膜の上部を覆うように、前記半導体基板に設けられた第1の不純物拡散領域と、

前記第2の側面に配置された前記ゲート絶縁膜の下端部以外の部分を覆うように、前記半導体基板に設けられた第2の不純物拡散領域と、を備え、

前記ゲート電極用溝の底部の深さが、前記半導体基板の表層から150~200nmであり、

前記ゲート電極用溝の底部から前記フィン部の上部までの高さが、10~40nmであることを特徴とする半導体装置。

#### 【請求項2】

前記第2の不純物拡散領域の深さが、前記ゲート電極用溝の底部よりも浅く、前記フィン部の上部よりも深いことを特徴とする請求項1に記載の半導体装置。

## 【請求項3】

前記第2の側面が対向するように、前記ゲート電極用溝を2つ設け、

前記第2の不純物拡散領域を、前記半導体基板のうち、2つの前記ゲート電極用溝の間に設けたことを特徴とする請求項1又は2に記載の半導体装置。

#### 【請求項4】

前記第1の不純物拡散領域の深さが、前記ゲート電極の上面より5~10nm浅くなるように設けられていることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。

## 【請求項5】

前記フィン部は、上部と互いに対向する一対の側面とを有し、

前記上部が前記第1の方向に延在するとともに、当該上部の両端が前記第1の溝部における前記第1の側面と前記第2の側面とに亘って設けられており、

前記一対の側面が前記第1の方向と平行となるように配置されていることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。

# 【請求項6】

前記第1の方向と交差する第2の方向に延在するように前記半導体基板に内設され、前記活性領域を複数の前記素子形成領域に区画する複数の第2の素子分離領域と、を備えることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。

#### 【請求項7】

前記第2の不純物拡散領域と電気的に接続され、かつ前記ゲート電極と交差する方向に延在するビット線を設けたことを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。

## 【請求項8】

前記埋め込み絶縁膜上に設けられた層間絶縁膜と、

10

20

30

40

前記第1の不純物拡散領域の上面と接触するように、前記埋め込み絶縁膜及び前記層間 絶膜に内設されたコンタクトプラグと、

前 記 層 間 絶 縁 膜 上 に 設 け ら れ 、 前 記 コ ン タ ク ト プ ラ グ の 上 面 と 接 触 す る 容 量 コ ン タ ク ト パッドと、

前記容量コンタクトパッド上に設けられたキャパシタと、

を備えることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。

#### 【請求項9】

半導体基板と、

第1の方向に延在するように前記半導体基板に内設され、複数の素子形成領域を有した 活性領域を区画する複数の第1の素子分離領域と、

前記第1の方向と交差する第2の方向に延在するように前記半導体基板に内設され、前 記活性領域を複数の前記素子形成領域に区画する複数の第2の素子分離領域と、

隣接する前記第2の素子分離領域の間に、前記半導体基板の表層に前記第1の素子分離 領域及び活性領域と交差する前記第2の方向に延在して設けられ、互いに対向する第1及 び 第 2 の 側 面 と 底 部 と を 有 す る 一 対 の ゲ ー ト 電 極 用 溝 と 、

前記ゲート電極用溝のうち、前記活性領域に形成される第1の溝部よりも前記第1の素 子分離領域に形成される第2の溝部の深さを深くするとともに、前記第1の溝部の前記第 2の溝部と対向する部分の深さを当該第2の溝部の深さと略同一とすることによって、前 記 ゲ - ト 電 極 用 溝 の 底 部 か ら 前 記 活 性 領 域 の - 部 が 突 き 出 す よ う に 形 成 さ れ た フ ィ ン 部 と

前記ゲート電極用溝及び前記フィン部の表面を覆うゲート絶縁膜と、

一対の前記ゲート電極用溝の下部に埋め込まれることによって、前記ゲート絶縁膜を介 して前記フィン部を跨ぐように形成された一対のゲート電極と、

前記第2の素子分離領域と前記ゲート電極用溝との間の前記半導体基板の上面に設けら れ、キャパシタに接続される2つの第1の不純物拡散領域と、

前記第2の側面同士が対向するように配置された一対の前記ゲート電極用溝の間の前記 半 導 体 基 板 に 設 け ら れ 、 ビ ッ ト 線 に 接 続 さ れ る 1 つ の 第 2 の 不 純 物 拡 散 領 域 と 、 を 備 え 、 前記素子形成領域は、前記第2の不純物拡散領域を共有するとともに、一方の前記ゲー ト 電 極 及 び フ ィ ン 部 と 一 方 の 前 記 第 1 の 不 純 物 拡 散 領 域 と か ら 少 な く と も 構 成 さ れ る 第 1 のトランジスタと、他方の前記ゲート電極及びフィン部と他方の前記第1の不純物拡散領 域とから少なくとも構成される第2のトランジスタと、を有し、

前記ゲート電極用溝の底部の深さが、前記半導体基板の表層から150~200nmで あり、

前記ゲート電極用溝の底部から前記フィン部の上部までの高さが、10~40nmであ ることを特徴とする半導体装置。

## 【請求項10】

前記第2の不純物拡散領域の深さが、前記ゲート電極用溝の底部よりも浅く、前記フィ ン部の上部よりも深いことを特徴とする請求項9に記載の半導体装置。

#### 【 請 求 頃 1 1 】

前記半導体基板のうち、前記第2の側面と接する部分であって、前記第2の不純物拡散 領域と接する部分は、前記第1及び第2のトランジスタのチャネル領域とならないことを 特徴とする請求項9又は10に記載の半導体装置。

## 【請求項12】

前記半導体基板のうち、前記第1の不純物拡散領域の底面より下方に位置し、かつ前記 第1の側面と接する部分と、

前記ゲート電極用溝の底部と接する部分と、

前記第2の側面と接する部分であって、前記第2の不純物拡散領域と接しない部分と、 前記フィン部と、が前記第1及び第2のトランジスタのチャネル領域となることを特徴 とする請求項9乃至11のいずれか一項に記載の半導体装置。

## 【請求項13】

10

20

30

40

前 記 ゲ ー ト 絶 縁 膜 の 厚 さ が 、 シ リ コ ン 酸 化 膜 換 算 で 4 ~ 6 n m の 範 囲 で あ り 、

前記ゲート電極の仕事関数が、4.6~4.8 e V の範囲であり、

前記第1及び第2のトランジスタの一方又は両方の閾値電圧が、0.8~1.0 Vであることを特徴とする請求項9乃至12のいずれか一項に記載の半導体装置。

## 【請求項14】

半導体基板に、第1の方向に延在する複数の第1の素子分離用溝を形成し、前記第1の素子分離用溝を第1の素子分離用絶縁膜で埋め込むことにより、複数の素子形成領域を有した活性領域を区画する複数の第1の素子分離領域を形成する工程と、

前記半導体基板に、前記第1の方向と交差する第2の方向に延在する複数の第2の素子分離用溝を形成し、前記第2の素子分離用溝を第2の素子分離用絶縁膜で埋め込むことにより、複数の前記素子形成領域を区画する複数の第2の素子分離領域を形成する工程と、

隣接する前記第2の素子分離領域の間に、前記半導体基板に前記第1の素子分離領域及び活性領域と交差する前記第2の方向に延在する一対のゲート電極用溝を、前記ゲート電極用溝がそれぞれ有する、互いに対向する第1及び第2の側面のうち、前記第2の側面同士が互いに対向するように形成するとともに、当該ゲート電極用溝の底部から前記活性領域の一部が突き出すようにフィン部を形成する工程と、

前記ゲート電極用溝及び前記フィン部の表面を覆うゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜を介して、前記ゲート電極用溝の下部を埋め込むとともに前記フィン部を跨ぐようにゲート電極を形成する工程と、

前記ゲート電極の上面を覆うと共に、前記ゲート電極用溝を埋め込むように埋め込み絶縁膜を形成する工程と、

前記第2の素子分離領域と前記ゲート電極用溝との間の前記半導体基板の上面に、前記第1の側面に配置された前記ゲート絶縁膜の上部を覆うように一対の第1の不純物拡散領域を形成する工程と、

前記第2の側面同士が対向するように形成された一対の前記ゲート電極用溝の間の前記 半導体基板に、当該半導体基板とは異なる導電型の不純物を選択的にイオン注入して第2 の不純物拡散領域を形成する工程と、を備え、

前記ゲート電極用溝の底部の深さが、前記半導体基板の表層から150~200nmの範囲となるように形成し、

前記ゲート電極用溝の底部から前記フィン部の上部までの高さが、10~40nmの範囲となるように形成することを特徴とする半導体装置の製造方法。

# 【請求項15】

前記第2の不純物拡散領域の深さが、前記ゲート電極用溝の底部よりも浅く、前記フィン部の上部よりも深く形成することを特徴とする請求項14に記載の半導体装置。

#### 【請求項16】

前記半導体基板のうち、一対の前記ゲート電極用溝の間に配置された部分に形成された前記第2の不純物拡散領域の上方に、前記ゲート電極と交差する方向に延在し、かつ前記第2の不純物拡散領域と電気的に接続されたビット線を形成する工程を備えることを特徴とする請求項14又は15に記載の半導体装置の製造方法。

#### 【請求項17】

前記埋め込み絶縁膜上に層間絶縁膜を形成する工程と、

前記埋め込み絶縁膜及び前記層間絶膜に、前記第2の不純物拡散領域の上面と接触するコンタクトプラグを形成する工程と、

前記層間絶縁膜上に設けられ、前記コンタクトプラグの上面と接触する容量コンタクト パッドを形成する工程と、

前記容量コンタクトパッド上にキャパシタを形成する工程と、をさらに備えることを特徴とする請求項14乃至16のいずれか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

## 【技術分野】

[0001]

10

20

30

本発明は、半導体装置及びその製造方法に関する。

## 【背景技術】

## [0002]

近年、DRAM(Dynamic Random Access Memory)等の 半導体装置の微細化が進められている。これにより、トランジスタのゲート長を短くした 場合、トランジスタの短チャネル効果が顕著となり、サブスレッショルド電流が増大して 、トランジスタの閾値電圧(Vt)が低下するという問題が発生する。

また、トランジスタの閾値電圧(Vt)の低下を抑制するために、半導体基板の不純物 濃度を増加させた場合、接合リーク電流が増大してしまう。

そのため、半導体装置としてDRAM(Dynamic Random AccessMemory)を用いて、DRAMのメモリセルを微細化した場合、リフレッシュ特性の悪化が深刻な問題となる。

#### [00003]

このような問題を回避するための構造として、特許文献 1 , 2 には、半導体基板の主面側に形成した溝にゲート電極を埋め込む、いわゆるトレンチゲート型トランジスタ(「リセスチャネルトランジスタ」ともいう)が開示されている。

トランジスタをトレンチゲート型トランジスタとすることにより、有効チャネル長(ゲート長)を物理的かつ十分に確保することが可能となり、最小加工寸法が60nm以下の微細なセルを有したDRAMが実現可能となる。

## [0004]

また、特許文献2には、半導体基板に隣り合うように形成された2つの溝と、該溝のそれぞれにゲート絶縁膜を介して形成されたゲート電極と、2つのゲート電極間に位置する半導体基板の主面に形成され、2つのゲート電極に対して共通の不純物拡散領域である第1の不純物拡散領域と、2つのゲート電極の素子分離領域側に位置する半導体基板の主面に形成された第2の不純物拡散領域と、を備えたDRAMが開示されている。

【先行技術文献】

## 【特許文献】

#### [0005]

【特許文献1】特開2006-339476号公報

【特許文献 2 】特開 2 0 0 7 - 0 8 1 0 9 5 号公報

#### 【発明の概要】

【発明が解決しようとする課題】

#### [0006]

上記特許文献1,2に記載されたトレンチゲート型トランジスタを有するDRAMでは、上記トランジスタのチャネル領域がトレンチの両側面及び底面の3面に形成される構成となっている。

発明者は、上記構成のトランジスタの微細化をさらに進めると、トランジスタのオン電流が充分確保できず、DRAMの正常動作が困難となる知見を得た。これは、上述のように、トランジスタのチャネル領域がトレンチを構成する3面に形成されるためにチャネル抵抗が高くなることに起因している。

## [0007]

また、トレンチゲートの配設ピッチが狭くなると、あるトランジスタを動作させた際、 その動作状態が該トランジスタに隣接する他のトランジスタに干渉してしまい、独立して トランジスタを動作させることができないという問題も明らかとなった。

この問題も隣接するトレンチゲートの間にチャネル領域が形成されることが悪影響を及ぼしていると推察される。

#### [00008]

さらに、トレンチゲート型トランジスタでは、ゲート電極が半導体基板の表面よりも上方に突き出して形成されるため、突き出したゲート電極自体が、後の工程で形成されるべきビット配線やキャパシタの形成を著しく困難にし、DRAMの製造自体が困難になると

10

20

30

40

いう問題も発生する。

したがって、トレンチを利用するトランジスタを備えたDRAMであっても、トランジスタのオン電流を充分確保すると共に隣接トランジスタの動作干渉を回避し、製造の困難性を解消する半導体装置、とその製造方法が望まれる。

## 【課題を解決するための手段】

#### [0009]

本発明の一観点によれば、第1の方向に延在するように半導体基板に内設され、複数の 素子形成領域を有した活性領域を区画する複数の第1の素子分離領域と、前記半導体基板 の表層に前記第1の素子分離領域及び活性領域と交差する前記第2の方向に延在して設け られ、互いに対向する第1及び第2の側面と底部とを有するゲート電極用溝と、前記ゲー ト電極用溝のうち、前記活性領域に形成される第1の溝部よりも前記第1の素子分離領域 に形成される第2の溝部の深さを深くするとともに、前記第1の溝部の前記第2の溝部と 対向する部分の深さを当該第2の溝部の深さと略同一とすることによって、前記ゲート電 極用溝の底部から前記活性領域の一部が突き出すように形成されたフィン部と、前記ゲー ト電極用溝及び前記フィン部の表面を覆うゲート絶縁膜と、前記ゲート電極用溝の下部に 埋め込まれることによって、前記ゲート絶縁膜を介して前記フィン部を跨ぐように形成さ れたゲート電極と、前記第1の側面に配置された前記ゲート絶縁膜の上部を覆うように、 前記半導体基板に設けられた第1の不純物拡散領域と、前記第2の側面に配置された前記 ゲート絶縁膜の下端部以外の部分を覆うように、前記半導体基板に設けられた第2の不純 物拡散領域と、を備え、前記ゲート電極用溝の底部の深さが、前記半導体基板の表層から 1 5 0 ~ 2 0 0 n m で あ り 、 前 記 ゲ ー ト 電 極 用 溝 の 底 部 か ら 前 記 フィ ン 部 の 上 部 ま で の 高 さが、10~40nmであることを特徴とする半導体装置が提供される。

#### 【発明の効果】

#### [ 0 0 1 0 ]

本発明の半導体装置によれば、半導体基板に、第1の側面に配置されたゲート絶縁膜の上部を覆う第1の不純物拡散領域と、少なくとも第2の側面に配置されたゲート絶縁膜を覆う第2の不純物拡散領域と、を設けるとともに、ゲート電極用溝の底部から前記活性領域の一部が突き出すように形成されたフィン部を設けることにより、ゲート電極用溝の底部及び第1の側面の下部の2面と、上記フィン部とにチャネル領域が形成されるため、ゲート電極用溝の底面及び対向する側面の3面にチャネル領域が形成される従来の半導体装置と比較して、チャネル抵抗を低くすることが可能となる。これにより、トランジスタのオン電流を充分確保することができる。

#### [0011]

また、ゲート電極用溝の第2の側面側に、ゲート電極用溝を設け、該ゲート電極用溝に他のトランジスタを隣接して配置することで、ゲート電極用溝間にチャネル領域が形成されることがない。これにより、ゲート電極用溝の配設ピッチを狭くした場合において、あるトランジスタを動作させた際、その動作状態が該トランジスタに隣接する他のトランジスタに干渉することがなくなるため、独立して各トランジスタを動作させることができる

## [0012]

また、ゲート絶縁膜を介して、ゲート電極用溝の下部を埋め込むとともにフィン部を跨ぐように配置されたゲート電極と、ゲート電極用溝を埋め込むように配置され、ゲート電極の上面を覆う埋め込み絶縁膜と、を設けることにより、ゲート電極が半導体基板の表面よりも上方に突出することがなくなる。これにより、例えば、半導体装置としてDRAMを用いた場合、後の工程で形成されるビット線やキャパシタの形成を容易に行なうことが可能となるので、半導体装置を容易に製造できる。

## 【図面の簡単な説明】

## [0013]

【図1】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの概略平面図である。

10

20

30

40

20

30

40

- 【図2A】図1に示すメモリセルアレイのA-A線方向の断面図である。
- 【図2B】図1に示すメモリセルアレイのB-B線方向の断面図である。
- 【図2C】本発明を適用した実施形態である半導体装置におけるゲート電極溝に設けられたフィン部の断面構造を説明するための斜視図である。
- 【図3A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その1)であり、メモリセルアレイが形成される領域の平面図である
- 【図3B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その1)であり、図3Aに示す構造体のA-A線方向の断面図である
- 【図3C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その1)であり、図3Aに示す構造体のB-B線方向の断面図である
- 【図3D】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その1)であり、図3Aに示す構造体のC-C線方向の断面図である
- 【図4A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その2)であり、メモリセルアレイが形成される領域の平面図である
- 【図4B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その2)であり、図4Aに示す構造体のA-A線方向の断面図である
- 【図4C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その2)であり、図4Aに示す構造体のB-B線方向の断面図である
- 【図4D】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その2)であり、図4Aに示す構造体のC-C線方向の断面図である
- 【図 5 A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その 3 )であり、メモリセルアレイが形成される領域の平面図である
- 【 図 5 B 】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その 3 )であり、図 5 A に示す構造体の A - A 線方向の断面図である
- 【図 5 C 】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その 3 )であり、図 5 A に示す構造体の B B 線方向の断面図である
- 【図5D】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その3)であり、図5Aに示す構造体のC-C線方向の断面図である
- 【図6A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その4)であり、メモリセルアレイが形成される領域の平面図である
- 【図 6 B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その 4 )であり、図 6 A に示す構造体の A A 線方向の断面図である
- 【図6C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その4)であり、図6Aに示す構造体のB-B線方向の断面図である
- 【図6D】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの

製造工程を示す図(その4)であり、図6Aに示す構造体のC-C線方向の断面図である

【図7A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その5)であり、メモリセルアレイが形成される領域の平面図である

【図7B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その5)であり、図7Aに示す構造体のA-A線方向の断面図である

【図7C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その5)であり、図7Aに示す構造体のB-B線方向の断面図である

【図7D】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その5)であり、図7Aに示す構造体のC-C線方向の断面図である

【図8A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その6)であり、メモリセルアレイが形成される領域の平面図である

【図8B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その6)であり、図8Aに示す構造体のA-A線方向の断面図である

【図8C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その6)であり、図8Aに示す構造体のB-B線方向の断面図である

【図8D】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その6)であり、図8Aに示す構造体のC-C線方向の断面図である

【図9A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その7)であり、メモリセルアレイが形成される領域の平面図である

【図9B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その7)であり、図9Aに示す構造体のA-A線方向の断面図である

【図9C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その7)であり、図9Aに示す構造体のB-B線方向の断面図である

【図 9 D】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 製造工程を示す図(その 7 )であり、図 9 A に示す構造体の C - C 線方向の断面図である

【図10A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その8)であり、メモリセルアレイが形成される領域の平面図である。

【図10B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その8)であり、図10Aに示す構造体のA-A線方向の断面図である。

【図10C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その8)であり、図10Aに示す構造体のB-B線方向の断面図である。

【図11A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その9)であり、メモリセルアレイが形成される領域の平面図である。

10

20

30

40

【図11B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その9)であり、図11Aに示す構造体のA-A線方向の断面図である。

【図11C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その9)であり、図11Aに示す構造体のB-B線方向の断面図である。

【図12A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その10)であり、メモリセルアレイが形成される領域の平面図である。

【図12B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その10)であり、図12Aに示す構造体のA-A線方向の断面図である。

【図12C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その10)であり、図12Aに示す構造体のB-B線方向の断面図である。

【図13A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その11)であり、メモリセルアレイが形成される領域の平面図である。

【図13B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その11)であり、図13Aに示す構造体のA-A線方向の断面図である。

【図13C】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その11)であり、図13Aに示す構造体のB-B線方向の断面図である。

【図14A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その12)であり、図2Aの切断面に対応する断面図である。

【図14B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その12)であり、図2Bの切断面に対応する断面図である。

【図15A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その13)であり、図2Aの切断面に対応する断面図である。

【図15B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その13)であり、図2Bの切断面に対応する断面図である。

【図16A】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その14)であり、図2Aの切断面に対応する断面図である。

【図16B】本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの製造工程を示す図(その14)であり、図2Bの切断面に対応する断面図である。

【図 1 7 】本発明を適用した実施形態である半導体装置に適用可能なメモリセルアレイのレイアウトの他の例を示す平面図である。

【図 1 8 】本発明を適用した実施形態である半導体装置におけるフィン部の高さと不良率との関係を示す図である。

【図19】本発明を適用した実施形態である半導体装置における第2の不純物拡散領域の深さと不良率との関係を示す図である。

【図 2 0 】本発明を適用した実施形態である半導体装置における各不純物拡散領域の接合位置を説明するための関係図である。

【図21】従来のDRAMのレイアウトの一例を示す平面図である。

【図22】図21に示すDRAMのZ-Z線方向の断面図である。

【発明を実施するための形態】

[0014]

ところで、発明者は、DRAM (Dynamic Random Access Memory)のメモリセルを微細化していくと、一つの活性領域内に設けられて隣接する2つのセルの間隔が縮小される結

10

20

30

40

20

30

40

50

果、一方のセルがデータ「 0 」を蓄積し、他方のセルがデータ「 1 」を蓄積している場合であって、かつデータ「 0 」のセルへのアクセスが連続して行われた場合において、データ「 1 」のセルの蓄積データが破壊するという隣接セル間のディスターブ不良(以下、単に「ディスターブ不良」という)が発生することを新たに知見した。このディスターブ不良は、半導体装置の信頼性を損ねる原因となる問題がある。

[ 0 0 1 5 ]

図 2 1 は、従来の D R A M のレイアウトの一例を示す平面図であり、図 2 2 は、図 2 1 に示す D R A M の Z - Z 線方向の断面図である。

[0016]

次に、図21及び図22を参照して、前述のディスターブ不良について、発明者が得た 知見を説明する。

図21を参照するに、半導体基板301の表面には、規則的に配列された複数の活性領域302が設けられている。個々の活性領域302は、半導体基板301の表面に形成された溝を絶縁膜で埋設する素子分離領域303に囲まれている。活性領域302と交差するY方向には、Y方向に延在する複数のワード線WLが配置されている。

[0017]

図22を参照するに、ワード線WL1,WL2は、半導体基板301の表面に複数の活性領域302及び素子分離領域303に跨って設けられる溝内に、ゲート絶縁膜305を介して埋め込んで形成されている。

ワード線W L 1 ,W L 2 の上面には、キャップ絶縁膜 3 0 6 が溝に埋め込まれて形成されている。一つの活性領域 3 0 2 には、ワード線W L 1 及びワード線W L 2 よりなる二つのワード線が交差して設けられている。

[0018]

二つのワード線W L 1 及びW L 2 は、各々対応する二つのトランジスタTr 1 , Tr 2 のゲート電極を構成している。トランジスタTr 1 は、ワード線W L 1 からなるゲート電極の他、ドレイン拡散層 3 0 7 及びソース拡散層 3 0 8 で構成されている。

また、トランジスタTr2は、ワード線WL2からなるゲート電極の他、ドレイン拡散層 3 1 2 及びソース拡散層 3 0 8 で構成されている。ソース拡散層 3 0 8 は、トランジスタ Tr1,Tr2に共通し、ビット線コンタクト 3 1 1 においてビット線 B L に接続されている。

[0019]

一方、各々のドレイン拡散層 3 0 7 , 3 1 2 は、層間絶縁膜 3 0 9 に形成された容量コンタクトプラグ 3 1 0 を介して、下部電極 3 1 3 , 3 1 4 (ストレージノード)にそれぞれ接続されている。

下部電極 3 1 3 , 3 1 4 は、図示しない容量絶縁膜及び上部電極と共にそれぞれ容量素子 3 1 6 , 3 1 7 を構成している。ワード線W L 1 , W L 2 が埋め込まれた溝の底面及び対向する 2 つの側面に対応する半導体基板 3 0 1 の表面がトランジスタTr 1 , Tr 2 のチャネルとなる。

[0020]

例えば、ワード線WL1をオン状態としてトランジスタTr1のチャネルを形成し、ビット線319にLow(L)レベルの電位を与えれば、下部電極313は「L」の状態となり、その後、ワード線WL1をオフ状態とすることにより、下部電極313にはL(データ「0」)の情報が蓄積される。

[ 0 0 2 1 ]

また、例えば、ワード線WL2をオン状態としてトランジスタTr2のチャネルを形成し、ビット線319にHigh(H)レベルの電位を与えれば、下部電極314はH状態となり、その後、ワード線WL2をオフ状態とすることにより下部電極314にはH(データ「1」)の情報が蓄積される。

[ 0 0 2 2 ]

このような動作状態に基き、下部電極313に「L」を蓄積させ、下部電極314に「

H」を蓄積させた状態を形成する。この状態でL側の下部電極313に対応するワード線 W L 1 のオン / オフを繰り返す ( 同じワード線 W L 1 を用いる他の活性領域のセル動作に 相当する)。

## [0023]

その結果、トランジスタTr1のチャネルに誘起された電子「e`」が隣接するドレイ ン拡散層312に到達し、下部電極314に蓄積されている「H」情報を破壊して「L」 状態に変化させてしまう。

すなわちデータ「1」がデータ「0」に変化するモードの不良が発生する。この不良は ワード線WL1のオン/オフ回数に依存し、例えば、オン/オフ回数を1万回繰り返す と複数のセルの内、1個のセルが破壊され、10万回では10個のセルが破壊される頻度 で発生する。

#### [0024]

隣接セルは、本来各々独立して情報を保持しなければならないが、隣接する一方のセル の動作状態により他の一方のセルの蓄積状態が変化するディスターブ不良が発生すると半 導体装置(DRAM)の正常動作が阻害され信頼性を損ねる問題となる。

このディスターブ不良は、セルサイズが大きい場合、すなわち図21に示すように最小 加工寸法Fで規定されるワード線WL1とワード線WL2との間隔Lが70nmの時には 問題とならなかった。

しかし、メモリセルが縮小され、ワード線WL1とワード線WL2との間隔が50nm より小さくなると、顕在化してきた。さらに小さくなると、より大きな問題となる。

以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以 下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示さ れる各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある

## [0027]

#### (半導体装置)

図1は、本発明を適用した実施形態である半導体装置に設けられたメモリセルアレイの 概略平面図である。図2Aは、図1に示すメモリセルアレイのA-A線方向の断面図であ る。図2Bは、図1に示すメモリセルアレイのB-B線方向の断面図である。図2Cは、 本 実 施 形 態 の 半 導 体 装 置 に お け る ゲ ー ト 電 極 溝 に 設 け ら れ た フ ィ ン 部 の 断 面 構 造 を 説 明 す るための斜視図である。

図1、図2A及び図2Bでは、本発明を適用した実施形態である半導体装置10の一例 として D R A M (Dynamic Random Access Memory) を挙げる。また、図 1 では、 D R A M のメモリセルアレイのレイアウトの一例を図示する。

図 1 において、 X 方向は、ビット線 3 4 の延在方向を示しており、 Y 方向は、 X 方向に 対して交差するゲート電極22、及び第2の素子分離領域17の延在方向(第2の方向) を示している。

#### [0028]

また、図1では、説明の便宜上、メモリセルアレイ11の構成要素のうち、半導体基板 1 3 、 第 1 の 素 子 分 離 領 域 1 4 、 活 性 領 域 1 6 、 第 2 の 素 子 分 離 領 域 1 7 、 ゲ ー ト 電 極 用 溝 1 8 、 ゲ ー ト 電 極 2 2 、 ビ ッ ト 線 3 4 、 容 量 コン タ ク ト プ ラ グ 4 2 、 容 量 コン タ ク ト パ ッド44、及び複数の素子形成領域Rのみを図示し、これら以外のメモリセルアレイ11 の構成要素の図示を省略する。

また、図 2 A では、実際には、図 1 に示す X 方向に延在するビット線 3 4 を模式的に図 示 す る 。 ま た 、 図 2 A ~ 図 2 C に お い て 、 図 1 に 示 す 半 導 体 装 置 1 0 と 同 一 構 成 部 分 に は 同一符号を付す。

## [0029]

本発明を適用した実施形態である半導体装置10は、図1、図2A及び図2Bに示すメ

20

10

30

40

モリセルアレイ 1 1 が形成されるメモリセル領域と、メモリセル領域の周囲に配置された図示していない周辺回路領域(周辺回路が形成される領域)と、を有する。

図1、図2 A 及び図2 B に示すように、半導体装置10に設けられたメモリセルアレイ1 は、半導体基板13と、第1の素子分離領域14と、複数の素子形成領域R を有した活性領域16と、第2の素子分離領域17と、ゲート電極用溝18と、上記ゲート電極用溝18の底部18 c から活性領域16の一部が突き出すように形成されたフィン部15と、第1及び第2のトランジスタ19-1,19-2と、ゲート絶縁膜21と、埋め込み型ゲート電極であるゲート電極22と、埋め込み絶縁膜24と、マスク絶縁膜26と、第1の不純物拡散領域28と、第2の不純物拡散領域29と、開口部32と、ビット線コンタクトプラグ33と、ビット線34と、キャップ絶縁膜36と、サイドウォール膜37と、層間絶縁膜38と、コンタクト孔41と、容量コンタクトプラグ42と、容量コンタクトパッド44と、シリコン窒化膜46と、キャパシタ48と、を有する。

[0030]

図 1 、図 2 A 及び図 2 B に示すように、半導体基板 1 3 は、板状とされた基板である。半導体基板 1 3 としては、例えば、 p 型の単結晶シリコン基板を用いることができる。この場合、半導体基板 1 3 の p 型不純物濃度は、例えば、 1 E 1 6 a t m o s / c m <sup>2</sup> とすることができる。

図1に示すように、第1の素子分離領域14は、第1の素子分離用溝51と、第1の素子分離用絶縁膜52とを有する。第1の素子分離用溝51は、図1に示すX方向に対して所定角度傾斜した方向(第1の方向)に延在するように、半導体基板13に形成されている。第1の素子分離用溝51は、図1に示すY方向に対して所定の間隔で複数形成されている。第1の素子分離用溝51の深さは、例えば、250nmとすることができる。

[0031]

第1の素子分離用絶縁膜52は、第1の素子分離用溝51を埋め込むように配置されている。図示してはいないが、第1の素子分離用絶縁膜52の上面は、半導体基板13の主面13aに対して面一とされている。第1の素子分離用絶縁膜52としては、例えば、シリコン酸化膜(SiO<sub>2</sub>膜)を用いることができる。

上記構成とされた第1の素子分離領域14は、第2の方向に対して帯状に延在する活性 領域16を区画している。

[0032]

図1、図2A及び図2Bに示すように、第2の素子分離領域17は、第2の素子分離用溝54と、第2の素子分離用絶縁膜55とを有する。第2の素子分離用溝54は、図1に示すY方向(第2の方向)に延在するように、半導体基板13に形成されている。これにより、第2の素子分離用溝54は、第1の素子分離領域14の一部を切断している。第2の素子分離用溝54は、隣り合うように配置された2つのゲート電極22を挟み込むように形成されている。

各々のゲート電極 2 2 は、メモリセルのワード線を構成するものである。すなわち、本実施形態のメモリセルは、 Y 方向に延在する 1 本の第 2 の素子分離領域 1 7 と 2 本のゲート電極 2 2 (ワード線)とが対となって、 X 方向に繰り返し配置される構成となっている

第2の素子分離用溝54の深さは、例えば、250nmとすることができる。

[0033]

第2の素子分離用絶縁膜55は、第2の素子分離用溝54と、マスク絶縁膜26に形成された開口部26Aとを埋め込むように配置されている。第2の素子分離用絶縁膜55の上面55aは、マスク絶縁膜26の上面26aに対して面一とされている。第2の素子分離用絶縁膜55としては、例えば、シリコン酸化膜(SiO2膜)を用いることができる

上記構成とされた第2の素子分離領域17は、第2の方向に対して複数の素子形成領域Rを区画している。

[0034]

10

20

30

このように、半導体基板13に形成された第1の素子分離用溝51に第1の素子分離用絶縁膜52を埋め込むことで構成された第1の素子分離領域14と、半導体基板13に形成された第2の素子分離用溝54に第2の素子分離用絶縁膜55を埋め込むことで構成された第2の素子分離領域17と、を設けて、活性領域16を複数の素子形成領域Rに区画することにより、第2の素子分離用溝54内に、ゲート絶縁膜21を介して、負の電位が付与されるダミーゲート電極(図示せず)を設けて複数の素子形成領域Rを区画した場合と比較して、ダミーゲート電極の電位が第1及び第2のトランジスタ19・1,19・2に悪影響を及ぼすことがなくなるため、第1及び第2のトランジスタ19・1,19・2を容易にOn(オン)させることができると共に、メモリセルアレイ11のデータの保持特性を向上させることができる。

[0035]

図1、図2A及び図2Bに示すように、ゲート電極用溝18は、2つの第2の素子分離領域17間に位置する半導体基板13に、Y方向に延在するように2つ(一対)設けられている。ゲート電極用溝18は、対向する第1及び第2の側面18a,18bと底部18cとからなる内面により区画されている。一対のゲート電極用溝18は、第2の側面18b同士が互いに対向するように配置されている。

[0036]

図2B及び図2Cに示すように、ゲート電極用溝18は、その底部18cの深さが第1及び第2の素子分離用溝51,54の深さ(第1及び第2の素子分離領域14,17の深さ)よりも浅くなるように構成されている。第1及び第2の素子分離用溝51,54の深さが250nmの場合、ゲート電極用溝18の深さは、例えば、150~200nmとすることが好ましい。

[0037]

図1及び図2 Cに示すように、ゲート電極用溝18は、第1の素子分離領域14及び活性領域16を横切るように延在して設けられている。すなわち、ゲート電極用溝18は、活性領域16に形成される第1の溝部18Aと、第1の素子分離領域14に形成される第2の溝部18Bとが連続して構成されている。

図2B及び図2Cに示すように、ゲート電極用溝18のうち、第1の素子分離領域14に形成される第2の溝部18Bの底部が、当該ゲート電極用溝18の底部18cとなっている。

[0038]

図2A及び図2Cに示すように、ゲート電極用溝18のうち、活性領域16に形成される第1の溝部18Aの底部は、第2の溝部18Bと対向する端部の深さが第2の溝部の底部の深さと同じ深さとされている。これに対して、第1の溝部18Aの中央部分においては、底部から活性領域16の一部が突き出すようにフィン部15が形成されている。

[0039]

図 2 A ~ 図 2 C に示すように、フィン部 1 5 は、上部 1 5 a と互いに対向する一対の側面 1 5 b , 1 5 c とを有している。

上部15aは、活性領域16が延在する方向(第1の方向)に延在している。また、上部15aの延在方向における両端は、第1の溝部18Aにおいてゲート電極用溝18を構成する第1の側面18aと第2の側面18bとに亘って設けられている。

一対の側面 1 5 b , 1 5 c は、活性領域 1 6 が延在する方向(第 1 の方向)と平行となるように配置されている。

[0040]

フィン部 1 5 の形状は、図 2 C に示すように、角が鋭角であっても良いし、丸まっていても良い(鋭角とならなくても良い)。

本実施形態において、フィン部15の高さとは、図2C中の符号Hに示すように、ゲート電極用溝18の底部18cの一番低いところから鉛直方向に延びた上部15aと接するところまでの高さをいう。

[0041]

10

20

30

40

20

30

40

50

フィン部 1 5 の高さ H は、ゲート電極用溝 1 8 の深さが 1 5 0 ~ 2 0 0 n m の場合に、 1 0 ~ 4 0 n m の範囲であることが好ましい。換言すると、フィン部 1 5 の上部 1 5 a は、半導体基板 1 3 の表面から 1 0 0 n m 以上深い位置となることが好ましい。

フィン部15の高さHが10nm未満であると、S係数(Subthreshold Factor)が大きくなるため、OFFリーク電流が増加するため好ましくない。また、電流駆動能力が低下して書き込み特性が劣化してしまうために好ましくない。一方、フィン部15の高さHが40nmを超えると、上述したディスターブ不良の抑制が不十分になるというために好ましくない。

これに対して、フィン部 1 5 の高さ H が上記範囲内であると、ディスターブ不良を十分に抑制しつつ、OFFリーク電流の増加を抑制及び書き込み特性を向上することができる。すなわち、フィン部の高さに対してトレードオフの関係にあった上記特性のいずれも満たすことが可能となる(図 1 8 を参照)。

[0042]

図2A~図2Cを参照するに、第1及び第2のトランジスタ19-1,19-2は、トレンチゲート型トランジスタであり、ゲート絶縁膜21と、サドルフィン型の埋め込みワード線であるゲート電極22と、埋め込み絶縁膜24と、第1の不純物拡散領域28と、第2の不純物拡散領域29と、を有する。

図2A及び図2Bに示すように、第1及び第2のトランジスタ19-1,19-2は、隣接して配置されている。第2の不純物拡散領域29は、第1及び第2のトランジスタ19-1,19-2の共通の不純物拡散領域(図2A及び図2Bに示す構造の場合、ドレイン領域)として機能する。

すなわち、第1のトランジスタ19-1を構成するゲート電極用溝18の第2の側面18b、及び第2のトランジスタ19-2を構成するゲート電極用溝18の第2の側面18bは、第2の不純物拡散領域29を介して対向する構成となっている。

[ 0 0 4 3 ]

図2A~図2Cを参照するに、ゲート絶縁膜21は、各々のゲート電極用溝18の第1及び第2の側面18a,18b、及びゲート電極用溝18の底部18cを覆うように設けられている。また、ゲート電極用溝18の底部18cに設けられたフィン部15の表面(すなわち、上部15aと互いに対向する一対の側面15b,15c)を覆うように設けられている。

ゲート絶縁膜 2 1 としては、例えば、単層のシリコン酸化膜(SiO $_2$  膜)、シリコン酸化膜を窒化した膜(SiON膜)、積層されたシリコン酸化膜(SiO $_2$  膜)、シリコン酸化膜(SiO $_2$  膜)上にシリコン窒化膜(SiN膜)を積層させた積層膜等を用いることができる。

ゲート絶縁膜 2 1 として単層のシリコン酸化膜(SiO<sub>2</sub> 膜)を用いる場合、ゲート絶縁膜 2 1 の厚さは、例えば、6nmとすることができる。

[0044]

図2A~図2Cを参照するに、ゲート電極22は、OFFリーク電流の低減と書き込み特性の向上とのために、サドルフィン型の埋め込みワード線を採用している。サドルフィン型にすることで、S係数を小さくすることができるため、OFFリーク電流を維持しながら、閾値電圧を低減することができる。また、サドルフィン型にすることで、電流駆動能力を向上することができる。

[0045]

ゲート電極22は、ゲート絶縁膜21を介して、ゲート電極用溝18の下部を埋め込むように配置されている。これにより、ゲート電極22は、ゲート絶縁膜21を介して、フィン部15を跨ぐように設けられている。また、ゲート電極22の上面22aは、半導体基板13の主面13aよりも低い位置に配置されている。ゲート電極22は、例えば、窒化チタン膜と、タングステン膜とを順次積層した積層構造とすることができる。

[0046]

本実施形態の半導体装置では、上記ゲート絶縁膜21の膜厚と上記ゲート電極22の仕

事関数とを調整することにより、第1及び第2のトランジスタ19-1,19-2の閾値電圧を適宜調整することができる。サドルフィン型のセルトランジスタとしては、上記閾値電圧の値を0.5~1.0Vの範囲とすることが好ましい。ここで、上記閾値電圧の値が0.5V未満になると、OFFリーク電流が増加して情報保持特性が劣化してしまう。一方、閾値電圧の値が1.0Vを超えると、電流駆動能力が減少して情報の書き込みが不十分となり、情報保持特性が劣化してしまうために好ましくない。

具体的には、ゲート絶縁膜21の厚さが、シリコン酸化膜換算で4~6nmの範囲とし、ゲート電極22の仕事関数が、4.6~4.8 e Vの範囲とすることにより、第1及び第2のトランジスタ19-1,19-2のいずれか一方又は両方の閾値電圧を0.8~1.0 Vとすることができる。

[0047]

図2A及び図2Bを参照するに、埋め込み絶縁膜24は、ゲート電極22の上面22a を覆うように、ゲート絶縁膜21が形成されたゲート電極用溝18を埋め込むように配置 されている。

また、埋め込み絶縁膜24の上部は、半導体基板13の主面13aよりも突出しており、この突出した部分の上面24aは、マスク絶縁膜26の上面26aに対して面ーとされている。埋め込み絶縁膜24としては、シリコン酸化膜(SiO₂膜)を用いることができる。

[0048]

図2A及び図2Bを参照するに、マスク絶縁膜26は、第1の不純物拡散領域28の上面28aに設けられている。マスク絶縁膜26は、第2の素子分離用溝54上に形成された溝状の開口部26Aを有する。マスク絶縁膜26は、異方性エッチングにより、半導体基板13に第2の素子分離用溝54を形成する際のエッチングマスクとして機能する。マスク絶縁膜26としては、シリコン窒化膜を用いる。この場合、マスク絶縁膜26の厚さは、例えば、50nmとすることができる。

[0049]

図2A及び図2Bを参照するに、第1の不純物拡散領域28は、ゲート電極用溝18の第1の側面18aに形成されたゲート絶縁膜21の上部21Aを覆うように、第1の側面18a側に位置する半導体基板13に設けられている。

すなわち、第1のトランジスタ19-1を構成するゲート電極用溝18の第1の側面18a、及び第2のトランジスタ19-2を構成するゲート電極用溝18の第1の側面18aは、半導体基板13を介して第2の素子分離溝54の側面に各々対向する構成となっている。

[0050]

したがって、第1の不純物拡散領域28は、第1の側面18aと第2の素子分離溝54に挟まれた半導体基板13の上面13aを含み、且つ、第1の側面18aに形成されたゲート絶縁膜21の上部21Aを覆うように設けられている。

第1の不純物拡散領域28の底面28bは、ゲート電極用溝18内に埋め込まれたゲート電極22の上面22aよりも高い位置(半導体基板13の上面13a側の位置)に配置されている。第1の不純物拡散領域28の底面28bを含む水平線と埋め込みゲート電極22の上面22aを含む水平線との距離は、5~10nmnの範囲であることが望ましい。上記距離が5nm未満であると、電流駆動能力が低下して書き込み特性が劣化してしまう。一方、10nmを超えると、接合電界が大きくなり情報保持特性が劣化してしまう。

[0051]

第1の不純物拡散領域28は、第1及び第2のトランジスタ19-1,19-2を構成する各ゲート電極22に対してそれぞれ設けられている。

第1の不純物拡散領域28は、第1及び第2のトランジスタ19-1,19-2のソース/ドレイン領域(図2A及び図2Bに示す構造の場合は、ソース領域)として機能する不純物拡散領域である。半導体基板13がp型シリコン基板の場合、第1の不純物拡散領域28は、半導体基板13にn型不純物をイオン注入することで形成する。

10

20

30

40

20

30

40

50

#### [0052]

図2A及び図2Bを参照するに、第2の不純物拡散領域29は、半導体基板13のうち、2つのゲート電極用溝18間に配置された部分に設けられている。具体的には、第2の不純物拡散領域29の深さが、ゲート電極用溝18の底部18cよりも浅く、フィン部15の頂点(上面15aのうち、最も半導体基板13の表面13aに近い部分)よりも深くなるように設けられている。すなわち、第2の不純物拡散領域29の底部の位置は、フィン部15の上面15aの頂点と、ゲート電極用溝18の底部18cとの間となるように設けられている。さらに言い換えると、第2の不純物拡散領域29(例えば、n型拡散領域)と半導体基板13(例えば、p型チャネル)との間の接合位置を、深さの下限をフィン部15の頂点位置とし、深さの上限をゲート電極用溝18の底部18cの位置とする。これにより、第2の不純物拡散領域29は、2つのゲート電極用溝18の第2の側面18bに設けられたゲート絶縁膜21の下端部以外の全てを覆うように配置されている。

## [0053]

ここで、第2の不純物拡散領域29の深さが、フィン部15の頂点よりも浅いと、上記ディスターブ不良の問題が顕在化してしまう。一方、第2の不純物拡散領域29の深さが、ゲート電極用溝18の底部18cよりも深いと、ドープした不純物(例えば、n型不純物)がフィン部15にも到達するため、所望の閾値電圧(Vt)よりも低くなってしまう。そして、この閾値電圧(Vt)の低下を補うために半導体基板13のチャネル濃度(例えば、p型不純物の濃度)を高くしていくと、第1の不純物拡散領域28(例えば、n型拡散層)と半導体基板13(例えば、pチャネル)との間の接合における電界強度が大きくなり、情報保持特性が劣化するという問題が顕在化する(図19を参照)。

#### [0054]

第2の不純物拡散領域29は、第1及び第2のトランジスタ19-1,19-2に対して共通のソース/ドレイン領域(図2に示す構造の場合は、ドレイン領域)として機能する不純物拡散領域である。半導体基板13がp型シリコン基板の場合、第2の不純物拡散領域29は、半導体基板13にn型不純物をイオン注入することで形成する。これにより、フィン部15はp型となる。

#### [0055]

図20は、本実施形態の半導体装置10における各不純物拡散領域の接合位置を説明するための関係図である。図20は、横軸が半導体基板13の表面13aからの深さを示しており、縦軸が半導体基板13、第1及び第2の不純物拡散領域28,29の各不純物濃度を示している。また、図中において、第1及び第2の不純物拡散領域28,29の各プロファイルと、半導体基板13とのプロファイルとの交点が冶金的接合位置となっている

図20には、ゲート電極用溝18の深さと、フィン部15の高さHと、第2の不純物拡散領域29の接合位置との関係が示されている。

## [0056]

このように、本実施形態の半導体装置10は、ゲート電極用溝18の底部18cにフィン部15を設けるとともに、第1の側面18aと第2の素子分離用溝54で挟まれた半導体基板13の上面13aを含み、かつ第1の側面18aに配置されたゲート絶縁膜21の上部21Aを覆う第1の不純物拡散領域28と、半導体基板13のうち、2つのゲート電極用溝18間に位置する部分に配置され、一対のゲート電極用溝18の第2の側面18bに配置されたゲート絶縁膜21の下端部以外の全てを覆う第2の不純物拡散領域29と、を設ける構成となっている。これにより、第1及び第2のトランジスタ19・1,19・2を動作させた際、フィン部15に第1のチャネル領域を形成するとともに、第1の側面18bに配置されたゲート絶縁膜21の下部と接触する半導体基板13、ゲート電極用溝18の底部18cと接触する半導体基板13及び第2の側面18bに配置された第2の無物拡散領域29の底部よりも下方の半導体基板13に第2のチャネル領域を形成して、第2の側面18bと接する部分であって第2の不純物拡散領域29の底部よりも上方の半導体基板13にはチャネル領域を設けない構成とすることができる。

つまり、ゲート絶縁膜 2 1 を介してゲート電極 2 2 に跨ぐように覆われたフィン部 1 5 と、ゲート電極用溝 1 8 を構成する 3 面とをする構成とすることができる。

#### [0057]

つまり、第1及び第2のトランジスタ19 - 1 , 19 - 2 がオン状態になった時、フィン部15 が完全に空乏化するので、従来のトランジスタよりも抵抗が低く、電流がながれやすくすることが可能となる。これにより、微細化されたメモリセルにおいても、チャネル抵抗を減少させてオン電流を増加させることが可能となる。

また、第1及び第2のトランジスタ19-1,19-2の一方が動作した際に、他方のトランジスタが誤動作する悪影響を抑制することが可能となる。

よって、半導体装置10を微細化して、ゲート電極22を狭ピッチで配置した場合でも、第1及び第2のトランジスタ19-1,19-2を独立して、安定して動作させることができる。

## [0058]

また、隣り合うように配置された2つのゲート電極用溝18の底部18cにフィン部15が設けられ、かつフィン部15の深さHが40nm以下とされることにより、第1のトランジスタ19-1と電気的に接続された下部電極57に「L」を蓄積させ、第2のトランジスタ19-2と電気的に接続された下部電極57に「H」を蓄積させた状態を形成し、この状態で第1のトランジスタ19-1に対応するゲート電極22(ワード線)のオン/オフを繰り返した際、第1のトランジスタ19-1のチャネル領域となるフィン部15がp型であるために電子e (図示せず)が誘起されにくくなるため、第1のトランジスタ19-2を構成する第2の不純物拡散領域28(ドレイン領域)に到達することを抑制可能となる。

#### [0059]

これにより、第1のトランジスタ19 - 1のチャネルに誘起された電子 e ・が、第2のトランジスタ19 - 2と電気的に接続された下部電極57に蓄積されているH情報を破壊してL状態に変化させることがなくなるため、隣接する一方のセルの動作状態により他の一方のセルの蓄積状態が変化するディスタープ不良の発生を抑制できる。

また、隣り合うように配置された2つのゲート電極22間の間隔が50nm以下とされたDRAMにおいても、上記ディスターブ不良の発生を抑制できる。

## [0060]

図2A及び図2Bを参照するに、開口部32は、2つのゲート電極用溝18から突出した埋め込み絶縁膜24の間に形成されている。開口部32は、第2の不純物拡散領域29の上面29aを露出するように形成されている。

図 2 A 及び図 2 B を参照するに、ビット線コンタクトプラグ 3 3 は、開口部 3 2 を埋め込むように設けられており、ビット線 3 4 と一体に構成されている。ビット線コンタクトプラグ 3 3 の下端は、第 2 の不純物拡散領域 2 9 の上面 2 9 a と接触している。ビット線 3 4 がポリシリコン膜、窒化チタン(TiN)膜、及びタングステン(W)膜を順次積層した積層膜により構成されている場合、ビット線コンタクトプラグ 3 3 は、ポリシリコン膜により構成することができる。

#### [0061]

図2A及び図2Bを参照するに、ビット線34は、埋め込み絶縁膜24の上面24aに設けられており、ビット線コンタクトプラグ33と一体に構成されている。これにより、ビット線34は、ビット線コンタクトプラグ33を介して、第2の不純物拡散領域29と電気的に接続されている。

ビット線34の材料としては、ポリシリコン膜、窒化チタン膜、及びタングステン膜を順次積層した積層膜や、ポリシリコン膜、或いは窒化チタン膜等を用いることができる。

#### [0062]

図2A及び図2Bを参照するに、キャップ絶縁膜36は、ビット線34の上面を覆うように設けられている。キャップ絶縁膜36は、ビット線34の上面を保護すると共に、異方性エッチング(具体的には、ドライエッチング)によりビット線34となる母材をパタ

10

20

30

40

20

30

40

50

ーニングする際のエッチングマスクとして機能する。キャップ絶縁膜36としては、シリコン窒化膜(SiN膜)と、シリコン酸化膜(SiO<sub>2</sub>膜)とを順次積層させた積層膜を用いることができる。

#### [0063]

図2A及び図2Bを参照するに、サイドウォール膜37は、ビット線34の側面を覆うように設けられている。サイドウォール膜37は、ビット線34の側壁を保護する機能を有する。サイドウォール膜37としては、シリコン窒化膜(SiN膜)と、シリコン酸化膜(SiO<sub>2</sub>膜)とを順次積層させた積層膜を用いることができる。

### [0064]

図2 A 及び図2 B を参照するに、層間絶縁膜3 8 は、マスク絶縁膜2 6 の上面2 6 a 、及び第2 の素子分離用絶縁膜5 5 の上面5 5 a に設けられている。層間絶縁膜3 8 の上面3 8 a は、キャップ絶縁膜3 6 の上面3 6 a に対して面一とされている。層間絶縁膜3 8 としては、例えば、C V D 法により形成されたシリコン酸化膜(SiO2膜)、或いは、S O G 法により形成された塗布系の絶縁膜(シリコン酸化膜(SiO2膜))を用いることができる。

#### [0065]

図2A及び図2Bを参照するに、コンタクト孔41は、第1の不純物拡散領域28の上面28aの一部を露出するように、埋め込み絶縁膜24、マスク絶縁膜26、及び層間絶縁膜38に形成されている。

図2A及び図2Bを参照するに、容量コンタクトプラグ42は、コンタクト孔41を埋め込むように設けられている。容量コンタクトプラグ42の下端は、第1の不純物拡散領域28の上面28aの一部と接触している。これにより、容量コンタクトプラグ42は、第1の不純物拡散領域28と電気的に接続されている。容量コンタクトプラグ42の上面42aは、層間絶縁膜38の上面38aに対して面一とされている。容量コンタクトプラグ42は、例えば、窒化チタン膜と、タングステン膜とを順次積層した積層構造とすることができる。

## [0066]

図2A及び図2Bを参照するに、容量コンタクトパッド44は、その一部が容量コンタクトプラグ42の上面42aと接続されるように、層間絶縁膜38の上面38aに設けられている。容量コンタクトパッド44上には、キャパシタ48を構成する下部電極57が接続されている。これにより、容量コンタクトパッド44は、容量コンタクトプラグ42と下部電極57とを電気的に接続している。

#### [0067]

図1を参照するに、容量コンタクトパッド44は、円形状とされており、Y方向において、容量コンタクトプラグ42に対して互い違いの位置に配列されている。これらの容量コンタクトパッド44は、X方向において、隣り合うビット線34間に配置されている。つまり、容量コンタクトパッド44は、Y方向に沿って1つおきにゲート電極22上に容量コンタクトパッド44の中心部を配置するか、Y方向に沿って1つおきにゲート電極22の側面上方に容量コンタクトパッド44の中心部を配置するかの、いずれかの位置を繰り返すように互い違いに配置されている。言い換えると、容量コンタクトパッド44は、Y方向に千鳥状に配置されている。

#### [0068]

図 2 A 及び図 2 B を参照するに、シリコン窒化膜 4 6 は、容量コンタクトパッド 4 4 の外周部を囲むように、層間絶縁膜 3 8 の上面 3 8 a に設けられている。

キャパシタ48は、容量コンタクトパッド44に対してそれぞれ1つ設けられている。 1つのキャパシタ48は、1つの下部電極57と、複数の下部電極57に対して共通の容量絶縁膜58と、複数の下部電極57に対して共通の電極である上部電極59と、を有する。

## [0069]

下部電極 5 7 は、容量コンタクトパッド 4 4 上に設けられており、容量コンタクトパッ

20

30

40

50

ド44と接続されている。下部電極57は、王冠形状とされている。

容量絶縁膜58は、シリコン窒化膜46から露出された複数の下部電極57の表面、及びシリコン窒化膜46の上面を覆うように設けられている。

上部電極 5 9 は、容量絶縁膜 5 8 の表面を覆うように設けられている。上部電極 5 9 は、容量絶縁膜 5 8 が形成された下部電極 5 7 の内部、及び複数の下部電極 5 7 間を埋め込むように配置されている。上部電極 5 9 の上面 5 9 a は、複数の下部電極 5 7 の上端よりも上方に配置されている。

## [0070]

上記構成とされたキャパシタ48は、容量コンタクトパッド44を介して、第1の不純物拡散領域28と電気的に接続されている。

なお、上部電極 5 9 の上面 5 9 a を覆う層間絶縁膜(図示せず)、該層間絶縁膜に内設されたコンタクトプラグ(図示せず)、及び該コンタクトプラグと接続された配線(図示せず)等を設けてもよい。

## [0071]

本発明を適用した実施形態である半導体装置10は、以下の構成を有する。半導体基板 13よりなり、第1の方向に延在するように半導体基板13に内設され、複数の素子形成 領域Rを有した活性領域16を区画する複数の第1の素子分離領域14と、第1の方向と 交差する第2の方向に延在するように半導体基板13に内設され、活性領域16を複数の 素子形成領域Rに区画する複数の第2の素子分離領域17と、隣接する第2の素子分離領 域 1 7 , 1 7 の間に、半導体基板 1 3 の表層に第 1 の素子分離領域 1 4 及び活性領域 1 6 と交差する第2の方向に延在して設けられ、互いに対向する第1及び第2の側面18a 1 8 b と底部 1 8 c とを有する一対のゲート電極用溝 1 8 と、ゲート電極用溝 1 8 のうち 、活性領域16に形成される第1の溝部18Aよりも第1の素子分離領域14に形成され る第 2 の溝部 1 8 B の深さを深くするとともに、第 1 の溝部 1 8 A の第 2 の溝部 1 8 B と 対向する部分の深さを当該第2の溝部18Bの深さと略同一とすることによって、ゲート 電極用溝18の底部18cから活性領域16の一部が突き出すように形成されたフィン部 1 5 と、ゲート電極用溝 1 8 及びフィン部 1 5 の表面を覆うゲート絶縁膜 2 1 と、一対の ゲート電極用溝18の下部に埋め込まれることによって、ゲート絶縁膜21を介してフィ ン部15を跨ぐように形成された一対のゲート電極22と、第2の素子分離領域17とゲ ート電極用溝 1 8 との間の半導体基板 1 3 の上面 1 3 a に設けられ、キャパシタ 4 8 に接 続される 2 つの第 1 の不純物拡散領域 2 8 , 2 8 と、第 2 の側面 1 8 b , 1 8 b 同士が対 向 す る よ う に 配 置 さ れ た 一 対 の ゲ ー ト 電 極 用 溝 1 8 , 1 8 の 間 の 半 導 体 基 板 1 3 に 設 け ら れ、ビット線 3 4 に接続される 1 つの第 2 の不純物拡散領域 2 9 と、を備え、素子形成領 域 R は、 第 2 の 不 純 物 拡 散 領 域 2 9 を 共 有 す る と と も に 、 一 方 の ゲ ー ト 電 極 2 2 及 び フィ ン 部 1 5 と 一 方 の 第 1 の 不 純 物 拡 散 領 域 2 8 と か ら 少 な く と も 構 成 さ れ る 第 1 の ト ラ ン ジ スタ19-1と、他方のゲート電極22及びフィン部15と他方の第1の不純物拡散領域 2 8 とから少なくとも構成される第 2 のトランジスタ 1 9 - 2 と、を有しゲート電極用溝 1 8 の底部 1 8 c の深さが、半導体基板 1 3 の表面 1 3 a から 1 5 0 ~ 2 0 0 n m であり ゲート電極用溝 1 8 の底部 1 8 c からフィン部 1 5 の頂点(上部)までの高さが、 1 0 ~ 4 0 n m である。

# [ 0 0 7 2 ]

また、第2の不純物拡散領域29の深さが、ゲート電極用溝18の底部18cよりも浅く、フィン部15の頂点(上部)よりも深くなるように設けられている。

## [0073]

本実施形態の半導体装置10によれば、ゲート電極用溝18の底部18cにフィン部15を設けるとともに、第1の側面18aと第2の素子分離用溝54で挟まれた半導体基板13の上面13aを含み、かつ第1の側面18aに配置されたゲート絶縁膜21の上部21Aを覆う第1の不純物拡散領域28と、半導体基板13のうち、2つのゲート電極用溝18間に位置する部分に配置され、一対のゲート電極用溝18の第2の側面18bに配置されたゲート絶縁膜21の下端部以外の全てを覆う第2の不純物拡散領域29と、を設け

る構成となっている。これにより、第1及び第2のトランジスタ19-1,19-2を動作させた際、フィン部15に第1のチャネル領域を形成するとともに、第1の側面18aに配置されたゲート絶縁膜21の下部と接触する半導体基板13、ゲート電極用溝18の底面18cと接触する半導体基板13及び第2の側面18bに配置された第2の不純物拡散領域29の底部よりも下方の半導体基板13に第2のチャネル領域を形成して、第2の側面18bと接する部分であって第2の不純物拡散領域29の底部よりも上方の半導体基板13にはチャネル領域を設けない構成とすることができる。

つまり、ゲート絶縁膜 2 1 を介してゲート電極 2 2 に跨ぐように覆われたフィン部 1 5 と、ゲート電極用溝 1 8 を構成する 3 面とをする構成とすることができる。

## [0074]

つまり、第1及び第2のトランジスタ19 - 1 , 1 9 - 2 がオン状態になった時、フィン部15 が完全に空乏化するので、従来のトランジスタよりも抵抗が低く、電流がながれやすくすることが可能となる。これにより、微細化されたメモリセルにおいても、チャネル抵抗を減少させてオン電流を増加させることが可能となる。

また、第1及び第2のトランジスタ19-1,19-2の一方が動作した際に、他方のトランジスタが誤動作する悪影響を抑制することが可能となる。

よって、半導体装置10を微細化して、ゲート電極22を狭ピッチで配置した場合でも、第1及び第2のトランジスタ19-1,19-2を独立して、安定して動作させることができる。

## [0075]

また、隣り合うように配置された2つのゲート電極用溝18の底部18cにフィン部15が設けられ、かつフィン部15の深さHが40nm以下とされることにより、第1のトランジスタ19-1と電気的に接続された下部電極57に「L」を蓄積させ、第2のトランジスタ19-2と電気的に接続された下部電極57に「H」を蓄積させた状態を形成し、この状態で第1のトランジスタ19-1に対応するゲート電極22(ワード線)のオン/オフを繰り返した際、第1のトランジスタ19-1のチャネル領域となるフィン部15がp型であるために電子e (図示せず)が誘起されにくくなるため、第1のトランジスタ19-2を構成する第2の不純物拡散領域28(ドレイン領域)に到達することを抑制可能となる。

## [0076]

これにより、第1のトランジスタ19 - 1のチャネルに誘起された電子 e が、第2のトランジスタ19 - 2と電気的に接続された下部電極57に蓄積されているH情報を破壊してL状態に変化させることがなくなるため、隣接する一方のセルの動作状態により他の一方のセルの蓄積状態が変化するディスターブ不良の発生を抑制できる。

また、隣り合うように配置された2つのゲート電極22間の間隔が50nm以下とされたDRAMにおいても、上記ディスターブ不良の発生を抑制できる。

## [0077]

また、ゲート絶縁膜21を介して、ゲート電極用溝18の下部を埋め込むように配置されたゲート電極22と、ゲート電極用溝18を埋め込むように配置され、ゲート電極22 の上面22aを覆う埋め込み絶縁膜24と、を設けることにより、ゲート電極22が半導体基板13の表面13aよりも上方に突出することがなくなる。

これにより、本実施形態のように、半導体装置10としてDRAMを用いた場合、ゲート電極22を形成する工程よりも後の工程で形成されるビット線34やキャパシタ48の形成を容易に行なうことが可能となるので、半導体装置10を容易に製造できる。

#### [0078]

図 3 A ~ 図 3 D、図 4 A ~ 図 4 D、図 5 A ~ 図 5 D、図 6 A ~ 図 6 D、図 7 A ~ 図 7 D、図 8 A ~ 図 8 D、図 9 A ~ 図 9 D、図 1 0 A ~ 図 1 0 C、図 1 1 A ~ 図 1 1 C、図 1 2 A ~ 図 1 2 C、図 1 3 A ~ 図 1 3 C、図 1 4、図 1 5、及び図 1 6 を参照して、本実施形態の半導体装置 1 0 (具体的には、メモリセルアレイ 1 1 )の製造方法について説明する

10

20

30

ここで、図3A~図13Aに示すA-A線は、図1に示すA-A線に、図3B~図13 Bに示すB-B線は、図1に示すB-B線に、それぞれ対応している。

また、図3A~図9Aに示すC-C線に沿った断面を、図3D~図9Dにそれぞれ示す。上記C-C線に沿った断面は、本実施形態の半導体装置10における埋め込みワード線であるゲート電極22の延在方向に沿った断面を示している。

## [0079]

始めに、図3A~図3Dに示す工程では、半導体基板13の主面13aに、パッド酸化膜65を形成する。次いで、パッド酸化膜65上に、溝状の開口部66aを有したシリコン窒化膜66を形成する。

図3A及び図3Bに示すように、開口部66aは、X方向に所定角度傾斜した方向(第1の方向)に対して帯状に延在し、かつY方向に所定の間隔で複数形成する。

このとき、開口部66aは、第1の素子分離用溝51の形成領域に対応するパッド酸化膜65の上面を露出するように形成する。開口部66aは、シリコン窒化膜66上にパターニングされたホトレジスト(図示せず)を形成し、該ホトレジストをマスクとする異方性エッチングによりシリコン窒化膜66をエッチングすることで形成する。該ホトレジストは、開口部66aを形成後に除去する。

#### [0800]

次いで、開口部66aを有したシリコン窒化膜66をマスクとする異方性エッチング( 具体的には、ドライエッチング)により、半導体基板13をエッチングすることで、第1 の方向に延在する第1の素子分離用溝51を形成する。

第 1 の素子分離用溝 5 1 の幅 W  $_1$  は、例えば、4 3 n m とすることができる。また、第 1 の素子分離用溝 5 1 の深さ D  $_1$  (半導体基板 1 3 の主面 1 3 a を基準としたときの深さ)は、例えば、 2 5 0 n m とすることができる。

#### [0081]

次いで、図4A~図4Dに示す工程では、第1の素子分離用溝51を埋め込む第1の素子分離用絶縁膜52を形成する。

具体的には、HDP(High Density Plasma)法により形成されたシリコン酸化膜(SiO<sub>2</sub>膜))、或いはSOG(Spin on Grass)法により形成された塗布系のシリコン酸化膜(SiO<sub>2</sub>膜)により、第1の素子分離用溝51を埋め込む。

その後、CMP(Chemical Mechanical Polishing)法により、シリコン窒化膜66の上面よりも上方に成膜されたシリコン酸化膜(SiO<sub>2</sub>膜)を除去することで、第1の素子分離用溝51にシリコン酸化膜(SiO<sub>2</sub>膜)よりなる第1の素子分離用絶縁膜52を形成する。

これにより、第1の素子分離用溝51及び第1の素子分離用絶縁膜52よりなり、かつ第1の方向に延在する帯状の活性領域16を区画する第1の素子分離領域14が形成される。

#### [0082]

次いで、図5A~図5Dに示す工程では、図4A~図4Dに示すシリコン窒化膜66を除去し、その後、パッド酸化膜65を除去する。具体的には、熱燐酸によりシリコン窒化膜66を除去し、その後、HF(フッ化水素)系のエッチング液により、パッド酸化膜65を除去する。これにより、帯状の活性領域16が露出される。

次いで、第1の素子分離用絶縁膜52のうち、半導体基板13の主面13aから突出した部分を除去することで、第1の素子分離用絶縁膜52の上面52aを半導体基板13の主面13aから突出した第1の素子分離用絶縁膜52の除去は、例えば、ウエットエッチングにより行う。

#### [0083]

次いで、図6A~図6Dに示す工程では、図5A~図5Dに示す半導体基板13の主面13a及び第1の素子分離用絶縁膜52の上面52aに、溝状の開口部26Aを有したマスク絶縁膜26を形成する。

10

20

30

40

具体的には、マスク絶縁膜26は、半導体基板13の主面13a及び第1の素子分離用絶縁膜52の上面52aを覆うシリコン窒化膜(マスク絶縁膜26の母材)を成膜し、次いで、シリコン窒化膜上にパターニングされたホトレジスト(図示せず)を形成し、該ホトレジストをマスクとする異方性エッチングにより開口部26Aを加工することで形成する。

このとき、開口部26Aは、Y方向(第2の方向)に延在し、かつX方向に対して所定の間隔で複数形成する(図6A参照)。また、開口部26Aは、第2の素子分離用溝54の形成領域に対応する半導体基板13の主面13aを露出するように形成する。また、ホトレジスト(図示せず)は、開口部26Aを形成後に除去する。

## [0084]

次いで、開口部26Aを有したマスク絶縁膜26をマスクとする異方性エッチング(具体的には、ドライエッチング)により、半導体基板13をエッチングすることで、第1の方向に延在する第2の素子分離用溝54を形成する。

第 2 の素子分離用溝 5 4 の深さ D  $_2$  (半導体基板 1 3 の主面 1 3 a を基準としたときの深さ)は、例えば、 2 5 0 n mとすることができる。

#### [0085]

次いで、第2の素子分離用溝54を埋め込む第2の素子分離用絶縁膜55を形成する。 具体的には、HDP法により形成されたシリコン酸化膜(SiO₂膜)、或いはSOG法により形成された塗布系のシリコン酸化膜(SiO₂膜)により、第2の素子分離用溝54を埋め込む。

次いで、СМР法により、マスク絶縁膜 2 6 の上面 2 6 a よりも上方に成膜された絶縁膜を除去することで、第 2 の素子分離用溝 5 4 に、シリコン酸化膜(SiO<sub>2</sub>膜)よりなり、かつマスク絶縁膜 2 6 の上面 2 6 a に対して面一とされた上面 5 5 a を有する第 2 の素子分離用絶縁膜 5 5 を形成する。

これにより、第2の素子分離用溝54及び第2の素子分離用絶縁膜55よりなり、かつ図5A~図5Dに示す帯状の活性領域16を複数の素子形成領域Rに区画する第2の素子分離領域17を形成する。

#### [0086]

このように、半導体基板13に形成された第1の素子分離用溝51、及び第1の素子分離用溝51を埋め込む第1の素子分離用絶縁膜52よりなり、帯状の活性領域16を区画する第1の素子分離領域14を形成後、半導体基板13に形成された第2の素子分離用溝54、及び第2の素子分離用溝54を埋め込む第2の素子分離用絶縁膜55よりなり、複数の素子形成領域Rを区画する第2の素子分離領域17を形成することにより、第2の素子分離用溝54内に、ゲート絶縁膜21を介して、負の電位が付与されるダミーゲート電極(図示せず)を設けて複数の素子形成領域Rを区画した場合と比較して、ダミーゲート電極の電位が第1及び第2のトランジスタ19・1,19・2を容易にOn(オン)させることができると共に、メモリセルアレイ11のデータの保持特性を向上させることができる。

#### [0087]

次いで、図7A~図7Dに示す工程では、2つの第2の素子分離領域17間に位置するマスク絶縁膜26に、Y方向に延在する2つの溝状の開口部26Bを形成する。

このとき、開口部26Bは、ゲート電極用溝18の形成領域に対応する半導体基板13の主面13aを露出するように形成する。開口部26Bは、マスク絶縁膜26上にパターニングされたホトレジスト(図示せず)を形成し、該ホトレジストをマスクとする異方性エッチング(具体的には、ドライエッチング)によりマスク絶縁膜26をエッチングすることで形成する。該ホトレジストは、開口部26Bを形成後に除去する。

#### [0088]

次いで、図7Dに示すように、開口部26Bを有したマスク絶縁膜26をマスクとする 異方性エッチング(具体的には、ドライエッチング)により、先ず、第1の素子分離領域 10

20

30

40

1 4 を構成する素子分離用絶縁膜 5 2 を選択的にエッチングする。これにより、ゲート電極用溝 1 8 のうち、第 1 の素子分離領域 1 4 に第 2 の溝部 1 8 B を形成する。ここで、第 2 の溝部 1 8 B の深さ D  $_4$  (半導体基板 1 3 の主面 1 3 a を基準としたときの深さ、図示せず)は、第 1 及び第 2 の素子分離用溝 5 1 , 5 4 の深さ D  $_1$  , D  $_2$  よりも浅くなるように形成する。具体的には、第 1 及び第 2 の素子分離用溝 5 1 , 5 4 の深さ D  $_1$  , D  $_2$  が、例えば 2 5 0 n m の場合、 1 5 0 ~ 2 0 0 n m の範囲とすることができる。

[0089]

次に、活性領域 1 6 を構成する半導体基板 1 3 を選択的にエッチングする。これにより、ゲート電極用溝 1 8 のうち、活性領域 1 6 に第 1 の溝部 1 8 A を形成する。ここで、第 1 の溝部 1 8 A の深さ D  $_3$  (半導体基板 1 3 の主面 1 3 a を基準としたときの深さ)は、第 2 の溝部 1 8 B の深さ D  $_4$  よりも浅くなるように形成する。具体的には、第 2 の溝部 1 8 B の深さ D  $_4$  よりも 1 0 ~ 4 0 n m 浅くなるように形成する。第 1 及び第 2 の素子分離用溝 5 1 , 5 4 の深さ D  $_1$  , D  $_2$  が 2 5 0 n m の場合、ゲート電極用溝 1 8 の深さ D  $_4$  は、例えば、 1 5 0 n m とすることができる。

[0090]

次いで、図8A~図8Dに示す工程では、開口部26Bを有したマスク絶縁膜26をマスクとする等方エッチング(具体的には、ドライウェットエッチング)により、ゲート電極用溝18を構成する第1の溝部18Aの、第2の溝部18Bと対向する部分の深さを当該第2の溝部18Bの深さと略同一となるまで選択的にエッチングする。

[0091]

このようにして、ゲート電極用溝18のうち、活性領域16に形成される第1の溝部188は、第2の溝部188と対向する端部の深さが第2の溝部18Bの深さと同じ深さ(すなわち、D<sub>4</sub>)となるように(図8C及び図8Dを参照)形成することができる。これに対して、中央部分の深さがD<sub>3</sub>となるように形成することができる(図8B及び図Dを参照)。すなわち、第1及び第2の側面18a,18b及び底部18cを有したゲート電極用溝18及び上記底部18cから活性領域16の一部が突き出すように設けられたフィン部15を形成することができる。

[0092]

次いで、図9A~図9Dに示す工程では、各々のゲート電極用溝18の表面(すなわち、第1及び第2の側面18a,18b、及びゲート電極用溝18の底部18c)とフィン部15の表面(すなわち、上部15aと互いに対向する一対の側面15b,15c)を覆うゲート絶縁膜21を形成する。

ゲート絶縁膜 2 1 としては、例えば、単層のシリコン酸化膜(SiO $_2$  膜)、シリコン酸化膜を窒化した膜(SiON膜)、積層されたシリコン酸化膜(SiO $_2$  膜)、シリコン酸化膜(SiO $_2$  膜)上にシリコン窒化膜(SiN膜)を積層させた積層膜等を用いることができる。

ゲート絶縁膜 2 1 として単層のシリコン酸化膜(SiO<sub>2</sub> 膜)を用いる場合、ゲート絶縁膜 2 1 は、熱酸化法により形成することができる。この場合、ゲート絶縁膜 2 1 の厚さは、例えば、6nmとすることができる。

[0093]

次いで、上面22aが半導体基板13の主面13aよりも低くなるように、ゲート絶縁膜21を介して、各々のフィン部15を跨ぐようにゲート電極用溝18の下部を埋め込むゲート電極22を形成する(図9Dを参照)。

具体的には、例えば、CVD法により、ゲート電極用溝18を埋め込むように、窒化チタン膜と、タングステン膜とを順次積層させ、次いで、ゲート電極用溝18の下部に窒化チタン膜及びタングステン膜が残存するように、ドライエッチングにより、窒化チタン膜及びタングステン膜を全面エッチバックすることで、窒化チタン膜及びタングステン膜よりなるゲート電極22を形成する。各々のゲート電極22は、メモリセルのワード線を構成する。

[0094]

10

20

30

次いで、ゲート電極22の上面22aを覆うと共に、ゲート電極用溝18及び溝状の開口部26Bを埋め込む、埋め込み絶縁膜24を形成する。

具体的には、HDP法により形成された絶縁膜(例えば、シリコン酸化膜(SiO₂膜))、或いはSOG法により形成された塗布系の絶縁膜(例えば、シリコン酸化膜(SiOュ膜))により、ゲート電極用溝18の上部及び開口部26Bを埋め込む。

次いで、СМР法により、マスク絶縁膜26の上面26aよりも上方に成膜された絶縁膜を除去する。これにより、ゲート電極用溝18及び開口部26Bを埋め込む絶縁膜(例えば、シリコン酸化膜(SiО₂膜))よりなり、かつマスク絶縁膜26の上面26aに対して面一とされた上面24aを有した埋め込み絶縁膜24を形成する。

なお、図3D~図9Dにより、埋め込みワード線であるサドルフィン型のゲート電極22が形成されるため、以降の図では図3A~図9Aに示すC-C線に沿った断面図は省略する。

## [0095]

次いで、図10A~図10Cに示す工程では、図9A~図9Cに示す構造体の上面全体に、n型不純物(半導体基板13であるp型シリコン基板とは異なる導電型の不純物)であるリン(P)を、エネルギーが100KeV、ドーズ量が1E14atmos/cm²の条件でイオン注入することで、ゲート電極用溝18と第1の素子分離領域17との間に位置する半導体基板13に第1の不純物拡散領域28を形成すると共に、2つのゲート電極用溝18間に位置する半導体基板13に第2の不純物拡散領域29の一部となる不純物拡散領域71を形成する。

これにより、ゲート電極用溝18の第1の側面18a側に位置する半導体基板13に、第1の側面18aに形成されたゲート絶縁膜21の上部21Aを覆うように、第1の不純物拡散領域28が形成される。

このとき、第1不純物拡散領域28は、第1の側面18aと第2の素子分離用溝54に挟まれた半導体基板13の上面13aを含み、かつ埋め込みゲート電極22の上面22aよりも高い位置に底面28bを有するように形成する。

なお、この段階でのマスク絶縁膜26の厚さは、例えば、50nmとすることができる

## [0096]

次いで、図11A~図11Cに示す工程では、埋め込み酸化膜24の上面24a、マスク絶縁膜26の上面26a、及び第2の素子分離用絶縁膜55の上面55aに、埋め込み絶縁膜24間に位置するマスク絶縁膜26の上面26aを露出する溝状の開口部73aを有したホトレジスト73を形成する。

次いで、ホトレジスト 7 3 をマスクとするエッチング(ウエットエッチング、或いはドライエッチング)により、開口部 7 3 a から露出されたマスク絶縁膜 2 6 を除去する。

これにより、不純物拡散領域71の上面71aが露出されると共に、不純物拡散領域71の上面71aに対して面一とされた第1の素子分離用絶縁膜52の上面52aの一部が露出される。

## [0097]

次いで、図12A~図12Cに示す工程では、ホトレジスト73から露出された不純物拡散領域71(言い換えれば、不純物拡散領域71が形成された半導体基板13)に、n型不純物(半導体基板13であるp型シリコン基板とは異なる導電型の不純物)であるリン(P)を、選択的にイオン注入することで、2つのゲート電極用溝18間に位置する半導体基板13に、その底部の深さがフィン部15の上面15aの頂点とゲート電極用溝18の底部18cとの間となるように、第2の不純物拡散領域29を形成する。上記イオン注入は、エネルギーが15KeV、ドーズ量が5E14atmos/cm²の条件で1段目のイオン注入を行った後に、エネルギーが30KeV、ドーズ量が2E13atmos/cm²の条件で2段目のイオン注入を行なう(2段注入)。

これにより、第2の不純物拡散領域29は、2つのゲート電極用溝18の第2の側面1 8 b に設けられたゲート絶縁膜21の下端部以外の全てを覆うように第2の不純物拡散領 10

20

30

40

域 2 9 が形成されると共に、ゲート絶縁膜 2 1 、フィン部 1 5 及びゲート電極 2 2 、埋め込み絶縁膜 2 4 、第 1 の不純物拡散領域 2 8 、及び第 2 の不純物拡散領域 2 9 を備えた第 1 及び第 2 のトランジスタ 1 9 - 1 , 1 9 - 2 が形成される。

## [0098]

このように、ゲート電極用溝18の底部18cにフィン部15を設けるとともに、第1の側面18aと第2の素子分離用溝54で挟まれた半導体基板13の上面13aを含み、かつ第1の側面18aに配置されたゲート絶縁膜21の上部21Aを覆う第1の不純物拡散領域28と、半導体基板13のうち、2つのゲート電極用溝18間に位置する部分に配置され、一対のゲート電極用溝18の第2の側面18bに配置されたゲート絶縁膜21の下端部以外の全てを覆う第2の不純物拡散領域29と、を設ける構成となっている。これにより、第1及び第2のトランジスタ19・1,19・2を動作させた際、フィン部15に第1のチャネル領域を形成するとともに、第1の側面18aに配置されたゲート絶縁膜21の下部と接触する半導体基板13、ゲート電極用溝18の底部18cと接触する半導体基板13及び第2の側面18bに配置された第2の不純物拡散領域29の底部よりも下の半導体基板13にはチャネル領域を形成しないことが可能となる。

#### [0099]

つまり、第1及び第2のトランジスタ19-1,19-2がオン状態になった時、フィン部15が完全に空乏化するので、従来のトランジスタよりも抵抗が低く、電流がながれやすくすることが可能となる。これにより、微細化されたメモリセルにおいても、チャネル抵抗を減少させてオン電流を増加させることが可能となる。

また、第1及び第2のトランジスタ19-1,19-2の一方が動作した際に、他方のトランジスタが誤動作する悪影響を抑制することが可能となる。

よって、半導体装置10を微細化して、ゲート電極22を狭ピッチで配置した場合でも、第1及び第2のトランジスタ19-1,19-2を独立して、安定して動作させることができる。

#### [0100]

また、隣り合うように配置された2つのゲート電極用溝18の底部18cにフィン部15が設けられ、かつフィン部15の深さHが40nm以下とされることにより、第1のトランジスタ19-1と電気的に接続された下部電極57に「L」を蓄積させ、第2のトランジスタ19-2と電気的に接続された下部電極57に「H」を蓄積させた状態を形成し、この状態で第1のトランジスタ19-1に対応するゲート電極22(ワード線)のオン/オフを繰り返した際、第1のトランジスタ19-1のチャネル領域となるフィン部15がp型であるために電子e (図示せず)が誘起されにくくなるため、第1のトランジスタ19-2を構成する第2の不純物拡散領域28(ドレイン領域)に到達することを抑制可能となる。

#### [0101]

これにより、第1のトランジスタ19 - 1のチャネルに誘起された電子 e が、第2のトランジスタ19 - 2と電気的に接続された下部電極57に蓄積されているH情報を破壊してL状態に変化させることがなくなるため、隣接する一方のセルの動作状態により他の一方のセルの蓄積状態が変化するディスターブ不良の発生を抑制できる。

また、隣り合うように配置された2つのゲート電極22間の間隔が50nm以下とされたDRAMにおいても、上記ディスターブ不良の発生を抑制できる。

#### [0102]

次 N で、 図 1 3 A ~ 図 1 3 C に示す工程では、 図 1 2 A ~ 図 1 2 C に示すホトレジスト 7 3 を除去する。

次いで、図14A及び図14Bに示す工程では、開口部32を埋め込むビット線コンタクトプラグ33、及びビット線コンタクトプラグ33上に配置され、X方向に延在するビット線34(図1参照)を一括形成する。

10

20

30

40

具体的には、図14Aに示すように、埋め込み絶縁膜24の上面24aに、開口部32を埋め込むように、図示していないポリシリコン膜、窒化チタン膜、及びタングステン膜を順次成膜(このとき、ポリシリコン膜が開口部32を埋め込むように成膜)する。

次いで、図示していないタングステン膜上に、キャップ絶縁膜36の母材となる図示していないシリコン窒化膜(SiN膜)を成膜する。

その後、ホトリソグラフィ技術により、シリコン窒化膜(SiN膜)上に、ビット線 3 4 の形成領域を覆うホトレジスト(図示せず)を形成する。

## [0103]

次いで、該ホトレジストをマスクとする異方性エッチング(具体的には、ドライエッチング)により、シリコン窒化膜(SiN膜)、タングステン膜、窒化チタン膜、及びポリシリコン膜をパターニングすることで、シリコン窒化膜(SiN膜)よりなるキャップ絶縁膜36と、ポリシリコン膜よりなり、第2の不純物拡散領域29の上面29aと接触するビット線コンタクトプラグ33と、ビット線コンタクトプラグ33上に配置され、ポリシリコン膜、窒化チタン膜、及びタングステン膜よりなるビット線34と、を一括形成する。

#### [0104]

次いで、ビット線34の側面、及びキャップ絶縁膜36を覆うように、図示していないシリコン窒化膜(SiN膜)及びシリコン酸化膜(SiO<sub>2</sub>膜)を順次成膜し、その後、シリコン酸化膜(SiO<sub>2</sub>膜)及びシリコン窒化膜(SiN膜)を全面エッチバックすることにより、キャップ絶縁膜36の側面及びビット線34の側面を覆うサイドウォール膜37を形成する。

#### [0105]

このように、シリコン窒化膜(SiN膜)と、シリコン酸化膜(SiO₂膜)とを順次積層させることでサイドウォール膜37を形成することにより、層間絶縁膜38としてSOG法により形成された塗布系の絶縁膜(具体的には、シリコン酸化膜(SiO₂膜))を成膜した際、シリコン酸化膜(塗布系の絶縁膜)の濡れ性が改善されるため、シリコン酸化膜(塗布系の絶縁膜)中へのボイドの発生を抑制できる。

#### [0106]

次いで、埋め込み絶縁膜24の上面24a、マスク絶縁膜26の上面26a、及び第2の素子分離用絶縁膜55の上面55aに、サイドウォール膜37を覆うと共に、キャップ絶縁膜36の上面36aに対して面一とされた上面38aを有した層間絶縁膜38を形成する。これにより、キャップ絶縁膜36の上面36aが、層間絶縁膜38から露出される

## [0107]

具体的には、埋め込み絶縁膜24の上面24a、マスク絶縁膜26の上面26a、及び第2の素子分離用絶縁膜55の上面55aに、サイドウォール膜37を覆うように、SOG法により塗布系の絶縁膜(シリコン酸化膜(SiO₂膜))を塗布し、次いで、熱処理を行なうことで、シリコン酸化膜(塗布系の絶縁膜)の膜質を緻密にする。

また、上記SOG法によりシリコン酸化膜(塗布系の絶縁膜)を形成する際には、ポリシラザンを含有した塗布液を用いる。また、上記熱処理は、水蒸気雰囲気中で行なうとよい。

#### [0108]

次いで、CMP法により、キャップ絶縁膜36の上面36aが露出するまで、熱処理されたシリコン酸化膜(塗布系の絶縁膜)の研磨を行なう。これにより、キャップ絶縁膜36の上面36aに対して面一とされた上面38aを有した層間絶縁膜38が形成される。

なお、図14A及び図14Bに示す構造体には図示していないが、上記シリコン酸化膜 (塗布系の絶縁膜)の研磨後に、CVD法により、キャップ絶縁膜36の上面36a及び 層間絶縁膜38の上面38aを覆うシリコン酸化膜(SiO<sub>2</sub>膜)を形成してもよい。

#### [0109]

次いで、図15A及び図15Bに示す工程では、SAC(Self Aligned

10

20

30

40

20

30

40

50

Contact)法により、層間絶縁膜38、マスク絶縁膜26、埋め込み絶縁膜24、及びゲート絶縁膜21を異方性エッチング(具体的には、ドライエッチング)することで、第1の不純物拡散領域28の上面28aの一部を露出するコンタクト孔41を形成する

この際のドライエッチングは、シリコン酸化膜(SiO₂膜)を選択的にエッチングするステップと、シリコン窒化膜(SiN膜)を選択的にエッチングするステップとに分けて行なう。

#### [0110]

次いで、コンタクト孔41内に、上面42aが層間絶縁膜38の上面38aに対して面ーとされ、かつ下端が第1の不純物拡散領域28の上面28aと接触する容量コンタクトプラグ42を形成する。

具体的には、コンタクト孔 4 1 を埋め込むように、 C V D 法により、 窒化チタン膜(図示せず)と、 タングステン膜(図示せず)とを順次積層させ、次いで、 C M P 法を用いた研磨により、 層間絶縁膜 3 8 の上面 3 8 a に形成された不要な窒化チタン膜及びタングステン膜を除去することで、 コンタクト孔 4 1 内に、 窒化チタン膜及びタングステン膜よりなる容量コンタクトプラグ 4 2 を形成する。

#### [0111]

次いで、層間絶縁膜38の上面38aに、容量コンタクトプラグ42の上面42aの一部と接触する容量コンタクトパッド44を形成する。

具体的には、キャップ絶縁膜36の上面36a、容量コンタクトプラグ42の上面42a、及び層間絶縁膜38の上面38aを覆うように、容量コンタクトパッド44の母材となる金属膜(図示せず)を成膜する。

### [0112]

次いで、ホトリソグラフィ技術により、該金属膜の上面のうち、容量コンタクトパッド44の形成領域に対応する面を覆うホトレジスト(図示せず)を形成し、次いで、該ホトレジストをマスクとするドライエッチングにより、ホトレジストから露出された不要な金属膜を除去することで、該金属膜よりなる容量コンタクトパッド44を形成する。容量コンタクトパッド44を形成後、ホトレジスト(図示せず)を除去する。

次いで、キャップ絶縁膜36の上面36a、容量コンタクトプラグ42の上面42a、 及び層間絶縁膜38の上面38aに、容量コンタクトパッド44を覆うシリコン窒化膜4 6を形成する。

# [0113]

次いで、図16A及び図16Bに示す工程では、シリコン室化膜46上に、図示していない厚さの厚いシリコン酸化膜(SiO $_2$  膜)を成膜する。該シリコン酸化膜(SiO $_2$  膜)の厚さは、例えば、厚さ1500nmとすることができる。

#### [0114]

次いで、シリンダーホール(図示せず)の内面、及び容量コンタクトパッド44の上面に、導電膜(例えば、窒化チタン膜)を成膜することで、該導電膜よりなり、かつ王冠形状とされた下部電極 5 7 を形成する。

次いで、ウエットエッチングにより、シリコン酸化膜(図示せず)を除去することで、シリコン窒化膜46の上面を露出させる。次いで、シリコン窒化膜46の上面、及び下部電極57を覆う容量絶縁膜58を形成する。

## [0115]

次いで、容量絶縁膜58の表面を覆うように、上部電極59を形成する。このとき、上

部電極 5 9 は、上部電極 5 9 の上面 5 9 a の位置が容量絶縁膜 5 8 よりも上方に配置されるように形成する。これにより、各容量コンタクトパッド 4 4 上に、下部電極 5 7 、容量絶縁膜 5 8 、及び上部電極 5 9 よりなるキャパシタ 4 8 が形成される。

これにより、第1の実施の形態の半導体装置10が製造される。なお、実際には、上部電極59の上面59aに、図示していない層間絶縁膜、ビア、及び配線等を形成する。

#### [0116]

第1の実施の形態の半導体装置の製造方法によれば、ゲート電極用溝18の底部18 c にフィン部15を設けるとともに、第1の側面18 a と第2の素子分離用溝54で挟まれた半導体基板13の上面13 a を含み、かつ第1の側面18 a に配置されたゲート絶縁膜21の上部21Aを覆う第1の不純物拡散領域28と、半導体基板13のうち、2つの側で一ト電極用溝18間に位置する部分に配置され、一対のゲート電極用溝18の第2の側面18 b に配置されたゲート絶縁膜21の下端部以外の全てを覆うの下純物拡散領域29 c たむける構成となっている。これにより、第1及び第2のトランジスタ19・19・2を動作させた際、フィン部15に第1のチャネル領域を形成するとともに、第1の側面18 a に配置されたゲート絶縁膜21の下部と接触する半導体基板13、ゲート第0側面18 a に配置されたゲート絶縁膜21の下部と接触する半導体基板13に第1の手やネル領域を形成は第2の側面18 b と接する部分であって第2の不純物拡散領域29の底部よりも下方の半導体基板13に第2のの底部よりも上方の半導体基板13にはチャネル領域を形成しないことが可能となる。

## [0117]

つまり、第1及び第2のトランジスタ19 - 1 , 19 - 2 がオン状態になった時、フィン部15 が完全に空乏化するので、従来のトランジスタよりも抵抗が低く、電流がながれやすくすることが可能となる。これにより、微細化されたメモリセルにおいても、チャネル抵抗を減少させてオン電流を増加させることが可能となる。

また、第1及び第2のトランジスタ19-1,19-2の一方が動作した際に、他方のトランジスタが誤動作する悪影響を抑制することが可能となる。

よって、半導体装置10を微細化して、ゲート電極22を狭ピッチで配置した場合でも、第1及び第2のトランジスタ19-1,19-2を独立して、安定して動作させることができる。

## [0118]

また、隣り合うように配置された2つのゲート電極用溝18の底部18cにフィン部15が設けられ、かつフィン部15の深さHが40nm以下とされることにより、第1のトランジスタ19-1と電気的に接続された下部電極57に「L」を蓄積させ、第2のトランジスタ19-2と電気的に接続された下部電極57に「H」を蓄積させた状態を形成し、この状態で第1のトランジスタ19-1に対応するゲート電極22(ワード線)のオン/オフを繰り返した際、第1のトランジスタ19-1のチャネル領域となるフィン部15がp型であるために電子e (図示せず)が誘起されにくくなるため、第1のトランジスタ19-2を構成する第2の不純物拡散領域28(ドレイン領域)に到達することを抑制可能となる。

#### [0119]

これにより、第1のトランジスタ19 - 1のチャネルに誘起された電子 e が、第2のトランジスタ19 - 2と電気的に接続された下部電極57に蓄積されているH情報を破壊してL状態に変化させることがなくなるため、隣接する一方のセルの動作状態により他の一方のセルの蓄積状態が変化するディスタープ不良の発生を抑制できる。

また、隣り合うように配置された2つのゲート電極22間の間隔が50nm以下とされたDRAMにおいても、上記ディスターブ不良の発生を抑制できる。

#### [0120]

また、ゲート絶縁膜21を介して、各々のゲート電極用溝18の下部を埋め込むようにゲート電極22を形成し、その後、各々のゲート電極用溝18を埋め込むように、ゲート電極22の上面22aを覆う埋め込み絶縁膜24を形成することにより、ゲート電極22

10

20

30

40

が半導体基板13の表面13aよりも上方に突出することがなくなる。

これにより、本実施の形態のように、半導体装置10としてDRAMを製造する場合、 ゲート電極22を形成する工程よりも後の工程で形成されるビット線34やキャパシタ4 8を容易に形成することが可能となるので、半導体装置10を容易に製造できる。

#### [0121]

なお、本実施形態では、埋め込み絶縁膜24としてシリコン酸化膜(SiO₂膜)を用いると共に、マスク絶縁膜26としてシリコン窒化膜(SiN膜)を用いた場合を例に挙げて説明したが、埋め込み絶縁膜24としてシリコン窒化膜(SiN膜)を用いると共に、マスク絶縁膜26としてシリコン酸化膜(SiO₂膜)を用いてもよい。

これにより、図15A及び図15Bに示す工程において、コンタクト孔41を形成する際、埋め込み絶縁膜24となるシリコン窒化膜(SiN膜)がエッチングストッパーとして機能するため、コンタクト孔41がゲート電極22の上面22aを露出することがなくなるので、コンタクト孔41に形成される容量コンタクトプラグ42を介して、容量コンタクトパッド44とゲート電極22とが導通することを防止できる。

#### [0122]

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の 形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内に おいて、種々の変形・変更が可能である。

#### [ 0 1 2 3 ]

図17は、本発明を適用した実施の形態に係る半導体装置に適用可能なメモリセルアレイのレイアウトの他の例を示す平面図である。図17において、図1に示す構造体と同ー構成部分には、同一符号を付す。

上記説明した実施の形態の半導体装置10は、図17に示すような活性領域16及びビット線34がジグザグ形状とされたレイアウトにも適用可能である。

### 【産業上の利用可能性】

## [0124]

本発明は、半導体装置及びその製造方法に適用可能である。

## 【符号の説明】

## [0125]

- 1 0 ... 半導体装置
- 11...メモリセルアレイ
- 1 3 ... 半導体基板
- 1 3 a ... 主面
- 14…第1の素子分離領域
- 15…フィン部
- 15a...上部
- 1 5 b , 1 5 c ... 側面
- 16...活性領域
- 17...第2の素子分離領域
- 18...ゲート電極用溝
- 18 A ... 第1の溝部
- 18 B ... 第2の溝部
- 18 a ... 第1の側面
- 18 b ... 第2の側面
- 18b...底部
- 19-1…第1のトランジスタ
- 19-2…第2のトランジスタ
- 2 1 ... ゲート 絶 縁 膜
- 2 1 A ... 上部
- 2 2 ... ゲート電極

20

10

30

40

```
22a, 24a, 26a, 28a, 29a, 36a, 38a, 42a, 52a, 55a
, 5 9 a , 8 6 a ... 上面
 2 4 ... 埋め込み絶縁膜
 2 6 ... マスク絶縁膜
 26A,26B,32,66a,73a...開口部
 28…第1の不純物拡散領域
 2 8 b ... 底面
 29…第2の不純物拡散領域
 33…ビット線コンタクトプラグ
                                                                  10
 3 4 ... ビット線
 3 6 ... キャップ絶縁膜
 3 7 ... サイドウォール膜
 3 8 ... 層間絶縁膜
 4 1 ... コンタクト孔
 4 2 … 容量コンタクトプラグ
 4 4 … 容量コンタクトパッド
 4 6 , 6 6 ... シリコン窒化膜
 48...キャパシタ
 5 1 … 第 1 の 素 子 分 離 用 溝
                                                                  20
 5 2 … 第 1 の 素 子 分離 用 絶 縁 膜
 5 4 , 9 8 ... 第 2 の 素 子 分 離 用 溝
 5 5 … 第 2 の 素 子 分 離 用 絶 縁 膜
 5 7 ... 下部電極
 5 8 ... 容量 絶 縁 膜
 5 9 ... 上部電極
 6 5 ... パッド酸化膜
 7 1 ... 不 純 物 拡 散 領 域
 73…ホトレジスト
 85,101...第1の領域
                                                                  30
 8 6 ... 第 2 の 領域
```


9 1 ... 溝 9 3 A ... 底部

W<sub>1</sub>…幅


D<sub>1</sub> , D<sub>2</sub> , D<sub>3</sub> , D<sub>4</sub> …深さ

H ... フィン部の高さ R ... 素子形成領域


【図1】




【図2A】




【図2B】




【図2C】




【図3A】




【図3B】




【図3C】




【図3D】




【図4A】




【図4B】




【図4C】




【図5A】




【図4D】




【図5B】




【図5C】




【図5D】




【図 6 A】




【図 6 B】




【図 6 D】




【図 6 C】




【図7A】




【図7B】




【図7C】




【図7D】




【図8A】




【図8B】




【図8C】




【図8D】




【図9A】



【図9B】





【図9C】



【図9D】


【図10A】







【図10B】

【図10C】







【図11A】




【図11B】




【図11C】




【図12A】




【図12B】




【図12C】




【図13A】




【図13B】




【図13C】




【図14A】




【図14B】



# 【図15A】




# 【図15B】




# 【図16A】

【図16B】







## <u>10</u>




# 【図17】




# 【図18】




# 【図19】




# 【図20】



# 【図21】



# 【図22】



## フロントページの続き

(72)発明者 谷口 浩二

東京都中央区八重洲二丁目2番1号 エルピーダメモリ株式会社内

(72)発明者 浜田 耕治

東京都中央区八重洲二丁目2番1号 エルピーダメモリ株式会社内

(72)発明者 竹谷 博昭

東京都中央区八重洲二丁目2番1号 エルピーダメモリ株式会社内

F ターム(参考) 5F083 AD04 AD24 AD48 AD49 AD56 GA02 GA09 GA11 GA12 GA15

JA02 JA04 JA05 JA39 JA40 LA01 LA02 LA21 MA02 MA05

MA06 MA17 MA20 NA01 PR33 PR40