

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6748117号
(P6748117)

(45) 発行日 令和2年8月26日 (2020.8.26)

(24) 登録日 令和2年8月11日 (2020.8.11)

(51) Int. Cl.

F I

G 1 1 C 11/22 (2006.01)

G 1 1 C 11/22 2 4 0

G 0 6 F 8/654 (2018.01)

G 1 1 C 11/22 2 5 0

G 0 6 F 8/654

請求項の数 17 (全 22 頁)

(21) 出願番号 特願2017-563054 (P2017-563054)
 (86) (22) 出願日 平成28年6月2日 (2016.6.2)
 (65) 公表番号 特表2018-526760 (P2018-526760A)
 (43) 公表日 平成30年9月13日 (2018.9.13)
 (86) 国際出願番号 PCT/US2016/035578
 (87) 国際公開番号 W02016/196835
 (87) 国際公開日 平成28年12月8日 (2016.12.8)
 審査請求日 令和1年5月22日 (2019.5.22)
 (31) 優先権主張番号 15/139,865
 (32) 優先日 平成28年4月27日 (2016.4.27)
 (33) 優先権主張国・地域又は機関
 米国 (US)
 (31) 優先権主張番号 62/169,930
 (32) 優先日 平成27年6月2日 (2015.6.2)
 (33) 優先権主張国・地域又は機関
 米国 (US)

(73) 特許権者 390020248
 日本テキサス・インスツルメンツ合同会社
 東京都新宿区西新宿六丁目24番1号
 (73) 特許権者 507107291
 テキサス インスツルメンツ インコーポ
 レイテッド
 アメリカ合衆国 テキサス州 75265
 -5474 ダラス メール ステーショ
 ン 3999 ピーオーボックス 655
 474
 (73) 特許権者 512190309
 テキサス インスツルメンツ ドイチュラ
 ンド ゲーエムペーハー
 ドイツ連邦共和国 フライジング 853
 56 ハッガーティシュトラッセ 1
 最終頁に続く

(54) 【発明の名称】 ファームウェア更新のための強誘電メモリの拡張

(57) 【特許請求の範囲】

【請求項 1】

集積回路における強誘電体ランダムアクセスメモリ (F R A M) アレイにストアされる内容を更新する方法であって、前記 F R A M アレイが、行及び列に配されるメモリセルを含み、前記 F R A M アレイの各メモリセルが、通常動作モードにおいて 2 トランジスタ 2 コンデンサ (2 T 2 C) メモリセルとして動作可能であり、更新モードにおいて第 1 及び第 2 の 1 トランジスタ 1 コンデンサ (1 T 1 C) ハーフセルとして動作可能であり、前記方法が、

複数の前記メモリセルの各メモリセルにおいて相補分極状態として第 1 のデータセットをストアすることと、

前記 F R A M アレイを前記更新モードにすることと、

選択される複数の前記メモリセルの各メモリセルの前記第 2 のハーフセルにおいて第 2 のデータセットを書き込むことと、

前記第 2 のデータセットを検証することと、

前記第 2 のデータセットを成功裏に検証することに応答して、前記選択された複数のメモリセルの各メモリセルの前記第 1 のハーフセルに前記第 2 のデータセットの論理的相補を書き込むことと、

次いで、前記 F R A M アレイを前記通常動作モードにすることと、

を含む、方法。

【請求項 2】

10

20

請求項 1 に記載の方法であって、

前記検証することが前記第 2 のデータセットにおける誤りを示すことに応答して、前記選択された複数のメモリセルの各メモリセルの前記第 2 のハーフセルに前記第 1 のデータセットを書き込むことを更に含む、方法。

【請求項 3】

請求項 2 に記載の方法であって、

前記検証することが、

前記選択された複数のメモリセルの前記第 2 のハーフセルから前記第 2 のデータセットを読み出すことと、

読み出された前記第 2 のデータセットに対して数値的データ検証を実行することと、
を含む、方法。

10

【請求項 4】

請求項 2 に記載の方法であって、

ネットワークリンクを介して更新ソースから前記第 2 のデータセットを受け取ることと

、

前記検証することが前記第 2 のデータセットにおける誤りを示すことに応答して、前記更新ソースに失敗した検証を通知することと、

を更に含む、方法。

【請求項 5】

請求項 1 に記載の方法であって、

前記通常動作モードにおいて、行アドレスに응答してメモリセルの行を選択することと

、

前記選択された行における 1 つ又は複数のメモリセルの内容を感知することと、

を更に含む、方法。

20

【請求項 6】

請求項 5 に記載の方法であって、

メモリセルの各行に対し、前記行の前記第 1 のハーフセルが第 1 の行アドレス値に関連付けられ、前記行の前記第 2 のハーフセルが前記第 1 の行アドレス値から単一行アドレスビットだけ異なる第 2 の行アドレス値に関連付けられ、

前記単一行アドレスビットが、前記通常動作モードにおける前記選択することにおいてマスクされる、方法。

30

【請求項 7】

請求項 6 に記載の方法であって、

前記感知することが、前記選択された行の前記 1 つ又は複数のメモリセルの、それぞれ、前記第 1 及び第 2 のハーフセルに結合される第 1 のビットラインと第 2 のビットラインとの間の差動信号を感知することを含む、方法。

【請求項 8】

請求項 6 に記載の方法であって、

前記検証することが、

前記選択された複数のメモリセルの前記第 2 のハーフセルから前記第 2 のデータセットを読み出すことと、

読み出された前記第 2 のデータセットに対して数値的データ検証を実行することと、
を含み、

前記読み出すことが、

前記単一行アドレスビットを含む行アドレスに対応するメモリセルの行において前記第 2 のハーフセルを選択することと、

前記選択された行における 1 つ又は複数のメモリセルの前記第 2 のハーフセルに結合される第 2 のビットラインにおける信号を基準電圧と比較することと、

を含む、方法。

40

【請求項 9】

50

請求項 5 に記載の方法であって、

前記 F R A M メモリの内容が、実行可能プログラム命令に対応し、

前記方法が、前記 1 つ又は複数メモリセルの前記感知された内容に対応するプログラム命令を実行するためにプログラマブルロジックを動作させることを更に含む、方法。

【請求項 1 0】

集積回路であって、

実行可能なプログラムコードを格納し、通常動作モードにおいて 2 トランジスタ 2 コンデンサ (2 T 2 C) メモリとしてのみ動作可能であり、更新モードにおいて 1 トランジスタ 1 コンデンサ (1 T 1 C) メモリとしてのみ動作可能である強誘電体ランダムアクセスメモリ (F R A M)であって、

行及び列に配されるメモリセルのアレイであって、各列における前記メモリセルが第 1 及び第 2 のビットラインに結合され、前記アレイにおける各メモリセルが第 1 及び第 2 のハーフセルを含み、前記第 1 及び第 2 のハーフセルの各々が強誘電体コンデンサとパストランジスタとを含む、前記メモリセルのアレイと、

複数の感知アンプであって、各々が、メモリセルの列に関連付けられ、当該列に対する前記第 1 及び第 2 のビットラインに結合される、前記複数の感知アンプと、

を含む、前記 F R A M と、

一連の動作によって、前記実行可能なプログラムコードを更新するように前記 F R A M に結合される論理回路要素であって、前記一連の動作が、

複数の前記メモリセルの各メモリセルにおける相補分極状態として前記実行可能なプログラムコードを格納することと、

前記 F R A M を前記更新モードにすることと、

選択される複数の前記メモリセルの各メモリセルの前記第 2 のハーフセルに更新された実行可能なプログラムコードを書き込むことと、

前記更新された実行可能なプログラムコードを検証することと、

前記更新された実行可能なプログラムコードを成功裏に検証することに応答して、前記選択された複数のメモリセルの各メモリセルの前記第 1 のハーフセルに前記更新された実行可能なプログラムコードの論理的相補を書き込むことと、

次いで、前記 F R A M を前記通常動作モードにすることと、

を含む、前記論理回路要素と、

を含む、集積回路。

【請求項 1 1】

請求項 1 0 に記載の集積回路であって、

前記 F R A M が、行アドレス値をデコードし、前記行アドレス値に応答してメモリセルの前記アレイの行のためのワードラインに通電するデコード回路要素を更に含む、

メモリセルの各行に対して、当該行における前記第 1 のハーフセルの各々の前記パストランジスタが、第 1 のワードライン信号に応答して、前記第 1 のハーフセルの強誘電体コンデンサのプレートを第 1 の行アドレス値に関連付けられて前記行における前記メモリセルの前記第 1 のハーフセル間で共有される前記第 1 のビットラインに結合し、

メモリセルの各行に対して、当該行における前記第 2 のハーフセルの各々の前記パストランジスタが、第 2 のワードライン信号に応答して、前記第 2 のハーフセルの強誘電体コンデンサのプレートを第 2 の行アドレス値に関連付けられて前記行における前記メモリセルの前記第 2 のハーフセル間で共有される前記第 2 のビットラインに結合し、

同じ行に対する前記第 1 及び第 2 の行アドレス値が、単一行アドレスビットだけ互いに異なる、集積回路。

【請求項 1 2】

請求項 1 1 に記載の集積回路であって、

前記論理回路要素が、前記通常動作モードにおいて、一連の動作によって 1 つ又は複数のメモリセルの内容を読み出すよう前記 F R A M を制御し、前記一連の動作が、

前記デコード回路要素に行アドレスを印加することと、

前記単一行アドレスビットをマスクしながら、前記行アドレスに対応するメモリセルの前記アレイの行を選択するように前記デコード回路要素を制御することと、

前記第1のビットラインと前記第2のビットラインとの間の差動信号を感知するように前記複数の感知アンプの1つ又は複数を動作させること、

を含み、

前記更新モードにおいて、前記検証することが、

前記デコード回路要素に行アドレスを印加することと、

前記単一行アドレスビットを含む前記行アドレスに対応するメモリセルの前記アレイの行を選択するように前記デコード回路要素を制御することと、

前記第2ビットラインにおける信号を基準電圧と比較するように前記複数の感知アンプの1つ又は複数を動作させることと、

によって、前記選択された複数のメモリセルの前記第2のハーフセルから前記更新された実行可能なプログラムコードを読み出すことを含む、集積回路。

【請求項13】

請求項12に記載の集積回路であって、

前記F R A Mが、前記単一行アドレスビットに応答して、前記更新モードにおいて前記列の各列の前記第1及び第2のビットラインの一方に基準電圧を結合する回路要素を更に含む、集積回路。

【請求項14】

請求項10に記載の方法であって、

前記F R A Mに格納され、前記F R A Mから引き出されるプログラム命令を実行するプログラマブル論理を更に含む、

前記論理回路要素が、前記F R A Mの内容を更新するように前記F R A Mを制御し、前記通常動作モードにおいて、前記F R A Mにデータを格納し、前記F R A Mからデータを引き出すメモリコントローラ論理を含む、集積回路。

【請求項15】

請求項10に記載の集積回路であって、

前記一連の動作が、前記検証することが前記更新された実行可能なプログラムコードにおける誤りを示すことに応答して、前記選択された複数のメモリセルの各メモリセルの前記第2のハーフセルに前記実行可能なプログラムコードを書き込むことを更に含む、集積回路。

【請求項16】

請求項15に記載の集積回路であって、

前記検証することが、

前記選択された複数のメモリセルの前記第2のハーフセルから前記更新された実行可能なプログラムコードを読み出すことと、

読み出された前記更新された実行可能なプログラムコードに対して数値的データ検証を実行することと、

を含む、集積回路。

【請求項17】

集積回路であって、

実行可能なプログラムコードを格納する不揮発性メモリであって、

行及び列に配されるメモリセルのアレイであって、各メモリセルが、各々が不揮発性メモリ要素を含む第1及び第2のハーフセルを含み、前記第1のハーフセルが、アクセスされるとき第1のビットラインに結合され、前記第2のハーフセルが、アクセスされるとき第2のビットラインに結合され、前記第1及び第2のビットラインが、前記アレイの同じ列のメモリセルにより共有される、前記メモリセルのアレイと、

複数の感知アンプであって、各々が、メモリセルの列に関連付けられ、当該列のための前記第1及び第2のビットラインに結合される、前記複数の感知アンプと、

を含む、前記不揮発性メモリと、

一連の動作によって前記実行可能なプログラムコードを更新するように前記メモリに結合される論理回路要素であって、前記一連の動作が、

複数の前記メモリセルの各メモリセルにおける相補データ状態として前記実行可能なプログラムコードを格納することと、

前記メモリを単に更新モードにすることであって、前記更新モードにおいて各メモリセルの前記第1及び第2のハーフセルが別々にアクセスされる、前記更新モードにすることと、

選択される複数の前記メモリセルの各メモリセルの前記第2のハーフセルに更新された実行可能なプログラムコードを書き込むことと、

前記更新された実行可能なプログラムコードを検証することと、

前記更新された実行可能なプログラムコードを成功裏に検証することに応答して、前記選択された複数のメモリセルの各メモリセルの前記第1のハーフセルに前記更新された実行可能なプログラムコードの論理的相補を書き込むことと、

前記メモリを単に通常動作モードにすることであって、前記通常動作モードにおいて、アクセスされるメモリセルの前記第1及び第2のハーフセルが、対応する列に対して、それぞれ、前記第1及び第2のビットラインに結合される、前記通常動作モードにすることと、

を含む、前記論理回路要素と、

を含む、集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、概して、埋込み強誘電メモリリソースを組み込む電子システムに関し、より特定していえば、これらの埋込みメモリリソースの内容を更新するためのシステム及びこういったシステムを動作させる方法に関する。

【背景技術】

【0002】

従来の金属酸化物半導体(MOS)及び相補型MOS(CMOS)論理及びメモリデバイスは、現代の電子システムにおいて普及している。これは、これらのデバイスが、それらの高密度、及び大規模集積に対する適合性ととも、高速スイッチング時間と低電力消費の優れた組合せを提供するからである。しかし、これらのデバイスは、これらの技術に従って構築される論理及びメモリ回路がバイアス電力を喪失するとそれらのデータ状態を保持しないという点で、本質的に揮発性である。特に携帯及び小型システムにおいて、メモリ及び論理状態を不揮発的にストアする能力が望ましい。その結果、最近、不揮発デバイスを構築するための様々な技術が開発されてきている。

【0003】

不揮発ソリッドステートメモリデバイスを実現するために近年開発された或る技術は、誘電材料が、非強誘電コンデンサで典型的に使用される二酸化シリコン又はシリコン窒化物ではなく、ジルコニウム酸チタン酸鉛(PZT)又はタンタル酸ストロンチウムビスマス(SBT)などの分極可能な強誘電材料であるコンデンサの構造に関与する。強誘電材料の分極状態に基づく電荷-電圧(Q-V)特性におけるヒステリシスにより、これらのコンデンサにおいて2値状態の不揮発性ストアが可能になる。これに対して、従来のMOSコンデンサでは、それらのストアされた電荷がデバイスの電源オフ時に失われる。強誘電コンデンサは、現代のCMOS集積回路と概ね互換性があるプロセスによって、例えば、金属導体の重なるレベルの間にトランジスタレベルよりも上でコンデンサを置くことによって、構築され得ることがわかっている。

【0004】

図1は、従来の強誘電コンデンサのQ-V特性の例を示す。図に示すように、導体プレートの両端間にストアされる電荷(Q)は、これらのプレートに印加される電圧(V)に依存し、この電圧の最近の履歴にも依存する。コンデンサプレート両端間に印加される電

10

20

30

40

50

圧 V が「抗」電圧 $+V$ を超えると、コンデンサは「 $+1$ 」状態に分極する。この特性に従って、「 $+1$ 」状態に分極した後、電圧 V が抗電圧 $-V$ より大きいままである限り、コンデンサはストア電荷 $+Q_1$ を示す。逆に、コンデンサプレート両端間に印加される電圧 V が抗電圧 $-V$ より負になると、コンデンサは、「 -1 」状態に分極され、 $+V$ 未満の印加電圧 V に対してストア電荷 $-Q_2$ を示す。

【0005】

集積回路における不揮発性ストアのための強誘電コンデンサの重要な特性の一つは、強誘電コンデンサが示す、その分極状態間の静電容量の差である。或る要素の静電容量を、印加電圧に対するストア電荷の比と称する。強誘電コンデンサの文脈において、分極電圧の印加の際に起こる分極状態の変化は、電荷ストアに反映される。例えば、図1を参照すると、強誘電コンデンサの「 -1 」状態から「 $+1$ 」状態への分極は、比較的大きな静電容量 $C(-1)$ において反映され、それによって、分極状態の変化に関わる分極電荷は、電圧が抗電圧 V を超えるとコンデンサ内に保持される。比較として、既に「 $+1$ 」状態にあるコンデンサは、分極のため極めて小さな静電容量 $C(+1)$ を示す。これは、コンデンサの強誘電ドメインが電圧印加前に既に揃っているからである。いずれの場合でも、強誘電コンデンサも、それが誘電体膜（すなわち強誘電材料）によって離された平行プレートとして構築されているために、線形な静電容量を有する。下記の説明から明らかなように、ストア論理状態は、強誘電コンデンサの静電容量を問い合わせることでその分極状態を識別することによって読み出される。

【0006】

現在、強誘電技術は不揮発性ソリッドステート読み出し/書き込みランダムアクセスメモリ（RAM）を実現するために用いられている。これらのメモリリソースは、一般に「強誘電RAM」或いは「FeRAM」又は「FRAM」と称し、いまや多くの電子システム、特に携帯電子デバイス及びシステムにおいて、ごく普通に用いられている。FRAMは、FRAMメモリが極低電力消費であるため、ペースメーカ、除細動器、及びモニタリングデバイスなどの移植可能な医療デバイスに特に魅力的である。

【0007】

FRAMの実装に対する1つの手法は、2トランジスタ・2コンデンサ（2T2C）強誘電メモリセルであり、この場合、セル内のこれら2つの強誘電コンデンサが相補的な状態に分極される。図2aは、従来の2T2C構造のメモリセル $2_{j,k}$ を概略的に図示する。この例において、セル $2_{j,k}$ は、メモリアレイの行 j 及び列 k に存し、2つの強誘電コンデンサ $4a$ 、 $4b$ 及び2つの金属酸化物半導体（MOS）トランジスタ $5a$ 、 $5b$ を含む。強誘電コンデンサ $4a$ 、 $4b$ は、誘電体としてPZTなどの強誘電材料を用いる平行プレートコンデンサであり、これらのプレート的一方又は両方が、半導体材料（例えば、基板における拡散された領域、ポリシリコン）で或いは金属又は導電性金属化合物材料（例えば、シリサイド又は導電性窒化物）で形成され得る。各強誘電コンデンサ $4a$ 、 $4b$ の一方のプレートは、行 j に対しプレートライン PL_j に接続される。強誘電コンデンサ $4a$ の他方のプレートは、pチャネルトランジスタ $5a$ のソース/ドレイン経路を介して列 k に対しビットライン BLT_k に接続され、同様に、強誘電コンデンサ $4b$ の第2のプレートは、nチャネルトランジスタ $5b$ のソース/ドレイン経路を介してビットライン BLC_k に接続される。トランジスタ $5a$ 、 $5b$ のゲートは、メモリアレイの行 j に対しワードライン WL_j によって駆動される。

【0008】

動作において、強誘電コンデンサ $4a$ 、 $4b$ は、ビットライン BLT_k 、 BLC_k 間の差動電圧又は電流として反映される相補分極状態を、読み込まれる際にストアする。したがって、従来のメモリセル $2_{j,k}$ への書き込み動作において、所望のデータ状態に対応する極性で相補レベルがビットライン BLT_k 、 BLC_k に印加され、ワードライン WL_j はアクティブハイに駆動されてトランジスタ $5a$ 、 $5b$ をオンにし、この状態の間のプレートライン PL_j におけるパルスにより、互いに逆の分極電圧がこれらに対応する相補分極状態にコンデンサ $4a$ 、 $4b$ を分極する。読み出し動作において、ビットライン BLT_k

10

20

30

40

50

、 BLC_k が選択電圧にプリチャージされ、次いで、浮遊し、その後、ワードライン WL_j がアクティブハイにアサートされる。プレートライン PL_j におけるパルスにより、コンデンサ $4a$ 、 $4b$ の相補分極状態が、それぞれ、ビットライン BLT_k 、 BLC_k 間の差動信号として反映されて、列 k に対し感知アンプ 6_k によって感知及び増幅される。

【0009】

図2bは、図2aに従って構築されるものなど、メモリセル2の従来のメモリアレイ5の簡略化された配置をブロック形式で図示する。実際の集積回路におけるメモリアレイは図2aに示すものよりもかなり大規模であり、そのため、この小型(4×4)の例は単に説明のために提供されている。図2aのアレイ5において、アレイ内のセル2の各行は、ワードライン $WL_0 \sim WL_3$ のうちの対応するワードライン、及びプレートライン $PL_0 \sim PL_3$ の1つに関連付けられている。セル2の各列は1対のビットラインを共有し、列0がビットライン BLT_0 、 BLC_0 に結合され、列1がビットライン BLT_1 、 BLC_1 に結合され、以下同様である。感知アンプ 6_0 がビットライン BLT_0 、 BLC_0 を受け、感知アンプ 6_1 がビットライン BLT_1 、 BLC_1 を受け、感知アンプ 6_2 がビットライン BLT_2 、 BLC_2 を受け、感知アンプ 6_3 がビットライン BLT_3 、 BLC_3 を受ける。したがって、セル2の行 j に対するワードライン WL_j 及びプレートライン PL_j に通電することにより、(場合に応じて)セル $2_{j,0} \sim 2_{j,3}$ からのデータの読み出し又はセル $2_{j,0} \sim 2_{j,3}$ へのデータの書き込みが、それぞれ、ビットライン対 BLT_0 、 $BLC_0 \sim BLT_3$ 、 BLC_3 を介して成される。

【0010】

図2a及び図2bの従来の2T2C配置は、差動感知配置による確実な読出しマージンが得られるため、良好な長期データ保持を提供することが確認されている。所与のセル $2_{j,k}$ における誘電コンデンサ $4a$ 、 $4b$ の一方が製造時に脆弱でも、又は、デバイスの動作寿命の間に分極が大きく喪失しても、対向コンデンサがより強い分極状態を保持する限り、このセルは依然として正しいデータ状態を戻し得る。

【0011】

これに対し、従来のダイナミックRAMメモリセルに類似する1T1C(1トランジスタ、1コンデンサ)配置で構築される強誘電セルは、その小さなチップ面積のために魅力的である。図2cは、類似セル12のアレイの行 j 及び列 k に存在する単一セルを表す従来の1T-1CFRAMセル $12_{j,k}$ の例示配置を示す。セル $12_{j,k}$ は、強誘電コンデンサ14及びnチャネルバストランジスタ15を含む。トランジスタ15のソース/ドレイン経路は、アレイの列 k に対するビットライン BL_k と、強誘電コンデンサ14の頂部プレートとの間に接続され、トランジスタ15のゲートは、アレイの行 j に対してワードライン WL_j によって制御される。強誘電コンデンサ14の底部プレートは、この行のプレートライン PL に接続されるか、又は、アーキテクチャによっては、この底部プレートは、アレイにおける又はアレイ部分におけるすべてのセル12について共通であり得る。したがって、1T-1CFRAMセルは、従来のダイナミックRAMメモリセルと同様に構築される。感知アンプ 16_k は、ビットライン BL_k に結合され、読出し電流 i_R によってつくられるビットライン電圧を、基準電圧生成器によって生成されるか又は基準コンデンサによって生成され得る「ダミー」ビットラインにおける基準電圧 V_{REF} と比較するように動作する。この基準電圧 V_{REF} は、通常、「0」及び「1」データ状態に対する予期電圧間の中間レベルである。

【0012】

1T1C及び2T2CFRAMセルアーキテクチャを比較すると、1T1Cセルは、ビット密度が高いという利点を有するが、読出しマージンが小さいという欠点を有する。これは、1T1Cが基準電圧に対してシングルエンド感知を行うためであり、一方、2T2Cセルは、相補データストア及び差動感知によりデータ保持が確実という利点を有するが、ビット密度は約半分に過ぎない。

【0013】

上述したように、FRAM不揮発性メモリは、多くの電子システムにおいて用いられる

ことが一般的になっている。テキサス・インスツルメンツ・インコーポレーテッドから入手可能なマイクロコントローラのMSP430ファミリーなどのいわゆる「システムオンチップ」(SoC)デバイスは、いまではFRAMリソースを含むことが多い。離れた場所に配置され、そのため電力消費が特に問題となる、センサ及びコントローラを実現するために用いられる場合に特にそうである。Zwegらの「An 82 mA/MHz Microcontroller with Embedded FeRAM for Energy-Harvesting Applications」、Digest of Technical Papers, 2011 Int'l Solid-State Circ. Conf、論文19.2 (IEEE)、頁334～36は、このようなマイクロコントローラベースのSoCの例を記載しており、この文献は、参照により本明細書に組み込まれる。いわゆる「モノのインターネット」(IoT)に従ったこれら及び類似のSoCデバイスのネットワーキングが普及しつつある。

10

【非特許文献1】Zweg et al., "An 82 mA/MHz Microcontroller with Embedded FeRAM for Energy-Harvesting Applications", Digest of Technical Papers, 2011 Int'l Solid-State Circ. Conf, paper 19.2 (IEEE), pp. 334 - 36

【0014】

特にこれらのネットワーク化された実装形態において、特定のセンサ又はコントローラが所望の機能を行なう拠り所となる実行可能プログラムコードを含めて、マイクロコントローラの「ファームウェア」をストアするためにFRAMが用いられることが多い。これらの遠隔配置IoTデバイスの予期システム寿命を考慮して、SoCアーキテクチャは、典型的に、新たに受信した更新されたファームウェアをそれをインストールする前に検証して更新後の操作性を保証する能力を含めて、システムファームウェアを更新するための何らかの備えを含む。従来のアーキテクチャにおいて、FRAM内の既存のファームウェア像に上書きする前に、この確認の間、更新されたファームウェアをストアするためにメモリスペースにおけるバッファが必要である。このバッファは、SoCデバイス内の付加的なメモリを必要とし、そのため、デバイスのチップ面積及び製造コストが増大し、潜在的にSoCの電力消費に影響を及ぼす。いくつかのシステムアーキテクチャにおいて、付加的なメモリデバイス(例えばRAM)が、検証前の更新されたファームウェアをストアするためのバッファとして、SoCデバイスの外部に提供される。付加的なバッファをSoCデバイス内に実装するコストは避けられるが、この外部バッファは、システム全体のコスト及び複雑さを増大させる。

20

【0015】

さらなる背景として、メモリセルが2T2C又は1T1Cモードのいずれかで選択的に動作され得る従来のFRAMアーキテクチャがある。このようなアーキテクチャの例が米国特許番号第5,751,628号に説明されており、これは、参照により本明細書に組み込まれている。特許番号第5,751,628号の例では、制御信号が、付加的な行アドレスラインがデコードされるべきか否かを選択し、この場合、FRAMセルが1T1Cセルとして動作される(すなわち、書込み及び読出しが行われる)。1T1Cモードにおける読出しサイクルでは、ダミーワードラインがアクティブにされて、基準メモリセルコンデンサを、アドレスされた1T1Cセルが結合されるビットラインの反対のビットラインに結合する。次いで、感知アンプが、アドレスされた1T1Cセルのデータ状態を、基準メモリセルコンデンサによって生成されるビットライン電圧との比較によって感知する。逆に、2T2Cモードにおける読出しサイクルでは、ダミーワードラインがアクティブにされず、代わりに、2本のワードラインがアクティブにされて、隣接する行の同じ列のセルを対向ビットラインに結合し、感知アンプが差動感知を行う。

30

40

【特許文献1】米国特許番号第5,751,628号

【発明の概要】

【0016】

説明される例において、大規模集積回路が、付加的なバッファを必要とすることなく更新され得るファームウェアを備えるプログラマブルロジックを含む。このような集積回路のファームウェアを更新する方法において、この方法は、更新された内容を検証前にストアするための付加的なバッファの使用を必要とすることなく実施される。このような回路

50

及び方法は、不揮発性読出し／書込みメモリを用いてファームウェアをこのように更新する能力を提供する。

【 0 0 1 7 】

説明される例において、集積回路が、プログラマブルロジックのための実行可能なコードをストアするための強誘電ランダムアクセスメモリ（F R A M）リソースを含み、論理回路要素及び対応する方法によってF R A Mの内容が更新される。F R A Mは、通常動作モードにおいて2 T 2 C F R A Mメモリとして、及び、更新モードにおいて1 T C 1 F R A Mメモリとして、選択的に動作するように構築される。F R A Mの内容を更新するために、F R A Mの動作モードが、メモリコントローラロジックによって更新（1 T C 1）モードに変更され、更新されたコードが、複数のメモリロケーションの各々において1 T C 1 ハーフセルの一方に書き込まれ、オリジナルデータは、複数のメモリロケーションの各々において他方の1 T C 1 ハーフセルにストアされる。更新された内容の検証に続いて、相補ハーフセルのオリジナルデータは、検証された更新されたデータで上書きされ、動作モードは、通常（2 T 2 C）動作モードに戻される。

10

【図面の簡単な説明】

【 0 0 1 8 】

【図 1】従来の強誘電コンデンサの電荷対電圧特性のグラフである。

【 0 0 1 9 】

【図 2 a】従来の2 T 2 C強誘電メモリセル及びその動作を図示する概略ブロック形式の電気図である。

20

【 0 0 2 0 】

【図 2 b】従来の強誘電ランダムアクセスメモリ（F R A M）アレイのアーキテクチャのブロック形式の電気図である。

【 0 0 2 1 】

【図 2 c】従来の1 T 1 C強誘電メモリセル及びその動作を図示する概略ブロック形式の電気図である。

【 0 0 2 2 】

【図 3】実施形態に従って構成されるS o Cデバイスのアーキテクチャのブロック形式の電気図である。

【 0 0 2 3 】

30

【図 4】実施形態に従って構成される、図 3 のS o CデバイスにおけるF R A Mサブシステムのアーキテクチャのブロック形式の電気図である。

【 0 0 2 4 】

【図 5】或る実施形態に従った、図 3 のアーキテクチャにおけるF R A Mアレイの一部の配置を図示する概略ブロック形式の電気図である。

【 0 0 2 5 】

【図 6】或る実施形態に従ったF R A Mアレイの内容を更新する動作を図示するフローチャートである。

【 0 0 2 6 】

【図 7 a】この実施形態に従った図 6 のプロセスの間の様々な段階での図 3 のアーキテクチャにおけるF R A Mアレイの内容を図示するブロック図である。

40

【図 7 b】この実施形態に従った図 6 のプロセスの間の様々な段階での図 3 のアーキテクチャにおけるF R A Mアレイの内容を図示するブロック図である。

【図 7 c】この実施形態に従った図 6 のプロセスの間の様々な段階での図 3 のアーキテクチャにおけるF R A Mアレイの内容を図示するブロック図である。

【図 7 d】この実施形態に従った図 6 のプロセスの間の様々な段階での図 3 のアーキテクチャにおけるF R A Mアレイの内容を図示するブロック図である。

【図 7 e】この実施形態に従った図 6 のプロセスの間の様々な段階での図 3 のアーキテクチャにおけるF R A Mアレイの内容を図示するブロック図である。

【図 7 f】この実施形態に従った図 6 のプロセスの間の様々な段階での図 3 のアーキテク

50

チャにおける F R A M アレイの内容を図示するブロック図である。

【発明を実施するための形態】

【 0 0 2 7 】

例示の実施形態は、いわゆる「システムオンチップ」又は「S o C」などの大規模集積回路に実装され得る。また、例示の実施形態は、他の応用例において及び他の使用のために有益に実施され得る。

【 0 0 2 8 】

図 3 は、これらの実施形態に従って構築される S o C 4 0 0 の一般化されたアーキテクチャをブロック図形式で図示する。この例において、S o C 4 0 0 の中央処理装置 (C P U) として働くプログラマブルロジックが C P U 4 3 0 によって提供される。C P U 4 3 0 は、A R M プロセッサ、又はテキサス・インスツルメンツ・インコーポレーテッドから入手可能な M S P 4 3 0 ファミリーのマイクロコントローラにおいて用いられる 1 6 ビット R I S C プロセッサコアなどの、マイクロプロセッサとし得る。S o C 4 0 0 は複数の C P U 4 3 0 を含むように構築され得る。複数の C P U 4 3 0 は、S o C 4 0 0 の特定の機能に対して適切のように、互いに同じタイプとすることもできるし、汎用プログラマブルプロセッサ、デジタルシグナルプロセッサ (D S P)、又は固定シーケンス生成器を含めて他の特定用途向け又はカスタム論理などの他のタイプのプロセッサとすることもできる。図 3 に示すように、C P U 4 3 0 は、制御レジスタ 4 3 1 を含めて 1 つ又は複数のレジスタバンクを含み得る。

【 0 0 2 9 】

S o C 4 0 0 におけるメモリリソースは、強誘電ランダムアクセスメモリ (F R A M) 4 1 0、読出し専用メモリ (R O M) 4 3 2、及びランダムアクセスメモリ 4 1 2 によって提供され、これら各メモリの一部には、C P U 4 3 0 がメインアドレスバス M A B 及びメインデータバス M D B を介してアクセス可能である。F R A M 4 1 0、R O M 4 3 2、及び R A M 4 1 2 は、図 3 において単体ブロックとして示されているが、これらのメモリリソースは、代替として複数メモリブロック又はアレイとして実現され得る。例えば、R A M 4 1 2 は、スタティック R A M (S R A M) 及びダイナミック R A M (D R A M) など、多くのメモリセルタイプ及び配置の任意の 1 つ又は複数として実現され得る。この実施形態における F R A M 4 1 0 は、F R A M コントローラロジック 4 1 1 を介してバス M A B、M D B に結合され、F R A M コントローラロジック 4 1 1 の機能及び動作は、F R A M 4 1 0 の内容の更新に関連して下記で詳細に説明する。F R A M 4 1 0 は、不揮発性であり低電力消費なので、S o C 4 0 0 の「ファームウェア」をストアするのによく適している。このようなファームウェアは、その通常動作において S o C 4 0 0 によって成される 1 つ又は複数のアプリケーションのための実行可能プログラムコードを構成する。このファームウェアは、これらの実施形態の動作を説明する本明細書で説明する例において更新され得る。このアーキテクチャにおける R O M 4 3 2 は、「ブートローダ」メモリ (「B S L」) として働き、C P U 4 3 0 によって実行され得るプログラムコードをそのようにストアする。

【 0 0 3 0 】

アドレスバス M A B 及びデータバス M D B を介してアクセス可能な様々なメモリリソース 4 1 0、4 1 2、4 3 0 に加えて、S o C 4 0 0 内の回路機能の多くが、それら自体で、C P U 4 3 0 が直接アクセスし得ないローカルメモリリソースを含み得る。制御レジスタ 4 3 1 に関連して上述したように、C P U 4 3 0 自体はまた、1 つ又は複数のレベルのキャッシュメモリなどのローカルメモリリソースを含み得る。

【 0 0 3 1 】

また、S o C 4 0 0 の様々な周辺機能が、C P U 4 3 0 によって及び互いにアクセス可能になるようにバス M A B 及び M D B に結合され得る。図 3 のアーキテクチャにおいて、これらの周辺機器は、S o C 4 0 0 の様々なメモリリソース、アナログ - デジタル (A D C) 及びデジタル - アナログ (D A C) コンバータなどの様々な信号処理機能、通信ポート、タイマー、シリアル及びその他のインターフェース機能への、及びそれらからの、ダ

イレクトメモリアクセス（DMA）アクセスを提供するためのDMAエンジン433を含む。これらの様々な周辺機能は、バスMAB及びMDBを介するアクセスしやすさによって示唆されるように、SOC400のアドレス空間内にあり得る。或いは、それらの又はその他の機能の1つ又は複数が、CPU430により直接的に又は他の機能性回路要素を介してアクセスされ得る。また、セキュリティ特徴が、例えば、1つ又は複数のセキュアなメモリリソースにストアされたセキュリティパラメータと組み合わせたセキュアな状態機械448によってSOC400内で実現され得、そのため、セキュアモードがイネーブルにされない限りセキュアな領域であると特定されるメモリ領域に対するデータの読出し又は書込みを禁止するなどの特徴が実行される。また、SOC400は、クロックシステム、並びに、デバッグ及びエミュレーションのためのエミュレーションシステム420及びJTAGインターフェース421など、他の機能を含む。

10

【0032】

SOC400は、図3に示すものに付加的な又はそれらに代わる機能を含み得、または、示されたものと異なるアーキテクチャに従って配される機能を有し得る。

【0033】

図4は、図3のSOC400のアーキテクチャに組み込まれるなど、一実施形態に従ったFRAMサブシステムのアーキテクチャを示す。このアーキテクチャは、特に、FRAM410にストアされるファームウェアの更新の例に対して、FRAM410の内容の更新に関わる機能を含む。このアーキテクチャにおけるFRAM410は、FRAMコントローラ411からメモリアドレスを受け取るように、及び、FRAMコントローラ411に及びFRAMコントローラ411からデータ及び制御信号を通信するように結合される。FRAMコントローラ411は、CPU430からメインアドレスバスMABを介してアドレスを受け取るように、及び、メインデータバスMDBを介してCPU430とデータを通信するように結合される。また、CPU430は、FRAMコントローラ411内の制御レジスタに対応するメモリアドレスに制御情報を書き込むことなどによって、制御情報をバスMAB、MDBを介してFRAMコントローラ411に通信し得る。これ以降でさらに説明するように、FRAMコントローラ411は、また、図4に示すように、キャッシュ411cの形態の内部メモリを含み得る。このキャッシュ411cは、通常動作の間のFRAM410及びSOC400におけるより高位のキャッシュ（例えば、FRAMコントローラ411によってFRAM410から既にリトリブされたファームウェア命令のための命令キャッシュとして）の更新において用いられ得る。

20

30

【0034】

この実施形態によれば、FRAMコントローラ411からFRAM410に通信される制御信号は、FRAM410の特定の動作モードを示す1つ又は複数の制御信号を含む。FRAM410は、感知アンプ、アドレスデコーダ、及びその他の従来の周辺回路要素（この例ではFRAMコントローラ411内に含まれない範囲で）とともに、図2bに関して前述したものなど、従来のように行及び列に配される強誘電メモリセルのアレイを含む。ただし、この実施形態では、FRAM410は、そのメモリセルが2トランジスタ2コンデンサ（2T2C）強誘電セルとして又は1トランジスタ1コンデンサ（1T1C）強誘電セルとして動作し得るように構築される。一般的な意味において、これ以降により詳細に説明されるように、FRAM410は、このセルアーキテクチャによって提供されるデータ保持及び優れた読出しマージンが得られるように、SOC400の通常動作モードにおいて2T2C強誘電メモリとして動作し得、このセルアーキテクチャによって提供される倍の容量が一時的に享受されるように、更新モードにおいて1T1Cメモリとして動作し得る。

40

【0035】

本明細書において上述したように、従来のFRAMアレイ及び周辺回路要素は、2T2C又は1T1Cモードで選択的に動作し得る。図5は、この実施形態に関連して有用な構成を有する、上記で組み込まれた米国特許番号第5,751,628号の手法に従う例を図示する。2つの動作モード間で選択する能力は様々な方式で実装され得る。この例にお

50

いて、図5は、 $2T2C$ F R A Mセル $2_{j,k}$ の m 行及び n 列のアレイにおける列 k の一部を図示する。ここで、 j は、所与のセル $2_{j,k}$ が存在する m 個の $2T2C$ 行の1つを示す。アレイ全体には、同様に配されるF R A Mセルの他の列も含まれる。各 $2T2C$ セル $2_{j,k}$ は第1及び第2のハーフセルを有し、第1及び第2のハーフセルは各々、従来のようにプレートライン PL とパストランジスタとの間に結合される強誘電コンデンサを含むように示されている。この例におけるこれら2つのハーフセルを、それぞれ、左及び右のハーフセル $2_{j,k}[L]$ 及び $2_{j,k}[R]$ と称する。($2T2C$ の意味における) 相補的なビットライン BLT_k 、 BLC_k が、列 k における左右のセル2のパストランジスタに及び列 k に対する感知アンプ46 $_k$ に結合される。感知アンプ46 $_k$ は、列 k からの読出し動作においてビットライン BLT_k 、 BLC_k における電圧の比較に应答してデータ状態信号(図示せず)を転送する従来の差動感知アンプである。F R A M 410のセル2へのデータの書込みは、特定の動作モード($2T2C$ 又は $1T1C$)に従って従来の方式で実施される。

10

【0036】

この構造において、左ハーフセル $2_{j,k}[L]$ 及び右ハーフセル $2_{j,k}[R]$ のパストランジスタは、それらのゲート電極で別々のワードラインを受ける。例えば、左ハーフセル $2_{0,k}[L]$ は行デコーダ40からワードライン WL_0 を受け、右ハーフセル $2_{0,k}[R]$ はワードライン WL_0 を受ける。同様に、左ハーフセル $2_{j,k}[L]$ は偶数番号のワードライン WL_2 、 WL_4 、 \dots 、 WL_{2m-4} 、 WL_{2m-2} を受け、右ハーフセル $2_{j,k}[R]$ は行デコーダ40から奇数番号のワードライン WL_3 、 WL_5 、 \dots 、 WL_{2m-3} 、 WL_{2m-1} を受ける。F R A Mコントローラ411は、或る行アドレスを行デコーダ40に提供する。この行アドレスは、 m 行の $2T2C$ セルの1つを選択し、選択された $2T2C$ 行の左ハーフセルと右ハーフセルとの間で選択し得る付加的な最下位ビットを有する。また、F R A Mコントローラ411は、F R A M 410が $1T1C$ 又は $2T2C$ モードのいずれで動作するかを示す制御信号 $1T1C$ /

20

$2T2C$

をこの例では行デコーダ40に提供する。図4のF R A Mサブシステムの構成は、どのF R A Mコントローラ411が制御信号 $1T1C$ /

30

$2T2C$

の適切な論理状態を所望の動作モードに対してF R A M 410に発行するかに応答して、適切な値をF R A Mコントローラ411の制御レジスタにストアするC P U 430によって設定される。 $2T2C$ モードでの動作を示す制御信号 $1T1C$ /

$2T2C$

に応答して、ワードライン信号の生成において行アドレスの最下位ビットが無視され、アクセスサイクルにおいて両方のワードライン(例えば、第1の行 $j=0$ に対するワードライン WL_0 及び WL_1)に通電されるように、L S Bマスク41が行デコーダ40において設定される。逆に、 $1T1C$ モードでは、L S Bマスク41はイネーブルされず、行アドレスの最下位ビットが信号ワードラインの選択に含まれる。F R A M 410の所望の構成及び動作モードは、このように又は他の従来の手法に従って、容易に選択可能である。

40

【0037】

また、この例実装形態に従ったF R A M 410は、 $1T1C$ モードで用いるための基準電圧生成器44を含む。基準電圧生成器44は、F R A M 410の予期「0」ビットライン電圧と予期「1」ビットライン電圧との間のレベルの安定出力電圧を生成する従来の基準電圧回路とし得る。或いは、上記で組み込まれた特許第5,751,628号において説明されるように、基準電圧生成器44は、所望の基準レベルのビットライン電圧を生成するようにサイズ設定又は分極される1対の強誘電コンデンサとして構築され得る。パストランジスタ42 $_0$ 、42 $_1$ は、行デコーダ40から、それぞれ、ダミーワードライン

50

DWL0、DWL1によって各々オンにされると、基準電圧生成器44を、それぞれ、ビットラインBLT_k、BLC_kに結合する。この例では、行デコーダ40は、右ハーフセル2_{j,k}[R]を選択する行アドレスのLSB(すなわち、LSB=1)にตอบสนองして、基準電圧生成器44をビットラインBLT_kに接続するためダミーワードラインDWL0を通電させ、左ハーフセル2_{j,k}[L]を選択する行アドレスのLSB(すなわち、LSB=0)にตอบสนองして、基準電圧生成器44をビットラインBLC_kに接続するためダミーワードラインDWL1を通電させる。このようにして、感知アンプ46_kは、1T1CモードにおいてFRAM410を用いて列kにおける選択されるハーフセルのシングルエンド感知を実施する。

【0038】

10

図6及び図7a～図7fを参照し、一実施形態に従った、SoC400などのSoCデバイスにおけるFRAMサブシステムの動作を説明する。特に、このFRAMサブシステムの動作のこの例を、FRAM410にストアされるSoC400のためのファームウェアの更新の文脈で説明する。これは、この実施形態がこのような応用例で用いられる場合に特に有益だからである。また、この同じプロセス及び動作は、システムファームウェア以外のFRAMメモリの内容を更新する際に有用である。図4のアーキテクチャにおいて、この更新プロセスは、主にFRAMコントローラ411によって、CPU430の初期化及び指示において、例えば、更新の通信に対応する割込みによって呼び出される割込みハンドラルーチンなどにおいて、実行され制御される。更新に関わる特定のタスクやプロセスを司る特定の論理回路は、デバイスの特定のアーキテクチャ及びデバイスのFRAM

20

【0039】

ファームウェア更新の文脈において、SoCファームウェアのオリジナルの又はその他の前のバージョンが、FRAM410に初期的にストアされ、そのオリジナルファームウェア又はより以前の更新の元でアプリケーションソフトウェアがSoC400によって実行される又はその他の方式で実施される通常システム動作に対して用いられる。通常、SoC400のこの通常動作は、FRAM410を用いてその2T2Cモードにおいて、それに従ったFRAMコントローラ411の適切な制御レジスタの内容を設定したCPU430にตอบสนองして適切なレベルの制御信号1T1C/

30

2T2C

を発行するFRAMコントローラ411によって実施される。上述したように、FRAM410のその2T2Cモードでの動作は、最適な読出しマージン及び確実なデータ保持性能での長期ストレージに適している。

【0040】

図7aは、オリジナルファームウェア内容を含むFRAM410の一部の内容の例を、FRAM410の通常動作の間であり、ファームウェア更新を受ける前の状態で図示する。この例では、FRAM410内の2T2Cセルの8つの行が、オリジナルファームウェアコードをストアしているように示されている。図5に関して上述したように構築されるFRAM410の2T2Cモードにおいて、これら8つの行は2T2C行アドレス000x～111xに対応する。ここで、「x」は、左ハーフセルと右ハーフセルとの間で選択する最下位ビットが無視される(すなわち、行デコーダ40のLSBマスク41によって「マスク」される)ことを示す。上述したような2T2C FRAMセルの差動動作のため、各右ハーフセル2_{j,k}[R]の分極状態は、対応する左ハーフセル2_{j,k}[L]の状態の論理相補である。したがって、オリジナルファームウェアコードは、一方のコピーが左ハーフセルにストアされ、他方のコピーが右ハーフセルに相補データとしてストアされるように、FRAM410において2つのコピーとしてストアされ得る。

40

【0041】

従来、SoC400は、FRAM410にストアされたファームウェアに対する更新を

50

含む更新されたソフトウェアを、非同期で、又は、ユーザによる或いはホストネットワークノードからのファームウェア更新の初期化（「フラッシュ」）の際に、受け取り得る。本実施形態において、S o C 4 更新されたファームウェアの指示を00が受けると、ファームウェア更新割込みが呼び出され、本実施形態に従って図6の割込みハンドラルーチンが実行される。

【0042】

本実施形態によれば、ファームウェア更新割込みハンドラはプロセス56で開始する。プロセス56において、F R A Mコントローラ411がF R A M 410を更新モードにする。これらの実施形態において、プロセス56において入る更新モードにより、F R A M 410が、セル2を1 T 1 C F R A Mセルとみなして動作させ、行デコーダ40、感知アンプ46、及びF R A M 410の他の周辺回路要素を、1 T 1 C F R A Mに適切に動作させる。例えば、図5のアーキテクチャにおいて、行デコーダ40のL S Bマスク41がイナクティブにされて、行アドレスの最下位ビットの値にตอบสนองして各サイクルにおいてダミーワードラインW L 0、D W L 1の一方がアクティブにされる。図7bを参照すると、図7aに示すようなF R A M 410の2 T 2 C行はここでは、ハーフ行の対、又は、最下位行アドレスビットの状態に基づいて選択可能であり、互いに相補的なデータをストアする1 T 1 C行、とみなされる。例えば、1 T 1 C行アドレス0000が、第1の2 T 2 C行j = 000xの左ハーフセル2_{0,k}[L]に対応し、1 T 1 C行アドレス0001が、第1の2 T 2 C行j = 000xの右ハーフセル2_{0,k}[R]に対応する。1 T 1 C行0001にストアされたデータは、1 T 1 C行0000にストアされたデータの論理相補である。1 T 1 C行を交互にすることによるこの相補データは、図7bに示すようにF R A M 410を通して続く。本質的に、F R A M 410のメモリ容量は、2 T 2 Cモードと比較するとこの1 T 1 Cモードにおいて倍であるが、このプロセスのこの時点において、同じデータの2つのコピーをストアしている。

【0043】

任意選択で、プロセス56においてF R A M 410を1 T 1 Cモードにする前に、F R A M 410にストアされたオリジナルデータは、読み出すこと、次いでアレイ内の各セルに同じデータ再書き込みすることによって「リフレッシュ」され得る。後続の動作が1 T 1 Cモードでのシングルエンド感知のこれらのストアされた内容を読み出すことを考慮すると、F R A M 410の内容のこのリフレッシュは、ストアされたデータのビット毎に全分極状態を再確立するために有用であり得る。所望とされる場合、このリフレッシュは、ストアされたデータに対する分極状態を大きくするため、何らかのF R A Mテスト動作やモードで用いられるなどの、高められた電力供給電圧で成され得る。

【0044】

プロセス58において、S o C 400のための更新されたファームウェアに対応する新たなデータが、受け取られ、F R A M 410内の各F R A Mセル2の一方の側のハーフセルに書き込まれる。この例では、これらの更新されたデータは、F R A M 410の右ハーフセルに、図7cに示すように、最下位行アドレスビットにおいて「1」を有する1 T 1 C行に（すなわち、行アドレスa₃a₂a₁1で）ストアされる。1 T 1 Cモードに切り換えることによってF R A M 410の容量が効果的に倍になることにより、本質的に、ファームウェア更新及び他の新たなデータを受け取るフルサイズバッファが、S o C 400においてそのバッファのための付加的なメモリセルを必要とすることなく、提供される。更新されたファームウェアは、必ずしも、交互の1 T 1 C行によって提供される利用可能なバッファを満たす必要はない。

【0045】

プロセス58における更新されたデータの交互の1 T 1 C行への書込みは様々な方式で成され得る。この例では、更新されたデータは各列kの相補ビットラインB L C_kに関連する右ハーフセルに書き込まれるので、これらの更新されたデータは、実際の更新されたデータの論理相補として書き込まれ得る。或いは、これらのデータは、真のデータ状態として（すなわち、受け取られたように）右ハーフセルに書き込まれ得る。更新されたデー

10

20

30

40

50

タは、代わりに、プロセス58において左ハーフセルに書き込まれてもよく、より以前のバージョンが右ハーフセルに保持される。いずれの場合も、後続のプロセスにおいて、これらのデータの真の状態又は相補状態が把握され得る。また、プロセス58の実際の書込みサイクルは、2T2Cセルに比して、1T1C F R A Mセルによって本質的に提供される低減された読出しマージンに照らして、ストアされたデータに対する分極状態を大きくするため、何らかのF R A Mテスト動作やモードで用いられる値など、高められた電力供給電圧で成され得る。

【0046】

プロセス58における更新されたデータ（例えばファームウェア）の交互の1T1C行への書込みに続き、これらの更新されたデータは、更新されたデータが正確に受け取られストアされることを保証するため、プロセス60においてC P U 4 3 0によって適切な方式で検証される。この実施形態によれば、検証プロセス60は、C P U 4 3 0によって実施されるか、又はストアされた更新されたデータに対して何らかのタイプの数値データ検証ルーチンを実行する、S o C 4 0 0における別の論理回路によって実施され得る。プロセス60において、様々な従来の数値データ検証技術（巡回冗長検査（C R C）、ハッシュ、暗号ハッシュ、及びチェックサムの評価など）が有用である。この検証は通常、データがプロセス58でストアされた交互の行（図7cの行アドレス $a_3 a_2 a_1 1$ ）からの更新されたデータのF R A Mコントローラ411によるリトリブに關与し、所望に応じて、C P U 4 3 0又はS o C 4 0 0におけるその他の演算ロジックによる適切な検証計算の実行に關与する。

【0047】

判定61において、プロセス60の検証が成功したか否かが判定される。成功判定は、F R A M 4 1 0の交互の行に書き込まれた更新されたデータに誤りがなく（又は、少なくとも従来の誤り補正を用いて補正され得）、真であり正確であるとして信頼され得ることを示す。この場合（判定61で「Y e s」）、これらの更新されたデータは、プロセス62において、F R A M 4 1 0の対になった交互の行にコピーされ、これらの場所のオリジナルデータに上書きされる。F R A M 4 1 0は、このプロセス62に対し依然として1T1C更新モードである。図7dに示すように、プロセス62の上書きは、所与の2T2C行（例えば、行アドレス0001）の右ハーフセルにストアされたデータをリトリブし、それらの同じデータが同じ2T2C行の左ハーフセルに（例えば、行アドレス0000に）書き込まれる。プロセス62のこの上書きは、更新されたファームウェア又は他のデータを含む、F R A M 4 1 0の他の行すべてについて実施される。この例では、各行アドレス $a_3 a_2 a_1 1$ における内容は、対になった行アドレス $a_3 a_2 a_1 0$ におけるセルにコピーされる。好ましくは、プロセス62の上書きは、更新されたデータの論理相補を対応する交互の1T1C行に書き込み、そのため、行 $a_3 a_2 a_1 0$ にストアされたデータが、その対照行 $a_3 a_2 a_1 1$ にストアされたデータの論理相補となるようにする。図5のアーキテクチャでは、相補的なストアされたデータの極性が、左ハーフセルが「真」のビットラインB L T_kに關連付けられ、右ハーフセルが「相補」ビットラインB L C_kに關連付けられるという慣行と調和していると好都合となり得る。また、プロセス62の実際の書込みサイクルは、2T2Cセルに比して1T1C F R A Mセルによって本質的に提供される低減された読出しマージンを考慮して、ストアされたデータに対する分極状態を大きくするため、何らかのF R A Mテスト動作やモードで用いられる値など、高められた電力供給電圧で実施され得る。

【0048】

プロセス62における交互の1T1C行（例えば、アドレス $a_3 a_2 a_1 1$ ）から対になった交互の行アドレス（ $a_3 a_2 a_1 0$ ）への更新されたデータのコピーは、S o C 4 0 0におけるハードウェア機能によって成され得る。例えば、図4のアーキテクチャを参照すると、この上書きを行なうためのハードウェア手法の一つは、C P U 4 3 0に關与することなく、F R A M 4 1 0を読み出すため、及び相補データをF R A M 4 1 0に再書き込みするために、F R A Mコントローラ411を用いることである。この手法では、プロ

セス 6 2 において F R A M 4 1 0 からリトリブされた内容を一時的にストアするために キャッシュ 4 1 1 c が用いられ得、そのため、F R A M 4 1 0 からの F R A M 4 1 0 への より大きなデータブロックの読出し及び書込みが可能になる。別のハードウェアベースの 手法が、C P U 4 3 0 に関与することなく、F R A M 4 1 0 の交互の 1 T 1 C 行（例えば、 アドレス $a_3 a_2 a_1 1$ ）から内容をリトリブするため、及びこれらの内容を対にな った交互の行アドレス（ $a_3 a_2 a_1 0$ ）に再書き込みするために、D M A エンジン 4 3 3 を用い得る。或いは、プロセス 6 2 は、B S L R O M 4 3 2 から又は F R A M 4 1 2 自体からフェッチされるものなどのソフトウェア命令を実行する C P U 4 3 0 によって成 され得、そのため、交互の行からの内容の、対応する対になった行へのコピーに関与する 読出し及び書込みが実施されるようにする。これら及びその他の手法のうちの適切な手法 10 が、特定の応用例及びアーキテクチャに適切のように、これら及びその他のハードウェア とソフトウェアベース技術のハイブリッドを含めて、容易に実装され得る。

【 0 0 4 9 】

プロセス 6 2 において成された更新されたデータのコピーに続き、プロセス 7 0 におい て、F R A M コントローラ 4 1 1 が、F R A M 4 1 0 を 2 T 2 C モードにするために適切 なレベルの制御信号 1 T 1 C /

2T2C

を発行することによってこの実施形態に従った更新プロセスが終了し、これに続いて、割 込みから戻り、更新されたファームウェアの下で通常動作モードでの動作が開始する。再 20 び、2 T 2 C モードでの F R A M 4 1 0 を用いて、セル 2 が、行デコード 4 0 の L S B マ スク 4 1 によって最下位ビットがマスクされる行アドレス $a_3 a_2 a_1 x$ によって行毎に アクセスされ、そのためこの 2 T 2 C モードでの行アドレスのデコードにおいて最下位ビ ットが無視される。次いで、S o C 4 0 0 の適切なアプリケーションが実行が再び成され る。

【 0 0 5 0 】

比較として、プロセス 6 0 において成された更新されたデータ（例えばファームウェア ）の検証が不成功である場合、判定 6 1 は「N o」の結果を戻し、更新されたファームウ ェアに 1 つ又は複数の補正不可能な誤りが検出されたことを示す。このような誤りは、ネ ットワークリンクを介する更新の通信において、或いは F R A M 4 1 0 による更新された 30 データのストレージ又は保持において生じ得る。この事象において、この失敗が更新のソ ースに通知するためプロセス 6 6 が実行され、所望の場合はこの更新が再送信される。F R A M 4 1 0 の交互の行にストアされた更新されたデータは、無効とみなされ、F R A M 4 1 0 の交互の 1 T 1 C 行（例えば、アドレス $a_3 a_2 a_1 1$ ）から対になった交互の行 アドレス（ $a_3 a_2 a_1 0$ ）に上書きコピーされない。そうではなく、プロセス 6 8 におい て、より以前のバージョンをストアする F R A M 4 1 0 の 1 T 1 C 行から（例えば、行 アドレス $a_3 a_2 a_1 0$ から）失敗した更新を受け取った交互の行アドレス（ $a_3 a_2 a_1 1$ ）のセルに古いデータが上書きコピーされる。F R A M 4 1 0 はこのプロセス 6 8 で は 1 T 1 C 更新モードのままである。プロセス 6 8 において書き込まれる特定のデータ状 態は、この場合も、上述の差動データのストア及び 2 T 2 C F R A M の感知と一貫して 40 、古いデータがリトリブされる対応するアドレスのデータ状態の相補である。プロセス 6 8 のこの上書きは、上述のように、ストアされたデータの信頼性を最適化するため、高 められた電圧で成され得、S o C 4 0 0 における特定のハードウェア又は D M A ロジック によって、或いは、C P U 4 3 0、又はこのプロセス 6 8 を行なうためのソフトウェアル ーチンを実行するその他の論理回路要素によって、成され得る。図 7 f は、プロセス 6 8 における古いデータの上書きを図示する。このプロセス 6 8 で成されるような、より以前 のバージョンのストアされたデータの置換えに続いて、プロセス 7 0 において、F R A M コントローラ 4 1 1 は、F R A M 4 1 0 を 2 T 2 C モードにするために適切なレベルの制 御信号 1 T 1 C /

2T2C

を発行し、ファームウェア更新割込みハンドラから戻る。次いで、S o C 4 0 0 の通常動作が継続され得、更新されたファームウェア又はその他のデータのソースエンドからの再送信を、もしそういったことが成される場合、待機する。

【 0 0 5 1 】

これらの実施形態は、埋込み不揮発性メモリを含む集積回路において、更新されたファームウェア及びその他のプログラムコード又はデータを効率的に受け取り検証する能力を提供する。この能力は、強誘電メモリを、その2 T 2 C 動作モードから、倍の容量であるが信頼性が低い1 T 1 C 動作モードに、受け取った更新されたデータを検証しコピーするために必要とされる時間にわたって、一時的に再構成することによって提供される。この手法は、差動データストア及び2 T 2 C F R A M メモリの感知によって提供される、確実な読出しマージン性能及び優れたデータ保持を保つ。これは、システムファームウェア内に一般に含まれるシステムソフトウェアルーチンをストアするためによく適しており、1 T 1 C F R A M メモリの倍ビット密度は、更新及び検証プロセスにおいて有利に用いられる。したがって、集積回路自体内の、又は、全システムにおける外部メモリデバイスとしての、検証を介するファームウェア更新を受けるための付加的なバッファが必要とされず、大規模集積回路及びそれが実装されるシステムのコスト及び電力消費が低減される。

10

【 0 0 5 2 】

本明細書から明らかなように、これらの実施形態は、強誘電メモリ技術を用いて構築されるように上記で説明されている。代替として、これらの実施形態は、類似の構造ではあるが、強誘電材料の分極以外の不揮発性ストレージ技術を用いるメモリにおいて実装され得る。例えば、これらの実施形態は、1つのモードにおいて差動感知のために別々の導体（例えばビットライン）に結合されるが、別の動作モードにおいてそれらのビットラインを介して別々に書き込み及び感知され得る、1対の磁歪ランダムアクセスメモリ（M R A M）ストレージ要素を含むメモリセルを用いて実現され得る。


20

【 0 0 5 3 】


特許請求の範囲内で、説明した実施形態の改変が可能であり、他の実施形態が可能である。

30


【図 1】




【図 2 a】




【図 2 c】



【図 2 b】



【図 3】



【図 4】




FIG. 4

【図 5】




FIG. 5

【図 6】




FIG. 6

【図 7 a】




FIG. 7a

【図 7 f】




FIG. 7f

フロントページの続き

(74)上記2名の代理人 100098497

弁理士 片寄 恭三

(72)発明者 ラルフ ブレデロー

ドイツ連邦共和国 ポイング 8 5 5 3 6 , ズデーテンシュトラッセ 5 1

(72)発明者 オスカー ミゲル ギリエンエルナンデス

ドイツ連邦共和国 ミュンヘン 8 0 7 9 6 , ヘルツォークシュトラッセ 1 0 5

(72)発明者 ペーター ウォンゲウン チュン

アメリカ合衆国 7 5 0 3 5 テキサス州 フリスコ, キャムデン レーン 1 5 0 8 0

審査官 後藤 彰

(56)参考文献 特開 2 0 0 5 - 9 2 9 1 5 (J P , A)

特開平 1 0 - 7 9 1 9 6 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

G 1 1 C 1 1 / 2 2

G 0 6 F 8 / 6 5 4