

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5540155号  
(P5540155)

(45) 発行日 平成26年7月2日(2014.7.2)

(24) 登録日 平成26年5月9日(2014.5.9)

(51) Int.Cl.		F I		
<b>G06F 21/14</b>	<b>(2013.01)</b>	G06F 21/22	1 1 4 A	
<b>G06F 21/57</b>	<b>(2013.01)</b>	G06F 21/00	1 5 7 C	

請求項の数 21 (全 20 頁)

(21) 出願番号	特願2013-520735 (P2013-520735)	(73) 特許権者	591003943
(86) (22) 出願日	平成23年7月12日 (2011.7.12)		インテル・コーポレーション
(65) 公表番号	特表2013-532864 (P2013-532864A)		アメリカ合衆国 95054 カリフォル ニア州・サンタクララ・ミッション カレ ッジ ブレーバード・2200
(43) 公表日	平成25年8月19日 (2013.8.19)	(74) 代理人	110000877
(86) 国際出願番号	PCT/US2011/043638		龍華国際特許業務法人
(87) 国際公開番号	W02012/012218	(72) 発明者	シン、ピン シー、
(87) 国際公開日	平成24年1月26日 (2012.1.26)		アメリカ合衆国 カリフォルニア州・サン タクララ・ミッション カレッジ ブレー バード・2200 インテル・コーポレー ション内
審査請求日	平成25年3月12日 (2013.3.12)		
(31) 優先権主張番号	12/841,811		
(32) 優先日	平成22年7月22日 (2010.7.22)		
(33) 優先権主張国	米国 (US)		

最終頁に続く

(54) 【発明の名称】 プラットフォーム独立メモリ論理の提供

(57) 【特許請求の範囲】

【請求項1】

装置であって、

プロセッサ製造業者のプラットフォーム独立コードに対応する半導体統合コード(SIC)を格納する不揮発性ストレージを備え、

前記SICは、メモリコントローラの初期化によって、メモリを初期化するための埋め込みメモリ論理(EML)を含み、メモリ信号のマッピングは、前記EMLを介してアクセス可能なオンダイ終端データ構造(ODTデータ構造)を利用し、前記ODTデータ構造は、相手先ブランド製造業者(OEM)が提供し、前記メモリのプラットフォーム依存メモリ構成のパラメータ化された規則セットに対応しており、

前記SICは、プロセッサのリセットに呼応して、前記OEMの起動前コードに制御を提供する前に実行される、装置。

【請求項2】

前記SICをロードする最初のプログラムロード(IPL)をさらに備え、

前記IPLは、前記プロセッサのマイクロコードから導入され、

前記IPLは前記SICを認証してから前記SICを導入する、請求項1に記載の装置

【請求項3】

前記EMLは、前記ODTデータ構造を利用して前記メモリのODT抵抗を計算する、請求項1または2に記載の装置。

10

20

## 【請求項 4】

前記 E M L は、前記 O D T データ構造を利用して前記メモリの起動マトリックスを計算する、請求項 1 から 3 のいずれか一項に記載の装置。

## 【請求項 5】

前記 E M L は、前記 O D T データ構造のポピュレーション情報に基づいて前記メモリのチャンネルのポピュレーションパターンを計算する、請求項 1 から 4 のいずれか一項に記載の装置。

## 【請求項 6】

前記 E M L は、前記ポピュレーションパターンを O D T 規則のリストと比較する、請求項 5 に記載の装置。

10

## 【請求項 7】

前記 E M L は、前記 O D T 規則のリストの情報を利用して、公称終端抵抗と書き込み終端抵抗とを計算する、請求項 6 に記載の装置。

## 【請求項 8】

プロセッサ製造業者が提供する埋め込みメモリコード ( E M C ) を利用してシステムの第 1 の電力投入中に前記システムのプロセッサに連結されたメモリを初期化することで、前記メモリとメモリコントローラとを初期化して、前記システムの相手先ブランド製造業者 ( O E M ) が提供し、プラットフォーム依存情報のパラメータ化された規則セットに対応しており、前記 E M C を介してアクセス可能なオンダイ終端データ構造 ( O D T データ構造 ) を利用して前記メモリのメモリ構成を生成する段階と、

20

前記プロセッサの少なくとも 1 つの段階レジスタに前記メモリ構成のスナップショットを格納する段階と、

O E M B I O S ( basic input/output system ) に制御を渡す前に、前記システムの不揮発性ストレージに前記スナップショットをセーブする段階と

を備える方法。

## 【請求項 9】

前記プロセッサの低電力モードから退出時に、前記不揮発性ストレージに格納されている前記スナップショットにアクセスする段階をさらに備える、請求項 8 に記載の方法。

## 【請求項 10】

前記スナップショットを利用して前記メモリコントローラの構成を復旧した後に、再開ベクトル識別子を利用して前記 O E M B I O S に制御を渡す段階をさらに備える、請求項 8 または 9 に記載の方法。

30

## 【請求項 11】

前記 E M C を利用して、前記システムの第 2 の電力投入中に前記不揮発性ストレージに格納されている前記スナップショットにアクセスする段階をさらに備える、請求項 8 から 10 のいずれか一項に記載の方法。

## 【請求項 12】

前記メモリの現在のメモリポピュレーションを検知して、格納されている前記スナップショットのメモリ構成と比較して、前記比較に呼応して増分的なトレーニングを施す段階をさらに備える、請求項 8 から 11 のいずれか一項に記載の方法。

40

## 【請求項 13】

前記増分的なトレーニングでは、前記メモリのランクに有効なフラグが設定されているかを判断して、判断結果が肯定的である場合に、前記ランクについてのランクトレーニングをバイパスして、前記判断結果が否定的である場合に、前記ランクトレーニングを実行する、請求項 12 に記載の方法。

## 【請求項 14】

システムであって、

複数のコアと不揮発性メモリとを有するプロセッサと、

相手先ブランド製造業者 ( O E M ) のファームウェアを格納するフラッシュメモリと、

前記プロセッサに連結されたシステムメモリと

50

を備え、

前記不揮発性メモリは、前記プロセッサの製造業者のプラットフォーム独立コードに対応する半導体統合コード（S I C）を含み、

前記S I Cは、前記プロセッサと、前記プロセッサを前記システムメモリに連結する少なくとも1つのリンクとを初期化する埋め込みプロセッサ論理を含み、

前記システムメモリを、埋め込みメモリ論理（E M L）を介してアクセス可能なオンダイ終端データ構造（O D Tデータ構造）を利用して初期化する前記E M Lを含み、

前記O D Tデータ構造は、相手先ブランド製造業者（O E M）が提供し、前記システムメモリのプラットフォーム依存メモリ構成のパラメータ化された規則セットに対応しており、

10

前記S I Cは、複数の第1レベルの段階に分割されて、各段階が少なくとも1つの第2レベルの段階を配下に有し、前記複数の第1レベルの段階それぞれ内では、固有のインデックスが各内部パラメータに割り当てられており、前記プロセッサはさらに、前記S I Cの実行中に現在の第1レベルの段階を格納する少なくとも1つの段階レジスタを含む、システム。

【請求項15】

前記プロセッサは、前記少なくとも1つの段階レジスタから前記現在の第1レベルの段階を読み出し、前記現在の第1レベルの段階を格納ユニットに格納する、請求項14に記載のシステム。

【請求項16】

20

前記プロセッサは、予め定められた第1レベルの段階が前記少なくとも1つの段階レジスタに書き込まれるときに、前記予め定められた第1レベルの段階での前記S I Cの実行を停止する、請求項14または15に記載のシステム。

【請求項17】

前記プロセッサは、前記予め定められた第1レベルの段階での前記S I Cの実行の内部状態のスナップショットを格納する、請求項16に記載のシステム。

【請求項18】

前記O E Mは、前記スナップショットを利用して前記システムをデバッグする、請求項17に記載のシステム。

【請求項19】

30

前記スナップショットは不揮発性ストレージに格納されており、低電力状態から再開するとき前記S I Cによりアクセスされる、請求項17または18に記載のシステム。

【請求項20】

前記S I Cは、ファームウェアインタフェーステーブル（F I T）にアクセスして、前記スナップショットの位置を判断する、請求項17から19のいずれか一項に記載のシステム。

【請求項21】

前記S I Cは、前記リンクをトレーニングすることなく、前記スナップショットを利用することで、前記プロセッサのメモリコントローラと前記システムメモリとを初期化する、請求項17から20のいずれか一項に記載のシステム。

40

【発明の詳細な説明】

【背景技術】

【0001】

従来、コンピュータシステムの起動及び低レベル処理を行うために利用されてきた、低レベルソフトウェアであるB I O S（basic input/output system）ソフトウェアは、コンピュータ製造業者である、いわゆるO E M（相手先ブランド製造業者：original equipment manufacturer）によって組み込まれてきた。プロセッサにB I O Sをサポートさせるために、プロセッサの製造業者（いわゆるシリコン製造業者）は、詳細な情報をO E Mに与える。通常、情報はソースコードの形態で組み込まれてきた。しかしこのコード提供により、プログラム方法及び基礎となるハードウェアの詳細などの、プロセッサのハード

50

ウェアの知的財産（IP）面の要素が第三者に暴露されていた。さらに、ソースコードを提供すると、OEMはコードを修正して、非標準的な方法で統合して、非標準的なハードウェアに対応させるべく調整することで複雑性が増し、動作面でも懸念が生じ、シリコン製造業者にとってのサポート料が上がることに繋がる。

【0002】

例えば、通常システムの初期化のために提供される情報には、プロセッサ、インターコネクタリンク、メモリ部等の詳細に関する情報が含まれる。これら詳細には、レジスタの定義、このハードウェアへのインタフェース等が含まれる。この情報は、OEMのみならず、独立系BIOS販売業者（IBV）にも流通する。プロセッサその他の高度なシリコンコントローラは別の種類のシステム及びデバイスに組み込まれているので、IBV及びOEMのx86コンピュータシステムの範囲は比較的小さいが、これから大きく拡張していくことが予想され、IP面での懸念及びサポート面での困難を生じる可能性がある。

【図面の簡単な説明】

【0003】

【図1】本発明の一実施形態における、プラットフォーム独立シリコン一体化コード（SIC）のコンポーネントのブロック図である。

【図2】本発明の一実施形態におけるシステムのブロック図である。

【図3】本発明の一実施形態における埋め込みメモリ論理（EML）コードの実行を示すフロー図である。

【図4】本発明の一実施形態におけるEMLのさまざまなコンポーネントのブロック図である。

【図5】本発明の一実施形態における終端抵抗を決定する方法のフロー図である。

【図6】本発明の一実施形態におけるプロセッサのブロック図である。

【図7】本発明の一実施形態における、スナップショットを生成して利用する方法のフロー図である。

【図8】本発明の一実施形態における、メモリ初期化に対する増分的なトレーニングを行う方法のフロー図である。

【発明を実施するための形態】

【0004】

さまざまな実施形態で、最初の初期化ソフトウェアは、基盤となるプロセッサハードウェアに対して密接に取り付けることができるので、OEM BIOSにより実装されるのではなく、シリコン製造業者が最初の初期化ソフトウェアを制御して提供することができる。

【0005】

シリコン一体化コード（SIC）は、コードがロードされ、出所を確かめて、SICの実行後に、滞りなくOEM BIOSに制御を渡される環境で利用することができる。SICは、アナログリンクの設定がなされるトレーニング、診断、及びテストフックの設計といったメモリ初期化の低レベル面の動作に利用することができる。本発明の範囲はこの点に限定はされないが、メモリコントローラ及びインターコネクタリンクの主要な初期化コード、及び、さまざまなプロセッサ及びシステムの特徴部のランタイムを潜在的に助ける部材を、SICの形態とすることができる。一部の実施形態では、このコードに対する信頼ルートが、プロセッサのマикроコードのフック経由で提供されて、SICを認証してロードするためのSICロードを実装することができ、これは、シリコン製造業者のBIOSの形態であってよく、OEM BIOSに制御を渡すことができる。OEM BIOSへのアップグレードが難しいことを鑑みると、フラッシュメモリに組み込まれたファームウェア等のBIOSを格納するメモリが適合しない場合もあるので、SICロードを導入するためのSICロードプロセッサパッケージ内のコアのマикроコードに対応する信頼ルートが、SICが組み込まれたOEM BIOSの補助ブロックが有効であることを検証するために利用される。

【0006】

S I Cの実行後に、制御は、U E F Iオープンソースコア（例えば2006年2月21日付けのU E F I仕様バージョン2.0）に従って、または、オープンファームウェアE E E 1 2 7 5 - 1 9 9 4、または、従来のB I O Sまたは特許化されているO E Mブートコード（それぞれ1以上のオペティングシステムを起動する）を介して実装することができるO E M B I O Sに渡されてよい。実装例によっては、S I Cは、例えばエラー解消のため、またはバイナリ変換を行うために、パッチを実行するために利用することができる。さらに、S I Cは、バイナリ変換、エラー処理のためのメモリブロック、またはランタイム中に実行されるシリコン製造業者の他のコードを隠してO Sから見えなくするために、一定のメモリブロックに対する保護を設定することができる。このようにすることで、プロセッサが、例えばマイクロコード読み出し専用メモリ（u R O M）オフロード、コプロセッサのサポート等の逆コードを利用する場合には、機械を第三者であるO E Mのコードに晒される前に、S I Cがこのメモリを提供することで、メモリのサブセットをプロセッサに利用可能としておくことができるようになる。

10

**【0007】**

さまざまな実施形態では、S I Cは、フラッシュその他の不揮発性メモリ等であるO E M B I O Sに組み込まれるバイナリコードとして提供されてよく、または、S I Cをプロセッサパッケージの不揮発性ストレージに実装してもよい。従って実施形態では、プロセッサその他のシリコン製造業者が顧客に対して、ソースコードではなくて、バイナリモジュールを出荷することができるので、より高いI P保護が可能となる。顧客数が増えると、シリコンとともにB I O S構築ブロックを出荷することによって実現される技術サポート料の削減量が顕著となる。

20

**【0008】**

図1は、S I Cに組み込むことができる、本発明の一実施形態のプラットフォーム独立B I O Sのコンポーネントのブロック図である。プラットフォーム独立という用語は、機械の仕様に関わらず（例えばメモリの種類、リンクの速度、利用可能な電圧等）、どのプラットフォームでも、含まれているコンポーネントが実行可能であることを示す。後述するように、プラットフォーム依存であるコンポーネントは、プラットフォームの製造業者のデータファイルにより符号化することができる。一例としては、プラットフォーム販売業者は、システム基板等に関する情報等の一定の情報をパラメータ化することができる。基礎的な初期化を行う一定のコンポーネント（例えば信頼ルートを構築するリンク初期化）は、第三者のコードの制御を処理する前にS I Cによって行われてよい。このようにS I Cを一時的に隔離することで、電力をリセット中にもプロセッサがハードウェアを有して、制御を第三者のコードに渡すまではS I Cだけが実行可能であることを確認することができる。

30

**【0009】**

図1からわかるように、S I Cコンポーネントは、第三者のコードの前にS I Cの残りを発見してロードする役割を担う最初のプログラムローダ（I P L）20を含んでよい。このローダは、S I Cのコンポーネントとは考えられない場合もある。S I Cのコンポーネントが一時的であったり持続的であったりする。持続的な場合には、アクティブにされたり（プラットフォーム初期化（P I）モジュール）またはパッシブにされたり（新たな命令によってライブラリのように機能すること）してよい。

40

**【0010】**

図1の実施形態では、S I C 10が、埋め込み中央処理装置（C P U）論理（E C L）30を含み、これは、オンボードのインターコネクタ等のインタープロセッサ論理を初期化する。リンク及びメモリ初期化の両方のトレーニングには、リンクの両端の間の通信が含まれてよい。リンクの場合には、プロセッサは、別のプロセッサまたは入出力（I O）ハブに連結されてよく、データ処理可能な動作周波数及びリンク幅を決定することができる。E C Lモジュールは通常は一時的である。一部の実施形態では、リンクの初期化は、低電力状態（例えばA C P I（Advanced Configuration and Power Interface）低電力状態、その一例が2009年6月16日付けのA C P I仕様バージョン4.0のS 3である

50

)からの再開処理中に、メモリコンテンツにダメージを与えずにやり直すことができる。

【0011】

S I C 10はさらに、メモリの初期化に際して埋め込みメモリ論理(EML)40を含んでよい。このコンポーネントは、ランタイム中に(例えば温度のスロットルまたはエラー処理のため)一部が一時的であり一部が持続的であってもよい。別のコンポーネントではメモリを別の視点から見るために、メモリ初期化には、アドレス指定の設定がさらに含まれていてもよい。例えば、CPUは、システムアドレスと称される物理的アドレス空間の視点を有することができる。システムメモリ(例えばダイナミックランダムアクセスメモリ(DRAM))に連結するメモリコントローラは、チャンネル、ランク、及びランクを有するオフセットにより特定される特定のメモリセルにアドレスをマッピングする。メモリアクセスは全て、プロセッサノードにルーティングされて、復号され、チャンネル番号、リンク番号、及びランクにおけるオフセットに変換される。従って、リンクアドレスの符号器のプログラミングの仕方によって、メモリは異なる見方で見ることができる。プロセッサについて隔離されたメモリ量を確保するために、アドレス復号器及びメモリ復号器のサブセットをプロセッサについてプログラミングすることができる。このようにして隔離されたメモリは、システム動作中にはプロセッサが独占して利用することができ、マイクロコードオフロード、バイナリ変換器、ライセンス情報、管理情報等を格納することができる。これに加えて、予備論理50を利用して、プラットフォーム独立論理の他の特徴部をサポートすることができる。本発明の範囲は、図1の実施形態に示すこの点に限定はされない。

【0012】

図2は、本発明の一実施形態におけるシステムのブロック図である。図2に示すシステム100は、ハードウェアと、さまざまなソフトウェア層とを含んでいる。示されているハードウェア実装は、代表的な高位のレベルであり、システムによっては数多くの他のコンポーネントが存在しうる。さらに、ソフトウェアの各部分が様々な場所に分散された様々なコンポーネントとして示されているが、特に、様々な実施形態でS I Cの各部分が様々な場所に存在してよいことを理解されたい。

【0013】

システムの基礎部分であるハードウェア110は、1以上のプロセッサ、メモリ、入出力デバイス等を含む様々なコンポーネントを含んでよい。しかし、図示の便宜上、図2の実施形態にはこれらのコンポーネントの一部のみを示している。特に、コアで実行するものとして、プロセッサコア115及び対応するマイクロコード120が示されている。様々な実施形態では、コア115は、それぞれが自身のマイクロコードストアを含んでよいマルチコアプロセッサの複数のコアを表すことができる。加えて、多くの実装例では、プロセッサパッケージがアンコア118(プロセッサコアの外に存在する様々な論理を含む)を含むことができる。様々な実施形態では、アンコア118は、コア115、統合メモリコントローラ(IMC)125、及び入出力コントローラハブ(IOH)128に、Intel(登録商標)Quick Path Interconnect(QPI)リンクを介して連結される。これを受けてIMC125は、システムメモリ130に連結されてよく、これは一実施形態では、ダブルデータレート(DDR)-3DIMM等の複数のデュアル・インライン・メモリモジュール(DIMM)から構成されてよい。さらに図示されているように、IOH128は、周辺コントローラハブ(PCH)135に直接媒体インタフェース(DMI)インターコネクタにより連結されてよく、これが、トラステッド・プラットフォームモジュール(TPM)140及び周辺モジュール145等の他のデバイスに連結されてよい。本発明の範囲はこれに限定されないが、様々なデバイスのPCH135へのインターコネクタは、低ピンカウント(LPC)バスによって行われてよい。これら限定されたコンポーネントのみが示されているが、多くの他のコンポーネントも別の実装例では存在する可能性がある。

【0014】

プロセッサハードウェアにはS I Cモジュール150が密接に連結されている。様々な

実装例では、S I Cモジュールは、フラッシュメモリ等の不揮発性ストレージに実装されており、例えばプロセッサパッケージ内に置かれてよい。この代わりに、S I Cモジュールは、プロセッサの製造業者からO E Mにバイナリで提供されてよく、O E Mは自身のB I O Sにこれを組み込む。従って、S I Cの実際の位置は、実装が変わると変わる場合がある。一実施形態では、S I Cは、O E M B I O Sの一部である（例えばマザーボードに取り付けられたフラッシュデバイスに統合されている）。しかし、図示を簡単にすべく、S I Cモジュール1 5 0が別個のコードブロックとして示されている。特に、示されているモジュールは、複数のS I Cコードの改定1 5 2<sub>1</sub> - 1 5 2<sub>n</sub>を含んでいる。つまり、後で詳述するように、S I Cはフィールドで更新されてよい。S I Cモジュールには、コードに加えて、様々なデータブロック1 5 4<sub>1</sub>から1 5 4<sub>n</sub>が存在していてよい。一実施形態では、シリコン製造業者のポリシーが、このS I Cデータブロックに含まれていてよく、これがS K U (stock keeping unit)に基づいていてよい。この情報は、部分のグレーディング、サポートされた特徴、及び/または、シリコンの熱物理特性を示すような電圧及び温度のレーティングを含んでよい。これら様々なコード及びデータブロックにアクセスするために、ファームウェアインタフェーステーブル(F I T) 1 5 5を提供することができる。符号及びデータブロックはキーとなる対の構造により保護されていてよい。様々な実施形態では、S I C 1 5 0がハードウェアに暗号的に結合されており、コアマイクロコード1 2 0を媒体として起動がなされる。

10

#### 【0015】

さらなるシステムソフトウェアが、U E F I規格に準拠した起動前コードを含むO E M B I O Sの形態であってよい。これらのコードは、様々なファームウェア部分で格納されてよく、セキュリティ初期化コード(S E C)、前E F I (P E I)コード、及び、ドライバ実行環境(D X E)及びブートデバイス選択(B D S)コードを含んでよい。論理上の例としては、これらのコードは、第1のコードモジュール1 6 0と第2のコードモジュール1 7 0とに分けられてよい。ファームウェア部分は、B I O Sその他の低レベルソフトウェアを含んでよい不揮発性メモリの論理上の分割部分である。一般的には、モジュール1 6 0及び1 7 0がそれぞれ、第三者の拡張可能コードを有するファームウェア部分であってよい。第1のコードモジュール1 6 0は、O E Mプラットフォームの初期化を行い、S I Cコードからメモリアパーチャを取得するために利用することができる(ブロック1 6 2)。制御は次にコードブロック1 6 4に渡されて、物理的実態についての分析を実行して、セキュアなハッシュ演算を行うことができ、これにより、主要なファームウェア部1 6 8の測定を行う前に、セキュアなファームウェア更新メカニズム1 6 6を実行することができるようになる。これらの認証チェック全てにパスすると、制御は第2のコードモジュール1 7 0に渡され、これらがD X Eコアを含んでよく、U E F Iセキュアな起動モジュール1 7 4を実行してよい(例えばA C P Iメモリに格納されている測定ログ1 7 6を利用して)。次に、O S 1 8 0をロードするO S ロード及びドライバ1 8 5が実行されてよく、O S 1 8 0はU E F Iに準拠したO Sであってよい。他の実装例では、レガシーのO S 1 9 0が、1以上の任意で設けられるR O M 1 9 5を介して実装されてよい。

20

30

#### 【0016】

上述したように、本発明の一実施形態のS I Cは、埋め込まれたメモリ論理を含んでよい。この論理は通常、メモリ参照コード(M R C)のバイナリ形態をカプセル化したものであってよく、メモリ参照コード(M R C)は、プロセッサの製造業者がO E Mにメモリ等の初期化方法を知らせる目的で、ソースコードの形態でO E Mに提供してよいB I O Sモジュールのことである。しかし上の説明によれば、基礎となるハードウェアI PをO E Mに見えない形で提供するために、埋め込みメモリ論理はバイナリ形式で提供されてよい。

40

#### 【0017】

E M Lはプラットフォーム独立なために、プラットフォームに依存した問題を特定して提供する様々な情報が、E M Lによりアクセス可能となる。一例としてはシステム基板のばらつきが挙げられる。例えば、プラットフォームごとに配線が異なるので、シリアル存

50

在検知 (SPD) / システム管理バス (SMBUS) マッピング、信号マッピング、タイミング、オンダイ終端 (ODT) 抵抗等が異なってくる。またさらに、さまざま異なる OEM は、カスタマイズ / デバッグに対して異なる要件を有する場合があります、特に、OEM が対応するソースコードを有さないことから、エラーの記録 / 報告が問題となる。後述するように、一部の実施形態では、ハードウェアを提供してデバッグ処理を助けている。プラットフォーム間でのばらつきの他の例には、販売業者が非標準的な DIMM または逸脱した部分を選択しているために、これらの限定を理解するために周辺作業が発生するような場合も含まれる。実施形態では、EML をクリアなインタフェースでコンポーネントの階層に組み込むことで、OEM にプラットフォームをパラメータ化させ、EML のパイナリ提供を可能としてよい。

10

## 【0018】

概して、EML は、OEM が供給するプラットフォーム構成データをパースすることでメモリを初期化してよい。以下の説明は DDR3 タイプのメモリで実装されたシステムメモリに関するものであるが、本発明の範囲はこの点に限定はされない。

## 【0019】

図3は、本発明の一実施形態における EML コードの実行を示すフロー図である。様々な実施形態では、システムをリセットすると、または、低電力状態からの再開時に、EML に入ることができる (例えば S3 状態)。図3からわかるように、方法200は、様々なレジスタを初期化することで開始されてよい (ブロック210)。様々な実施形態では、これらレジスタ及びバスは、PCI Express (登録商標) ベースのアドレスレジスタ、システム管理バス、汎用入出力 (IO) レジスタ、及び、電力管理 (PM) レジスタを含んでよい。一実施形態では、I/O テーブル (例えば IO / メモリマッピングされた IO (MMIO) ポート及びプログラムへの値のリスト) を利用して、このステップを実装することができ、この場合には、I/O テーブルが、プラットフォーム製造業者により供給され EML により実行されてよい。一定のデバイスがコードにより利用され、EML の実行前の初期化が必要となることから、様々な初期化が生じうる。次に、処理がシステムへの電力投入または低電力状態 (例えば S3) からの再開によって生じているかを決定してよい (ダイヤモンド215)。最初の電力投入時には、制御はブロック220に渡されて、ここで取り付けられているシステムメモリが検知されてよい。一実施形態では、検知が、SMバスを介した SPD の読み取りによって生じてよい。DIMM を見つけることのできるアドレスは、プラットフォームに依存している。例えば、数多くの DIMM を有するより大きなプラットフォームは、SMバスに、様々なセグメント間を切り替えるためのマルチプレクサを実装してよい。

20

30

## 【0020】

図3では、次に、メモリクロック比を決定してよい (ブロック240)。プラットフォームが特定のクロックレートをサポートしていなくてもよいために、この処理はプラットフォーム依存している可能性がある。つまり、クロック比は、メモリコントローラ / プラットフォームの設計のポピュレーション及びユーザの設定の少なくとも1つによって上限が設けられる場合がある。クロック比を設定した後に、制御はブロック250に進み、ここではメモリコントローラのグローバル初期化が行われてよい。このグローバル初期化によって、IMC がデフォルト状態へとリセットされる (例えば、IMC 側での ODT 提供の設定、及び、全ての信号について許可された最大ジッタ (参照電圧とサンプルされた電圧との間の差の最大値等))。様々な実施形態では、メモリコントローラは、図2を参照して上述した統合メモリコントローラであってよい。次に制御がブロック260に渡され、メモリ信号をメモリコントローラ信号にマッピングしてよい。ここでもまた、プラットフォーム依存信号ルーティングを行ってよい。例えばメモリコントローラは、最大8チップ選択 (CS) 信号を有してよく、DIMM は、最大4つの信号 (4個のランクの DIMM) まで利用することができる。従って、メモリコントローラは、コマンドをあるランクに送る際に、チップ設定ピンのいずれをプルダウンするかを決定するよう構成されていてよい。例えば、DIMM1 の CS0 は、プラットフォームの配線に応じて IMC の CS2 または C

40

50



S 4 に接続されてよい。この情報は、プラットフォーム製造業者により供給される。

【 0 0 2 1 】

次に制御がブロック 2 7 0 に渡されて、スタティックな構成を実行することができる。スタティックな構成とは、SPD から導出可能な全ての設定のことを示してよい（例えば、トレーニングを用いて決定される「ダイナミック設定」に対する 2 D D R コマンドの間で必要となる遅延）。プラットフォーム依存の構成の一例としては、ブロック 2 7 0 で決定される O D T 抵抗がプラットフォーム依存型であってよい。他のスタティック構成処理には、O D T 起動及び抵抗選択に加えて、内部の論理対物理ランクマッピングが含まれてよい。これら選択と起動の詳細について説明する。ブロック 2 8 0 で、ここでもプラットフォーム依存であってよいトレーニングを実施して、一部のプラットフォームでは、  
10 トレーニングされていない一部の遅延に、デフォルト値とは異なる値を割り当ててよい。トレーニングを実行した後で、ブロック 2 9 0 でテストを実行してよい。そしてメモリマップが完了してよい（ブロック 2 9 5）。メモリマップは、「チャンネル/ランク/オフセット」のインターリーブへの「システムアドレス」への参照である点に留意されたい。つまり、IMC は、複数の「インターリーブ」モードをサポートすることができる。例えば、性能を上げるために、2 つの連続した「システムアドレス」を 2 つの異なるチャンネルにマッピングすることができ、同じチャンネルを有する 2 つの連続したアドレスが、さらに 2 つの異なるランクにインターリーブされて、熱を分散することができる。

【 0 0 2 2 】

最初の電力投入ではなくて低電力状態からの起動によって E M L に入る場合には、制御はダイヤモンド 2 1 5 からブロック 2 3 0 に渡されて、これは S 3 の再開経路であり、前に不揮発性ストレージに格納されていた構成情報を取得することができるが、これに関しては後で詳述する。つまりこの経路においては、情報は不揮発性メモリからテストを行わずに取得される。というもテストを行うとメモリの内容が損なわれるからである。次に制御はブロック 2 9 5 で直接前に生成されたメモリマップに渡される。図 3 の実施形態にはこの特定の実装例を示したが、本発明の範囲がこの点に限定されないことは理解されたい。  
20

【 0 0 2 3 】

図 4 は、本発明の一実施形態における E M L のさまざまなコンポーネントのブロック図である。図 4 に示すように、E M L 3 0 0 は、汎用メモリ論理 3 1 0、プロセッサ論理 3 2 5、及びプラットフォーム論理 3 3 0 を含む様々な論理を含みうる。概して、メモリ論理 3 1 0 は、メモリ自身を初期化してイネーブルするための様々なコード（例えば、ランク論理 3 1 2、D I M M 論理 3 1 4、及びチャンネル論理 3 1 5）を含むことができる。これら論理は、ランクのための信号及び M R S 論理、D I M M 及び D I M M / ランクポピュレーションのための S P D 及び信号論理、D D R 3 タイミング、O D T 構成、及びチャンネルのためのトレーニング及びテストシーケンスを含んでよい。またさらに、コードは、メモリコントローラの初期化、D I M M 検知及びグローバルタイミングを実行するためのメモリ制御論理 3 2 0 を含んでよい。プロセッサ論理 3 2 5 は、ドライバとして実装されて、コマンド及びステータスのレジスタ操作、内部タイミング及びコマンド/トレーニング  
30 を実行してよい。プラットフォーム論理 3 3 0 は、トポロジー/配線、タイミング/遅延、O D T 規則及び様々なデバイスを介してプラットフォームと相互作用してよい。別の実装例では、図 4 に示すコードが異なる量で、プロセッサ製造業者が提供するバイナリで実装されてもよい点に留意されたい。例えば汎用メモリ論理 3 1 0 及びプロセッサドライバ 3 2 5 がバイナリで実装されてよい。また別の実施形態では、プロセッサ論理 3 2 5 がバイナリとして実装されてよく、残りのコードが O E M B I O S で実装されてよい。  
40

【 0 0 2 4 】

上述したように E M L はプラットフォーム独立型である。このコードをバイナリ形式で配信するために、プラットフォーム固有のプラットフォームの様々な局面（例えばプラットフォーム依存したもの）を、E M L にアクセス可能な構成テーブルのデータとして表してよい。図 3 を参照して上述したように、メモリ初期化の一部は、抵抗と起動とを含む O  
50

D T構成である。抵抗とは、D I M Mが、信号を終端するために利用する抵抗のことであり、起動は、読み書きのコマンドをメモリチャネルのいずれかのランクに送信するときにメモリコントローラ(M C)が制御するO D T信号のことである。O D T構成は、D I M MポピュレーションとD I M Mスロット書き込み両方に依存している。従来のB I O Sでは、これらの構成を、それぞれ異なるプラットフォームについて書き換えられるプラットフォーム依存関数で計算していた。これに対して、様々な実施形態では、初期化処理に関する全てのプラットフォームのカスタム化を、O E Mコードではなく、データで実装することができる。このようにしてプロセッサ製造業者(及びE M Lプロバイダ)は、S I Cのセキュリティを保証することができる。

**【 0 0 2 5 】**

様々な実施形態では、O D T構成は、例外を規定する機能を有し、一般的且つコンパクトな形態でパラメータ化することができる。特にここで「O D T規則」と称されるデータ構造が、プラットフォーム用のO D T構成を生成するために利用されてよい。このデータ構造あるいはO D T規則は、プラットフォームの製造業者によって、例えばP M Dの一部として供給されてよい。別の実装例では、このO D T規則が一般的であっても固有であってもよい。ここで、あるプラットフォームが一般的及び固有の規則を両方とも有してもよい点にも留意されたい。E M Lは、現れた順序で整合する規則を探すので、ほとんどの場合には固有の規則が一般的な規則の前に来る。一般的なO D T規則は、複数のポピュレーションパターンに整合してよく、O D T抵抗及び起動マトリックスを一般的なアルゴリズムによって計算することができる。固有のO D T規則は1つのポピュレーションパターンに整合している。固有のO D T規則では、O D T抵抗がこの規則で所与となっており、起動マトリックスは一般的なアルゴリズムによって生成することができる。いずれの場合であっても、起動マトリックスは、O D T規則に追加されたフラグにより無効にされてよい。

**【 0 0 2 6 】**

一実施形態では、様々な情報が1つのO D T規則内に含まれていてよい。一般的な規則及び固有の規則両方について、ビットマスクとして実装可能な、規則を適用するメモリチャネルセット、ランクの公称抵抗値 $R_{tt\_Nom}$ 、及び、ランクの書き込み抵抗値 $R_{tt\_Wr}$ 、及び、起動マトリックスを無効にするフラグが含まれてよい。J E D E C規格では、そのO D Tピンがメモリコントローラによってアサートされると、D R A MデバイスがO D Tを起動する。現在のコマンドが書き込みコマンドではない限り、 $R_{tt\_Nom}$ が利用され、現在のコマンドが書き込みコマンドである場合には、 $R_{tt\_Wr}$ が代わりに利用される。一実施形態では、これらのフラグは自身の読み出しのオン、ピアの読み出しのオン、自身の書き込みのオン、および、ピアの書き込みのオンを含んでよい。

**【 0 0 2 7 】**

一般的な規則では、O D T規則はさらに、規則を適用するD I M Mセット(例えばD I M Mのビットマスクまたは最大インデックス)をチャネル内に含み、D I M Mの公称抵抗値及び書き込み抵抗値 $R_{tt\_Nom}$ 及び $R_{tt\_Wr}$ を含んでよい。この抵抗は、同じD I M M内でランクごとに分割されてもよい点に留意されたい。

**【 0 0 2 8 】**

固有の規則については、O D T規則が、特定のポピュレーションに整合させるためのポピュレーションパターン、ランクについての $R_{tt\_Nom}$ 及び $R_{tt\_Wr}$ に対する抵抗をさらに含んでよい。 $R_{tt\_Wr}$ 及び $R_{tt\_Nom}$ はランクごとに特定することができる。

**【 0 0 2 9 】**

O D T規則を整合させるために、メモリの各チャネルについてポピュレーションパターンを計算してよい。一般的には、Nビットを利用して、論理ランクをN個までサポートするチャネルを記述してよい。あるチャネルに対するポピュレーションパターンの計算は、一実施形態では以下のように行うことができる。

**【 0 0 3 0 】**

マスク = 0

【数 2】

$$\forall d \in \{DIMM\}: mask \leftarrow mask | (1 \ll (DIMM[d].\#\_of\_ranks\_DIMM[d].rank\_rank\_offset - 1))$$

【0031】

従って、この計算によって、d ランクのチャンネルのポピュレーションパターンを一意に特定するマスクが提供される。

【0032】

ポピュレーション及び様々な1つのランク(SR)についての符号、デュアルランク(DR)及び4個のランク(QR)メモリ構成の例は以下のようになる。 SR - 00000001b 10  
DR/DR - 00100010b  
DR/QR - 00101000b  
DR/DR/DR/DR - 10101010b

【0033】

計算されたパターンは、ODT規則のリストとの比較に利用することができる。これは、最初の規則のみが有効なケースである、複数の規則に整合させるポピュレーションについて可能である点に留意されたい。一般的にはOEMでは、データ構造内の一般的な規則の前に固有の規則を配置することで、あるパターンが先ずはその固有の規則に整合するようにしている。

【0034】

—実施形態では、起動マトリックスが以下の規則に従って生成されてよい。

【数 1】

1. ACT[R]←)

2.  $\forall r \in \{Rank\} r \neq VDD: ACT[R] \leftarrow ACT[R] | (1 \ll Rank[r].ODT)$

3. ACT[R]

4. ACT[W] | (1 << Rank[R].ODT)

30

ACT[R]は、VDDに接続されていない場合の読み出しコマンドのODTマスクであり、ACT[W]は、書き込みコマンドのODTマスクであり、これ以外の場合には書き込みマスクは読み出しマスクと同じである。従って2つのマトリックスが存在する可能性があり、このうち1つが読み出しコマンドのものであり他方が書き込みコマンドのものである。マトリックスは論理ランク番号によりインデックスされるアレイである。マトリックスの全てのエンタリは、IMCがあるチャンネルについて有しているODTピン数と同じ数のビットのビットマスクである。IMCは、読み出しコマンドの場合には、ACT[R][targeted\_rank\_#]に従ってODT制御ピンをアサートして、書き込みコマンドの場合には、ACT[W][targeted\_rank\_#]をアサートする。ほとんどの場合、ACT[W][rank\_#] = ACT[R][rank\_#] | (1 << rank\_#)である。従ってアル  
ゴリズムは、ODT規則により無効化されない場合に、デフォルトの振る舞いとしてこれを記述する。VDDは例外であり、この場合にはIMCが対象とされているランクのODT制御ピンを制御しない。計算後であってMC構成に適用する前に、整合しているODT規則に追加されたフラグに基づいて起動マトリックスを改定することができる。公称終端抵抗及び書き込み終端抵抗は、以下の仮定に基づいてよい。つまり、普通の処理についてのDIMMの全終端抵抗は、そのDIMMにあるランク数に関わらず同じである。また、1つのチャンネル内の全てのDIMMについて同じ抵抗を利用することができる。

40

【0035】

ほとんどの場合、これら仮定が成り立っている。成り立っていない場合には、固有の規則を利用してデフォルトの規則を無効にすることができる。一般的な規則については、R

50

$t t\_Nom$ をDIMMレベルで特定する。つまり、1を超える数のランクが存在している場合には、 $R t t\_Nom$ を、MCに接続されているODT制御信号を有する全てのランク間で分割してよい。DDR3仕様では、DIMM1つについて最大で2つのODT信号しかないので、以下の3つの場合が想定される。1つ目の場合は、DIMMにODT制御信号が接続されていない場合、 $R t t\_Nom$ をディセーブルする。もしODTが1つだけ接続されている場合には、 $R t t\_Nom$ を、接続されているランクの $R t t\_Nom$ として利用する。2つのODT制御信号が接続されている場合には、 $R t t\_Nom * 2$ がDDR3仕様の符号を有さない限りにおいて、 $R t t\_Nom$ 値を接続されているランク両方に利用する( $R t t\_Nom * 2$ がDDR3仕様の符号を有する場合には、第2のODTが切断されたものとして、第1のランクは $R t t\_Nom$ を直接利用する)。固有のODT規則については、 $R t t\_Nom$ 及び $R t t\_Wr$ をこのランクレベルで特定して直接利用する。

10

**【0036】**

図5は、本発明の一実施形態における終端抵抗を決定する方法のフロー図である。図5に示すように、方法400は、あるポピュレーションパターンについて整合するODT規則を発見することから始められてよい(ブロック410)。上述したように、ポピュレーションパターンは、あるチャンネルについて計算されてよく、次にこのパターンを利用してODT規則のリストとの比較を行うことができる。次に制御はダイヤモンド415に渡され、あるDIMMについて全てのランクについて第1のループが行われたかを判断してよい。判断結果が否定的である場合には、制御はブロック420に行き、公称終端抵抗を所与のランクのディセーブルした値に対して設定して、書き込み終端抵抗をODT規則からの書き込み終端抵抗値に対して設定することができる。このことからわかるように、このループは、ランク内の全てのループについて設定が作成されるまで行われてよい。

20

**【0037】**

そして制御がブロック425に渡されて、ODT制御信号に接続されるランク数が決定されてよい。ダイヤモンド430で、制御信号の数は0、1、または2と決定されてよい。0である場合には、上述したように、公称終端抵抗をディセーブルして、制御を次のDIMMに渡す(ブロック480)。単一の制御信号のみが接続されている場合には、制御はブロック470に渡されて、ここで任意のランクについて公称終端抵抗を、ODT規則から得た終端抵抗に設定してよい。次に、上述したようにブロック480に制御を渡す。

30

**【0038】**

代わりに2つの制御信号が接続されている場合には、制御はダイヤモンド435に渡されて、公称終端抵抗の二倍の値が、あるメモリ仕様の符号(例えばDDR3仕様)を有しているかを判断してよい。判断結果が否定的である場合には、制御をブロック470に渡して、第1のランクが、ODT規則からの公称終端抵抗を直接利用してよい。判断結果が肯定的である場合には、制御がブロック440に渡されて、ここで第1のランクをODT規則の抵抗の二倍の公称終端抵抗に設定することができる。そして制御をダイヤモンド445に渡して、この第1のランク以外の全てのランクをループする。ダイヤモンド450で、所与のランクが、供給電圧(VDD等)に接続されているODT制御ピンを有するか(つまり全時点でODTが存在しているか)を判断する。判断結果が肯定的である場合には制御はダイヤモンド445に戻る。判断結果が否定的である場合には、制御はブロック460に渡され、このランクを、ODT規則の値の二倍の公称終端抵抗に設定する。本発明の範囲は、図5の実施形態に示すこの点に限定はされない。この方法を利用すると、終端抵抗を計算することができ、表1に示すように、ODT起動マトリックスをODT規則の情報から計算することができるので、様々なメモリ構成(ODT構成を含む)をコンパクトな形態でパラメータ化することができ、EMLのバイナリでの配信を可能とすることができる。

40

**【0039】**

従って、本発明の一実施形態を利用することで、ODT構成をコンパクトな形態にパラメータ化することができ、本発明の一実施形態に従ってEMLのバイナリでの分配を可能

50

とすることができる。従って、OEMは、純粋なデータ（ODT規則のデータ構造）を利用してメモリチャンネルにメモリ初期化を実行するための情報を提供することができる。

【0040】

記載してきたように、ほとんどのプラットフォームの初期化はSICバイナリを利用して、OEMがソースコードにアクセスしないようにして行うことができる。しかし、SICが失敗した場合、特に、新たなプラットフォームの開発中には、OEMがこれらコードの内部状態をチェックしたい場合もでてくるので、いままでどおりコードの内部状態を、ある程度第三者に開示する必要があるだろう。さらに時折第三者はある段階（例えば1つのステップ）でSIC実行を停止して、配線が送信する波形をとるためにオシロスコープを接続すること等によって、ハードウェアを診断したいと望む場合があってもおかしくない。一部の電力状態の遷移においては（例えばS3からの再開時）、一部の初期化を省略して、S3に入る前にセーブした情報を利用してシリコンを再構成することができる。

10

【0041】

実施形態では、SICの内部状態を露呈させて、第三者の処理に適合させるための画一化された方法を提供することができる。こうするために、SICは、再上位レベル段階に分割及び定義して、各再上位レベルの段階において1以上の副段階があるようにする。段階の定義によって、SICコンポーネントを実行することで行われている処理を特定することができる。1以上の段階レジスタを提供して、読み出されたときのSICの現在の段階を報告して、書き込まれるときには固有の段階番号でSIC実行を停止させることができる。そして各段階において、SIC実行の全ての内部パラメータに固有のインデックスを割り当ててよい。コマンドインタフェース（例えばCSR対）を利用して、インデックスを付されたパラメータの読み出し/書き込みを実行することができる。パラメータは、将来のシリコン/ハードウェアに追加/除去することができ、パラメータが別の改定のままとどまる場合には、そのインデックスは変化しない。

20

【0042】

本発明の一実施形態におけるEMLの格納定義の一例を以下に記す。1) DIMM検知、2) スタティックな構成、3) トレーニング、及び4) テストである。これら段階は、図3の方法に示す順序で行われてよい。段階の1以上がさらに1以上の副段階を含んでよい。例えばODT構成のためには副段階2Aがあつてよい。この副段階に関する情報を段階レジスタに書き込み、スナップショットをとることができる。スナップショットには、全てのチャンネルについてODT起動マトリックスが含まれてよく、全てのDIMMの全てのランクについての抵抗値が含まれていてよい。この情報はEML実行の内部データであるが、これらパラメータがDDR3仕様によって定義されていることから、基盤となるMCハードウェアの実装の詳細は明らかにされない。

30

【0043】

一実施形態では、CSR内の特定の命令または特定の制御ビットを利用して、SICにある段階/副段階の内部状態のスナップショットをとり、格納するよう命令することができる。例えばストレージを、RAMとしてのキャッシュ(CAR)の位置等のプロセッサの内部メモリに設定することができる。格納されている情報は、ハードウェアの問題のデバッグまたは電力状態の遷移の実装(S3に入ること、及び、S3から再開すること等)の際に有用である場合がある。特に、電力状態の遷移の場合には、遷移を始めるプログラムが悪意を有しており、システム管理RAM(SMRAM)その他の保護メモリ等の保護されているメモリ領域へのアクセスを目指してセーブされた状態を傍受しようと試みる場合があるために、注意が必要である。しかし一実施形態では、このような攻撃を回避するためには鍵付キャッシュで十分である場合もあろう。

40

【0044】

図6は、本発明の一実施形態におけるプロセッサのブロック図である。図6に示すように、プロセッサ500はマルチコアプロセッサであつてよい。しかし図示の便宜上、1つのコア505のコンポーネントしか示していない。図からわかるように、任意のコアに実行論理510が含まれていてよく、様々な実施形態では、1以上の実行ユニットが含まれ

50

てフロントエンドのユニットが提供する処理を実行する。実行の後に、様々なバックエンドのユニットが、結果を受け取り、順序立てて回収する。データに処理を行うべく、実行論理510は、レジスタファイル520と通信してよく、様々な実施形態では、これは、スカラーレジスタとベクトルレジスタの両方を含む複数のレジスタを含んでよい。

【0045】

加えて、本発明の一実施形態では、1以上の段階レジスタ560を提供してよい。図6の実施形態からわかるように、複数の段階レジスタ565<sub>1</sub> - 565<sub>n</sub>があつてよい。各段階レジスタは、SICの任意の段階と関連付けられていてよい。一部の実施形態では、別個のSIC論理( ECL及びEML )の各個々のコンポーネントが、最上位の段階として特定されてよく、これらのそれぞれが副段階を含んでよい。わかるように、各段階レジスタ565は、任意の最上位段階に加えて、1以上の副段階のストレージを含んでよい。しかし他の実施形態では、読み出されて現在実行中の段階を特定したり、書き込まれて任意の段階の実行を停止したりさせることのできるような1つの段階レジスタのみが提供されてもよい。

【0046】

さらに図からわかるように、他のコンポーネント( 様々な実施形態でS3状態等の低電力状態への入退出を制御することのできる電力管理ユニット( PMU )550等)がプロセッサ内に存在してよい。図6の実施形態では、プロセッサはさらに、システムメモリ( 図6には不図示)と通信してよい統合メモリコントローラ530を含んでよい。上述したように、このメモリコントローラの構成は、EMLを利用して実行することができる。加えて、1以上のキャッシュメモリを提供してよい。示されている実施形態では、キャッシュメモリ540が、一時的なデータストアとして利用されてよい。一部の実施形態では、これらキャッシュが、スナップショットデータのストレージの位置を含んでいてよい。インデックスとパラメータデータとを含む形態で格納されていてよいスナップショットデータを格納するものであつてよいエントリ545が図示されている。パラメータには、IMCの構成データ、またはMCが報告するステータスコードが含まれてよい。これらは、ハードウェアの内部にあつてよく、ここでいうインデックス/データのCSR対は、これらパラメータにソフトウェアがアクセスするためのインタフェースである。スナップショットは、ステータスレジスタがIMC状態を電力状態遷移に復元する必要がないために、これらインデックス/データ対のダンプであり、包括的である必要はない。一部の実施形態では、SIC/EMLが別のインデックス/データレジスタ対を提供して、ソフトウェアの行う、メモリまたはプロセッサの内部ストレージからのIMCスナップショットの解釈を助けることができる。図6の実施形態にはこの特定の実装例を示したが、本発明の範囲がこの点に限定されないことは理解されたい。

【0047】

例えば低電力モード(S3)からの再開は、スナップショットを利用しうる利用モデルであつてよい。しかし、このスナップショットをとる動作は、SICがプラットフォームBIOS前に動作していることから、ソフトウェアにより開始することができない。この代わりに、スナップショットは、自動的に行われ、SICによってメモリに格納され( 例えばEMLによるトレーニング及びテストが完了した後で)、CARは、BIOSの開始前に終端されてよい。一実施形態では、スナップショットを格納するアドレスは予め定義されている( 例えばチャンネル0のランク0のアドレス0)。例えばOEMコードを介して後に、スナップショットを不揮発性ストアに移し、ポインタをFITに書き込み、EMLがこれを後で発見できるようにする( 例えばS3の再開の開始時に)。S3の再開中に、SICは、FITに格納されているアドレスを利用して不揮発性ストレージからスナップショットを読み出すことができる( 図3の方法に示すように)。従つて低電力状態(S3)から再開すると、この状態にアクセスして、性質上時間のかかりうる様々なメモリ構成パラメータの計算を回避することができる。セキュリティを考慮すると、アドレスは定数であつてよく( 例えばFITの署名が保護されていてよい)、BIOSがプラットフォームの不揮発性ストレージ内の同じアドレスにスナップショットを格納してよい。

## 【 0 0 4 8 】

図7は、低電力状態再開中のスナップショットを生成してその後で利用する方法のフロー図である。図7からわかるように、方法600は、メモリを初期化することで開始されてよい(ブロック610)。このEMLを利用したメモリ初期化は、システムの最初の電力投入時に行われてよい。この実施形態では、SICは(及びより詳しくはEMLは)、メモリ構成のスナップショットをとるコードを含んでよい(ブロック620)。例えばこのスナップショットは、上述したように様々な構成情報を有してよく、最初にはプロセッサキャッシュメモリのCAR部分に格納されていてよい。SICが完結して制御がOEM BIOSに渡されると、BIOSはこのスナップショットを不揮発性ストレージにセーブしてよい(ブロック630)。例えばスナップショットはOEMフラッシュに格納されてよい。

10

## 【 0 0 4 9 】

図7は、システムの動作中に低電力状態が開始されると仮定している。従って、プロセッサ及びシステムメモリを含む様々なシステムコンポーネントが、低電力状態とされてよい。この低電力状態から再開すると(例えばSICに従って)、例えばFITに格納されているポイントからスナップショットの位置にアクセスして、スナップショットを不揮発性ストレージから読み出す(ブロック640)。そして、スナップショットを利用して、メモリコントローラ構成を復元することができる(ブロック650)。このときに、制御をOEMコード(BIOS)に、またはOSに、S3再開ベクトルの識別情報を介して渡すことができる(ブロック650)。図7の実施形態にはこの特定の実装例を示したが、本発明の範囲がこの点に限定されないことは理解されたい。

20

## 【 0 0 5 0 】

このスナップショットをS3からの再開処理に利用することに加えて、実施形態ではさらに、スナップショットをEMLの実行速度を上げるためにも利用する。つまり上述したように、特にメモリ技術では周波数が増えることから、メモリトレーニングは時間集約的な作業になるので、メモリコントローラは、メモリモジュールと適切な通信を行うためにより正確なタイミングパラメータを利用する。しかしこれらのパラメータは普通ハードコード化されておらず、ランタイムにおいて決定される。従ってメモリトレーニングは、一定のパラメータの一定の範囲内で適切な値を探す処理を含む。周波数が上がると、より多くのトレーニングが必要となるので、EML完了まで時間が長くなるようになる。同様に、S3の再開には、プラットフォームをS3に入る前の状態に復旧することが含まれる。プラットフォームに対してメモリDIMMが追加、除去されていないことを想定する場合にはトレーニングは不要であり、通常の起動中にS3処理でセーブされたパラメータを単純復旧するだけで、MC状態を機能するよう復旧することができる。

30

## 【 0 0 5 1 】

上述したように、S3をサポートするためには、MC状態のスナップショットをプラットフォームのフラッシュにセーブして、EMLがS3の再開動作中にロードできるようにする。しかしユーザがS3を開始しておらず、プラットフォームを直接シャットダウンしてしまった場合には、スナップショットが破棄されており、通常起動時に全てのパラメータを始めから決定していく必要がある。つまり、無効であれば、またはユーザが完全起動を望んだ場合にはスナップショットが破棄される、ということである。例えばユーザは、BIOSがスナップショットを不揮発ストアに成功裏に移動する前に、プラットフォームの停止を望む場合があり、この場合には無効なスナップショットとなる。

40

## 【 0 0 5 2 】

本発明の一実施形態を利用すると、EMLはS3のスナップショットの利用を先ず試行することができる。DIMMは追加、削除、または置き換えられているので、メモリテストを実行してパラメータを有効化することができる。テストが失敗したということは、DIMMポピュレーションが変化したことを示しているので、EMLは全てのランクを最初からトレーニングするべく後退処理を実行することができる。これらメモリテスト及びトレーニングは、ランクごとに行われてよい。失敗したランクのみをトレーニングすること

50

で、消費する時間は全てのランクのトレーニングを行う場合と比べて格段に短くなる。しかし、全ての場合にこの増分的なトレーニングが適しているわけではない。特に、論理から物理へのランクマッピングが変化した場合などがその一例である。一部の実施形態では、プラットフォームのユーザが利用可能な構成可能なフラグを利用して、増分的なトレーニングではなくて完全なトレーニングを強制試行する。

**【 0 0 5 3 】**

一部の実装例では、S3のシャットダウンからセーブされたハードウェア状態は、不揮発性ストレージにセーブされた後に、システムの次の通常起動時に再利用されることもある。このようにすると、より迅速な起動が行われるだろう。さらに一定のテストを実行してこれらの安全な設定を有効化することもできる。そして、このテストに失敗したメモリランクについては、増分的なトレーニングを行うようにすることでトレーニングにかかる時間を短くすることができる。従い、システムの再起動からメモリポピュレーションに変化があまりない、または全くない場合には、起動をより迅速に行うことができるようになる。

10

**【 0 0 5 4 】**

一実施形態では、タイミングパラメータを物理ランクごとに格納することができる。全ての論理ランクは、「有効」ビットを有して、前の起動時の自身の存在を示し、「存在」ビットは、現在の起動において存在していることを示している。セーブされた構成をロードした後に、SPDを読み出して、ポピュレーションの変化を検知して、存在フラグをこれに従って更新する。論理から物理へのランクマッピングが変化した場合には、新たなポピュレーションのパターンに従ってタイミングパラメータを移行させることができる。例えば、今は同じランクにマッピングされているが別の物理ランクにマップするために利用される同じDIMMに2つのランクがあるとすると、元のタイミング設定の平均を、これら論理ランクの両方についての新たな設定として利用することができる。

20

**【 0 0 5 5 】**

図8は、本発明の一実施形態におけるメモリ初期化に対する増分的なトレーニングを行う方法のフロー図である。図8に示すように、方法700は、EML実行期間中であって、前に起動され、そのためのメモリ構成情報またはスナップショットが不揮発性ストレージに前に格納されていたシステムのメモリを初期化するとき、実装されてよい。図8に示すように、方法700は、不揮発性ストレージ（例えばOEMフラッシュメモリ）にセーブされている状態をロードすることで開始されてよい（ブロック710）。この構成情報には、前の起動で存在していた全てのランクについて設定された有効なフラグが含まれてよい。そして現在のメモリポピュレーションを検知してよい（ブロック720）。このようにして、追加/除去されたDIMMを特定することができる。現在のポピュレーションのポピュレーション化していない（unpopulated）ランクについては、検知に基づいて存在フラグをクリアする。

30

**【 0 0 5 6 】**

次に制御はダイヤモンド730に渡され、ここでループを全てのメモリランクについて実行する。特にダイヤモンド740では、このランクについて有効なフラグが設定されているかを判断してよい。つまり、セーブされている状態からの有効なフラグをチェックして、設定されているかを判断することができる（前の起動で所与のランクが存在していたことが示される）。判断結果が肯定的な場合には、ブロック750で生じたリンクのトレーニングをバイパスすることができ、制御は直接ブロック760に渡されて、ランクのテストが行われる。テストにパスすると（ダイヤモンド770で決定される）、制御はブロック775に渡されて、これが最終的に残っているランクであるかが判断される。判断結果が否定的である場合には、ダイヤモンド740から始まるループの実行を続ける。ダイヤモンド770で、テストが失敗したと判断されると、制御はブロック780に渡されて、そのランクについての有効なフラグをクリアすることができる。

40

**【 0 0 5 7 】**

図8の参照を続け、全てのランクがダイヤモンド740から始まるループを通過すると

50



、制御はダイヤモンド790に渡されて、ここで有効なフラグをクリアされたランクがあるか（つまり、そのランクが最後の起動に存在していないことを意味する）を判断する。判断結果が肯定的である場合には、制御がダイヤモンド730から始まるブロックに戻る。判断結果が否定的である場合には図8の方法は完了してよい。

【0058】


実施形態はコードで実装されてよく、システムを、命令を実行するようプログラミングするために利用されうる命令を格納した格納媒体に格納されてよい。格納媒体には、これらに限定はされないが、フロッピー（登録商標）ディスク、光ディスク、固体ドライブ（SSD）、CD-ROM、CD-RW、及び光磁気ディスクなど、あらゆる形態のディスク、読み出し専用メモリ（ROM）、動的ランダムアクセスメモリ（RAM）及び静的RAMなどのRAM、消去可能プログラム可能型ROM（EPROM）、電気的消去可能ROM（EEPROM）、磁気カード、光カードなどのあらゆる形態の半導体デバイス、ならびに、その他電氣的命令の格納に適したあらゆる形態の媒体などが含まれる。

【0059】

本発明を限られた数の実施形態を参照して説明してきたが、当業者であれば各種の変形例及び変更例を想到するだろう。添付請求項は、本発明の真の精神及び範囲内に含まれるこれら全ての変形例及び変更例を含むことを意図している。


10

【図1】




10

【図2】






【 図 7 】



600

【 図 8 】

700



---

フロントページの続き

- (72)発明者 ジマー、ヴィンセント ジェイ。  
アメリカ合衆国 カリフォルニア州・サンタクララ・ミッション カレッジ ブレーバード・22  
00 インテル・コーポレーション内
- (72)発明者 ツムジンスキー、クリストフ シー。  
アメリカ合衆国 カリフォルニア州・サンタクララ・ミッション カレッジ ブレーバード・22  
00 インテル・コーポレーション内

審査官 平井 誠

- (56)参考文献 特開2009-211204(JP,A)  
特表2009-540633(JP,A)  
特開2012-009028(JP,A)  
Intel Platform Innovation Framework for EFI Pre-EFI Initialization Core Interface Specification (PEI, 2003年 9月16日, Version 0.9, pp.67, 185-190, URL, <http://www.intel.co.jp/content/dam/www/public/us/en/documents/reference-guides/efi-pe-i-cis-v09.pdf>)

- (58)調査した分野(Int.Cl., DB名)  
G06F 21