



(12) 发明专利

(10) 授权公告号 CN 101243544 B

(45) 授权公告日 2012.06.27

(21) 申请号 200680029299.7

(51) Int. Cl.

(22) 申请日 2006.08.07

H01L 21/027(2006.01)

(30) 优先权数据

C23C 16/26(2006.01)

11/199,593 2005.08.08 US

H01L 21/033(2006.01)

(85) PCT申请进入国家阶段日

C23C 16/507(2006.01)

2008.02.13

H01L 21/3213(2006.01)

(86) PCT申请的申请数据

H01L 21/311(2006.01)

PCT/US2006/030792 2006.08.07

(87) PCT申请的公布数据

(56) 对比文件

WO2007/019467 EN 2007.02.15

US 2004/0200417 A1, 2004.10.14, 说明书

(73) 专利权人 应用材料公司

[0350]-[0357]、[00392], 图 1、17.

地址 美国加利福尼亚州

US 2005/0100683

(72) 发明人 K·拉马斯瓦米 H·哈那瓦

A1, 2005.05.12, [0012]-[0054], 图 1、2.

B·加罗 K·S·考林斯 K·玛
V·帕里哈 D·詹宁斯 A·J·马耀
A·奥-巴亚缇 A·恩盖耶

全文.

(74) 专利代理机构 上海专利商标事务所有限公
司 31100US 6841341 B2, 2005.01.11, 说明书第 6 栏
第 61 行 - 第 7 栏第 61 行, 图 2A-2E.

代理人 陆嘉

审查员 杨子芳


(54) 发明名称

权利要求书 2 页 说明书 33 页 附图 43 页

使用低温沉积含碳硬掩膜的半导体基材制程

(57) 摘要

本发明提供一种利用光学可写式掩膜处理半导体基材上的薄膜结构的方法，所述方法包括：将所述基材置放于反应器处理室中，在所述基材的表面上有一个目标层，依据预定的图案来蚀刻所述目标层；以及藉由下列方式于所述基材上沉积含碳硬掩膜层：(a) 将含碳制程气体引入处理室中；(b) 藉由将等离子射频电源耦合至一个再进入路径的外部的方式，在所述再进入路径中形成再进入环形射频等离子电流，其中所述再进入路径包括位于所述工件上方的制程区；以及 (c) 将射频等离子偏压电源或偏压电压耦合至所述工件。所述方法更包括：在所述含碳硬掩膜层中光刻地定义所述预定图案，并在有所述硬掩膜层的情况下蚀刻所述目标层。



B

CN 101243544 B

1. 一种利用光学可写式掩膜处理基材上的薄膜结构的方法，所述方法包括下列步骤：
将所述基材置放于反应器处理室中，在所述基材的表面上具有欲依据预定图案作蚀刻的目标层；

藉由下列方式沉积含碳硬掩膜层于所述基材上：

- (a) 将含碳制程气体引入所述处理室中；
- (b) 藉由将射频等离子电源耦合至再进入路径的外部的方式，于所述再进入路径中形成再进入环形射频等离子电流，其中所述再进入路径包括位于所述工件上方的制程区；
- (c) 将射频等离子偏压电源或偏压电压耦合至所述工件；
- (d) 藉由下列至少一者设定绝缘体及半导体之间所述含碳硬掩膜层的导电性：
 - (1) 调整晶片表面处的离子轰击能量；
 - (2) 调整工件温度；
 - (3) 依据气体的碳氢比例选择所述制程气体的碳氢气体物种；
 - (4) 以氢气稀释所述制程气体；
 - (5) 以氦、氖、氩或氪的惰性气体来稀释所述制程气体；
 - (6) 将所述晶片表面处的充能离子通量相对于至晶片表面的含碳自由基物种的通量作调整；
- (7) 于所述制程气体中加入下列先驱物添加气体的其中一者：(a) 半导电性强化物种；
(b) 电阻强化物种；
- (8) 于所沉积的含碳硬掩膜层中植入下列其中一者：(a) 半导电性强化物种；(b) 电阻强化物种；

于所述含碳硬掩膜层中光刻地定义出所述预定图案；及

在所述含碳硬掩膜层的存在下蚀刻所述目标层。

2. 如权利要求 1 所述的方法，其中所述目标层是藉由沉积栅电极导电层于薄栅极氧化层上的方式形成。

3. 如权利要求 1 所述的方法，其中所述目标层是藉由沉积导电层于绝缘层上的方式形成。

4. 如权利要求 1 所述的方法，其中光刻定义所述含碳硬掩膜层的步骤至少包含：
沉积抗反射涂层于所述含碳硬掩膜层上；
沉积光刻胶层于所述抗反射涂层上；
沉积定义所述预定图案的光罩于所述光刻胶层上；
经由所述光罩曝光所述光刻胶；
依据所述预定图案来显影所述光刻胶并移除所述光刻胶的数个部分；
利用将所述光刻胶层作为蚀刻掩膜的方式蚀刻所述抗反射涂层；
移除所述光刻胶并利用将所述抗反射涂层作为蚀刻掩膜的方式来蚀刻所述含碳硬掩膜层。

5. 如权利要求 1 所述的方法，其中引入所述含碳制程气体的步骤至少包含经由位于工件上方以及所述再进入路径的所述外部下方的气体分配板引入所述制程气体。

6. 如权利要求 1 所述的方法，其中所述制程气体至少包含下列其中一者 (a) 碳氢化合物；(b) 氟碳化合物。

7. 如权利要求 1 所述的方法,更包括藉由下列至少一者设定所述含碳硬掩膜层的透明度或不透明度:

- (1) 调整晶片表面处的离子轰击能量;
 - (2) 调整工件温度;
 - (3) 依据气体的碳氢比例来选择所述制程气体的碳氢气体物种;
 - (4) 以氢气稀释所述制程气体;
 - (5) 以氦、氖、氩或氪的惰性气体来稀释所述制程气体;
 - (6) 将所述晶片表面处的充能离子通量相对于至晶片表面的含碳自由基物种的通量作调整;
 - (7) 于制程气体中加入下列先驱物添加气体的其中一者:(a) 吸收性强化物种;(b) 透明度强化物种;
 - (8) 于所沉积的含碳硬掩膜层中植入下列其中一者:(a) 吸收性强化物种;(b) 透明度强化物种。
8. 如权利要求 7 所述的方法,其中所述吸收性强化物种为硼、氮、硫的一者。
9. 如权利要求 7 所述的方法,其中所述透明度强化物种为氟。
10. 如权利要求 1 所述的方法,更包含藉由将所述射频等离子偏压功率或偏压电压设定至足够高电平的方式来强化所沉积的含碳硬掩膜层对所述下方工件的粘附性。
11. 如权利要求 1 所述的方法,更包含藉由调整所述射频等离子偏压电源或偏压电压的方式,将所沉积的含碳硬掩膜层内的应力设定成压缩应力及拉伸应力的其中一者。
12. 如权利要求 1 所述的方法,更包括藉由增加所述射频等离子偏压功率或偏压电压来增加所沉积的含碳硬掩膜层中的压缩应力。
13. 如权利要求 1 所述的方法,更包括藉由设定所述射频等离子电源的电平来控制所沉积的含碳硬掩膜层的保形性。
14. 如权利要求 1 所述的方法,更包括藉由在完成所述含碳硬掩膜层沉积后加热所述含碳硬掩膜层以强化所沉积的含碳硬掩膜层的光吸收性。
15. 如权利要求 1 所述的方法,更包括加入一层强化 (layer-enhancing) 添加气体,以强化所沉积的含碳硬掩膜层的热特性。
16. 如权利要求 15 所述的方法,其中所述层强化添加气体包括含硼气体与含氮气体的组合物。
17. 如权利要求 16 所述的方法,其中所述制程气体至少包含碳氢气体,所述含硼气体至少包含 B_2H_6 ,而所述含氮气体至少包含 N_2 。

使用低温沉积含碳硬掩膜的半导体基材制程

技术领域

[0001] 本发明是关于使用低温沉积的含碳硬掩膜的半导体基材制程。

背景技术

[0002] 形成在晶态半导体晶片上的高速集成电路具有许多超浅半导体接面，这些超浅半导体接面是藉由将掺杂物离子植入源极及漏极区域的方式形成的。植入的掺杂物通过高温退火步骤被活化，使大量的植入原子于晶态半导体晶格中具可替换性。前述后离子植入退火步骤是使用高效能的灯具作快速热处理 (Rapid Thermal Process, RTP) 来完成，以将整个晶片体积加热至极高温度达一段短暂的时间 (例如，上升速率每秒约摄氏 100–200 度，且最初下降率每秒摄氏 50–100 度)。加热时间必须够短，以避免通过半导体晶片的掺杂位置中的掺杂物的热诱导扩散而导致经掺杂的接面劣化。此快速热处理方法对于先前后离子植入退火技术 (需于炉中长时间加热晶片) 而言是一种相当显著的进步。使用灯具的快速热处理相当有效的原因在于，热源 (即灯炉) 的反应时间比起退火步骤中的灯炉 (具相当慢的加热器反应时间) 为短。故快速热处理方法的高温、短加热时间便有利于活化植入掺杂物，同时最小化热诱导的扩散。

[0003] 另有一种改良的退火方式，是藉由利用高效能闪光灯的闪光灯 (flash lamp) 退火处理，以将整个晶片的表面 (仅有表面部分) 加热至极高温度达一段短暂的时间，例如几毫秒。加热时间必须够短，以避免通过半导体晶片的掺杂位置的掺杂物的热诱导扩散而导致经掺杂的接面劣化。此闪光方法对于快速热处理步骤而言是一种相当显著的进步，因晶片的主体可作为一个散热片 (heat sink) 并快速冷却热的晶片表面。使用闪光灯的高速退火较具效力的原因在于，可将加热局限在晶片表面；反之快速热处理退火步骤会让晶片整个体积加热至几乎与退火温度相同。短时间处于闪灯方法的高温下可将热诱导扩散的影响降至最低。然而，一般却难以将整个晶片均匀加热。晶片内若有越大的热度不均匀，会造成明显的机械应力并导致晶片破损，且将使用闪光灯的退火的最高操作温度限制在摄氏约 1150 度。闪光灯退火期间的表面温度可由闪光灯的强度及闪动时间来决定，然而，却难以重复地对一个晶片与下一个晶片进行控制。

[0004] 快速热处理的问题之一在于，当元件尺寸缩减至 65 纳米 (nm) 或以下时，快速热处理或闪光加热虽仅有微的热扩散，然而尽管快速热处理或闪光加热的时间很短暂，但对元件尺寸而言却是相当明显。另一问题在于所植入的掺杂物的活化程度会受限于快速热处理或闪光处理的最大温度。于快速热处理制程中将整个晶片体积加热至最大温度以上 (亦即，摄氏 1100 度) 会在晶片中形成机械应力，在绝大多数情况下会致使晶格缺陷及晶片破损。将晶片温度限制在最大程度 (例如，摄氏 1100 度) 虽可避免前述破损，但也不幸的限制了已活化 (亦即，于半导体晶态晶格中呈可替换状态) 的植入 (掺杂) 原子的比例。抑制掺杂物的活化程度会限制薄层导电率，并阻碍元件速度。此问题在元件尺寸缩减至 65 纳米以下时 (例如，低至 45 纳米) 会更为明显。

[0005] 为了使掺杂物活化高于快速热处理或闪光退火所能达到的程度，现已引入激光

退火取代快速热处理。现已使用的一种激光器为二氧化碳激光器，所述二氧化碳激光器具有 10.6 微米的发散波长。此种激光器可产生窄的柱形束 (cylindrical beam)，所述柱形束必须光栅扫描 (raster-scanned) 在整个晶片表面上。为了减少 10.6 微米时的表面反射，激光束是固定在相对于晶片表面呈锐角处。由于二氧化碳激光波长所对应的光能低于硅的能隙，所以硅必须被预热以让自由载流子填满导带，以便藉由自由载流子的吸收来吸收 10.6 微米的光子。然而主要的问题在于 10.6 微米激光波长的吸收取决于图案 (pattern-dependent)，因为这种吸收会受到掺杂物的影响 (除了其他因素，掺杂物可决定局部自由载流子密度)，而使得晶片表面无法均匀受热。同样的，晶片上的导体或金属特征在 10.6 微米的激光波长时会有高度反射，使得此制程可能无法用于有导电性薄膜特征存在的情况中。

[0006] 后植入退火步骤是用短波长脉冲激光来执行的 (短波长所对应的光能量大于硅的能隙)。虽然表面加热相当快且浅，但此种脉冲激光会使半导体晶体触及熔点，因此加热必须限制在极浅的深度，因而降低此方法的适用性。一般而言，受热区域的深度并不会延伸到超浅接面的深度以下 (约 200 埃)。

[0007] 前述问题已利用二极管激光阵列克服，所述二极管激光阵列的多重的平行激光束可沿着窄线 (例如，约 300 微米宽) 聚焦，其中窄线具有晶片直径或半径等级的长度。二极管激光波长约为 810 纳米。此波长所对应的光能超过半导体晶体 (硅) 的能隙，使得激光能量激发价带与导带之间的电子跃迁，进而将所吸收的能量释放至晶格而提升晶格温度。窄的激光束线可横向扫过整个晶片表面 (例如，以约 300mm/秒的速率)，以使晶片表面上各点暴露非常短的时间 (例如，约 1 毫秒)。此种退火方式已描述在 Dean C. Jennings 等人美国专利公开号第 US2003/0196996A1 (2003 年 10 月 23 日) 中。以宽的细激光线扫瞄所述晶片会比以笔状的单一激光束点扫瞄来得快，以使产量较高，接近快速热处理的产量。不过，与快速热处理不同的是，仅有小部分的晶片会被加热，故应力会释放到其余的 (即主要的) 晶片部分，而让峰值温度增加到最大的快速热处理温度以上 (例如，约摄氏 1250–1300 度)。在激光扫瞄退火期间整个晶片体积也可预热，以改善退火特性。最大的预热温度可以由技术节点 (technology nodes)、制程规范、与半导体材料的相容性等予以界定。因此，掺杂物的活性较高，使得片电阻率较低，且元件速度较高。晶片表面各区域会达摄氏约 1250–1300 度的温度范围约 50 微秒 (microsec)。此区域的深度约 10–20 微米，延伸到约 200 埃的超浅半导体接面以下。

[0008] 晶片表面必须加热到最低温度 (例如，摄氏 1250 度) 以上，以达植入 (掺杂) 原子所欲的活化程度。所提升的温度也需退火其他晶格损伤及任何先前植入或热步骤所致的缺陷，以改善接面的电性 (例如接面的导电性及电泄漏)。晶片表面必须保持在最大温度以下 (例如，摄氏 1350 度)，以避免达半导体晶体的熔点 (例如，晶体或多晶硅)。为将整个晶片表面均匀加热在所欲温度范围内，晶片表面的光吸收必须均匀地遍布晶片，且晶片表面经照射部分的表面温度必须正确地监控，同时使激光束线扫过晶片 (以确保精确控制温度)。此可藉由测量晶片表面被加热部分的光发散的方式 (通常以与激光光源不同的波长为之)，且测量必须均匀一致正确。如此说明书中所使用，名词「光」意指由光源 (例如激光) 所发散光的任何波长或可以红外线或可见光或可应用紫外线或由加热晶片表面所发散的电磁波辐射。

[0009] 然问题在于，形成在晶片表面上的下方薄膜结构会呈现不同的光吸收特性，以及晶片表面上不同位置的不同光发射率。故若并非不可能的话，则很难在整个晶片表面上达到均匀的退火温度，且很难在晶片表面上实现均匀正确的温度测量。然解决此问题可藉由在整个晶片表面上沉积均匀的光吸收层，以均匀吸收激光发散并接着将热导至下方半导体晶片的方式为之。此种薄膜必须能抵抗激光退火步骤期间的热应力而不会损伤或分隔 (separation)，且必须可在进行与下层有关的激光退火步骤后选择性地移除，且必须不会污染或损伤下方半导体晶片或薄膜特征。此外，吸收薄膜必须在下方薄膜特征上有优异的阶梯覆盖率（高度保形性）。此种薄膜的一个优点在于薄膜中的横向热传导可遮蔽光束中的不均匀。先前曾试图采用此种方式，但遭遇许多问题而舍弃。吸收层的种类之一是由可交替金属及可形成抗反射涂层的介电层组成。但此类型吸收材料中的不同层倾向在激光束的密集热度下一起熔化，且难以免去后续的激光退火步骤或污染具有金属的下方层。

[0010] 用于本发明的较佳方式是应用可藉等离子增强型化学气相沉积法 (Plasma Enhanced Chemical Vapor Deposition, PECVD) 沉积的吸收层。如 Luc Van Autryve 等人于 2003 年 10 月 3 日申请的美国专利申请序号第 10/679,189 号（受让予本案受让人），标题为「Absorber Layer for DSAProcessing」中所示，PECVD 沉积的吸收层可为非晶形碳。非晶形碳的优点之一在于，所述非晶形碳可于低于摄氏 400 度的晶片温度下快速且具选择性地（相对于其他材料的下层）由等离子制程中的氧化作用或下游利用自由基的氧化制程移除的。另一优点在于碳通常与半导体等离子制程相容，因此只要没有过量的植入，并不会造成污染。非晶形碳的问题则在于，所沉积的层对于激光退火步骤的高温所致的破裂或剥离 (peeling) 非常脆弱，除非所述层是以非常高的温度（例如摄氏 550 度）进行沉积（有关前述所沉积的层因高温或高温度梯度自下方层的破裂、剥离或分离的倾向或抵抗于此说明书中统称为所述沉积层的热或热机械特性）。同样的，与此等离子增强型化学气相沉积制程有关的热预算（即时间与温度）会使掺杂物形成群聚物 (clusters)，该等群聚物难以利用后续的激光退火步骤分解，特别是特征尺寸在 65 纳米以下者（例如约 45 纳米的特征尺寸）。然藉由在等离子增强型化学气相沉积吸收层材料期间降低晶片温度（例如，至摄氏 400 度）的方式解决此缺失会导致两种问题。首先，所沉积层的热特性会使得所述所沉积层在激光退火步骤期间失去作用（如因破裂、剥离或与晶片分离）。其次，所产生的沉积层为透明或有充分的光吸收性。此吸收层所遭遇的另一问题在于此吸收层有较差的阶梯覆盖率。现已发现，等离子增强型化学气相沉积 550 度的吸收层会有非常大的孔洞存在下方层中的明显阶梯部的邻近区、或结构尺寸小于 65 纳米的薄膜。

[0011] 认为吸收层因缺乏可抵抗激光退火步骤期间快速加热至摄氏 1300 度的应力的高强度化学结合（介于下方层与沉积材料间）会导致吸收层的毁损（例如因剥离或破裂）。为了改善沉积层的热特性，认为以低晶片温度达到如此高强度的结合在 PECVD 制程期间需要高的离子能量。然而在传统 PECVD 反应器中并无法立即达到如此高的离子能量。认为因吸收层或非晶形碳会有如此差的阶梯覆盖率是因常规 PECVD 或高密度等离子化学气相沉积 (HDPCVD) 反应器无法以适当能量级的离子轰击提供适中的离子化范围（离子与自由基比例）所致。此等不适当的方式，有部分原因是因前述常规 PECVD 及 HDPCVD 反应器无法操作在宽广中间范围的电源耦合（以形成等离子电子）、处理室压力及晶片电压。更确切而言，常规不同类型的 PECVD 及 HDPCVD 反应器倾向以非常高或非常低的电源耦合（以形成等

离子电子)、处理室压力及晶片电压范围来操作。常规 PECVD 反应器可以相当高压的方式来利用电容耦合的射频电源,致使非常低离子化范围(离子与自由基比例)中有不适当能量级的离子轰击。此是由于不充分的电源耦合(以形成等离子电子)及以高压与碰撞中子的离子能量所致。即便以独立的射频偏压晶片,以高压与中子撞击的离子能量的阻尼也会限制电压及能量范围在很小的范围内。反之,常规 HDPCVD 反应器一般是利用非常低压力的独立耦合射频电源。此类型的等离子源一般是以电容启始等离子,且会有一个转换至电感耦合电源模式的高电源临界值。一旦电源耦合高于此临界值且以电感模式操作所述来源,电源耦合便会有高效能及最小可能的等离子密度,且离子化范围(离子与自由基比例)会非常高。独立的射频晶片偏压会耦合至相当高密度的等离子,所述相当高密度的等离子有非常低的电抗负载。形成具能量的离子轰击所需的合成射频偏压源非常高(对大于 2kV 而言远大于 10kW)。由于可实施的射频输送系统限制(射频产生器、匹配网路及馈送结构),一般并不容易获取高能量高能量。大多数的偏压电源(例如~80%)在热位于晶片上时会消散,故非常难以适当比例移除低压下的热量来维持低晶片温度(< 摄氏 400 度或更低)。最终,在沉积吸收或半导体薄膜(于射频视窗或绝缘体上)而使用碳化学物时,电容耦合 PECVD 及电感耦合 HDPCVD 反应器可能会有电源耦合飘移(以即时方式)的问题。对反应器而言,需求是可经由操作在大中间范围的电源耦合及量级、晶片电压及处理室压力的方式,在所有情况下提供大中间范围以及适当能量级的离子轰击的离子化比例(下文将详述可藉由环形等离子 CVD 反应器及制程予以满足)。环形等离子 CVD 反应器在沉积吸收或半导体薄膜而使用碳化学物时并不会有电源耦合飘移(power coupling drift)。此乃因环形等离子 CVD 反应器已可导电(金属)且仅有非常薄的绝缘直流阻断,这些绝缘直流阻断并不会累积太多的沉积物且易于作原位(in-situ)的等离子清洁。

[0012] 常规 PECVD 的类型之一为电容耦合等离子反应器,所述反应器具有一对紧密相隔的平行电极板,使射频等离子电源可通过该等板来施加。前述电容耦合反应器通常操作在高处理室压力(2-10Torr)。可利用高压及紧密相隔(相对于电极半径而言)的方式使晶片上的沉积率最大化,并使制程区域外的沉积最小化。等离子电源可耦合至巨体等离子中的两电极并至等离子鞘中的离子。电极上的电压通常相当低(对 300mm 晶片而言在几千瓦的电源下少于 1KVpp),且等离子鞘具有相当的碰撞性,而使离子能量通常很低。此类型的反应器会产生非常低的离子与中子(ion-to-neutral)比例以及离子与自由基(ion-to-radical)比例,使得离子通量很低,因而很可能增加达所欲高强度结合(沉积层与下方材料间)所需的离子能量级或晶片温度。然而,因为低的极间电压(inter-electrode voltage)以及碰撞等离子鞘中离子能量的高损失,非常难以产生高稳定结合所需的离子能量分布。

[0013] 另一种常规 PECVD 反应器是电感耦合式高等离子密度化学气相沉积(HDPCVD)反应器,其中射频电源是施加于感应天线处。反应器必须操作在低处理室压力(例如 5-10 毫托耳)极高等离子电源电平,这是因为需高的最小感应电场来维持电感耦合等离子模式,继而形成高等离子密度。由于维持电感耦合模式需大量的射频电源,且因射频感应电场直接耦合至巨体等离子中的电极,此反应器中所形成离子化的程度(离子对中子密度的比例)会局限在非常高数值的范围内(大于前述电容反应器的数值四或五个量级)。此方式会与其中射频电场未与电子有效耦合(因等离子鞘的位移或经由等离子鞘摆动)的电容耦

合等离子形成对比。因此，等离子密度及传导性非常高，从而很难在实际的偏压电源电平处产生高晶片电压（由于晶片电压是经由高传导性的等离子给予所致）。故，在未施加过量射频偏压电源予晶片时，将无法获得高离子能量。然此方式也可能过度加热晶片，且可能毁损（因热扩散）下方半导体晶格中的超浅接面。一般对 300mm 晶片而言，1-2 千伏特峰值至峰值的晶片电压会需要约 10 千瓦的射频偏压电源。在高偏压功率下，甚至是高的偏压（高于 1-2 千伏）冷却晶片以维持超浅接面并不容易，因此需较高的电源以得较佳的薄膜特性。大于 10 千瓦的射频电源输送系统则过于昂贵且可用性相当有限。

[0014] HDPCVD 的另一问题在于：在处理室顶中，必须提供大的非导电性制程窗（process window），以通过所述制程窗从线圈天线中感应地耦合等离子电源。此方式可避免将导电性的喷洒头直接使用在晶片上方，而限制了晶片处的气体分布均匀性，以及晶片上的射频偏压接地参考均匀性。此外，若使用反应器以将非绝缘材料沉积在晶片上，耦接至处理室的电源便可有效地降低或甚至被阻断，这是由于制程期间相同材料也将累积在介电窗上，因而形成至射频电源的导电性档板或半导体衰减器。非导电性表面（例如 HDPCVD 反应器的介电窗）的温度也无法有效控制，使得制程及反应器内部的后制程清洁期间的沉积也变的更难。两种类型的反应器的相关问题在于，等离子电源需来自处理室中任何可用导电表面的接地端，使得制程控制因处理室表面上所沉积副产物的电性改变而变的困难。以介电材料及金属材料组成处理室表面时，在制程后移除所沉积的等离子副产物会变的困难或使处理室部件可能有过度磨损。此问题可藉由使用可丢弃的档板或制程套件方式避开，以避免沉积在处理室表面上。然而，前述可丢弃档板并无法提供良好的射频接地参考值，也无法作精确的热控制。

[0015] 综前所述，常规反应器可界定在小范围的低处理室压力的制程窗（在使用 HDPCVD 反应器时）或界定在小范围的高处理室压力的制程窗（在使用电容耦合反应器时）。然并未有任何一种处理室可达到高的离子能量，这是因等离子鞘具高度碰撞性（于电容耦合反应器中）或因等离子具有高度传导性（于 HDPCVD 反应器中）所致。同样的，它们也受限在小范围的高度离子化模式（HDPCVD 反应器）或小范围的低度离子化模式（电容耦合反应器）。此外，两种类型的反应器无论什么时后用于非绝缘材料的沉积，效能上都容易在有明显偏差，这是由于电容耦合反应器中非绝缘材料在电极边界上的累积、或电感耦合反应器的介电制程窗上的累积会破坏或抑制射频电源耦合至处理室中。故所需的是以非常低的温度（例如，室温至摄氏几百度）进行沉积制程，以形成具有前述与下方层有高强度结合、且不受激光退火步骤期间的机械应力或剥离的光吸收层。故，制程应有宽的电源制程窗、在中间范围中有大范围的离子化程度制程窗、具有大范围离子能量制程窗的大范围晶片电压（偏压电源）制程窗以及大范围的晶片温度制程窗。

发明内容

[0016] 本发明提供一种利用光学可写式掩膜处理半导体基材上的薄膜结构的方法，所述方法包括将所述基材置放于反应器处理室中，在所述基材的表面上具有欲依据预定图案作蚀刻的目标层；藉由下列方式于所述基材上沉积含碳硬掩膜层：(a) 将含碳制程气体引入处理室中；(b) 藉由将等离子射频电源耦合至再进入路径的外部的方式于所述再进入路径中形成再进入环形射频等离子电流，其中所述再进入路径包括位于所述工件上方的制程

区；以及(c)将射频等离子偏压电源或偏压电压耦合至所述工件。所述方法更包括于所述含碳硬掩膜层中光刻地定义所述预定图案，并在所述硬掩膜层的存在下蚀刻所述目标层。

附图说明

- [0017] 图1是绘示动态表面退火设备。
- [0018] 图2是图1设备的光学仪器的俯视图。
- [0019] 图3是对应图2的正视图。
- [0020] 图4是用于图1设备中的激光阵列的截面图。
- [0021] 图5是图1设备中的光均匀管的透视图。
- [0022] 图6是图5具准直及聚焦透镜的光管的透视图。
- [0023] 图7为对应图6的侧视图。
- [0024] 图8对应图6的俯视图。
- [0025] 图9是绘示用于低温化学气相沉积制程的环形等离子源反应器。
- [0026] 图10为一框图，绘示实施于图9的一般低温化学气相沉积制程。
- [0027] 图11A为一图表，说明以图10的低温制程所沉积的层的保形性作为电源的函数。
- [0028] 图11B为高深宽比开口以及沉积层的截面图，已说明保形性的定义。
- [0029] 图12是绘示化学气相沉积的沉积率作为等离子电源函数的图表。
- [0030] 图13是绘示沉积层的应力作为偏压电源电平函数的图表。
- [0031] 图14是一框图，说明图10制程的实施例。
- [0032] 图15是一框图，说明图10制程的另一实施例。
- [0033] 图16是一框图，说明图10制程的又一实施例。
- [0034] 图17是藉由图15或图16的制程所形成的薄膜结构的截面图。
- [0035] 图18是一图表，绘示图15或图16中植入的离子密度作为晶片表面下方深度的函数。
- [0036] 图19是一框图，说明图10制程的再一实施例。
- [0037] 图20是用于形成超浅接面的制程的框图。
- [0038] 图21是图20制程的替代实施例的框图。
- [0039] 图22是形成于图21制程中的薄膜结构的截面图。
- [0040] 图23A是形成于图21制程中的薄膜结构的截面图。
- [0041] 图23B是离子植入物种浓度作为图23A的薄膜结构的深度函数的图表。
- [0042] 图24是图20制程的替代实施例的框图。
- [0043] 图25是添加性气体流率作为图24制程的函数的图表。
- [0044] 图26是射频晶片偏压作为图24制程的时间函数的图表。
- [0045] 图27是图24制程所形成的薄膜结构的截面图。
- [0046] 图28是图20制程的另一替代实施例的框图。
- [0047] 图29A是一图表，绘示两不同添加性气体作为图24制程的时间的函数。
- [0048] 图29B是一图表，绘示图24制程的另一方面中单一添加气体的比例。
- [0049] 图29C是说明晶片射频偏压作为图24制程的又一实施例中时间的函数。
- [0050] 图30是绘示薄膜结构，所述薄膜结构具有以图24的制程所形成的多层沉积涂层。

- [0051] 图 31 是说明用于退火半导体晶片中超浅接面的操作。
- [0052] 图 32 是说明一集成系统,用以依据本发明处理一晶片。
- [0053] 图 33 是说明一集成系统,用以实施形成晶片表面中超浅接面的所有步骤。
- [0054] 图 34A 至图 34C 绘示用以于半导体薄膜结构上形成阻障层、晶种层及铜导电层制程流程图。
- [0055] 图 35A 至图第 35I 绘示第 34A 至图 34C 制程期间于薄膜结构中的连续改变。
- [0056] 图 36 绘示用于形成铜导电层的替代制程。
- [0057] 图 37A 至图 37E 绘示图 36 制程期间薄膜结构中的连续改变。
- [0058] 图 38A-38B 绘示用于形成光学可写式掩膜的制程流程图。
- [0059] 图 39A 至图 39G 绘示图 38A 至图 38B 的制程期间薄膜结构中的连续改变。
- [0060] 图 40 绘示用于形成光退火制程(例如快速热退火)的光罩的制程流程图。
- [0061] 图 41A 至图 41I 绘示图 40 的制程期间薄膜结构中的连续改变。
- [0062] 图 42A 至图 42B 绘示用于形成蚀刻制程的硬掩膜的制程流程图。
- [0063] 图 43A 至图 43H 绘示图 42A 至图 42B 的制程期间薄膜结构中的连续改变。
- [0064] 图 44A 至图 44B 绘示用于形成硬掩膜于多晶硅特征上以进行蚀刻制程的制程流程图。
- [0065] 图 45A 至图 45H 绘示图 44A 至图 44B 的制程期间薄膜结构中的连续改变。

具体实施方式

[0066] 序论

[0067] 于前述发明背景中所提及的全部问题皆可藉由利用环形等离子源反应器的低温 PECVD 制程中沉积非晶形碳光吸收层 (amorphous carbon optical absorber layer) 的方式予以解决。与 HDPCVD 反应器或电容耦合 PECVD 反应器不同的是, 环形源 (toroidal source) 可以大范围的离子能量进行操作。因此, 可维持适度的离子通量以及适度(或高的)离子能量, 以使沉积层与下方基材间有高强度的结合、或无须提高晶片温度而形成薄膜。事实上, 晶片温度可与室温相当(故可最小化所植入超浅接面上的任何影响, 例如植入制程期间所形成的非晶形层的再结晶、掺杂群聚物的形成或热扩散)。因此, 由此制程所形成的吸收层可抵抗激光束曝照及最大加热, 而不会与晶片分离或出现破裂。环形等离子源反应器可操作在大范围的偏压电源或偏压电压范围, 以使所沉积层的应力可被选择在非常宽的范围内, 亦即, 从拉伸应力至压缩应力位准。环形等离子源反应器可操作在大范围的电源范围, 以使沉积层的保形性可做精确控制, 例如, 确保高度的保形性以达优良的阶梯覆盖率。环形等离子源反应器可经由非常大范围的处理室压力(例如 10-80 毫托耳)来操作, 以使离子密度及等离子鞘碰撞性可做更大范围的控制。由于无须高离子密度, 高晶片电压及高离子能量可维持在相当低的偏压电源量(例如, 对 300mm 晶片而言, 7 千伏晶片电压仅有 7 千瓦的偏压电源)。环形等离子源反应器并不要求用以将射频电源自感应天线耦合至处理室(且仅要求非常薄介电质的直流阻断(DC-break))的介电制程窗, 故因此可将导电性喷洒头置放于顶部。此特征可使制程气体分布有良好的均匀性, 以及在晶片上有高均匀性的低阻抗射频接地参考 (highly uniform low-impedance RF ground reference)。因为介电制程窗未要求用于感应耦合, 事实上整个处理室可为金属并因此可热控制以于制程

期间调整沉积，并可加速高温后处理清洁处理室表面。环形等离子源可形成低电位的等离子且环形等离子流不需要通过处理室表面的接地返回路径，故形成超出制程区域的飘移电流 (drift-current) 的可能性非常低，并因此制程区域外的处理室表面仅会有些微沉积或不会有任何沉积。在环形等离子反应器中无须任何介电制程窗的另一优点在于，反应器可用以将非绝缘性材料沉积在晶片上，而不会有因非绝缘性材料累积在处理室内表面上所致的不良影响。

[0068] 本发明关于利用连续波 (CW) 二极管激光碰撞及聚焦至单一刀缘光束的方式动态表面退火半导体晶片中的超浅接面。刀缘光束 (knife-edge light beam) 具有高强度，且可以横越晶片的长度的方向扫过晶片。温度在绕光束的高度局部区域处会快速提升，并可因小体积而快速冷却，故也可以特定做及时加热。此技术已描述于 Dean C. Jennings 等人申请、2003 年 10 月 23 日所公开的美国专利申请公开号 US 2003/0196996A1 中（下文简称公开案 A）。在最小特征尺寸下（例如 45 纳米），会因存有三维起伏特征而难以均匀加热晶片。此等特征可能是由不同材料组成或有不同光特性。此等特征会使得热吸收不均匀。它们也会使表面发散不均匀，从而使得不可能正确地监控表面温度。

[0069] 此等问题已藉由将光吸收层沉积于整个晶片上（所述晶片于之后被移除）获得改善。但此吸收层具有高的复折射率虚数分量（在 $n+ik$ 的「 k 」值中，「 n 」为折射率而「 k 」为消光系数）。足够厚的吸收层可阻挡因晶片上的下方薄膜及这些薄膜的维度上的起伏特征所致的发散差异，而促进激光吸收及晶片上热吸收的均匀性（以及表面发散的强度与均匀性）。然问题在于，光吸收层必须在动态表面（激光）退火期间能抵抗较近的熔点温度，而不会剥离或与下方层分离。为避免前述剥离或分离，需藉由在高温下沉积吸收层的方式于吸收层及下方晶片特征间有高强度结合。高温也可提供良好薄膜结构、光学及电性。但问题在于，若晶片温度够高至可达到能避免破裂、剥离或分离的高强度吸收层，则晶片温度会造成再结晶预先存在的非晶形硅层、或使超浅接面扩散而成为劣质的定义等不乐见的影响，并因此劣化晶片上的电路特征。低温的常规 CVD 吸收层也有明显降低的「 k 」值，故需较厚的薄膜以达到与下方层吸收特性相同的净吸收与抗扰性 (immunity)。

[0070] 此等问题可依据本发明藉由在低温化学气相沉积制程中沉积吸收层的方式克服，这种低温化学气相沉积制程是利用 Hiroji Hanawa 等人于 2004 年 10 月 14 日公开的美国专利申请公开第 2004/0200417 号（下文简称公开案 B）中的环形等离子源低温化学气相沉积制程来进行。此制程是利用公开案 B 所详细描述的独特的环形等离子源反应器。所述制程是在非常低温下进行，例如低于摄氏 300 度或甚至低至室温。因此，在超浅接面特征已形成在晶片上时仅有些微或无任何不良影响（例如，热扩散或掺杂物迁移，或再结晶）。若吸收层为非晶形碳，则使用含探制程气体。为强化吸收层中自激光束的热吸收，所沉积非晶形碳层应藉由掺杂不纯物（例如硼、含磷、砷、硅或锗）的方式使所述所沉积非晶形碳层较不透光。此可藉由离子植入步骤完成，所述离子植入步骤使用同样揭示于公开案 B 中的环形等离子源浸没离子植入 (Plasma immersion ion implantation, P3i) 制程来进行，或（可替代）于 CVD 低温沉积制程期间以将硼结合至制程气体混合物的方式来进行。也可利用将其他不纯物（例如氮）离子植入至经沉积的非晶形碳吸收层，以调整或控制吸收层的介电常数或折射率以例如，得高介电常数。或者，也可藉由在 CVD 低温沉积制程期间将其他不纯物并入制程气体混合物中的方式，来结合其他不纯物（例如氮、氢、氧、氟）。

[0071] 热特性（亦即，由于动态表面激光退火步骤期间剥离、破裂或分离的低温沉积吸收层的抗扰性）可藉由使沉积层成为压缩应力层的方式予以强化。藉由提升低温等离子CVD制程中的射频等离子偏压电源或偏压电压至相当高电平的方式便可达到前述目的，如公开案B中所述。沉积具高保形性的吸收层便可在先前形成于晶片上的所有三维微电路特征上有良好的阶梯覆盖率。此方式可藉由将低温等离子CVD制程中的等离子射频电源设定在非常高电平的方式达成，如公开案B所述。沉积薄膜的粘着性可藉由清洁处理中预热晶片以移除表面氧化物或其他污染物的方式予以强化。一种预处理制程是使用等离子电源或偏压电源产生的氢气等离子。也可加入偏压电压以强化清洁率。一般相信氢离子及/或自由基可蚀刻薄的氧化物或污染物薄膜。另一种预处理制程是使用由等离子电源或偏压电源产生的氮及/或氧气等离子。也可加入偏压电压以强化清洁率。一般相信氮及/或氧离子以及/或自由基可蚀刻薄的有机污染物薄膜。此预处理制程可在氢气等离子预处理制程后进行以移除氧化物。另一种预处理制程是使用惰性气体等离子（例如氦、氖、氩或氪）以溅镀清洁表面氧化物或污染物。或者，在沉积薄膜之前也可使用湿式的预处理制程以清洁晶片表面（强化结合）。

[0072] 吸收层薄膜光特性可以制程变数来调整，以在激光光束辐射波长及温度测量高温计波长时具有高的吸收或消光系数或复折射率虚部。前述制程变数可包括吸收层中的不纯物浓度（例如氮）、吸收层中的掺杂物浓度（例如硼）、晶片温度、制程气体压力、气体流率（指含碳气体、含不纯物气体、例如氦、氢或氩等稀释气体）、射频偏压电压或电源、射频等离子电源、制程时间以及层厚度。也可藉由以层中深度分级前述不纯物浓度的方式额外强化吸收层特性。此方式可藉由调整不纯物（以前述P3i制程离子植入）的植入深度轮廓、或藉由在制程气体中递增前述不纯物浓度或于公开案B所述低温CVD制程期间改变射频偏压电压或电源或射频等离子源或压力的方式来达成。也可藉由以经沉积吸收层修复晶片的方式来额外强化吸收层特性。修复（curing）可包括热（定时温度）或紫外光曝光或它们的组合。此方法可进一步增加或稳定吸收或消光系数或复折射率的虚部（imaginary part）。

[0073] 公开案B同样的环形等离子源处理室也可用以进行吸收层沉积，利用公开案B的低温CVD制程以及公开案B所揭示任何将不纯物植入至吸收层的P3i离子植入制程，以使晶片不需传送于不同处理室之间。此外，公开案A的制程处理室（可实施激光束动态表面退火（Dynamic Surface Anneal, DSA）制程）可较佳地整合至具有公开案B的环形等离子源反应器的相同工具中，以使晶片可涂覆吸收层（例如，非晶形碳吸收层），所述吸收层可藉由经选择不纯物及/或掺杂物P3i的离子植入予以强化，且晶片可接着利用公开案A的DSA激光光源作激光退火，所有这些全都设于相同工具中。此方式可降低晶片污染的风险。此外，兴同环形等离子源处理室或第二（专用的）环形等离子源处理室（与公开案B所述为相同类型）或不同类型的等离子处理室可整合至相同工具或平台上以在完成激光退火DSA制程后移除吸收层。

[0074] 一个完全整合的制程需后续处理室以下列顺序于既定晶片上进行：等离子浸没离子植入（plasma immersion ion implantation, P3i）处理室，用以植入掺杂物以形成超浅接面（Ultra-Shallow Junction, USJ）的源极/漏极结构；光刻胶去除（resist strip）处理室，用以移除超浅接面结构定义部或经图案化的光刻胶；湿式清洁处理室，用以进行后光刻胶去除清洁；环行源或P3i等离子反应器，用以实施低温CVD制程以形成非晶形碳吸收

层；含有 DSA 多重激光光源及扫瞄设备的处理室；碳去除 (carbon-strip) 处理室，用以移除吸收层；以及湿式清洁处理室，用以进行晶片的后去除清洁。至少两个或多个前述处理室可整合至共同平台上，以减少晶片操作、降低污染并增加产量。

[0075] 吸收层较佳为非晶形碳 (amorphous carbon)，不过也可选择其他适合材料。薄膜厚度与吸收或消光系数或以吸收层的激光光束辐射波长时的复折射率虚部的乘积必须足以沉积所有三维起伏的特征或晶片上的微电路结构，以使下方材料的光特性能被遮蔽至吸收层所需的程度。吸收层光特性是经选择以自激光束最大化热吸收性。吸收层的热或热机械特性则经选择，无论接近制程较近的熔点温度，都能使吸收层避免剥离、破裂或于 DSA 激光退火期间与下方晶片分离。

[0076] 吸收层甚至在晶片上明显存有三维表面起伏特征时也可将来自激光光束的均匀吸收性作最大化。吸收层为良好的热导体，并因此可提供均匀热分布于晶片的局部辐射区域上。吸收层的均匀表面可使晶片表面发散性均匀，故可持续准确测量晶片温度，而有良好的制程控制。

[0077] 前述吸收层也可有利地用于多数常规退火技术中，例如快速热退火 (Rapid Thermal Anneal, RTA) 或尖峰 (spike) 退火或闪光灯退火，以改善光吸收的强度或均匀性，并减少整个晶片及晶片与晶片的温度变化。此种层可用以遮蔽光特性中的差异，包括下方层的 3-D 几何影响。于此情况下，吸收层沉积 / 植入可作调整以得灯丝或电弧 / 气体放电灯源产生的波长光谱所欲的光特性。本发明的热吸收层也可用于具有三维微电路起伏特征的半导体晶片的快速热退火。于如此状况下，吸收层光特性适于作为快速热退火光源。此种设备可包括前述高折射率结构，如绝缘层覆硅 (silicon-on-insulator) 或介电结构上的多晶硅。

[0078] 激光热通量退火光源

[0079] 动态表面退火光源是指前述使用连续波 (CW) 二极管激光来产生非常强的光束，以微细的长辐射线轰击晶片。此线接着以垂直线束长尺寸的方向扫过晶片表面。所述光源的实施例是说明于图 1 的垂直概要表示图。用于二维扫瞄的起重架结构 (gantry structure) 110 包括一对固定的平行轨 112, 114。两平行起重架横梁 116, 118 彼此固定相隔设定距离，并支撑在固定轨 112, 114 上，且以未图示的马达及驱动机构控制以与固定轨 112, 114 一起来滑动滚轮、来源或球型滚轴。光源束 120 可滑动地支撑在起重架横梁 116, 118 上，例如悬吊于横梁 116, 118 下方并以未图示的马达及驱动机构控制以沿该等横梁滑动。硅晶片 40 或其他基材可固定地支撑于起重架结构 110 下方。光源束 120 包括激光光源及光学仪器以形成向下的扇形光束 124，以如线束 126 (大致延伸平行于固定轨 112, 114) 般以简单称为慢速方向 (slow direction) 的方向轰击晶片 40。虽然此处并未图示出，但起重架结构更包括 Z 轴平台，用以按大致平行扇形光束 124 的方向移动激光光源及光学仪器，藉以可控制地改变光源束 120 及晶片 40 间的距离，并因此控制晶片 40 上线束 126 的聚焦。线束 126 的例示性尺寸为长度 1 公分及宽度 100 微米，具示范性能量密度 400 千瓦 / 平方公分。或者，光源束及有关的光学仪器可呈固定同时晶片支撑在以两方向扫瞄晶片的平台上。

[0080] 于一般操作中，起重架横梁 116, 118 是沿着固定轨 112, 114 的特定位置设置，且光源束 120 是以均匀速度沿所述起重架横梁 116, 118 移动，以简单称为快速方向的方向扫瞄

(垂直线束 126 的长方向) 所述线束 126。所述线束 126 因此可自晶片 40 一侧扫至另一侧以辐照 1 公分宽度的晶片 40。线束 126 应够窄且快速方向的扫描速度应够快, 使晶片特定区域暂时暴露于线束 126 的光辐射, 但线束峰值的强度已足以加热表面区域来改变高温。然而, 晶片 40 的较深部分并实质受热且更作为散热片 (heat sink) 来快速冷却表面区域。一旦快速扫描完成后, 起重架横梁 116, 118 会沿固定轨 112, 114 移动至新位置, 以使线束 126 沿所述线束 126 的长方向 (沿慢轴延伸) 移动。接着进行快速扫描以辐照晶片 40 的邻近宽度。交替的快及慢扫描可能以蜿蜒路径的光源束 120 重复进行, 直至整个晶片 40 皆经热处理。光源束 120 的范例 (如第 2 及 3 图所示) 是可以约 810nm 自两激光条状堆迭 132 接收激光辐射, 其中一条条状堆迭则以端部平面图示于图 4 中。各激光条状堆迭 (bar stack) 132 包括 14 个平行条 134, 大致对应于砷化镓半导体结构中的垂直 p-n 接面, 从而横向延伸约 1 公分并相隔约 0.9 厘米。一般而言, 水冷却层是设于该等条 134 之间。于形成有 49 个发射器 136 的各条 134 中, 各可形成独立的砷化镓激光发散的个别束, 具有成直角的不同发散角度。所示的条 134 被定位成: 使这些条 134 的长的维度延伸过多个发散器 136 并沿慢轴对准, 并且使这些条 134 的短的维度对应于少于 1 微米的 p-n 消耗层且沿快轴对准。沿快轴的小来源尺寸可沿快轴作有效对准。沿快轴的分散角度 (divergence angle) 会变大而沿慢轴的分散角度则相当小。

[0081] 再参照图 2 及图 3, 两柱形小透镜阵列 (arrays of cylindrical lenslets) 140 是沿激光条 134 定位, 以沿快轴以窄的光束准直所述激光光。这些小透镜阵列于激光堆迭 132 上可结合粘着剂, 并对齐激光条 134 以延伸于该等发散区域 136 上。两来自两条堆迭 132 的光束组是输入常规光学仪器 142。光源束 158 接着通过一组柱形透镜 162, 164, 166 以在光源束 158 以有限收敛角 (沿慢轴但大致对准快轴) 进入一维光管 170 之前将光源束 158 沿慢轴聚焦。光管 170 (图 5 中有更清楚绘示) 是作为光束均质器, 以缩减沿慢轴的光束结构 (由条堆迭 132 中数个于慢轴上相隔的发散器 136 所引入)。所述光管 170 可作为光学玻璃 (具高度折射率) 的矩形板 172 以形成全内反射, 所述光管 170 具有沿慢轴的短尺寸以及沿快轴的长尺寸。沿光源束 158 (沿输入表面 176 上的慢轴聚合) 的一轴 174 延伸一实质距离的矩形板 172 会自所述板 172 的上及下表面作内部反射许多次, 以移除沿所述慢轴的多数纹理并在所述光束离开输出表面 178 时沿所述慢轴均质化所述光束。然而, 所述光源束 158 是沿所述快轴作良好对准, 且所述板够宽以使光源束 158 不会内部地反射在所述板 172 的侧表面上, 但可维持光源束 158 沿快轴的对准。光管 170 可沿所述光管 170 轴向被缩减, 以控制进出孔径及光束聚合及发散。一维光管也可替代性地作为两平行反射表面, 大致对应所述板 172 的上及下表面且有光源束通过所述上及下表面之间。

[0082] 藉光管 170 的光源束输出通常较均匀。如图 6 将进一步描述者, 变形透镜 (anamorphic lens) 组 180, 182 会以慢轴扩展输出光束, 且包括大致球状的透镜以将所欲线束 126 头设于晶片 40 上。变形光学仪器 180 是将来源光束以二维方式成形, 以产生长度受限的窄线束。于快轴方向中, 输出光学仪器在光管 170 的输出处具有光源的无限共轭 (infinite conjugate) (不过系统可设计具有限来源共轭), 以及在晶片 40 织成像面处具有限共轭, 同时在慢轴方向中, 输出光学仪器在光管 170 的输出的来源处具有限共轭, 而于成像面处具有限共轭。此外, 于慢轴方向中, 来自激光条的复数二极管激光的辐射 (非呈均匀) 会被均质化。光管 170 均质化的能力取决于光反射过光管 170 的次数。此数目是由光

管 170 长度、锥形部（若有）的方向、进入孔径 176 及离开孔径 178 的尺寸以及进入光管 170 的发射角度所决定。附加的变形光学仪器会于晶片 40 表面上将光源束聚焦成所欲尺寸的线束。

[0083] 图 7 及图 8 为沿快及慢轴垂直配置的侧视图，分别显示了光管 170 及若干相关光学仪器。于快轴方向中，来自激光条 132 的光束会作适当对准，且并不会受光管 170 或变形光学仪器影响。另一方面，于慢轴方向中，输入变形光学仪器 162、164、166 会将光束聚集并汇聚至光管 170 的输入端。光束会以相同均匀强度、但有实质上发散的方式沿慢轴离开光管 170。输出变形光学仪器 180、182 会沿慢轴将输出光束扩展并对准。

[0084] 为调节或控制晶片峰值温度，晶片 40 所照射部分的温度可以高温计系统作持续监控。高温计系统 (pyrometry system) 使用将激光光源聚焦于晶片上的相同光学仪器，来将发散自晶片 40 所照射区域的热辐射以至高温计 161 的相反方向（概要示于图 3）导引至线束 126 的邻近区域。高温计 161 包括光检测器 163（例如光电二极管）以及滤光器 165，用以阻挡激光光源波长（例如 810 纳米）。高温计滤光器 165 较佳为窄通带 (narrow passband) 过滤器，位于浦朗克黑体辐射曲线区中心处，其中所述曲线在重点温度处会快速变化。例如，高温计通带可集中于 950 纳米处，而检测器 163 为硅光电二极管。光学仪器通常为相互补偿，因此在相反方向中仅在线束 126 上或非常靠近处检测晶片 40 的小区域，并光学地扩展所述影像至较大区域。控制器 167 并会使用检测器 163 的输出，以控制至激光阵列 132 的电源。过滤器（未示出）可置于激光阵列 132 前方，以阻挡可能不会有高温计波长（如 950 纳米）的任何发散。

[0085] 本发明下文所述特征可配合其他激光器种类使用：二氧化碳气体激光器；钕 YAG 激光器（钕：钕 - 钇铝石榴石，yttrium-aluminum-garnet），所述钕 YAG 激光器可选择性地作倍频 (frequency-doubled)；以电子束或放电激发的准分子激光器（卤化物稀有气体或金属蒸汽稀有气体激光器，发出紫外光波长 (126 至 558nm)，所述紫外光波长可操作于分子的电子迁移上，在达双原子之前，基态基本上呈相斥）；二极管激光（设计使用受激发散以形成一致光输出的发光二极管）。

[0086] 环形等离子源反应器的低温化学气相沉积制程

[0087] 图 9 是绘示实施低温化学气相沉积制程的环形等离子源反应器。等离子反应器具有柱形侧壁 10、顶部 12 以及晶片接触冷却静电吸盘 14。抽吸环形物 16 界定于吸盘 14 及侧壁 10 之间。制程气体会被引导通过气体分配板 18（或喷洒头），所述分配板形成顶部 12 的大部分。亦可选择的是，制程气体也可引导通过侧注入管 20 或藉由其他方式。图 9 的反应器具有再进入射频环形等离子源，所述等离子源是由经侧壁 10 对侧（或经顶部 12 开口，未示于图 1）耦接至反应器内部的外部再进入管 (reentrant tube) 22 所组成。绝缘环 23 可沿再进入管 22 提供直流阻断。环形等离子源更包括射频电源供应器 24，所述射频电源供应器 24 可包括环绕在进入管 22 环形部分的磁渗透环形铁芯 26、缠绕铁芯 26 部的导电线圈 28 以及射频等离子电源产生器 30，经由选择性的阻抗匹配电路 32 耦接至所述导电线圈。横切所述第一管 22 的第二外部再进入管 22' 是经由侧壁 10 相对侧耦接至反应器内部（或，经由顶部 12 中的开口，未示于图 1 中）。绝缘环 23' 可提供沿所述第二再进入管 22' 的直流阻断。第二射频电源供应器 24' 包括环绕所述再进入管 22' 的环形部分的磁渗透环形铁芯 26'、缠绕铁芯 26' 部份的导电线圈 28' 以及射频等离子电源产生器 30'，经由选择

性的阻抗匹配电路 32' 耦接至所述导电线圈。制程气体供应器 34 耦接至所述气体分配板 18(或至气体注射器 20)。半导体晶片或工件 40 是置于吸盘 14 顶部。制程区域 42 则界定于晶片 40 及顶部 12(包括气体分配板 18)之间。环形等离子电流会沿封闭环形路径(延伸过再进入管 22 及制程区域 42)以射频等离子电源产生器 30 的频率振荡。

[0088] 射频偏压电源或电压是藉射频偏压电源产生器 44 经由阻抗匹配电路 46 施加至吸盘 14。直流吸附电压自吸附电压源 48(以绝缘电容器 50 与射频偏压电源产生器 44 分隔)施加至吸盘 14。由射频偏压电源产生器 44 传送至晶片 40 的射频电源可加热晶片 40 至超过摄氏 400 度的温度,若未进行晶片冷却时,取决于自产生器 44 施加射频等离子偏压电源的电平及时间。一般相信约有 80% 或更多来自偏压电源产生器 44 的射频电源是随着晶片 40 中的热而消散。晶片支撑座 14 为具有绝缘或半绝缘顶层或盘部 60 的静电吸盘。盘部 60 内的金属(例如,钼)线网或金属层 62 可形成阴极(或电极),使直流吸附电压及射频偏压电压可经所述阴极作施加。盘部 60 支撑于金属层 64 上,而金属层 64 安置于高绝缘层 66 上。金属基层 68 可连接至接地端。晶片 40 是藉由自吸附电压源 48 施加直流电压至电极 62 的方式静电固定于吸盘 14 上。此方式会于晶片 40 底表面上诱生相对(具吸附性)的图像电荷。因半绝缘层 60 中向上的电荷迁移,两相对电荷层间的有效间隙会非常小,故吸盘及晶片 40 间的吸力对非常小的施加吸附电压而言则非常大。盘部半绝缘层 60 因此由具有所欲电荷移动性的材料形成,故所述材料并非良好绝缘体。来自射频偏压电源产生器 44 的射频偏压电源或电压可施加至电极 62,或者施加至金属层 64 以经由半绝缘盘部层 60 作射频耦合。可藉由冷却金属层 64 的方式自盘部 60 移除热。为此,可于金属层 64 内设数个内部冷却通道 70,耦接至冷却泵 72 及散热片或冷却源 74。散热片 74 可选择性为热交换器,若有需要,所述散热片 74 也可供应热至金属层 64。藉由维持非常高吸附力的方式,晶片 40 及盘部 60 间可有非常高的热交换系数。吸附力可藉由提供经研磨表面 60a 的方式予以强化。

[0089] 低温化学气相沉积制程较佳是使用静电晶片吸盘,所述静电晶片吸盘可用以将射频偏压电源或电压两者耦合至晶片,并移除热以维持晶片温度在所欲电平或低于临界值。较佳而言,静电吸盘是先前图 9 所述类型,且详细内容可见于 Douglas A. Buchberger、Jr 等人于 2004 年 8 月 26 日所申请的美国专利申请序号第 10/929,104 号中,标题为「GASLESS HIGH VOLTAGE HIGH CONTACT FORCE WAFER CONTACT-COOLING ELECTROSTATIC CHUCK」。前述静电吸盘的使用(具高传热系数)可使来源电源操作在高电平(亦即,每环形来源 5 千瓦)且偏压电源操作在较高电平(亦即,10 千瓦),同时将晶片温度维持在摄氏 200 度以下,或若有需要,甚至 100 度以下。此外,处理室压力可维持在约 5 至 200 毫托耳范围间,所述处理室压力应够低以避免不良的(例如,片状)的化学气相沉积层,而无须高晶片温度。低处理室压力可避免过量的离子轰击而无须加热工件,否则会抑制等离子离子密度及 / 或将沉积高品质薄膜的离子能量抑制在所需值以下。制程区域中的适度等离子离子密度可排除任何加热晶片的需求,以使高品质化学气相沉积薄膜可以非常低温(低于摄氏 100 度)进行沉积,与 PECVD 反应器不同。等离子密度并未非常高且等离子电源电平不需高的事实将有更广的操作范围实施偏压电压,而无须过量的偏压电源电平,此亦与 HDPCVD 反应器不同。

[0090] CVD 反应可以低来源电源电平(若欲如此)实施于环形来源反应器的事实,隐含大范围制程窗中的来源电源可由最小电平至最大电平(例如每环形来源约 5 千瓦)作变化。

此制程窗相当大,以改变 CVD 沉积层的保形性在介于非保形(保形率 0.1)及保形(保形率 > 0.5)之间。同时,CVD 沉积层的应力水准可藉由改变等离子偏压电源或施加至晶片的电压于用于沉积层的拉伸应力的低电平(例如 500 瓦)及用于沉积层的压缩应力的高电平(例如 3 千瓦或更高)之间来作改变。因此,各等离子 CVD 沉积层的保形性及应力均可藉由分别调整来源及偏压电源电平的方式对不同层(可为具保形或非保形并具有张或压缩应力)作独立调整。非保形薄膜对于深沟渠填充及于光刻胶上形成可移除层而言很有用。具保形层层则对蚀刻终止层及钝态层很有用。具压缩应力的层可强化下方或邻近 P 通道金氧半导体场效电晶体(MOSFETs)中的载流子移动性,而具有拉伸应力的层则可强化下方或邻近 N 通道金氧半导体场效电晶体中的载流子移动性。图 9 的环形来源等离子反应器中低的最小等离子来源电源及反应器在来源电源增加时所提供之可控制等离子离子密度是因应着环形来源等离子反应器的独特反应器结构。等离子来源电源可经由电源供应器施加至外部再进入管,使环形射频等离子电流可通过所述管作循环(振荡),以使来源电源密度非常低。此特征可使晶片表面处的等离子离子密度可高度控制,且不随等离子来源电源过量增加(与 HDPCVD 等离子反应器在至感应耦合的转移发生时相反)。此外,射频来源电源供应器有效耦合至外部再进入管内的制程气体会使等离子点燃所需的最小等离子来源电源较常规反应器(例如 HDPCVD 反应器)为小。低温 CVD 制程可解决提供 65 纳米或 45 纳米或(例如)元件温度无法在任何有效时间量超过摄氏 400 度的较小元件等离子 CVD 制程而不破坏元件结构的问题。所述低温 CVD 制程也可使等离子 CVD 沉积在光刻胶层上而不分裂或毁损下方光刻胶。这样的可能性对下述制程开启全新的类型,特别适用于纳米级设计规则且可在不阻碍元件上的光刻胶遮罩下进行。

[0091] 后 CVD 离子轰击制程可于相同环形来源反应器中进行,其中所述反应器先前是用以进行低温 CVD 制程。后 CVD 离子轰击制程包括用于强化非晶形或多晶形 CVD 沉积层以及所述多晶形 CVD 沉积层的基层之间的粘附性,以将 CVD 层中物种的比例提升到超出可能比例,以将不与等离子 CVD 制程相容的物种植入至 CVD 层中,或将可改变所述层的特定材料特性(例如介电常数或应力)的物种植入至 CVD 层中。

[0092] 低温等离子 CVD 制程对于 CVD 形成硅薄膜、氮化硅膜、硅氢薄膜、硅-氮-氢薄膜及前述更含有氧或氟的薄膜方面非常有用。该等薄膜可展现极佳的品质及热特性,且无论 CVD 制程在多低的温度下进行都不会发生破裂、剥离、片落(flaking)等现象。对用于互补式金属氧化半导体(CMOS)元件的应用而言,钝态层是利用高度非保形性的方式以压缩及拉伸应力分别沉积于 P 及 N 通道元件上,以选择性进行蚀刻及光刻胶遮罩及移除,且具零(适中)应力的蚀刻终止层可以高度保形性的方式沉积于所有元件上。低温等离子 CVD 制程对于 CVD 形成碳薄膜也相当有用。

[0093] 利用图 9 的环形反应器的低温等离子 CVD 制程是绘示于图 10 中。于此制程中,碳或含碳层是以环形等离子化学气相沉积制程进行沉积。所述经沉积的层可具有若干非晶形碳材料、碳聚合物材料或石墨碳材料的特性,以及(例如)大范围的电及光学特性,取决于制程如何进行。于本说明书下文中,将描述所沉积材料的特性的制程控制。第一步骤(图 10 的方块 6105,为选择性实施)是将处理室的内表面涂以钝态层,以避免或使晶片上的金属污染物最小化。钝态层可例如与欲沉积的 CVD 薄膜(如,含碳材料)相同材料。处理室内表面上的钝态涂层可藉由引入适当制程气体混合物(例如,含碳气体,如丙烯),以及施

加等离子来源电源以产生环形射频等离子电流，如前述实施例所述。此步骤则实施至处理室内表面已沉积适当厚度的钝态材料为止。接着，将生产工件或半导体晶片置于晶片支撑基座（图 10 的方块 6107）上。引入含碳及（选择性地进行）其他物种（例如氢或氮）的制程气体（方块 6109）。所述处理室压力是维持在低或适中电平，例如由约 5 至约 200 毫托耳（图 10 的方块 6111）。环形来源反应器中并形成再进入环形等离子流（方块 6113）。所述环形等离子流是藉由将射频等离子来源电源（例如 100 瓦至 5 千瓦）耦合至各再进入外部管 22,22' 的方式（图 10 的方块 6113-1）产生；以及于 0 至 10 千瓦间施加射频等离子偏压电源（图 10 的方块 6113-2）。来源电源较佳是 10MHz 等级的高频（例如 13.56MHz），这对于形成等离子离子非常有效率。偏压电源较佳为 MHz 等级的低频（例如 2MHz），这对于既定偏压电源量形成非常大的等离子鞘电压极具效率。射频产生器 180 所施予的来源电源的强度可以所欲保形性沉积化学气相薄膜于晶片上的方式作调整（方块 6115）。射频产生器 162 所施加的偏压电源或电压强度可作调整以使沉积薄膜具所欲应力、即压缩应力或拉伸应力（图 10 的方块 6117）。前述制程并实施直至达所欲沉积薄膜厚度。这之后，可实施特定选择性的后 CVD 离子轰击制程（图 10 的方块 6119）。

[0094] 图 11A 是沉积层（垂直轴）的保形率（conformality ratio）作为施加射频来源电源（水平轴）的函数的图表。如图 11B 所示，由 CVD 制程沉积于基层或基材 6123 的层 6121 的保形率是层 6121（沉积于基层 6123 的垂直表面 6123a 上）的垂直段 6121a 的厚度 C 对层 6121（沉积于基层 6123 的水平段 6123b 上）的水平段 6121b 的厚度 D 的 C/D 比例。保形率超过 0.5 表示为高保形性的 CVD 沉积薄膜。保形率约 0.1 表示非保形性的 CVD 沉积薄膜。图 11A 绘示图 9 环形来源反应器的大范围的来源电源制程窗如何使保形率范围从非保形（以约 100 瓦的来源电源）横跨至高保形率（以约 1 千瓦的来源电源）。图 11A 显示相同的环形来源反应器可用于等离子 CVD 沉积保形及非保形薄膜两者。图 12 为说明 CVD 沉积率（垂直轴）作为施加来源电源（水平轴）的函数的图表。由 0 至 100 瓦的射频来源电源，于图 9 的环形来源反应器中并未有等离子引燃，且沉积率为零。由约 100 瓦、约 13.56MHz 的来源电源开始，伴随约 5 千伏、约 2MHz 的持续偏压电压，沉积率会由每分钟约 500 埃（于 100 瓦来源电源处）开始，并达每分钟约 1000 埃（于约 2 千瓦来源电源处）。此优点在于沉积率相当低，使得高品质的无缺陷 CVD 薄膜可在不需任何加热或退火去消除缺陷（可能在高沉积率下形成，例如每分钟 5000 埃）下形成。因此，环形等离子反应器（图 9）的来源电源可于改变非保形及保形间的保形率范围内（亦即，自 200 瓦至 2 千瓦）任一处做改变，而无须加热晶片，故使晶片可维持在低处理温度，亦即，低于摄氏 200 或甚至 100 度以下。环形等离子反应器来源电源可如此增加（以达高度保形性）而不会造成过量 CVD 沉积率的事实是因应环形来源反应器的结构，所述结构可避免晶片 120 上方的制程区域中有过量增加的离子密度。如此过量的离子密度在某种程度上应避免，这是因各等离子来源电源施加器（亦即，环绕各个再进入管 22,22' 及对应的主要线圈 28 的各铁芯 26,26'）会施加等离子来源电源至再进入管 22,22' 的部段，所述部段位于由侧壁 10 及顶部 12 所界定的反应器处理室外部，且与晶片 40 上方的制程区域 42 相隔。所幸，利用图 9 环形等离子反应器的来源电源对等离子离子密度作低及高可控制性的增加可藉由非常低的等离子启始最小来源电源（例如，仅 10 瓦）达成，这会导致在整个保形性范围有大范围的来源电源制程窗。此等离子启始的最小来源电源电平为有效方式下的结果，于此方式中图 9 的环形来源反应器可

以例如 13.65MHz 的高频产生环形射频等离子电流。

[0095] 图 9 环形等离子反应器的另一特征是反应器可操作的大范围的射频等离子偏压(鞘)电压(例如,由 0 至 10 千伏)。此特征的一方面是说明于图 13 的图表中:所述偏压电压操作范围(图 13 的水平轴)横跨 CVD 沉积薄膜(图 13 图表中的垂直轴)中的应力范围,由拉伸应力(+1GPa)至压缩应力(-1GPa)。前述后 CVD 离子轰击处理下文将再予详述。可藉由利用低频等离子偏压来源(例如 2MHz 射频来源)而达到大范围的射频等离子偏压(鞘)电压。如此低频可转为高阻抗,以比例上较高的鞘电压穿过晶片表面上的等离子鞘。因此,相当低量的等离子偏压电源(5 千瓦)便可于晶片表面产生非常高的鞘电压(10 千瓦)。如此低的偏压电源电平可降低晶片上的加热负载,并减少晶片支撑基座上所负载的热量及电场。当然,图 9 的环形来源反应器并不需如此高的鞘电压来起始或维持等离子,且偏压电源可良好降低至 5 千瓦以下,若需要,也可降至零。图 11A 所示的保形性选择(介于非保形及高度保形之间)及图 13 所示的应力选择(介于拉伸应力及压缩应力之间)是利用操作图 9 环形来源反应器的制程窗时非常大范围的来源电源及偏压电源来独立进行。因此,图 9 的环形来源反应器可实施图 10 的低温 CVD 制程,其中不同层可以不同应力选择(拉伸应力,零或压缩应力)及不同保形率选择(非保形性或高度保形性)作沉积。

[0096] 图 14 是说明图 10 的制程变化,其中添加物种是藉由将先驱物气体含纳在制程气体中的方式包含在沉积层中。第一步骤是将碳材料先驱物气体(例如,碳氢或氟碳或氟碳氢化物或其他含碳气体)引入处理室(图 14 的方块 6132)。此制程气体可包括能强化环形等离子 CVD 制程但无需加入沉积层(碳)中的物种,例如惰性气体。将所欲添加物种的先驱物气体(欲含纳至 CVD 沉积碳层中)引入处理室(图 14 的方块 6133)。例如,添加物种可为硼先驱物(B_2H_6)或氮或氢或硫(H_2S)或其他所欲物种。同样的,添加物种先驱物气体可包含两种(或更多)不同添加物种的先驱物气体,以作为 CVD 沉积碳层中的内含物。其后,环形等离子 CVD 制程是藉由进行图 10 的步骤 6111、6113 及(选择性进行的)6115、6117 的方式实施于处理室中(方块 6134)。碳先驱物制程气体及添加先驱物气体(例如硼)的相对气体流率将可决定 CVD 沉积碳层中添加物种的比例。图 15 说明图 14 的制程变化,其中仅有碳材料先驱物气体是在环形等离子 CVD 制程起始前(方块 6135)首次引入(方块 6132)。环形等离子 CVD 制程是于无需添加先驱物气体下进行一段足够时间以沉积未有添加物种的碳层至所欲临界厚度(方块 6135)。于制程的此点中,添加物种先驱物气体会引入处理室,同时持续环形来源 CVD 制程(方块 6136),以使沉积的含碳层的残余部分(上方部份)可包括添加物种。

[0097] 图 16 是说明图 10 制程的另一变化,其中方块 6119 之后 CVD 晶片处理步骤为离子轰击步骤。于图 16 的制程中,碳材料先驱物制程气体是引入处理室中(方块 6132)且于晶片上进行环形等离子 CVD 制程。其后,于晶片上实施离子轰击制程(方块 6137),其中所欲物种是植入至 CVD 沉积的含碳层中。所欲物种可为添加性物种(一或多种),(例如硼)可化学地被活化以使 CVD 沉积的含碳层形成特定所欲特性。所欲物种可为离子轰击物种(例如惰性物种),以藉由离子轰击改变 CVD 沉积的含碳层的特性。无论如何,所植入物种的离子植入深度轮廓会设定以局限在 CVD 沉积的含碳层内的植入物种。例如,离子植入深度轮廓或分布可能会使所述离子植入深度的峰值设定在或接近 CVD 沉积的含碳层的中间程度(例如中间)深度。或者,若欲使不含添加物的碳层以接触具有含添加物种的上方碳层的基

层（或硅晶片表面），则离子植入深度轮廓可位于 CVD 含碳层中较高深度的中心处，以使临界深度下方仅有一点或不会有离子植入发生。后者选择的结果图示于图 17 中，图 17 绘示下方层 6140、不含添加物种且具有临界厚度的底部含碳层 6139、以及包含添加物种的上方含碳层 6138。图 17 的层状结构亦于图 15 的两阶段环形等离子 CVD 制程中实现。图 18 绘示图 16 的方块 6137 步骤的离子植入深度轮廓。事实上，离子植入是局限于上方表面（例如晶片）的上的深度。此方式可藉由留有未植入的底部含碳层（图 17 的层 6139）的方式（利用将离子分布尖峰移离底部表面，如图 18 所示）达成。

[0098] 图 19 是绘示图 14、15 或 16 的制程如何藉由结合处理室去除或清洁步骤 6141 及处理室调整 CVD 沉积步骤 6142（步骤 6142 可实施于图 14、15 或 16 的环形等离子 CVD 制程之前或之后）来作变化。于图 19 中，去除与调整步骤如图所示是实施于环形等离子 CVD 制程之前。首先，于将晶片引入图 9 的反应处理室之前，会将制程气体引入处理室中，所述处理室含有可自暴露处理室内表面去除所欲薄膜（图 19 的方块 6141）的物种。于图 14、15 及 16 的制程中，沉积于内处理室表面的材料主要是由碳组成，以使方块 6141 的步骤中所用的清洁或去除制程气体可主要由，例如氧，所组成。其后，去除或清洁制程气体会自处理室移除，并于图 9 反应器的内处理室的暴露表面上沉积调整层（seasoning layer）（图 19 的方块 6142）。方块 6142 的步骤是利用前述相同的环形等离子 CVD 制程来实施。更明确而言，碳先驱物气体是作为调整层先驱物气体来引入处理室中，并于处理室中形成环形等离子。此方式可产生 CVD 沉积的含碳调整层于暴露的处理室内表面上。若希望强化此调整层的硬度或耐用度，则可含纳氟作为调整层先驱物气体的物种。例如，调整层先驱物气体可包括氟化碳气体或氟碳氢气体。调整层先驱物气体的主要成分可为碳氢化合物气体。在调整层于内处理室表面上达所欲厚度后，晶片会引至处理室中（图 19 的方块 6143），并实施图 10、14、15 或 16 的环形等离子 CVD 制程（图 19 的方块 6144）。

[0099] 藉环形来源 CVD 制程沉积碳薄膜：

[0100] 本发明有用于沉积例如特定光学特性（以紫外光、红外线及可见波长，即「光」波长）或特定电性（诸如导电性或复电容率，例如，于光特性并非特定目的的该等应用中）的碳基薄膜。前述薄膜的电性及光学特性可做调整以符合特定需求。本发明也适用于沉积如碳基薄膜的薄膜，其中所沉积的碳基薄膜层需以相对于硅或其他下方层的选择性进行后续的去除。本发明也适用于沉积如碳基薄膜的薄膜，其中所述薄膜为应用于无孔洞缝隙填充而需作保形性控制。本发明也适用于沉积如碳基薄膜的薄膜，其中所述薄膜需作应力控制。

[0101] 碳氢薄膜：

[0102] 不同电性及光特性的碳薄膜可利用图 1 的环形等离子来源反应器沉积于晶片上。所述制程气体是经由图 1 的气体分配板 18（或经由侧喷嘴 20）引入。制程气体可为选自一（或多种）此说明书先前所列的碳氢气体。处理室内由前述气体所产生的射频环形等离子流会使含碳材料的氢沉积于晶片表面上。薄膜可实质上为纯碳，仅具有些微量的氢原子。然而，一般而言结合氢原子的比例很重要，方能使沉积材料为氢化碳。沉积薄膜的导电性可设定在绝缘及半导电性之间。对经选定波长段而言，沉积层的光学特性可设定于高度吸收性及透明的范围内。电容率（permittivity）可选定为具有低至高强度范围的「实数（real）」（亦即，相对于「实数」分量具有小的「虚数」分量）。电容率可选定为相对于「实数」分量具有低至高范围强度的有效「虚数分量（imaginary component）」。此等电性及光学特性可

藉由下列动作的部分或全部组合或任一者予以控制：

- [0103] (1) 调整晶片表面处的离子轰击能量；
- [0104] (2) 调整晶片温度；
- [0105] (3) 选择制程气体的碳氢气体物种（选择气体的碳氢比例）；
- [0106] (4) 以氢气稀释制程气体；
- [0107] (5) 以惰性气体（例如氦、氖、氩或氪）稀释制程气体；
- [0108] (6) 相对于晶片表面的含碳自由基物种的通量来调整晶片表面处的电离子（含碳或其他）通量；
- [0109] (7) 于制程气体中加入下列先驱物添加气体的一者：(a) 半导电性增强物种，(b) 电阻增强物种；
- [0110] (8) 于所沉积碳层中植入下列一者：(a) 半导电性增强物种，(b) 电阻增强物种。

[0111] 于晶片表面处调整离子轰击能量可藉由调整射频偏压电源、射频偏压电压或晶片电压及 / 或处理室压力的方式完成，同时调整晶片表面处的电离子通量可藉由调整射频等离子来源电源及 / 或处理室压力及 / 或稀释气体流率的方式完成。

[0112] 电离子通量调整：以固定偏压电压及固定压力，增加射频等离子来源电源以提高晶片表面处的电离子通量。晶片表面处的自由基通量也会随来源电源增加。然而，于适中压力以下处（亦即，毫托耳压力至数百毫托耳），晶片处电离子通量相对于自由基通量一般仍会增加（但仍较整体为少）。以固定偏压电压增加射频等离子来源电源，同时降低压力，更可增加晶片处电离子通量相对于自由基通量的比例。以固定来源电源及偏压电压，以氩气或氙气稀释制程气体则倾向于晶片表面处增加电离子通量，同时以氦气或氖稀释则倾向减少晶片表面处的电离子通量。当与制程气体流率有关的稀释气体流率的比例增加时，影响会加剧。于适中压力以下处（亦即，毫托耳压力至数百毫托耳），以固定射频等离子来源电源及偏压电压增加压力会提升晶片表面处的充能离子的通量。

[0113] 离子能量调整：以固定射频等离子来源电源，增加射频偏压电源或电压会增加晶片表面处的离子轰击能量。以固定射频等离子来源电源及射频偏压电压以及于适中压力以下处（亦即，毫托耳压力至数百毫托耳），增加压力会降低离子能量，但影响并非必然很大。以固定射频等离子来源电源及射频偏压电源以及适中压力以下处（亦即，毫托耳压力至数百毫托耳），增加压力会降低离子能量，且因偏压电压（以固定偏压电源）会由于高等离子及电子密度的负载影响而减少故有较大影响。

[0114] 选择制程气体的碳氢气体物种（选择气体的碳氢比例）会影响沉积材料的光学及电特性。减少气体的碳氢比例一般会降低 C:H 结合并增加 C:C 结合，这会增加光吸收性（降低透明度）并增加导电性。这也倾向相对于「实数」分量增加电容率的「虚数」分量。例如，相较于 CH₄, C₃H₆ 可形成具有较高光吸收性及 / 或导电性的沉积层，而相较于 C₃H₆, C₄H₆ 可提供较高光吸收性及 / 或导电性的沉积层。以氢气稀释制程气体（群）会影响沉积材料的光及电特性。减少氢稀释一般会降低 C:H 结合并增加 C:C 结合，这会增加光吸收性（降低透明度）并增加导电性。这也倾向相对于「实数」分量增加电容率的「虚数」分量。除了前述用于调整沉积碳材料的光吸收性的步骤外，光吸收性也可藉由将特定添加材料含纳于沉积材料（例如硼、氮或硫）中的方式提升。此等材料的任一者也可藉由分别含纳先驱物气体（例如 B₂H₆, N₂ 或 H₂S）于制程气体中的方式加入。加入材料（例如硼、氮或硫）至制

程气体也会实质上改善沉积碳材料的热稳定性,使所述沉积碳材料可快速加热至高温(>摄氏1400度)而不致毁损。

[0115] 添加材料可强化沉积材料的光吸收性、热稳定性及/或导电性以及/或电容率。氢对硼的比例、添加气体中的氮或硫都会影响沉积层的特性。一般而言,减少气体中氢对其他元素的比例通常会降低C:H结合并增加C:C结合,这会增加光吸收性(减低透明度)并增加导电性。这也倾向相对于「实数」分量增加电容率的「虚数」分量。对较高光吸收性或导电性而言,B₅H₉(与B₂H₆相比)或N₂(与NH₃相比)可能会增加吸收性或导电性至较高程度。由于B₂H₆有较高反应性,一般必须稀释以策安全,且现在一般是与氦、氩、氢或氮作稀释。氢稀释的B₂H₆通常可提供较氦稀释的B₂H₆为强的光吸收性及导电性。氩稀释的B₂H₆甚至可提供较氦稀释的B₂H₆为强的光吸收性及导电性。氮稀释的B₂H₆也可提供较氦稀释或氢稀释的B₂H₆为强的光吸收性及导电性,且如下文所述可提供协同效果。B₅H₉则不需稀释,且较B₂H₆具较高的B与H比例,且可提供较氦或氢稀释的B₂H₆为高的光吸收性及导电性。前述提及会增加导电性的因素也倾向相对于「实数」分量增加电容率的「虚数」分量。或者,前述后CVD离子植入步骤可使用吸收强化物种(硼、氮或硫)的一者来实施,以将该等物种植入至沉积的碳层。若此后CVD实施步骤是藉由等离子浸没离子植入方式(例如,利用图1的环形等离子来源反应器)实施,则也可使用前述相同制程气体(例如,B₂H₆、N₂或H₂S)。

[0116] 将(a)硼(亦即,B₂H₆)加上(b)N₂或其他形式的氮加入原本的非晶形碳先驱物碳氢气体(即C₃H₆)亦有协同效果。所沉积碳层的热稳定性(亦即,热特性)于摄氏450度(且特别是较高温度)时会改善。更明确而言,沉积的非晶形碳层可至少激光加热至硅的熔点,而不会使沉积层脱层(delamination)、或剥离等现象。此特征(加入硼与氮)事实上可降低避免脱层或剥离所需的临界晶片电压或临界离子能量。前述用以改善沉积层热特性的特征(即将硼及氮添加物结合至碳氢气体)可在以前数方式控制沉积具有特定电特性的非晶形碳层时实施。也可利用前述用以改善沉积层热特性的特征,以沉积非光吸收体的碳层。一般相信调整沉积碳层的特性是依据:(1)调整碳层中结合氢原子的比例,亦即,沉积碳层中C:H键对所有原子键的比例,以及(2)C:C链长度以及(3)碳原子的结合杂化(bonding hybridization)及不同键(亦即,sp³:sp²:sp¹)的相关浓度。一般更相信于晶片表面增加离子能量及于晶片表面增加充能离子通量以及增加晶片温度可有如下效果:(1)破坏更多C:C链(以形成较短链)以及(2)破坏更多C:H键(以减少这种C:H键的存在)并形成更多C:C键以及(3)改变碳原子的结合杂化以及不同键(亦即,sp³:sp²:sp¹)的相关浓度。藉由减少反应器处理室中制程气体的氢含量,沉积碳层中形成的C:H键数目便可降低。

[0117] 减少C:C链的长度会改变沉积材料的状态,由软聚合物而至硬非晶形碳。随着沉积碳层中C:H键数目的减少,导电性会由具相当绝缘性而改变为半导电性,同时光特性会自具相当透明改变至相当不透明。因此,于环形等离子CVD制程中沉积碳层的导电性可设定在绝缘及半导电的范围内任一点,同时光特性可设定在透明及不透明的范围内任一点。

[0118] 藉离子轰击来减少或破坏C:C键及/或C:H键可能需要非常高的离子能量(例如,以100eV至1keV)。聚合物碳(具长聚合物链)倾向以低晶片温度(少于摄氏100度)形成。聚合物链的长度可藉由离子轰击、甚至是低晶片温度来缩减。或者,晶片温度于环形等离子CVD制程期间可增加(例如,至摄氏400度),以维持短的C:C链长度。改变沉积碳层的光及电特性(需高射频偏压电源)所需非常高的离子能量具有强化碳层与下方晶片、或

与先前形成于晶片上的薄膜结构的粘着性的效果，此乃藉由于沉积碳层及下方材料之间形成高稳定性的原子键为的。藉由于沉积碳层中形成压缩应力的方式，也可强化沉积薄膜对机械破坏或热应力（例如，极高温度）所致的分离的抵抗性。这也会增加薄膜的机械硬度。施加如此高的偏压电压（亦即， $> 1\text{kV}$ ）实质上可改善沉积碳材料的热稳定性，使所述沉积碳材料可快速加热至高温（ $>$ 摄氏 1400 度）而不会破损。除了于环形等离子 CVD 制程期间加热晶片外，用于强化沉积碳层的光吸收性的额外方法是于完成 CVD 制程后加热晶片至约摄氏 400 度。一般相信此步骤可藉由破坏 C:H 键并于沉积碳层中形成更多 C:C 键的相同机制以及改变碳原子的结合杂化与不同键（亦即， $\text{sp}^3:\text{sp}^2:\text{sp}^1$ ）的相关浓度来强化光吸收性。

[0119] 将惰性稀释气体加入碳氢先驱物气体可改变所述薄膜的电及光特性。例如，加入氦或氖可使薄膜更透明（且更具绝缘性），同时加入氩或氙可使薄膜较不透明（且更具半导体性）。一般相信，对固定射频来源电源及射频偏压电压而言，添加氦会降低离子通量，而加入氩或氙会增加离子通量。增加电离子通量倾向降低薄膜的光透明性及电阻。前述提及可增加导电性的因素也倾向相对于「实数」分量增加电容率的「虚数」分量。以固定射频来源电源增加射频偏压电压可增加晶片表面上离子轰击的离子能量，这会倾向降低薄膜的光透明度及电阻。这也会倾向相对于「实数」分量增加电容率的「虚数」分量。以固定射频偏压电压增加射频来源电源可增加晶片表面的充能离子通量，这会倾向降低薄膜的光透明度及电阻。这也倾向相对于「实数」分量增加电容率的「虚数」分量。以固定射频来源电源及射频偏压电压增加气体压力会增加晶片表面的充能离子通量，这倾向降低薄膜的光透明度及电阻，且倾向相对于「实数」分量增加电容率的「虚数」分量。

[0120] 沉积碳层的保形性可藉由调整射频来源电源的方式做调整。藉由调整来源电源以调整沉积层保形性先前已描述于此说明书中。沉积碳层的应力可藉调整射频等离子偏压电源的方式作调整。藉由调整偏压电源来调整沉积层应力先前已描述于此说明书中。

[0121] 氟碳薄膜：

[0122] 氟碳制程气体（如选自此说明书中先前所列的氟碳气体的一者）可替代碳氢气体作为 CVD 制程气体，以于晶片上沉积含氟的碳层。前述层在大范围的波长段时倾向呈透明。含氟碳层在沉积碳层需非常低的介电常数时很有用；含氟碳层在欲透明碳层时也很有用；含氟碳层在欲高度绝缘性的碳薄膜时也很有用；含氟碳层在欲低电容率（相对于「实数」分量具有小「虚数」分量）时也很有用。对氟化碳薄膜而言，较佳的氟化碳气体为 C_4F_6 或 C_3F_6 。其他氟化碳气体包括 C_2F_4 、 C_2F_6 、 C_3F_8 、 C_4F_8 及 C_5F_8 。所述制程也可用于沉积氟碳氢薄膜。对氟碳氢薄膜而言，也可使用例如 CH_2F_2 般的氟碳氢气体。或者，所述制程可用于沉积结合碳氢及氟碳材料的薄膜，其中适当碳氢及氟碳气体的结合可作为制程气体。此种含氟薄膜可为非晶形或聚合物。此种含氟薄膜倾向呈透明，取决于氟含量。如此薄膜可具有非常低的介电常数，取决于氟含量。含氟化碳（或氟碳氢）及碳氢两者的薄膜可于透明及吸收之间改变，取决于相关的氢及氟含量。

[0123] 含氟碳层的特性可以前述用于含碳氢层相同方式来控制，藉由控制碳 – 碳链长度及控制碳薄膜中 F:C 键比例及种类的方式为的。该等特性可藉由下列部分或全部动作的一者或结合的方式予以控制：

[0124] (1) 调整晶片表面处的离子轰击能量；

- [0125] (2) 调整晶片温度；
[0126] (3) 选择制程气体的氟碳气体物种（选择气体的氟碳比例）；
[0127] (4) 以氟稀释制程气体；
[0128] (5) 以惰性气体（例如氦、氖、氩或氪）来稀释制程气体；
[0129] (6) 相对于晶片表面的含碳自由基物种的通量来调整晶片表面处充能离子（含碳或其他者）通量；
[0130] (7) 于制程气体中加入下列先驱物添加气体的一者：(a) 半导电性强化物种；(b) 电阻强化物种；
[0131] (8) 于沉积碳层中植入下列一者：(a) 半导电性强化物种；(b) 电阻强化物种。
[0132] 于晶片表面处调整离子轰击能量可藉由调整射频偏压电源、晶片电压及 / 或处理室压力的方式进行，而晶片表面处充能离子通量的调整可藉由调射频等离子来源电源及 / 或处理室压力及 / 或稀释气体流量的方式进行。
[0133] 充能离子通量调整 (energetic ion flux adjustment)：以固定偏压电压及固定压力，增加射频等离子来源电源可增加晶片表面处充能离子的通量。晶片表面处的自由基通量也会随来源电源增加。然而，于适中压力以下处（亦即，毫托耳压力至几百托耳），晶片处充能离子通量相对于自由基通量的比例一般仍会增加（但仍较整体为低）。以固定偏压电压增加射频等离子来源电源同时降低压力，更会增加晶片处充能离子通量相对于自由基通量的比例。以固定来源电源及偏压电压，以氩或氪稀释制程气体会倾向增加晶片表面处的充能离子通量，而以氦或氖稀释则倾向降低晶片表面处充能离子通量。此影响在与制程气体流率有关的稀释气体流率的比例增加时会加剧。于适中压力以下处（亦即，毫托耳至几百毫托耳），以固定射频等离子来源电源及偏压电压增加压力会增加晶片表面处的充能离子通量。
[0134] 离子能量调整：以固定射频等离子来源电源，增加射频偏压电源或电压会增加晶片表面处的离子轰击能量。以固定射频等离子来源电源及射频偏压电压以及以适中压力以下（亦即，毫托耳压力至几百毫托耳）时，增加压力会降低离子能量，不过此影响并非必然很大。以固定射频等离子来源电源及射频偏压电源以及以适中压力以下（亦即，毫托耳压力至几百毫托耳）时，增加压力会降低离子能量，且因偏压电压（以固定偏压电源）会由于高等离子离子及电子密度的负载影响而减少故有较大影响。经沉积氟碳层的保形性是藉由调整射频等离子来源电源的方式作调整。藉调整来源电源以调整经沉积层的保形性已描述于此说明书的先前内容中。经沉积氟碳层的应力是藉由调整射频等离子偏压电源的方式作调整。藉由调整偏压电源以调整沉积层应力已描述于此说明书先前内容中。
[0135] 氟碳气体及碳氢气体的结合可作为制程气体，以按所欲比例形成含氟及氢的碳层。此比例可用于达成沉积碳层中的所欲保形性或吸收性。方才所述用于调整各个 C:F 及 C:H 沉积材料中 C:H 及 C:F 键的比例的相同方法也可用于控制结合 C:F+C:H 沉积碳材料中 C:H 及 C:F 键的比例。含氢及氟两者的碳层也可藉由利用环形来源的等离子制程中将含氟的非氟碳气体加入碳氢气体的方式形成。例如，F₂ 或 BF₃ 或 SiF₄ 或 NF₃ 可加入碳氢气体中。反之，含氢及氟两者的碳层也可藉由利用环形来源的等离子制程中将含氢的非碳氢气体加入氟碳气体中的方式形成。例如，H₂ 或 B₂H₆ 或 SiH₄ 或 NH₃ 可加入氟碳气体中。
[0136] 光吸收层的低温沉积：

[0137] 光吸收层 (Optical Absorber Layer, OAL) 可为非晶形碳层 (Amorphous Carbon Layer, ACL)，光吸收层是利用前述环形等离子源的低温 CVD 制程作沉积。若光吸收层 (OAL) 为非晶形碳层 (ACL) 时，引入处理室的制程气体为碳先驱物气体。我们已发现，于非晶形碳材料中以所欲波长 (例如 810 纳米) 的吸收可藉由加入不纯物材料于碳中的方式予以强化。前述可使非晶形碳于 810 纳米波长下不透光的不纯物材料的范例之一为硼。于前述情况中，制程气体是由碳先驱物气体 (例如丙烯) 及硼先驱物气体 (例如 B_2H_6) 及用于 B_2H_6 的稀释气体 (例如氢) 所组成。虽然氦可作为稀释气体，但我们发现在有氢存在的情况下，非晶形碳层的光特性可作最佳效果的强化。

[0138] 图 20 是接面形成制程的框图，所述接面形成制程包括图 9 的环形等离子来源反应器的低温 CVD 步骤 (用于形成光吸收层 (OAL))，其后进行高速光退火步骤 (例如图 1-8 的光源的动态表面退火 (DSA) 制程)。第一步骤 (图 20 的方块 205) 为将掺杂不纯物离子植入至半导体材料中，例如结晶硅。对尺寸小于 65 纳米的几何元件而言，此掺杂离子植入步骤可界定出超浅接面特征，其中植入的掺杂区域并未延伸超过几百埃。掺杂不纯物步骤 205 可以常规束线植入器或，更明确而言，利用等离子浸没离子植入 (P3i) 制程 (使用图 9 所示的环形来源反应器类型)，如 2004 年 10 月 14 日所公开，由 Hiroji Hanawa 等人申请的美国专利申请公开第 2004/0200417 号中。其后步骤 (图 20 的方块 210) 是于图 9 的环形等离子来源反应器中实施低温化学气相沉积制程，以于晶片上形成光吸收层。方块 201 的 CVD 制程是由下列步骤所组成。首先，将晶片置放于图 9 的反应器的静电吸盘上 (方块 211)；将制程气体引入反应器处理室中 (方块 212)。制程气体由用于光吸收层材料的先驱物所组成。例如，若光吸收层为非晶形碳，则制程气体便为 (或包括) 碳的先驱物。前述碳先驱物气体已于此说明书的先前内容讨论过，且可为先前所列含碳气体的任何一种 (或它们的组合)，包括甲烷、乙炔、乙烯、乙烷、丙烯、丙烷、乙基乙炔 (ethyl-acetylene)、1,3-丁二烯 (1,3-butadiene)、1-丁烯 (1-butene)、n-丁烷 (n-butane)、戊烷、己烷、甲苯、甲基苯或乙基乙炔 (1-butyne) 或其他适当的碳先驱物。于下一步骤中 (方块 213)，射频等离子来源电源是藉由射频产生器 30, 30' 施加，以于图 9 的再进入管 22, 22' 中产生环形等离子流。吸附电压会施加至静电吸盘以固定晶片，于晶片及静电吸盘间提供紧贴的电力及热耦合。产生器 30, 30' 的射频来源电源电平可设定以于沉积薄膜中达所欲的保形性程度 (方块 214)。射频偏压电压可藉由射频产生器 44 施加至晶片，且所述射频偏压电压的电源或电压电平可作调整以于沉积层中达所欲应力位准 (图 20 的方块 215)。于此步骤中，沉积层的密度可藉由增加沉积层中的压缩应力的方式增加。此需增加偏压电源或电压，如先前于此说明书有关图 13 所述者。较佳而言，在先驱物物种包括于沉积的光吸收层中时，引入处理室的添加气体为一种可强化光吸收层的光特性的先驱物物种 (方块 216)。一般而言，于动态表面退火 (DSA) 光源的波长 (例如 810 纳米) 时，此光特性为吸收或不透光。若光吸收层为非晶形碳，则强化物种可为，例如硼，或氮、氢或其他此说明先前所提及的范例。于沉积制程步骤完成后，晶片会卸离 (dechucked)，通常藉由将吸附电压设定至零或至卸离电压，接着升举销会将晶片举离静电吸盘，并接着关闭射频来源及 / 或偏压电源。

[0139] 方块 216 的吸收强化步骤可包括以非常短的时间 (几秒或几分) 加热晶片至适热的温度 (例如，摄氏 450 度)。此加热步骤也可于沉积光吸收层后于不同反应器中实施，此加热步骤于某些制程范例中可将光 k 值 (消光系数) 由约 0.3 提高至 0.36。光吸收层可沉

积至约 0.25 微米至约 1 微米间的厚度。在完成方块 210 的光吸收层沉积制程后，可实施动态表面退火 (DSA) 制程（图 20 的方块 230）。晶片会置入动态表面退火处理室（方块 232），且来自连续波二极管激光阵列的光会藉由图 1-8 的光源以特定波长（例如 810 纳米）于晶片上聚焦成细线（方块 234）。此光线会横向地扫过整个晶片（方块 236）。此步骤中晶片的快速加热已于此说明书的先前内容做过讨论。在完成方块 230 的动态表面退火步骤后，光吸收层会自晶片去除（方块 240）。此步骤可利用常规去除处理室，一般包括经加热的晶片支撑件及氧气（辐射）源。然而较佳而言，此去除处理室为图 9 所示的环形等离子反应器类型，其中会引入由氧及 / 或氮组成的制程气体，并以等离子来源电源产生等离子。也可加热晶片（以经加热的晶片吸盘或等离子加热）及 / 或作偏压以改善光吸收层或非晶形碳的移除效果。

[0140] 光吸收强化物种可藉由后 CVD 离子植入步骤加入光吸收层，此与方块 216 的步骤（于所述步骤中该等物种是藉由含纳于制程气体中的方式于 CVD 沉积制程期间加入光吸收层）有别。于前述情况中，是将图 20 的制程变化如图 21 所示，其中在方块 210 的低温光吸收层化学气相沉积步骤完成后、且在方块 230 的动态表面退火步骤之前，会进行后 CVD 离子植入步骤 220 以将光吸收强化物种（例如硼）植入于光吸收层中。为达成此目的，可使用常规束线离子植入器，或较佳者，可以前述 Hanawa 等人的参考公开案所述方法利用图 9 的 P3i（等离子浸没离子植入）环形来源等离子反应器进行。此步骤绘示于图 22，其中晶片 251 具有上方薄膜结构 252，所述上方薄膜结构 252 包括数个掺杂植入区域。所述晶片 251 及薄膜结构 252 由方块 210 的步骤所形成的非晶形碳光吸收层 253 所覆盖。方块 220 之后 CVD 离子植入步骤是藉由将离子（例如，硼离子）加速植入至光吸收层 253 中的方式进行，如图 22 所示。为避免将硼引入先前形成的超浅接面，需使硼的离子植入深度轮廓良好的位于光吸收层 253 底部上方。图 23A 是绘示具有掺杂物植入区域 251a、薄膜结构 252 以及光吸收层 253 的半导体层（硅）或晶片 251。图 23B 是绘示光吸收层 253 内光吸收强化物种的离子植入浓度深度轮廓。所述植入离子（硼）浓度向下轰击一深度并达光吸收层 253 底部上方深度几乎零的位置，使底部光吸收层 253a 未受植入。此特征有两种优点，其一是因存在未植入的底部光吸收层 253a，故可避免下方半导体层 251 受离子植入吸收强化物种的污染。另一优点为，使底部光吸收层 253a 不受掺杂，将可强化光吸收层及上方材料间的粘附或结合强度或品质。虽然图 23B 绘示呈斜面或斜升的植入轮廓，但离子植入轮廓也可较为陡峭，以使光吸收层 253 整个植入区域（指较上方者）有相当均匀（而非倾斜）的植入物种分布，而作为深度的函数。

[0141] 消光系数或折射率的虚部可于无需离子植入吸收强化物种下斜升。例如，于 CVD 沉积步骤期间加入光吸收层的光吸收强化物种的浓度深度轮廓可呈斜升。藉由变化图 20 的制程以包括一步骤的方式可达前述效果，其中所述步骤中加入方块 216 步骤的吸收强化物种的比例于 CVD 沉积步骤期间是随时间呈斜升或梯状。或者，定制制程参数（例如偏压电源）于 CVD 沉积步骤期间是随时间呈斜升或梯状。此等变化图示于图 24 中，其中方块 210 的 CVD 沉积制程是以两步骤的任一（或两者）作为结束。所述第一步骤（图 24 的方块 261）会随方块 210 的 CVD 沉积步骤期间进入吸收强化气体先驱物种（例如 B_2H_6 ）的处理室的气体流率的时间而斜升。其他步骤（图 24 的方块 262）会随方块 210 的沉积步骤期间特定制程参数（例如偏压电源或电压）的时间而斜升。偏压电源或电压的斜升（ramping）会

形成斜升深度分布的压缩应力,及因此光吸收层 253 中密度的缩减。密度会影响吸收性并因此斜升偏压电压会倾向使光吸收层的吸收特性随光吸收层内深度的函数而斜升。图 25 为一图表,说明制程气体中吸收强化物种先驱物气体的小部分是如何随时间(或 CVD 层厚度)由底部光吸收层的最小厚度 T 处开始向上斜升。图 26 为一图表,说明方块 210 的 CVD 沉积制程期间晶片偏压电压是如何随时间增加。在达最小层厚度 T 之前并不会施加偏压电压。前述后者具有两种优点,第一是在下方层暴露且未保护前,藉由移除沉积开始时的晶片偏压以避免非预期的将不纯物植入至下方半导体层。第二为,在底部光吸收层上缺乏偏压电压可最小化光吸收层 / 晶片接口处的应力,而帮助此接口处的结合并可避免在移除光吸收层后于下方层上留下应力痕迹。图 27 是绘示光吸收层 253 及下方层 251,252 的正视图。所述光吸收层 253 包括纯净且未受应力的底部层 253a,而上方部分具有压缩应力及随高度会增加的不纯物浓度。

[0142] 图 20 的制程可作变化以藉于光吸收层 253 内形成抗反射涂层的方式强化光吸收性。此特征可结合或取代前述吸收强化制程步骤的任一者的方式为的。此变化是示于图 28 中,其中 CVD 制程 210 是于高 k 值(不透明)及低 k 值(透明)交替的光吸收层中形成连续次层的方块 217 步骤作为结束。名词「k 值」是指消光系数、处于动态表面退火光源波长(例如 810 纳米)的折射率的虚部。于图 28 中,方块 210 的步骤的光吸收层沉积步骤包括方块 217 步骤,即以图 1-8 图的动态表面退火光源的波长形成可替代的高及低 k 值的光吸收层的连续次层。此步骤可包括下列步骤的任一者:(a) 使吸收强化添加气体流以步进方式(即开启及关闭)进入处理室(图 28 的方块 217a);(b) 使添加气体内容交替于吸收强化添加气体物种(例如,含硼气体)及透明性强化添加气体物种(例如,含氟添加气体)之间(图 28 的方块 217b);(c) 使 CVD 制程参数交替于促进形成高 k 值材料的数值以及促进形成低 k 值材料的数值之间(图 28 的方块 217c)。

[0143] 图 29A 为一图表,说明反应器处理室中总制程气体的(添加性)吸收强化物种先驱物气体的部分组成物作为时间函数,这是依据图 28 的方块 217a 步骤随时间呈步进或有节奏地向上及向下跳动。此可藉由跳动添加性气体流率(以可界定不透明层(群)的「启动」时间期间以及可界定较不透明(或几乎透明)层(群)的「关闭」时间)来进行。跳动数目可决定抗反射涂层中不透明及非不透明层的交替数目。这些不透明及非不透明层的光学厚度一般是对应于动态表面退火光源波长的四分之一。图 29B 为一图表,说明反应器处理室中总制程气体的添加性气体的部分组成物作为时间函数,这是依据图 28 的方块 217b 步骤交替于吸收强化物种先驱物(例如,含硼气体)及透明强化物种先驱物(例如,含氟气体)之间。吸收强化添加性气体流率的「准时(on time)」可决定光吸收层的抗反射部段中不透光层的厚度,而透明强化添加性气体流的准时可决定光吸收层的抗反射部段中透明层的厚度。图 29C 为一图表,说明影响沉积材料吸收性的选定制程参数(例如射频偏压电源)的数值作为时间函数。于图 29C 中,制程参数值是依据图 28 的方块 217c 步骤于低及高数值间跳动。此步骤可结合方块 217a 或 217b 的任一者步骤。在制程参数为偏压电源时,高数值会于沉积材料中形成较具压缩性的应力,使所述沉积材料较密集并藉以强化所述沉积材料的吸收性或消光系数 k,而较低数值会形成具较小 k 值的次层。其他会影响沉积材料的光吸收性的制程参数可以相同方式跳动以强化效果。前述添加性制程参数可包括处理室压力、晶片温度、来源电源、初始沉积材料先驱物气体(在非晶形碳光吸收层的情况下为含碳

气体)的气体流率。

[0144] 图 30 是图示包括由前述步骤的任一者所形成的抗反射部段的光吸收层。所述光吸收层(可为非晶形碳层)是形成于晶片 251 上方,并由低温 CVD 制程形成薄膜结构 252。图 28 的方块 217 步骤是于所述 CVD 制程的至少一部份中实施,以使光吸收层 253 的部段 253a 由交替的不透明及非不透明层 253a-1、253a-2、253a-3、253a-4 组成。若替换层 253a-1 至 253a-4 为适当厚度(例如,动态表面退火光源的四分之一波长),则部段 253 为光吸收层内的抗反射涂层。或者,抗反射部段 253a(图 30 示为光吸收层 253 的内部)亦可作为光吸收层 253 剩余部分的上部上的涂层。

[0145] 虽然前述范例是关于光吸收层(其中光吸收性已被最大化),前述低温 CVD 制程可用于形成光吸收层或于光源波长处具有低光吸收性非晶形碳层。此可藉由,例如,避免于光吸收层中含纳或加入硼或其他吸收强化不纯物的方式达成。于纯非晶形碳光吸收层的情况下,低温 CVD 制程会于图 3 的砷化镓二极管激光阵列的波长(810 纳米)形成相当透明的层。若欲更透明(或较少不透明/吸收度),则可藉由将适当先驱物(例如含氟)气体加入 CVD 制程中或藉由后 CVD 离子植入步骤的方式将透明强化不纯物(例如氟)加入光吸收层。

[0146] 图 31 绘示半导体晶片 40 及可于晶片上实施动态表面退火制程的动态表面退火光源 260(图 1-8),以实施图 20、21、24 或 28 任一者的方块 230 步骤。如图 31 所示,晶片 40 是涂覆前述低温 CVD 制程中沉积的光吸收层 253。光吸收层 253 具有前述许多或全部任一者的特征,例如,非晶形碳初始材料及吸收强化特征,例如于 CVD 制程期间或后 CVD 离子植入制程期间引入的吸收强化不纯物、抗反射部段或涂层及/或经强化的密度。图 31 的动态表面退火光源包括激光条状阵列 132、微小透镜阵列 140、选择性的中介物(interleaver)142、选择性极化多路复用器(polarization multiplexer)152、一系列透镜 162,164,166、均质化光管 170 及聚焦光学仪器 180,182 的快轴、以及高温计 161,这些皆已描述于先前图 1-8 的内容中。图 31 所示的观点是沿光源快轴。光束则沿光源慢轴(横向或垂直快轴)相对于晶片 40 移动。

[0147] 图 32 是绘示用于退火晶片中半导体接面(超浅接面)的集成系统的实施例。图 32 的集成系统是采单一平台上的「双」配置,所述单一平台具有共同晶片处理机器人或机械 310,所述共同晶片处理机器人或机械 310 上结合了一对不同工具。更明确而言,机器人晶片处理器 310 是与一对输入/输出晶片端口 315a,315b、一对前述图 9 类型的环形等离子源低温 CVD 反应器处理室 320a,320b、一对动态表面退火处理室 325a,325b(各具有前述图 1-8 类型的完整光源)以及一对光吸收层去除处理室 330a,330b 等接口接合。图 33 说明另一集成系统的实施例,用以形成并退火半导体接面且可实施前述图 20-29 所有步骤及制程。图 33 的所述集成系统具有晶片处理器 350,所述晶片处理器 350 具晶片输入/输出端口或工厂接口 355,355'。下列工具或反应器处理室可耦接至晶片处理器 350:超浅接面掺杂物离子植入反应器 365、后离子植入光刻胶去除处理室 367、图 9 所示类型的环形等离子源反应器 370(可用以进行低温 CVD 形成光吸收层)、后 CVD 离子植入反应器 375(用以植入光吸收强化不纯物或添加物至反应器 370 中晶片上所沉积的光吸收层)、包括图 31 动态表面退火光源 260 的动态表面退火处理室 380 以及光吸收层去除处理室 385(用以实施后动态表面退火光吸收层移除制程)。可在后离子植入光刻胶去除处理室 367 或光吸收层去

除处理室 385 之后使用湿式清洗室。

[0148] 预植入晶片清洁反应器 360 可为常规清洁反应器,但也可为图 9 所示另一种环形来源等离子反应器,其中会将清洁气体(例如,含氢或含氧或含氟气体或含氮气体或惰性气体如氦、氖、氩或氙)引入反应器同时形成等离子。掺杂离子植入反应器 365 可为常规离子束植入器或等离子源浸没离子植入 (Plasma immersion ion implantation, P3i) 反应器。前述 P3i 反应器可为图 9 所示类型的环形来源反应器,用以实施本说明书先前所述的 P3i 接面形成制程(参照 Hiroji Hanawa 等人的公开申请案)。后 CVD 离子植入反应器 375 可为常规离子束植入器或可为 P3i 反应器。前述 P3i 反应器可为图 9 所示类型的环形来源反应器,用以实施本说明书先前讨论的 P3i 制程(参照 Hiroji Hanawa 等人的公开申请案)。然而于此情况下,植入物种为光吸收强化物种先驱物气体,例如含硼气体。光吸收层去除反应器 385 可为常规反应器,用以自晶片移除光吸收层。若光吸收层为非晶形碳,则去除处理室 385 会利用氧及 / 或氮气并可加热晶片及 / 或偏压所述晶片以加速移除制程。然而,光吸收层去除反应器 385 可为图 9 所示类型的环形等离子源反应器,其中是将含氧及 / 或氮气体、含氢气体或含氟气体引入并以等离子电源产生等离子。晶片也可加热(以加热的晶片吸盘或等离子加热)及 / 或偏压以改善光吸收层或非晶形碳的移除。例如,于环形等离子源去除反应器中,晶片是置放于摄氏 250 度加热的静电吸盘。于第一步骤中, O₂、H₂、N₂ 及 NF₃ 的气体混合物会流入环形等离子来源反应器。2 千瓦的射频环形电源会施加至两环形等离子源的各者。500 伏特的射频偏压电压会施加至静电吸盘。在部分去除非晶形碳后,于第二步骤中, O₂、H₂、N₂ 的气体混合物会流入环形等离子来源反应器。1 千瓦的射频环形电源会施加至两环形等离子电源的各者。50 伏特的射频偏压电压可施加至静电吸盘。第二步骤会实施直至已移除非晶形碳。亦可选择性实施的是,对应等离子中碳存在与否的光发射线终点讯号可作监测,且可选择性启始去除制程至结束。例如,激发的一氧化碳发射线可用以指出等离子中存有碳副产物。当一氧化碳发射线讯号消失时,表示碳层已被移除。前述用于移除光吸收层的去除制程也可作为光吸收层沉积反应器(用以沉积碳光吸收层)中的处理室清洁制程,以在晶片移出后或送入处理室前移除碳及其他沉积在处理室表面上的材料。一般而言,对用以沉积任何含碳层(无论是否具有特定光或电特性)的环形等离子反应器而言,前述两步骤碳去除制程在晶片送入之前或晶片移出处理室之后也可作为处理室清洁制程。例如,此碳去除制程也可作为前述图 19 方块 6141 的处理室清洁步骤。

[0149] 制程范例:

[0150] 下文为用于光吸收层沉积的碳先驱物的部分列表:

[0151]

| | 碳(C) | 氢(H) | |
|---------|------|------|---|
| 甲烷 | 1 | 4 | |
| 乙炔 | 2 | 2 | |
| 乙烯 | 2 | 4 | |
| 乙烷 | 2 | 6 | |
| 丙烯 | 3 | 6 | |
| 丙烷 | 3 | 8 | |
| 乙基乙炔 | 4 | 6 | 乙基乙炔(1-butyne) |
| 1,3-丁二烯 | 4 | 6 | |
| 1-丁烯 | 4 | 8 | |
| n-丁烷 | 4 | 10 | |
| [0152] | | | |
| 戊烷 | 5 | 12 | |
| 己烷 | 6 | 14 | |
| 甲苯 | 7 | 8 | 甲基苯 (C ₆ H ₅ CH ₃) |

[0153] 其他先驱物（例如氟碳化物）也可使用，但与碳氢化物相比，在激光光辐射波长下通常会有较差的吸收性（亦即，消光系数或复折射率的虚部）。氟碳化物可因此在需沉积一层、或一层的一部份（较透明或较不具吸收性 / 不透光）时特别有用。较佳的碳氢气体为 C₄F₆ 或 C₃F₆。其他碳氢气体包括 C₂F₄、C₂F₆、C₃F₈、C₄F₈ 及 C₅F₈。用以进一步强化光特性的不纯物范例为 B₂H₆、BF₃、B₅H₉、PH₃、PF₃、AsH₃、AsF₅、SiH₄、SiF₄、GeH₄、GeF₄，且伴随通常可提供较掺杂氟化物为佳的吸收性的氢化物。于一范例中，在 300mm 硅晶片上，C₃H₆ 是以 600sccm 的流率作为碳先驱物气体，伴随着 20sccm 流率的硼先驱物 B₂H₆、180sccm 流率的 H₂ 以及 15 毫托耳制程处理室压力且 200sccm 流率的氩稀释气体。并对以交叉环状配置的两再进入管的各者施加 2 千瓦的射频环形电源（以约 12–14MHz 的频率）。射频偏压电压（以 1–3MHz 的频率）在几秒后会由 0 斜升至 7 千瓦的峰值对峰值，此需要约 8 千瓦的射频偏压电源。静电晶片吸盘则维持在 -20 至 +40 的范围内，且晶片温度约为摄氏 80 度至 140 度。对一分钟制程时间而言，薄膜厚度约为 0.25 微米，且在约 800 纳米的激光波长时「k」值约为 0.36。薄

膜厚度与沉积时间成线性关是,曲变(yielding)三分钟约0.75微米。硼先驱物B₂H₆(最大10–20%)常用于与H₂、He、Ar或N₂稀释,因在100%时所述硼先驱物B₂H₆的高反应性会阻碍可用率。虽然H₂或He稀释为最佳,但也可使用Ar或N₂稀释。其他硼先驱物也可使用。若不使用硼,前述范例条件在激光波长约800纳米时会产生「k」值约0.18的薄膜。也可不使用硼而加入N₂:在使用N₂而不使用硼时,前述范例条件在激光波长约800纳米时会产生「k」值约0.25的薄膜。若为某些应用薄膜欲较低「k」值时,可加入H₂。在H₂以200–400sccm流率加入且未加入硼或N₂时,前述范例条件在激光波长约800纳米时会产生「k」值约0.04的薄膜。或者或可额外进行的是,可加入含氟气体以得低「k」值薄膜。

[0154] 非晶形碳薄膜可藉由控制「k」值(吸收性或消光系数或复折射率的虚部)在一大范围内的方式作沉积,同时于起伏特征上提供良好的阶梯覆盖率、无孔洞及控制薄膜应力以改善热特性及避免破裂或剥离,甚至在受到激光退火或常规退火时亦然。吸盘或晶片温度可较低以增加沉积率而不需牺牲「k」值或其他薄膜特性。于摄氏450度处理数秒可将「k」值增加至约0.36。所述层可有效吸收激光,使掺杂硅能活化同时维持吸收层的整体性。晶片表面便可达熔点温度而不会造成吸收层毁损。在退火后,吸收层可以常规方法(如光刻胶去除/清洁制程)去除并清洁。或者,去除制程也可回到相同或不同等离子处理室(具有前述利用氧或氧/氮混合物的环形等离子源)。

[0155] 沉积制程也可为多步骤(如第24及28图所讨论)。于前述段落的范例中,硼先驱物也可刻意延迟引入直至沉积初始不含硼的层,以避免可能的晶片掺杂。例如延迟3秒,可得厚度约100–150埃的不含硼层。偏压电压也可刻意延迟引入直至仅初始来源电源沉积制程。此可用以避免植入沉积先驱物至晶片表面,且此等可独立或共同使用。于一实施例中,硼先驱物的引入及偏压电压启始是延迟3秒,接着加入硼先驱物,并接着在另外3秒延迟后斜升或步进提升偏压电压。此方式可降低沉积或植入硼或碳的可能性。或者,N₂(而非硼)会在最初3秒延迟后加入,并在另外3秒延迟后步进增加偏压电压。于另一实施例中,N₂(而非硼)会在最初3秒延迟后加入,并在另外3秒延迟后步进增加偏压电压,接着在60秒后,会为其余制程起始硼先驱物(随着或不随N₂)。于光吸收层处于所欲波长时(例如810纳米)沉积非晶形碳薄膜的低温环形等离子CVD制程中,在将(1)硼(亦即,B₂H₆)加上(2)N₂或其他形式的氮加入初始非晶形碳先驱物碳氢气体(亦即C₃H₆)时会有加乘效果。沉积碳层的热稳定性于摄氏450度时会改善,且更高温度时更为明显。更明确而言,沉积的非晶形碳层可为激光加热至或高于硅的熔点温度而不会造成沉积层的分层或剥离等现象。此特征事实上会降低一般所需的临界晶片电压或临界离子能量以避免分层或剥离。前述于碳氢气体中结合硼及氮添加物的特征也可在沉积光吸收非晶形碳层时使用,且也可用以沉积非光吸收的碳层。于另一范例中,于300mm的硅晶片上,氩本身可以800sccm的流率及30毫托耳的压力引入,以利用1千瓦(以约12–14MHz的频率)射频环形来源电源对两再进入管(以交叉环状配置)的每一者起始等离子。在等离子起始步骤之后,节流阀会作调整以降低处理室压力至15毫托耳,并在剩余的沉积制程中予以维持。继而,氩气流会降低至200sccm流率并以600sccm流率引入C₃H₆以作为碳先驱物气体,并将环形来源电源电平提升至每管2千瓦约3秒钟以沉积初始接口层。(在剩余沉积制程中环形来源电源电平是维持在每管2千瓦)。接着将N₂以333sccm的流率引入且在几秒后射频偏压电压(以1–3MHz的频率)由0或低初始值斜升至7千瓦的峰值对峰值,此需要约8千瓦的射频偏压电源。在约40秒

后, B_2H_6 是以 20sccm 的流率随氢稀释气体 (以 180sccm 的流率) 并中断 N_2 流 (选择性实施) 引入。此步骤实施 140 秒。于整个进行期间, 静电晶片吸盘会维持在 -20 至 +40 的范围内, 且晶片温度约摄氏 80 度至 140 度。对于约 3 分钟的总制程时间来说, 薄膜厚度约为 0.75 微米, 且「 k 」值于约 800 纳米的激光波长下约为 0.36。薄膜有良好热稳定性及保形性, 且有下方晶片表面最小的植入损害。且, 在先前所述的环形去除处理室、或于摄氏 250 度晶片温度的常规下游自由基去除制程处理室中, 皆可利用氮与氧的混合物及少于 10% 的 CF_4 去除所述薄膜。 CF_4 或可替换的氟来源可在初始上方含硼层被去除 (氟或替代的氢可协助移除硼) 后终止, 在其后常规氮及氧便可以最小伤害的方式有效移除下方晶片表面的剩余薄膜厚度。

[0156] 铜退火

[0157] 本发明可实施以解决高深宽比开口中铜导体沉积的问题。前述问题包括高深宽比开口内较差的垂直侧壁覆盖。

[0158] 在铜沉积前沉积氮化钽 / 钽阻障层可能会引起第一个问题是, 高深宽比开口侧壁内阻障层的覆盖并不均匀。阻障层金属部分 (钽) 的顶部角落边缘易受影响而于等离子沉积期间喷溅, 使材料脱离顶部角落边缘而沉积在侧壁表面, 并于侧壁上形成颈部突出, 因而限制开口底部中颈部突出下方的沉积仅有非常薄的覆盖。这第一个问题藉由利用图 1-8 的动态表面退火 (Dynamic Surface Anneal, DSA) 激光光源来退火阻障层的金属部分 (钽) 可获解决。前述退火步骤会使高深宽比开口侧壁上的金属材料 (钽) 回填, 藉以至少几乎排除例如钽材料侧壁颈部突出的不均匀性, 并补足颈部突出以下的薄钽沉积。在回填制程期间表面张力会迫使钽材料自身较均匀的重新分配在侧壁表面上。

[0159] 第二个问题与第一个问题类似, 是在沉积铜晶种层于阻障层的高深宽比开口中的上方期间出现, 其中覆盖于高深宽比开口内壁的同晶种层并不均匀。同晶种层的顶部角落边缘在等离子沉积期间易于受影响而喷溅, 使铜材料脱离顶部角落边缘而沉积在侧壁表面上, 并于侧壁上形成铜的颈部突出, 因而限制开口底部中颈部突出下方的铜沉积仅有非常薄的覆盖。此第二个问题藉由利用图 1-8 的动态表面退火 (Dynamic Surface Anneal, DSA) 激光光源来退火同晶种层可获解决。前述退火步骤会使高深宽比开口侧壁上的铜材料回填, 藉以至少排除例如铜材料侧壁颈部突出的不均匀性, 并补足颈部突出以下的薄铜沉积。在回填制程期间表面张力会迫使铜材料自身较均匀的重新分配在侧壁表面上, 形成较均匀的铜晶种层。

[0160] 第三个问题是, 填充高深宽比开口剩余部分的电镀铜导电层倾向在整个铜结晶晶粒尺寸上有非常大的变化, 甚得小如 5nm 而大至 200nm 的晶粒尺寸。铜导电层内这样大的晶粒尺寸变化会引起诸多问题, 包括孔洞的附聚作用以及添加物于晶粒边界集结。前述问题会导致电流流过铜导体期间的铜电迁移现象, 而可能使铜导体失败。此问题藉由退火电镀碳吸收层可获解决, 即利用环形来源的 CVD 制程 (包括图 9 至图 19 所述特征) 以及光退火步骤 (例如利用图 1 至图 8 的 DSA 激光光源) 沉积非晶形碳吸收层。化学机械研磨步骤形成铜导体镶嵌结构可、或可不继续沉积非晶形碳层。退火制程会使晶粒尺寸分布较为窄且将每个金属线宽在 100nm 等级的介层洞集中在约 100nm。在整个电镀铜导电层中前述均匀的晶粒尺寸可藉由将铜金属内连线截面内的电流密度维持在低于电迁移失败临界电流密度的方式来解决铜电迁移的问题。

[0161] 图 34A、34B、34C 表示依据本发明不同实施方面形成阻障层、铜晶种层以及铜块导电层的制程的流程图。图 34A–34C 的制程起始于图 35A 所示的薄膜结构，其中介电层 400 具有窄的深宽比开口 401（例如介层洞）形成其中，所述介电层 400 上并已沉积有阻障层的介电质（氮化钽）部分 402。实施金属（钽）沉积步骤（图 34A 的方块 404）以形成阻障层的上金属部分 406（如图 35 所示）。氮化钽下方部 402 以及钽上方部 406 两者一起形成完整的阻障层，所述阻障层能避免铜迁移至介电层 400 中。方块 404 的等离子增强型物理气相沉积制程的溅镀特性可自钽金属层 406 的顶部角落边缘移除材料（使的相当薄），并将所述材料运载至开口 401 的侧壁正面部分，以形成颈部突出 408。突出 408 会切断侧壁部分在所述突出 408 以下的钽沉积，使钽在靠近开口 401 底部有相当薄的覆盖。此高度不均匀的钽沉积厚度可藉由利用光源（例如图 1–8 的 DSA 光源，如图 34A 的方块 410）的退火步骤转为均匀的厚度。方块 410 的退火步骤可将钽层 406 加热至钽熔点温度，使钽层 406 中的钽材料回填至较均匀的厚度分布，藉以减少或消除突出 408，并增加层 406 的底部厚度，如图 35C 所示。

[0162] 于一替代实施例中，方块 410 的光退火步骤包括首次沉积含非晶形碳的光吸收层的主要步骤。为此，非晶形碳吸收层会先沉积在钽金属层 406 上。此可藉由实施图 10 的环形源化学气相沉积制程（利用图 9 的环形等离子源反应器）的方式达成。此步骤会于钽金属层 406 上形成非晶形碳的光吸收层。所述光吸收层的光学及机械特性可参照前述图 11–28 内容进行调整。

[0163] 其次步骤（图 34A 的方块 412）是沉积铜（较佳于等离子增强型物理气相沉积制程中）以形成铜晶种层 414，如图 35D 所示。等离子增强型 PVD 制程的溅镀特性会于铜晶种层中形成颈部突出 416。然此问题可藉由实施退火步骤（图 34B 的方块 418）而获解决，所述退火步骤是利用光源（例如图 1–8 DSA 激光光源）以将铜晶种层 414 加热至铜的熔点温度，例如约摄氏 1082 度。晶种层 414 的铜材料会于此步骤期间回填，藉以消除铜颈部突出 416 并形成较均匀的厚铜晶种层，如图 35E 所示。

[0164] 于一替代实施例中，方块 418 的光退火步骤包括首次沉积含非晶形碳光吸收层的主要步骤。为此，非晶形碳吸收层会先沉积于铜晶种层 414 上。此可藉由实施图 10 的环形源化学气相沉积制程达成，即利用图 9 的环形等离子源反应器。此步骤可于铜晶种层 414 上形成非晶形碳的光吸收层。所述光吸收层的光学及机械特性可参照前述图 11–28 的内容作调整。

[0165] 在图 1–8 利用 DSA 激光光源中，方块 418 的步骤是如下述方式实施。各由数个（例如 49 个）线性排列的激光发射器（见图 4）组成的数个（例如 14 个）平行激光条 134 是沿图 1 扫瞄设备的慢轴对齐。较佳而言，该等激光为连续波激光，例如砷化镓激光。来自激光条 134 的光会沿图 1 所述设备的快扫瞄轴藉由柱形透镜 140（安置或连接于各激光条 134 上）聚集（图 34B 的方块 418a）。来自柱形透镜 140 的所述快轴聚集的束会接着沿图 5 的光管均质器进行均质化，以沿慢轴提供多个反射而沿快轴无反射（如图 34B 的方块 418b）。来自均质器 170 的光束输出会接着聚焦成细的直线，沿慢轴延伸（图 34B 的方块 418c）。此线束会以快轴方向扫过整个晶片（第 34 图的方块 418d）。

[0166] 用于形成铜导体制程的下一步骤是绘示于图 35F，且由铜晶种层上的沉积铜构成，以填充介层洞 401（图 34B 的方块 420）。此步骤可藉由电镀铜实施。结果绘示于图 35G 中，

其中电镀步骤已形成大部分铜层，填充晶种层 414 上的介层洞 401 部分。如图 35G 符号所示，由结晶铜晶粒组成的铜层 422 具有大范围的晶粒尺寸，由最小晶粒的 5nm 延伸至最大晶粒的 200nm。如前文所述，晶粒尺寸中这样大的差异会导致铜导电层 422 中的电迁移现象。此问题可藉由光退火所述利用非晶形碳吸收层的铜层 422 的方式来解决。来自退火步骤的热会将材料温度短暂提升至所述材料的熔点温度（摄氏 1070 度），使铜层 422 的结构重新形成由均匀尺寸铜晶粒所组成者。为此，非晶形碳吸收层会先沉积在图 35G 的铜层 422 上（图 34C 的方块 424）。此可藉由实施图 10 的环形源化学气相沉积制程的方式达成，即利用图 9 的环形等离子源反应器。此步骤可于铜导电层 422 上形成非晶形碳光吸收层 426，如图 35 图中所示。光吸收层 426 的光学及机械特性可藉由前述图 11-28 所述内容作调整。接着实施光退火步骤（图 34C 的方块 428）。此步骤可如前述方块 418 的光退火步骤相同方式实施，利用图 1-8 的 DSA 激光光源。于此情况下，方块 428 的光退火步骤可藉由下列步骤实施。

[0167] 各由数个（例如 49 个）线性排列的激光发射器（图 4）组成的数个（例如 14 个）平行激光条 134 是沿图 1 扫瞄设备的慢轴对齐。较佳而言，该等激光为连续波激光，例如砷化镓激光。来自激光条 134 的光会沿图 1 所述设备的快扫瞄轴藉由柱形透镜 140（安置或连接于各激光条 134 上）聚集（图 34C 的方块 428a）。来自柱形透镜 140 的所述快轴聚集的束会接着沿图 5 的光管均质器 170 进行均质化，以沿慢轴提供多个反射而沿快轴无反射（如图 34C 的方块 428b）。来自均质器 170 的光束输出会接着聚焦成细的直线，沿慢轴延伸（图 34C 的方块 428c）。此线束会以快轴方向扫过整个晶片（图 34C 的方块 428d）。

[0168] 在铜层 422 的光退火后，非晶形碳光吸收层 426 会被剥除（图 34C 的方块 430），较佳利用说明书前述光吸收层去除制程为的。接着，晶片作化学机械研磨（图 34C 的方块 432）以形成图 35I 所示的平坦结构。

[0169] 参照图 36，方块 432 的化学机械研磨步骤可在方块 420 的铜电镀步骤后、以及方块 424 的非晶形碳光吸收层沉积之前立即实施。于此情况下，方块 432 的化学机械研磨步骤可将图 37A 的结构（即具有铜层及延伸于介层洞 401 顶部上方的阻障层）转变为图 37B 所示的平坦结构。方块 424 的步骤中形成的非晶形碳层会位于平坦表面上，如图 37C 所示。方块 428 的光退火步骤则会转变铜材料的晶粒结构，如图 37D 所示。方块 430 的碳层移除步骤可形成图 37E 暴露的导体结构，并选择移除化学物以不伤害暴露出的铜表面。

[0170] 激光可写式碳掩膜：

[0171] 用于控制非晶形碳层的光学特性的特征已于本说明书先前参照图 14-19 图的内容描述。可利用前述特征以形成光学可写式非晶形碳掩膜，以控制光刻胶的曝光或控制晶片在光退火步骤中对光的暴露。

[0172] 图 38A 及图 38B 代表用以利用光刻胶上光学可写式非晶形碳掩膜的制程序列。薄膜结构 436 绘示于图 39A 中具有底层 436a 及欲依所欲图案蚀刻的上方层 436b。上方层 436b 可为，例如，多晶硅、金属或介电材料。光刻胶层 438 是沉积于上方层 436b 上，如第 39B 图所示（图 38A 的方块 440）。前述图 10 所述的环形等离子化学气相沉积制程是经实施（图 38B 的方块 442）以沉积所欲光特性的非晶形碳层 444（图 39C）。例如，所述碳层 444 可为透明，便需于沉积制程中使用氟。

[0173] 光学图案可利用如激光光束写入碳层（图 38A 的方块 446）。激光的波长及 / 或强

度应使非晶形碳层 444 在以激光光束照射时于此等区域转为不透明，如图 39C 所示。波长可为，例如 810nm，取决于碳层 444 的化学气相沉积中所包含的物种（氢、氟、硼等）以及加入所述碳层 444 的物种。于一实施例中，激光光束是依据所欲光罩图案作光栅扫描。此可将非晶形碳层 444 转成光罩。接着图 39C 的薄膜结构会暴露于光刻胶会感应的光波长（如 UV 光）下，如图 38B 的方块 448。如图 39D 所示，碳层 444 中的不透明区域会阻挡来自光刻胶 438 的光，而碳层 444 的透明区域会允许光至光刻胶层。非晶形碳层可除去（第 38B 图的方块 450）以形成图 39E 的薄膜结构。光刻胶层 438 包括未暴露于 UV 光的区域 438a。光刻胶 438 会以显影化学物及溶剂处理（第 38B 图的方块 452），而选择性移除光刻胶所暴露的区域，仅留下未暴露区域 438a 成为本实施例中的负光刻胶，如图 39F 所示。（或者，可利用正光刻胶以得相反结果）。图 39F 的结构接着进行蚀刻制程（图 38B 的方块 454），其中光刻胶区域 438a 会遮挡上方层 436b 的部分不受蚀刻剂影响，形成图 39G 的薄膜结构。光刻胶 438a 接着移除，完成整个制程。

[0174] 可利用激光可写式非晶形碳掩膜以界定出光退火制程（例如快速热处理退火）中薄膜结构、或半导体层的不同区域对光的选择性暴露。此有利于对半导体晶片或薄膜层仅有经选择的区域选择性退火一特定时间。第一步骤（图 40 的方块 460）是实施图 10 的环形等离子源 CVD 制程，以沉积透明非晶形碳层 462 于图 41A 所示的下方层或半导体基底 464 上。于较佳实施例中，非晶形碳层包含除碳以外的物种（例如，氟、氢以及类似者），并以可使非晶形碳层透明的比例存在。如本说明书先前所述，此种物种可包括在非晶形碳层中，因此种物种构成等离子 CVD 制程或后 CVD 离子植入的制程气体的一部份。继而，激光光束以光栅扫描过整个非晶形碳层 462（图 40 的方块 466）。激光光束的波长及 / 或强度应使非晶形碳层的该等部分暴露于所述光束时可由透明转为不透明材料，如图 41B 所示。波长可为，例如 810nm，取决于非晶形的组成物。此步骤可将非晶形碳层转成光罩，以承接激光光束的光栅扫描所建立的图案。晶片接着作光退火（方块 468）。若，例如，光退火制程为快速热处理（RTP），则可利用高强度灯具。如图 41C 所示，光可仅加热碳掩膜 462 的透明区域下方的下方层 464 区域，其余区域则因碳掩膜 464 不透光区域吸收光而被掩蔽。接着移除碳掩膜（图 40 的方块 470）以完成制程，留下经选择性退火的层（具有经界定或不连续退火的区域）如图 41D 所示。

[0175] 用于沟渠或栅极蚀刻的非晶形碳硬掩膜

[0176] 可实施图 10-19 的环形等离子 CVD 制程以形成用于蚀刻制程的非晶形碳硬掩膜，用以形成高深宽比开口（介层洞或沟渠）、或界定如多晶硅或金属导体或栅极等特征。图 42A 及图 42B 绘示用于蚀刻高深宽比开口的制程步骤，所述步骤是利用环形等离子源 CVD 制程中形成的非晶形碳硬掩膜。首先图 10-19 前述类型的环形等离子源 CVD 制程可实施以沉积非晶形碳层（图 42A 的方块 474）。此可形成图 43A 的薄膜结构，由基底层（例如结晶硅）476 所组成。此步骤可形成可形成图 43A 的薄膜结构，包括下方层 478 及下方非晶形碳薄膜 480。抗反射涂层 482（图 43B）是沉积于非晶形碳层 476 上方（图 42A 的方块 484）。光刻胶层 486（图 43C）沉积于所述抗反射涂层 482 上（图 42A 的方块 488）。具有所欲图案的光罩 490 置于光刻胶 486 上方，并曝光（如，于 UV 光下）光刻胶，如图 43D 所示（图 42A 的方块 492）。接着移除光罩 490 并显影光刻胶，移除经曝光的光刻胶（图 42A 的方块 494），如图 43E 所示。抗反射涂层 482 接着利用光刻胶作为蚀刻掩膜而蚀刻，并接着利用灰化移

除光刻胶（图 42B 的方块 496）。此方式可得图 43F 的薄膜结构，其中抗反射涂层 482 在光刻胶被事先移除后作图案化。非晶形碳层接着利用经图案的抗反射涂层 482 作为掩膜而蚀刻（图 42B 的方块 498），以形成图 43G 的薄膜结构，其中碳层 480 带有原先光罩 486 的图案，如图 43G 所示。此步骤可移除抗反射涂层 482。最后，下方层 478 利用碳层作为掩膜而蚀刻（图 42B 的方块 500）以形成与碳掩膜 480 中该等开口对齐的高深宽比开口，如图 43H 所示。

[0177] 图 44A 及图 44 途中所示类似制程可应用以光刻界定下方层上所沉积的特征，例如介电层上沉积的多晶硅导体线或多晶硅或薄栅极氧化物层上沉积的金属栅极电极。参照图 45A，上方层 505（例如由铝或多晶硅组成的导体材料）是沉积于下方层 510（例如由二氧化硅组成的介电材料）上（图 44A 的方块 515）。继而，可实施图 10 所述类型的环形等离子 CVD 制程以于导电层 510 上沉积非晶形碳层 520，如图 45B 所示（图 44A 的方块 525）。非晶形碳层较佳具有的组合物应可使所述非晶形碳层较不受蚀刻剂（倾向蚀刻导电上方层 505）影响。例如，非晶形碳层 520 可包含氢以使非晶形碳材料为碳氢化合物。其他适合的添加物种可于沉积制程期间（或紧接着其后）包纳或加至非晶形碳层 520，如此说明书先前所载。图 45C 所示的抗反射涂层 530 及上方光刻胶层 535 是沉积于非晶形碳层 520 上方（图 44A 的方块 540 及 545）。如图 45D 所示，电路图案是利用光罩或标线板 550 经暴露于光波长下（例如 UV 光，光刻胶对此波长有反应）而印于光刻胶 535 上（图 44A 的方块 555）。光刻胶经显影（图 44B 的方块 560）而移除未显影部分，如图 44E 所示。抗反射涂层 530 在光刻胶层 535 作为蚀刻掩膜下被蚀刻，接着移除光刻胶层 535（图 44B 的方块 565），如图 45F 所示。非晶形碳层 520 在抗反射涂层作为蚀刻掩膜下被蚀刻（图 44B 的方块 570）。此步骤中所用的蚀刻剂较佳对于非晶形碳具选择性，且对抗反射涂层材料不具选择性。此步骤可移除抗反射涂层，并留下与原光刻胶图案对应的非晶形碳层图案，如图 45G 所示。此步骤会将非晶形碳层 520 转为硬掩膜。接着以非晶形碳层 520 作为蚀刻掩膜来蚀刻所述沉积的导电层 505（图 44B 的方块 575）。此最后步骤于沉积导电层 505 中形成复制原光刻胶的图案，如图 45H 所示。

[0178] 虽然本发明已参照该等较佳实施例详细描述，然应可理解亦可在不悖离本发明精神及范围下作改变或润饰。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11A




图 11B




图 12




图 13




图 14




图 15





图 17




图 18




图 19




图 20




图 21




图 22




图 23A

图 23B




图 24




图 25




图 26




图 27




图 28




图 29A




图 29B




图 29C




图 30




图 31




图 32








图 33







图 35D




图 35E




图 35F




图 34C




图 35G




图 35H




图 35I




图 36




图 37A




图 37B




图 37C




图 37D




图 37E




图 38A




图 39C

图 39B





图 39D




图 39E




图 39F




图 39G




图 40



图 41A




图 41B




图 41C



图 41D




图 42A




图 43B




图 43C





图 43D






图 43F




图 43G




图 43H




图 44A



图 45A




图 45B




图 45C




图 45D




图 44B




图 45F




图 45G




图 45H