

WO 2020/217396 A1

DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告 (条約第21条(3))

third transistor of a second conductive type and a fourth transistor formed on the third transistor, of a third conductive type different from the second conductive type. A third gate electrode of the third transistor is connected to a fourth gate electrode of the fourth transistor. The semiconductor device has a signal wire electrically connecting an output of the third transistor and an output of the fourth transistor with the first gate electrode and the second gate electrode.

(57) 要約: 半導体装置は、第1電源線と、第2電源線と、第1接地線と、前記第1電源線と前記第2電源線との間に設けられたスイッチ回路と、前記第1接地線と前記第1電源線との間に設けられたスイッチ制御回路と、を有する。前記スイッチ回路は、第1導電型の第1トランジスタと、前記第1トランジスタ上に形成され、前記第1導電型の第2トランジスタと、を有する。前記第1トランジスタの第1ゲート電極は、前記第2トランジスタの第2ゲート電極と接続される。前記スイッチ制御回路は、第2導電型の第3トランジスタと、前記第3トランジスタ上に形成され、前記第2導電型とは異なる第3導電型の第4トランジスタと、を有する。前記第3トランジスタの第3ゲート電極は、前記第4トランジスタの第4ゲート電極に接続される。半導体装置は、前記第3トランジスタの出力及び前記第4トランジスタの出力と、前記第1ゲート電極及び前記第2ゲート電極とを電氣的に接続する信号線を有する。

明 細 書

発明の名称：半導体装置

技術分野

[0001] 本発明は、半導体装置に関する。

背景技術

[0002] 半導体装置には各種回路領域が含まれており、回路領域の一例としてスタンダードセル領域がある。スタンダードセル領域には各種論理回路及び電源スイッチ回路が含まれる。

[0003] 電源スイッチ回路は、例えば供給されるVDDの電位の電源線と論理回路のトランジスタにVVDDの電源を供給する電源線との間に設けられ、当該トランジスタへのVVDDの電源電位の供給のオン／オフを切り替える。電源スイッチ回路を用いることで、論理回路を動作させる必要のないときに電源供給をオフとし、論理回路を構成するトランジスタで生じるリーク電流を抑制し、消費電力の低減が可能となる。

[0004] 近年では、相補型電界効果トランジスタ（Complementary Field Effect Transistor：CFET）とよばれる素子が知られている。CFETでは、nチャネルFETとpチャネルFETとが基板上に積層される。CFETは半導体装置の微細化に好適である。

先行技術文献

特許文献

[0005] 特許文献1：特開2016-1652号公報

特許文献2：米国特許出願公開第2017/0331472号明細書

特許文献3：国際公開第2017/208888号

特許文献4：米国特許第9570395号明細書

特許文献5：米国特許第9837414号明細書

特許文献6：米国特許出願公開第2017/0040321号明細書

特許文献7：米国特許第9129829号明細書

特許文献8：特開2018-26565号公報

非特許文献

[0006] 非特許文献1：2018 Symposium on VLSI Technology Digest of Technical Papers, P141-P142

非特許文献2：2018 Symposium on VLSI Technology Digest of Technical Papers, P147-148

発明の概要

発明が解決しようとする課題

[0007] これまでのところ、電源スイッチ回路を含む半導体装置にCFETを用いる場合の具体的な構成について、詳細な検討はされていない。

[0008] 本発明の目的は、CFETを含む電源スイッチ回路を実現することができる半導体装置を提供することにある。

課題を解決するための手段

[0009] 開示の技術に係る半導体装置は、第1電源線と、第2電源線と、第1接地線と、前記第1電源線と前記第2電源線との間に設けられたスイッチ回路と、前記第1接地線と前記第1電源線との間に設けられたスイッチ制御回路と、を有する。前記スイッチ回路は、第1導電型の第1トランジスタと、前記第1トランジスタ上に形成され、前記第1導電型の第2トランジスタと、を有する。前記第1トランジスタの第1ゲート電極は、前記第2トランジスタの第2ゲート電極と接続される。前記スイッチ制御回路は、第2導電型の第3トランジスタと、前記第3トランジスタ上に形成され、前記第2導電型とは異なる第3導電型の第4トランジスタと、を有する。前記第3トランジスタの第3ゲート電極は、前記第4トランジスタの第4ゲート電極に接続される。半導体装置は、前記第3トランジスタの出力及び前記第4トランジスタの出力と、前記第1ゲート電極及び前記第2ゲート電極とを電氣的に接続する信号線を有する。

発明の効果

[0010] 開示の技術によれば、C F E Tを含む電源スイッチ回路を実現することができる。

図面の簡単な説明

[0011] [図1]図1は、第1の実施形態に係る半導体装置のレイアウトを示す図である。

[図2]図2は、第1の実施形態に係る半導体装置に含まれる電源スイッチ回路の構成を示す回路図である。

[図3]図3は、第1の実施形態に係る半導体装置に含まれるバッファの構成を示す回路図である。

[図4]図4は、第1の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その1）である。

[図5]図5は、第1の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その2）である。

[図6]図6は、第1の実施形態におけるスタンダードセル領域を示す断面図（その1）である。

[図7]図7は、第1の実施形態におけるスタンダードセル領域を示す断面図（その2）である。

[図8]図8は、第1の実施形態におけるスタンダードセル領域を示す断面図（その3）である。

[図9]図9は、第1の実施形態におけるスタンダードセル領域を示す断面図（その4）である。

[図10]図10は、第1の実施形態におけるスタンダードセル領域を示す断面図（その5）である。

[図11]図11は、第1の実施形態におけるスタンダードセル領域を示す断面図（その6）である。

[図12]図12は、第1の実施形態におけるスタンダードセル領域を示す断面図（その7）である。

[図13]図13は、第1の実施形態の第1の変形例におけるスタンダードセル

領域を示す断面図（その１）である。

[図14]図１４は、第１の実施形態の第１の変形例におけるスタンダードセル領域を示す断面図（その２）である。

[図15]図１５は、第１の実施形態の第１の変形例におけるスタンダードセル領域を示す断面図（その３）である。

[図16]図１６は、第１の実施形態の第２の変形例におけるスタンダードセル領域の平面構成を示す模式図である。

[図17]図１７は、第１の実施形態の第２の変形例におけるスタンダードセル領域を示す断面図である。

[図18]図１８は、第１の実施形態の第３の変形例におけるスイッチトランジスタの平面構成を示す模式図（その１）である。

[図19]図１９は、第１の実施形態の第３の変形例におけるスイッチトランジスタの平面構成を示す模式図（その２）である。

[図20]図２０は、第１の実施形態の第４の変形例におけるスイッチトランジスタの平面構成を示す模式図（その１）である。

[図21]図２１は、第１の実施形態の第４の変形例におけるスイッチトランジスタの平面構成を示す模式図（その２）である。

[図22]図２２は、第１の実施形態の第５の変形例におけるスタンダードセル領域の平面構成を示す模式図（その１）である。

[図23]図２３は、第１の実施形態の第５の変形例におけるスタンダードセル領域の平面構成を示す模式図（その２）である。

[図24]図２４は、第２の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その１）である。

[図25]図２５は、第２の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その２）である。

[図26]図２６は、第２の実施形態におけるスタンダードセル領域を示す断面図（その１）である。

[図27]図２７は、第２の実施形態におけるスタンダードセル領域を示す断面

図（その２）である。

[図28]図 28 は、第 3 の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その 1）である。

[図29]図 29 は、第 3 の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その 2）である。

[図30]図 30 は、第 3 の実施形態の第 1 の変形例におけるスタンダードセル領域の平面構成を示す模式図（その 1）である。

[図31]図 31 は、第 3 の実施形態の第 1 の変形例におけるスタンダードセル領域の平面構成を示す模式図（その 2）である。

[図32]図 32 は、第 3 の実施形態の第 2 の変形例におけるスタンダードセル領域の平面構成を示す模式図（その 1）である。

[図33]図 33 は、第 3 の実施形態の第 2 の変形例におけるスタンダードセル領域の平面構成を示す模式図（その 2）である。

[図34]図 34 は、第 4 の実施形態における電源スイッチ回路の構成を示す回路図である。

[図35]図 35 は、第 4 の実施形態に係る半導体装置に含まれるバッファの構成を示す回路図である。

[図36]図 36 は、第 4 の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その 1）である。

[図37]図 37 は、第 4 の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その 2）である。

[図38]図 38 は、第 4 の実施形態におけるスタンダードセル領域を示す断面図である。

[図39]図 39 は、第 5 の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その 1）である。

[図40]図 40 は、第 5 の実施形態におけるスタンダードセル領域の平面構成を示す模式図（その 2）である。

[図41]図 41 は、第 5 の実施形態におけるスタンダードセル領域を示す断面

図である。

[図42]図4 2は、第5の実施形態の第1の変形例におけるスタンダードセル領域の平面構成を示す模式図（その1）である。

[図43]図4 3は、第5の実施形態の第1の変形例におけるスタンダードセル領域の平面構成を示す模式図（その2）である。

[図44]図4 4は、第5の実施形態の第2の変形例におけるスタンダードセル領域の平面構成を示す模式図（その1）である。

[図45]図4 5は、第5の実施形態の第2の変形例におけるスタンダードセル領域の平面構成を示す模式図（その2）である。

発明を実施するための形態

[0012] 以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、以下の説明において、基板の表面に平行で互いに直交する2つの方向をX方向、Y方向とし、基板の表面に垂直な方向をZ方向とする。また、本開示での配置の一致とは、厳密に、製造上のばらつきに起因して不一致となったものを排除するものではなく、製造上のばらつきで配置にずれが生じている場合でも、配置が一致しているものとみなすことができる。

[0013] （第1の実施形態）

先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る半導体装置のレイアウトを示す図である。図2は、第1の実施形態に係る半導体装置に含まれる電源スイッチ回路の構成を示す回路図である。

[0014] 図1に示すように、第1の実施形態に係る半導体装置1は、複数のスタンダードセル領域10及びその周辺に配置された入出力（I/O）セル領域20を含む。なお、スタンダードセル領域10の配置数は1でも良いし、3以上であっても良い。スタンダードセル領域10は、図2に示すように、スタンダードセル120及び電源スイッチ回路110を含む。スタンダードセル120は、例えば、NAND回路、インバータ回路等の各種論理回路を含む

。スタンダードセル領域10には、スタンダードセル120に接地電位を供給するVSS配線及び電源電位を供給するVDD配線が配置されている。スタンダードセル領域10には、外部から電源スイッチ回路110に電源電位を供給するVDD配線も配置されている。VSS配線は接地線と呼ばれることもあり、VDD配線およびVDD配線はそれぞれ電源線とも呼ばれることがある。

[0015] 図2に示すように、電源スイッチ回路110は、スイッチトランジスタ111及び112と、電源スイッチ制御回路113とを含む。スイッチトランジスタ111及び112は、例えばPチャネルMOSトランジスタであり、VDD配線とVDD配線との間に接続されている。スイッチトランジスタ111のゲートはスイッチトランジスタ112のゲートに接続されている。電源スイッチ制御回路113は、スイッチトランジスタ111のゲート及びスイッチトランジスタ112のゲートに接続され、スイッチトランジスタ111及び112の動作を制御する。電源スイッチ制御回路113によりスイッチトランジスタ111及び112のオン／オフが切り替えられ、VDD配線とVDD配線との間の導通が制御される。電源スイッチ制御回路113は、例えばバッファを含む。

[0016] 次に、電源スイッチ制御回路113に用いられるバッファの構成について説明する。図3は、バッファの構成を示す回路図である。

[0017] 図3に示すように、電源スイッチ制御回路113に用いられるバッファ1300は、インバータ1310及び1320を有する。インバータ1310に入力信号INが入力され、インバータ1310の出力がスイッチトランジスタ111のゲートと、スイッチトランジスタ112のゲートと、インバータ1320とに入力され、インバータ1320から出力信号OUTが出力される。インバータ1310は、1対のPチャネルMOSトランジスタ1311P及びNチャネルMOSトランジスタ1311Nを含む。インバータ1320は、1対のPチャネルMOSトランジスタ1321P及びNチャネルMOSトランジスタ1321Nを含む。なお、インバータ1310及び132

0の構成は一例であり、例えば、インバータ1310及び1320に含まれるPチャネルMOSトランジスタ及びNチャネルMOSトランジスタの対は2以上であってもよい。また、スイッチトランジスタ111のゲート及びスイッチトランジスタ112のゲートには、インバータ1310への入力信号INやインバータ1320からの出力信号OUTが入力されてもよい。

[0018] スwitchトランジスタ112はスイッチトランジスタ111上に形成されている。インバータ1310では、PチャネルMOSトランジスタ1311PはNチャネルMOSトランジスタ1311N上に形成されている。インバータ1320では、PチャネルMOSトランジスタ1321PはNチャネルMOSトランジスタ1321N上に形成されている。

[0019] 図4及び図5は、第1の実施形態におけるスタンダードセル領域10の平面構成を示す模式図である。図4は、主として、電源スイッチ制御回路113のNチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図5は、主として、電源スイッチ制御回路113のPチャネルMOSトランジスタと、スイッチトランジスタ112とのレイアウトを示す。図4及び図5の両方に示す構造物を除き、図5に示す構造物は、図4に示す構造物の上方に位置する。図6～図12は、第1の実施形態におけるスタンダードセル領域10を示す断面図である。図6は、図4及び図5中のX11-X21線に沿った断面図に相当する。図7は、図4及び図5中のY11-Y21線に沿った断面図に相当する。図8は、図4及び図5中のY12-Y22線に沿った断面図に相当する。図9は、図4及び図5中のY13-Y23線に沿った断面図に相当する。図10は、図4及び図5中のY14-Y24線に沿った断面図に相当する。図11は、図4及び図5中のY15-Y25線に沿った断面図に相当する。図12は、図4及び図5中のY16-Y26線に沿った断面図に相当する。

[0020] 図6～図12に示すように、基板101の表面に素子分離膜102が形成されている。素子分離膜102は、例えばSTI (Shallow Trench Isolation) 法により形成されている。基板101及び素子分離膜102にX方向に延

びる複数の溝が形成され、これら溝内に絶縁膜 104 を介して電源線 910 及び 920 が形成されている。例えば、電源線 910 及び 920 の表面は絶縁膜 103 により覆われている。例えば、素子分離膜 102 の表面及び絶縁膜 103 の表面は基板 101 の表面と面一であっても良いし、面一でなくても良い。このような構造の電源線 910 及び 920 は、BPR (Buried Power Rail) とよばれることがある。例えば、電源線 910 は VDD 配線に相当し、電源線 920 は VSS 配線に相当する。

[0021] 図 6 等 に示すように、電源線 910 と電源線 920 との間で素子分離膜 102 から露出した基板 101 上に、X 方向に延び、Z 方向に立ち上がるフィン 181 及び 182 が形成されている。フィン 181 は N チャンネル MOS トランジスタ 1311N 及び N チャンネル MOS トランジスタ 1321N にわたって形成され、フィン 182 はスイッチトランジスタ 111 に形成されている。

[0022] フィン 181 は、N 型領域 181NA と、N 型領域 181NC と、N 型領域 181NA と N 型領域 181NC との間の N 型領域 181NB とを含む。N 型領域 181NA は、N チャンネル MOS トランジスタ 1311N のドレインとなる。N 型領域 181NC は、N チャンネル MOS トランジスタ 1321N のドレインとなる。N 型領域 181NB は、N チャンネル MOS トランジスタ 1311N のソース及び N チャンネル MOS トランジスタ 1321N のソースとなる。フィン 181 の、N 型領域 181NA と N 型領域 181NB との間の部分が N チャンネル MOS トランジスタ 1311N のチャンネル 181C となる。フィン 181 の、N 型領域 181NB と N 型領域 181NC との間の部分が N チャンネル MOS トランジスタ 1321N のチャンネル 181C となる。

[0023] フィン 182 は、交互に配置された P 型領域 182PA と、P 型領域 182PB とを含む。P 型領域 182PA は、スイッチトランジスタ 111 のドレインとなる。P 型領域 182PB は、スイッチトランジスタ 111 のソースとなる。フィン 182 の、P 型領域 182PA と P 型領域 182PB との

間の部分がスイッチトランジスタ 111 のチャンネル 182C となる。なお、フィン 181 及び 182 は、それぞれ 1 つのみ配置されているが、例えばそれぞれが Y 方向に複数本配置されるものとしてもよい。これは他の実施形態や変形例においても同様に本数を変更してもよい。

[0024] 図 4 等 に示すように、N 型領域 181NA から Y 方向に延びるローカル配線 191BA と、N 型領域 181NB から Y 方向に延びるローカル配線 191BB と、N 型領域 181NC から Y 方向に延びるローカル配線 191BC とが、絶縁膜 105 を介して素子分離膜 102 上に形成されている。ローカル配線 191BA 及び 191BB は、電源線 920 の上方まで延びる。ローカル配線 191BC は、電源線 910 の上方まで延びる。

[0025] 図 8 に示すように、ローカル配線 191BB と電源線 920 との間で、絶縁膜 103 にコンタクトホール 511B が形成されている。ローカル配線 191BB はコンタクトホール 511B 内の導電体を通じて電源線 920 に接続されている。ローカル配線 191BB は、電源線 920 と N 型領域 181NB とを電氣的に接続する。

[0026] 図 4 等 に示すように、P 型領域 182PA から Y 方向に延びるローカル配線 192BA と、P 型領域 182PB から Y 方向に延びるローカル配線 192BB とが、絶縁膜 105 を介して素子分離膜 102 上に形成されている。ローカル配線 192BA は、電源線 910 の上方まで延びる。ローカル配線 192BB は、電源線 920 の上方まで延びる。

[0027] 図 10 に示すように、ローカル配線 192BA と電源線 910 との間で、絶縁膜 103 にコンタクトホール 512A が形成されている。ローカル配線 192BA はコンタクトホール 512A 内の導電体を通じて電源線 910 に接続されている。ローカル配線 192BA は、電源線 910 と P 型領域 182PA とを電氣的に接続する。

[0028] ローカル配線 191BA、191BB、191BC、192BA 及び 192BB 上に絶縁膜 106 が形成されている。

[0029] 図 5 等 に示すように、絶縁膜 106 を介して、ローカル配線 191BA 上

にローカル配線 2 9 1 T A が形成され、ローカル配線 1 9 1 B B 上にローカル配線 2 9 1 T B が形成され、ローカル配線 1 9 1 B C 上にローカル配線 2 9 1 T C が形成されている。

[0030] 図 7 に示すように、電源線 9 2 0 の上方で、ローカル配線 2 9 1 T A とローカル配線 1 9 1 B A との間で絶縁膜 1 0 6 にコンタクトホール 5 2 1 A が形成されている。ローカル配線 2 9 1 T A とローカル配線 1 9 1 B A とは、コンタクトホール 5 2 1 A 内の導電体を通じて互いに電氣的に接続されている。

[0031] 図 9 に示すように、電源線 9 1 0 の上方で、ローカル配線 2 9 1 T C とローカル配線 1 9 1 B C との間で絶縁膜 1 0 6 にコンタクトホール 5 2 1 C が形成されている。ローカル配線 2 9 1 T C とローカル配線 1 9 1 B C とは、コンタクトホール 5 2 1 C 内の導電体を通じて互いに電氣的に接続されている。

[0032] 図 8 に示すように、ローカル配線 2 9 1 T B とローカル配線 1 9 1 B B とは、絶縁膜 1 0 6 により互いに電氣的に絶縁分離されている。

[0033] 図 5 等 に示すように、絶縁膜 1 0 6 を介して、ローカル配線 1 9 2 B A 上にローカル配線 2 9 2 T A が形成され、ローカル配線 1 9 2 B B 上にローカル配線 2 9 2 T B が形成されている。図 1 0 に示すように、電源線 9 1 0 の上方で、ローカル配線 2 9 2 T A とローカル配線 1 9 2 B A との間で絶縁膜 1 0 6 にコンタクトホール 5 2 2 A が形成されている。ローカル配線 2 9 2 T A とローカル配線 1 9 2 B A とは、コンタクトホール 5 2 2 A 内の導電体を通じて互いに電氣的に接続されている。

[0034] 図 1 1 に示すように、P 型領域 1 8 2 P B の上方で、ローカル配線 2 9 2 T B とローカル配線 1 9 2 B B との間で絶縁膜 1 0 6 にコンタクトホール 5 2 2 B が形成されている。ローカル配線 2 9 2 T B とローカル配線 1 9 2 B B とは、コンタクトホール 5 2 2 B 内の導電体を通じて互いに電氣的に接続されている。

[0035] 図 5 及び図 6 に示すように、フィン 1 8 1 の上方に、X 方向に延び、ロー

カル配線 291TA、291TB 及び 291TC と平面視で重なって配置される半導体領域 281 が設けられている。フィン 182 の上方に、X 方向に延び、ローカル配線 292TA 及びローカル配線 292TB と平面視で重なって配置される半導体領域 282 が設けられている。なお、半導体領域 281 及び 282 は、それぞれ 1 つのみ配置されているが、例えばそれぞれが Y 方向に複数本配置されるものとしてもよい。これは他の実施形態や変形例においても同様に本数を変更してもよい。

[0036] 図 6 等に示すように、半導体領域 281 は、P 型領域 281PA と、P 型領域 281PC と、P 型領域 281PA と P 型領域 281PC との間の P 型領域 281PB を含む。P 型領域 281PA は、P チャネル MOS トランジスタ 1311P のドレインとなる。P 型領域 281PC は、P チャネル MOS トランジスタ 1321P のドレインとなる。P 型領域 281PB は、P チャネル MOS トランジスタ 1311P のソース及び P チャネル MOS トランジスタ 1321P のソースとなる。半導体領域 281 の、P 型領域 281PA と P 型領域 281PB との間の部分が P チャネル MOS トランジスタ 1311P のチャンネル 281C となる。半導体領域 281 の、P 型領域 281PB と P 型領域 281PC との間の部分が P チャネル MOS トランジスタ 1321P のチャンネル 281C となる。

[0037] 半導体領域 282 は、交互に配置された P 型領域 282PA と、P 型領域 282PB とを含む。P 型領域 282PA は、スイッチトランジスタ 112 のドレインとなる。P 型領域 282PB は、スイッチトランジスタ 112 のソースとなる。半導体領域 282 の、P 型領域 282PA と P 型領域 282PB との間の部分がスイッチトランジスタ 112 のチャンネル 282C となる。

[0038] 図 4 ～図 6 等に示すように、ローカル配線 191BA 及びローカル配線 291TA の積層体と、ローカル配線 191BB 及びローカル配線 291TB の積層体との間に、N チャネル MOS トランジスタ 1311N 及び P チャネル MOS トランジスタ 1311P に共通のゲート電極 131 が形成されてい

る。ローカル配線 1 9 1 B C 及びローカル配線 2 9 1 T C の積層体と、ローカル配線 1 9 1 B B 及びローカル配線 2 9 1 T B の積層体との間に、Nチャネル MOS トランジスタ 1 3 2 1 N 及び P チャネル MOS トランジスタ 1 3 2 1 P に共通のゲート電極 1 3 2 が形成されている。ローカル配線 1 9 2 B A 及びローカル配線 2 9 2 T A の積層体と、ローカル配線 1 9 2 B B 及びローカル配線 2 9 2 T B の積層体との間に、スイッチトランジスタ 1 1 1 及びスイッチトランジスタ 1 1 2 に共通のゲート電極 1 3 3 が形成されている。

[0039] ゲート電極 1 3 3 とフィン 1 8 2 との間、及びゲート電極 1 3 3 と半導体領域 2 8 2 との間に、ゲート絶縁膜 1 3 5 が形成されている。ゲート電極 1 3 1 とフィン 1 8 1 との間、ゲート電極 1 3 1 とフィン 1 8 2 との間、ゲート電極 1 3 2 とフィン 1 8 1 との間、及びゲート電極 1 3 2 とフィン 1 8 2 との間にもゲート絶縁膜 1 3 5 が形成されている。

[0040] 図 6 等 に示すように、基板 1 0 1 及び素子分離膜 1 0 2 の上方に絶縁膜 1 5 1 が形成されている。ローカル配線 1 9 1 B A、1 9 1 B B、1 9 1 B C、1 9 2 B A、1 9 2 B B、2 9 1 T A、2 9 1 T B、2 9 1 T C、2 9 2 T A 及び 2 9 2 T B と、ゲート電極 1 3 1 ~ 1 3 3 とは絶縁膜 1 5 1 に埋め込まれている。また、図 8 に示すように、平面視で、ローカル配線 2 9 1 T B は、ローカル配線 1 9 1 B B の電源線 9 2 0 側の端部までは達しておらず、ローカル配線 2 9 1 T B の電源線 9 2 0 側の端部とローカル配線 1 9 1 B B の電源線 9 2 0 側の端部との間では、絶縁膜 1 0 6 上に絶縁膜 1 5 2 が形成されている。

[0041] 絶縁膜 1 5 1 及び 1 5 2 と、ローカル配線 2 9 1 T A、2 9 1 T B、2 9 1 T C、2 9 2 T A 及び 2 9 2 T B と、ゲート電極 1 3 1 ~ 1 3 3 とのの上に絶縁膜 1 5 3 が形成され、絶縁膜 1 5 3 の上に絶縁膜 1 5 4 が形成されている。

[0042] 図 5 及び図 8 に示すように、絶縁膜 1 5 3 の N 型領域 1 8 1 N B 及び P 型領域 2 8 1 P B の上方に、ローカル配線 2 9 1 T B に達するコンタクトホール 5 3 1 B が形成されている。図 5 及び図 9 に示すように、絶縁膜 1 5 3 の

電源線 910 の上方に、ローカル配線 291TC に達するコンタクトホール 531C が形成されている。図 5 に示すように、絶縁膜 153 の電源線 910 の上方に、ゲート電極 131 に達するコンタクトホール 541A が形成されている。図 5 及び図 11 に示すように、絶縁膜 153 の P 型領域 182PB 及び P 型領域 282PB の上方に、ローカル配線 292TB に達するコンタクトホール 532B が形成されている。図 5 及び図 12 に示すように、絶縁膜 153 の電源線 920 の上方に、ゲート電極 133 に達するコンタクトホール 542 が形成されている。絶縁膜 153 の電源線 920 の上方に、ローカル配線 291TA に達するコンタクトホール 531A が形成されている。絶縁膜 153 の電源線 920 の上方に、ゲート電極 132 に達するコンタクトホール 541B が形成されている。

[0043] 図 5 等 に示すように、電源線 910 の上方では、コンタクトホール 541A 内の導電体を通じてゲート電極 131 に接続される信号線 951 と、コンタクトホール 531C 内の導電体を通じてローカル配線 291TC に接続される信号線 952 とが絶縁膜 154 内に形成されている。信号線 951 及び 952 は、X 方向に延びる。信号線 951 にインバータ 1310 への入力信号 IN が入力され、信号線 952 からインバータ 1320 からの出力信号 OUT が出力される。

[0044] 電源線 920 の上方では、制御信号線 940 が絶縁膜 154 内に形成されている。制御信号線 940 は、コンタクトホール 531A 内の導電体を通じてローカル配線 291TA に接続される。制御信号線 940 は、コンタクトホール 541B 内の導電体を通じてゲート電極 132 に接続される。制御信号線 940 は、コンタクトホール 542 内の導電体を通じてゲート電極 133 に接続される。制御信号線 940 は、X 方向に延びる。制御信号線 940 を通じて、電源スイッチ制御回路 113 からスイッチトランジスタ 111 及び 112 への制御信号が伝達される。

[0045] Y 方向において、信号線 951 及び 952 と制御信号線 940 との間に電源線 930 が配置される。電源線 930 は、絶縁膜 154 内に形成されてい

る。電源線 930 は、コンタクトホール 531 B 内の導電体を通じてローカル配線 291 T B に接続され、コンタクトホール 532 B 内の導電体を通じてローカル配線 292 T B に接続される。電源線 930 は、例えば VDD 配線に相当する。

[0046] 例えば、電源線 910 及び 920 の材料には、ルテニウム (Ru)、コバルト (Co) 又はタングステン (W) 等が用いられる。例えば、電源線 930、制御信号線 940 及び信号線 951～952 の材料には、銅 (Cu)、ルテニウム (Ru) 又はコバルト (Co) 等が用いられる。銅又はコバルトを用いる場合、導電性の下地膜 (バリアメタル膜)、例えばタンタル (Ta) 膜又は窒化タンタル (Ta₂N₃) 膜を形成することが好ましいが、ルテニウムを用いる場合は、下地膜を形成しなくてもよい。

[0047] 例えば、ローカル配線の材料には、銅 (Cu)、ルテニウム (Ru)、コバルト (Co) 又はタングステン (W) 等が用いられる。銅、コバルト又はタングステンを用いる場合、導電性の下地膜 (バリアメタル膜)、例えばチタン (Ti) 膜又は窒化チタン (TiN) 膜を形成することが好ましいが、ルテニウムを用いる場合は、下地膜を形成しなくてもよい。例えば、コンタクトホール内の導電膜 (ビア) には、例えばローカル配線の材料と同様の材料、又は電源線 930、制御信号線 940 及び信号線 951～952 の材料と同様の材料を用いることができる。

[0048] 例えば、基板 101 には、シリコン (Si) 等の半導体を用いることができる。例えば、フィン 181 及び 182 は、基板 101 をパターニングすることで形成することができる。フィン 181 及び 182 のローカル配線と接する部分にニッケル (Ni) 又はコバルト (Co) 等の高融点金属のシリサイドを設けてもよい。例えば、半導体領域 281 及び 282 のチャンネルには、シリコン (Si) 等の半導体のナノワイヤを用いることができる。また、半導体領域 281 及び 282 の P 型領域及び N 型領域には、チャンネルのナノワイヤの端面からエピタキシャル成長させた、Si、炭化シリコン (SiC)、シリコンゲルマニウム (SiGe) 等の半導体を用いることができる。

[0049] 例えば、ゲート電極 131～133 には、チタン (Ti)、窒化チタン (TiN)、多結晶シリコン (ポリ Si) 等の導電材料を用いることができる。例えば、ゲート絶縁膜には、ハフニウム酸化物、アルミニウム酸化物、ハフニウム及びアルミニウムの酸化物等の高誘電体材料を用いることができる。

[0050] 例えば、電源線 930、制御信号線 940 及び信号線 951～952 は、それらの下部に配置されるコンタクトホールとともに、デュアルダマシン法により形成されている。また、電源線 930、制御信号線 940 及び信号線 951～952 は、それらの下部に配置されるコンタクトホールとは別個に、シングルダマシン法で形成されていてもよい。また、電源線 910 および 920 は、例えば電源スイッチ回路 110 及び電源スイッチ制御回路 113 の各トランジスタよりも上方に配置されてもよい。これらの変形を、他の実施形態や変形例に適用してもよい。

[0051] 第 1 の実施形態では、インバータ 1310 及び 1320 が CFET を含む。また、スイッチトランジスタ 111 及び 112 は、いずれも P チャネル MOS トランジスタであるが、CFET のような積層構造を有する。第 1 の実施形態によれば、CFET を用いて電源スイッチ回路 110 を実現することができる。従って、半導体装置の更なる微細化に好適である。

[0052] (第 1 の実施形態の第 1 の変形例)

次に、第 1 の実施形態の第 1 の変形例について説明する。第 1 の変形例は、N チャネル MOS トランジスタ 1311N 及び 1321N、スイッチトランジスタ 111 に、フィンに代えてナノワイヤが用いられる点で第 1 の実施形態と相違する。図 13～図 15 は、第 1 の実施形態の第 1 の変形例におけるスタンダードセル領域 10 を示す断面図である。図 13 は、図 4 及び図 5 中の X11-X21 線に沿った断面図に相当する。図 14 は、図 4 及び図 5 中の Y11-Y21 線に沿った断面図に相当する。図 15 は、図 4 及び図 5 中の Y16-Y26 線に沿った断面図に相当する。

[0053] 第 1 の変形例では、図 13～図 15 に示すように、ローカル配線 191B

A、191BB、191BC、192BA及び192BBの下面と基板101の上面との間に絶縁膜105が形成されている。半導体領域281の下方に、X方向に延び、ローカル配線191BA、191BB及び191BCと平面視で重なって配置される半導体領域481が設けられている。半導体領域282の下方に、X方向に延び、ローカル配線192BA及び192BBと平面視で重なって配置される半導体領域482が設けられている。

[0054] 半導体領域481は、N型領域481NAと、N型領域481NCと、N型領域481NAとN型領域481NCとの間のN型領域481NBとを含む。N型領域481NAは、NチャネルMOSトランジスタ1311Nのドレインとなる。N型領域481NCは、NチャネルMOSトランジスタ1321Nのドレインとなる。N型領域481NBは、NチャネルMOSトランジスタ1311Nのソース及びNチャネルMOSトランジスタ1321Nのソースとなる。半導体領域481の、N型領域481NAとN型領域481NBとの間の部分がNチャネルMOSトランジスタ1311Nのチャンネル481Cとなる。半導体領域481の、N型領域481NBとN型領域481NCとの間の部分がNチャネルMOSトランジスタ1321Nのチャンネル481Cとなる。

[0055] 半導体領域482は、交互に配置されたP型領域482PAと、P型領域482PBとを含む。P型領域482PAは、スイッチトランジスタ111のドレインとなる。P型領域482PBは、スイッチトランジスタ111のソースとなる。半導体領域482の、P型領域482PAとP型領域482PBとの間の部分がスイッチトランジスタ111のチャンネル482Cとなる。

[0056] 例えば、半導体領域481及び482のチャンネルには、シリコン(Si)等の半導体のナノワイヤを用いることができる。また、半導体領域481及び482のP型領域及びN型領域には、チャンネルのナノワイヤの端面からエピタキシャル成長させた、Si、炭化シリコン(SiC)、シリコンゲルマニウム(SiGe)等の半導体を用いることができる。

[0057] 他の構成は第1の実施形態と同様である。

[0058] 第1の変形例によっても第1の実施形態と同様の効果を得ることができる。他の実施形態や変更例においても、フィン181及び182に代えて半導体領域481及び482を用いることができる。また、半導体領域481及び482に代えてフィン181及び182を用いることもできる。

[0059] (第1の実施形態の第2の変形例)

次に、第1の実施形態の第2の変形例について説明する。第2の変形例は、コンタクトホール522Bの配置の点で第1の実施形態と相違する。図16は、第1の実施形態の第2の変形例におけるスタンダードセル領域10の平面構成を示す模式図である。図16は、主として、電源スイッチ制御回路113のNチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図17は、第1の実施形態の第2の変形例におけるスタンダードセル領域10を示す断面図である。図17は、図16中のY15-Y25線に沿った断面図に相当する。

[0060] 第2の変形例では、図16～図17に示すように、コンタクトホール522Bが電源線920の上方に位置する。他の構成は第1の実施形態と同様である。

[0061] 第2の変形例によっても第1の実施形態と同様の効果を得ることができる。

[0062] また、第2の変形例では、平面視でコンタクトホール522Bが半導体領域282からずれているため、保護膜等により半導体領域282を保護せずともコンタクトホール522Bを形成することができる。従って、製造工程を簡略化することができる。

[0063] (第1の実施形態の第3の変形例)

次に、第1の実施形態の第3の変形例について説明する。第3の変形例は、スイッチトランジスタ111及び112の構成の点で第1の実施形態と相違する。図18及び図19は、第1の実施形態の第3の変形例におけるスイッチトランジスタ111及び112の平面構成を示す模式図である。図18は、主として、スイッチトランジスタ111のレイアウトを示す。図19は

、主として、スイッチトランジスタ 112 のレイアウトを示す。図 18 及び図 19 の両方に示す構造物を除き、図 19 に示す構造物は、図 18 に示す構造物の上方に位置する。

[0064] 第 3 の変形例では、図 18 に示すように、ローカル配線 192BB が、ローカル配線 192BA と同様に、P 型領域 182PA から電源線 910 の上方まで延びる。コンタクトホール 522B が電源線 910 の上方にも形成されている。図 19 に示すように、コンタクトホール 532B が電源線 910 の上方にも形成されている。電源線 910 の上方にも、コンタクトホール 532B 内の導電体を通じてローカル配線 292TB に接続される電源線 930 が形成されている。例えば、電源線 910 の上方の電源線 930 は、フィン 182 の上方の電源線 930 に、上層の配線層を介して接続されている。つまり、第 3 の変形例では、VDD 配線の一部である電源線 930 が複数に分割されて、スイッチトランジスタ 112 のソースに接続されている。複数に分割された電源線 930 は、お互いに電氣的に接続される。他の構成は第 1 の実施形態と同様である。

[0065] 第 3 の変形例によっても第 1 の実施形態と同様の効果を得ることができる。また、電源線 930 を複数に分割して配置することにより、VDD の電位の供給を分散して行うことが可能となり、電流集中を抑制することができる。また、電源線 930 の分割により、電源線 930 全体で抵抗が低減されるため、電源線 930 を通じて供給される電位の低下を抑制することができる。他の実施形態や変更例において、電源線 930 が複数に分割されて、スイッチトランジスタ 112 のソースに接続されていてもよい。

[0066] (第 1 の実施形態の第 4 の変形例)

次に、第 1 の実施形態の第 4 の変形例について説明する。第 4 の変形例は、スイッチトランジスタ 111 及び 112 の構成の点で第 1 の実施形態と相違する。図 20 及び図 21 は、第 1 の実施形態の第 4 の変形例におけるスイッチトランジスタ 111 及び 112 の平面構成を示す模式図である。図 20 は、主として、スイッチトランジスタ 111 のレイアウトを示す。図 21 は

、主として、スイッチトランジスタ 112 のレイアウトを示す。図 20 及び図 21 の両方に示す構造物を除き、図 21 に示す構造物は、図 20 に示す構造物の上方に位置する。

[0067] 第 4 の変形例では、図 20 に示すように、ローカル配線 192BB が、電源線 910 の上方から電源線 920 の上方まで延びる。コンタクトホール 522B は、電源線 910 の上方及び電源線 920 の上方に位置する。図 21 に示すように、コンタクトホール 532B は、電源線 910 の上方及び電源線 920 の上方に位置し、コンタクトホール 542 は半導体領域 282 の上方に位置する。電源線 910 及び 920 の上方に電源線 930 が形成され、半導体領域 282 の上方に制御信号線 940 が形成されている。制御信号線 940 は、半導体領域 282 の上方でコンタクトホール 542 内の導電体を通じてゲート電極 133 に接続されている。他の構成は第 3 の変形例と同様である。

[0068] 第 4 の変形例によっても第 1 の実施形態と同様の効果を得ることができる。更に、平面視でコンタクトホール 532B とコンタクトホール 522B とが重なるため、電源線 930 とローカル配線 192BB との間の抵抗を低減することができる。

[0069] (第 1 の実施形態の第 5 の変形例)

次に、第 1 の実施形態の第 5 の変形例について説明する。第 5 の変形例は、電源スイッチ回路 110 のトラック数の点で第 1 の実施形態と相違する。図 22 及び図 23 は、第 1 の実施形態の第 5 の変形例におけるスタンダードセル領域 10 の平面構成を示す模式図である。図 22 は、主として、電源スイッチ制御回路 113 の N チャネル MOS トランジスタと、スイッチトランジスタ 111 とのレイアウトを示す。図 23 は、主として、電源スイッチ制御回路 113 の P チャネル MOS トランジスタと、スイッチトランジスタ 111 とのレイアウトを示す。図 22 及び図 23 の両方に示す構造物を除き、図 23 に示す構造物は、図 22 に示す構造物の上方に位置する。

[0070] 第 5 の変形例では、図 22 及び図 23 に示すように、電源スイッチ回路 1

10が4トラックで構成されている。

[0071] 図22に示すように、Y方向で、コンタクトホール521Aは電源線920とフィン181との間に位置し、コンタクトホール521Cは電源線910とフィン181との間に位置する。ローカル配線192BBが、ローカル配線192BAと同様に、P型領域182PAから電源線910の上方まで延びる。コンタクトホール522Bは電源線910の上方に位置する。

[0072] 図23に示すように、コンタクトホール531B及び532Bは電源線910の上方に位置する。電源線930は、電源線910の上方において、コンタクトホール531B内の導電体を通じてローカル配線291TBに接続され、コンタクトホール532B内の導電体を通じてローカル配線292TBに接続されている。コンタクトホール541A及び信号線951は、電源線920の上方に位置する。コンタクトホール531C及び信号線952は、コンタクトホール521Cの上方に位置する。X方向でローカル配線291TBとの間でローカル配線291TCを挟むようにして、ローカル配線291TDが形成されている。ローカル配線291TDは、電源線920の上方から電源線910の上方に向かって延びる。Y方向でコンタクトホール531Aと同じ位置において、ローカル配線291TD上で絶縁膜153にコンタクトホール531Dが形成されている。コンタクトホール531A内の導電体を通じてローカル配線291TAに接続され、コンタクトホール531D内の導電体を通じてローカル配線291TDに接続される制御信号線941が絶縁膜154内に形成されている。

[0073] 他の構成は第1の実施形態と同様である。

[0074] 第5の参考例によっても第1の実施形態と同様の効果を得ることができる。また、第5の参考例によれば、Y方向において、電源線930と制御信号線940との間の距離を大きくすることができる。このため、電源線930と制御信号線940との間の寄生容量を低減することができる。更に、平面視でコンタクトホール532Bとコンタクトホール522Bとが重なるため、電源線930とローカル配線192BBとの間の抵抗を低減することができる。

きる。

[0075] なお、Y方向で電源線910と電源線920との間に、フィン181（又は半導体領域481）、フィン182（又は半導体領域482）、半導体領域281及び半導体領域282が、2セット以上配置されていてもよい。他の実施形態や変更例においても、同様である。

[0076] （第2の実施形態）

次に、第2の実施形態について説明する。第2の実施形態は、ローカル配線の配置の点で第1の実施形態と相違する。図24及び図25は、第2の実施形態におけるスタンダードセル領域10の平面構成を示す模式図である。図24は、主として、電源スイッチ制御回路113のNチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図25は、主として、電源スイッチ制御回路113のPチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図24及び図25の両方に示す構造物を除き、図25に示す構造物は、図24に示す構造物の上方に位置する。図26及び図27は、第2の実施形態におけるスタンダードセル領域10を示す断面図である。図26は、図24及び図25中のY17-Y27線に沿った断面図に相当する。図27は、図24及び図25中のY18-Y28線に沿った断面図に相当する。

[0077] 第2の実施形態では、図24に示すように、ローカル配線191BAがN型領域481NAから電源線910の上方に延び、コンタクトホール521Aは電源線910の上方に位置する。ローカル配線192BAがP型領域482PAから電源線910の上方に延び、ローカル配線192BBがP型領域482PBから電源線920の上方に延びる。

[0078] 図25に示すように、ローカル配線291TAがP型領域281PAから電源線910の上方まで延びる。コンタクトホール531Aは電源線910の上方に位置する。コンタクトホール541Aは電源線920の上方に位置する。コンタクトホール541Bは電源線910の上方に位置する。コンタクトホール531Cは半導体領域281の上方に位置する。ローカル配線2

９２ＴＡがＰ型領域２８２ＰＡから電源線９２０の上方に延び、ローカル配線２９２ＴＢがＰ型領域２８２ＰＢから電源線９１０の上方に延びる。

[0079] 図２６に示すように、電源線９２０の上方において、絶縁膜１５３にコンタクトホール２５３２Ａが形成され、電源線９３０がコンタクトホール２５３２Ａ内の導電体を通じてローカル配線２９２ＴＡに接続されている。

[0080] 図２７に示すように、電源線９１０の上方において、絶縁膜１５１及び１０３にコンタクトホール２５１２Ｂが形成され、ローカル配線２９２ＴＢがコンタクトホール２５１２Ｂ内の導電体を通じて電源線９１０に接続されている。電源線９２０の上方において、絶縁膜１５３及び１５２にコンタクトホール２５３２Ｂが形成され、電源線９３０がコンタクトホール２５３２Ｂ内の導電体を通じてローカル配線１９２ＢＢに接続されている。

[0081] このように、第２の実施形態では、平面視で、スイッチトランジスタ１１１のソース（Ｐ型領域４８２ＰＢ）とスイッチトランジスタ１１２のドレイン（Ｐ型領域２８２ＰＢ）とが重なり、スイッチトランジスタ１１１のドレイン（Ｐ型領域４８２ＰＡ）とスイッチトランジスタ１１２のソース（Ｐ型領域２８２ＰＡ）とが重なる。

[0082] 他の構成は第１の実施形態の第１の変形例と同様である。

[0083] 第２の実施形態では、ローカル配線２９２ＴＢを介さずに、コンタクトホール２３５２Ｂ内の導電体を通じてローカル配線１９２ＢＢに電源線９３０が接続されている。このため、ローカル配線１９２ＢＢに供給されるＶＤＤの電源電位とローカル配線２９２ＴＡに供給されるＶＤＤの電源電位との間の均一性を向上することができる。また、平面視で、スイッチトランジスタ１１１における電流パス１１と、スイッチトランジスタ１１２における電流パス１２とが分散されている。このため、電流集中をより抑制することができる。

[0084] 第１の実施形態の第２～第５の変形例を、第２の実施形態に適用してもよい。

[0085] （第３の実施形態）

次に、第3の実施形態について説明する。第3の実施形態は、セルの高さの点で第1の実施形態と相違する。図28及び図29は、第3の実施形態におけるスタンダードセル領域10の平面構成を示す模式図である。図28は、主として、電源スイッチ制御回路113のNチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図29は、主として、電源スイッチ制御回路113のPチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。

[0086] 第3の実施形態では、図28及び図29に示すように、電源スイッチ回路110がダブルハイトセルとなっている。つまり、Y方向で電源線920を挟んで配置される2つの電源線910にわたって電源スイッチ回路110が形成されている。

[0087] 図28に示すように、ローカル配線191BAがN型領域181NAから一方の電源線910の上方に延び、ローカル配線191BCがN型領域181NCから電源線920の上方に延びる。コンタクトホール521Aは一方の電源線910の上方に位置し、コンタクトホール521Cは電源線920の上方に位置する。

[0088] 図28及び図29に示すように、ゲート電極133、ローカル配線192BA、192BB、292TA及び292TBは、一方の電源線910の上方から他方の電源線910の上方まで延びる。Y方向で一方の電源線910と他方の電源線910との間に、4つのフィン182及び半導体領域282が等間隔で配置されている。平面視でフィン182及び半導体領域282と重なるようにして、ローカル配線192BBとローカル配線292TBとの間にコンタクトホール522Bが形成されている。なお、図28及び図29におけるフィン182及び半導体領域282の数は一例であり、これに限られない。

[0089] 図29に示すように、一方の電源線910の上方に制御信号線940が位置し、電源線920の上方に電源線930が位置する。また、フィン182及び半導体領域282の上方においても電源線930が絶縁膜154内に形

成されている。複数の電源線 930 のうち、最も制御信号線 940 に近いものが、コンタクトホール 531 B 内の導電体を通じてローカル配線 291 T B に接続されている。

[0090] 第3の実施形態によっても第1の実施形態と同様の効果を得ることができる。他の実施形態や変更例においても、電源スイッチ回路 110 をダブルハイトセルとすることができる。

[0091] なお、フィン 182（又は半導体領域 482）と半導体領域 282 との間のコンタクトホール 522 B は形成を省略してもよい。この場合、コンタクトホール 522 B は、平面視で電源線 910 と重なる位置にのみ配置されるものとなってもよい。

[0092] （第3の実施形態の第1の変形例）

次に、第3の実施形態の第1の変形例について説明する。第1の変形例は、セルの高さの点で第2の実施形態と相違する。図30及び図31は、第3の実施形態の第1の変形例におけるスタンダードセル領域10の平面構成を示す模式図である。図30は、主として、電源スイッチ制御回路113のNチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図31は、主として、電源スイッチ制御回路113のPチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。

[0093] 第1の変形例では、図30及び図31に示すように、電源スイッチ回路110がダブルハイトセルとなっている。つまり、Y方向で電源線920を挟んで配置される2つの電源線910にわたって電源スイッチ回路110が形成されている。ローカル配線192 B AがP型領域182 P Aから2つの電源線910の上方に延びる。ローカル配線192 B BがP型領域182 P Bのそれぞれと重なる位置に配置され、平面視で2つの電源線910と離間する。ローカル配線292 T AがP型領域282 P Aのそれぞれと重なる位置に配置され、平面視で2つの電源線910と離間する。ローカル配線292 T BがP型領域282 P Bから2つの電源線910の上方に延びる。ローカ

ル配線 1 9 2 B A の一部の上方に、ローカル配線 2 9 2 T A の一部が配置される。ローカル配線 1 9 2 B B の一部の上方に、ローカル配線 2 9 2 T B の一部が配置される。ローカル配線 1 9 2 B B は、コンタクトホール 2 5 3 2 B 内の導電体を通じて電源線 9 3 0 に接続する。ローカル配線 2 9 2 T A は、コンタクトホール 2 5 3 2 A 内の導電体を通じて電源線 9 3 0 に接続する。ローカル配線 1 9 2 B A は、2つの電源線 9 1 0 のそれぞれとコンタクトホール 5 1 2 A 内の導電体を通じて接続する。ローカル配線 2 9 2 T B は、2つの電源線 9 1 0 のそれぞれとコンタクトホール 2 5 1 2 B 内の導電体を通じて接続する。

[0094] つまり、第 1 の変形例は、第 3 の実施形態と第 2 の実施形態とを組み合わせた構成を備える。ただし、第 3 の実施形態では、平面視で電源線 9 2 0 の X 方向の延長線上にフィン 1 8 2 及び半導体領域 2 8 2 が位置するのに対し、第 1 の変形例では、これらがそれぞれのセルの電源線 9 1 0 寄りに位置している。そして、平面視で電源線 9 2 0 の延長線上にコンタクトホール 2 5 3 2 B が位置している。この場合、コンタクトホール 2 5 3 2 B は、平面視でフィン 1 8 2 及び半導体領域 2 8 2 の間に位置している。

[0095] 第 1 の変形例によれば、第 2 の実施形態と同様の効果及び第 3 の実施形態と同様の効果を得ることができる。

[0096] (第 3 の実施形態の第 2 の変形例)

次に、第 3 の実施形態の第 2 の変形例について説明する。第 2 の変形例は、スイッチトランジスタ 1 1 1 及び 1 1 2 の構成の点で第 1 の変形例と相違する。図 3 2 及び図 3 3 は、第 3 の実施形態の第 2 の変形例におけるスタンダードセル領域 1 0 の平面構成を示す模式図である。図 3 2 は、主として、電源スイッチ制御回路 1 1 3 の N チャネル MOS トランジスタと、スイッチトランジスタ 1 1 1 とのレイアウトを示す。図 3 3 は、主として、電源スイッチ制御回路 1 1 3 の P チャネル MOS トランジスタと、スイッチトランジスタ 1 1 1 とのレイアウトを示す。

[0097] 第 2 の変形例では、図 3 2 及び図 3 3 に示すように、2つの電源線 9 1 0

間に4つのフィン182が等間隔で配置されている。4つのフィン182のうち3つについては、その上方に半導体領域282が配置されている。そして、平面視でフィン182が配置され半導体領域282が配置されなかった部分に、コンタクトホール2532Bが位置している。なお、フィン182の配置数は一例であり、4つに限られない。また、上方に半導体領域282が配置されないフィン182の数は1つに限られず、2以上であってもよい。

[0098] 第2の変形例によっても第2の実施形態と同様の効果及び第3の実施形態と同様の効果を得ることができる。

[0099] なお、第2の変形例では、複数あるフィン182の一部の上方に半導体領域282が配置されていないが、この半導体領域282のP型領域282PA及び282PBが形成されていなければ、ダミーのチャネル282Cが形成されていてもよい。また、形成プロセスにおいて、P型領域282PA及び282PBをエピタキシャル成長させた後に、P型領域282PA及び282PBを除去してもよい。

[0100] (第4の実施形態)

次に、第4の実施形態について説明する。第4の実施形態は、電源スイッチ回路110に含まれるバッファ及びスイッチトランジスタの数の点で第1の実施形態と相違する。図34は、第4の実施形態における電源スイッチ回路110の構成を示す回路図である。

[0101] 図34に示すように、電源スイッチ回路110は、スイッチトランジスタ4111、4112、111及び112と、電源スイッチ制御回路4113とを含む。スイッチトランジスタ4111及び4112は、例えばPチャネルMOSトランジスタであり、VDD配線とVVDD配線との間に接続されている。スイッチトランジスタ4111のゲートはスイッチトランジスタ4112のゲートに接続されている。電源スイッチ制御回路4113は、スイッチトランジスタ4111、4112、111及び112の各ゲートに接続され、スイッチトランジスタ4111、4112、111及び112の動作

を制御する。電源スイッチ制御回路4113によりスイッチトランジスタ4111、4112、111及び112のオン／オフが切り替えられ、VDD配線とVVDD配線との間の導通が制御される。電源スイッチ制御回路113は、バッファ1300及び4300を含む。

[0102] バッファ1300は、第1の実施形態と同様に、インバータ1310及び1320を有する。インバータ1310に入力信号IN2が入力され、インバータ1310の出力がスイッチトランジスタ111のゲートと、スイッチトランジスタ112のゲートと、インバータ1320とに入力され、インバータ1320から出力信号OUT2が出力される。

[0103] バッファ4300は、インバータ4310及び4320を有する。インバータ4310に入力信号IN1が入力され、インバータ4310の出力がスイッチトランジスタ4111のゲートと、スイッチトランジスタ4112のゲートと、インバータ4320とに入力され、インバータ4320から出力信号OUT1が出力される。

[0104] 図35は、バッファ4300の構成を示す回路図である。インバータ4310は、2対のPチャネルMOSトランジスタ及びNチャネルMOSトランジスタを含む。すなわち、インバータ4310は、PチャネルMOSトランジスタ4311P及び4312Pと、NチャネルMOSトランジスタ4311N及び4312Nとを含む。インバータ4320は、2対のPチャネルMOSトランジスタ及びNチャネルMOSトランジスタを含む。すなわち、インバータ4320は、PチャネルMOSトランジスタ4321P及び4322Pと、NチャネルMOSトランジスタ4321N及び4322Nとを含む。

[0105] 図36及び図37は、第4の実施形態におけるスタンダードセル領域10の平面構成を示す模式図である。図36は、主として、電源スイッチ制御回路4113のNチャネルMOSトランジスタと、スイッチトランジスタ111及び4111とのレイアウトを示す。図37は、主として、電源スイッチ制御回路4113のPチャネルMOSトランジスタと、スイッチトランジスタ

タ 1 1 2 及び 4 1 1 2 のレイアウトを示す。図 3 6 及び図 3 7 の両方に示す構造物を除き、図 3 7 に示す構造物は、図 3 6 に示す構造物の上方に位置する。図 3 8 は、第 4 の実施形態におけるスタンダードセル領域 1 0 を示す断面図である。図 3 8 は、図 3 6 及び図 3 7 中の Y 1 9 - Y 2 9 線に沿った断面図に相当する。

[0106] 図 3 6 ~ 図 3 8 に示すように、電源スイッチ回路 1 1 0 は、第 3 の実施形態と同様に、ダブルハイトとなっている。つまり、Y 方向で電源線 9 2 0 を挟んで配置される 2 つの電源線 9 1 0 にわたって電源スイッチ回路 1 1 0 が形成されている。そして、バッファ 1 3 0 0 と、スイッチトランジスタ 1 1 1 及び 1 1 2 とは第 3 の実施形態と同様に構成されている。

[0107] バッファ 4 3 0 0 と、スイッチトランジスタ 4 1 1 1 及び 4 1 1 2 とは、バッファ 1 3 0 0 が設けられた一方の電源線 9 1 0 に対し他方の電源線 9 1 0 側に設けられている。

[0108] バッファ 4 3 0 0 は、半導体領域 4 8 1 と同様に X 方向に延びる半導体領域 4 1 8 1 と、半導体領域 2 8 1 と同様に X 方向に延びる半導体領域 4 2 8 2 とを有する。

[0109] 半導体領域 4 1 8 1 は、N 型領域 4 4 8 1 N C 等の N 型領域と、チャンネルとを有する。図 3 6 に示すように、バッファ 4 3 0 0 に、Y 方向でローカル配線 1 9 1 B A と並ぶローカル配線 4 1 9 1 B C と、Y 方向でローカル配線 1 9 1 B B と並ぶローカル配線 4 1 9 1 B E と、Y 方向でローカル配線 1 9 1 B C と並ぶローカル配線 4 1 9 1 B B とが設けられている。更に、バッファ 4 3 0 0 に、ローカル配線 4 1 9 1 B E との間でローカル配線 4 1 9 1 B B を挟むローカル配線 4 1 9 1 B D と、ローカル配線 4 1 9 1 B B との間でローカル配線 4 1 9 1 B D を挟むローカル配線 4 1 9 1 B A とが設けられている。ローカル配線 4 1 9 1 B B は、絶縁膜 1 0 5 及び 1 0 3 に形成されたコンタクトホール 4 5 1 1 B 内の導電体を通じて電源線 9 2 0 に接続される。

[0110] 半導体領域 4 2 8 2 は、P 型領域 4 4 8 1 P C 等の P 型領域と、チャンネル

とを有する。図37に示すように、バッファ4300に、Y方向でローカル配線291TAと並ぶローカル配線4291TCと、Y方向でローカル配線291TBと並ぶローカル配線4291TEと、Y方向でローカル配線291TCと並ぶローカル配線4291TBとが設けられている。更に、バッファ4300に、ローカル配線4291TEとの間でローカル配線4291TBを挟むローカル配線4291TDと、ローカル配線4291TBとの間でローカル配線4291TDを挟むローカル配線4291TAとが設けられている。ローカル配線4291TCは、絶縁膜106に形成されたコンタクトホール4521C内の導電体を通じてローカル配線4191BCに接続される。ローカル配線4291TAは、絶縁膜106に形成されたコンタクトホール4521A内の導電体を通じてローカル配線4191BAに接続される。

[0111] ローカル配線4191BC及びローカル配線4291TCの積層体と、ローカル配線4191BE及びローカル配線4291TEの積層体との間に、NチャネルMOSトランジスタ4311N及びPチャネルMOSトランジスタ4311Pに共通のゲート電極4132Bが形成されている。ローカル配線4191BE及びローカル配線4291TEの積層体と、ローカル配線4191BB及びローカル配線4291TBの積層体との間に、NチャネルMOSトランジスタ4312N及びPチャネルMOSトランジスタ4312Pに共通のゲート電極4132Aが形成されている。ローカル配線4191BB及びローカル配線4291TBの積層体と、ローカル配線4191BD及びローカル配線4291TDの積層体との間に、NチャネルMOSトランジスタ4322N及びPチャネルMOSトランジスタ4322Pに共通のゲート電極4131Aが形成されている。ローカル配線4191BD及びローカル配線4291TDの積層体と、ローカル配線4191BA及びローカル配線4291TAの積層体との間に、NチャネルMOSトランジスタ4321N及びPチャネルMOSトランジスタ4321Pに共通のゲート電極4131Bが形成されている。

- [0112] 電源線 9 2 0 の上方に、入力信号 I N 2 が入力される信号線 4 9 5 1 と、出力信号 O U T 2 が出力される信号線 4 9 5 2 とが設けられている。信号線 4 9 5 1 は、コンタクトホール 4 5 4 1 B B 内の導電体を通じてゲート電極 4 1 3 2 B に接続され、コンタクトホール 4 5 4 1 B A 内の導電体を通じてゲート電極 4 1 3 2 A に接続される。信号線 4 9 5 2 は、コンタクトホール 4 5 3 1 A 内の導電体を通じてローカル配線 4 2 9 1 T A に接続される。
- [0113] 電源線 9 1 0 の上方に、制御信号線 4 9 4 0 が設けられている。制御信号線 4 9 4 0 は、コンタクトホール 4 5 3 1 C 内の導電体を通じてローカル配線 4 2 9 1 T C に接続され、コンタクトホール 4 5 4 1 A A 内の導電体を通じてゲート電極 4 1 3 1 A に接続され、コンタクトホール 4 5 4 1 A B 内の導電体を通じてゲート電極 4 1 3 1 B に接続される。
- [0114] Y 方向で、信号線 4 9 5 1 及び 4 9 5 2 と制御信号線 4 9 4 0 との間に電源線 9 3 0 が設けられている。電源線 9 3 0 は、コンタクトホール 4 5 3 1 B 内の導電体を通じてローカル配線 4 2 9 1 T B に接続される。
- [0115] 図 3 6 に示すように、スイッチトランジスタ 4 1 1 1 は、半導体領域 4 8 2 と同様に X 方向に延びる半導体領域 4 1 8 2 を有する。半導体領域 4 1 8 2 は、N 型領域とチャネルとを有する。スイッチトランジスタ 4 1 1 1 に、Y 方向に延びるローカル配線 4 1 9 2 B B 及び 4 1 9 2 B A が設けられている。ローカル配線 4 1 9 2 B A は、絶縁膜 1 0 5 及び 1 0 3 に形成されたコンタクトホール 4 5 1 2 A 内の導電体を通じて電源線 9 1 0 に接続される。
- [0116] 図 3 7 に示すように、スイッチトランジスタ 4 1 1 2 は、半導体領域 2 8 2 と同様に X 方向に延びる半導体領域 4 2 8 2 を有する。半導体領域 4 2 8 2 は、P 型領域とチャネルとを有する。スイッチトランジスタ 4 1 1 2 に、絶縁膜 1 0 6 を介して、ローカル配線 4 1 9 2 B B 上に形成されたローカル配線 4 2 9 2 T B と、ローカル配線 4 1 9 2 B A 上に形成されたローカル配線 4 2 9 2 T A とが設けられている。ローカル配線 4 2 9 2 T A は、絶縁膜 1 0 6 に形成されたコンタクトホール 4 5 2 2 A 内の導電体を通じてローカル配線 4 1 9 2 B A に接続される。ローカル配線 4 2 9 2 T B は、絶縁膜 1

06に形成されたコンタクトホール4522B内の導電体を通じてローカル配線4192BBに接続される。

[0117] ローカル配線4192BA及びローカル配線4292TAの積層体と、ローカル配線4192BB及びローカル配線4292TBの積層体との間に、スイッチトランジスタ4111及び4112に共通のゲート電極4133が形成されている。

[0118] 電源線930が、コンタクトホール4532B内の導電体を通じてローカル配線4292TBに接続され、制御信号線4940が、コンタクトホール4542内の導電体を通じてゲート電極4133に接続される。

[0119] 本実施形態において、スイッチトランジスタ4111及び4112は、スイッチトランジスタ111及び112よりも駆動能力が小さく、オンしたときにスイッチトランジスタ4111及び4112を流れる電流はスイッチトランジスタ111及び112を流れる電流よりも小さい。従って、スイッチトランジスタ4111及び4112をオンとした後でスイッチトランジスタ111及び112をオンとすることで、VDD配線に供給される電位の立ち上がりを緩やかなものとすることができる。VDD配線からスタンダードセル120に電源電位が急激に供給された場合、VDD配線に電源ノイズが生じ得る。しかし、上記のように電位の立ち上がりを緩やかにすることで、このような誤動作等を抑制することができる。

[0120] なお、バッファ1300とバッファ4300との間で、これらを構成するトランジスタの構成が同一であってもよい。例えば、バッファ1300に含まれるトランジスタの数とバッファ4300に含まれるトランジスタの数とが一致していてもよい。

[0121] 図38では、2本の電源線920が共通化により太い1本の電源線920として図示しているため、電源線920が電源線910より太くなっている。Y方向で電源スイッチ回路110に隣接するセルに含まれる電源線910が電源スイッチ回路110の電源線910と隣接する場合、これら2本の電源線910が共通化により太い1本の電源線910となってもよい。他の実

施形態や変形例でも同様である。

[0122] (第5の実施形態)

次に、第5の実施形態について説明する。第5の実施形態は、バッファに含まれるPチャネルMOSトランジスタとNチャネルMOSトランジスタとの間の上下関係の点で第1の実施形態の第1の変形例と相違する。図39及び図40は、第5の実施形態におけるスタンダードセル領域10の平面構成を示す模式図である。図39は、主として、電源スイッチ制御回路113のPチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図40は、主として、電源スイッチ制御回路113のNチャネルMOSトランジスタと、スイッチトランジスタ112のレイアウトを示す。図39及び図40の両方に示す構造物を除き、図40に示す構造物は、図39に示す構造物の上方に位置する。図41は、第5の実施形態におけるスタンダードセル領域10を示す断面図である。図41は、図39及び図40中のY20-Y30線に沿った断面図に相当する。

[0123] 第5の実施形態では、図39～図41に示すように、第1の実施形態の第1の変形例と比較して、バッファ1300に含まれるP型領域とN型領域とが入れ替わっている。例えば、図41に示すように、第1の実施形態の第1の変形例のN型領域481NBに代えてP型領域481PBが設けられ、第1の実施形態の第1の変形例のP型領域281PBに代えてN型領域281NBが設けられている。

[0124] また、ローカル配線291TBは、絶縁膜151及び103に形成されたコンタクトホール5521B内の導電体を介して電源線920に接続されている。電源線930は、電源線910の上方において、絶縁膜151及び152に形成されたコンタクトホール5531B内の導電体を介してローカル配線191BBに接続されている。

[0125] このように、第5の実施形態では、電源スイッチ制御回路113に含まれるNチャネルMOSトランジスタ1311N及び1321NがPチャネルMOSトランジスタ1311P及び1321Pの上方に形成されている。

[0126] 他の構成は第1の実施形態と同様である。

[0127] 第5の実施形態によっても、第1の実施形態と同様の効果を得ることができる。他の実施形態や変形例においても、電源スイッチ制御回路113に含まれるNチャネルMOSトランジスタがPチャネルMOSトランジスタの上方に形成することができる。

[0128] (第5の実施形態の第1の変形例)

次に、第5の実施形態の第1の変形例について説明する。第1の変形例は、電源スイッチ回路110のトラック数の点で第5の実施形態と相違する。図42及び図43は、第5の実施形態の第1の変形例におけるスタンダードセル領域10の平面構成を示す模式図である。図42は、主として、電源スイッチ制御回路113のNチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図43は、主として、電源スイッチ制御回路113のPチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図42及び図43の両方に示す構造物を除き、図43に示す構造物は、図42に示す構造物の上方に位置する。

[0129] 第1の変形例では、図42及び図43に示すように、電源スイッチ回路110が4トラックで構成されている。つまり、第1の変形例は、第5の実施形態と第1の実施形態の第5の変形例とを組み合わせた構成を備える。

[0130] 第1の変形例によれば、第1の実施形態の第5の変形例と同様の効果及び第5の実施形態と同様の効果を得ることができる。

[0131] (第5の実施形態の第2の変形例)

次に、第5の実施形態の第2の変形例について説明する。第2の変形例は、電源スイッチ回路110に含まれるバッファ及びスイッチトランジスタの数の点で第5の実施形態と相違する。図44及び図45は、第5の実施形態の第2の変形例におけるスタンダードセル領域10の平面構成を示す模式図である。図44は、主として、電源スイッチ制御回路113のPチャネルMOSトランジスタと、スイッチトランジスタ111とのレイアウトを示す。図45は、主として、電源スイッチ制御回路113のNチャネルMOSトラ

ンジスタと、スイッチトランジスタ 1 1 1 とのレイアウトを示す。図 4 4 及び図 4 5 の両方に示す構造物を除き、図 4 5 に示す構造物は、図 4 4 に示す構造物の上方に位置する。

[0132] 第 5 の実施形態の第 2 の変形例は、第 4 の実施形態と同様の回路構成を有する。

[0133] バッファ 1 3 0 0 においては、電源線 9 1 0 の上方に、制御信号線 5 9 4 1 及び 5 9 4 2 が形成され、電源線 9 2 0 及びその延長線の上方に、制御信号線 5 9 4 3 が形成されている。制御信号線 5 9 4 1 と制御信号線 5 9 4 2 とは、これらの上方に形成された配線 5 9 0 0 を介して互いに接続されている。制御信号線 5 9 4 3 は、ローカル配線 2 9 1 T A 等と同じ層に形成されたローカル配線を介して制御信号線 5 9 4 2 に接続され、制御信号線 5 9 4 3 は、P チャネル MOS トランジスタ 1 3 2 1 P のゲート電極 1 3 2 に接続されている。

[0134] バッファ 4 3 0 0 においては、制御信号線 4 9 4 0 が電源線 9 2 0 及びその延長線の上方に位置し、電源線 4 9 3 0 が電源線 9 1 0 の上方に位置する。

[0135] つまり、第 2 の変形例は、第 5 の実施形態と第 4 の実施形態とを組み合わせた構成を備える。

[0136] 第 1 の変形例によれば、第 4 の実施形態と同様の効果及び第 5 の実施形態と同様の効果を得ることができる。

[0137] 以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

符号の説明

[0138] 1 : 半導体装置

1 1 0 : 電源スイッチ回路

1 1 1、1 1 2、4 1 1 1、4 1 1 2 : スwitchトランジスタ

113、4113 : 電源スイッチ制御回路

120 : スタンダードセル

181、182 : フィン

181C、182C、281C、282C、481C、482C : チャネル

181NA、181NB、181NC、281NB、481NA、481NB、481NC、4481NC : N型領域

182PA、182PB、281PA、281PB、281PC、282PA、282PB、481PB、482PA、482PB、4481PC : P型領域

191BA、191BB、191BC、192BA、192BB

291TA、291TB、291TC、291TD、292TA、292TB : ローカル配線

281、282、481、482、4182、4282、4481、4482 : 半導体領域

910、920、930、4930 : 電源線

940、941、4940、5941、5942、5943 : 制御信号線

951、952、4951、4952 : 信号線

1311N、1321N、4311N、4312N、4321N、4322N : NチャネルMOSトランジスタ

1311P、1321P、4311P、4312P、4321P、4322P : PチャネルMOSトランジスタ

請求の範囲

[請求項1]

第1電源線と、
第2電源線と、
第1接地線と、
前記第1電源線と前記第2電源線との間に設けられたスイッチ回路と、
前記第1接地線と前記第1電源線との間に設けられたスイッチ制御回路と、
を有し、
前記スイッチ回路は、
第1導電型の第1トランジスタと、
前記第1トランジスタ上に形成され、前記第1導電型の第2トランジスタと、
を有し、
前記第1トランジスタの第1ゲート電極は、前記第2トランジスタの第2ゲート電極と接続され、
前記スイッチ制御回路は、
第2導電型の第3トランジスタと、
前記第3トランジスタ上に形成され、前記第2導電型とは異なる第3導電型の第4トランジスタと、
を有し、
前記第3トランジスタの第3ゲート電極は、前記第4トランジスタの第4ゲート電極に接続され、
前記第3トランジスタの出力及び前記第4トランジスタの出力と、
前記第1ゲート電極及び前記第2ゲート電極とを電氣的に接続する信号線を有することを特徴とする半導体装置。

[請求項2]

前記第2電源線及び前記第1接地線が埋め込まれた基板を有し、
前記第1電源線は前記基板の上方に設けられていることを特徴とす

る請求項 1 に記載の半導体装置。

[請求項3] 前記第 1 電源線 V D D は複数に分割されて前記第 2 トランジスタのソースに接続されていることを特徴とする請求項 2 に記載の半導体装置。

[請求項4] 前記第 1 トランジスタのソースと前記第 1 電源線とを接続する第 1 ローカル配線と、
前記第 1 トランジスタのドレインと前記第 2 電源線とを接続する第 2 ローカル配線と、
前記第 2 トランジスタのソースと前記第 1 電源線とを接続する第 3 ローカル配線と、
前記第 2 トランジスタのドレインと前記第 2 電源線とを接続する第 4 ローカル配線と、
前記第 3 トランジスタのソースと前記第 1 電源線又は前記第 1 接地線の方とを接続する第 5 ローカル配線と、
前記第 3 トランジスタのドレインと前記信号線とを接続する第 6 ローカル配線と、
前記第 4 トランジスタのソースと前記第 1 電源線又は前記第 1 接地線の方とを接続する第 7 ローカル配線と、
前記第 4 トランジスタのドレインと前記信号線とを接続する第 8 ローカル配線と、
を有することを特徴とする請求項 2 又は 3 に記載の半導体装置。

[請求項5] 前記第 1 ローカル配線は、前記第 3 ローカル配線を介して前記第 1 電源線に接続されていることを特徴とする請求項 4 に記載の半導体装置。

[請求項6] 前記第 1 ローカル配線は、前記第 1 ローカル配線と前記第 1 電源線との間の絶縁膜中に設けられたビアを通じて前記第 1 電源線に接続されていることを特徴とする請求項 4 に記載の半導体装置。

[請求項7] 平面視で前記第 1 トランジスタのソースと前記第 2 トランジスタの

ドレインとが重なり、

平面視で前記第1トランジスタのドレインと前記第2トランジスタのソースとが重なることを特徴とする請求項6に記載の半導体装置。

[請求項8]

前記第2導電型が前記第1導電型とは異なり、

前記第3導電型が前記第1導電型と一致することを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。

[請求項9]

前記第1トランジスタ、前記第2トランジスタ及び前記第4トランジスタはPチャネル型トランジスタであり、

前記第3トランジスタはNチャネル型トランジスタであることを特徴とする請求項8に記載の半導体装置。

[請求項10]

前記第2導電型が前記第1導電型と一致し、

前記第3導電型が前記第1導電型とは異なることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。

[請求項11]

前記第1トランジスタ、前記第2トランジスタ及び前記第3トランジスタはPチャネル型トランジスタであり、

前記第4トランジスタはNチャネル型トランジスタであることを特徴とする請求項10に記載の半導体装置。

[請求項12]

前記第2トランジスタ及び前記第4トランジスタは、チャネルにナノワイヤを有することを特徴とする請求項1乃至11のいずれか1項に記載の半導体装置。


[請求項13]

前記第1トランジスタ及び前記第3トランジスタは、フィン型トランジスタであることを特徴とする請求項1乃至12のいずれか1項に記載の半導体装置。


[請求項14]

前記第1トランジスタ及び前記第3トランジスタは、チャネルにナノワイヤを有することを特徴とする請求項1乃至12のいずれか1項に記載の半導体装置。


[図1]




[図2]



[図3]




[図4]




[illegible]

[illegible]


[図8]




[図9]




[図10]




[図12]




[図14]





[図16]





[図17]





[図18]





[図19]




[図20]



[図21]



[図22]



[図23]






FIG. 1 is a cross-sectional view of a semiconductor device 112. The device includes a substrate 131 and a top layer 133. A series of vertical structures 132 are formed on the substrate, each containing a core 131P and a surrounding layer 132P. The structures are interconnected by horizontal lines 131P and 132P. A top layer 133 is formed over the structures, and a bottom layer 131 is formed under the structures. The device is labeled 112.


[図26]




[図27]




[図30]




[図32]




[図34]




[図35]




[図36]




[図37]




[図38]



[図39]




[図40]




[illegible]


[図42]



[図43]



[図44]



A detailed cross-sectional view of a semiconductor device 112. The device features a substrate 131 with a series of vertical pillars 132. The pillars are arranged in a grid pattern. The device includes multiple layers of material, including a top layer 133, a middle layer 134, and a bottom layer 135. The pillars 132 are formed in the middle layer 134. The device also includes a series of horizontal layers 136, 137, 138, 139, 140, 141, 142, 143, 144, 145, 146, 147, 148, 149, 150, 151, 152, 153, 154, 155, 156, 157, 158, 159, 160, 161, 162, 163, 164, 165, 166, 167, 168, 169, 170, 171, 172, 173, 174, 175, 176, 177, 178, 179, 180, 181, 182, 183, 184, 185, 186, 187, 188, 189, 190, 191, 192, 193, 194, 195, 196, 197, 198, 199, 200, 201, 202, 203, 204, 205, 206, 207, 208, 209, 210, 211, 212, 213, 214, 215, 216, 217, 218, 219, 220, 221, 222, 223, 224, 225, 226, 227, 228, 229, 230, 231, 232, 233, 234, 235, 236, 237, 238, 239, 240, 241, 242, 243, 244, 245, 246, 247, 248, 249, 250, 251, 252, 253, 254, 255, 256, 257, 258, 259, 260, 261, 262, 263, 264, 265, 266, 267, 268, 269, 270, 271, 272, 273, 274, 275, 276, 277, 278, 279, 280, 281, 282, 283, 284, 285, 286, 287, 288, 289, 290, 291, 292, 293, 294, 295, 296, 297, 298, 299, 300, 301, 302, 303, 304, 305, 306, 307, 308, 309, 310, 311, 312, 313, 314, 315, 316, 317, 318, 319, 320, 321, 322, 323, 324, 325, 326, 327, 328, 329, 330, 331, 332, 333, 334, 335, 336, 337, 338, 339, 340, 341, 342, 343, 344, 345, 346, 347, 348, 349, 350, 351, 352, 353, 354, 355, 356, 357, 358, 359, 360, 361, 362, 363, 364, 365, 366, 367, 368, 369, 370, 371, 372, 373, 374, 375, 376, 377, 378, 379, 380, 381, 382, 383, 384, 385, 386, 387, 388, 389, 390, 391, 392, 393, 394, 395, 396, 397, 398, 399, 400, 401, 402, 403, 404, 405, 406, 407, 408, 409, 410, 411, 412, 413, 414, 415, 416, 417, 418, 419, 420, 421, 422, 423, 424, 425, 426, 427, 428, 429, 430, 431, 432, 433, 434, 435, 436, 437, 438, 439, 440, 441, 442, 443, 444, 445, 446, 447, 448, 449, 450, 451, 452, 453, 454, 455, 456, 457, 458, 459, 460, 461, 462, 463, 464, 465, 466, 467, 468, 469, 470, 471, 472, 473, 474, 475, 476, 477, 478, 479, 480, 481, 482, 483, 484, 485, 486, 487, 488, 489, 490, 491, 492, 493, 494, 495, 496, 497, 498, 499, 500, 501, 502, 503, 504, 505, 506, 507, 508, 509, 510, 511, 512, 513, 514, 515, 516, 517, 518, 519, 520, 521, 522, 523, 524, 525, 526, 527, 528, 529, 530, 531, 532, 533, 534, 535, 536, 537, 538, 539, 540, 541, 542, 543, 544, 545, 546, 547, 548, 549, 550, 551, 552, 553, 554, 555, 556, 557, 558, 559, 560, 561, 562, 563, 564, 565, 566, 567, 568, 569, 570, 571, 572, 573, 574, 575, 576, 577, 578, 579, 580, 581, 582, 583, 584, 585, 586, 587, 588, 589, 590, 591, 592, 593, 594, 595, 596, 597, 598, 599, 600, 601, 602, 603, 604, 605, 606, 607, 608, 609, 610, 611, 612, 613, 614, 615, 616, 617, 618, 619, 620, 621, 622, 623, 624, 625, 626, 627, 628, 629, 630, 631, 632, 633, 634, 635, 636, 637, 638, 639, 640, 641, 642, 643, 644, 645, 646, 647, 648, 649, 650, 651, 652, 653, 654, 655, 656, 657, 658, 659, 660, 661, 662, 663, 664, 665, 666, 667, 668, 669, 670, 671, 672, 673, 674, 675, 676, 677, 678, 679, 680, 681, 682, 683, 684, 685, 686, 687, 688, 689, 690, 691, 692, 693, 694, 695, 696, 697, 698, 699, 700, 701, 702, 703, 704, 705, 706, 707, 708, 709, 710, 711, 712, 713, 714, 715, 716, 717, 718, 719, 720, 721, 722, 723, 724, 725, 726, 727, 728, 729, 730, 731, 732, 733, 734, 735, 736, 737, 738, 739, 740, 741, 742, 743, 744, 745, 746, 747, 748, 749, 750, 751, 752, 753, 754, 755, 756, 757, 758, 759, 760, 761, 762, 763, 764, 765, 766, 767, 768, 769, 770, 771, 772, 773, 774, 775, 776, 777, 778, 779, 780, 781, 782, 783, 784, 785, 786, 787, 788, 789, 790, 791, 792, 793, 794, 795, 796, 797, 798, 799, 800, 801, 802, 803, 804, 805, 806, 807, 808, 809, 810, 811, 812, 813, 814, 815, 816, 817, 818, 819, 820, 821, 822, 823, 824, 825, 826, 827, 828, 829, 830, 831, 832, 833, 834, 835, 836, 837, 838, 839, 840, 841, 842, 843, 844, 845, 846, 847, 848, 849, 850, 851, 852, 853, 854, 855, 856, 857, 858, 859, 860, 861, 862, 863, 864, 865, 866, 867, 868, 869, 870, 871, 872, 873, 874, 875, 876, 877, 878, 879, 880, 881, 882, 883, 884, 885, 886, 887, 888, 889, 890, 891, 892, 893, 894, 895, 896, 897, 898, 899, 900, 901, 902, 903, 904, 905, 906, 907, 908, 909, 910, 911, 912, 913, 914, 915, 916, 917, 918, 919, 920, 921, 922, 923, 924, 925, 926, 927,

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/017690

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H01L21/82 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H01L21/82

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2019

Registered utility model specifications of Japan 1996-2019

Published registered utility model applications of Japan 1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2017/208888 A1 (SOCIONEXT INC.) 07 December 2017, entire text, all drawings & US 2019/0081029 A1 & CN 109155284 A	1-14
A	JP 2012-190998 A (TOSHIBA CORPORATION) 04 October 2012, entire text, all drawings & US 2012/0229190 A1	1-14



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

23.05.2019

Date of mailing of the international search report

18.06.2019

Name and mailing address of the ISA/

Japan Patent Office

3-4-3, Kasumigaseki, Chiyoda-ku,

Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/017690

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2015-73039 A (SEMICONDUCTOR ENERGY LABORATORY CO., LTD.) 16 April 2015, entire text, all drawings (Family: none)	1-14
A	JP 9-283747 A (FUJI ELECTRIC CO., LTD.) 31 October 1997, entire text, all drawings (Family: none)	1-14
A	JP 2014-150481 A (SHARP CORPORATION) 21 August 2014, entire text, all drawings (Family: none)	1-14
A	JP 2012-216776 A (SONY CORPORATION) 08 November 2012, entire text, all drawings & US 2012/0248544 A1 & CN 102738168 A	1-14

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L21/82(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L21/82

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	WO 2017/208888 A1（株式会社ソシオネクスト） 2017.12.07, 全文, 全図 & US 2019/0081029 A1 & CN 109155284 A	1-14
A	JP 2012-190998 A（株式会社東芝） 2012.10.04, 全文, 全図 & US 2012/0229190 A1	1-14

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

23.05.2019

国際調査報告の発送日

18.06.2019

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

市川 武宜

5 F

4056

電話番号 03-3581-1101 内線 3516

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2015-73039 A (株式会社半導体エネルギー研究所) 2015.04.16, 全文, 全図 (ファミリーなし)	1-14
A	JP 9-283747 A (富士電機株式会社) 1997.10.31, 全文, 全図 (ファミリーなし)	1-14
A	JP 2014-150481 A (シャープ株式会社) 2014.08.21, 全文, 全図 (ファミリーなし)	1-14
A	JP 2012-216776 A (ソニー株式会社) 2012.11.08, 全文, 全図 & US 2012/0248544 A1 & CN 102738168 A	1-14