

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5013450号
(P5013450)

(45) 発行日 平成24年8月29日(2012.8.29)

(24) 登録日 平成24年6月15日(2012.6.15)

(51) Int.Cl.

F 1

G06F 12/06 (2006.01)
G06F 12/00 (2006.01)G06F 12/06 520A
G06F 12/06 523C
G06F 12/00 560A
G06F 12/00 597U

請求項の数 18 (全 19 頁)

(21) 出願番号

特願2006-232273 (P2006-232273)

(22) 出願日

平成18年8月29日 (2006.8.29)

(65) 公開番号

特開2008-59053 (P2008-59053A)

(43) 公開日

平成20年3月13日 (2008.3.13)

審査請求日

平成21年8月25日 (2009.8.25)

(73) 特許権者 302062931

ルネサスエレクトロニクス株式会社

神奈川県川崎市中原区下沼部 1753 番地

(74) 代理人 100089071

弁理士 玉村 静世

(72) 発明者 倉藤 崇

東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内

(72) 発明者 藤戸 正道

東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内

審査官 中野 裕二

最終頁に続く

(54) 【発明の名称】半導体集積回路及びシングルチップマイクロコンピュータ

(57) 【特許請求の範囲】

【請求項 1】

メインC P Uと、電気的に書き込み及び消去可能な不揮発性メモリモジュールとを具備してなり、

前記不揮発性メモリモジュールは、不揮発性メモリと、不揮発制御ユニットとを含み、

前記メインC P Uから発行されたコマンドに応答して前記不揮発制御ユニットは前記不揮発性メモリの書き込み及び消去の制御を行うものであり、

前記不揮発性メモリは、前記メインC P Uが実行するプログラムを格納するプログラム格納不揮発性メモリと、前記メインC P Uによる前記プログラムの命令実行結果のデータを格納するデータ格納不揮発性メモリとを含み、

前記不揮発制御ユニットによる前記プログラム格納不揮発性メモリへのプログラム書き込みのデータサイズは、前記不揮発制御ユニットによる前記データ格納不揮発性メモリへのデータ書き込みのデータサイズと異なるサイズに設定され、

前記メインC P Uは前記不揮発制御ユニットに前記プログラム格納不揮発性メモリへのプログラム書き込みの要求を行う際に前記プログラム書き込みのデータサイズに対応する第1のサイズ情報を前記不揮発制御ユニットへ供給して、

前記メインC P Uは前記不揮発制御ユニットに前記データ格納不揮発性メモリへのデータ書き込みの要求を行う際に前記データ書き込みのデータサイズに対応する第2のサイズ情報を前記不揮発制御ユニットへ供給して、

前記不揮発制御ユニットは前記メインC P Uから供給される前記第1のサイズ情報に応

10

20

答して前記不揮発性メモリの前記プログラム格納不揮発性メモリにプログラムの書き込みを実行するものでありまた前記メインC P Uから供給される前記第2のサイズ情報に応答して前記不揮発性メモリの前記データ格納不揮発性メモリにデータの書き込みを実行するものである半導体集積回路。

【請求項 2】

前記不揮発制御ユニットによる前記プログラム格納不揮発性メモリへのプログラム書き込みの前記データサイズは、前記不揮発制御ユニットによる前記データ格納不揮発性メモリへのデータ書き込みの前記データサイズよりも大きくされた請求項1記載の半導体集積回路。

【請求項 3】

前記データ格納不揮発性メモリは少なくとも1個のフラッシュメモリを含み、前記プログラム格納不揮発性メモリは少なくとも2個のフラッシュメモリを含む請求項1または請求項2のいずれかに記載の半導体集積回路。

【請求項 4】

前記メインC P Uから供給される動作モードに応答して前記不揮発制御ユニットは書き込みデータを前記プログラム格納不揮発性メモリの前記2個のフラッシュメモリへシリアルにデータ転送するものである請求項3に記載の半導体集積回路。

【請求項 5】

前記メインC P Uから供給される他の動作モードに応答して前記不揮発制御ユニットは書き込みデータを前記プログラム格納不揮発性メモリの前記2個のフラッシュメモリへインターリープにより交互にデータ転送するものである請求項3に記載の半導体集積回路。

【請求項 6】

前記不揮発制御ユニットは、サブC P Uと、コントロールメモリとを含み、

前記プログラム格納不揮発性メモリには、前記不揮発制御ユニットの前記サブC P Uによる前記不揮発性メモリの書き込みおよび消去を制御する書き込み・消去制御プログラムが格納され、

システム起動時には前記プログラム格納不揮発性メモリに格納された前記書き込み・消去制御プログラムが前記不揮発制御ユニットの前記コントロールメモリへ転送され、

前記不揮発性メモリの書き込み及び消去の制御は前記メインC P Uから発行されたコマンドに応答して前記不揮発制御ユニットの前記サブC P Uが前記コントロールメモリに転送された書き込み・消去制御プログラムの命令を実行することにより行われるものである請求項1から請求項5のいずれかに記載の半導体集積回路。

【請求項 7】

メインC P Uと、電気的に書き込み及び消去可能な不揮発性メモリモジュールとを具備してなり、

前記不揮発性メモリモジュールは、不揮発性メモリと、不揮発制御ユニットとを含み、

前記メインC P Uから発行されたコマンドに応答して前記不揮発制御ユニットは前記不揮発性メモリの書き込み及び消去の制御を行うものあり、

前記不揮発性メモリは、前記メインC P Uが実行するプログラムを格納するプログラム格納不揮発性メモリと、前記メインC P Uによる前記プログラムの命令実行結果のデータを格納するデータ格納不揮発性メモリとを含み、

前記不揮発制御ユニットによる前記プログラム格納不揮発性メモリへのプログラム書き込みのデータサイズは、前記不揮発制御ユニットによる前記データ格納不揮発性メモリへのデータ書き込みのデータサイズと異なるサイズに設定され、

前記メインC P Uは前記不揮発制御ユニットに前記プログラム格納不揮発性メモリへのプログラム書き込みの要求を行う際にプログラム書き込みのデータサイズに対応する第1のサイズ情報を前記不揮発制御ユニットへ供給して、

前記メインC P Uは前記不揮発制御ユニットに前記データ格納不揮発性メモリへのデータ書き込みの要求を行う際にデータ書き込みのデータサイズに対応する第2のサイズ情報を前記不揮発制御ユニットへ供給して、

10

20

30

40

50

前記不揮発制御ユニットは前記メインC P Uから供給される前記第1のサイズ情報に応答して前記不揮発性メモリの前記プログラム格納不揮発性メモリにプログラムの書き込みを実行するものでありまた前記メインC P Uから供給される前記第2のサイズ情報に応答して前記不揮発性メモリの前記データ格納不揮発性メモリにデータの書き込みを実行するものであるシングルチップマイクロコンピュータ。

【請求項8】

前記不揮発制御ユニットによる前記プログラム格納不揮発性メモリへのプログラム書き込みの前記データサイズは、前記不揮発制御ユニットによる前記データ格納不揮発性メモリへのデータ書き込みの前記データサイズよりも大きくされた請求項7に記載のシングルチップマイクロコンピュータ。 10

【請求項9】

前記データ格納不揮発性メモリは少なくとも1個のフラッシュメモリを含み、前記プログラム格納不揮発性メモリは少なくとも2個のフラッシュメモリを含む請求項7または請求項8のいずれかに記載のシングルチップマイクロコンピュータ。

【請求項10】

前記メインC P Uから供給される動作モードに応答して情報前記不揮発制御ユニットは書き込みデータを前記プログラム格納不揮発性メモリの前記2個のフラッシュメモリへシリアルにデータ転送するものである請求項9に記載のシングルチップマイクロコンピュータ。 20

【請求項11】

前記メインC P Uから供給される他の動作モードに応答して前記不揮発制御ユニットは書き込みデータを前記プログラム格納不揮発性メモリの前記2個のフラッシュメモリへインターリーブにより交互にデータ転送するものである請求項9に記載のシングルチップマイクロコンピュータ。 20

【請求項12】

前記不揮発制御ユニットは、サブC P Uと、コントロールメモリとを含み、前記プログラム格納不揮発性メモリには、前記不揮発制御ユニットの前記サブC P Uによる前記不揮発性メモリの書き込みおよび消去を制御する書き込み・消去制御プログラムが格納され、

システム起動時には前記プログラム格納不揮発性メモリに格納された前記書き込み・消去制御プログラムが前記不揮発制御ユニットの前記コントロールメモリへ転送され、 30

前記不揮発性メモリの書き込み及び消去の制御は前記メインC P Uから発行されたコマンドに応答して前記不揮発制御ユニットの前記サブC P Uが前記コントロールメモリに転送された書き込み・消去制御プログラムの命令を実行することにより行われるものである請求項7から請求項11のいずれかに記載のシングルチップマイクロコンピュータ。

【請求項13】

前記メインC P Uからの前記不揮発性メモリに対する書き込みコマンドは、前記データまたはプログラム書き込みのデータサイズに対応したサイズ情報と、書き込まれるべきデータ情報と、を含むとされる請求項2記載の半導体集積回路。 40

【請求項14】

前記メインC P Uからの前記不揮発性メモリに対する書き込みコマンドは、前記データまたはプログラム書き込みのデータサイズに対応したサイズ情報と、書き込まれるべきデータ情報と、を含むとされる請求項8記載のシングルチップマイクロコンピュータ。

【請求項15】

前記メインC P Uが接続される第1バスと、前記不揮発制御ユニットが接続される第2バスと、を有し、前記プログラム格納不揮発性メモリは、前記第1バスを介して前記メインC P Uからの読み出し動作を行い、

前記データ格納不揮発性メモリは、前記第2バスを介して前記メインC P Uからの読み 50

出し動作を行うとされる請求項 1 または 13 記載の半導体集積回路。

【請求項 16】

前記メイン C P U が接続される第 1 バスと、

前記不揮発制御ユニットが接続される第 2 バスと、を有し、

前記プログラム格納不揮発性メモリは、前記第 1 バスを介して前記メイン C P U からの読み出し動作を行い、

前記データ格納不揮発性メモリは、前記第 2 バスを介して前記メイン C P U からの読み出し動作を行うとされる請求項 7 または 14 記載のシングルチップマイクロコンピュータ。
。

【請求項 17】

10

前記不揮発制御ユニットは、前記第 2 バスに接続され、

前記メイン C P U からの前記書き込みコマンドを前記第 2 バス経由で供給されてなる請求項 15 記載の半導体集積回路。

【請求項 18】

前記不揮発制御ユニットは、前記第 2 バスに接続され、

前記メイン C P U からの前記書き込みコマンドを前記第 2 バス経由で供給されてなる請求項 16 記載のシングルチップマイクロコンピュータ。

【発明の詳細な説明】

【技術分野】

【0001】

20

本発明は不揮発性メモリを備えたシングルチップマイクロコンピュータ更には半導体集積回路に関わり、特に、電気的に書き込み及び消去可能な不揮発性フラッシュメモリを内蔵したシングルチップマイクロコンピュータを利用して有効な技術に関するものである。

【背景技術】

【0002】

特許文献 1 には、不揮発性フラッシュメモリを内蔵したシングルチップマイクロコンピュータについての記載がある。このシングルチップマイクロコンピュータは、中央処理ユニット (C P U) に接続されたデータ格納用のランダムアクセスメモリ (R A M) とともにフラッシュメモリを備える。フラッシュメモリは、C P U のプログラムの格納やデータの格納に利用される。フラッシュメモリによって、その内容を、隨時書換え可能にし、使い勝手を向上することができる。特許文献 1 に記載されたマイクロコンピュータでは、オンラインチップのフラッシュメモリに対する書き込み・消去を内蔵 C P U に制御させる動作モードと、外部の P R O M ライタに制御させる動作モードとを選択可能になっている。内蔵 C P U で制御する場合、内蔵 C P U は書き込み・消去を制御する専用のプログラムを逐次実行ながら、消去電圧の印加と消去ペリファイの制御を繰り返すことにより消去を実行して、また、書き込み電圧の印加と書き込みペリファイの制御を繰り返すことにより書き込みを実行する。P R O M ライタで制御する動作モードが設定されると、マイクロコンピュータは外部から見かけ上フラッシュメモリ単体チップと同じように見える。この状態で P R O M ライタが消去電圧の印加及び消去ペリファイの制御により消去を実行して、書き込み電圧の印加及び書き込みペリファイの制御により書き込みを実行する。

30

【0003】

40

一方特許文献 2 に記載されたメモリ単体チップとしてのフラッシュメモリは、外部から供給される書き込みコマンドや消去コマンドに応答して書き込み及び消去の制御を内部で行う専用ハードウェアを有する。専用ハードウェアを備える場合、システム外部のホスト C P U はフラッシュメモリに書き込みや消去のコマンドを発行するだけで良く、ホスト C P U はフラッシュメモリの書き込み及び消去の動作制御に占有されない。

【0004】

【特許文献 1】特開平 5 - 266220 号公報

【特許文献 2】特開平 10 - 92958 号公報

【発明の開示】

50

【発明が解決しようとする課題】**【0005】**

本発明者等は本発明に先立ってフラッシュメモリモジュールとメインCPUとをチップ上に搭載したシングルチップマイクロコンピュータの開発に従事した。フラッシュメモリモジュールは、フラッシュメモリとフラッシュ制御ユニットとを含み、フラッシュメモリモジュールのフラッシュメモリの書き込み及び消去の制御はフラッシュ制御ユニットのサブCPUのプログラム制御によって行われる。

【0006】

マイクロコンピュータのメインCPUはフラッシュ制御ユニットのサブCPUにフラッシュメモリの書き込み又は消去を行う所定のコマンドを発行すると、所定のコマンドに応答してサブCPUは命令の逐次実行によりフラッシュメモリの書き込み又は消去を行う。その結果、フラッシュ制御ユニットのサブCPUによるフラッシュメモリの書き込み又は消去の動作と並列に、メインCPUはフラッシュメモリへのアクセス以外のその他のデータ処理の動作を実行することが可能となり、リアルタイム性能を向上することができる。

10

【0007】

このようなシングルチップマイクロコンピュータのフラッシュメモリには、メインCPUが実行するプログラムの命令が格納されるとともに、メインCPUによるプログラムの命令実行結果のデータも格納される。本発明に先立ったフラッシュメモリを搭載したシングルチップマイクロコンピュータの開発に際して、フラッシュメモリへのプログラムの命令が格納される頻度は比較的低いのに対して命令実行結果のデータが格納される頻度が高いこと、またシングルチップマイクロコンピュータの性能向上のためにはフラッシュメモリに格納されたプログラムの命令の読み出し速度を向上する必要性があること、フラッシュメモリに格納されるプログラムのデータサイズは比較的大きいのに対してフラッシュメモリに格納される命令実行結果のデータサイズは比較的小さいことが、本発明者等による検討により明らかとされた。

20

【0008】

このような経緯から、シングルチップマイクロコンピュータのフラッシュメモリを高速読み出し可能なプログラム格納フラッシュメモリとデータ格納フラッシュメモリとに分割して、プログラム格納フラッシュメモリへの書き込みデータサイズを大きくする一方、データ格納フラッシュメモリへの書き込みデータサイズを小さくすることが検討された。また、プログラム格納フラッシュメモリの読み出し性能を向上するために、2つのプログラム格納フラッシュメモリをインターリーブでアクセスすることも検討された。

30

【0009】

しかし、過去に開発されたシングルチップマイクロコンピュータでは、フラッシュ制御ユニットのサブCPUによるフラッシュメモリの書き込みは固定の書き込みデータサイズにのみ対応しているだけで異なる書き込みデータサイズには対応していないと言う問題が明らかとされた。また、フラッシュ制御ユニットのサブCPUによるフラッシュメモリの書き込みは、1つのフラッシュメモリに対する書き込みモードに対応しているだけで、インターリーブでアクセスするような2つのフラッシュメモリに対する書き込みモードには対応していないと言う問題も明らかにされた。

40

【0010】

本発明は上記の如き本発明に先立った本発明者等の検討を基にしてなされたものであり、本発明の目的とするところは書き込みデータサイズや書き込みモードの異なるプログラム格納不揮発性メモリとデータ格納不揮発性メモリとのいずれの不揮発性メモリの書き込みを共通の不揮発制御ユニットにより実行可能なシングルチップマイクロコンピュータ、更には半導体集積回路を提供することにある。

【0011】

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

【課題を解決するための手段】

50

【0012】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【0013】

本発明の1つの形態によるシングルチップマイクロコンピュータ(1)は、メインC P U(2)と、電気的に書き込み及び消去可能な不揮発性メモリモジュール(F L M)とを具備する。

【0014】

前記不揮発性メモリモジュール(F L M)は、不揮発性メモリ(5、6、9)と、不揮発制御ユニット(8)とを含む。 10

【0015】

前記メインC P U(2)から発行されたコマンドに応答して前記不揮発制御ユニット(8)は前記不揮発性メモリ(5、6、9)の書き込み及び消去の制御を行うものである。

【0016】

前記不揮発性メモリ(5、6、9)は、前記メインC P U(2)が実行するプログラムを格納するプログラム格納不揮発性メモリ(5、6)と、前記メインC P Uによる前記プログラムの命令実行結果のデータを格納するデータ格納不揮発性メモリ(9)とを含む。

【0017】

前記不揮発制御ユニット(8)による前記プログラム格納不揮発性メモリ(5、6)へのプログラム書き込みのデータサイズは、前記不揮発制御ユニット(8)による前記データ格納不揮発性メモリ(9)へのデータ書き込みのデータサイズと異なるサイズに設定されている。 20

【0018】

前記メインC P U(2)は前記不揮発制御ユニット(8)に前記プログラム格納不揮発性メモリ(5、6)へのプログラム書き込みの要求を行う際に前記プログラム書き込みのデータサイズに対応する第1のサイズ情報(H'80)を前記不揮発制御ユニット(8)へ供給する。

【0019】

前記メインC P U(2)は前記不揮発制御ユニット(8)に前記データ格納不揮発性メモリ(9)へのデータ書き込みの要求を行う際に前記データ書き込みのデータサイズに対応する第2のサイズ情報(H'40)を前記不揮発制御ユニット(8)へ供給する。 30

【0020】

前記不揮発制御ユニット(8)は前記メインC P U(2)から供給される前記第1のサイズ情報(H'80)および前記第2のサイズ情報(H'40)に応答して前記不揮発性メモリ(5、6、9)の前記プログラム格納不揮発性メモリ(5、6)および前記データ格納不揮発性メモリ(9)へのプログラムおよびデータの書き込みを実行する(図1、図3参照)。

【0021】

本発明の前記1つの形態による手段によれば、前記メインC P U(2)が前記不揮発性メモリ(5、6、9)の前記プログラム格納不揮発性メモリ(5、6)または前記データ格納不揮発性メモリ(9)へプログラムまたはデータの書き込みを要求するかに対応して前記メインC P U(2)はデータサイズ情報(H'80、H'40)を前記不揮発制御ユニット(8)へ供給する。従って、前記不揮発制御ユニット(8)は、書き込みデータサイズの異なる前記プログラム格納不揮発性メモリ(5、6)と前記データ格納不揮発性メモリ(9)とに書き込みを実行することができる。 40

【0022】

また、前記第1のデータサイズ情報(H'80)および第2のデータサイズ情報(H'40)を任意の値に変更することにより、前記プログラム書き込みのデータサイズを前記データ書き込みのデータサイズよりも大きくしたり、書き込みのデータサイズを小さくしたりすることが可能である。 50

【0023】

本発明の1つの好適な形態によるシングルチップマイクロコンピュータ(1)では、前記不揮発制御ユニット(8)による前記プログラム格納不揮発性メモリ(5、6)へのプログラム書き込みの前記データサイズは、前記不揮発制御ユニット(8)による前記データ格納不揮発性メモリ(9)へのデータ書き込みの前記データサイズよりも大きくされている。

【0024】

本発明の1つの好適な形態によるシングルチップマイクロコンピュータ(1)では、前記データ格納不揮発性メモリは少なくとも1個のフラッシュメモリ(9)を含み、前記プログラム格納不揮発性メモリは少なくとも2個のフラッシュメモリ(5、6)を含む。 10

【0025】

本発明の1つより好適な形態によるシングルチップマイクロコンピュータ(1)では、前記メインC P U(2)から供給される動作モード(H'E8)に応答して情報前記不揮発制御ユニット(8)は書き込みデータ(WD1...WD128)を前記プログラム格納不揮発性メモリの前記2個のフラッシュメモリ(5、6)へシリアルにデータ転送するものである(図3参照)。

【0026】

本発明の1つより好適な形態によるシングルチップマイクロコンピュータ(1)では、前記メインC P U(2)から供給される他の動作モード(H'E9)に応答して前記不揮発制御ユニット(8)は書き込みデータ(WD1...WD128)を前記プログラム格納不揮発性メモリの前記2個のフラッシュメモリ(5、6)へインターリーブにより交互にデータ転送するものである(図4参照)。 20

【0027】

本発明の1つより好適な形態によるシングルチップマイクロコンピュータ(1)では、前記データ格納不揮発メモリ(9)への書き込みにおいては、前記メインC P U(2)から供給される動作モード(H'E8)に応答して前記不揮発制御ユニット(8)は書き込みデータ(WD1...WD64)を前記データ格納不揮発メモリ(9)へシリアルにデータ転送する(図3参照)。

【0028】

本発明の1つの具体的な形態によるシングルチップマイクロコンピュータ(1)では、前記不揮発制御ユニット(8)はサブC P U(F C P U12)と、コントロールメモリ(C R A M15)とを含む。 30

【0029】

前記プログラム格納不揮発性メモリ(5、6)には、前記不揮発制御ユニット(8)の前記サブC P U(F C P U12)による前記不揮発性メモリ(5、6、9)の書き込みおよび消去を制御する書き込み・消去制御プログラムが格納されている。

【0030】

システム起動時には前記プログラム格納不揮発性メモリ(5、6)に格納された前記書き込み・消去制御プログラムが前記不揮発制御ユニット(8)の前記コントロールメモリ(C R A M15)へ転送される。 40

【0031】

前記不揮発性メモリ(5、6、9)の書き込み及び消去の制御は前記メインC P Uから発行されたコマンドに応答して前記不揮発制御ユニット(8)の前記サブC P U(F C P U12)が前記コントロールメモリ(C R A M15)に転送された書き込み・消去制御プログラムの命令を実行することにより行われるものである。

【発明の効果】**【0032】**

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

【0033】

すなわち、本発明によれば、書き込みデータサイズや書き込みモードの異なるプログラム格納不揮発性メモリとデータ格納不揮発性メモリとのいずれの不揮発性メモリの書き込みを共通の不揮発制御ユニットにより実行可能とすることができます。

【発明を実施するための最良の形態】

【0034】

シングルチップマイクロコンピュータの全体構成

図1は、本発明の1つの実施形態によるシングルチップマイクロコンピュータを示すブロック図である。

【0035】

同図に示されたシングルチップマイクロコンピュータ1を構成する回路素子は、C M O Sフラッシュメモリ製造プロセスによって、単結晶シリコンの1個の半導体基板上に形成される。
10

【0036】

マイクロコンピュータ1は、メインC P U 2、ランダムアクセスメモリ(R A M)3、バスコントローラ(B S C)4、フラッシュメモリモジュール(F L M)、システムコントローラ10、周辺回路(P R H R L)11、I / Oポート(I O P)12を有している。
。

【0037】

フラッシュメモリモジュール(F L M)は、第1のプログラム格納フラッシュメモリ(F L P_A)5、第2のプログラム格納フラッシュメモリ(F L P_B)6、プログラム格納フラッシュ読み出しバッファ(F L B U F)7、フラッシュ書き込み・消去制御を行うフラッシュ制御ユニット(F C U)8、データ格納フラッシュメモリ(F L D)9を含んでいる。
20

【0038】

周辺回路11には、タイマ、パルス出力回路、シリアルコミュニケーションインターフェース、A / D変換器などが含まれる。図示はしないが、割り込みコントローラやクロック発振器などの回路モジュールも搭載される。

【0039】

メインC P U 2は、プログラム格納フラッシュメモリ5、6から命令をフェッチしてコードする命令制御部と、命令制御部による命令デコード結果に基づいて演算等を行って命令を実行する命令実行部とを有する。ランダムアクセスメモリ3は、メインC P U 2のワーク領域とされる。
30

【0040】

システムコントローラ10には、外部のモード端子M D 0 ~ M D 2及びリセット端子R E S E T等が接続される。リセット端子R E S E Tがローレベルにされると内部の初期化が開始され、リセット端子R E S E Tがハイレベルにされてリセット指示が解除されると、メインC P U 2は例えばプログラムの先頭アドレスの命令をフェッチして命令実行動作を開始する。リセットの指示が解除される時に、モード端子M D 0 ~ M D 2の状態に応じてマイクロコンピュータの動作モードが決定される。例えば、動作モードが、通常モード又はテストモードにされる。テストモードは、特に制限されないが、通常モードに比べ、デバイステスト、デバイス評価、更にはシステム評価の便に供する機能を利用可能な動作モードである。
40

【0041】

フラッシュメモリモジュール

フラッシュメモリモジュール(F L M)では、プログラム格納フラッシュメモリ5、6はメインC P U 2のプログラムの格納に利用されて、データ格納フラッシュメモリ9はメインC P U 2による命令実行結果のデータ等の不揮発記憶すべきデータの格納に利用される。これらのフラッシュメモリ5、6、9は、電気的に消去及び書き込み可能な不揮発性メモリトランジスタを含む複数の不揮発性メモリセルを有する。不揮発性メモリトランジスタには、例えば、ソースとドレインの間のチャネル形成領域の上にフローティングゲー
50

トのような電荷蓄積領域とコントロールゲートを積み重ねたスタックドゲート構造を採用可能である。あるいはチャネル形成領域の上に選択ゲートとメモリゲートを分離して配置して、メモリゲートとチャンネル形成領域との間にシリコンナイトライドのような電荷蓄積領域を形成したスプリット構造等を採用することができる。

【0042】

不揮発性メモリセルのトランジスタは電荷蓄積領域に電子が注入される書き込みによつてしまい値電圧が高くされ、書き込みによって蓄積された電子の放出又はホールの注入によつてしまい値電圧が低くされる。例えばメモリゲートと基板の間に高電界を形成して、ソース・ドレイン間電流によって発生されるホットエレクトロンを電荷蓄積領域に注入することによって書き込みが行われる。消去の場合には、ホットホールを発生させてこれを電荷蓄積領域に注入するか、高電界によるトンネル効果により電荷蓄積領域から電子を放出すればよい。高電界を形成するのに、書き込みでは書き込みパルス電圧を用い、消去では消去パルス電圧を用いる。不揮発性メモリセルのトランジスタは、そのしきい値電圧の相違として情報を記憶する。1個のメモリセルによる情報記憶は1ビットを示す低しきい値電圧と高しきい値電圧との2値、或いは2ビットを示す低しきい値電圧と低中間しきい値電圧と高中間しきい値電圧と高しきい値電圧との4値等の多値のいずれであっても良い。

【0043】

バスの構成

シングルチップマイクロコンピュータ1は、内部バスIBUS、周辺バスPBUS、及び外部バスEXBUSを有する。それぞれのバスは、アドレスバス、データバス以外に、バス権要求信号、バスアクセスコントローラ信号、バスコマンド（またはリード信号、ライト信号、バスサイズ信号）、レディ信号（またはウェイト信号）等の信号線を含む。

【0044】

内部バスIBUSは、メインCPU2や図示されていないデータ転送コントローラ（DT C）、ダイレクトメモリアクセスコントローラ（DMA C）のようなその他の内部バスマスターに直接接続されるバスである。内部バスIBUSにはRAM3、バスコントローラ4、プログラム格納フラッシュ読み出しバッファ（FLBUF）7、I/Oポート8等、少数の回路モジュールが接続される。

【0045】

メインCPU2等が周辺バスPBUSを使用しない時に、周辺バスPBUSはバスコントローラ4を介して内部バスIBUSと分離される。これにより、メインCPU2のプログラムリードなどで、主として使用する内部バスIBUSの負荷を軽減して、アクセスを高速化することができる。更に、メインCPU2等が周辺バスPBUSを使用しない時に、周辺バスの状態を保持することができるから、これによって低消費電力化することができる。メインCPU2が周辺バスPBUSに接続される回路モジュール内の内部I/Oレジスタをアクセスする場合は、内部バスIBUS及びバスコントローラ4を経由して行う。内部I/Oレジスタのアクセスは、2ステートで行われる。内部バスIBUSに比べて周辺バスPBUSの接続先は多数であるため、周辺バスPBUSのバス幅を広げると物理的な規模が増加するため、周辺バスPBUSは例えば16ビットのデータバスを有する。

【0046】

通常モードにおけるフラッシュメモリ4の読み出し動作は、内部バスIBUSを経由して行う。しかし、書き込み及び消去を指示するためのコマンド及びデータの供給は、周辺バスPBUSを経由してフラッシュ制御ユニット8に対して行う。書き込み及び消去動作は、それ自体に時間がかかり、また、書き込み及び消去動作の頻度はそれほど高くなく、少なくとも内部バスIBUSを経由した読み出し動作より大幅に少ないと考慮したものである。また、フラッシュ制御ユニット8を内部バスIBUSに直接接続すると、内部バスIBUSの負荷が大幅に増えることになるからである。

【0047】

10

20

30

40

50

内部バスI B U Sと外部バスE X B U Sは、外部バスバッファ回路(B U F) 1 3によってインターフェースされる。外部バスバッファ回路1 3は、入出力ポート1 2に含まれる。周辺バスP B U S及び外部バスE X B U Sに対するバス制御は、バスコントローラ4を行う。

【 0 0 4 8 】

プログラム格納フラッシュメモリとデータ格納フラッシュメモリ

プログラム格納フラッシュメモリF L P _ A (5)、F L P _ B (6)は、メインC P U 2が実行するプログラムを格納するためのフラッシュメモリであり、読み出しを高速実行できることが求められる。F L P _ A (5)とF L P _ B (6)は、内部バスI B U Sのデータ幅と同じ3 2ビットの読み出しデータ幅を持つメモリであるが、読み出し実行に内部バスI B U Sのアクセスに2ステートを要する。また、F L P _ A (5)とF L P _ B (6)の少なくともいずれか一方には、フラッシュ制御ユニット(F C U) 8内部のサブC P UによるF L P _ A (5)、F L P _ B (6)、データ格納フラッシュメモリ(F L D) 9の書き込みと制御とを実行するための書き込み・消去プログラムが格納されている。

10

【 0 0 4 9 】

プログラム格納フラッシュ読み出しバッファ(F L B U F) 7は、F L P _ A (5)とF L P _ B (6)の読み出しデータを格納するバッファ回路である。メインC P U 2によるプログラム格納用のフラッシュメモリに対する内部バスI B U Sのアクセスが発生して、アクセス先のデータがF L B U F 7内のバッファに存在しない場合には、F L B U F 7はF L P _ A (5)とF L P _ B (6)に対するアクセスを発行する。アクセスにより読み出された6 4ビット分のデータをF L B U F 7内のバッファに格納すると同時に、内部バスI B U Sを経由してアクセス先の3 2ビットデータをメインC P U 2へ出力する。この場合には、内部バスI B U Sのアクセスの2ステート分の読み出し時間が必要になるため、直接的にF L P _ A (5)とF L P _ B (6)を読み出した場合と同等の読み出し性能を確保できる。アクセス先のデータがF L B U F 7内のバッファに存在する場合には、F L B U F 7はバッファに格納された6 4ビットデータのうち、アクセス先に相当する3 2ビットのデータを選択して内部バスI B U Sを経由してメインC P U 2へ出力する。この場合には、内部バスI B U Sのアクセスに1ステート分の時間で読み出しが実行可能であるため、F L P _ A (5)とF L P _ B (6)を直接読み出すよりも高速な読み出し性能を実現できる。

20

【 0 0 5 0 】

データ格納フラッシュメモリ(F L D) 9は、メインC P U 2のプログラム処理結果を格納するためのフラッシュメモリであり、読み出しを高速で実行する必要がない。このため、F L D 9は内部バスI B U Sよりも低速な周辺バスP B U SにF L B U F 7のようなバッファ回路を介さずに接続されている。

30

【 0 0 5 1 】

図2は、メインC P U 2のアドレス空間におけるF L P _ A (5)とF L P _ B (6)のアドレス配置を示す図である。F L B U F 7による6 4ビット読み出しに対応するために、メインC P U 2のアドレス空間において、F L P _ A (5)が上位3 2ビット側、F L P _ B (6)が下位3 2ビット側に配置されている。プログラム格納用フラッシュメモリの連続的な空間に対して書き込みを行う場合には、F L P _ A (5)とF L P _ B (6)を書き込む必要があるため、書き込みは2 5 6バイト単位で実行する必要がある。一方で、データ格納用のフラッシュメモリ空間にはF L D 9のみが配置されているため、1 2 8バイト単位での書き込みが実行できる。

40

【 0 0 5 2 】

フラッシュ制御ユニット

フラッシュ制御ユニット(F C U) 8はF L P _ A (5)、F L P _ B (6)、F L D 9の書き込み・消去を実行するためのシーケンサである。F C U 8によるF L P _ A (5)、F L P _ B (6)、F L D 9のそれぞれに対する書き込みは、1 2 8バイト単位で実

50

行される。

【0053】

F C U 8 は、後で詳述するようにサブ C P U (F C P U) を含んでいる。通常モードにおいてサブ C P U (F C P U) は、メイン C P U 2 から発行されたコマンドに応答して逐次命令を実行してフラッシュメモリ 5、6、9 に対する書き込み及び消去制御を行うものである。その結果、メイン C P U 2 は、コマンド発行後にフラッシュメモリ 5、6、9 の書き込み及び消去制御から開放される。しかし、テストモードではメイン C P U 2 が、任意の種々の逐次命令を実行することによりフラッシュメモリ 4 に対する書き込み及び消去動作の試作評価やテスト評価を自在に行うことが可能にされる。その結果、フラッシュメモリ 5、6 に格納された F C P U 1 2 の動作プログラムに制限されることなく、メイン C P U 2 の高い自由度のプログラムに従ってテストや検証のための書き込み及び消去制御を行なうことができる。
10

【0054】

フラッシュメモリへの書き込みの動作

図 3 は、本発明の 1 つの実施形態によるフラッシュメモリへの書き込みの動作を示す図である。

【0055】

メイン C P U 2 によるストア命令発行などによって、フラッシュメモリ書き込み用コマンド発行用に割り当てられたアドレスに対して周辺バス P B U S ライトを発行すると、F C U 8 は周辺バス P B U S ライトの内容に対応した処理を実行する。
20

【0056】

最初の周辺バス P B U S のライトアクセス (C 1) のデータはコマンドの種類を決定するためのサイクルであり、メイン C P U 2 が F C U 8 に対してフラッシュメモリの書き込みを要求する場合には H ' E 8 をライトする周辺バス P B U S アクセスを発行すればよい。
。

【0057】

次の周辺バス P B U S のライトアクセス (S 1) は、メイン C P U 2 が書き込みデータのサイズを 16 ビット単位で決定するためのサイクルである。F L P _ A (5) と F L P _ B (6) とに対して合計 256 バイトの書き込みの場合には H ' 80 をライトする周辺バス P B U S アクセスをメイン C P U 2 が発行して、F L D 9 に対して合計 128 バイトの書き込みの場合には H ' 40 をライトする周辺バス P B U S アクセスをメイン C P U 2 が発行すればよい。
30

【0058】

アクセス S 1 よりも後の周辺バス P B U S のライトアクセス (D 1 ~ D 128) は、16 ビット単位 (2 バイト単位) で書き込みデータを転送するためのサイクルである。

【0059】

図 3 の上に示すように F L P _ A (5) と F L P _ B (6) とに対して合計 256 バイト書き込みの場合には、128 回 (D 1 ~ D 128) の周辺バス P B U S のライトアクセスを発行する。F C U 8 は 1 回目 (D 1) から 128 回目 (D 128) までのデータを F L P _ A (5) および F L P _ B (6) のデータラッチへインターリープで連続してシリアルデータ転送する。F L P _ A (5) と F L P _ B (6) はインターリープで交互にアクセスされるため、奇数回目 (D 1、D 3、……、D 127) のデータは F L P _ A (5) のデータラッチに格納され、偶数回目 (D 2、D 4、……、D 128) のデータは F L P _ B (6) のデータラッチに格納されることになる。
40

【0060】

図 3 の下に示すように F L D 9 に対して合計 128 バイト書き込みの場合には、64 回 (D 1 ~ D 64) の周辺バス P B U S のライトアクセスを発行すれば F L D 9 のデータラッチへ連続してシリアルデータ転送が実行される。

【0061】

また、書き込み先のフラッシュメモリのアドレスは D 1 サイクルにおける周辺バス P B

U S アクセスのアドレスによって決定される。書き込みデータの転送が完了した後に、H' D 0 をライトする周辺バス P B U S のアクセス (F 1) を発行する。すると、図 3 の上の 2 5 6 バイトの書き込みの場合には、F C U 8 は F L P _ A (5) と F L P _ B (6) とに關してラッチへ転送された W D 1 ~ W 1 2 8 のデータをフラッシュメモリアレーへ並列内部書き込み処理を行う。図 3 の下の 1 2 8 バイトの書き込みの場合には、F C U 8 は F L D 9 に対して、W D 1 ~ W 6 4 のデータをラッチからフラッシュメモリアレーへ連続的に書き込む内部書き込み処理を実行する。

【 0 0 6 2 】

フラッシュメモリの書き込みデータに先行する書き込みコマンドに、書き込みサイズを指定する S 1 サイクルが存在している。従って、F C U 8 は S 1 サイクルで指定されたサイズの書き込みデータの転送完了を待つだけでよく、F C U 8 の制御を簡素化できる。10 書き込みデータの転送が完了すると、F C U 8 はフラッシュメモリのラッチに転送されたデータをフラッシュメモリアレーへプログラムとベリファイとの反復による内部書き込み処理を実行する。もし、S 1 サイクルが存在しない場合には、F C U 8 が書き込み先のフラッシュメモリの種類を判定して書き込みデータのサイズを決定する必要があり、制御が複雑になる。

【 0 0 6 3 】

また、書き込みサイズが全く異なるフラッシュメモリへ書き込みを行う場合にも、S 1 サイクルで指定されたサイズの書き込みデータの転送完了を待つ制御を変更する必要がない。このため、フラッシュメモリの追加・変更が発生しても、F C U 8 を変更せずに対応20 することが可能である。

【 0 0 6 4 】

書き込みサイズを指定するサイクル (S 1) に要する時間は、データ転送用のサイクル (D 1 ~ D 1 2 8) や F C U 8 によるフラッシュメモリ書き込み処理に要する時間と比較して短い。従って、S 1 サイクルのフラッシュメモリへの書き込み動作に要する時間に対する悪影響は、ほとんどない。

【 0 0 6 5 】

図 4 は、本発明の他の実施形態によるフラッシュメモリへの書き込みの動作を示す図である。この動作は、16 ビット単位 (2 バイト単位) 每のデータ転送が行われるフラッシュメモリが F L P _ A (5) と F L P _ B (6) との間で交代する 2 5 6 バイトのインターリープの書き込みである。インターリープの書き込みを行うためのコマンドが図 3 の上の 2 5 6 バイト書き込みコマンドと相違するのは、最初のサイクル (C 2) における書き込みデータの値が H' E 9 であることである。30

【 0 0 6 6 】

2 5 6 バイトのインターリープ書き込みコマンドの最終サイクル (F 1) に対応する周辺バス P B U S のライトアクセスが発行されると、F C U 8 は F L P _ A (5) と F L P _ B (6) に対する内部書き込み処理を開始する。インターリープの書き込みコマンドに対する書き込み処理では、F C U 8 は最初に奇数番のデータ W D 1 、 W D 3 ... W D 1 2 7 の 1 2 8 バイトのデータを F L P _ A (5) のラッチから F L P _ A (5) フラッシュメモリアレーへ転送して内部書き込みを実行する。その後、F C U 8 は偶数番のデータ W D 2 、 W D 4 ... W D 1 2 8 の 1 2 8 バイトのデータを F L P _ B (6) のラッチから F L P _ B (6) のフラッシュメモリアレーへ転送して内部書き込みを実行する。40

【 0 0 6 7 】

図 4 に示した 2 5 6 バイトのインターリープ書き込みコマンドで要求された書き込みを F C U 8 が実行する際には、書き込みデータを F L P _ A (5) 用と F L P _ B (6) 用とに分類して転送データを事前に準備する。その後、コマンド発行時の周辺バス P B U S のライトアクセスで書き込まれたのとは異なる順番の事前準備データを転送する必要がある。

【 0 0 6 8 】

一方、図 3 の上に示した 2 5 6 バイトの書き込みコマンドでは、コマンド発行時の周辺50

バス P B U S のライトアクセスと同じ順番でデータを F L P _ A (5)、F L P _ B (6)へ F C U 8 が転送する。図 4 に示した 256 バイトのインターリープコマンドでは、最初のサイクル (C 2) でインターリープ書き込みであることが指定されている。従って、F C U 8 が書き込み先のフラッシュメモリの種類を判定して書き込みデータの書き込み順を切り替える制御をする必要がなく、事前準備データを転送すればよいので、F C U 8 の制御を簡素化できる。

【 0 0 6 9 】

フラッシュメモリに書き込み単位分のデータを書き込む期間は、書き込み先のメモリに高電圧を印加する必要がある。256 バイトのデータを F L P _ A (5) と F L P _ B (6) とに並列内部書き込みを行う図 3 の上の方の場合は、F L P _ A (5) と F L P _ B (6) とに同時に高電圧を印加する必要があるため、電源供給能力を大きくしなければならない。図 4 の方式では、最初に F L P _ A (5) に 128 バイト分のデータを内部書き込みした後に、F L P _ B (6) に 128 バイト分のデータを内部書き込みするため、F L P _ A (5) と F L P _ B (6) とに同時に高電圧を印加する必要がなく、電源供給能力を大きくする必要がない。

【 0 0 7 0 】

フラッシュ制御ユニットの構成

図 5 は、図 1 のシングルチップマイクロプロセッサ 1 の内部のフラッシュ制御ユニット (F C U) 5 の内部構成を示す図である。

【 0 0 7 1 】

同図に示すように F C U 8 は、サブ C P U (F C P U) 12 以外にも、フラッシュ C P U インタフェースコントローラ (F I M C) 13、フラッシュバス制御回路 (F B S C) 14、コントロール R A M (C R A M) 15、フラッシュ書き込み・消去制御回路 (F L C) 16、誤り訂正回路 (E C C) 33、フラッシュバス F B U S を有する。F C U 8 はメイン C P U 2 のアドレス空間に配置され、メイン C P U 2 は周辺バス P B U S を経由して F C U 8 の内部をアクセスすることができる。すなわち、フラッシュ C P U インタフェースコントローラ 13 (F I M C) は周辺バス P B U S に接続され、メイン C P U 2 からのアクセスに対して F C U 8 の全体的な制御を行う。F I M C 13 は F C P U 12 に割り込み要求信号 I R Q と対応するベクタとを発行して、F C P U 12 を起動する。また、F I M C 13 はフラッシュバス制御回路 (F B S C) 14 にバスコマンドを発行することによって、コントロール R A M 15 及び F L C 16 に対するフラッシュバス F B U S 経由のバス制御を行う。コントロール R A M 15 は F C P U 12 のフラッシュ書き込み・消去の動作プログラムの格納領域、或いは F C P U 12 のワーク領域等に用いられる。F L C 16 は、フラッシュメモリ 5、6、9 に対する動作制御レジスタ (F C N T R) 18、消去ロック指定レジスタ (E B L K R) 17 及びトリミングレジスタを有する。F L C 16 は、動作制御レジスタ 18 に設定される制御ビットの状態に従って、フラッシュメモリ 5、6、9 の書き込み・消去の動作を制御する。動作制御レジスタ 18 の制御ビットは、例えば書き込みイネーブルビット W E 、書き込み指示ビット P 、及び消去指示ビット E 等とされている。書き込みイネーブルビット W E は、論理値 “ 1 ” によって書き込み・消去動作の指示の有効性を示す。書き込み指示ビット P は、論理値 “ 1 ” によって書き込みパルス電圧の印加を指示する。消去指示ビット E は、論理値 “ 1 ” によって消去パルス電圧の印加を指示する。F L C 16 のトリミングレジスタには、フラッシュメモリ 5、6、9 の書き込みパルス電圧、消去パルス電圧、ドレイン電圧、ソース電圧、ベリファイ電圧の各々の電圧レベルの微調整や、書き込みパルス電圧及び消去パルス電圧のパルス幅の微調整を行うためのトリミングデータが設定される。

【 0 0 7 2 】

トリミングデータや F C P U 12 の書き込み・消去の動作プログラムの初期値はフラッシュメモリ 9 が保有しており、トリミングデータと書き込み・消去の動作プログラムとはパワーオンリセットに応答してメイン C P U 2 、データ転送コントローラ (D T C 、図示せず) 、ダイレクトメモリアクセスコントローラ (D M A C 、図示せず) のいずれかがト

10

20

30

40

50

リミングデータレジスタ及びコントロールRAM15とにそれぞれ内部転送することが可能である。トリミングデータレジスタ及びコントロールRAM15のプログラム領域は通常モードではユーザープログラムを実行しているメインCPU2からの書き込みアクセス不可能にされ、保護されている。しかし、テストモードでは、これらはメインCPU2により自由にアクセス可能にされる。消去ブロック指定レジスタ17には、消去ブロック又は消去アドレスが設定される。書き込みデータ及び書き込みアドレスは、フラッシュメモリ内部のデータレジスタ及びアドレスレジスタにセットされる。

【0073】

割り込みによるFCPU12の起動について、説明する。FIMC13は、メインCPU2から周辺バスPBUSを経由してアクセス可能にされる内部I/Oレジスタ(IIO)20、コントロールレジスタ(CNTR)21、ステータスレジスタ(STSR)22、割り込み制御レジスタ(INTR)31、CRAM制御レジスタ(CRCNTR)32を有する。コントロールレジスタ21は書き込み・消去フラグENTRY等の設定領域とされ、メインCPU2によって書き込み可能にされ、FCPU12によって読み出し可能にされている。ステータスレジスタ22はビジーフラグBUSYやコマンドエンドフラグCMDE等の記憶領域とされ、FCPU12によって書き込み可能にされ、メインCPU2によって読み出し可能にされている。また、FCPU12は経路23からステータスレジスタ22に対する書き込みを行う。割り込み制御レジスタ31の割り込みイネーブルビットINTENがセットされている状態でステータスレジスタ22のエラービットERRが誤り訂正回路33によりセットされると、誤り割り込み信号ERRINTがアサートされて、バスコントローラ4を経由してメインCPU2に割り込み要求が通知される。誤り訂正回路33はコントロールRAM15に格納されたFCU12の書き込み・消去制御プログラムのソフトエラーによるデータ誤りを検出すると、ステータスレジスタ22にエラービットERRをセットして、フラッシュメモリ5、6からCRAM15へのFCU12の書き込み・消去制御プログラムの再転送を要求する。再転送されたFCU12の書き込み・消去制御プログラムをCRAM15へ書き込むために、CRAM制御レジスタ32のCRAMアクセスイネーブルビットCRENがセットされる。CRAMアクセスイネーブルビットCRENはCRAMアクセス通知信号CRAMENに反映されて、CRAMアクセス通知信号CRAMENはバスコントローラ4へ供給される。バスコントローラ4は内部バスIBUS上のフラッシュメモリ5、6から読み出されたFCU12の書き込み・消去制御プログラムを周辺バスPBUSに転送するので、メインCPU2、DTC、DMACのいずれかがBSC4を経由してCRAM15へのFCU12の書き込み・消去制御プログラムの再転送を実行する。

【0074】

通常モードにおいて書き込み・消去フラグENTRY = “1”の時に、メインCPU2からフラッシュメモリ5、6、9の不揮発性メモリアレイにマッピングされたアドレスにデータを書き込むアクセスをFIMC13が検出すると、その書き込みアクセスをFIMC13はフラッシュ書き込みコマンドとして認識する。また、メインCPU2から消去ブロック指定レジスタ17に消去アドレス若しくは消去ブロック指定情報を書込むアクセスをFIMC13が検出すると、その書き込みアクセスをFIMC13はフラッシュ消去コマンドとして認識する。FIMC13はそのコマンド解釈に従ってFCPU12への割り込み要求信号IRQを活性化して、コマンドに応ずるベクタを発行する。これによってFCPU12は、ベクタによって指定される書き込み制御プログラム又は消去制御プログラムをコントロールRAM15からフェッチして実行する。フラッシュ書き込みコマンドに応答する場合、FCPU12はその書き込み制御プログラムに従ってフラッシュ書き込みコマンドと認識した書き込みアクセスに係るアドレスとデータを内部I/Oレジスタ20からコントロールRAM15に取り込み、フラッシュメモリに転送して、FLC16内部のFCNTR18のWE、Pビット等を順次設定しながら、フラッシュメモリ5、6、9に対する書き込みを行う。フラッシュ消去コマンドに応答する場合、FCPU12はその消去制御プログラムに従ってフラッシュ消去コマンドと認識した消去ブロック指定データ

10

20

30

40

50

を内部I/Oレジスタ20からコントロールRAM15に取り込み、フラッシュメモリに転送して、FLC16内部のFCNTR18のWE、Eビット等を順次設定しながら、フラッシュメモリ5、6、9に対する消去を行う。

【0075】

FCU8からの書き込み・消去フラグFENTRYは、FIMC13からバスコントローラ(BSC)6に供給される。通常モードにおいて書き込み・消去フラグFENTRY = “0”の時に、フラッシュメモリ5、6、9のマッピングアドレス又は消去ブロック指定レジスタ17に対するメインCPU2からの書き込みアクセスをBSC4が検出すると、例えばアドレスエラーを発生させてフラッシュメモリ5、6、9への書き込み動作を無効とする。従って、通常モードにおいて書き込み・消去フラグFENTRY = “0”的には、フラッシュメモリ5、6、9には内部バスIBUS経由のリードアクセスだけが可能にされる。尚、テストモードでは書き込み・消去フラグFENTRYはBSC4によるフラッシュメモリ5、6、9に対するアクセス経路の制御だけに用いられる。すなわち、フラッシュメモリ5、6、9に対しては、テストモードにおいてFENTRY = 1の時にはBSC4及び周辺バスPBUS経由のアクセスだけが許容され、FENTRY = “0”的には内部バスIBUS経由のリードアクセスだけが許容される。

【0076】

フラッシュバス制御回路(FBSC)14を経由するコントロールRAM15及びFLC16のアクセス制御について、説明する。通常モード及びテストモードのいずれにおいても、フラッシュ制御ユニット(FCU)5のマッピングアドレス(消去ブロック指定レジスタ17のマッピングアドレスを除く)に対するメインCPU2またはDTC、DMACのいずれかからのアクセスに対して、CPUインタフェースコントローラ(FIMC)13はアクセスコマンドをFBSC14に発行する。発行されたアクセスコマンドに従ってFBSC14は、フラッシュバスFBUSの制御を行ってコントロールRAM15及びFLC16へのリードアクセス及びライトアクセスを行うことができる。特に制限されないが、通常モードではFLC16のトリミングレジスタに対する自由なアクセスは許容されていない。しかし、テストモードでは、メインCPU2からフラッシュメモリ5、6、9のマッピングアドレスにデータを書き込むアクセスがあつても、また、メインCPU2から消去ブロック指定レジスタ17に対してデータを書き込むアクセスがあつても、CPUインタフェースコントローラ13はFCPU12を起動せず、対応するアクセスコマンドをFBSC14に発行する。それに従ってFBSC14がフラッシュバスFBUSの制御を行って、CPUインタフェースコントローラ13の内部I/Oレジスタ20に保持された書き込みデータ及び書き込みアドレスをフラッシュメモリ5、6、9に供給して、又は消去ブロックアドレスを消去ブロック指定レジスタ17に供給する。この後、メインCPU2はFLC16のレジタ18に対する書き込みアクセスを発行することによって消去ビットEやプログラムビットPを直接操作して、消去動作又は書き込み動作を行うことができる。

【0077】

テストモードでは、メインCPU2はFLC16のトリミングレジスタを直接操作することができるから、トリミングデータの設定次第で、例えば、フラッシュメモリ5、6、9における書き込みパルス電圧、消去パルス電圧、パルス印加時間、ドレイン電圧、及びソース電圧等を微調整することができる。そのような電圧や時間を微調整することによって、マイクロコンピュータ1の製造プロセス、不揮発性メモリの素子構成、あるいはマイクロコンピュータ1の個体差などに即して、最適な書き込み、最適な消去の制御が可能にされる。これらの電圧や時間は量産時には固定にされるのがよいが、少なくとも試作評価時には可変にする必要がある。

【0078】

更にテストモードでは、メインCPU2はコントロールRAM15に格納されたFCPU12の書き込み・消去制御プログラムを書き換えることができる。試作評価時には、テストモードで、メインCPU2による制御プログラム実行で書き込み・消去を実行して、

10

20

30

40

50

基本機能や必要なパラメータなどの確認を行うことができる。試作評価時は、機器制御を行なうわけではないので、リアルタイム性の要求される割り込み処理などを考慮する必要がない。

【0079】

図5に示したFCU8のエラー訂正回路(ECC)33は、コントロールRAM(CRAM)15の格納データが破壊されたことを検出するための回路である。フラッシュバスFBUSを経由してCRAM15に対する書き込みが実行される場合には、ECC33がFBUSから出力されたデータに対応したエラー訂正符号を生成して、書き込みデータとともにエラー訂正符号をCRAM15に書き込む。フラッシュバスFBUSを経由してCRAM15に対する読み出しが実行される場合には、ECC33がCRAM15から読み出されたデータとエラー訂正符号に基づいて読み出しデータを生成して、フラッシュバスFBUSに出力する。読み出しデータ生成時に、ECC33がCRAM15から読み出されたデータまたはエラー訂正符号に誤りを検出すると、ECCエラー信号ECCERRがアサートされる。FIMC13のステータスレジスタ(STSR)22のエラービットERRは、ECCエラー信号ECCERRがアサートされるとセットされるフラグである。割り込み制御レジスタ(INTR)31の割り込みイネーブルビットINTENがセットされた状態で、STSR22のエラービットERRがセットされると、エラー割り込み信号ERRINTがアサートされて、メインCPU2に割り込み要求が通知される。すると、メインCPU2、DTC、DMACのいずれかを用いて、フラッシュメモリ5、6に格納されたFCU8のFCPU12によるフラッシュメモリ5、6、9の書き込み・消去制御プログラムのデータをFCU8のCRAM15へ再転送するものである。10

【0080】

尚、CRAM制御レジスタ(CRCNT)32のCRAMアクセスイネーブルビットCRENは、CRAM15へのアクセス許可・禁止を制御するためのビットである。CRAMアクセスイネーブルビットCRENが“0”的場合にはCRAM15へのアクセスは禁止され、“1”的場合にはCRAM15へのアクセスが許可される。CRAMアクセス通知信号CRAMENはCRAMアクセスイネーブルビットCRENの値をFCU8からBSC4に通知するための信号である。BSC4は、CRAMアクセス通知信号CRAMENがアサートされている場合のみ、CRAM15に対する内部バスIBUSのアクセスを周辺バスPBUSに伝播する。しかし、CRAMアクセス通知信号CRAMENがネガートされた状態で発行されたCRAM15に対するアクセスは、無効化される。20

【0081】

このマイクロコンピュータ1では、システム起動後にフラッシュメモリ4に格納されたユーザープログラムのメインCPU2による実行と並行して、DTC、DMACのいずれかを使用してフラッシュメモリ5、6からCRAM15にFCU8のFCPU12によるフラッシュメモリ5、6、9の書き込み・消去制御プログラムを転送することが可能である。また、システムの起動後にメインCPU2がFCPU12によるフラッシュメモリ5、6、9の書き込み・消去制御プログラムをフラッシュメモリ5、6からCRAM15に転送することも可能である。30

【0082】

更に、このマイクロコンピュータ1では、メインCPU2によりFCU8のFIMC13のSTSR22のエラービットERRを読み出し、またはエラー割り込み信号ERRINTによって、CRAM15の格納データが破壊されているかどうかを判定することができる。CRAM15の格納データが破壊された場合には、FCU8のFCPU12によるフラッシュメモリ5、6、9の書き込み・消去制御プログラムのプログラムをメインCPU2、DTC、DMACのいずれかがフラッシュメモリ5、6からCRAM15へ再転送するため、FCU8の誤動作を防止して、マイクロコンピュータの信頼性向上することができると言う効果が得られる。40

【0083】

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明50

はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0084】

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるシングルチップマイクロコンピュータに適用した場合について説明したが、それに限定されるものではなく、その他の半導体集積回路装置、例えば、マイクロコントローラ、デジタルシグナルプロセッサ（DSP）を中心にした半導体集積回路装置にも適用可能である。

【0085】

さらに不揮発性メモリとしては、フラッシュメモリ等のように電荷蓄積領域に電荷を注入したり電荷蓄積領域から電荷を放出するタイプ以外に、例えば相変化メモリも採用することができる。例えば、相変化メモリの消去はメモリセルの抵抗に電流を流すことにより抵抗を溶融した後に電流を激減させることで多結晶化して高抵抗とし、相変化メモリの書き込みはメモリセルの抵抗に電流を流すことにより抵抗を溶融した後に電流を徐々に減少させることで単結晶化して低抵抗とすることで実現することができる。この相変化メモリでも、消去処理や書き込み処理は消去または書き込みの電流パルスの印加とペリファイ動作との反復処理となる。本発明は少なくとも、不揮発性メモリとデータ処理装置を内蔵した半導体集積回路装置に適用することができる。

【図面の簡単な説明】

【0086】

【図1】図1は、本発明の1つの実施形態によるシングルチップマイクロコンピュータを示すブロック図である。

【図2】図2は、図1のマイクロプロセッサのメインCPU2のアドレス空間におけるプログラム格納フラッシュメモリ5、6のアドレス配置を示す図である。

【図3】図3は、本発明の1つの実施形態によるフラッシュメモリへの書き込みの動作を示す図である。

【図4】図4は、本発明の他の実施形態によるフラッシュメモリへの書き込みの動作を示す図である。

【図5】図5は、図1のシングルチップマイクロプロセッサの内部のフラッシュ制御ユニット5の内部構成を示す図である。

【符号の説明】

【0087】

1 シングルチップマイクロコンピュータ

2 中央処理ユニット（CPU）

3 ランダムアクセスメモリ（RAM）

4 バスコントローラ（BSC）

FLM フラッシュモジュール

5 プログラム格納フラッシュ

6 プログラム格納フラッシュ

7 プログラム格納フラッシュ読み出しバッファ

8 フラッシュ制御ユニット

9 データ格納フラッシュ

10 システムコントローラ（SYSC）

MDO～MD2 モード端子

11 周辺回路（PRHL）

12 I/Oポート（IOP）

内部バスIBUS 内部バス

周辺バスPBUS 周辺バス

EXBUS 外部バス


10

20

30

40

【図1】




【図2】


図2

CPUのアドレス空間	FLP_A/FLP_B 内の物理アドレス
H'0000_0000	FLP_A(5)
H'0000_0004	FLP_B(6)
H'0000_0008	FLP_A(5)
H'0000_000C	FLP_B(6)
H'0000_0010	FLP_A(5)
H'0000_0014	FLP_B(6)
H'0000_0018	FLP_A(5)
H'0000_001C	FLP_B(6)
.	.
.	.
.	.


【図3】



【図4】



【図5】



フロントページの続き

(56)参考文献 国際公開第2004/023385(WO,A1)

特開2004-273117(JP,A)

特開2006-018591(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 12/00 - 12/06

G06F 13/16 - 13/18