



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I708230 B

(45)公告日：中華民國 109 (2020) 年 10 月 21 日

(21)申請案號：107141319

(22)申請日：中華民國 107 (2018) 年 11 月 20 日

(51)Int. Cl. : G09G3/30 (2006.01)

G09G3/36 (2006.01)

(71)申請人：友達光電股份有限公司 (中華民國) AU OPTRONICS CORPORATION (TW)

新竹市新竹科學工業園區力行二路 1 號

(72)發明人：林志隆 LIN, CHIH LUNG (TW)；陳柏勳 CHEN, PO SYUN (TW)；陳力榮 CHEN, LI JUNG (TW)；賴柏成 LAI, PO CHENG (TW)；鄭賢薰 CHENG, MAO HSUN (TW)

(74)代理人：李世章；秦建譜

(56)參考文獻：

TW 201445541A

TW 201601136A

US 2018/0308430A1

審查人員：唐之凱

申請專利範圍項數：8 項 圖式數：6 共 24 頁

(54)名稱


顯示面板

(57)摘要

一種顯示面板包含源極驅動器、閘極驅動器、複數個畫素電路以及複數個補償電路。源極驅動器電性耦接至複數條資料線，閘極驅動器電性耦接至複數條閘極線。畫素電路電性耦接至資料線、閘極線及接地端，畫素電路用以接收資料電壓以及電源電壓，並根據掃描訊號提供驅動電壓。補償電路電性耦接至資料線及接地端，補償電路用以接收第一控制訊號、第二控制訊號以及參考電壓，並將補償電壓輸入至畫素電路。

A display panel includes a source driver, a gate driver, a plurality of pixel circuits, and a plurality of compensating circuits. The source driver is electrically coupled to a plurality of data lines. The gate driver is electrically coupled to a plurality of gate lines. The pixel circuit is electrically coupled to the data lines, the gate lines and a grounding end. The pixel circuit is configured to receive a data voltage and a source voltage, and supply a driving voltage according to a scanning signal. The compensating circuit is electrically coupled to the data lines and the grounding end. The compensating circuit is configured to receive a first control signal, a second control signal, and a reference voltage and output a compensating voltage to the pixel circuit.

指定代表圖：



符號簡單說明：

100 . . . 顯示面板

110 . . . 源極驅動器

120 . . . 閘極驅動器

130 . . . 畫素電路

[1,1]~[n,m]

140 . . . 補償電路

[1]~[m]

DL . . . 資料線

GL . . . 閘極線

第 1 圖

# 公告本

## 【發明摘要】

【中文發明名稱】顯示面板

【英文發明名稱】DISPLAY PANEL

### 【中文】

一種顯示面板包含源極驅動器、閘極驅動器、複數個畫素電路以及複數個補償電路。源極驅動器電性耦接至複數條資料線，閘極驅動器電性耦接至複數條閘極線。畫素電路電性耦接至資料線、閘極線及接地端，畫素電路用以接收資料電壓以及電源電壓，並根據掃描訊號提供驅動電壓。補償電路電性耦接至資料線及接地端，補償電路用以接收第一控制訊號、第二控制訊號以及參考電壓，並將補償電壓輸入至畫素電路。

### 【英文】

A display panel includes a source driver, a gate driver, a plurality of pixel circuits, and a plurality of compensating circuits. The source driver is electrically coupled to a plurality of data lines. The gate driver is electrically coupled to a plurality of gate lines. The pixel circuit is electrically coupled to the data lines, the gate lines and a grounding end. The pixel circuit is configured to receive a data voltage and a source voltage, and supply a driving

voltage according to a scanning signal. The compensating circuit is electrically coupled to the data lines and the grounding end. The compensating circuit is configured to receive a first control signal, a second control signal, and a reference voltage and output a compensating voltage to the pixel circuit.

【指定代表圖】 第1圖

【代表圖之符號簡單說明】

100：顯示面板

110：源極驅動器

120：閘極驅動器

130：畫素電路[1,1]~[n,m]

140：補償電路[1]~[m]

DL：資料線

GL：閘極線

【特徵化學式】 無

## 【發明說明書】

【中文發明名稱】顯示面板

【英文發明名稱】DISPLAY PANEL

### 【技術領域】

【0001】本揭示文件有關一種顯示面板，尤指一種可補償驅動電晶體臨界電壓變異的顯示面板。

### 【先前技術】

【0002】低溫多晶矽薄膜電晶體(low temperature poly-silicon thin-film transistor, LTPS TFT)具有高載子遷移率與尺寸小的特點，適合應用於高解析度、窄邊框以及低耗電的顯示面板。然而，由於不同區域的矽薄膜會具有晶粒尺寸與數量的差異。因此，於顯示面板的不同區域中，薄膜電晶體的特性便會不同。

【0003】舉例而言，不同區域的薄膜電晶體會有著不同的臨界電壓(threshold voltage)，臨界電壓不同將會造成驅動電流產生差異，導致薄膜電晶體所驅動的顯示元件發光亮度不一致。在此情況下，顯示面板在顯示成像時將會面臨顯示畫面亮度不均勻的問題。

### 【發明內容】

【0004】本揭示內容之主要目的係在提供一種顯示面板，其主要係利用外部補償電路或是內部補償電路，將補

償電壓傳送至畫素電路進行補償，解決臨界電壓變異產生的電流不均勻性，達到防止閃爍現象的功效。

【0005】 為達成上述目的，本案之第一態樣是在提供一種顯示面板。顯示面板包含源極驅動器、閘極驅動器、複數個畫素電路以及複數個補償電路。源極驅動器電性耦接至複數條資料線，閘極驅動器電性耦接至複數條閘極線。畫素電路電性耦接至資料線、閘極線及接地端，畫素電路用以接收資料電壓以及電源電壓，並根據掃描訊號提供驅動電壓。補償電路電性耦接至資料線及接地端，補償電路用以接收第一控制訊號、第二控制訊號以及參考電壓，並將補償電壓輸入至畫素電路。

【0006】 本案之第二態樣是在提供一種顯示面板。顯示面板包含源極驅動器、閘極驅動器以及複數個畫素電路。源極驅動器電性耦接至複數條資料線，閘極驅動器電性耦接至複數條閘極線。畫素電路電性耦接至資料線及閘極線，畫素電路包含：寫入電路電性耦接至資料線以及第一節點，用以接收掃描訊號以及資料電壓。驅動電路電性耦接至第一節點以及第二節點，用以接收電源電壓。發光二極體電性耦接至驅動電路及接地端。補償電路電性耦接至資料線及接地端，用以接收控制訊號以及參考電壓，並將補償電壓輸入至寫入電路。

【0007】 本揭示內容之顯示面板可利用外部補償電路或是內部補償電路，將補償電壓傳送至畫素電路進行補償，解決臨界電壓變異產生的電流不均勻性，達到防止閃爍現

象的功效。

### 【圖式簡單說明】

【0008】 為讓揭示文件之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

第1圖為根據本揭示文件一實施例的顯示面板的電路圖；

第2圖為根據本揭示文件一實施例的畫素電路及補償電路的電路圖；

第3圖為根據本揭示文件一實施例的顯示面板的運作時序圖；

第4圖為根據本揭示文件一實施例的顯示面板的電路圖；

第5圖為根據本揭示文件一實施例的畫素電路的電路圖；以及

第6圖為根據本揭示文件一實施例的顯示面板的運作時序圖。

### 【實施方式】

【0009】 以下將配合相關圖式來說明本揭示內容的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

【0010】 請參閱第1圖。第1圖為根據本揭示文件一實施例的顯示面板100的電路圖。如第1圖所繪示，顯示面板100

包含源極驅動器110、閘極驅動器120、 $m * n$ 個畫素電路130以及 $m$ 個補償電路140。 $m$ 是指資料線DL的數量， $n$ 是指閘極線GL的數量，以下將以第1個補償電路140以及第[1,1]個畫素電路130為例說明顯示面板100的操作。

【0011】 承上述，源極驅動器110電性耦接至複數條資料線DL，並用以透過資料線DL連接至畫素電路130及補償電路140，閘極驅動器120電性耦接至複數條閘極線GL，並用以透過閘極線GL連接至畫素電路130。畫素電路130電性耦接至資料線DL、閘極線GL及接地端，畫素電路130用以接收資料電壓 $V_{DATA}$ 以及電源電壓VDD，補償電路140電性耦接至資料線DL及接地端。

【0012】 請參閱第2圖。第2圖為根據本揭示文件一實施例的畫素電路130及補償電路140的電路圖。如第2圖所示，畫素電路130用以根據掃描訊號SCAN[n]提供驅動電壓，可控制流經發光二極體的驅動電流 $I_{d1}$ 的大小，進而使發光二極體產生不同的灰階亮度。補償電路140用以接收控制訊號CTL1、控制訊號CTL2以及參考電壓Vref，並將補償電壓輸入至連接到同一條資料線DL的畫素電路130。

【0013】 承上述，畫素電路130包含電晶體T1及T2、電容C1以及發光二極體OLED。電晶體T1的第一端電性耦接至資料線DL，電晶體T1的第二端電性耦接至節點N1，電晶體T1的控制端電性耦接至掃描訊號SCAN[n]，電晶體T1用以根據掃描訊號SCAN[n]和資料電壓 $V_{DATA}$ 決定節點N1的電壓準位。電晶體T2的第一端電性耦接至節點N2，電晶



體T2的第二端電性耦接至發光二極體OLED，電晶體T2的控制端電性耦接至節點N1。電容C1的第一端電性耦接至節點N1，電容C1的第二端電性耦接至節點N2，電晶體T2用以產生驅動電流 $I_{d1}$ 至發光二極體OLED。

**【0014】** 補償電路140包含電晶體T3、T4及T5以及電容C2，電晶體T3的第一端電性耦接至資料線DL，電晶體T3的第二端電性耦接至節點N3，電晶體T3的控制端電性耦接至控制訊號CTL1。電晶體T4的第一端電性耦接至節點N3，電晶體T4的第二端電性耦接至接地端，電晶體T4的控制端電性耦接至參考電壓 $V_{ref}$ 。電晶體T5的第一端及第二端電性耦接至資料線DL，電晶體T5的控制端電性耦接至控制訊號CTL2。控制訊號CTL2用以控制電晶體T5導通或不導通，以根據電晶體T5之導通或不導通狀態來導通或斷開和電晶體T5的第一端及第二端電性耦接之資料線DL。電容C2的第一端電性耦接至節點N3，電容C2的第二端電性耦接至接地端。補償電路140用以將節點N3的電壓傳輸至畫素電路130進行電壓補償。

**【0015】** 實作上，電晶體T1~T5可以用P型的低溫多晶矽薄膜電晶體來實現，但本實施例並不以此為限。例如，電晶體T1~T5也可以用P型的非晶矽(amorphous silicon)薄膜電晶體來實現。在一些實施方式中，也可以採用N型的薄膜電晶體來實現，本發明不限制所採用的電晶體型態。

**【0016】** 以下將配合第2圖和第3圖來進一步說明畫素電路130以及補償電路140的運作方式，第3圖為根據本揭

示文件一實施例的顯示面板100的運作時序圖。如第2圖所示，在畫素電路130及補償電路140的運作過程中，工作電壓VDD工作於高準位 $V_{HIGH}$ (高於參考電壓 $V_{ref}$ )，控制訊號CTL1及CTL2和掃描訊號SCAN[n]會於高準位PH和低準位PL之間切換。

**【0017】** 於此實施例中，電晶體T4和電晶體T2位於同一行，因此可以將節點N3的電壓用於對同一行的畫素電路130進行補償。

**【0018】** 承上述，在重置及補償階段TP1中，控制訊號CTL1為低準位PL，使得電晶體T3為導通狀態，控制訊號CTL2為高準位PH，使得電晶體T5為不導通狀態。由源極驅動器110將節點N3的電壓位準重置到高準位 $V_{HIGH}$ 。接著，源極驅動器110不再給出高準位 $V_{HIGH}$ 維持節點N3的電壓，因此節點N3的電壓會透過電晶體T4將原本於高準位 $V_{HIGH}$ 的電壓放電至電壓 $V_{ref}+|V_{TH4}|$ ，其中 $V_{TH4}$ 是電晶體T4的臨界電壓。此時，源極驅動器110會讀取節點N3的電壓 $V_{ref}+|V_{TH4}|$ 並儲存至其內部的記憶體中。

**【0019】** 承上述，於寫入階段TP2中，控制訊號CTL1為高準位PH，使得電晶體T3為不導通；掃描訊號SCAN[n]由高準位PH轉態為低準位PL，使得電晶體T1為導通狀態，資料電壓 $V_{DATA}$ 由資料線DL輸入至節點N1。而控制訊號CTL2由高準位PH轉態為低準位PL，使得電晶體T5為導通狀態，源極驅動器110會將補償電壓 $V_{DATA}-|V_{TH4}|$ 輸入至畫素電路130的節點N1。補償電壓是先將節點N3的電壓

$V_{ref} + |V_{TH4}|$  中的參考電壓  $V_{ref}$  減去，再將電晶體 T4 的臨界電壓  $|V_{TH4}|$  轉換為負值，最後再加上資料電壓  $V_{DATA}$  得到  $V_{DATA} - |V_{TH4}|$ 。接著，於發光階段 TP3 中，控制訊號 CTL1 仍為高準位 PH，使得電晶體 T3 為不導通；掃描訊號 SCAN[n] 為高準位 PH，使得電晶體 T1 轉態為關閉狀態，由於節點 N1 的電壓為  $V_{DATA} - |V_{TH4}|$ ，使得電晶體 T2 為導通狀態，電晶體 T2 產生的驅動電流  $I_{d1}$  由《公式1》可得知。再者，由於假設電晶體 T4 的特性與電晶體 T2 類似，因此電晶體 T4 的臨界電壓  $|V_{TH4}|$  與電晶體 T2 的臨界電壓  $|V_{TH2}|$  相同，兩者可相互抵消，《公式1》如下所示：

$$\begin{aligned} I_{d1} &= \frac{1}{2} K (V_{DD} - V_{DATA} + |V_{TH4}| - |V_{TH2}|)^2 \\ &= \frac{1}{2} K (V_{DD} - V_{DATA})^2 \end{aligned} \quad \text{《公式1》}$$

【0020】於此實施例中，由《公式1》可知，驅動電流  $I_{d1}$  與驅動電路 140 的臨界電壓無關。因此，即使顯示面板中不同區域的驅動電晶體具有不同的特性(例如，不同的臨界電壓)，驅動電流  $I_{d1}$  和資料電壓  $V_{DATA}$  仍會維持固定的對應關係。

【0021】於另一實施例中，請一併參閱第4圖和第5圖。第4圖為根據本揭示文件一實施例的顯示面板 200 的電路圖。如第4圖所繪示，顯示面板 200 包含源極驅動器 210 以及閘極驅動器 220、 $m * n$  個畫素電路 230。畫素電路 230 包含寫入電路 231、驅動電路 232、發光二極體 233 以及補償電路 234。 $m$  是指資料線 DL 的數量， $n$  是指閘極線 GL 的數

量，以下將以第1個畫素電路130為例說明顯示面板200的操作。

【0022】 承上述，源極驅動器120電性耦接至複數條資料線DL，並用以透過資料線DL連接至畫素電路230及補償電路234，閘極驅動器220電性耦接至複數條閘極線GL，並用以透過閘極線GL連接至畫素電路230。畫素電路230電性耦接至資料線DL、閘極線GL及接地端，畫素電路230用以接收資料電壓 $V_{DATA}$ 以及電源電壓VDD。

【0023】 請參閱第5圖。第5圖為根據本揭示文件一實施例的畫素電路230的電路圖。畫素電路230可控制流經發光二極體233的驅動電流 $I_{d2}$ 的大小，進而使發光二極體233產生不同的灰階亮度。如第5圖所示，寫入電路231電性耦接至資料線DL的其中之一以及節點N1，用以接收掃描訊號以及資料電壓 $V_{DATA}$ 。驅動電路232電性耦接至節點N4以及節點N5，用以接收電源電壓VDD。發光二極體233電性耦接至驅動電路232及接地端；補償電路234電性耦接至資料線DL的其中之一及接地端，用以接收控制訊號CTL以及參考電壓 $V_{ref}$ ，並將補償電壓輸入至寫入電路231。

【0024】 承上述，寫入電路231包含電晶體T6，電晶體T6的第一端電性耦接至資料線DL，電晶體T6的第二端電性耦接至節點N4，電晶體T6的控制端電性耦接至掃描訊號SCAN[n]。寫入電路231用以根據掃描訊號SCAN[n]以及資料電壓 $V_{DATA}$ 和補償電壓決定節點N4的電壓準位。

【0025】 承上述，驅動電路232包含電晶體T7及電容

C3，電晶體T7的第一端電性耦接至節點N5，電晶體T7的第二端電性耦接至發光二極體233，電晶體T7的控制端電性耦接至節點N4。電容C3的第一端電性耦接至節點N4，電容C3的第二端電性耦接至節點N5，驅動電路232用以產生驅動電流 $I_{d2}$ 至發光二極體233。

【0026】承上述，補償電路234包含電晶體T8、T9以及電容C4，電晶體T8的第一端電性耦接至資料線DL，電晶體T8的第二端電性耦接至節點N6，電晶體T8的控制端電性耦接至控制訊號CTL。電晶體T9的第一端電性耦接至節點N6，電晶體T9的第二端電性耦接至接地端，電晶體T9的控制端電性耦接至節點N6。電容C4的第一端電性耦接至節點N6，電容C4的第二端電性耦接至接地端。

【0027】實作上，電晶體T6~T9可以用P型的低溫多晶矽薄膜電晶體來實現，但本實施例並不以此為限。例如，電晶體T6~T9也可以用P型的非晶矽(amorphous silicon)薄膜電晶體來實現。

【0028】以下將配合第5圖和第6圖來進一步說明畫素電路230的運作方式，第6圖為根據本揭示文件一實施例的畫素電路230的運作時序圖。如第6圖所示，在畫素電路230的運作過程中，工作電壓VDD工作於高準位 $V_{HIGH}$ (高於參考電壓 $V_{ref}$ )，控制訊號CTL和掃描訊號SCAN[n]會於高準位PH和低準位PL之間切換。

【0029】承上述，在重置及補償階段TP1中，控制訊號CTL為低準位PL，使得電晶體T8為導通狀態，由源極驅動

器210將節點N6的電壓位準重置到高準位 $V_{HIGH}$ 。接著，源極驅動器210不再給出高準位 $V_{HIGH}$ 維持節點N6的電壓，因此節點N6的電壓會透過電晶體T9將原本於高準位 $V_{HIGH}$ 的電壓放電至電壓 $V_{ref}+|V_{TH9}|$ ，其中 $V_{TH9}$ 是電晶體T9的臨界電壓。此時，源極驅動器110會讀取節點N6的電壓 $V_{ref}+|V_{TH9}|$ 並儲存至其內部的記憶體中。

【0030】承上述，於寫入階段TP2中，掃描訊號SCAN[n]由高準位PH轉態為低準位PL，使得電晶體T6為導通狀態，源極驅動器210會將補償電壓 $V_{DATA}-|V_{TH9}|$ 由資料線DL輸入至畫素電路230的節點N4。補償電壓是先將節點N6的電壓 $V_{ref}+|V_{TH9}|$ 中的參考電壓 $V_{ref}$ 減去，再將電晶體T9的臨界電壓 $|V_{TH9}|$ 轉換為負值，最後再加上資料電壓 $V_{DATA}$ 得到 $V_{DATA}-|V_{TH9}|$ 。接著，於發光階段TP3中，控制訊號CTL仍為高準位PH，使得電晶體T8為不導通；掃描訊號SCAN[n]為高準位PH，使得電晶體T6轉態為關閉狀態，由於節點N4的電壓為 $V_{DATA}+|V_{TH9}|$ ，使得電晶體T7為導通狀態，電晶體T7產生的驅動電流 $I_{d2}$ 由《公式2》可得知。再者，由於假設電晶體T9的特性與電晶體T7類似，因此電晶體T9的臨界電壓 $|V_{TH9}|$ 與電晶體T7的臨界電壓 $|V_{TH7}|$ 相同，兩者可相互抵消，《公式2》如下所示：

$$\begin{aligned} I_{d2} &= \frac{1}{2} K(V_{DD} - V_{DATA} + |V_{TH9}| - |V_{TH7}|)^2 \\ &= \frac{1}{2} K(V_{DD} - V_{DATA})^2 \end{aligned} \quad \langle \text{公式2} \rangle$$

【0031】於此實施例中，由《公式2》可知，驅動電流

Id2與驅動電路230的臨界電壓無關。因此，即使顯示面板中不同區域的驅動電晶體230具有不同的特性(例如，不同的臨界電壓)，驅動電流Id2和資料電壓 $V_{DATA}$ 仍會維持固定的對應關係。

**【0032】** 綜上所述，本揭示內容之畫素電路可利用外部補償電路或是內部補償電路，將補償電壓傳送至畫素電路內部進行補償，解決臨界電壓變異產生的電流不均勻性，達到防止閃爍現象，進而增加顯示畫面的對比度的功效。

**【0033】** 在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

**【0034】** 另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。

**【0035】** 雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示

內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

**【符號說明】**

**【0036】**

100、200：顯示面板

110、210：源極驅動器

120、220：閘極驅動器

130、230：畫素電路[1,1]~[n,m]

140：補償電路[1]~[m]

234：補償電路[1,1]~[n,m]

DL：資料線

GL：閘極線

$V_{DATA}$ ：資料電壓

SCAN[n]：掃描訊號

OLED、233：發光二極體

N1、N2、N3、N4、N5、N6：節點

VDD：工作電壓

Vref：參考電壓

CTL1、CTL2、CTL：控制訊號

PH：高準位

PL：低準位

Id1、Id2：驅動電流

T1~T9：電晶體



C1~C4：電容

TP1：重置及補償階段

TP2：寫入階段

TP3：發光階段

## 【發明申請專利範圍】

【第 1 項】一種顯示面板，包含：

一源極驅動器，電性耦接至複數條資料線，根據一掃描訊號提供一驅動電壓；

一閘極驅動器，電性耦接至複數條閘極線；

複數個畫素電路，電性耦接至該些資料線、該些閘極線及一接地端，該些畫素電路用以接收一資料電壓以及一電源電壓，並根據該掃描訊號接收該驅動電壓；以及

複數個補償電路，電性耦接至該些資料線及該接地端，該些補償電路用以接收一第一控制訊號、一第二控制訊號以及一參考電壓，並將一補償電壓輸入至該些畫素電路，其中，該些補償電路包含：

一第三電晶體，具有一第一端、一第二端以及一第一控制端，該第一端電性耦接至該資料線，該第二端電性耦接至一節點，該第一控制端用以接收該第一控制訊號；

一第四電晶體，具有一第三端、一第四端以及一第二控制端，該第三端電性耦接至該節點，該第四端電性耦接至該接地端，該第二控制端用以接收該參考電壓；

一第五電晶體，具有一第五端以及一第六端以及一第三控制端，該第五端電性耦接至該資料線，該第六端電性耦接至該資料線，該第三控制端電性耦接該第二控制訊號，該第二控制訊號控制該第五電晶體導通或不

導通，以根據該第五電晶體之該導通或該不導通狀態來導通或斷開和該第五端和該第六端電性耦接的該資料線；以及

一第二電容，具有一第七端以及一第八端，該第七端電性耦接至該節點，該第八端電性耦接至該接地端。

**【第 2 項】**如請求項 1 的顯示面板，其中，該些畫素電路包含：

一第一電晶體，具有一第一端、一第二端以及一第一控制端，該第一端電性耦接至該資料線，該第二端電性耦接至一第一節點，該第一控制端電性用以接收該掃描訊號；

一第二電晶體，具有一第三端、一第四端以及一第二控制端，該第三端電性耦接至一第二節點，該第二控制端電性耦接至該第一節點；

一第一電容，具有一第五端以及一第六端，該第五端電性耦接至該第一節點，該第六端電性耦接至該第二節點；以及

一發光二極體，具有一第七端及一第八端，該第七端電性耦接至該第四端，該第八端電性耦接至該接地端。

**【第 3 項】**如請求項 1 的顯示面板，其中在一寫入階段內該第五電晶體接收到該第二控制訊號，用以將該補償

電壓輸入至該些畫素電路的其中之一，該補償電壓係根據該節點的電壓以及該資料電壓所產生。

【第4項】如請求項1的顯示面板，其中在一重置及補償階段內該第一控制訊號為一第一位準，該掃描訊號為一第四位準，該第二控制訊號為一第六位準，在一寫入階段內該第一控制訊號為一第二位準，該掃描訊號為一第三位準，該第二控制訊號為一第五位準，在一發光階段內該第一控制訊號為該第二位準，該掃描訊號為該第四位準，該第二控制訊號為該第六位準。

【第5項】一種顯示面板，包含：  
一源極驅動器，電性耦接至複數條資料線；  
一閘極驅動器，電性耦接至複數條閘極線；以及  
複數個畫素電路，電性耦接至該些資料線及該些閘極線，該些畫素電路更包含：

一寫入電路，電性耦接至該些資料線以及一第一節點，用以接收一掃描訊號以及一資料電壓；

一驅動電路，電性耦接至該第一節點以及一第二節點，用以接收一電源電壓；

一發光二極體，電性耦接至該驅動電路及一接地端；以及

一補償電路，電性耦接至該些資料線及該接地端，用以接收一控制訊號以及一參考電壓，並將一補償

電壓輸入至該寫入電路，其中該補償電路包含：

一第三電晶體，具有一第一端、一第二端以及一第一控制端，該第一端電性耦接至該資料線，該第一控制端電性耦接至該控制訊號；

一第四電晶體，具有一第三端、一第四端以及一第二控制端，該第三端電性耦接至該第二端，該第四端電性耦接至該接地端，該第二控制端電性耦接至該參考電壓；

一第二電容，具有一第五端以及一第六端，該第五端電性耦接至該第二端及該第四端，該第六端電性耦接至該接地端。

【第 6 項】如請求項 5 的顯示面板，其中該寫入電路包含：

一第一電晶體，具有一第一端、一第二端以及一控制端，該第一端電性耦接至該資料線，該第二端電性耦接至該第一節點，該控制端電性耦接至該掃描訊號。

【第 7 項】如請求項 5 的顯示面板，其中，該驅動電路包含：


一第二電晶體，具有一第一端、一第二端以及一控制端，該第一端電性耦接至該第二節點，該第二端電性耦接至該發光二極體，該控制端電性耦接至該第一節點；以及

一第一電容，具有一第三端以及一第四端，該第三端


電性耦接至該第一節點，該第四端電性耦接至該第二節點。

【第 8 項】如請求項 5 的顯示面板，其中在一重置及補償階段內該控制訊號為一第一位準，該掃描訊號為一第四位準，在一寫入階段內該控制訊號一該第二位準，該掃描訊號為一第三位準，在一發光階段內該控制訊號為該第二位準，該掃描訊號為該第四位準。






第 2 圖




第 3 圖






第 4 圖



第 5 圖



第 6 圖