



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) **SU** (11) **1185604** **A**

(51)4 Н 03 М 1/06

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 3740147/24-24

(22) 04.05.84

(46) 15.10.85. Бюл. № 38

(72) Г.Н.Лавров и О.М.Доронина

(71) Львовский ордена Ленина политехнический институт им. Ленинского комсомола

(53) 681.325(088.8)

(56) Авторское свидетельство СССР
№ 940296, кл. Н 03 К 13/17, 1980.

Авторское свидетельство СССР
№ 1035790, кл. Н 03 К 13/02, 1983.

(54) (57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ИНТЕГРАЛЬНЫХ ХАРАКТЕРИСТИК ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН С МУЛЬТИПЛИКАТИВНОЙ АВТОКОРРЕКЦИЕЙ, содержащий аналоговый коммутатор, источник опорного напряжения, три блока перемножения, каждый из которых выполнен на двух операционных усилителях-инверторах, четырех аналоговых ключах, формирователе импульсов стабильной длительности и двух преобразователей напряжения в частоту, блок управления, выполненный на нуль-органе, счетчике и дешифраторе, сумматор частот, выполненный на шести триггерах, сдвиговом регистре, инверторе и элементе ИЛИ, генератор опорной частоты, элемент задержки, цифровой интегратор, блок масштабирования, элемент ИЛИ, счетчик результата, триггер памяти знака и согласующее устройство, входы которого являются шинами входных сигналов, первые выходы соединены с соответствующими первыми входами аналогового коммутатора, а второй выход - с входом нуль-органа блока управления, выход

нуль-органа соединен с входом счетчика, выходы которого подключены к входам дешифратора, выходы которого являются выходами блока управления и соединены с вторыми входами аналогового коммутатора, первыми входами первого и второго аналоговых ключей каждого блока перемножения, первым и вторым входами блока деления на период, первым входом блока извлечения корня квадратного, первыми входами блока масштабирования, первым и вторым входами цифрового интегратора, первым и вторым входами элемента ИЛИ, входом элемента задержки, первым входом счетчика результата, каждый первый и второй выходы аналогового коммутатора соединены соответственно с входами первого и второго операционных усилителей-инверторов каждого блока перемножения и через второй и третий аналоговые ключи соединены соответственно с входами соответствующих преобразователей напряжения в частоту блоков перемножения, выходы первого и второго операционных усилителей-инверторов каждого блока перемножения соединены соответственно через первый и четвертый аналоговые ключи с входами первого и второго преобразователей напряжения в частоту, выход первого преобразователя напряжения в частоту каждого блока перемножения подключен к первому входу соответствующего формирователя импульсов стабильной длительности, второй вход каждого из которых соединен с выходом генератора опорной частоты, а выходы - с вторыми входами третьего и четвертого аналоговых

09 **SU** (11) **1185604** **A**

ключей, выход второго преобразователя напряжения в частоту каждого блока перемножения соединен соответственно с первыми входами первого, второго и третьего триггеров сумматора частот, вторые входы которых соединены с выходами соответственно четвертого, пятого и шестого триггеров, первые входы которых подключены соответственно к выходам первого, второго и третьего триггеров, вторые входы объединены и через инвертор подключены к входу сдвигового регистра, выходу генератора опорной частоты и третьему входу блока деления на период, а третьи входы четвертого, пятого и шестого триггеров подключены к выходам сдвигового регистра, третий вход цифрового интегратора соединен с выходом элемента задержки, а первые выходы - с четвертыми входами блока деления на период, пятый вход которого соединен с вторым выходом цифрового интегратора, первым входом триггера памяти знака, второй вход которого подключен к выходу элемента ИЛИ, второй, третий и четвертый входы блока масштабирования соединены соответственно с первым и вторым выходами блока деления на период и выходом блока извлечения корня квадратного, второй вход которого подключен к третьему выходу блока деления на

период и пятому входу блока масштабирования, выход которого подключен к второму входу счетчика результата, выходы которого являются выходными линиями, третий вход аналогового коммутатора соединен с выходом источника опорного напряжения, о т л и ч а ю щ и й с я тем, что, с целью повышения точности и упрощения преобразователя, в него введены вычитающий счетчик, ключ, двоичный умножитель коррекции, выполненный на элементах И, элементе ИЛИ и счетчике, первый вход которого соединен с выходом элемента ИЛИ сумматора частот, второй вход счетчика соединен с выходом блока управления, а выходы - с первыми входами соответствующих элементов И, вторые входы которых соединены с выходами вычитающего счетчика, а выходы - с входами элемента ИЛИ двоичного умножителя коррекции, выход которого подключен к четвертому входу цифрового интегратора, причем выход блока управления соединен с первыми входами ключа и вычитающего счетчика, второй вход которого через ключ соединен с выходом блока масштабирования, при этом в сумматоре частот входы элемента ИЛИ объединены с вторыми входами первого, второго и третьего триггеров.

1

Изобретение относится к энергетике и может быть использовано в измерительно-информационных системах, автоматизированных системах управления, где предусматривается контроль и ввод данных об интегральных параметрах электрической сети (активной и реактивной энергии и мощности трехфазной цепи, действующих значений напряжения и силы переменного тока) в электронные вычислительные машины для последующей обработки.

Цель изобретения - повышение точности и упрощение преобразователя.

На чертеже изображена структурная схема электрического аналого-цифрового преобразователя интеграль-

2

ных характеристик электрических величин с мультипликативной автокоррекцией.

Аналого-цифровой преобразователь состоит из согласующего устройства 1, аналогового коммутатора 2, источника 3 опорного напряжения, блоков 4 - 6 перемножения, каждый из которых содержит входы 7 - 11, два операционных усилителя - инвертора 12 и 13, аналоговые ключи 14 - 17, преобразователи 18 и 19 напряжения в частоту и формирователь 20 импульсов стабильной длительности, блок 21 управления, содержащий нуль-орган 22, счетчик 23 и дешифратор 24, сумматора 25 частот, содержащего триггеры 26 - 31, сдви-

говый регистр 32, инвертор 33 и элемент ИЛИ 34, генератора 35 опорной частоты, двоичного умножителя 36 коррекции, содержащего счетчик 37, группу элементов И 38, элемент ИЛИ 39, вычитающего счетчика 40, ключа 41, элемента 42 задержки, цифрового интегратора 43, блока 44 деления на период, блока 45 извлекающего корня квадратного, блока 46 масштабирования, счетчика 47 результата, элемента ИЛИ 48 и триггера 49 памяти знака.

Входы согласующего устройства 1 являются шинами входных сигналов, а первые выходы соединены с первыми входами аналогового коммутатора 2, второй выход согласующего устройства 1 подключен к входу нуля-органа 22, выход которого соединен с входом счетчика 23. Выходы последнего подключены к входам дешифратора 24, выходы которого соединены с вторыми входами аналогового коммутатора 2, первыми входами аналоговых ключей 14 и 15 каждого блока 4 - 6, первым и вторым входом цифрового интегратора 43, блока 44, первыми входами блоков 45 и 46, счетчика 47, входом элемента 42, первым входом вычитающего счетчика 40, первым и вторым входами элемента ИЛИ 48, первым входом ключа 41. Каждый первый и второй выходы аналогового коммутатора 2 соединены с входами 9 и 11 блоков 4 - 6. Входы 7 и 8 каждого из блоков 4 - 6 подключены к входам соответственно аналоговых ключей 14 и 15, а входы 9 и 11 - к входам соответственно операционных усилителей-инверторов 12 и 13 и через аналоговые ключи 15 и 17 - к входам преобразователей 18 и 19 напряжения в частоту. Выходы операционных усилителей-инверторов 12 и 13 соединены соответственно через аналоговые ключи 14 и 16 с входами преобразователей 18 и 19. Выход преобразователя 18 подключен к первому входу формирователя 20, второй вход которого соединен с входом 10 блоков 4 - 6, а выходы - с входами аналоговых ключей 16 и 17. Выход преобразователя 19 каждого блока 4 - 6 соединен с первым входом триггеров соответственно 26 - 28, вторые входы последних соединены с входами элемента ИЛИ 34 и выходами соответственно триггеров 29 - 31, первые входы которых подключены соответственно к вы-

ходам триггеров 26 - 28, вторые входы объединены и подключены через инвертор 33 к входу сдвигового регистра 32, выходу генератора 35, а третьи входы соединены с выходами сдвигового регистра 32. Выход элемента ИЛИ 34 соединен с первым входом счетчика 37 двоичного умножителя 36 коррекции. Второй вход счетчика 37 подключен к выходу дешифратора 24. Выходы счетчика 37 соединены с первыми входами элементов И 38, вторые входы которых подключены к выходам вычитающего счетчика 40, а выходы - к входам элемента ИЛИ 39, третий вход цифрового интегратора 43 соединен с выходом элемента 42, четвертый вход - с выходом элемента 39, а выход генератора 35 соединен с третьим входом блока 44, четвертые входы которого соединены с первыми выходами цифрового интегратора 43, второй выход которого соединен с пятым входом блока 44 и первым входом триггера 49, второй вход которого соединен с выходом элемента 48. Выход генератора 35 соединен с входами 10 блоков 4 - 6. Второй и третий входы блока 46 соединены с первым и вторым выходами блока 44, четвертый вход - с выходом блока 45, второй вход которого подключен к третьему выходу блока 44 и пятому входу блока 46. Выход блока 46 подключен к второму входу счетчика 47 и через ключ 41 - к второму входу вычитающего счетчика 40. Выход источника 3 соединен с третьим входом аналогового коммутатора 2.

Работа аналого-цифрового преобразователя интегральных характеристик электрических величин с мультипликативной автокоррекцией отличается от работы прототипа осуществлением мультипликативной автокоррекции и введением корректирующего коэффициента. Мультипликативная автокоррекция в аналого-цифровом преобразователе производится в каждом его рабочем цикле. Для этого блоком 21 выделяется такт коррекции, в начале которого вычитающий счетчик 40 устанавливается в состояние 2^{n-1} , где n - число двоичных разрядов счетчика 40, счетчик 37 сбрасывается в "нуль", ключ 41 замыкается, а к входу блоков 4 - 6 подключается опорное напряжение U_k с выхода источника 3 опорного на-

пряжения, претерпевающее в аналого-цифровом преобразователе те же преобразования, что и входные токи (напряжения).

Поэтому при проведении коррекции на выходе блока 46 формируется пачка импульсов, число N_k которых определяется из выражения

$$N_k = K_t U_k \sqrt{K_k}, \quad (1)$$

где K_t - суммарный масштабный коэффициент функции преобразования аналого-цифрового преобразователя;

K_k - корректирующий коэффициент, устанавливаемый двоичным множителем 36 коррекции совместно с вычитающим счетчиком 40;

U_k - опорное напряжение

$$K_k = N_{oc} / 2^n, \quad (2)$$

где N_{oc} - число, которому соответствует код в вычитающем счетчике 40;

2^n - коэффициент пересчета счетчиков 37 и 40.

Управляющим кодом двоичного множителя 36 коррекции является код числа N_{oc} , находящийся в вычитающем счетчике 40, причем старший разряд последнего является управляющим для младшего разряда счетчика 37 и наоборот - младший - для старшего. Число N_{oc} может быть представлено так:

$$N_{oc} = d_{n-1} \cdot 2^{n-1} + d_{n-2} \cdot 2^{n-2} + \dots + d_0, \quad (3)$$

где $d_{n-1}, d_{n-2}, \dots, d_0$ - состояния разрядов вычитающего счетчика 40

($d_{n-1}, d_{n-2}, \dots, d_0$ могут принимать значения "0" или "1"). При этом при поступлении N_k импульсов на первый вход счетчика 37 с выхода элемента 34 сумматора 25 частот на выход первого элемента И 38 поступает число импульсов $(N_k / 2) \cdot d_{n-1}$, на выход следующего за ним элемента И 38 $(N_k / 2^n) d_{n-2}$, на выход последнего элемента И 38 $(N_k / 2^n) d_0$. На выход элемента ИЛИ 39 поступает число импульсов N_k'' ,

$$N_k'' = \frac{N_k}{2} d_{n-1} + \frac{N_k}{2^2} d_{n-2} + \dots + \frac{N_k}{2^n} d_0 = \frac{N_k}{2^n} (d_{n-1} \cdot 2^{n-1} + d_{n-2} \cdot 2^{n-2} + \dots + d_0) = \frac{N_k N_{oc}}{2^n}, \quad (4)$$

что соответствует выражению (2).

При отсутствии мультипликативной погрешности аналого-цифрового преобразователя $\Delta K = K_t - K = 0$,

где K - расчетное значение масштабного коэффициента функции преобразования аналого-цифрового преобразователя (число импульсов в выходной пачке блока 46 равно 2^n). Поэтому при поступлении этой пачки на второй вход вычитающего счетчика 40 его состояние не изменяется и соответствует числу $N_{oc} = 2^{n-1}$.

При наличии мультипликативной погрешности ($\Delta K \neq 0$) число импульсов на выходе блока 46, а следовательно, и входе вычитающего счетчика 40 изменяется на некоторую величину ΔN_{oc} , что приводит к изменению состояния счетчика 40 до значения, соответствующего числу $N_{oc} = 2^{n-1} - \Delta N_{oc}$, а следовательно, и изменению корректирующего коэффициента K_k . Причем последний должен принять такое значение, при котором при поступлении на вход двоичного множителя 36 коррекции того же числа импульсов (N_k), что и до коррекции состояния вычитающего счетчика 40, число импульсов на входе этого счетчика будет равно 2^n .

Коэффициент K_k до и после коррекции определяется из следующих выражений (5) и (6) соответственно:

$$K_k = 1/2; \quad (5)$$

$$K_k' = (2^{n-1} - \Delta N_{oc}) / 2^n = (1 - \Delta N_{oc} / 2^{n-1}) / 2. \quad (6)$$

При этом с учетом выражения (1) справедливы следующие соотношения

$$K_t \cdot U_k \sqrt{1/2} = 2^n + \Delta N_{oc}; \quad (7)$$

$$K_t \cdot U_k \sqrt{(1 - \Delta N_{oc} / 2^{n-1}) / 2} = 2^n, \quad (8)$$

которые при подстановке значения $K_t U_k$ из (7) в (8) и деления обеих частей последнего на $(2^n + \Delta N_{oc})$ преобразуются к виду

$$\sqrt{1 - \Delta N_{oc} / 2^{n-1}} = (1 + \Delta N_{oc} / 2^n)^{-1} \quad (9)$$

Разложим правую и левую часть уравнения (9) в степенные ряды

$$\sqrt{1 - \Delta N_{oc} / 2^{n-1}} = 1 - \Delta N_{oc} / 2^n - (\Delta N_{oc} / 2^n)^2 - (\Delta N_{oc} / 2^n)^{3/2}; \quad (10)$$

$$(1 - \Delta N_{oc} / 2^n)^{-1} = 1 + \Delta N_{oc} / 2^n + (\Delta N_{oc} / 2^n)^2 + (\Delta N_{oc} / 2^n)^3. \quad (11)$$

Два первых члена степенных рядов (10) и (11) совпадают, поэтому при прене-

брежении остальными их членами можно говорить о справедливости выражения (7).

Наличие третьего, четвертого и т.д. членов рядов (10) и (11) приводит к относительной методической погрешности коррекции

$$\delta_k = -\frac{3}{2}(\Delta K/K)^2. \quad (12)$$

При $\Delta K/K \leq 1\%$, что имеет место в реальных аналого-цифровых преобразователях с периодической (через несколько секунд) коррекцией,

$$\delta_k = 0,015\%.$$

Для снижения δ_k можно увеличивать число шагов коррекции. Так, после ее второго и третьего шага относительная методическая погрешность определяется как $3/2(\Delta K/K)^3$ и $-\frac{3}{2}(\Delta K/K)^4$ и

при $\Delta K/K \leq 1\%$ составляет соответственно 0,0015% и 0,00015%.

Инструментальная погрешность мультипликативной автокоррекции в предлагаемом преобразователе зависит от числа разрядов вычитающего счетчика 40 и при $n = 12$ составляет:

$$\delta_{к.и.4} = (1/2^n) \cdot 100\% = 0,03\%. \quad (13)$$

В прототипе инструментальная погрешность мультипликативной автокоррекции зависит от числа разрядов вычитающих счетчиков, а также точности подбора шунтирующих резисторов и сопротивления ключей. Сопротивления резисторов в прототипе должны быть подобраны как $r_i = 2^{n-2} \cdot r$, где i - порядковый номер резистора, а r - сопротивление резистора. Однако несоответствие реальных шкал рядов высокостабильных резисторов этим значениям, а также сопротивления аналоговых ключей могут привести к поправке в шунтирующих сопротивлениях r_i до 1%. Тогда при поступлении на вход вычитающего счетчика на первом шаге коррекции, когда сопротивление между стабилизаторами тока и напряжения в преобразователе напряжения в частоту составляет $R = r/2,01, (2^n +$

$+ 1)$, импульсов состояние этого счетчика изменяется до значения $2^{n-1} - 1$, что приводит к изменению сопротивления R до значения

$$R = \frac{2^{n-1} \cdot 1,01 \cdot r}{2^{n-1} \cdot 1,01 + (2^{n-1} - 1)}. \quad (14)$$

При этом погрешность коррекции определяется из выражения

$$\delta_{к.и.8} = \Delta N_{oc} / 2^n, \quad (15)$$

где N_{oc} определяется из выражения


$$(2^n + 1) \cdot \sqrt{r/2,01} \cdot \sqrt{\frac{2^{n-1} \cdot 1,01 + (2^{n-1} - 1)}{\delta^{n-1} \cdot 1,01 \cdot r}} = 2^n + \Delta N_{oc} \quad (16)$$

при $n = 12$; $\delta_{к.и.2} = -0,5\%$.

Таким образом, инструментальная погрешность коррекции в предлагаемом аналого-цифровом преобразователе снижается по сравнению с инструментальной погрешностью прототипа в $\delta_{к.и.4} / \delta_{к.и.1} = 16$ раз.

В предлагаемом аналого-цифровом преобразователе мультипликативная автокоррекция для всех блоков перемножения производится в его каждом рабочем цикле, в то время как в прототипе она производится для каждого блока 1 раз за три рабочих цикла. При этом методическая погрешность в аналого-цифровом преобразователе по сравнению с таковой в прототипе снижается с учетом формулы (12) в 9 раз.

Кроме того, в предлагаемом аналого-цифровом преобразователе по сравнению с прототипом отпадает необходимость в двух вычитающих счетчиках, шунтирующих резисторах и аналоговых ключах для их подключения, сдвиговом регистре, четырех ключах, трех элементах ИЛИ, элементе И, за счет чего осуществляется упрощение устройства по сравнению с прототипом.



Редактор Е.Копча Составитель А.Титов Техред А.Бабинцев Корректор С.Шекмар

Заказ 6437/58 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ИПИ "Патент", г.Ужгород, ул.Проектная, 4