

公告本

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：94110388

※ 申請日期：94.3.31

※IPC 分類：H01L 21/8242, H01P 3/06,
H01L 21/70

一、發明名稱：(中文/英文)

使用填滿導體之通孔之嵌入式電容器

EMBEDDED CAPACITORS USING CONDUCTOR FILLED VIAS

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

美商賀利實公司

HARRIS CORPORATION

代表人：(中文/英文)

史考特 T 米昆

MIKUEN, SCOTT T.

住居所或營業所地址：(中文/英文)

美國佛羅里達州美爾鉢市西那沙路1025號

1025 WEST NASA BOULEVARD, MELBOURNE, FL 32919, U. S. A.

國 籍：(中文/英文)

美國 U.S.A.

三、發明人：(共 2 人)

姓 名：(中文/英文)

1. 泰瑞 M 普洛沃

PROVO, TERRY M.

2. 安德瑞 J 湯普森

THOMSON, ANDREW J.

國 籍：(中文/英文)

1.2.均美國 U.S.A.

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 美國；2004年04月02日；10/816,637

2.

☐ 無主張專利法第二十七條第一項國際優先權：

1.

2.

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係關於一種嵌入式電容器及用於製造該等嵌入式電容器之方法。

【先前技術】

嵌入式電容器目前在印刷線路板(printed wire board ; PWB)及低溫共燒陶瓷(low temperature co-fired ceramic ; LTCC)技術中皆可用。通常將印刷之導體沈積於基板上，並用作電容器之電極。一些實例中，基板本身可用作電容器之介電質。其他配置中，可採用介電材料填滿基板內之通孔。

使用LTCC，通常採用印刷厚膜程序建立印刷導體。蝕刻程序通常用於PWB。任一情形中，採用嚴密公差形成電容器具有困難度。特定言之，常常難以精確控制電極之面積。電極面積內之較小差異可顯著改變一部分之電容。

當嘗試在基板上同時建立高及低值之電容器時，此問題進一步被糾纏在一起。此情況下，通常使用高介電係數介電質，以便可用容量上有效的方式形成高值電容器。但使用高介電係數介電質需要用於實現小值電容器之極小電極。對此類電極保持嚴密公差可非常困難。例如，當在LTCC上印刷電極時，流跡(bleed-out)、網格密度及印刷程序內之不精確性等變數皆會造成電極之尺寸不精確性。因此，需要一種用於建立嵌入式電容器之解決方案，其中可在較大範圍之電容值上保持嚴密公差。

【發明內容】

本發明係關於一種製造嵌入式電容器之方法。該方法可包括在介電基板內形成至少一個孔之步驟。介電基板可加以機械沖孔或雷射切割，以形成該孔。可採用導電材料填滿該孔，以形成第一電極。另外，可將導體形成於介電基板上，導體與第一電極並非電性接續。該孔之深度及/或截面積可選擇為在電極與導體間提供一期望數量之電容性耦合。另外，可將第二導體沈積於介電基板上，使得第一導體與第一電極電接觸。可將至少一第二孔形成於介電基板內並採用導電材料加以填滿，以形成第二電極。第二電極可與第一電極電連接。

第一孔可形成於介電基板之第一層內。第二孔可形成於第二介電層內。可採用導電材料填滿第二孔。另外，可結合第一及第二介電層，以便第一孔內之導電材料與第二孔內之導電材料電性接續。第一孔與第二孔內之導電材料可形成一延伸電極。

用於製造嵌入式電容器之方法可包括在第一介電層內形成至少一個孔以及採用導電材料填滿該孔之步驟。第一導體可置於第一介電層上，第一導體與第一電極電接觸。第二導體可置於第二介電基板上。第一及第二介電層可加以結合，以便第一及第二導體非電性連續。第一導體及/或第二導體之尺寸可選擇成在第一導體與第二導體間提供期望數量之電容性耦合。

本發明也係關於一種嵌入式電容器，其可包括具有一電

極之基板。電極可包括已填滿基板內之孔的導電材料。第一導體可置於介電基板上。第一導體可與第一電極電接觸。

嵌入式電容器亦可包括基板上之導體，其與第一電極並非電性連續。該孔之深度及/或截面積可選擇為在電極與導體間提供一期望數量之電容性耦合。亦可提供第二電極。電極可包括已填滿基板內之第二孔的導電材料。第一及第二孔可加以電連接。

基板可包括複數個介電層。第一電極可置於基板之第一層內。可提供第二電極，其包括已填滿基板之第二層內的第二孔之導電材料。第一及第二孔可加以電連接。

本發明也係關於包括具有複數個介電層之基板的嵌入式電容器。可將電極置於介電層之第一介電層內，電極包括已填滿基板內之孔的導電材料。可將第一導體置於介電層上，第一導體與電極電接觸。另外，可將第二導體置於介電層之第二介電層上，第二導體與電極並非電性連續。第一及第二導體之尺寸可選擇成在第一與第二導體間提供一期望數量之電容性耦合。

【實施方式】

本發明提供其中形成嵌入式電容器之基板。明顯地，由於將電容器形成於基板內，較大數量之基板表面積可用於其他組件之定位。此外，基板大小可縮小，因為不再需要通常由表面黏著電容器使用的區域。

基板可包括一或多個介電層。可在介電層內提供通孔或孔。通孔可採用導電材料加以填滿，以形成電極。可藉由

電極形成電容器，另一導體與電極並非電性短路，並且將介電材料置於電極與其他導體間。置於電極與其他導體間之介電材料的數量可藉由選擇基板內電極之深度而加以控制。例如，電極可延伸穿過單一介電層，或複數個介電層。

可採用遠高於其他電極類型之公差製造形成於通孔內之電極。因為截面積及通孔深度可精確地加以控制，可保持較高製造公差。例如，可藉由使用高精確度機械沖孔系統或雷射切割系統精確地控制通孔之截面積。另外，可藉由使用具有精確厚度之介電層精確地控制通孔深度。從而可避免昂貴的程序，例如雷射修整。此類程序有時用於調整電極大小，以便調整電容值。相應地，使用填滿導體之通孔形成電極導致可更經濟地製造電容器且比其他類型之低公差電容器具有更佳之品質。

此外，嚴密控制電極公差之能力有助於具有極高相對介電係數之介電層的使用。結果，可在單一基板內提供具有廣闊範圍之電容值的嵌入式電容器。例如，介電層可具有範圍從小於6至大於2400之相對介電係數(ϵ_r)，可在基板內提供具有範圍從小於20 pF至大於220 nF之值的電容器。

參考圖1，顯示有助於瞭解本發明的基板100之斷面圖。基板100可包括一或多層，例如層110、120、130、140。典型層厚度可從0.5 mils至10 mils。基板層110、120、130、140可由其中可形成通孔的任何介電材料形成。例如，基板層可由陶瓷材料形成，例如低溫共燒陶瓷(LTCC)或高溫共燒陶瓷(HTCC)。基板層亦可由玻璃纖維或採用纖維(例如

FR4)強化之環氧絕緣體形成。此外，可使用聚合物作為介電質，例如聚醯胺、聚脂、聚丙烯或其他聚合物薄膜。另外，本發明並不限於此，可使用許多其他介電材料。

可使用的LTCC材料之範例為可從Research Triangle Park, NC 27709之杜邦公司獲得的951 Green Tape™。951 Green Tape™之相對介電係數(ϵ_r)為大約7.8。可使用的另一LTCC材料為可從Cleveland, Ohio 44114之Ferro公司獲得的零件編號K2400。K2400可作為粉末，其可用於闡述LTCC膠帶。K2400具有大約2400之相對介電係數(ϵ_r)。但是，具有其他介電係數的粉末也可用。一項配置中，基板100可包含具有不同介電係數之多個基板層。相應地，電場密度在基板100之不同部分可不同。此一配置可提供對嵌入式電容器之電容值的進一步控制。

可將一或多個通孔115形成於第一基板層110內。亦可將通孔形成於其他基板層內。例如，可將通孔125形成於第二基板層120內，可將通孔135形成於第三基板層130內，以及可將通孔145形成於第四基板層140內，依此類推。許多技術可用於在基板層內形成通孔。例如，在某些基板中，例如陶瓷基板，可藉由穿過基板之雷射切割孔、穿過基板之鑽孔或機械沖孔形成通孔。一較佳配置中，可用機械方式沖製通孔，因為此可嚴密控制各通孔之截面積的公差。例如，可保持 ± 0.1 mil之公差。另外，若使用經受收縮之基板，較佳的係在基板用於製造程序前加以預處理，以便將形成通孔後的收縮減至最小。此收縮可導致通孔公差改變。以

下說明一示範性預處理程序。

可將通孔 115、125、135、145 形成為各通孔具有相同橫斷面圖，或各通孔 115 之大小可予以最佳化，從而一旦採用導電材料填滿通孔即可實現期望電容值。通孔亦可重疊、或呈階梯狀，例如，以形成具有增加截面積的較大通孔 116。另外，可將通孔 115、125、135、145 形成為具有任何所需形狀。

已在基板層 110、120、130、140 內形成通孔 115、116、125、135、145 後，可採用導電材料 250 填滿通孔，如圖 2 所示。導電材料可為任何合適的導電材料。例如，可使用傳統厚膜網版印刷材料，例如標準感光乳劑厚膜程序，以填滿通孔。舉例而言，導電材料可為導電膠。一種此類導電膠為可從 Cleveland, Ohio 44114 之 Ferro 公司獲得的零件編號 CN 33-343 銀通孔膠。但是，本發明並不限於此，可使用用於填滿通孔之任何適當導電材料。一旦已採用適當導電材料填滿通孔，接著可烘焙基板層，以乾燥通孔內之導電材料。例如，若基板層為 LTCC，基板層可在 120°C 下乾燥 5 分鐘。

參考圖 3，然後可將導電層沈積於基板層上的需要位置。導電層可提供與電極之電連接。例如，可將導電層 355 沈積於基板層 110 上，並且可將導電層 360 沈積於基板層 140 上。此外，傳統厚膜網版印刷程序可用於將導電層沈積於基板層上，並且可烘焙基板層以乾燥導電層。

一旦已乾燥導電層，可結合基板層 110、120、130、140

以形成基板400，如圖4所示。明顯地，亦可將額外基板層(未顯示)結合至基板層110、120、130、140。額外基板層亦可包含通孔及導電層。較佳配置中，對向置放之基板層110、120、130、140內的填滿導體之通孔可加以對準，以形成電極465、電極467及電極475，各電極可延伸穿過多個基板層。另外，無其他基板層內之相關聯通孔的填滿導體之通孔可形成電極470。

各種方法可用於結合基板層。例如，可使用各種層壓方法將該等層層壓在一起。一種使用陶瓷基板層之方法中，基板層可加以堆疊並採用加熱之壓板加以液壓。舉例而言，單軸層壓方法可使用加熱至70°C的板在3000 psi下將陶瓷基板層壓制在一起10分鐘。過了5分鐘後可將陶瓷基板層旋轉180°。

同排層壓程序中，可將陶瓷基板真空密封在塑膠袋內，然後使用加熱的水壓制。時間、溫度及壓力可與單軸層壓程序中所使用的相同，不過，不需要5分鐘之後旋轉的步驟。一旦予以層壓，基板可在烘房內之平坦瓦片上加以燒制。例如，可在200°C與500°C間將陶瓷基板層烘焙一小時，850°C與900°C間之峰值溫度可施加達15分鐘以上。燒制程序後，可對陶瓷基板層執行後燒制操作。

可使用可從香港Nitto Denko有限公司獲得之溫度釋出膠帶，例如P/N 3195M，以促進層壓程序中的基板層堆疊。例如，可將溫度釋出膠帶應用於各基板堆疊(或基板子堆疊，若使用多於一個的堆疊)，以提供接著可黏著薄膠帶之固體

基座。舉例而言，可將堆疊內之第一片薄膠帶黏著於溫度釋出膠帶，以開始堆疊。接著將各隨後層層壓至該堆疊。烘焙程序期間可從基板層鬆開溫度釋出膠帶。採用此程序，相鄰基板層及子堆疊內之相關導電通孔可為電性連續的。

操作中，可將電極465、467、470電容性耦合至電極475及導電層360。例如，導電層360可加以接地，以便導電層360及電極475為接地導體。當將電壓施加於導電層355時，電場可形成於電極465、467、470與接地導體間。形成於電極465、467、470與接地導體間之電容量主要與基板層110、120、130、140之相對介電係數、電極465、470之表面積及電極表面與接地導體之近接性成函數關係。相應地，電極之表面積、基板層110、120、130、140之介電係數及基板與接地導體間之距離可選擇成實現期望電容值。例如，可使用具有特定介電係數之基板層，針對期望電容值精確選擇電極465之尺寸。

由於平行表面之面積及電極465與電極475之近接性，電極465與電極475間可存在某些電容性耦合。然而，此電容性耦合在典型尺寸及通孔方位下較不重要。另外，個別基板層110、120、130之介電係數可選擇成視需要減小或增加電極465與電極475間之電容性耦合。

由於電極467與導電層360之近接性而引起的電極467與導電層360間的電容性耦合決定與電極467相關聯之電容性耦合之重要部分。基板層140之厚度可選擇成實現電極467

與導電層360間的期望距離。另外，電極467與電極475間會存在電容性耦合。此時，應注意圖4所示之具體實施例僅針對示範性目的而加以顯示，本發明並不限於此。重要的係，可提供任何數量之電極。此外，接地導體不必包括電極475及導電層360。舉例而言，一個配置可包括作為唯一接地導體之導電層360。

參考圖5，顯示包括電極580之示範性基板。可在電極580與接地導體595間提供低電容值，例如小於50 pF的值。電容值取決於電極表面積、基板介電係數及電極與接地導體間之距離。另外，可提供與導電層590電耦合之電極585。此一組態可用於在導電層590與接地導體595間提供高電容值，舉例而言，超過10 nF。在所顯示之配置中，可將導電層590置於接地導電層597、598間。與僅提供單一接地導電層之實例比較，此一配置可產生較大電容值。特定言之，使用多個導電層597、598會增加接地導體之表面積，從而增加電容性耦合。導電層之表面積可選擇成提供用於給定基板層介電係數及厚度之期望電容值。

圖6顯示在基板內製造嵌入式電容器的方法600。參考步驟605，用於製造程序前的基板層可加以預處理。例如，若使用陶瓷基板材料，可在適當溫度下將基板烘焙一指定時間週期，或置於氮乾燥箱內達指定時間週期。用於陶瓷材料之一般預處理週期為在120°C下20至30分鐘，或氮乾燥箱內24小時。兩個預處理程序在陶瓷基板技術中係眾所周知的。

參考步驟610，可在需要併入通孔之各基板層內建立一或多個通孔或孔。以上提及的許多技術可用於在基板層內形成孔，例如在基板層內使用機械沖孔或雷射切割孔形成孔。較佳配置中，在基板層之預處理後形成通孔。然而，若特定介電質未呈現由於下述烘焙步驟引起的較多收縮，可不需要預處理步驟。

接著可採用導電材料填滿通孔，如步驟615所示。例如，如上所述，傳統厚膜網版印刷材料可用於在通孔內沈積導電材料。然後可乾燥導電材料，如步驟620所示。例如，若基板層為LTCC，可將LTCC在120°C下烘焙5分鐘。

參考步驟625，接著可將導電層沈積於基板層上。例如，可使用傳統厚膜網版印刷程序(例如標準厚膜程序)以將導電層沈積於期望基板層上。然後可烘焙基板層，以乾燥導電跡線，如步驟630所示。

參考步驟635，電路跡線之適當預處理及乾燥後可將基板層層壓至一起。用於層壓基板的各種技術已為熟習基板製造技術之人士所熟知，如先前所述。一旦已層壓基板層，層壓基板結構則可加以燒結，如步驟640所示。例如，在基板為LTCC的情形中，第一及第二基板層的組合可在大約850°C至900°C下燒結15分鐘。

【圖式簡單說明】

圖1為有助於瞭解本發明之具有用於形成嵌入式電容器的通孔之複數個基板的透視圖；

圖2至4為沿圖1之剖面線2-2所作的一連串斷面圖，該等

斷面圖顯示有助於瞭解本發明之在基板內形成嵌入式電容器的方法；

圖5為有助於瞭解本發明之基板的斷面圖，其包括嵌入式電容器之替代具體實施例；以及

圖6為有助於瞭解本發明之在基板內製造嵌入式電容器的方法之流程圖。

【主要元件符號說明】

100	基板
110	基板層
115	通孔
116	通孔
120	基板層
125	通孔
130	基板層
135	通孔
140	基板層
145	通孔
250	導電材料
355	導電層
360	導電層
400	基板
465	電極
467	電極
470	電極

475	電 極
580	電 極
585	電 極
590	導 電 層
595	接 地 導 體
597	接 地 導 電 層
598	接 地 導 電 層
600	方 法

五、中文發明摘要：

本發明揭示一種嵌入式電容器及用於製造該等嵌入式電容器之方法。該方法可包括在一介電基板(100)內形成至少一個孔(115)之步驟。該介電基板可加以機械沖孔或雷射切割，以形成該孔。可採用一導電材料(250)填滿該孔，以形成一第一電極(470)。可將一導體(360)形成於該介電基板上，該導體與該第一電極並非電性連續。該孔之一深度及/或截面積可選擇為在該電極與該導體間提供一期望數量之電容性耦合。可將至少一第二孔形成於該介電基板內並採用一導電材料加以填滿，以形成一第二電極。該第二電極可與該第一電極電連接。

六、英文發明摘要：

十、申請專利範圍：

1. 一種用於製造嵌入式電容器之方法，其包含：
 在一介電基板內形成至少一個孔；
 採用一導電材料填滿該孔，以形成一第一電極；以及
 將一導體置於該介電基板上，該導體與該第一電極並非電性連續；
 其中將該孔之一深度及一截面積之至少一項，選擇成在該電極與該導體間提供一期望數量之電容性耦合。
2. 如請求項1之方法，其進一步包含將一第二導體置於與該第一電極電接觸之該介電基板上。
3. 如請求項1之方法，其進一步包括：
 在該介電基板內形成至少一第二孔；
 採用一導電材料填滿該第二孔，以形成一第二電極；
 以及
 將該第一電極與該第二電極電連接。
4. 如請求項1之方法，其進一步包含：
 在該介電基板內形成至少一第二孔；
 採用一導電材料填滿該第二孔，以形成一第二電極；
 以及
 將該第二電極電連接至該導體。
5. 如請求項1之方法，將該第一孔形成於該介電基板之一第一層內，該方法進一步包含：
 將一第二孔形成於一第二介電層內；
 採用一導電材料填滿該第二孔；以及

結合該等第一及第二介電層，使得該第一孔內之該導電材料與該第二孔內之該導電材料電性連續，該等第一及第二孔內之該導電材料形成一延伸電極。

十一、圖式：






圖 1



2
回



3
回




圖 4




圖 5


600

圖 6

七、指定代表圖：

(一)本案指定代表圖為：第 (5) 圖。

(二)本代表圖之元件符號簡單說明：

580	電極
585	電極
590	導電層
595	接地導體
597	接地導電層
598	接地導電層

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)