

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7364564号
(P7364564)

(45)発行日 令和5年10月18日(2023.10.18)

(24)登録日 令和5年10月10日(2023.10.10)

(51)国際特許分類		F I			
G 0 6 T	1/20 (2006.01)	G 0 6 T	1/20	C	
G 0 6 F	9/38 (2018.01)	G 0 6 F	9/38	3 1 0 J	
		G 0 6 F	9/38	3 7 0 C	

請求項の数 15 (全20頁)

(21)出願番号	特願2020-528895(P2020-528895)	(73)特許権者	591016172
(86)(22)出願日	平成30年9月19日(2018.9.19)		アドバンスト・マイクロ・デバイス ・インコーポレイテッド
(65)公表番号	特表2021-504828(P2021-504828 A)		ADVANCED MICRO DEVI CES INCORPORATED
(43)公表日	令和3年2月15日(2021.2.15)		アメリカ合衆国 9 5 0 5 4 カリフォル ニア州、 サンタ クララ、 オーガスティ ン ドライブ 2 4 8 5
(86)国際出願番号	PCT/US2018/051735	(74)代理人	100108833
(87)国際公開番号	WO2019/108292		弁理士 早川 裕司
(87)国際公開日	令和1年6月6日(2019.6.6)	(74)代理人	100111615
審査請求日	令和3年9月16日(2021.9.16)		弁理士 佐野 良太
(31)優先権主張番号	15/828,059	(74)代理人	100162156
(32)優先日	平成29年11月30日(2017.11.30)		弁理士 村雨 圭介
(33)優先権主張国・地域又は機関	米国(US)	(72)発明者	アニルレーダ アール . アチャリヤ
			最終頁に続く

(54)【発明の名称】 処理ユニットにおけるワークロードの正確な停止及び再開

(57)【特許請求の範囲】

【請求項 1】

処理ユニットの複数のパイプラインのうち第 1 グループのパイプラインにおいて第 1 ワークロードを実行することと、

前記処理ユニットの前記複数のパイプラインのうち第 2 グループのパイプラインにおいて、前記第 1 ワークロードに依存する第 2 ワークロードを実行することと、

依存関係に基づいて前記第 1 ワークロード及び前記第 2 ワークロードを同時に停止することと、

前記第 1 ワークロード及び前記第 2 ワークロードを停止したことに応じて、前記第 1 ワークロード及び前記第 2 ワークロードの状態情報を第 1 メモリに記憶することと、を含む、方法。

10

【請求項 2】

前記第 1 ワークロードを実行することは、前記処理ユニットの計算パイプラインにおいて計算ワークロードを実行することを含み、

前記第 2 ワークロードを実行することは、前記処理ユニットのグラフィックスパイプラインにおいてグラフィックスワークロードを実行することを含む、

請求項 1 の方法。

【請求項 3】

前記第 1 ワークロード及び前記第 2 ワークロードを実行することと同時に、前記処理ユニットの前記複数のパイプラインのうち第 3 グループのパイプラインにおいて第 3 ワーク

20

ロードを実行することをさらに含み、

前記第 1 グループ、前記第 2 グループ及び前記第 3 グループのパイプラインは、相互に排他的である、

請求項 1 又は 2 の方法。

【請求項 4】

前記第 1 ワークロード及び前記第 2 ワークロードを停止することは、前記第 3 グループのパイプラインにおいて前記第 3 ワークロードの実行を継続している間、前記第 1 ワークロード及び前記第 2 ワークロードを停止することを含む、

請求項 3 の方法。

【請求項 5】

前記第 1 ワークロード及び前記第 2 ワークロードを停止したことに応じて、前記第 1 グループ及び前記第 2 グループのパイプラインにおいて少なくとも 1 つの第 4 ワークロードを実行することをさらに含み、

請求項 1 ~ 4 の何れかの方法。

【請求項 6】

前記少なくとも 1 つの第 4 ワークロードの完了又は停止に応じて、前記第 1 メモリに記憶された前記状態情報に基づいて前記第 1 グループ及び前記第 2 グループのパイプラインを構成することと、

前記第 1 グループ及び前記第 2 グループのパイプラインを構成した後に、前記第 1 ワークロード及び前記第 2 ワークロードの実行を前記第 1 グループ及び前記第 2 グループのパイプラインにおいてそれぞれ再開することと、をさらに含む、

請求項 5 の方法。

【請求項 7】

前記第 1 ワークロード及び前記第 2 ワークロードの実行を再開することは、停止する前に前記第 1 ワークロード及び前記第 2 ワークロードを実行した計算ユニットのセットと同じ計算ユニットのセットにおいて前記第 1 ワークロード及び前記第 2 ワークロードの実行を再開することを含む、

請求項 6 の方法。

【請求項 8】

前記処理ユニットの電源を切断したことに応じて、状態情報を前記第 1 メモリから第 2 メモリに移動させることであって、前記第 2 メモリは、前記処理ユニットの電源が切断されている間、前記状態情報を保持する、ことをさらに含む、

請求項 1 ~ 7 の何れかの方法。

【請求項 9】

前記処理ユニットの電源を投入したことに応じて、状態情報を前記第 2 メモリから前記第 1 メモリに移動させることをさらに含む、

請求項 8 の方法。

【請求項 10】

複数のパイプラインを実装するように構成された複数の計算ユニットを含む処理ユニットを備える装置であって、

前記処理ユニットは、

前記複数のパイプラインのうち第 1 グループのパイプラインにおいて第 1 ワークロードを実行することと、

前記複数のパイプラインのうち第 2 グループのパイプラインにおいて、前記第 1 ワークロードに依存する第 2 ワークロードを実行することと、

依存関係に基づいて前記第 1 ワークロード及び前記第 2 ワークロードを同時に停止することと、

前記第 1 ワークロード及び前記第 2 ワークロードを停止したことに応じて、前記第 1 ワークロード及び前記第 2 ワークロードの状態情報を第 1 メモリに記憶することと、

を行うように構成されている、

10

20

30

40

50

装置。

【請求項 1 1】

前記複数のパイプラインのうち前記第 1 グループのパイプラインは、計算ワークロードを実行するように構成された計算パイプラインを含み、

前記複数のパイプラインのうち前記第 2 グループのパイプラインは、グラフィックスワークロードを実行するように構成されたグラフィックスパイプラインを含む、

請求項 1 0 の装置。

【請求項 1 2】

前記処理ユニットは、

前記第 1 ワークロード及び前記第 2 ワークロードを実行することと同時に、前記複数のパイプラインのうち第 3 グループのパイプラインにおいて第 3 ワークロードを実行するように構成されており、

前記複数のパイプラインの前記第 1 グループ、前記第 2 グループ及び前記第 3 グループのパイプラインは、相互に排他的である、

請求項 1 0 又は 1 1 の装置。

【請求項 1 3】

前記処理ユニットは、前記第 3 グループのパイプラインにおいて前記第 3 ワークロードの実行を継続している間、前記第 1 ワークロード及び前記第 2 ワークロードを停止するように構成されている、

請求項 1 2 の装置。

【請求項 1 4】

前記処理ユニットは、前記第 1 ワークロード及び前記第 2 ワークロードを停止したことに応じて、前記第 1 グループ及び前記第 2 グループのパイプラインにおいて少なくとも 1 つの第 4 ワークロードを実行するように構成されている、

請求項 1 0 ~ 1 3 の何れかの装置。

【請求項 1 5】

前記第 1 グループ及び前記第 2 グループのパイプラインは、前記少なくとも 1 つの第 4 ワークロードの完了又は停止に応じて、前記第 1 メモリに記憶された前記状態情報に基づいて構成され、

前記処理ユニットは、前記第 1 グループ及び前記第 2 グループのパイプラインを構成した後、前記第 1 グループ及び前記第 2 グループのパイプラインにおいて前記第 1 ワークロード及び前記第 2 ワークロードの実行をそれぞれ再開する、

請求項 1 4 の装置。

【発明の詳細な説明】

【背景技術】

【0 0 0 1】

グラフィックス処理ユニット（GPU）等の処理ユニットは、通常、1 つ以上の命令をパイプライン化したり、1 つ以上のワークロードの命令を同時に実行したりすることの可能な複数のプロセッサコアを実装する。GPU のプロセッサコアは、一連のプログラム可能なシェーダと固定機能ハードウェアブロックとで構成されたグラフィックスパイプラインを用いて、三次元（3D）グラフィックスを処理する。例えば、フレーム内で可視であるオブジェクトの 3D モデルは、例えば、三角形、他のポリゴン又はパッチ等のプリミティブのセットによって表現され、これらは、ユーザに表示するためのピクセル値を生成するために、グラフィックスパイプラインにおいて処理される。GPU のパイプラインは、グラフィックスのワークロードに関連し得る計算ワークロード又は関連し得ない計算ワークロードを処理することも可能である。場合によっては、計算ワークロードとグラフィックスワークロードとの間に依存関係が存在する。例えば、GPU の 1 つのパイプラインで実行される計算ワークロードは、GPU の 1 つ以上の他のパイプラインで実行されるグラフィックスワークロードに対して、入力（例えば、レンダリングされる移動オブジェクトの位置等）を提供することができる。

10

20

30

40

50

【 0 0 0 2 】

添付の図面を参照することによって、本開示をより良く理解することができ、この多くの特徴及び利点が当業者に明らかになる。異なる図面において同じ符号を使用する場合、類似又は同一のアイテムを示す。

【図面の簡単な説明】

【 0 0 0 3 】

【図 1】いくつかの実施形態による、ディスプレイへの出力を意図した視覚イメージを生成するためのグラフィックス処理ユニット（GPU）を含む処理システムのブロック図である。

【図 2】いくつかの実施形態による、三次元（3D）シーンのラスター化画像を生成するために高次ジオメトリプリミティブを処理することができるグラフィックスパイプラインを示す図である。

10

【図 3】いくつかの実施形態による、異なるパイプライン上で実行される依存するワークロードの停止 / 再開動作をサポートする処理システムのブロック図である。

【図 4】いくつかの実施形態による、パイプラインのサブセット上で実行される依存するワークロードの停止 / 再開動作をサポートする処理システムのブロック図である。

【図 5】いくつかの実施形態による、GPUのパイプラインのサブセット上で実行される第 1 アプリケーションを停止して、当該パイプラインのサブセットを第 2 アプリケーションに利用させる方法のフロー図である。

【図 6】いくつかの実施形態による、1 つ以上のサスペンドメモリからパーシステントメモリに状態情報を移動させる方法のフロー図である。

20

【発明を実施するための形態】

【 0 0 0 4 】

通常、グラフィックス処理ユニット（GPU）等の処理ユニットのパイプラインにおいて実行されるワークロードは、当該パイプラインで他の優先順位の高いワークロードを実行できるようにプリエンプトされる。処理ユニットのパイプラインで実行されるワークロードの作業状態は、ベクトル汎用レジスタ（VGPR）、ローカルデータシェア（LDS）等のオンチップメモリに記憶される。処理ユニットのパイプラインで実行されているワークロードをプリエンプトして別のワークロードを実行させるには、プリエンプトしたワークロードの実行を開始する前に、現在実行されているワークロードのデータ（及び、対応する状態情報）をパイプラインから外部のオフチップメモリに保存する必要があり、これにより、新たなワークロードの処理に遅延が生じる。さらに、典型的なプリエンプションスキームでは、処理ユニットに実装された異なるパイプライン上で実行されるワークロード間に依存関係が存在するかどうかを考慮されない。したがって、パイプラインのプリエンプトは、プリエンプトされたパイプライン上で実行されているプロセスと、他のパイプライン上で実行されているプロセスとの間に依存関係が存在する場合、他のパイプライン上で実行されているプロセスに悪影響を及ぼす可能性がある。プリエンプション時のワークロードの相互依存性を考慮しないと、プロセスが再開されときのパイプラインの状態にも影響を及ぼす。この場合、プロセスは、実行機能ユニットレベルにおいて全く同じ状態で再開されない場合がある。

30

40

【 0 0 0 5 】

図 1 ~ 図 6 は、プリエンプションの前に処理ユニット内のパイプラインを空にすることを必要とせず、正確な位置での異なるワークロード間の低遅延スイッチングをサポートする「ギャングプリエンプション（gang preemption）」技術を示す図である。いくつかの実施形態では、処理ユニット内のパイプラインの第 1 サブセットは、第 1 ワークロードを実行しており、処理ユニット内のパイプラインの第 2 サブセットは、第 1 ワークロードに依存してもよいし依存しなくてもよい第 2 ワークロードを実行している。例えば、第 1 ワークロードが計算ワークロードであり、第 2 ワークロードが計算ワークロードから入力を受信するグラフィックスワークロードである場合、第 2 ワークロードは第 1 ワークロードに依存する。いくつかの実施形態では、例えば、オペレーティングシステムがパイプ

50

ラインの第3サブセット上で実行されている場合、第3ワークロードが、第1ワークロード及び第2ワークロードと同時にパイプラインの第3サブセット上で実行されている。第1ワークロード及び第2ワークロードの実行が停止され、パイプラインの第1サブセット及び第2サブセットの状態情報が第1メモリに記憶される。第1ワークロード及び第2ワークロードがプリエンプトされると、パイプラインの第1サブセット及び第2サブセットは、他のワークロードを実行するために利用可能になる。いくつかの実施形態では、第4ワークロードが、パイプラインの第1サブセット及び第2サブセットを用いて、場合によっては他のワークロードと組み合わせて実行される。第3ワークロードは、第4ワークロード及び他のワークロード（存在する場合）と同時に実行され続ける。

【0006】

第4ワークロード及び他のワークロード（存在する場合）の完了又は停止に応じて、第1ワークロード及び第2ワークロードの状態情報が第1メモリから読み出され、パイプラインの第1サブセット及び第2サブセットの各々を構成するために用いられる。次に、第1ワークロード及び第2ワークロードの実行は、パイプラインの第1サブセット及び第2サブセット上で、停止前に存在したときと全く同じ状態で再開される。例えば、単一命令複数データ（SIMD）プロセッサコアのセットで実行されているシェーダの複数のインスタンスは、プリエンプトされる前にシェーダを実行していた同じSIMDプロセッサコアのセット上で、同じ状態で再開される。プリエンプトされたワークロードの実行を、停止前と全く同じ状態から再開することは、最終結果を生成するために複数のパイプライン上で実行されている相互依存的なワークロード（例えば、ゲームアプリケーションによって生成される計算ワークロード及びグラフィックスワークロード）にとって特に重要である。いくつかの実施形態では、第1メモリに記憶された状態情報は、処理ユニットの電源を切断したことに応じて、パーシステントストレージ（persistent storage）に書き込まれる。次に、状態情報は、処理ユニットの電源を投入したことに応じて、パーシステントストレージから第1メモリに書き込まれる。

【0007】

図1は、いくつかの実施形態による、ディスプレイ110への出力を意図した視覚イメージを生成するためのグラフィックス処理ユニット（GPU）105を含む処理システム100のブロック図である。GPU105は、複数の計算ユニット111, 112, 113, 114を含むマルチスレッドプロセッサである。これらの計算ユニットは、本明細書ではまとめて「計算ユニット111～114」と呼ばれる。計算ユニット111～114は、命令を同時又は並列に実行するように構成されている。計算ユニット111～114のいくつかの実施形態は、ビデオレンダリングに必要なとされる基本的な数値演算等のように比較的小さい演算セットを実行するように構成されている。分かりやすくするために、図1には4つの計算ユニット111～114が示されているが、GPU105のいくつかの実施形態は、数十、数百又は数千の計算ユニットを含む。計算ユニット111～114のいくつかの実施形態は、例えば、単一命令複数データ（SIMD）のウェーブとして、単一のプログラムの複数のインスタンス（又は、ウェーブ）を複数のデータセットに対して同時に実行する。例えば、計算ユニット111～114は、データのアレイ又はストリームに対して同じ演算シーケンスを実行するように構成されている。

【0008】

処理システム100は、メモリ115を含む。メモリ115のいくつかの実施形態は、ダイナミックランダムアクセスメモリ（DRAM）として実装される。しかしながら、メモリ115は、スタティックランダムアクセスメモリ（SRAM）、不揮発性RAM等を含む他のタイプのメモリを用いて実装されてもよい。図示した実施形態では、GPU105は、バス120を介してメモリ115と通信する。しかしながら、GPU105のいくつかの実施形態は、直接接続を介して、又は、他のバス、ブリッジ、スイッチ、ルータ等を介してメモリ115と通信する。GPU105は、メモリ115に記憶された命令を実行し、実行された命令の結果等の情報をメモリ115に記憶する。例えば、メモリ115は、GPU105内の計算ユニット111～114によって実行されるプログラムコード

10

20

30

40

50

からの命令のコピー 1 2 5 を記憶する。

【 0 0 0 9 】

処理システム 1 0 0 は、命令を実行するための中央処理装置 (C P U) 1 3 0 を含む。 C P U 1 3 0 のいくつかの実施形態は、逐次シリアル処理のために最適化されたマルチプロセッサコア 1 3 1 , 1 3 2 , 1 3 3 , 1 3 4 (本明細書ではまとめて「プロセッサコア 1 3 1 ~ 1 3 4 」と呼ばれる) を含む。プロセッサコア 1 3 1 ~ 1 3 4 は、(例えば、計算ユニット 1 1 1 ~ 1 1 4 によって実装された小さい命令セットと比べて) 比較的大きい命令セットと、処理システム 1 0 0 で実行されているアプリケーションによって必要とされる計算の全てレパトリを C P U 1 3 0 が実行するのを可能にする大きい機能セット (large feature sets) と、を実装する。 C P U 1 3 0 のいくつかの実施形態は、プロセッサコア 1 3 1 ~ 1 3 4 を用いて複数のパイプラインを実装することができる。 C P U 1 3 0 は、バス 1 2 0 にも接続されており、バス 1 2 0 を介して G P U 1 0 5 及びメモリ 1 1 5 と通信する。 C P U 1 3 0 は、メモリ 1 1 5 に記憶されたプログラムコード 1 3 5 等の命令を実行し、 C P U 1 3 0 は、実行された命令の結果等の情報をメモリ 1 1 5 に記憶する。 C P U 1 3 0 は、ドローコールを G P U 1 0 5 に発行することによって、グラフィックス処理を開始することができる。ドローコールは、 C P U 1 3 0 によって生成され、フレーム内のオブジェクト (又は、オブジェクトの一部) のレンダリングを G P U 1 0 5 に指示するために、 G P U 1 0 5 に送信されるコマンドである。 G P U 1 0 5 は、ドローコールに応じて、オブジェクトをレンダリングして、ディスプレイ 1 1 0 に提供されるピクセル値を生成する。ディスプレイは、ピクセル値を用いて、レンダリングされたオブジェクトを表す画像を表示する。

10

20

【 0 0 1 0 】

入出力 (I / O) エンジン 1 4 0 は、キーボード、マウス、プリンタ、外部ディスク等の処理システム 1 0 0 の他の要素と同様に、ディスプレイ 1 1 0 に関連する入出力動作を処理する。 I / O エンジン 1 4 0 は、 I / O エンジン 1 4 0 が G P U 1 0 5 、メモリ 1 1 5 又は C P U 1 3 0 と通信できるようにバス 1 2 0 に接続されている。図示した実施形態では、 I / O エンジン 1 4 0 は、コンパクトディスク (C D) 、デジタル多用途ディスク (D V D) 、ネットワークサーバ等の外部記憶媒体 1 4 5 に記憶された情報を読み込むように構成されている。外部記憶媒体 1 4 5 は、ビデオゲーム等のアプリケーションを実現するために用いられるプログラムコードを表す情報を記憶する。外部記憶媒体 1 4 5 上のプログラムコードは、メモリ 1 1 5 に書き込まれ、 G P U 1 0 5 によって実行される命令のコピー 1 2 5 、又は、 C P U 1 3 0 によって実行されるプログラムコード 1 3 5 を形成する。

30

【 0 0 1 1 】

マルチスレッド G P U 1 0 5 内の計算ユニット 1 1 1 ~ 1 1 4 は、 G P U 1 0 5 におけるウェーブの実行をサポートするために用いられるリソースを共有する。 G P U 1 0 5 のいくつかの実施形態は、計算ユニット 1 1 1 ~ 1 1 4 上で実行されているウェーブの状態情報を記憶するベクトル汎用レジスタ (V G P R 、分かりやすくするために図 1 に示されていない) のセットを実装する。 V G P R は、計算ユニット 1 1 1 ~ 1 1 4 上で同時に実行されているウェーブ間で共有される。例えば、各ウェーブは、ウェーブの状態情報を記憶するために、 V G P R のサブセットに割り当てられる。ウェーブは、同時に実行されているウェーブ間で分割されるローカルデータシェアや、ローカルキャッシュにアクセスするためにウェーブによって共有されるメモリ帯域幅等を含む G P U 1 0 5 の他のリソースを共有する。マルチスレッド C P U 1 3 0 内のプロセッサコア 1 3 1 ~ 1 3 4 もリソースを共有する。

40

【 0 0 1 2 】

G P U 1 0 5 は、複数のワークロードを同時又は並列に実行するための複数のパイプラインを実装するように構成されている。計算ユニット 1 1 1 ~ 1 1 4 のいくつかの実施形態は、グラフィックスワークロードを実行して、オブジェクトの画像をディスプレイ 1 1 0 上で表現できるようにレンダリングするグラフィックスパイプラインを実装するために

50

用いられる。計算ユニット 111 ~ 114 のいくつかの実施形態は、計算ワークロードを実行するための計算パイプラインを実装するためにも用いられる。例えば、計算ユニット 111 ~ 114 の第 1 サブセットは、1 つ以上のグラフィックスパイプラインを実装し、計算ユニット 111 ~ 114 の第 2 サブセットは、1 つ以上の計算パイプラインを実装する。CPU 130 のプロセッサコア 131 ~ 134 のいくつかの実施形態も、複数のパイプラインを実装しており、これにより、GPU 105 と同様の方法で動作するように構成されている。したがって、分かりやすくするために、以下の説明は、同じ技術が CPU 130 に適用可能であることを理解した上で、GPU 105 に関連して提示される。

【0013】

GPU 105 の異なるパイプライン上で実行されるワークロードは、場合によっては互いに依存する。例えば、計算ワークロードは、グラフィックスワークロードによってレンダリングされるシーンのモデルの計算を実行するために用いられる。計算ワークロードは、シーン内の移動オブジェクトの位置の計算等の計算を実行する。グラフィックスワークロードは、移動オブジェクトを含むシーンの一部を表す画像をレンダリングする。グラフィックスワークロードは、計算ワークロードが、シーンをレンダリングするのに必要なグラフィックスワークロードに対する入力（例えば、移動オブジェクトの位置及び方向等）を提供するので、計算ワークロードに依存する。したがって、計算パイプライン内の計算ワークロードによって生成されたデータは、計算パイプラインから 1 つ以上のグラフィックスパイプラインに転送され、グラフィックスパイプラインで実行されているグラフィックスワークロードで利用可能になる。

【0014】

GPU 105 を動作させるために実装されたソフトウェア又はドライバ 150 は、例えば、ワークロードを生成しているアプリケーションによって提供された情報を用いて、ワークロード間の依存関係を明示的又は暗黙的に識別することができる。GPU 105 内のソフトウェア又はハードウェアによってスケジューリングされたワークロードであって、計算ユニット 111 ~ 114 を用いて実装された異なるパイプライン上で実行されるワークロード間に依存関係が存在する場合、計算ユニット 111 ~ 114 を用いて実装された他のパイプライン上で実行されている他のワークロードを停止することなく、依存するワークロードが選択的に停止される。いくつかの実施形態では、第 1 ワークロードは、GPU 105 のパイプラインの第 1 サブセットで実行されている。第 2 ワークロードは、GPU 105 のパイプラインの第 2 サブセットで実行されており、第 2 ワークロードは、第 1 ワークロードに依存する。GPU 105 は、第 1 ワークロード及び第 2 ワークロードを停止する。また、GPU 105 は、第 1 ワークロード及び第 2 ワークロードを停止したことに応じて、第 1 ワークロード及び第 2 ワークロードの状態情報 155 を第 1 メモリに記憶する。例えば、GPU 105 は、状態情報 155 をメモリ 115 に記憶する。ワークロードの状態情報の例としては、ドロー状態情報、ディスパッチ状態情報、SIMD 識別子、シェーダエンジン識別子、メモリ管理情報、リソース情報等が挙げられる。

【0015】

停止したワークロードを再開するために、状態情報 155 を用いて、第 1 パイプライン及び第 2 パイプラインを、第 1 ワークロード及び第 2 ワークロードの停止前の状態に構成する。次に、第 1 ワークロード及び第 2 ワークロードの実行が再開される。依存するワークロードは、依存するワークロードが停止したときにこれらが実行されていたのと同じ計算ユニット 111 ~ 114 上で再開される。その結果、依存するワークロードは、停止前に存在した正確な状態で実行を再開する。

【0016】

図 2 は、いくつかの実施形態による、三次元 (3D) シーンのラスターライズ画像を生成するために高次ジオメトリプリミティブを処理することができるグラフィックスパイプライン 200 を示す図である。グラフィックスパイプライン 200 は、図 1 に示す GPU 105 のいくつかの実施形態において実装される。例えば、いくつかの実施形態では、グラフィックスパイプライン 200 は、図 1 に示す GPU 105 内の計算ユニット 111 ~ 1

14を用いて実装される。

【0017】

グラフィックスパイプライン200は、シーンのモデルの一部を表すオブジェクトを定義するために用いられるストレージリソース201からの情報にアクセスするように構成された入力アセンブラ202を含む。頂点シェーダ203は、ソフトウェアで実装することができ、プリミティブの単一の頂点を入力として論理的に受信し、単一の頂点を出力する。頂点シェーダ203等のシェーダのいくつかの実施形態は、単一命令複数データ(SIMD)処理を実行し、これにより、複数の頂点が、例えば図1に示す計算ユニット111~114によって同時に処理される。図2に示すグラフィックスパイプライン200は、ユニファイドシェーダモデル(unified shader model)を実装し、これにより、グラフィックスパイプライン200に含まれる全てのシェーダが、共有されたSIMD計算ユニット上で同じ実行プラットフォームを有する。したがって、頂点シェーダ203を含むシェーダは、本明細書においてユニファイドシェーダプール204と呼ばれる共通のリソースのセットを用いて実装される。ユニファイドシェーダプール204のいくつかの実施形態は、図1に示すGPU105に実装された計算ユニット111~114を用いて実装される。

10

【0018】

ハルシェーダ205は、入力パッチを定義するのに使用される入力高次パッチ又はコントロールポイントに基づいて動作する。ハルシェーダ205は、テッセレーション係数及び他のパッチデータを出力する。ハルシェーダ205によって生成されたプリミティブは、オプションでテッセレータ206に提供されてもよい。テッセレータ206は、ハルシェーダ205からオブジェクト(パッチ等)を受信し、例えば、ハルシェーダ205によってテッセレータ106に提供されるテッセレーション係数に基づいて入力オブジェクトをテッセレーションすることによって、入力オブジェクトに対応するプリミティブを識別する情報を生成する。テッセレーションは、例えば、テッセレーション処理によって生成されるプリミティブの粒度を指定するテッセレーション係数によって示すように、例えばパッチ等の入力高次プリミティブを、より詳細なレベルを表すより低次出力プリミティブのセットに分割する。したがって、シーンのモデルを、(メモリ又は帯域幅を節約するために)少数の高次プリミティブで表すことができ、高次プリミティブをテッセレーションすることによってさらなる詳細を追加することができる。

20

30

【0019】

ドメインシェーダ207は、ドメイン位置及び(オプションで)他のパッチデータを入力する。ドメインシェーダ207は、提供された情報に基づいて動作し、入力ドメイン位置及び他の情報に基づいて、出力用の単一の頂点を生成する。ジオメトリシェーダ208は、入力プリミティブを受信し、入力プリミティブに基づいて、ジオメトリシェーダ208によって生成される最大4つのプリミティブを出力する。プリミティブの1つのストリームがラスタライザ209に提供され、最大4つのプリミティブのストリームがストレージリソース201のバッファに連結され得る。ラスタライザ209は、シェーディング操作と、他の操作(例えば、クリッピング、パースペクティブ分割、シザリング、ビューポート選択等)と、を実行する。ピクセルシェーダ210は、ピクセルフローを入力し、入力されたピクセルフローに応じて、0又は別のピクセルフローを出力する。出力マージブロック211は、ピクセルシェーダ210から受信したピクセルに対して、ブレンド、デプス(depth)、ステンシル又は他の操作を実行する。

40

【0020】

グラフィックスパイプライン200のステージは、ユニファイドシェーダプール204内の処理リソースを用いて、異なるステージによって実行されるウェーブによって共有されたストレージリソース215にアクセスすることができる。ストレージリソース215の一部は、図1に示すGPU105の一部としてオンチップで実装されるか、図1に示すメモリ115のいくつかの実施形態を用いてオフチップで実装される。図2には、単一のグラフィックスパイプライン200が示されているが、ストレージリソース215(及び

50

、ユニファイドシェーダプール 204) のいくつかの実施形態は、複数のグラフィックスパイプラインによって共有される。

【0021】

ストレージリソース 215 は、複数のウェーブのワークグループ内での読み出し/書き込み通信及び同期化のために用いられる LDS 220 を含む。ストレージリソース 215 は、ウェーブの現在の状態を定義する状態情報 (例えば、ウェーブによって実行された動作の中間結果等) を記憶する V G P R 225 も含む。ストレージリソース 215 は、頂点データ、テクスチャデータ、及び、グラフィックスパイプライン 200 の 1 つ以上のステージによって頻繁に用いられる他のデータ等の情報をキャッシュするのに用いられるキャッシュ階層 230 をさらに含む。ストレージリソース 215 は、1 つ以上のアプリケーション (例えば、1 つ以上のゲーム等) に関連する停止されたワークロードの状態情報を記憶するサスペンドメモリ 235 をさらに含む。いくつかの実施形態では、ストレージリソース 215 は、他のレジスタ、バッファ、メモリ又はキャッシュも含む。グラフィックスパイプライン 200 の共有リソースは、グラフィックスパイプライン 200 のステージとストレージリソース 215 との間の通信をサポートするために用いられるメモリファブリック内の帯域幅も含む。

10

【0022】

図 3 は、いくつかの実施形態による、種々のパイプライン上で実行される依存するワークロードの停止/再開動作をサポートする処理システム 300 のブロック図である。処理システム 300 は、図 1 に示す処理システム 100 及び図 2 に示すグラフィックスパイプライン 200 のいくつかの実施形態の一部を表す。

20

【0023】

処理システム 300 は、アプリケーション 301, 302, 303 を実行するように構成されている。これらのアプリケーションは、本明細書ではまとめて「アプリケーション 301 ~ 303」と呼ばれる。アプリケーション 301 ~ 303 のいくつかの実施形態は、同時又は並列に実行される計算ワークロード及びグラフィックスワークロードを生成する。例えば、いくつかの実施形態では、アプリケーション 301 ~ 303 のうちの 1 つ以上は、物理エンジン等の計算ワークロードを利用してシーン内のオブジェクトの位置を決定し、グラフィックスワークロードを利用して、ユーザに表示されるオブジェクトをレンダリングするゲームアプリケーションである。したがって、コンピュータワークロードとグラフィックスワークロードとは、相互に依存している。例えば、いくつかの実施形態では、グラフィックスワークロードは、グラフィックスワークロードによってレンダリングされるオブジェクトの位置及び方向を示す入力を計算ワークロードから受信する。

30

【0024】

処理システム 300 は、処理システム 300 のハードウェアリソース及びソフトウェアリソースを管理し、共通のサービスをアプリケーション 301 ~ 303 に提供するオペレーティングシステム (OS) 305 も実施する。アプリケーション 301 ~ 303 によって生成されたワークロードは、スケジューリングされ、OS 305 又はスケジューリングハードウェア/ソフトウェアを介して GPU 310 に提供される。例えば、アプリケーション 301 は、計算ワークロードに関連する命令の第 1 ストリームと、グラフィックスワークロードに関連する命令の第 2 ストリームと、を生成する。アプリケーション 301 によって生成された命令は、GPU 310 の複数のパイプラインにおいて同時又は並列に実行するために、GPU 310 に提供される。分かりやすくするために、複数のパイプラインは、図 3 に示されていない。GPU 310 のパイプラインの 1 つのサブセットは、計算ワークロード及びグラフィックスワークロードを実行するために用いられ、GPU 310 のパイプラインの別のサブセットは、OS 305 を実行するために用いられる。

40

【0025】

デバイスドライバは、処理システム 300 のハードウェアリソースへのアクセスをアプリケーション 301 ~ 303 及び OS 305 に提供するために用いられる。図示した実施形態では、アプリケーション 301 ~ 303 は、対応するユーザモードドライバ (UMD

50

) 3 1 1 , 3 1 2 , 3 1 3 に関連付けられている。これらのユーザモードドライバは、本明細書ではまとめて「UMD 3 1 1 ~ 3 1 3」と呼ばれる。UMD 3 1 1 ~ 3 1 3 は、対応するアプリケーション 3 0 1 ~ 3 0 3 のコンパイル又は実行に応じて、対応するアプリケーション 3 0 1 ~ 3 0 3 にアタッチ (attach) し、通常、グラフィックス又は計算アプリケーションプログラミングインタフェース (API) を実装する。OS 3 0 5 は、OS 3 0 5 のカーネルと密接に作用するカーネルモードドライバ (KMD) 3 1 5 とインタフェースし、場合によっては、スケジューリング、電力管理等を含むがこれらに限定されない低レベルハードウェア機能へのアクセスを提供する。

【0026】

処理システム 3 0 0 内のメモリの一部 3 2 0 は、停止したアプリケーションの状態情報を記憶するために用いられる。一部 3 2 0 は、図 1 に示すメモリ 1 1 5 及び図 2 に示すストレージリソース 2 1 5 のいくつかの実施形態において実装される。図示した実施形態では、一部 3 2 0 は、サスペンドメモリ 3 2 1 , 3 2 2 , 3 2 3 を含む。これらのサスペンドメモリは、本明細書ではまとめて「サスペンドメモリ 3 2 1 ~ 3 2 3」と呼ばれる。サスペンドメモリ 3 2 1 ~ 3 2 3 の各々は、アプリケーション 3 0 1 ~ 3 0 3 のうち対応するアプリケーションに関連付けられており、対応するアプリケーション 3 0 1 ~ 3 0 3 の状態情報を記憶するために用いられる。サスペンドメモリ 3 2 1 ~ 3 2 3 は、アプリケーション 3 0 1 ~ 3 0 3 が処理システム 3 0 0 において実行を開始したことに応じて、アプリケーション 3 0 1 ~ 3 0 3 を停止したことに応じて、又は、処理システム 3 0 0 における他の条件若しくはイベントに応じて、対応するアプリケーション 3 0 1 ~ 3 0 3 に割り当てられる。

【0027】

対応するアプリケーション 3 0 1 ~ 3 0 3 の実行が再開されたことに応じて、状態情報がサスペンドメモリ 3 2 1 ~ 3 2 3 から読み出される。例えば、アプリケーション 3 0 1 に関する計算ワークロード及びグラフィックスワークロードを実行する複数のパイプラインを構成するために用いられる状態情報は、GPU 3 1 0 上のアプリケーション 3 0 1 の実行が停止したことに応じて、サスペンドメモリ 3 2 1 に記憶される。アプリケーション 3 0 2 は、アプリケーション 3 0 1 の停止によって利用可能になった GPU 3 1 0 のパイプライン上で実行を開始する。アプリケーション 3 0 2 の完了又は停止に応じて、サスペンドメモリ 3 2 1 に記憶された状態情報が GPU 3 1 0 に提供される。この GPU は、この状態情報を用いて、アプリケーション 3 0 1 に関する計算ワークロード又はグラフィックスワークロードを以前に実行していた同じ計算ユニット又は固定機能ハードウェア上のグラフィックスパイプラインを構成する。次に、GPU 3 1 0 は、アプリケーション 3 0 1 が停止された状態と同じ状態からアプリケーション 3 0 1 の実行を再開する。

【0028】

サスペンドメモリ 3 2 1 ~ 3 2 3 をアプリケーション 3 0 1 ~ 3 0 3 に別々に割り当てることによって、アプリケーション 3 0 1 ~ 3 0 3 を任意の順序で停止又は再開することができる。例えば、アプリケーション 3 0 1 が停止した場合、対応するサスペンドメモリ 3 2 2 , 3 2 3 に記憶された状態情報に基づいて、アプリケーション 3 0 2 , 3 0 3 (又は、一部 3 2 0 内の対応するサスペンドメモリに記憶された状態情報を有する他のアプリケーション) のうち何れかを再開することができる。したがって、サスペンドメモリ 3 2 1 ~ 3 2 3 は、メモリスタックのように動作しない。さらに、アプリケーション 3 0 1 ~ 3 0 3 間のユーザモードタスクのスイッチングは、対応するアプリケーション 3 0 1 ~ 3 0 3 の介入なしに実行時に行われる。その代わりに、OS 3 0 5 は、アプリケーション 3 0 1 ~ 3 0 3 の停止又は再開を行う。さらに、OS 3 0 5 によって停止可能なアプリケーション 3 0 1 ~ 3 0 3 の数は、サスペンドメモリ 3 2 1 ~ 3 2 3 を割り当てるのに利用可能なメモリの一部 3 2 0 のサイズによってのみ制限される。

【0029】

処理システム 3 0 0 のいくつかの実施形態は、パーシステントメモリ 3 2 5 を含む。このパーシステントメモリは、例えば、サスペンドメモリ 3 2 1 ~ 3 2 3 が DRAM 等の揮

10

20

30

40

50

発性メモリ素子を用いて実装されている場合等のように、割り当てられたサスペンドメモリ 3 2 1 ~ 3 2 3 が電源切断時に情報を保持しない場合に、処理システム 3 0 0 の他の部分に情報を保持することができる。例えば、パーシステントメモリ 3 2 5 は、メモリの一部 3 2 0 から電力が除去された場合に情報を保持し、サスペンドメモリ 3 2 1 ~ 3 2 3 に供給される電圧は、一部 3 2 0 を実装するのに使用されるメモリ素子内にデータを保持するのに不十分である。パーシステントメモリ 3 2 5 の実施例としては、ハードディスクなどの磁気記憶装置、ソリッドステートドライブ (SSD) 等のソリッドステート記憶装置、不揮発性ランダムアクセスメモリ (NVRAM)、処理システム 3 0 0 内の他の素子とは異なる電源メッシュに取り付けられたメモリ素子、又は、電力若しくは電圧の喪失若しくは低下によってサスペンドメモリ 3 2 1 ~ 3 2 3 が情報を保持することができない場合にパーシステントメモリ 3 2 5 に情報を保持させる他の技術若しくは構造を用いて実装されたメモリが挙げられる。

10

【 0 0 3 0 】

処理システム 3 0 0 は、サスペンドメモリ 3 2 1 ~ 3 2 3 に供給される電力又は電圧の喪失又は低下に応じて、1つ以上のサスペンドメモリ 3 2 1 ~ 3 2 3 内の情報をパーシステントメモリ 3 2 5 に移動させることによって、電源切断 / 電源投入サイクルの後に、アプリケーション 3 0 1 ~ 3 0 3 のうち何れかの実行を再開することができる。例えば、処理システム 3 0 0 が電源切断動作を開始したことに応じて、1つ以上のアプリケーション 3 0 1 ~ 3 0 3 の状態情報を、1つ以上のサスペンドメモリ 3 2 1 ~ 3 2 3 からパーシステントメモリ 3 2 5 に移動させる。パーシステントメモリ 3 2 5 は、処理システム 3 0 0 が電源切断状態にある間、状態情報を保持する。次に、電力又は電圧がサスペンドメモリ 3 2 1 ~ 3 2 3 に復帰したことに応じて (例えば、処理システム 3 0 0 が電源投入状態に戻ったことに応じて)、状態情報が、パーシステントメモリ 3 2 5 から1つ以上のサスペンドメモリ 3 2 1 ~ 3 2 3 に書き戻される。次いで、アプリケーション 3 0 1 ~ 3 0 3 は、サスペンドメモリ 3 2 1 ~ 3 2 3 に記憶された情報を用いて、以前に記憶された状態から動作を開始することができ、例えば、アプリケーション 3 0 1 ~ 3 0 3 は、処理システム 3 0 0 の電源を切断する前の同じ状態から動作を再開することができる。

20

【 0 0 3 1 】

図 4 は、いくつかの実施形態による、パイプラインのサブセット上で実行される依存するワークロードの停止 / 再開動作をサポートする処理システム 4 0 0 のブロック図である。処理システム 4 0 0 は、図 1 に示す処理システム 1 0 0、図 2 に示すグラフィックスパイプライン 2 0 0、及び、図 3 に示す処理システム 3 0 0 のいくつかの実施形態の一部を表す。

30

【 0 0 3 2 】

処理システム 4 0 0 は、グラフィックスパイプライン 4 1 0、4 1 5 と、計算パイプライン 4 2 0、4 2 1、4 2 2、4 2 3、4 2 4、4 2 5、4 2 6、4 2 7 を実装する GPU 4 0 5 と、を含む。これらの計算パイプラインは、本明細書ではまとめて「計算パイプライン 4 2 0 ~ 4 2 7」と呼ばれる。グラフィックスパイプライン 4 1 0、4 1 5 又は計算パイプライン 4 2 0 ~ 4 2 7 のいくつかの実施形態は、図 2 に示すグラフィックスパイプライン 2 0 0 を用いて実装される。グラフィックスパイプライン 4 1 0、4 1 5 及び計算パイプライン 4 2 0 ~ 4 2 7 は、グラフィックスワークロード及び計算ワークロードの各々を同時又は並列に実行するように構成されている。実装に応じて、グラフィックスパイプライン 4 1 0、4 1 5 及び計算パイプライン 4 2 0 ~ 4 2 7 は、GPU 4 0 5 に実装されたプログラム可能なハードウェア及び固定機能実行ハードウェアを共有してもよいし、共有しなくてもよい。本明細書で説明するように、いくつかの実施形態では、グラフィックスパイプライン 4 1 0、4 1 5 及び計算パイプライン 4 2 0 ~ 4 2 7 上で実行されるワークロードは、互いに依存する。

40

【 0 0 3 3 】

図 3 に示す OS 3 0 5 等の OS 4 3 0、及び、図 3 に示すアプリケーション 3 0 1 ~ 3 0 3 等の1つ以上のアプリケーション 4 3 5 は、処理システム 4 0 0 上で実行される。O

50

S 4 3 0 及びアプリケーション 4 3 5 は、GPU 4 0 5 内のパイプラインの異なるサブセットを用いて同時又は連続的に実行することができる。図示した実施形態では、OS 4 3 0 は、グラフィックスパイプライン 4 1 5 及び計算パイプライン 4 2 0 , 4 2 1 , 4 2 3 を含むパイプラインのサブセット上で実行される。アプリケーション 4 3 5 は、グラフィックスパイプライン 4 1 0 及び計算パイプライン 4 2 2 , 4 2 4 ~ 4 2 7 を含む、パイプラインの異なる、相互に排他的なサブセット上で実行される。OS 4 3 0 及びアプリケーション 4 3 5 を実行しているサブセットの状態は、対応する状態情報のセットによって定義される。

【0034】

処理システム 4 0 0 は、図 2 に示すサスペンドメモリ 2 3 5 及び図 3 に示すサスペンドメモリ 3 2 1 ~ 3 2 3 等の 1 つ以上のサスペンドメモリ 4 4 0 を含む。サスペンドメモリ 4 4 0 は、アプリケーション 4 3 5 に割り当てられており、アプリケーション 4 3 5 が停止したときの状態情報を記憶するために用いられる。例えば、パイプライン 4 1 0 , 4 2 2 , 4 2 4 ~ 4 2 7 の状態情報は、アプリケーション 4 3 5 によって生成されたグラフィックスワークロード及び計算ワークロードの実行が停止したことに応じて、サスペンドメモリ 4 4 0 に記憶される。パイプライン 4 1 0 , 4 2 2 , 4 2 4 ~ 4 2 7 は、パイプライン 4 1 5 , 4 2 0 , 4 2 1 上の OS 4 3 0 の実行が中断することなく継続している間、選択的に停止される。パイプライン 4 1 0 , 4 2 2 , 4 2 4 ~ 4 2 7 上でのアプリケーション 4 3 5 の実行が一旦停止されると、他のアプリケーションによって生成された他のグラフィックスワークロード又は計算ワークロードが、実行のためにパイプライン 4 1 0 , 4 2 2 , 4 2 4 ~ 4 2 7 にディスパッチされる。いくつかの実施形態では、パイプライン 4 2 0 , 4 2 1 , 4 2 3 の状態情報を OS サスペンドメモリ (分かりやすくするために図示していない) に書き込み、パイプライン 4 2 0 , 4 2 1 , 4 2 3 上の OS ワークロードの実行を選択的に停止することによって、OS 4 3 0 の実行が停止される。OS 4 3 0 及びアプリケーション 4 3 5 の両方によって生成されたワークロードの実行を停止し、対応する状態情報を OS サスペンドメモリ及びサスペンドメモリ 4 4 0 の各々に記憶してもよい。

【0035】

パイプライン 4 1 0 , 4 2 2 , 4 2 4 ~ 4 2 7 の一部又は全ての動作状態は、他のグラフィックスワークロード又は計算ワークロードの完了又は停止に応じて、これらの以前の状態に選択的に戻される。例えば、アプリケーション 4 3 5 の状態情報を用いて、パイプライン 4 1 0 , 4 2 2 , 4 2 4 ~ 4 2 7 を実装するプロセッサコアを、アプリケーション 4 3 5 を停止する前の状態に構成する。したがって、アプリケーション 4 3 5 は、アプリケーション 4 3 5 が停止したときに実行が中断された状態から正確に実行を再開することができる。OS 4 3 0 が停止した場合、OS 4 3 0 に関連する以前に停止した任意のアプリケーションを再開する前に、OS サスペンドメモリから状態情報を読み出し、この情報を用いてパイプライン 4 2 0 , 4 2 1 , 4 2 3 を構成することによって、OS 4 3 0 が再開される。

【0036】

図 5 は、いくつかの実施形態による、GPU のパイプラインのサブセット上で実行される第 1 アプリケーションを停止して、当該パイプラインのサブセットを第 2 アプリケーションに利用させる方法 5 0 0 のフロー図である。方法 5 0 0 は、図 1 に示す処理システム 1 0 0 、図 2 に示すグラフィックスパイプライン 2 0 0 、図 3 に示す処理システム 3 0 0 、及び、図 4 に示す処理システム 4 0 0 のいくつかの実施形態で実施される。図示した実施形態では、第 2 アプリケーションは、事前に停止されており、パイプラインのサブセットの状態を定義する状態情報は、対応するサスペンドメモリに記憶されている。しかしながら、方法 5 0 0 のいくつかの実施形態は、処理システムにおいて以前に実行されていなかったアプリケーションの実行を開始するためにも用いられる。

【0037】

ブロック 5 0 5 において、第 1 アプリケーションは、GPU のパイプラインのサブセット上で実行される。例えば、第 1 アプリケーションは、GPU の計算パイプラインのサブ

10

20

30

40

50

セット及びグラフィックスパイプラインのサブセット上で計算ワークロード及びグラフィックスワークロードを実行する。第1アプリケーションは、計算ワークロード及びグラフィックスワークロード等の第1ワークロード及び第2ワークロードを生成する。第2ワークロードは、第1ワークロードに依存しており、例えば、第1ワークロードは、実行中に第2ワークロードに入力を提供する。

【0038】

判別ブロック510において、処理システムは、停止条件が検出されたかどうかを判別する。停止条件が検出されない場合、GPUは、パイプラインのサブセット上で第1アプリケーションを実行し続ける。停止条件が検出された場合、方法は、ブロック515に進む。

10

【0039】

ブロック515において、第1アプリケーションの状態情報が、第1サスペンドメモリに記憶される。第1サスペンドメモリは、第1アプリケーションの実行が開始した場合に、停止条件に応じて、又は、処理システム内の他の条件若しくはイベントに応じて、第1アプリケーションに割り当てられる。状態情報は、第1アプリケーションによって生成されたワークロードを実行しているパイプラインのサブセットの状態を表す。パイプラインの他の相互に排他的なパイプラインのサブセットは、他のワークロードを実行し続け、他のサブセットの状態情報は、第1サスペンドメモリに記憶されない。方法500のこの時点で、第1アプリケーションを実行していたパイプラインのサブセットは、他のアプリケーションに割り当てるのに利用可能である。

20

【0040】

ブロック520において、第2アプリケーションが事前に停止していた場合、第2アプリケーションの状態情報が第2サスペンドメモリから読み出される。これ以外の場合、第2アプリケーションが新たなアプリケーションとして実行される。この状態情報を用いて、パイプラインのサブセットを、第2アプリケーションの停止前の状態に再構成する。したがって、第2アプリケーションは、第2アプリケーションの停止前のパイプライン状態から正確に実行を再開することができる。

【0041】

ブロック525において、処理システムは、第2サスペンドメモリから読み出された状態情報によって表される状態から開始するパイプラインのサブセットを用いて、第2アプリケーションを実行する。

30

【0042】

図6は、いくつかの実施形態による、1つ以上のサスペンドメモリからパーシステントメモリに状態情報を移動させる方法600のフロー図である。方法は、図3に示す処理システム300のいくつかの実施形態で実施される。

【0043】

ブロック605において、第1アプリケーション及び第2アプリケーションの状態情報が、対応するサスペンドメモリに記憶される。例えば、いくつかの実施形態では、第1アプリケーションの状態情報は、GPU内のパイプラインのサブセット上の第1アプリケーションの実行が停止した場合に、第1サスペンドメモリに記憶される。次に、第2アプリケーションが、このパイプラインのサブセット上で実行され、後に停止される。この時点で、第2アプリケーションの状態情報が第2サスペンドメモリに記憶される。次いで、第3アプリケーションが、パイプラインのサブセット上で実行を開始する。

40

【0044】

ブロック610において、パイプラインのサブセット上の第3アプリケーションの実行が完了する。

【0045】

判別ブロック615において、処理システムは、電源切断条件が存在するかどうかを判別する。電源切断条件が存在しない場合、処理システムは、電力状態を監視し続ける。電源切断条件が検出された場合、方法600は、ブロック620に進む。

50

【 0 0 4 6 】

ブロック 6 2 0 において、第 1 アプリケーション及び第 2 アプリケーションの状態情報がサスペンドメモリから移動され、パーシステントメモリに記憶される。パーシステントメモリは、処理システムが電源切断状態にある間、情報を保持することができる。次に、処理システムは、電源が切断され、電源切断状態に移行する。これにより、サスペンドメモリへの電力又は電圧の供給が中断される。サスペンドメモリに記憶された情報は、電力供給又は電圧供給の中断に応じて喪失又は破壊される (corrupted)。

【 0 0 4 7 】

判別ブロック 6 2 5 において、処理システムは、電源投入条件が存在するかどうかを判別する。電源投入条件が検出されない場合、処理システムは、電力状態を監視し続ける。電源投入条件が存在するとプロセッサが判別した場合、方法 6 0 0 は、ブロック 6 3 0 に進む。

10

【 0 0 4 8 】

ブロック 6 3 0 において、第 1 アプリケーションの状態情報が、パーシステントメモリから移動され、より速いが揮発性である、対応する第 1 サスペンドメモリであって、第 1 アプリケーションに割り当てられた第 1 サスペンドメモリに記憶される。

【 0 0 4 9 】

ブロック 6 3 5 において、第 2 アプリケーションのための状態情報が、パーシステントメモリから移動され、より速いが揮発性である、対応する第 2 サスペンドメモリであって、第 2 アプリケーションに割り当てられた第 2 サスペンドメモリに記憶される。この時点で、記憶された状態情報を用いてパイプラインを再構成することによって、第 1 アプリケーション又は第 2 アプリケーションが、パイプラインのサブセット上での実行のために再開される。

20

【 0 0 5 0 】

第 1 態様では、方法は、処理ユニットのパイプラインの第 1 サブセットにおいて第 1 ワークロードを実行することと、処理ユニットのパイプラインの第 2 サブセットにおいて、第 1 ワークロードに依存する第 2 ワークロードを実行することと、第 1 ワークロード及び第 2 ワークロードを停止することと、第 1 ワークロード及び第 2 ワークロードを停止したことに応じて、第 1 ワークロード及び第 2 ワークロードの状態情報を第 1 メモリに記憶することと、を含む。

30

【 0 0 5 1 】

第 1 態様の一実施形態では、方法は、第 1 ワークロードを実行することが、処理ユニットの計算パイプラインにおいて計算ワークロードを実行することを含み、第 2 ワークロードを実行することが、処理ユニットのグラフィックスパイプラインにおいてグラフィックスワークロードを実行することを含む。別の実施形態では、方法は、第 1 ワークロード及び第 2 ワークロードを実行することと同時に、処理ユニットのパイプラインの第 3 サブセットにおいて第 3 ワークロードを実行することを含み、パイプラインの第 1 サブセット、第 2 サブセット及び第 3 サブセットは、相互に排他的である。特定の実施形態では、方法は、第 1 ワークロード及び第 2 ワークロードを停止することが、パイプラインの第 3 サブセットにおいて第 3 ワークロードの実行を継続している間、第 1 ワークロード及び第 2 ワークロードを停止することを含む。

40

【 0 0 5 2 】

第 1 態様のさらなる実施形態では、方法は、第 1 ワークロード及び第 2 ワークロードを停止したことに応じて、パイプラインの第 1 サブセット及び第 2 サブセットにおいて少なくとも 1 つの第 4 ワークロードを実行することを含む。特定の実施形態では、方法は、少なくとも 1 つの第 4 ワークロードの完了又は停止に応じて、第 1 メモリに記憶された状態情報に基づいてパイプラインの第 1 サブセット及び第 2 サブセットを構成することと、第 1 パイプライン及び第 2 パイプラインを構成した後に、第 1 ワークロード及び第 2 ワークロードの実行を第 1 パイプライン及び第 2 パイプラインにおいてそれぞれ再開することと、を含む。より特定の実施形態では、方法は、第 1 ワークロード及び第 2 ワークロードの

50

実行を再開することが、停止する前に第1ワークロード及び第2ワークロードを実行した計算ユニットのセットと同じ計算ユニットのセットにおいて第1ワークロード及び第2ワークロードの実行を再開することを含む。

【0053】

第1態様のさらに別の実施形態では、方法は、処理ユニットの電源を切断したことに応じて、状態情報を第1メモリから第2メモリに移動させることであって、第2メモリは、処理ユニットの電源が切断されている間、状態情報を保持する、ことを含む。特定の実施形態では、方法は、処理ユニットの電源を投入したことに応じて、状態情報を第2メモリから第1メモリに移動させることを含む。

【0054】

第2態様では、装置は、複数のパイプラインを実装するように構成された複数の計算ユニットを含む処理ユニットを備え、処理ユニットは、複数のパイプラインの第1サブセットにおいて第1ワークロードを実行することと、複数のパイプラインの第2サブセットにおいて、第1ワークロードに依存する第2ワークロードを実行することと、第1ワークロード及び第2ワークロードを停止することと、第1ワークロード及び第2ワークロードを停止したことに応じて、第1ワークロード及び第2ワークロードの状態情報を第1メモリに記憶することと、を行うように構成されている。

【0055】

第2態様の一実施形態では、複数のパイプラインの第1サブセットは、計算ワークロードを実行するように構成された計算パイプラインを含み、複数のパイプラインの第2サブセットは、グラフィックスワークロードを実行するように構成されたグラフィックスパイプラインを含む。別の実施形態では、処理ユニットは、第1ワークロード及び第2ワークロードを実行することと同時に、複数のパイプラインの第3サブセットにおいて第3ワークロードを実行するように構成されており、複数のパイプラインの第1サブセット、第2サブセット及び第3サブセットは、相互に排他的である。特定の実施形態では、処理ユニットは、パイプラインの第3サブセットにおいて第3ワークロードの実行を継続している間、第1ワークロード及び第2ワークロードを停止するように構成されている。

【0056】

第2態様の別の実施形態では、処理ユニットは、第1ワークロード及び第2ワークロードを停止したことに応じて、パイプラインの第1サブセット及び第2サブセットにおいて少なくとも1つの第4ワークロードを実行するように構成されている。特定の実施形態では、パイプラインの第1サブセット及び第2サブセットが、少なくとも1つの第4ワークロードの完了又は停止に応じて、第1メモリに記憶された状態情報に基づいて構成され、処理ユニットは、パイプラインの第1サブセット及び第2サブセットを構成した後に、パイプラインの第1サブセット及び第2サブセットにおいて第1ワークロード及び第2ワークロードの実行をそれぞれ再開する。より特定の実施形態では、処理ユニットは、停止する前に第1ワークロード及び第2ワークロードを実行した複数の計算ユニットのサブセットと同じ複数の計算ユニットのサブセットにおいて第1ワークロード及び第2ワークロードの実行を再開するように構成されている。

【0057】

第2態様のさらなる実施形態では、処理ユニットは、処理ユニットの電源を切断したことに応じて、状態情報を第1メモリから第2メモリに移動させるように構成されており、第2メモリは、処理ユニットの電源が切断されている間、状態情報を保持する。特定の実施形態では、処理ユニットは、処理ユニットの電源を投入したことに応じて、状態情報を第2メモリから第1メモリに移動させるように構成されている。

【0058】

第3態様では、方法は、処理ユニットの計算ユニットの第1サブセットに実装された複数のパイプラインの第1サブセットで実行されている第1ワークロードを停止することであって、ワークロード間に依存関係が存在する、ことと、第1ワークロードの状態情報を記憶することと、記憶された状態情報に基づいて、計算ユニットの第1サブセットに実装

10

20

30

40

50

された複数のパイプラインの第1サブセットにおいて第1ワークロードの実行を再開することと、を含む。

【0059】

第3態様の一実施形態では、第1ワークロードを停止することは、計算ユニットの第2サブセットに実装された複数のパイプラインの第2サブセットにおいて少なくとも1つの第2ワークロードが実行されている間、第1ワークロードを停止することを含む。

【0060】

いくつかの実施形態では、上記の装置及び技術は、図1～図6を参照して上述した処理システム等の1つ以上の集積回路(IC)デバイス(集積回路パッケージ又はマイクロチップとも呼ばれる)を含むシステムに実装される。これらのICデバイスの設計及び製造には、電子設計自動化(EDA)及びコンピュータ支援設計(CAD)ソフトウェアツールが使用される。これらの設計ツールは、通常、1つ以上のソフトウェアプログラムとして表される。1つ以上のソフトウェアプログラムは、回路を製造するための製造システムを設計又は適合するための処理の少なくとも一部を実行するように1つ以上のICデバイスの回路を表すコードで動作するようにコンピュータシステムを操作する、コンピュータシステムによって実行可能なコードを含む。このコードは、命令、データ、又は、命令及びデータの組み合わせを含むことができる。設計ツール又は製造ツールを表すソフトウェア命令は、通常、コンピューティングシステムがアクセス可能なコンピュータ可読記憶媒体に記憶される。同様に、ICデバイスの設計又は製造の1つ以上のフェーズを表すコードは、同じコンピュータ可読記憶媒体又は異なるコンピュータ可読記憶媒体に記憶されてもよいし、同じコンピュータ可読記憶媒体又は異なるコンピュータ可読記憶媒体からアクセスされてもよい。

【0061】

コンピュータ可読記憶媒体は、命令及び/又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体又は非一時的な記憶媒体の組み合わせを含む。かかる記憶媒体には、限定されないが、光媒体(例えば、コンパクトディスク(CD)、デジタル多用途ディスク(DVD)、ブルーレイ(登録商標)ディスク)、磁気媒体(例えば、フロッピー(登録商標)ディスク、磁気テープ、磁気ハードドライブ)、揮発性メモリ(例えば、ランダムアクセスメモリ(RAM)、キャッシュ)、不揮発性メモリ(例えば、読み出し専用メモリ(ROM)、フラッシュメモリ)、又は、微小電気機械システム(MEMS)ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体は、コンピュータシステムに内蔵されてもよいし(例えば、システムRAM又はROM)、コンピュータシステムに固定的に取り付けられてもよいし(例えば、磁気ハードドライブ)、コンピュータシステムに着脱可能に取り付けられてもよいし(例えば、光学ディスク又はユニバーサルシリアルバス(USB)ベースのフラッシュメモリ)、有線又は無線のネットワークを介してコンピュータシステムに接続されてもよい(例えば、ネットワークアクセス可能なストレージ(NAS))。

【0062】

いくつかの実施形態では、上記の技術のいくつかの態様は、ソフトウェアを実行する処理システムの1つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、非一時的なコンピュータ可読記憶媒体上で有形に具現化された実行可能命令の1つ以上のセットを含む。ソフトウェアは、1つ以上のプロセッサによって実行されると、上記の技術の1つ以上の態様を実行するように1つ以上のプロセッサを操作する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスク記憶デバイス、例えばフラッシュメモリ等のソリッドステート記憶デバイス、キャッシュ、ランダムアクセスメモリ(RAM)、又は、他の不揮発性メモリデバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、1つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。

10

20

30

40

50

【 0 0 6 3 】

上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、1つ以上のさらなるアクティビティが実行される場合があり、1つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。

10

【 0 0 6 4 】

利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。


20

30


40

50

【図面】
【図 1】




【図 2】




10

20

【図 3】



【図 4】




30


40

50

【図5】



【図6】



10

20

30

40

50

フロントページの続き

- アメリカ合衆国 9 5 0 5 4 カリフォルニア州、サンタ クララ、オーガスティン ドライブ 2 4 8 5
(72)発明者 マイケル マントル
アメリカ合衆国 9 5 0 5 4 カリフォルニア州、サンタ クララ、オーガスティン ドライブ 2 4 8 5
審査官 岡本 俊威
(56)参考文献 米国特許出願公開第 2 0 1 7 / 0 0 9 1 8 9 5 (U S , A 1)
米国特許出願公開第 2 0 1 5 / 0 1 7 8 8 7 9 (U S , A 1)
米国特許出願公開第 2 0 1 4 / 0 1 9 8 1 1 6 (U S , A 1)
(58)調査した分野 (Int.Cl. , D B 名)
G 0 6 T 1 / 2 0
G 0 6 F 9 / 3 8