

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3735105号
(P3735105)

(45) 発行日 平成18年1月18日(2006. 1. 18)

(24) 登録日 平成17年10月28日(2005. 10. 28)

(51) Int. Cl.

G06F 9/315 (2006.01)

F I

G06F 9/30 340D

請求項の数 9 (全 12 頁)

(21) 出願番号	特願2004-43849 (P2004-43849)	(73) 特許権者	503003854
(22) 出願日	平成16年2月20日(2004. 2. 20)		ヒューレット・パカード デベロップメント カンパニー エル. ピー.
(65) 公開番号	特開2004-303203 (P2004-303203A)		アメリカ合衆国 テキサス州 77070
(43) 公開日	平成16年10月28日(2004. 10. 28)		ヒューストン 20555 ステイト
審査請求日	平成16年4月15日(2004. 4. 15)		ハイウェイ 249
(31) 優先権主張番号	10/403785	(74) 代理人	110000039
(32) 優先日	平成15年3月31日(2003. 3. 31)		特許業務法人アイ・ピー・エス
(33) 優先権主張国	米国 (US)	(72) 発明者	ルビー・ビー・リー
			アメリカ合衆国ニュージャージー州プリンストン エッティサークル55
		(72) 発明者	デール・モリス
			アメリカ合衆国コロラド州スティームボートスプリングス アガテクリークロード35920
			最終頁に続く

(54) 【発明の名称】 レジスタから並列テーブルルックアップを行う可変再配列 (MUX) 命令

(57) 【特許請求の範囲】

【請求項1】

データプロセッサ(110)であって、

第1のレジスタ(R11)、第2のレジスタ(R10)、および第3のレジスタ(R12)と、

前記第2のレジスタの内容の少なくとも一部を再配列して前記第3のレジスタに書き込む第1の可変再配列命令を実行する実行ユニット(EXU)であって、前記第1の可変再配列命令が引数として指定した前記第1のレジスタ(R11)の内容によって指定される位置に書き込まれている前記第2のレジスタ(R10)の内容を、前記第3のレジスタ(R12)の前記第1のレジスタ(R11)と対応する位置に書き込む実行ユニット(EXU)と

を備えるデータプロセッサ。

【請求項2】

前記第1の可変再配列命令は、前記第2のレジスタを引数として直接指定する

請求項1に記載のデータプロセッサ。

【請求項3】

前記第2のレジスタを指定し、前記第1の可変再配列命令によって引数として指定される第4のレジスタ(RRS)をさらに備える

請求項1に記載のデータプロセッサ。

【請求項4】

10

20

第 5 のレジスタ (R S S)

をさらに備え、

前記第 4 のレジスタは、該第 5 のレジスタを指定し、それによって、前記実行ユニットが、前記第 1 の可変再配列命令の実行中に、前記第 1 のレジスタおよび前記第 4 のレジスタの内容に対応する順序で、前記第 2 のレジスタおよび前記第 5 のレジスタの内容の少なくとも一部を前記第 3 のレジスタに書き込む

請求項 3 に記載のデータプロセッサ。

【請求項 5】

第 4 のレジスタ、第 5 のレジスタ、および第 6 のレジスタ

をさらに備え、

前記実行ユニットは、前記第 4 のレジスタを引数として指定する第 2 の可変再配列命令をさらに実行し、前記実行ユニットは、前記第 2 の可変再配列命令の実行中に、前記第 1 のレジスタの内容に対応する順序で、前記第 5 のレジスタの内容の少なくとも一部を前記第 6 のレジスタに書き込み、前記実行は、少なくとも 1 つの他の命令に応じてサブワード単位で、前記第 3 のレジスタの内容および前記第 6 のレジスタの内容を連結する

請求項 1 に記載のデータプロセッサ。

【請求項 6】

第 1 の組のレジスタ (R 1 0) にテーブルエントリを書き込むことと、

前記第 1 の組のレジスタ (R 1 0) の内容の少なくとも一部を再配列して第 2 の組のレジスタ (R 1 2) に書き込む可変再配列命令を使用することと

を含み、

前記可変再配列命令は、該可変再配列命令によって引数として指定される第 3 の組のレジスタ (R 1 1) の内容によって指定される位置に書き込まれている前記第 1 の組のレジスタ (R 1 0) の内容を、前記第 2 の組のレジスタ (R 1 2) の前記第 3 のレジスタ (R 1 1) と対応する位置に書き込む

並列テーブルルックアップ方法。

【請求項 7】

前記第 2 の組のレジスタに保持されるデータをサブワード単位で連結すること

をさらに含む請求項 6 に記載の並列テーブルルックアップ方法。

【請求項 8】

前記可変再配列命令は、前記第 1 の組のレジスタを指定する

請求項 6 に記載の並列テーブルルックアップ方法。

【請求項 9】

前記可変再配列命令は、前記第 1 の組のレジスタを指定する第 4 の組の 1 つまたは複数のレジスタ (R R S) を指定する

請求項 6 に記載の並列テーブルルックアップ方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コンピュータに関し、詳細には、コンピュータの命令セットに関する。

本発明の主目的は、多数のテーブルルックアップの実行時のコンピュータ性能を改善することである。

【背景技術】

【0002】

デジタルビデオ、暗号化、および符号変換は、 $y = f(x)$ の形式の関数が、多数の入力値に繰り返し適用される 3 つの用途である。

一般に、適用される関数は、数式として表すことができる。

しかし、関数によっては、アドレスに対応する独立変数 (例えば x) およびそのアドレスの内容に対応する従属変数 (例えば y) を有するルックアップテーブルの形式で実施するほうが便利なが多いものもある。

10

20

30

40

50

【 0 0 0 3 】

ルックアップテーブルは、従来、メインメモリに保持される。

テーブルは、通常、メモリでは、複数の要素からなるアレイとして編成される。

アレイでは、各要素は、1つのテーブルエントリの値を保持する。

したがって、命令は、単に、所望のメモリ位置を指定するだけで、そのメモリ位置の内容が読み出されて、所望の関数の結果が提供される。

このようなルックアップ (lookups: 参照) は、非常に高速で実施できるが、それでもなお、例えばビデオ処理、暗号化、および符号変換といった、このようなルックアップが非常に多く必要とされる用途では、性能を制限することがある。

【 発明の開示 】

10

【 発明が解決しようとする課題 】

【 0 0 0 4 】

テーブルルックアップが繰り返し必要とされる時の性能をさらに改善する方法が必要とされている。

【 課題を解決するための手段 】

【 0 0 0 5 】

本発明は、コンピュータプログラムおよびデータプロセッサ命令セットに可変再配列「M u x」命令を提供する。

具体的には、本発明は、一組の1つまたは複数の「テーブル」レジスタの内容を、一組の1つまたは複数の「インデックス」レジスタの内容の関数として再配列することを提供 20

する。
その結果として再配列されたデータは、一組の1つまたは複数の「結果」レジスタに置くことができる。

本明細書で、「テーブル」、「インデックス」、および「結果」の資格を有するレジスタは、すべて汎用レジスタであり、そのラベルは、M u x 命令によって提供される状況 (context) に依存することに留意されたい。

【 0 0 0 6 】

この新規な M u x 命令は、所望の順序を表すデータを一組のインデックスレジスタに置くことによって再配列を任意に指定できる点で、「可変」である。

したがって、可変 M u x 命令は、一組のインデックスレジスタを指定する。 30

この指定は、「明示的に」行うことができ、この場合、インデックスレジスタの識別情報 (identity) が、命令の引数として指定される。

すなわち、この識別情報は、命令フィールドに入力されるデータで記述される。

あるいは、インデックスレジスタの指定は、「暗黙的に」行うことができる。

例えば、専用インデックスレジスタの識別情報を命令内に本来的に備えておくことができる。

同様に、結果レジスタおよびテーブルレジスタも、可変 M u x 命令によって暗黙的または明示的に指定することができる。

【 0 0 0 7 】

可変 M u x 命令が、一組のテーブルレジスタを (暗黙的または明示的に) 指定する場合 40
、その可変 M u x 命令は、「直接」とみなされる。

「間接」可変 M u x 命令では、テーブルレジスタは、直接識別されず、M u x 命令によって直接指定される1つまたは複数のインデックスレジスタによって間接的に識別される。

例えば、間接可変 M u x 命令は、テーブル選択インデックスレジスタおよびサブワード選択インデックスレジスタの2つのインデックスレジスタを指定することができる。

テーブル選択インデックスレジスタは、要求された各エントリのテーブルレジスタを選択し、サブワード選択インデックスレジスタは、要求された各エントリの、選択されたテーブルレジスタ内のサブワード位置を選択する。

あるいは、単一のインデックスレジスタを使用して、インデックスレジスタのサブワー 50

ドの上位が、テーブルレジスタを選択することができる一方、そのサブワードの下位ビットが、選択されたテーブルレジスタの所望のサブワードを選択する。

【0008】

テーブル全体を単一のテーブルレジスタで表すことができる場合、各テーブルエントリの位置は、そのレジスタ内のサブワードアドレスとして識別することができる。

「直接」可変Mux命令は、単一のテーブルレジスタに加えて、単一の結果レジスタおよびインデックスレジスタを指定することができる。

Mux命令が実行されると、テーブルレジスタの内容は、インデックスレジスタによって指定されたサブワードの順序で、結果レジスタに選択的に書き込まれる。

【0009】

ルックアップテーブルがあまりにも大きく、単一のレジスタで表せない場合、そのルックアップテーブルは、2つ以上のテーブルレジスタ間で分割され得る。

この分割は、垂直方向に行うこともできるし、水平方向に行うこともでき、あるいは、その両方向に行うこともできる。

分割が垂直方向のみで行われている場合、エントリは、原型を保持しており、エントリのいくつかは、あるレジスタで表される一方、他のエントリは、1つまたは複数の他のレジスタで表される。

分割が、水平方向のみで行われている場合、各エントリは、(通常、上位下位などの位置によって)2つ以上のレジスタ間で分割される。

それらレジスタのそれぞれは、すべてのエントリの一部を表す。

垂直方向の分割および水平方向の分割がともに使用される場合、どのレジスタも、すべてのエントリを表さず、どの1つのエントリ全体も表さない。

例えば、テーブルは、4つのレジスタ間で分割することができ、4つのレジスタのそれぞれは、テーブルエントリを二分し、さらに二分したそれぞれを二分したものを表す。

【0010】

垂直方向のみでの分割の場合、各テーブルレジスタは、一部のテーブルエントリを保持するが、すべてのテーブルエントリを保持するとは限らない。

例えば、8つのテーブルエントリが2つのテーブルレジスタ間で分割された場合、一方のテーブルレジスタは、4つの最下位アドレスのエントリを保持できる一方、他方のテーブルレジスタは、4つの最上位アドレスのエントリを保持できる。

次に、各テーブルエントリは、特定のレジスタにより特定のサブワード位置に保持される。

垂直方向に分割されたテーブルのエントリの再配列において十分な柔軟性を可能にするために、本発明は、垂直方向に分割されたテーブルと共に間接可変mux命令を使用することを提供する。

【0011】

水平方向のみで分割されたテーブルの場合、各テーブルエントリは、2つ以上のテーブルレジスタ間で分割されるが、すべてのエントリが、各テーブルレジスタで表される。

このような場合、同じインデックスレジスタを使用して、直接可変Mux命令を各テーブルレジスタに適用することができ、それによって、共通の再配列が、各エントリの各セグメントに適用されることになる。

通常、各テーブルレジスタに対して個々の結果レジスタが存在する。

各結果レジスタは、所望の各エントリのセグメントを保持する。

例えば「Unpack(展開)」命令といった命令が追加され、この命令を使用して、エントリのセグメントを連結することができ、その結果、各エントリは、レジスタ内で完全な形となる。

【0012】

水平方向および垂直方向の双方で分割されたテーブルは、各セルがテーブルアドレスのサブセットのエントリのセグメントを表す2次元アレイを形成するものと概念化することができる。

10

20

30

40

50

このような場合、本発明は、列単位で間接可変 M u x 命令を適用することを提供し、それにより、それぞれのエントリのセグメントに対して、所望の再配列が行われる。

オプションとして、U n p a c k 命令または他の連結命令を使用して、レジスタ内で完全なエントリを組み立てることができる。

【 0 0 1 3 】

「 M u x 」命令は、データの並べ替え (permutation) を可能にするので、時に、「 p e r m u t e (並べ替え) 」命令と呼ばれることがある。

しかしながら、M u x 命令は、普通は並べ替えとみなされない他の形の再配列も可能である。

例えば、テーブルレジスタのすべてのサブワードが結果レジスタに表される必要があるとは限らず、テーブルレジスタの 1 つまたは複数のサブワードを、結果レジスタに 2 回以上表すことができる。

【 0 0 1 4 】

本発明は、より幅の広いより多くの並列性を有するデータプロセッサに向かっているコンピュータアーキテクチャの流行 (trend : 傾向) を活用する。

この流行と調和させた場合、メモリユニットを追加するよりも付加的な計算機能ユニットを追加することが容易 (より単純で、かつ、より経済的) である。

テーブルをメモリに置くと、スループットは、メモリポートの個数によって制限される。

ルックアップテーブルをレジスタに置くと、スループットは、並列計算ユニットの個数によって制限される。

計算ユニットの個数が、メモリポートの個数を上回るにつれて、レジスタに保持されたテーブルに可変 M u x 命令を使用するというこの新規なアプローチは、従来技術をますます上回って有利になる。

【 0 0 1 5 】

本明細書で説明する可変 M u x 命令は、従来技術で使用される固定 M u x 命令を可変に変形したものである。

固定 M u x 命令は、結果レジスタに表すサブワードの順序を、計算した値によって指定できないので、そのテーブルルックアップの有用性において、はるかに多くの制限を受ける。

本発明の可変 M u x 命令は、サブワードの任意の順序を可能にし、したがって、単一の M u x 命令を (大きなテーブルに必要とされる、結果の付加的な組み立てと共に) 使用して、複数のテーブルエントリに並列にアクセスすることが可能である。

一方、固定 M u x 命令を使用するコンピュータアーキテクチャには、可変 M u x 命令が使用できるデータパスがすでに配備されている。

本発明は、1 つの命令につき複数のテーブルルックアップが実行可能であるので、従来技術に対して劇的な性能向上を提供する。

本発明の他の特徴および利点は、図面を参照した以下の詳細な説明から明らかである。

【 発明を実施するための最良の形態 】

【 0 0 1 6 】

図 1 に示すプログラム 1 0 0 の 1 命令セグメントは、6 4 ビットの「インデックス」レジスタ R 1 1 に共に保持される x の 1 6 個の値に対して、関数 $y = f (x)$ の値を求める。

関数 $y = f (x)$ の値は、ルックアップテーブル I にアクセスすることにより求められる。

ルックアップテーブル I は、1 6 個のそれぞれの 4 ビットアドレス (x) に 1 6 個の 4 ビットのエントリ (y) を有する。

テーブル I のエントリは、6 4 ビットの「テーブル」レジスタ R 1 0 にリトルエンディアンの順序で配列される。

すなわち、最下位のアドレスのエントリは、レジスタ R 1 0 の最下位ニブル (4 ビット

10

20

30

40

50

）に配置される。

【 0 0 1 7 】

この関数の値は、可変多重化命令 $MuxV\ 4, R10, R11, R12$ を使用して求められる。

インデックスレジスタ $R11$ からテーブルレジスタ $R10$ への矢印で示すように、インデックスレジスタ $R11$ の各ニブル位置（4ビットのサブワード位置）は、テーブルのアドレスを保持し、したがって、そのアドレスのエントリを保持するテーブルレジスタ $R10$ のニブル位置を指し示す。

インデックスレジスタ $R11$ から64ビットの結果レジスタ $R12$ への矢印で示すように、レジスタ $R11$ の各ニブル位置は、結果レジスタ $R12$ の各ニブル位置に対応する。

10

したがって、命令 $MuxV\ 4, R10, R11, R12$ を次のように構文解析することができる。

すなわち、インデックスレジスタ $R11$ に保持される各「インデックス」ニブルについて、各インデックスニブルにより示されたテーブルエントリ（レジスタ $R10$ 内）を結果レジスタ $R12$ の対応するニブル位置に書き込む、というように構文解析することができる。

【 0 0 1 8 】

図1では、テーブル全体を単一のレジスタで表すことができるので、1命令で並列テーブルルックアップを行うことができる。

テーブルが、単一のレジスタに収まらない場合に、本発明は、2つ以上のレジスタ間でテーブルを分割することを提供する。

20

【 0 0 1 9 】

図2では、テーブル II が、水平方向に分割されて、並列ルックアップが提供される。

テーブル II は、16個の8ビットエントリを含み、合計128ビットを含む。

2つの64ビットレジスタ $R20$ および $R21$ が、テーブル II の内容を保持するのに必要とされる。

各エントリは、最上位ニブル（例えば、テーブルアドレス0[16進]のエントリとして $E[16進]$ ）および最下位ニブル（例えば、テーブルアドレス0のエントリとして F ）を含む。

テーブル II エントリのすべての最下位ニブルは、テーブルレジスタ $R20$ に書き込まれる一方、テーブル II エントリのすべての最上位ニブルは、テーブルレジスタ $R21$ に書き込まれる。

30

この分割は、テーブル II の破線で示すように、テーブルの列が4ビット幅の2つの列グループに分割される点で水平方向である。

【 0 0 2 0 】

関数 $y = f(x)$ の値を求める場合の x の値は、インデックスレジスタ $R22$ に表される（その内容は、図1のインデックスレジスタ $R11$ と同一である）。

インデックスレジスタ $R22$ の各ニブルは、図2のテーブルレジスタ $R20$ および $R21$ への概ね上向きの矢印で示すように、テーブルレジスタ $R20$ の対応するニブルを指し示すに加えて、テーブルレジスタ $R21$ の対応するニブルも指し示す。

40

インデックスレジスタ $R20$ の各ニブル位置は、図2のレジスタ $R23$ および $R24$ への垂直下向きの矢印で示すように、結果レジスタ $R23$ の対応するニブル位置を有し、また、結果レジスタ $R24$ の対応するニブル位置も有する。

【 0 0 2 1 】

図2に表すプログラム100のセグメントは、2つの可変 Mux 命令を使用する。

$MuxV\ 4, R20, R22, R23$ は、インデックスレジスタ $R22$ の内容によって指示されるように、テーブルレジスタ $R20$ のエントリを結果レジスタ $R23$ に書き込む。

同様に、 $MuxV\ 4, R22, R22, R24$ は、インデックスレジスタ $R22$ の内容によって指示されるように、テーブルレジスタ $R21$ のエントリを結果レジスタ $R24$

50

に書き込む。

2つの命令は、異なるテーブルおよび異なる結果レジスタを参照する一方で、同じインデックスレジスタR22を共有することに留意されたい。

その結果、結果レジスタR23の最下位エントリニブルの順序は、結果レジスタR24の最上位エントリニブルの順序に対応する。

【0022】

次に、UnPack命令は、エントリを「リアセンブル」するのに使用することができる。

UnPack L, 4 R23, R24, R25は、レジスタR23の最下位ニブルを、レジスタR25の最下位ニブル位置に書き込み、レジスタR24の最下位ニブルをレジスタR25の第2の最下位ニブル位置に書き込む。

10

その結果、インデックスレジスタR22の最下位ニブルによって要求されたエントリの全8ビットが、レジスタR25の最下位バイト(8ビット)に書き込まれる。

同様に、次の7つの最下位のテーブルルックアップは、レジスタR25の他の7つのバイト位置に表される。

同様に、UnPack H, 4 R23, R24, R26は、レジスタR23およびR24のそれぞれの4つの最上位ニブルをバイトに連結し、それらをレジスタR26にバイトのように置く。

レジスタR25およびR26は、集合的に、インデックスレジスタR22によって指定された順序のテーブルエントリのバイトからなる単一の128ビット値V27を表すものとみなすことができる。

20

【0023】

図2の所望の結果を得るには、4つの命令が必要とされる。

特定用途向けの実施の形態では、単一の可変Mux命令Mux Vh 4, 8 R20, R21, R22, R25, R26を使用して、所望の結果を直接達成することができる。

しかしながら、このアプローチは、ハードウェアの複雑さが追加され、3回のレジスタ読み出しおよび2回のレジスタ書き込みを伴う。

また、インデックスの長さ(4ビット)は、エントリの長さ(8ビット)と異なるので、2つのビット長パラメータが必要とされることに留意されたい。

【0024】

30

もちろん、エントリが分割されていない場合には、エントリはリアセンブルされる必要はなく、UnPack命令は必要とされない。

図3のテーブルIII(図2のテーブルIIと同じデータを表す)は、水平方向に分割される代わりに垂直方向に分割される。

したがって、一方のテーブルレジスタR30は、テーブルIIIの8つの最下位アドレスの8ビットのエントリを保持する一方、他方のレジスタR31は、テーブルIIIの8つの最上位アドレスのエントリを保持する。

【0025】

関数f(x)を求める場合のxの値は、インデックスレジスタR32に表される。

xの各値は、インデックスレジスタR32の2つの「9」の一方に示すように、4ビットである。

40

インデックスの最上位ビット(この場合、「1」)は、所望のエントリがどちらのテーブルレジスタ(この場合、テーブルレジスタR31)に存在するかを決定する一方、インデックスの3つの最下位ビット(この場合、「001」)は、選択されたレジスタ内のサブワード位置(この場合、2番目の下位サブワード位置)を示すことに留意されたい。

【0026】

図3に表すプログラム100のセグメントは、可変Mux命令Mux Vv 8, 4, R30, R31, R32, R33, R34を使用して、結果レジスタR33およびR34に所望の順序でエントリを書き込む。

この命令は、3つの読み出しポートおよび2つの書き込みポートを必要とし、したがっ

50

て、特定用途向けの状況に最もよく適することに留意されたい。

各テーブルレジスタに個別に mux (多重化) 演算を実行することが可能であり、その後、その結果のデータを再び結合することが可能であることに留意されたい。

しかしながら、プログラムシーケンスは、水平方向に分割されたテーブルのアプローチの場合よりも複雑になる。

【0027】

一般に、インデックスのレジスタ選択ビットおよびインデックスのサブワード選択ビットは、異なる機能を実行するものであるので、個別のレジスタにそれらのビットを書き込みことが有用な場合がある。

ほとんどのプロセッサ設計では、命令が、ある汎用レジスタを、別の汎用レジスタの内容の関数として選択することは許可されていないので、特に、レジスタ選択ビットを特殊用途のレジスタに書き込むことが好都合な場合がある。

10

【0028】

図4は、連続した64ビットテーブルレジスタ $RT0$ 、 $RT1$ 、 $RT2$ 、および $RT3$ に表された 64×4 ビットエントリテーブルに含まれるレジスタを示している。

レジスタ選択レジスタ RRS およびサブワード選択レジスタ RSS の2つのインデックスレジスタが存在する。

これらのレジスタは、集合的に、関数 $y = f(x)$ の値を求める場合の x の水平方向に分割された値を保持する。

その結果は、連続した結果レジスタ $RR0$ 、 $RR1$ 、 $RR2$ 、および $RR3$ に書き込まれる。

20

間接的な可変 Mux 命令 $MuxVI_{4,6} RT0, RSS, RR0$ が、所望の並列テーブルルックアップを実行する。

【0029】

Mux 命令 $MuxVI_{4,6} RT0, RSS, RR0$ は、図4に示す7つのレジスタを指定するが、これらのレジスタのうち、第1のテーブルレジスタ $RT0$ 、サブワード選択レジスタ RSS 、および結果レジスタの3つのみが、明示的に指定される。

この命令は、連続した4つのレジスタを必要とし、その第1のもの ($RT0$) を明示的に識別することにより、残りの3つの特定を行う。

したがって、残りの3つは、暗黙的に指定される。

30

この命令は、レジスタ選択データを特殊目的のレジスタ RRS に記憶することを必要とする。

したがって、このレジスタは、暗黙的に指定される。

この命令が4ビットサブワードの16回の並列ルックアップを要求すると、すべての結果は、明示的に指定された結果レジスタ $RR0$ に記憶することができる。

【0030】

$MuxVI$ 命令は、1つのテーブルレジスタ ($RT0$) を明示的に指定し、他のレジスタ ($RT1$ 、 $RT2$ 、 $RT3$) を暗黙的に指定する一方、結果レジスタのどのサブワードにどのテーブルレジスタを使用するかを指定しない。

その代わりに、テーブルレジスタの結果レジスタのサブワードへのマッピングは、レジスタ選択レジスタ RRS の内容によって間接的に指定される。

40

テーブルレジスタの結果レジスタのサブワードへのマッピングが、命令の内容によって直接決定されるのではなく、レジスタによって間接的に決定される点で、 $MuxVI$ は間接的である。

【0031】

レジスタ選択レジスタ RRS は、その内容が他のレジスタの選択を制御できるように設計された特殊目的のレジスタである。

レジスタ選択レジスタ RRS は、 $y = f(x)$ の値を求める際に使用される各 x につき、4ビットを保持する。

4つのテーブルレジスタの中からテーブルレジスタの選択を行うのに、2ビットのみが

50

必要とされ、他の 2 ビットは、デフォルト値 0 を保持する。

テーブルデータは、レジスタ 0 ~ 3、レジスタ 32 ~ 35、レジスタ 64 ~ 67、およびレジスタ 96 ~ 99 の 4 つの可能なものの 1 つに強制的にされる (is forced)。

【 0 0 3 2 】

間接的な可変 M u x 命令は、1 つの命令で所望の再配列を提供する。

また、レジスタ選択ビットおよびサブワード選択ビットは、異なるレジスタに書き込まれるので、レジスタには、より多くのインデックスおよびそれによるさらに多くの並列性を得るための余裕もある。

他方で、より一般的な 2 つのオペランドレジスタの代わりに 6 つのオペランドレジスタが存在する。

10

4 つのレジスタ内に収まることができる範囲を越えてテーブルを拡張することは、かなりのハードウェアの複雑さを伴う可能性がある。

【 0 0 3 3 】

本発明のいくつかの実施の形態は、レジスタの一部またはすべてが 2048 ビット以上であるマイクロプロセッサを使用し、それによって、256 × 8 ビットのテーブルを単一の命令でルックアップすることを可能にする。

このようなテーブルは、各ピクセルに 8 ビットのデータを含むことが多いビデオ、暗号化 (例えば、DES の S - b o x のルックアップ)、および符号変換 (例えば、ASCII の別のテキストフォーマットへの変換) に役立つ。

他の実施の形態では、複数のレジスタが集合的に 2048 ビットレジスタとして機能するように、複数のレジスタを一組に構成する設備が作成される。

20

それ以外のものとして、上記に開示した水平方向のテーブル分割技法および垂直方向のテーブル分割技法を活用して、このような大きなテーブルを処理するものがある。

【 0 0 3 4 】

コンピュータの 2 値特性を考慮すると、多数のビットで表現された 2 の累乗のデータを取り扱うことが便利であることが多い。

この制約を満たすように、適合しないデータには、先頭部分にゼロを追加することができる。

例えば、7 ビットのエントリに対して、それらのエントリがレジスタのバイト境界と整合するように、先頭にゼロを追加することができる。

30

同様に、6 ビットのインデックスには、それらのインデックスがレジスタのバイト境界に適合するように、先頭に 2 つのゼロを追加することができる。

あるいは、適合しないデータ同士を「詰め込んで」、レジスタに収めることができるデータ量を最大にすることができる。

例えば、3 ビットのインデックスによる 21 回のルックアップは、64 ビットレジスタによって処理できる一方、ちょうど 16 個の 4 ビットインデックスも、64 ビットレジスタによって処理できる。

データを連続的に詰め込んで、2 の累乗に最も近くなるまで書き入れる代わりに、未使用のレジスタのビットをインデックス間で均等に分配することができる。

【 0 0 3 5 】

40

プログラム 100 は、図 5 に示す例えばシステム A P 1 といったコンピュータシステム上で実施される。

コンピュータシステム A P 1 は、マイクロプロセッサ 110 およびメモリ 112 を含む。

メモリ 112 の内容には、プログラムデータ 114、およびプログラムを構成するプログラム命令 100 が含まれる。

マイクロプロセッサ 110 は、実行ユニット E X U、命令デコーダ D E C、レジスタ R G S、アドレスジェネレータ A D G、およびルータ R T E を含む。

レジスタバンク R G S には、本明細書で参照かつ例示されたすべてのレジスタが含まれる。

50

【 0 0 3 6 】

一般に、実行ユニット E X U は、プログラム 1 0 0 に従ってデータ 1 1 4 に演算を実行する。

このため、実行ユニット E X U は、(内部データバス D T B に付属する制御信号線を使用して) アドレスジェネレータ A D G に、必要な次の命令またはデータのアドレスをアドレスバス A D R に沿って生成するように命令することができる。

メモリ 1 1 2 は、要求されたアドレスに保持される内容を、データ / 命令バス D I B に沿って供給することにより応答する。

【 0 0 3 7 】

ルータ R T E は、内部データバス D T B に付属する指示子信号線に沿って実行ユニット E X U から受信した指示子により決定されるように、命令を命令デコーダ D E C に命令バス I N B を介して送り、内部データバス D T B に沿ってデータを送る。

復号された命令は、制御信号線 C C D を介して実行ユニット E X U に供給される。

データは、通常、命令に従ってレジスタ R G S の内外に転送される。

【 0 0 3 8 】

マイクロプロセッサ 1 1 0 には、命令デコーダ D E C が復号でき、かつ、実行ユニット E X U が実行できる複数の命令からなる命令セット I N S が付随する。

プログラム 1 0 0 は、命令セット I N S から選択された複数の命令からなる順序付けられた組である。

説明の目的のため、マイクロプロセッサ 1 1 0、その命令セット I N S、およびプログラム 1 0 0 が、本明細書で説明されたすべての命令の例を提供する。

【 0 0 3 9 】

本発明は、2 の累乗でないサイズを含むあらゆるサイズのレジスタを提供する。

テーブルは、任意の個数のエントリを有することができ、それらのエントリは、任意の長さのビット数を有することができる。

上述したように、並列インデックスが、1 つの並列インデックスレジスタ (または複数の並列インデックスレジスタ) を満たさない場合、未使用ビットは、さまざまな方法で分配することができ、おそらく、さまざまな用途に使用することができる。

本発明は、間接的な並列ルックアップの多くの実施を提供する。

添付の特許請求の範囲によって記載される本発明は、本発明のこれらの変形および変更ならびに本発明の他の変形および変更を提供する。

【 図面の簡単な説明 】

【 0 0 4 0 】

【 図 1 】 単一の可変 m u x 命令を使用して並列テーブルルックアップを実行する本発明によるプログラムのセグメントの概略図である。

【 図 2 】 複数の可変 M u x 命令に加えて、結果レジスタ間で結果を連結する U n P a c k 命令を使用して、水平方向に分割されたテーブルに並列テーブルルックアップを実行する図 1 のプログラムのセグメントの概略図である。

【 図 3 】 可変 M u x 命令を使用して、垂直方向に分割されたテーブルに並列テーブルルックアップを実行する図 1 のプログラムのセグメントの概略図である。

【 図 4 】 間接的な可変 M u x 命令を使用して、垂直方向に分割されたテーブルに並列テーブルルックアップを実行する図 1 のプログラムのセグメントの概略図である。

【 図 5 】 図 1 のプログラムを実行する本発明のマイクロプロセッサシステムの概略図である。

【 符号の説明 】

【 0 0 4 1 】

1 0 0 . . . プログラム、
1 1 0 . . . マイクロプロセッサ、
1 1 2 . . . メモリ、
1 1 4 . . . プログラムデータ、

10


20

30


40

50


【図 1】




【図 2】




【図 3】



【図 5】



【図 4】



フロントページの続き

審査官 後藤 彰

(56)参考文献 特表2003-533829(JP,A)

特開平11-3226(JP,A)

特開平9-22343(JP,A)

特開平9-330210(JP,A)

特開平2-181821(JP,A)

特開昭58-27239(JP,A)

特開昭54-18248(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 9/30 - 9/355

G06F 1/02 - 1/035