(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局

(43) 国际公布日
2022 年 1 月 20 日 (20.01.2022)

WIPO | PCT

(10) 国际公布号
WO 2022/012255 A1

(51) 国际专利分类号:
G11C 29/04 (2006.01)

(21) 国际申请号: PCT/CN2021/100358

(22) 国际申请日: 2021 年 6 月 16 日 (16.06.2021)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
202010667480.2 2020年7月13日 (13.07.2020) CN

(71) 申请人: 长鑫存储技术有限公司 (**CHANGXIN MEMORY TECHNOLOGIES, INC.**) [CN/CN]; 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。


(72) 发明人: 杨正杰 (**YANG, Cheng-Jer**); 中国安徽省合肥市经济技术开发区空港工业园兴业大道388号, Anhui 230000 (CN)。

(74) 代理人: 广州华进联合专利商标代理有限公司 (**ADVANCE CHINA IP LAW OFFICE**); 中国广东省广州市天河区珠江东路6号4501房（部位：自编01-03和08-12单元）（仅限办公用途）, Guangdong 510623 (CN)。

(81) 指定国(除另有指明，要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,

(54) **Title:** TEST METHOD, TEST SYSTEM AND TEST DEVICE FOR SEMICONDUCTOR CHIP

(54) **发明名称**: 半导体芯片的测试方法、测试系统及测试设备



S102 Acquire a target chip
S104 Carry out read-write function test on a preset number of storage units in the edge area of the target chip
S106 Obtain position information of the storage units on an abnormal chip, of which the read-write function is abnormal
S108 According to the position information, determine whether the abnormal chip has block abnormity

图 1

(57) **Abstract:** The present invention relates to a test method, test system and test device for a semiconductor chip. The method comprises: acquiring a target chip; respectively carrying out read-write function test on a preset number of storage units in the edge area of the target chip to obtain an abnormal chip; recording position information of each storage unit on the abnormal chip, of which the read-write function is abnormal; and according to the position information, determining whether the read-write function abnormity of the abnormal chip is a block abnormity. The abnormal chip refers to a target chip comprising storage units, of which the read-write function is abnormal.

(57) **摘要**: 本发明涉及一种半导体芯片的测试方法、测试系统及测试设备。该方法包括：获取目标芯片；分别对目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；记录各个读写功能异常的存储单元在异常芯片上的位置信息；根据位置信息判断异常芯片的读写功能异常是否为块状异常；其中，异常芯片是指包括读写功能异常的存储单元的目标芯片。

WO 2022/012255 A1

[见续页]

MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW。

(84) 指定国(除另有指明，要求每一种可提供的地区保护)：ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第21条(3))。

半导体芯片的测试方法、测试系统及测试设备

本申请要求于 2020 年 7 月 13 日提交的申请号为 202010667480.2、名称为“半导体芯片的测试方法、测试系统及测试设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种半导体芯片的测试方法、测试系统及测试设备。

背景技术

电子组件(产品)系经过多道的加工程序所制造完成，因此为了确保产品质量，电子组件(产品)制造完成后，均会进行检测作业，以检测电子组件于制作过程中，是否损坏，进而检测出不良品。即所谓的崩应测试(BURN-IN TEST 或称为烧机测试)，崩应测试大都于一加热炉体内将待测物置于较高温的环境下执行测试作业，而以较严苛的测试条件预先检测出濒临损坏或质量欠佳的产品，并期以产品提早通过前期测试而进入稳定期，于消费者使用时便可获得稳定的产品特性。

崩应测试完成后，会取若干失效芯片（异常芯片）送电性分析(EFA)，用以确认芯片失效的问题根源，失效模式包含 column, row, block, single bit, double bit 等失效模式种类，透过电性分析测试产生 block fail 块状的失效模式时，测试周期长，并且当分析样品较少时，无法即时了解所述崩应测试的失效是否为块状失效。

发明内容

本申请一方面提供一种半导体芯片的测试方法，包括：获取目标芯片；分别

对所述目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；记录各个读写功能异常的存储单元在所述异常芯片上的位置信息；根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。

本申请另一方面提供一种半导体芯片的测试系统，用于测试目标芯片，包括：设置模块，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元；测试模块，与所述设置模块相连，用于对所述测试单元进行读写功能测试后，得到测试数据；处理模块，与所述测试模块相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所述异常芯片上的位置信息，所述处理模块还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。

本申请另一方面提供一种半导体芯片的测试设备，所述测试设备上述测试系统。

本发明的一个或多个实施例的细节在下面的附图和描述中提出。本发明的其它特征、目的和优点将从说明书、附图以及权利要求书变得明显。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍。用于描述附图的附加细节或示例不应当被认为是对本申请的发明创造、目前所描述的实施例或优选方式中任何一者的范围的限制。

图 1 为一实施例中半导体芯片的测试方法的流程图；

图 2 为一实施例中目标芯片边缘区域选取预设数量的存储单元的示意图；

图 3 为另一实施例中目标芯片边缘区域选取预设数量的存储单元的示意图；

图 4 为一实施例中半导体芯片的测试系统的结构框图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

在制造过程中，一片晶圆上会设计有若干个芯片，在制造工艺完成后，会将晶圆上制造的芯片裂片成单颗芯片后封装成产品，然后对得到的产品进行测试，检测出不良品。从芯片生产到封装成产品过程中，减薄、运输、裂片、封装等工艺过程中都可能会使芯片边缘出现轻微缺角、裂痕等异常，这些异常有时很难察觉，尤其对于由多个减薄芯片堆叠而成的堆叠型的存储芯片，若存储芯片的中间层芯片出现缺角、裂痕，在封装芯片测试时很难发现那些测试异常是由芯片缺角、

裂痕引起的。

在后续进行失效芯片电性分析（EFA）时，发现芯片缺角导致芯片裂痕的块状失效的周期长，并且当进行电性分析的样品较少时，不能确认是否为块状失效，无法即时了解崩应失效问题的根本原因。

如图 1 所示，在其中一个实施例中，提供一种半导体芯片的测试方法，包括：

S102，获取目标芯片。

对晶圆上的芯片进行裂片、封装后得到多个封装芯片，选取任意一个封装芯片作为目标芯片，进行后续的步骤。

S104，对所述目标芯片边缘区域预设数量的存储单元进行读写功能的测试。

分别对所述目标芯片的边缘区域预设数量的各个存储单元进行读写功能测试，得到具有读写功能异常的存储单元的异常芯片，即异常芯片是包括读写功能异常的存储单元的目标芯片，进行读写功能测试的存储单元是由目标芯片的边缘向目标芯片内部计算预设数量的存储单元，例如 4 个、6 个、8 个、16 个、32 个、64 个等。通过对目标芯片边缘区域预设数量的存储单元进行读写功能测试，可以找出边缘区域功能异常的目标芯片，进而根据边缘区域读写功能异常的存储单元的位置得出该读写功能异常是否是块状异常，缩短了目标芯片上块状异常的确认周期。

目标芯片（chip）包括多个存储区域（bank）中的存储单元，例如目标芯片包括 4 个存储区域、16 个存储区域，选取各个存储区域位于目标芯片边缘区域的存储单元进行读写功能测试。

S106，获取读写功能异常的存储单元在异常芯片上的位置信息。

记录各个读写功能异常的存储单元在所述异常芯片上的位置信息，即确认

异常芯片边缘区域的存储单元中读写功能异常的存储单元的分布情况。

S108，根据所述位置信息判断所述异常芯片是否为块状异常。

根据记录的各个读写功能异常的存储单元在所述异常芯片上的位置信息，可以得到读写功能异常的存储单元在异常芯片上的分布情况，进而判断所述异常芯片的读写功能异常是否为块状异常。

在其中一个实施例中，所述目标芯片包括堆叠型存储芯片，例如目标芯片包括由多个减薄芯片堆叠形成的单颗晶粒。在其他实施例中，目标芯片包括由单个减薄芯片形成的单颗晶粒。

在其中一个实施例中，所述预设数量的存储单元包括所述目标芯片边缘区域的 A 行、B 列的存储单元，其中，A 与 B 均为整数。

在其中一个实施例中，预设数量的存储单元为所述目标芯片一个边缘区域的 A 行存储单元和/或另一个边缘区域的 B 列存储单元。在其他实施例中，预设数量的存储单元为在目标芯片的两个相对边缘取总和为 A 行的存储单元和/或在目标芯片的另外两个相对边缘取总和为 B 列的存储单元。

在其中一个实施例中，所述预设数量的存储单元包括所述目标芯片边缘区域的 C 行、C 列的存储单元，C 为整数。

如图 2 所示，在目标芯片的上下两个边缘各取 m 行存储单元（在其他实施例中，可以在目标芯片的上下两个边缘分别取 m1 行存储单元和 m2 行存储单元，m1≠m2），在目标芯片的左右两个边缘各取 n 列存储单元（在其他实施例中，可以在目标芯片的左右两个边缘分别取 n1 行存储单元和 n2 行存储单元，n1≠n2），分别对目标芯片边缘区域的 2m 行和 2n 列存储单元进行读写功能测试，若存储单元的读写功能均正常，则该目标芯片为正常芯片，若有部分存储单元的读写功能异常，则该目标芯片为异常芯片，记录读写功能异常的存储单元在异常芯片上

的位置信息，若读写功能异常的存储单元为异常芯片上连续几列或几行存储单元，则认为该异常芯片上的读写功能异常为块状异常，否则，认为异常芯片的读写功能异常为非块状异常。

如图 3 所示，目标芯片包括 bank0、bank1、bank2、bank3 四个存储区域，在存储区域 bank0、bank2 边缘区域选取 b 列储存单元，在存储区域 bank2、bank3 边缘区域选取 a 行存储存单元，分别对选取的 a 行和 b 列存储单元进行读写功能测试，若存储单元的读写功能均正常，则该目标芯片为正常芯片，若有部分存储单元的读写功能异常，则该目标芯片为异常芯片，记录读写功能异常的存储单元在异常芯片上的位置信息，若读写功能异常的存储单元为异常芯片上连续几列或几行存储单元，则认为该异常芯片上的读写功能异常为块状异常，否则，认为异常芯片的读写功能异常为非块状异常。在其他实施例中，也可以仅选取存储区域 bank0、bank2 边缘区域 b 列储存单元，或存储区域 bank2、bank3 边缘区域 a 行存储存单元进行读写功能测试，判定方式不变。

在其中一个实施例中，所述根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常的步骤包括：

若所述读写功能异常的存储单元为所述异常芯片上的多行或多列存储单元，则判定所述异常芯片的读写功能异常为块状异常，否则，判定所述异常芯片的读写功能异常为非块状异常；其中，所述多行或多列存储单元是指异常芯片上不小于 2 行或不小于 2 列的存储单元。

在其中一个实施例中，所述测试方法是在崩应测试时进行的，例如该测试可以在崩应测试过程中的预测试阶段进行，或崩应测试过程中的崩应前测试阶段或崩应测试阶段进行。

在其中一个实施例中，若所述读写功能异常的存储单元为所述异常芯片边

缘区域的多行或多列存储单元，则判定所述异常芯片具有缺角或裂痕异常；其中，所述多行或多列存储单元是指异常芯片不小于 2 行或不小于 2 列的存储单元。

上述半导体芯片的测试方法，包括获取目标芯片；分别对各个所述目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；记录各个读写功能异常的存储单元在所述异常芯片上的位置信息；根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。本申请通过对目标芯片边缘区域预设数量的存储单元进行读写功能测试来确认目标芯片是否有异常，若所述存储单元具有读写功能异常，则判定所述目标芯片为异常芯片，并记录具有异常的存储单元在目标芯片上的位置信息，然后根据记录的位置信息来判断所述异常芯片的读写功能异常是否为块状异常，本申请确认异常芯片的读写功能异常是否为块状异常的测试周期短，成本低。

如图 4 所示，在其中一个实施例中，提供一种半导体芯片的测试系统，用于测试目标芯片，包括：

设置模块 102，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元。

目标芯片（chip）包括多个存储区域（bank）中的存储单元，例如目标芯片包括 4 个存储区域、16 个存储区域，设置模块 102 用于各个存储区域位于目标芯片边缘区域的存储单元进行读写功能测试。

测试模块 104，与所述设置模块 102 相连，用于对所述测试单元进行读写功能测试后，得到测试数据。

处理模块 106，与所述测试模块 104 相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所

述异常芯片上的位置信息，所述处理模块 106 还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。

在其中一个实施例中，所述设置模块 102 用于设置所述目标芯片边缘区域 A 行、B 列存储单元为测试单元，其中，A 与 B 均为整数。

在其中一个实施例中，所述设置模块 102 用于设置所述目标芯片边缘区域 A 行、B 列存储单元为测试单元，其中，A 与 B 均为整数。

在其中一个实施例中，所述设置模块 102 用于设置所述目标芯片一个边缘区域的 A 行存储单元和/或另一个边缘区域的 B 列存储单元为测试单元。在其他实施例中，所述设置模块 102 用于设置所述目标芯片两个相对边缘取总和为 A 行的存储单元和/或在目标芯片的另外两个相对边缘取总和为 B 列的存储单元为测试单元。

在其中一个实施例中，所述预设数量的存储单元包括所述目标芯片边缘区域的 C 行、C 列的存储单元，C 为整数。

在其中一个实施例中，所述处理模块用于根据所述位置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为从所述异常芯片边缘向所述异常芯片中心的多行或多列存储单元，则判定所述异常芯片具有缺角或裂痕异常；

其中，所述多行或多列存储单元是指不小于 2 行或不小于 2 列的存储单元。

在其中一个实施例中，所述处理模块 106 用于根据所述位置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为所述异常芯片边缘区域的多行或多列存储单元，则得到所述异常芯片的读写功能异常为块状异常，否则，得到所述异常芯片的读写功能异常为非块状

异常；

其中，所述多行或多列存储单元是指不小于 2 行或不小于 2 列的存储单元。

在其中一个实施例中，所述测试系统还包括存储模块 108，所述存储模块 108 与所述处理模块 106 相连，用于存储所述异常芯片上各个读写功能异常的存储单元的位置信息，所述存储模块 108 还用于存储所述目标芯片上各个存储单元的位置信息。

在其中一个实施例中，提供一种半导体芯片的测试设备，所述测试设备包括上述任一项所述的测试系统。

上述半导体芯片的测试系统及测试设备，用于测试目标芯片，包括：设置模块，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元；测试模块，与所述设置模块相连，用于对所述测试单元进行读写功能测试后，得到测试数据；处理模块，与所述测试模块相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所述异常芯片上的位置信息，所述处理模块还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。本申请通过对目标芯片边缘区域的存储单元进行读写功能测试来确认目标芯片是否有异常，然后根据异常芯片上读写功能异常的存储单元在目标芯片上的位置信息来判断所述异常芯片的读写功能异常是否为块状异常，本申请确认异常芯片的读写功能异常是否为块状异常的测试周期短，成本低。

上述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

权利要求书

1、一种半导体芯片的测试方法，包括：

获取目标芯片；

分别对所述目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；

记录各个读写功能异常的存储单元在所述异常芯片上的位置信息；

根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常；

其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。

2、根据权利要求 1 所述的方法，其中，所述目标芯片包括堆叠型存储芯片。

3、根据权利要求 1 所述的方法，其中，所述预设数量的存储单元包括所述目标芯片边缘区域的 A 行、B 列的存储单元，其中，A 与 B 均为整数。

4、根据权利要求 1 所述的方法，其中，所述根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常的步骤包括：

若所述读写功能异常的存储单元为所述异常芯片上的多行或多列存储单元，则判定所述异常芯片的读写功能异常为块状异常，否则，判定所述异常芯片的读写功能异常为非块状异常；

其中，所述多行或多列存储单元是指不小于 2 行或不小于 2 列的存储单元。

5、根据权利要求 1 所述的方法，其中，所述根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常的步骤包括：

若所述读写功能异常的存储单元为所述异常芯片上的连续两行以上或两列以上存储单元，则判定所述异常芯片的读写功能异常为块状异常。

6、根据权利要求 1 所述的方法，其中，所述测试方法是在崩应测试时进行的。

7、根据权利要求 1 所述的方法，其中，若所述读写功能异常的存储单元为从所述异常芯片边缘向所述异常芯片中心的多行或多列存储单元，则判定所述异常芯片具有缺角或裂痕异常；

其中，所述多行或多列存储单元是指不小于 2 行或不小于 2 列的存储单元。

8、一种半导体芯片的测试系统，用于测试目标芯片，包括：

设置模块，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元；

测试模块，与所述设置模块相连，用于对所述测试单元进行读写功能测试后，得到测试数据；

处理模块，与所述测试模块相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所述异常芯片上的位置信息，所述处理模块还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；

其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。

9、根据权利要求 8 所述的测试系统，其中，所述设置模块用于设置所述目标芯片边缘区域 A 行、B 列存储单元为测试单元，其中，A 与 B 均为整数。

10、根据权利要求 8 所述的测试系统，其中，所述处理模块用于根据所述位置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为所述异常芯片边缘区域的多行或多列存储单元，则得到所述异常芯片的读写功能异常为块状异常，否则，得到所述异常芯片的读写功能异常为非块状异常；

其中，所述多行或多列存储单元是指不小于 2 行或不小于 2 列的存储单元。

11、根据权利要求 8 所述的测试系统，其中，所述处理模块用于根据所述位

置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为所述异常芯片上的连续两行以上或两列以上存储单元，则判定所述异常芯片的读写功能异常为块状异常。

12、根据权利要求 8 所述的测试系统，其中，所述测试系统还包括存储模块，所述存储模块与所述处理模块相连，用于存储所述异常芯片上各个读写功能异常的存储单元的位置信息，所述存储模块还用于存储所述目标芯片上各个存储单元的位置信息。

13、一种半导体芯片的测试设备，所述测试设备包括权利要求 8 所述的测试系统。



S102
获取目标芯片
S104
对所述目标芯片边缘区域预设数量的存储单元进行读写功能的测试
S106
获取读写功能异常的存储单元在异常芯片上的位置信息
S108
根据所述位置信息判断所述异常芯片是否为块状异常

图 1



X0 X1 ··· Xn
目标芯片
存储单元
Xn ··· X1 X0
Y0
Y1
Ym
Ym
Y1
Y0

图 2



X0 X1 ··· Xb
目标芯片
存储单元
Y0
Y1
Ya
bank2
bank3
bank0
bank1

图 3




图 4

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2021/100358

A. CLASSIFICATION OF SUBJECT MATTER

G11C 29/04(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G11C

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, WPI, EPODOC, IEEE, CNKI, GOOGLE: 半导体, 芯片, 测试, 存储, 读写, 异常, 失效, 位置, 块, 崩应测试, 烧机测试, semiconductor, chip, test+, storage, read+, writ+, abnormality, failure, location, block, burn-in test

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2008004823 A1 (MATSUSHITA, Hiroshi et al.) 03 January 2008 (2008-01-03) description paragraphs [0066]-[0069], [0074]-[0077], [0083]-[0090], figures 1, 3, 12	1-13
A	CN 111341685 A (PDF SOLUTIONS, INC.) 26 June 2020 (2020-06-26) entire document	1-13
A	CN 111063386 A (SHENZHEN BIWIN STORAGE TECHNOLOGY LIMITED) 24 April 2020 (2020-04-24) entire document	1-13
A	CN 107632914 A (BEIJING RUNKE GENERAL TECHNOLOGY CO., LTD.) 26 January 2018 (2018-01-26) entire document	1-13
A	CN 108806762 A (CHANGXIN MEMORY TECHNOLOGIES, INC.) 13 November 2018 (2018-11-13) entire document	1-13

☐ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
03 September 2021	**15 September 2021**

Name and mailing address of the ISA/CN	Authorized officer
China National Intellectual Property Administration (ISA/CN) **No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing 100088** **China**	
Facsimile No. **(86-10)62019451**	Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2021/100358

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
US 2008004823 A1	03 January 2008	JP 2008004641 A	10 January 2008
CN 111341685 A	26 June 2020	None	
CN 111063386 A	24 April 2020	None	
CN 107632914 A	26 January 2018	None	
CN 108806762 A	13 November 2018	None	

国际检索报告

国际申请号
PCT/CN2021/100358

A. 主题的分类

G11C 29/04(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G11C

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称，和使用的检索词（如使用））

CNPAT,WPI,EPODOC,IEEE,CNKI,GOOGLE：半导体，芯片，测试，存储，读写，异常，失效，位置，块，崩应测试，烧机测试，semiconductor, chip, test+, storage, read+, writ+, abnormality, failure, location, block, burn-in test

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
A	US 2008004823 A1 (MATSUSHITA, Hiroshi 等) 2008年 1月 3日 (2008-01-03) 说明书第[0066]-[0069], [0074]-[0077], [0083]-[0090]段, 附图1, 3, 12	1-13
A	CN 111341685 A (普迪飞半导体技术上海有限公司) 2020年 6月 26日 (2020-06-26) 全文	1-13
A	CN 111063386 A (深圳佰维存储科技股份有限公司) 2020年 4月 24日 (2020-04-24) 全文	1-13
A	CN 107632914 A (北京润科通用技术有限公司) 2018年 1月 26日 (2018-01-26) 全文	1-13
A	CN 108806762 A (长鑫存储技术有限公司) 2018年 11月 13日 (2018-11-13) 全文	1-13

☐ 其余文件在C栏的续页中列出。

☑ 见同族专利附件。

* 引用文件的具体类型：

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件，或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件（如具体说明的）

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布，与申请不相抵触，但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件，单独考虑该文件，认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件，当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时，要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期	国际检索报告邮寄日期
2021年 9月 3日	2021年 9月 15日

ISA/CN的名称和邮寄地址	受权官员
中国国家知识产权局(ISA/CN) 中国 北京市海淀区蓟门桥西土城路6号 100088	高丹丹
传真号 (86-10)62019451	电话号码 86-(10)-53961301

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2021/100358

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
US	2008004823	A1	2008年 1月 3日	JP	2008004641	A	2008年 1月 10日
CN	111341685	A	2020年 6月 26日		无		
CN	111063386	A	2020年 4月 24日		无		
CN	107632914	A	2018年 1月 26日		无		
CN	108806762	A	2018年 11月 13日		无		