(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局

(43) 国际公布日
2020 年 10 月 8 日 (08.10.2020)

WIPO | PCT

(10) 国际公布号
WO 2020/199553 A1

(51) 国际专利分类号:
G09G 3/20 (2006.01)

(21) 国际申请号: PCT/CN2019/111553

(22) 国际申请日: 2019 年 10 月 17 日 (17.10.2019)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201910268931.2 2019年4月4日 (04.04.2019) CN

(71) 申请人: 深圳市华星光电半导体显示技术有限公司(**SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD.**) [CN/CN]; 中国广东省深圳市光明新区公明街道塘明大道9-2号, Guangdong 518132 (CN)。

(72) 发明人: 张先明 (**ZHANG, Xianming**); 中国广东省深圳市光明新区公明街道塘明大道9-2号, Guangdong 518132 (CN)。

(74) 代理人: 深圳翼盛智成知识产权事务所（普通合伙）(**ESSEN PATENT & TRADEMARK AGENCY**); 中国广东省深圳市福田区深南大道6021号喜年中心A座1709-1711, Guangdong 518040 (CN)。

(81) 指定国(除另有指明，要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,

WO 2020/199553 A1

(54) **Title:** LEVEL SHIFT CONTROL CIRCUIT AND LEVEL SHIFT CIRCUIT

(54) 发明名称: 电平转换控制电路与电平转换电路




图 2

(57) **Abstract:** A level shift control circuit (20) comprises a switching transistor (22) and a control circuit (200), as well as a gate line (14) for outputting a high level (VGH) and a low level (VGL) to an array substrate (12), and has a first reference level (VSS). The drain of the switching transistor (22) is connected to the first reference level (VSS), and the source of the switching transistor (22) is connected to the low level (VGL). The control circuit (200) is connected to the gate of the switching transistor (22) and used for controlling the ON and OFF of the switching transistor (22). When the switching transistor (22) is turned on by means of the control

[见续页]

SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明，要求每一种可提供的地区保护)：ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第21条(3))。

circuit (200), the drain of the switching transistor (22) and the source of the switching transistor (22) are shorted so that the low level (VGL) and the first reference level (VSS)) form equal levels. The level shift control circuit (20) keeps the substrate signal in the level shift circuit (18) at the lowest level to avoid formation of a latching effect caused by the ON of the parasitic diode in a chip.

(57) 摘要：一种电平转换控制电路（20）包括开关管（22）以及控制电路（200），用来输出高电平（VGH）以及低电平（VGL）至阵列基板（12）的栅极线（14），并具有第一参考电平（VSS）。开关管（22）的漏极连接第一参考电平（VSS），开关管（22）的源极连接低电平（VGL）。控制电路（200）连接开关管（22）的栅极，用来控制开关管（22）的导通与截止。当控制电路（200）使开关管（22）导通时，开关管（22）的漏极与开关管（22）的源极短接使低电平（VGL）与第一参考电平（VSS）形成等电平。电平转换控制电路（20）使得电平转换电路（18）中的基底信号保持在最低电平，避免芯片中的寄生二极管导通而形成闩锁效应。

电平转换控制电路与电平转换电路

技术领域

[0001] 本发明涉及显示技术领域，尤其是涉及一种具有GOA单元的显示面板。

背景技术

[0002] 随着显示技术的进步，现今显示器除了显示质量进步外，为了让使用者的视觉有更好的视觉体验，显示器的边框也渐渐地窄化，朝向无边框显示面板的方向发展。

[0003] 其中，阵列基板行驱动(Gate On Array, GOA)显示技术，即是在现有具有以阵列排列的薄膜晶体管的阵列基板中，将阵列基板行驱动单元(GOA单元)整合制作于阵列基板上，取代旧有的栅级驱动单元与源级驱动单元分别位于显示面板的纵向与横向侧边的设置。GOA显示技术中，GOA单元中具有与数据线数量对应的栅极驱动单元，栅极驱动单元排列于阵列基板的一侧，栅级驱动单元可以对数条平行排列的栅极线逐行送出扫描信号，以逐行地开启位于阵列基板上的薄膜晶体管，藉此来驱动显示器的像素单元显示灰阶。通过GOA单元整合于阵列基板上的设置，节省旧有的栅极驱动单元所占用的边框面积，以此来实现窄边框面板的设计。

[0004] 在GOA显示技术中，逐行扫描的过程需要依序对栅极线输出高电平，而除了预计的扫描时间外皆提供低电平给栅极线，因此GOA单元通常具有一电平转换芯片(Level shift IC)，用来切换高低电平，以提供栅极线所需的电平，以利显示面板的进行正确的扫描工作。

发明概述

技术问题

[0005] 在芯片的制程中，会采用最低的电平作为基底，在电平转换电路中，会有两组负电压VGL与VSS，其中VGL为提供给栅极线的低电平信号，VSS为电平转换电路的零电平参考信号。电平转换电路正常运作时，VGL的电平为电平转换电路中最低的电平，意即VSS的电平会大于或等于VGL。然而在显示器开关机的过程

中，在电源管理芯片(Power manage IC, PMIC)尚未完全运作或停止运作时，VGL与VSS的电平会不稳定，导致VGL的电平可能会高于VSS。由于作为基底的VGL不再是最低的电平，因此电平转换电路中的寄生二极管会被导通，导致电平转换电路可能产生闩锁(Latch Up)效应，使得芯片失效，甚至导致芯片损坏而影响显示器的运作。

[0006] 因此，需要提供一种GOA单元，可以避免其中的电平转换电路的VSS电平低于VGL，以维持电平转换电路的正常运作。

问题的解决方案

技术解决方案

[0007] 本发明的目的在于提供一阵列基板与电平转换控制电路，利用开关管或控制电路控制输出低电平信号及参考信号两种负电平的端子之间的连接，使得电平转换电路中的基底信号保持在最低电平，避免芯片中的寄生二极管导通而形成闩锁效应。

[0008] 本发明提供一种电平转换控制电路开关管、控制电路、第一比较器以及第二比较器，用来输出高电平以及低电平至阵列基板的栅极线，并具有第一参考电平。所述开关管的漏极连接所述第一参考电平，所述开关管的源极连接所述低电平。所述控制电路连接所述开关管的栅极，用来控制开关管的导通与截止。当所述控制电路使所述开关管导通时，所述开关管的漏极与所述开关管的源极短接使所述低电平与所述第一参考电平形成等电平。所述第一比较器具有第一正输入端以及第一负输入端，所述第一正输入端接入所述低电平，所述第一负输入端接入所述第一参考电平，当所述低电平大于所述第一参考电平时，所述控制电路使所述开关管导通，当所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。所述第二比较器具有第二正输入端以及第二负输入端，所述第二正输入端接入第二参考电平，所述第二负输入端接入侦测结果，当所述第二参考电平大于所述侦测结果时，所述控制电路使所述开关管导通，当所述第二参考电平低于所述侦测结果时，且所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。

[0009] 本发明另提供一种电平转换控制电路包括开关管以及控制电路，用来输出高电

平以及低电平至阵列基板的栅极线，并具有第一参考电平。所述开关管的漏极连接所述第一参考电平，所述开关管的源极连接所述低电平。所述控制电路连接所述开关管的栅极，用来控制开关管的导通与截止。当所述控制电路使所述开关管导通时，所述开关管的漏极与所述开关管的源极短接使所述低电平与所述第一参考电平形成等电平。

[0010] 较佳地，所述控制电路包括比较器，具有正输入端以及负输入端，所述正输入端接入所述低电平，所述负输入端接入所述第一参考电平，当所述低电平大于所述第一参考电平时，所述控制电路使所述开关管导通，当所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。

[0011] 较佳地，所述控制电路为一双掷开关，所述双掷开关用来连接所述低电平或接地电平，所述低电平低于所述接地电平，当所述双掷开关连接所接地电平时，所述开关管导通使所述低电平与所述第一参考电平短接而形成等电平。

[0012] 较佳地，所述控制电路包括一第一比较器与第二比较器，所述第一比较器具有第一正输入端以及第一负输入端，所述第一正输入端接入所述低电平，所述第一负输入端接入所述第一参考电平，当所述低电平大于所述第一参考电平时，所述控制电路使所述开关管导通，当所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。

[0013] 较佳地，所述第二比较器具有第二正输入端以及第二负输入端，所述第二正输入端接入第二参考电平，所述第二负输入端接入侦测结果，当所述第二参考电平大于所述侦测结果时，所述控制电路使所述开关管导通，当所述第二参考电平低于所述侦测结果时，且所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。

[0014] 较佳地，所述电平转换控制电路为集成电路。

[0015] 较佳地，所述电平转换控制电路包括电源管理芯片，当所述电源管理芯片停止工作时，所述开关管导通使所述低电平与所述第一参考电平短接而形成等电平。

[0016] 本发明另提供一种电平转换电路包括开关管、第一比较器以及第二比较器，所述电平转换电路具有低电平及第一参考电平。所述开关管的漏极连接所述第一

参考电平，所述开关管的源极连接所述低电平。所述第一比较器具有第一正输入端以及第一负输入端，所述第一正输入端接入所述低电平，所述第一负输入端接入所述第一参考电平，当所述低电平大于所述第一参考电平时所述开关管导通，当所述低电平低于所述第一参考电平时所述开关管截止。所述第二比较器具有第二正输入端以及第二负输入端，所述第二正输入端接入第二参考电平，所述第二负输入端接入侦测结果，当所述第二参考电平大于所述侦测结果时所述开关管导通，当所述第二参考电平低于所述侦测结果时，且所述低电平低于所述第一参考电平时所述开关管截止。

[0017] 较佳地，所述电平转换电路连接至电源管理芯片，当所述电源管理芯片停止工作时，所述开关管导通使所述低电平与所述第一参考电平短接而形成等电平。

发明的有益效果

有益效果

[0018] 本发明的优点在于，将电平转换控制电路所提供的低电平信号及参考电平分别连接于开关管的源极及漏极，利用简单的开关单元或控制电路来控制开关管的导通及截止，当电源管理芯片或电平转换控制电路的工作电压异常时，将开管关导通使考参考电平与低电平信号短接形成等电平，以避免低电平信号的电平高于参考电平而造成闩锁效应。通过本发明所提供的阵列基板以及电平转换控制电路，只需简单的元件，不需额外的控制元件及控制信号便可控制低电平信号及参考电平，避免电平转换控制电路在显示面板开关机时产生闩锁效应而无法运作甚至毁损，藉此维持阵列基板上的GOA单元及显示面板的正常运作。

对附图的简要说明

附图说明

[0019] 图1绘示本发明GOA显示面板的结构示意图。

[0020] 图2绘示本发明电平转换控制电路第一实施例的电路示意图。

[0021] 图3绘示本发明电平转换控制电路第二实施例的电路示意图。

[0022] 图4绘示本发明电平转换控制电路第三实施例的电路示意图。

[0023] 图5绘示本发明电平转换控制电路第四实施例的电路示意图。

实施该发明的最佳实施例

本发明的最佳实施方式

[0024] 下面结合附图对本发明提供的显示面板及显示装置做详细说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0025] 图1为本发明GOA显示面板的结构示意图。本发明的显示面板10包含阵列基板12、数条栅极线14、阵列基板行驱动(GOA)单元16以及电平转换(Level Shift)电路18。GOA单元16整合设置于阵列基板12上，用来提供扫描驱动信号至栅极线14。显示面板10上共有n条栅极线14平行设置在阵列基板12，GOA单元16输出扫描信号至栅极线Gate(1)~Gate(n)。显示面板10在显示画面时，需要对每行的栅极线依序送出扫描信号，即GOA单元16需要依序送出高电平信号至每行的栅极线上，以驱动位于阵列基板12上的薄膜晶体管，同时间只会有一行的薄膜晶体管被驱动，意即只有输出扫描信号的该行栅极线接收到高电平，其余的栅极线则接收到低电平信号，因此GOA单元16中需要电平转换电路18以实现快速的切换高低电平信号。然而在显示面板10开关机的过程中，电平转换电路18中的基底电平(即芯片中电平最低的信号)可能因电源管理芯片15未运作使其高于电平转换电路18中的其他电压信号，造成电平转换电路产生闩锁效应而无法正常运作，甚至会过热而造成损坏。因此，为了避免电转转换芯片18产生闩锁效应，本发明提供一种用于控制电平转换电路的控制电路，使芯片的基底电平保持在最低的电平。

[0026] 图2绘示的是本发明第一实施例的电平转换控制电路示意图。

[0027] 如图2所示，电平转换控制电路20包含电平转换电路18与控制电路200。电平转换电路18可以快速切换栅极信号VGL及VGH，其中VGL为低电平信号(即负电压)，VGH为高电平信号(即正电压)，VGL及VGH用来提供至显示面板10中的栅极线14，当栅极线14接收到VGH时，则驱动该行的薄膜晶体管，其他栅极线则收到VGL信号。举例来说，在时间t1时，栅极线Gata 1接收到高电平信号VGH，而Gate 2~ Gate n则收到低电平信号VGL，接着在时间

点t2时，栅极线Gate 2接收到高电平信号VGH，Gate 1所接收到的信号由高电平信号VGH转换成低电平信号VGL，Gate 3~Gate n持续接收低电平信号VGL，以此类推。因此GOA单元16中的电平转换电路18则用来快速切换高电平信号VGH与低电平信号VGL，以对栅极线14进行逐行扫描。

[0028] 电平转换电路18中还提供一参考电平VSS，作为共同参考电位。当电平转换电路18正常运作时，参考电平VSS的电平会高于低电平信号VGL，然而当显示面板开关机时，由于电源管理芯片15可能尚未运作或已停止运作，造成电平转换电路18的电压不稳，使得低电平信号VGL的电位可能高于参考电平VSS，使得电平转换电路18因寄生二极管被导通而产生闩锁效应。

[0029] 因此本发明第一实施例中，控制电路200利用一个开关管22来避免低电平信号VGL的电位高于参考电平VSS。具体来说，开关管22的漏极接入参考电平VSS，开关管22的源极则连接低电平信号VGL，当GOA单元16中的电源管理芯片15正常运作时，开关管22的控制端(开关管22的栅极)接收一低电平使其截止，因此参考电平VSS与低电平信号VGL独立运作不会相互影响。然而当GOA单元16中的电源管理芯片15停止运作时，开关管22的控制端接收一高电平使其导通，因此电平转换电路18用来输出参考电平VSS与低电平信号VGL的两个接脚会短接，使参考电平VSS与低电平信号VGL形成等电平。如此一来，便能避免在电源管理芯片15停止运作时，低电平信号VGL的电位高于参考电平VSS。其中控制端可以通过一控制器、控制电路或开关单元来控制输入的电平。

[0030] 图3绘示的是本发明第二实施例的电平转换控制电路示意图。如图所示，电平转换控制电路30包含电平转换电路18与控制电路300。电平转换电路18同样具有参考电平VSS、低电平信号VGL以及高电平信号VGH。而第二实施例中的控制电路300除了开关管32外，还具有一比较器34。比较器34的正输入端接收低电平信号VGL，比较器34的负输入端接入参考电平VSS。开关管32的漏极接入参考电平VSS，源极则连接低电平信号VGL。因此当GOA单元16中的电源管理芯片15正常运作时，低电平信号VGL的电位低于参考电平VSS，比较器34会输出一低电平至开关管32的控制端使开关管32不导通，因此参考电平VSS与低电平信号VGL独立运作不会相互影响。当GOA单元16中的电源管理芯片15未正常运作而导致

低电平信号VGL的电位高于参考电平VSS时，比较器34会输出高电平至开关管32的控制端使开关管32导通，因此电平转换电路18用来输出参考电平VSS与低电平信号VGL的两个接脚会短接，而参考电平VSS与低电平信号VGL会形成等电平。

[0031] 图4绘示的是本发明第三实施例的电平转换控制电路示意图。第三实施例电平转换控制电路40包含电平转换电路18与控制电路400。电平转换电路18同样提供参考电平VSS、低电平信号VGL以及高电平信号VGH三种电位。而第三实施例的控制电路400包括开关管42以及比较器44，开关管42的漏极同样接入参考电平VSS，源极则连接低电平信号VGL。比较器的正输入端输入比较参考电压Vref，而负输入端则输入结果电压Vi，Vi为侦测输入电压Vin的结果电压，Vin在本实施例中为GOA单元16的输入电压或显示面板10的工作电压，而Vref可以是低电压锁定(Under-voltage-Lockout, UVLO)电压，用来监测GOA单元16或显示面板10的工作电压，当GOA单元16或显示面板10的工作电压低于UVLO电压时，代表GOA单元16或显示面板10未正常运作或处于非工作状态，因此输入电压Vin则会低于UVLO电压。因此当输入电压Vin低于UVLO时，代表电源管理芯片15未处于工作状态，此时比较器44会因比较参考电压Vref大于结果电压Vi而输出一高电平至开关管42，因此开关管42会导通使电平转换电路18用来输出参考电平VSS与低电平信号VGL的两个接脚会短接，使得参考电平VSS与低电平VGL形成等电平。

[0032] 图5所示为本发明电平转换控制电路的第四实施例。电平转换控制电路50包含电平转换电路18与控制电路500。电平转换电路18同样提供参考电平VSS、低电平信号VGL以及高电平信号VGH三种电位。第四实施例中的控制电路500包括开关管52、第一比较器54、第二比较器56以及开关单元58。开关单元58根据控制信号EN来控制输入开关管52控制端的信号。而开关单元的控制信号EN是根据第一比较器54以及第二比较器56的输出信号而产生。具体而言，第一比较器54的正输入端接收低电平信号VGL，负输入端接入参考电平VSS。第二比较器56的正输入端输入比较参考电压Vref，而负输入端则输入结果电压Vi，Vi为侦测输入电压Vin的结果电压，Vin在第四实施例中同样可以是GOA单元16输入电压或显示面板10的工作电压，而Vin也可以是一个位于显示面板10中的侦测电路对监控显示面板10的源驱动单元的工作电压的侦测结果，或是其他侦测电路对显示面板1

0中其他元件的工作电压的侦测结果。参考电压Vref可以是低电压锁定(Under-voltage-Lockout, UVLO)电压，用来监测GOA单元16或显示面板10的工作电压，或是参考电压Vref也可以是监测显示面板10的源驱动单元参考电压或用来监测其他工作于显示面板10中的元件的工作状态的参考电压。因此当输入电压Vin低于Vref时，代表显示面板10、GOA单元16或是位于其中的特定元件并未处于工作状态，因此第二比较器56会输出一高电平。当第一比较器54或第二比较器56输出高电平时，开关单元58的控制信号EN则控制开关单元58处于开启的状态，此时开关单元58会输出一高电平至开关管52的控制端使开关管52导通，因此电平转换电路18用来输出参考电平VSS与低电平信号VGL的两个接脚会短接，参考电平VSS与低电平VGL形成等电位。然而当开关单元58未接收到控制信号EN的开启指令时，开关单元58处于关闭(off)状态，因此开关管52的控制端接收到低电平而处于断开状态，使参考电平VSS与低电平VGL独立运作不会相互影响。

[0033] 在第四实施例中，开关单元58可以是一单刀双掷开关580，单刀双掷开关580一端为参考电平GND，另一端为低电平信号VGL。当开关单元58的控制信号EN为低电平时，则单刀双掷开关580与低电平信号VGL相接，使得开关管52的控制端接入电平信号VGL而不导通，因此电平转换电路18的参考电平VSS与低电平信号VSS不会相互影响。而当单开单元58的控信号EN为高电平时，则单刀双掷开关580与参考电平GND相连，GND相对于开关管的两个负电压的输入信号(参考电平VSS与低电平VGL)为高电平，因此开关管52导通使得电平转换电路18用来输出参考电平VSS与低电平信号VGL的两个接脚会短接，参考电平VSS与低电平VGL形成等电位。GND可以是显示面板10的参考接地电平，也可以是外接的参考接地信号。通过单刀双掷开关580选择于参考电平GND或低电平信号VGL相连，决定输入开关管52的电平，而低电平信号VGL原本就是电平转换电路18所提供的电平信号，而参考信号GND也可以是显示面板10中任一个元件的参考电平，因此关单元58不需再通过额外的控制电路来提供控制信号EN，藉由原本就存在于显示面板10中的电平信号达到控制开关管52的导通或截止，不仅可以简化电路，同时也可以避免低电平信号VGL的电平高于参考电平VSS。

[0034] 在本发明的第一到第四实施例中，电平转换控制电路可与电平转换电路整合成

一个芯片，即整合成用于驱动电路中的level shift芯片。通过第一到第四实施例中的电平转换控制电路，可以使用于GOA驱动电路中的电平转换芯片(Level Shift IC)，避免低电平VGL高于参考电平VSS而导致芯片闩锁，使得芯片失效或毁损。

[0035] 通过本发明实施例所提供的技术方案，在转换电平芯片输出低电平信号与参考信号的两个接脚之间以一个开关管相连，藉由简单的电路及元件，不需提供额外的控制信号便可控制开关管的导通与否，当作为电平转换电路中基底电平(即电平最低的信号)的低电平信号的电平高于参考信号时，将输出低电平信号与参考信号的两个端子短接，使低电平信号与参考信号因此端的短接而形成等电平，藉此避免因芯片的基底电平高于其他信号而形成闩锁效应，达到保护电平转换电路及维持电平转换电路正常运作的目的。

[0036] 以上所述仅是本发明的优选实施方式，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

权利要求书

[权利要求 1] 一种电平转换控制电路，用来输出高电平以及低电平至阵列基板的栅极线，并具有第一参考电平，其中所述电平转换控制电路包括：

开关管，所述开关管的漏极连接所述第一参考电平，所述开关管的源极连接所述低电平；

控制电路，连接所述开关管的栅极，用来控制开关管的导通与截止，当所述控制电路使所述开关管导通时，所述开关管的漏极与所述开关管的源极短接使所述低电平与所述第一参考电平形成等电平；

第一比较器，具有第一正输入端以及第一负输入端，所述第一正输入端接入所述低电平，所述第一负输入端接入所述第一参考电平，当所述低电平大于所述第一参考电平时，所述控制电路使所述开关管导通，当所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止；以及

第二比较器，具有第二正输入端以及第二负输入端，所述第二正输入端接入第二参考电平，所述第二负输入端接入侦测结果，当所述第二参考电平大于所述侦测结果时，所述控制电路使所述开关管导通，当所述第二参考电平低于所述侦测结果时，且所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。

[权利要求 2] 一种电平转换控制电路，用来输出高电平以及低电平至阵列基板的栅极线，并具有第一参考电平，其中所述电平转换控制电路包括：

开关管，所述开关管的漏极连接所述第一参考电平，所述开关管的源极连接所述低电平；以及

控制电路，连接所述开关管的栅极，用来控制开关管的导通与截止；当所述控制电路使所述开关管导通时，所述开关管的漏极与所述开关管的源极短接使所述低电平与所述第一参考电平形成等电平。

[权利要求 3] 如权利要求2所述的电平转换控制电路，其中所述控制电路包括比较器，具有正输入端以及负输入端，所述正输入端接入所述低电平，所述负输入端接入所述第一参考电平，当所述低电平大于所述第一参考

电平时，所述控制电路使所述开关管导通，当所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。

[权利要求 4] 如权利要求2所述的电平转换控制电路，其中所述控制电路为一双掷开关，所述双掷开关用来连接所述低电平或接地电平，所述低电平低于所述接地电平，当所述双掷开关连接所接地电平时，所述开关管导通使所述低电平与所述第一参考电平短接而形成等电平。

[权利要求 5] 如权利要求2所述的电平转换控制电路，其中所述控制电路包括第一比较器与第二比较器，所述第一比较器具有第一正输入端以及第一负输入端，所述第一正输入端接入所述低电平，所述第一负输入端接入所述第一参考电平，当所述低电平大于所述第一参考电平时，所述控制电路使所述开关管导通，当所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。

[权利要求 6] 如权利要求5所述的电平转换控制电路，其中所述第二比较器具有第二正输入端以及第二负输入端，所述第二正输入端接入第二参考电平，所述第二负输入端接入侦测结果，当所述第二参考电平大于所述侦测结果时，所述控制电路使所述开关管导通，当所述第二参考电平低于所述侦测结果时，且所述低电平低于所述第一参考电平时，所述控制电路使所述开关管截止。

[权利要求 7] 如权利要求2所述的电平转换控制电路，其中所述电平转换控制电路为集成电路。

[权利要求 8] 如权利要求7所述的电平转换控制电路，其中所述的电平转换控制电路包括电源管理芯片，当所述电源管理芯片停止工作时，所述开关管导通使所述低电平与所述第一参考电平短接而形成等电平。

[权利要求 9] 一种电平转换电路，具有低电平及第一参考电平，其中所述电平转换电路包括：

开关管，所述开关管的漏极连接所述第一参考电平，所述开关管的源极连接所述低电平；

第一比较器，具有第一正输入端以及第一负输入端，所述第一正输入

端接入所述低电平，所述第一负输入端接入所述第一参考电平，当所述低电平大于所述第一参考电平时所述开关管导通，当所述低电平低于所述第一参考电平时所述开关管截止；以及

第二比较器，具有第二正输入端以及第二负输入端，所述第二正输入端接入第二参考电平，所述第二负输入端接入侦测结果，当所述第二参考电平大于所述侦测结果时所述开关管导通，当所述第二参考电平低于所述侦测结果时，且所述低电平低于所述第一参考电平时，所述开关管截止。

[权利要求 10] 如权利要求9所述的电平转换电路，其中所述电平转换电路连接至电源管理芯片，当所述电源管理芯片停止工作时，所述开关管导通使所述低电平与所述第一参考电平短接而形成等电平。




图 1



20
VSS
22
18
电平转换电路
VGL
VGH
200

图 2



30
300
VSS
VSS
-
VGL
+
34
32
18
电平转换电路
VGL
VGH

图 3




图 4



18
电平转换电路
VSS
VGL
VGH
52
580
GND
58
VGL
500
EN
54
VSS
VGL
56
VIN
R1
R2
Vref
50

图 5

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2019/111553

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/20(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G 3/-

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: 华星光电, 张先明; 电平转换, 参考电平 OR 基准低 OR VSS, 栅极, 开关管, 闩锁, GOA, level w conver+, grid, referrence, low, latch w up, switch+, +MOS

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 110120196 A (SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD.) 13 August 2019 (2019-08-13) description, paragraphs [0025]-[0035], and figures 1-5	1-10
A	CN 207765146 U (SHENZHEN TCL NEW TECHNOLOGY CO., LTD.) 24 August 2018 (2018-08-24) description, paragraphs [0028]-[0046], and figures 1 and 2	1-10
A	CN 109166552 A (SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD.) 08 January 2019 (2019-01-08) entire document	1-10
A	WO 2014069279 A1 (SHARP K.K.) 08 May 2014 (2014-05-08) entire document	1-10
A	CN 106652947 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 10 May 2017 (2017-05-10) entire document	1-10
A	CN 107516502 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 26 December 2017 (2017-12-26) entire document	1-10

☐ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
03 January 2020	**15 January 2020**

Name and mailing address of the ISA/CN	Authorized officer
China National Intellectual Property Administration (ISA/CN) **No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088** **China**	
Facsimile No. **(86-10)62019451**	Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2019/111553

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
CN 110120196 A	13 August 2019	None	
CN 207765146 U	24 August 2018	None	
CN 109166552 A	08 January 2019	None	
WO 2014069279 A1	08 May 2014	US 2015301415 A1	22 October 2015
		JP WO2014069279 A1	08 September 2016
		JP 6029247 B2	24 November 2016
CN 106652947 A	10 May 2017	None	
CN 107516502 A	26 December 2017	None	

国际检索报告

国际申请号
PCT/CN2019/111553

A. 主题的分类

G09G 3/20(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G09G 3/-

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称，和使用的检索词（如使用））

CNPAT, CNKI, WPI, EPODOC:华星光电，张先明；电平转换，参考电平 OR 基准低 OR VSS，栅极，开关管，闩锁，GOA, level w conver+, grid, referrence, low, latch w up, switch+, +MOS

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
PX	CN 110120196 A (深圳市华星光电半导体显示技术有限公司) 2019年 8月 13日 (2019-08-13) 说明书第[0025]-[0035]段，图1-5	1-10
A	CN 207765146 U (深圳TCL新技术有限公司) 2018年 8月 24日 (2018-08-24) 说明书第[0028] -[0046]段，图1-2	1-10
A	CN 109166552 A (深圳市华星光电半导体显示技术有限公司) 2019年 1月 8日 (2019-01-08) 全文	1-10
A	WO 2014069279 A1 (SHARP K.K.) 2014年 5月 8日 (2014-05-08) 全文	1-10
A	CN 106652947 A (深圳市华星光电技术有限公司) 2017年 5月 10日 (2017-05-10) 全文	1-10
A	CN 107516502 A (深圳市华星光电技术有限公司) 2017年 12月 26日 (2017-12-26) 全文	1-10

☐ 其余文件在C栏的续页中列出。

☑ 见同族专利附件。

* 引用文件的具体类型：

"A" 认为不特别相关的表示了现有技术一般状态的文件

"E" 在国际申请日的当天或之后公布的在先申请或专利

"L" 可能对优先权要求构成怀疑的文件，或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件（如具体说明的）

"O" 涉及口头公开、使用、展览或其他方式公开的文件

"P" 公布日先于国际申请日但迟于所要求的优先权日的文件

"T" 在申请日或优先权日之后公布，与申请不相抵触，但为了理解发明之理论或原理的在后文件

"X" 特别相关的文件，单独考虑该文件，认定要求保护的发明不是新颖的或不具有创造性

"Y" 特别相关的文件，当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时，要求保护的发明不具有创造性

"&" 同族专利的文件

国际检索实际完成的日期	国际检索报告邮寄日期
2020年 1月 3日	2020年 1月 15日

ISA/CN的名称和邮寄地址	受权官员
中国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088	尹眉
传真号 (86-10)62019451	电话号码 86-(10)-53962626

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2019/111553

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	110120196	A	2019年 8月 13日	无			
CN	207765146	U	2018年 8月 24日	无			
CN	109166552	A	2019年 1月 8日	无			
WO	2014069279	A1	2014年 5月 8日	US	2015301415	A1	2015年 10月 22日
				JP	WO2014069279	A1	2016年 9月 8日
				JP	6029247	B2	2016年 11月 24日
CN	106652947	A	2017年 5月 10日	无			
CN	107516502	A	2017年 12月 26日	无			