

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4140331号
(P4140331)

(45) 発行日 平成20年8月27日(2008.8.27)

(24) 登録日 平成20年6月20日(2008.6.20)

(51) Int.Cl.

F 1

HO 1 L 21/822	(2006.01)	HO 1 L 27/04	T
HO 1 L 27/04	(2006.01)	HO 1 L 21/82	T
HO 1 L 21/82	(2006.01)	HO 1 L 27/04	E
GO 1 R 31/28	(2006.01)	HO 1 L 21/82	P
GO 1 R 31/3185	(2006.01)	GO 1 R 31/28	V

請求項の数 2 (全 16 頁) 最終頁に続く

(21) 出願番号

特願2002-288530 (P2002-288530)

(22) 出願日

平成14年10月1日 (2002.10.1)

(65) 公開番号

特開2004-128122 (P2004-128122A)

(43) 公開日

平成16年4月22日 (2004.4.22)

審査請求日

平成17年8月23日 (2005.8.23)

(73) 特許権者 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(74) 代理人 100083840

弁理士 前田 実

(74) 代理人 100116964

弁理士 山形 洋一

(72) 発明者 寺石 利夫

東京都港区虎ノ門1丁目7番12号 沖電
気工業株式会社内

審査官 池淵 立

最終頁に続く

(54) 【発明の名称】アナログ電圧出力ドライバLSIチップ

(57) 【特許請求の範囲】

【請求項 1】

多数のアナログ電圧出力チャンネルを有するアナログ電圧出力ドライバLSIにおいて、

上記アナログ電圧出力の本数の半分のビット数のテスト用シフトレジスタ回路と、

上記アナログ電圧出力の本数の半分の個数のテスト用スイッチ回路と、

上記テスト用スイッチ回路が共通接続されたテスト出力端子と

を備え、

上記テスト用シフトレジスタ回路のビット出力で上記テスト用スイッチ回路を個別にON/OFF制御し、

上記テスト用スイッチ回路のそれぞれを上記アナログ電圧出力の内の互いに反転が可能な2本の出力のいずれかに個別に接続し、

上記テスト用スイッチ回路の内の任意の1つをONして、そのテスト用スイッチ回路が接続している1つのアナログ電圧出力を上記テスト出力端子に出力する

ことを特徴とするアナログ電圧出力ドライバLSIチップ。

【請求項 2】

多数のアナログ電圧出力チャンネルを有するアナログ電圧出力ドライバLSIにおいて、

上記アナログ電圧出力の本数に応じたビット数のテスト用シフトレジスタ回路と、

上記アナログ電圧出力の本数に応じた個数のテスト用スイッチ回路と、

10

20

上記テスト用スイッチ回路が共通接続されたテスト出力端子とを備え、

上記テスト用シフトレジスタ回路のビット出力で上記テスト用スイッチ回路を個別にON/OFF制御し、

上記テスト用スイッチ回路の内の任意の1つをONして、そのテスト用スイッチ回路が接続している1つのアナログ電圧出力を上記テスト出力端子に出力し、

上記テスト用シフトレジスタ回路に、上記任意の1つのテスト用スイッチ回路をONさせるためのデータを保持しておくダミービットを設けた

ことを特徴とするアナログ電圧出力ドライバLSIチップ。

【発明の詳細な説明】

10

【0001】

【発明の属する技術分野】

本発明は、TFTソースドライバLSIチップなどの多数の出力チャンネルを有するアナログ電圧出力ドライバLSIチップであって評価や解析をするためのテスト回路を設けたアナログ電圧出力ドライバLSIチップに関するものである。

【0002】

【従来の技術】

多数の出力チャンネルを有するアナログ電圧出力ドライバの代表的なものとして、液晶パネルなどに用いられるTFTソースドライバは、階調表示のためのアナログ電圧出力端子を数百本も有する多出力チャンネルのアナログ電圧出力ドライバである。

20

【0003】

図6は従来のTFTソースドライバLSIチップの構成図であって、384本のアナログ電圧出力チャンネルを有するTFTソースドライバのLSIチップである。

【0004】

図6の従来のLSIチップ100は、コントローラ101と、抵抗ストリング102と、2nビット双方向シフトレジスタ103と、データレジスタ104と、レベルシフタ105と、マルチプレクサ106と、出力回路107とを備えている。

【0005】

また、図6の従来のLSIチップ100は、電源VDD、VCCの入力端子と、基準電源VSSの入力端子と、それぞれ2n(=m)本の電圧VH(2n:0), VL(2n:0)の入力端子と、それぞれnビットのデータA, B, C, D, E, Fの入力端子DA(2:0), DB(2:0), DC(2:0), DD(2:0), DE(2:0), DF(2:0)と、クロックパルスCPの入力端子と、出力極性信号POLの入力端子と、ロードパルスLOADの入力端子と、ダウンシフト信号EDの入力端子と、アップシフト信号EUの入力端子と、384本のアナログ電圧出力O001, O002, ..., O384の出力端子とを備えている。

30

【0006】

TFTソースドライバLSIチップは、キャリアアーティープやフィルムなどのチップキャリアのユーザエリア内に実装され、このTFTソースドライバLSIチップを実装したチップキャリアは、テープ・キャリア・パッケージ(TCP)またはチップ・オン・フィルム(COF)などのキャリアパッケージとして、上記ユーザエリアで個別に切り抜かれる。なお、TCP実装とCOF実装とは、チップキャリアの材料などに違いはあるが、基本構成は同じである。

40

【0007】

このようにして、TFTソースドライバLSIチップをキャリアパッケージに実装(TCP実装またはチップCOF実装など)したTFTソースドライバデバイスが製造される。そして、このTFTソースドライバデバイスが、TFT液晶パネルやそのプリント基板に組込まれる。

【0008】

図7は従来のLSIチップ100を実装したチップキャリアの上面構成図である。図7の

50

従来のチップキャリア200は、ユーザエリア201内にLSIチップ100が実装されており、このユーザエリア201で個片に切り抜かれて、TFTソースドライバデバイスのキャリアパッケージになる。

【0009】

図7の従来のチップキャリア200には、LSIチップ100のそれぞれの入力端子に個別に接続する複数の入力リード202と、LSIチップ100のアナログ電圧出力0001-0384の出力端子のそれぞれに個別に接続する多数の出力リード203と、出力リード203のそれぞれに個別に接続する多数のテストパッド204とが設けられている。

【0010】

テストパッド204は、ユーザエリア201の外部に設けられており、チップキャリア200に実装されたLSIチップ100の電気的特性の測定による選別や出荷検査において、テスト針の針当をするために設けられたパッドである。テストパッド204をユーザエリア201の外部に設けることによって、針痕がユーザエリア201内（個片のキャリアパッケージ）に残らないというメリットがある。

【0011】

さらに、数百本もの多出力チャンネルを有するTFTソースドライバでは、出力リード203のパターンピッチが狭くなるため、多数のテストパッド204を配置することが困難になる。このため、テストパッド204の配列を数段に積み重ねるといった配置の工夫によって、テスト針の接触容易性を高めることも可能である。あるいは、例えば特開2000-131393号公報に記載されているように、ユーザエリア201の外部において、多数の出力リード204を共通接続することによって、テストパッド204の数を減らすことも可能である。

【0012】

【発明が解決しようとする課題】

しかしながら、上記従来の技術では、個片のキャリアパッケージにテストパットが残らないために、デバイスの返品時などにおいてLSIチップの評価や解析が必要になったときには、狭ピッチの出力リードの全てに探針して数百本もの出力チャネルのアナログ出力電圧を測定しなければならない。出力リードのピッチは例えば80[μm]であり、これら狭ピッチの出力リードの全てに高精度マニピュレータで探針しなければならない。また、384本の出力を確認するためには、マニピュレータの針当てが384回も必要であった。

【0013】

このように従来の技術では、デバイスになったあとに針当てをすることが困難であるために、デバイスの返品時などにおいて評価や解析のためのアナログ電圧出力ドライバLSIチップの電気特性の確認が困難であるという課題があった。

【0014】

本発明は、このような従来の課題を解決するためになされたものであり、個片のキャリアパッケージに実装されたアナログ電圧出力ドライバLSIチップの電気特性を容易に確認できるようにすることを目的とするものである。

【0015】

【課題を解決するための手段】

本発明のアナログ電圧出力ドライバLSIチップは、
多数のアナログ電圧出力チャンネルを有するアナログ電圧出力ドライバLSIにおいて
、
上記アナログ電圧出力の本数の半分のビット数のテスト用シフトレジスタ回路と、
上記アナログ電圧出力の本数の半分の個数のテスト用スイッチ回路と、
上記テスト用スイッチ回路が共通接続されたテスト出力端子と
を備え、
上記テスト用シフトレジスタ回路のビット出力で上記テスト用スイッチ回路を個別にON/OFF制御し、

10

20

30

40

50

上記テスト用スイッチ回路のそれぞれを上記アナログ電圧出力の内の互いに反転が可能な2本の出力のいずれかに個別に接続し、

上記テスト用スイッチ回路の内の任意の1つをONして、そのテスト用スイッチ回路が接続している1つのアナログ電圧出力を上記テスト出力端子に出力することを特徴とするものである。

【0016】

また、本発明の他のアナログ電圧出力ドライバLSIチップは、

多数のアナログ電圧出力チャンネルを有するアナログ電圧出力ドライバLSIにおいて

、上記アナログ電圧出力の本数に応じたビット数のテスト用シフトレジスタ回路と、

10

上記アナログ電圧出力の本数に応じた個数のテスト用スイッチ回路と、

上記テスト用スイッチ回路が共通接続されたテスト出力端子と

を備え、

上記テスト用シフトレジスタ回路のビット出力で上記テスト用スイッチ回路を個別にON/OFF制御し、

上記テスト用スイッチ回路の内の任意の1つをONして、そのテスト用スイッチ回路が接続している1つのアナログ電圧出力を上記テスト出力端子に出力し、

上記テスト用シフトレジスタ回路に、上記任意の1つのテスト用スイッチ回路をONさせるためのデータを保持しておくダミービットを設けた

ことを特徴とするものである。

20

【0018】

【発明の実施の形態】

実施の形態1

図1は本発明の実施の形態1のTFTソースドライバLSIチップの構成図であって、384本のアナログ電圧出力チャンネルを有するTFTソースドライバである。なお、図1において、図6と同じものには同じ符号を付してある。

【0019】

図1の実施の形態1のLSIチップ1は、コントローラ101と、抵抗ストリング102と、2nビット双方向シフトレジスタ103と、データレジスタ104と、レベルシフタ105と、マルチプレクサ106と、出力回路107と、384ビットシフトレジスタ11と、スイッチS001, S002, …, S384とを備えている。

30

【0020】

また、図1の実施の形態1のLSIチップ1は、電源VDD, VCCの入力端子と、基準電源VSSの入力端子と、それぞれ2n(=m)本の電圧VH(2n:0), VL(2n:0)の入力端子と、それぞれnビットの階調データDA(n:0), DB(n:0), DC(n:0), DD(n:0), DE(n:0), DF(n:0)の入力端子と、クロックパルスCPの入力端子と、出力極性信号POLの入力端子と、ロードパルスLOADの入力端子と、ダウンシフト信号EDの入力端子と、アップシフト信号EUの入力端子と、384本のアナログ電圧出力O001, O002, …, O384の出力端子と、テストイネーブル信号TESTENの入力端子と、テスト出力TESTOUTの出力端子とを備えている。

40

【0021】

この実施の形態1のLSIチップ1は、従来のLSIチップ100(図6参照)において、テスト回路を設けたものである。実施の形態1のテスト回路は、アナログ電圧出力本数に相当するビット数の384ビットシフトレジスタ11と、上記アナログ電圧出力本数に相当する数のスイッチS001-S384と、テストイネーブル信号TESTENの入力端子と、テスト出力TESTOUTの出力端子とによって構成されている。

【0022】

コントローラ101は、1出力当たりnビットの計6出力分の階調データDA(n:0), DB(n:0), DC(n:0), DD(n:0), DE(n:0), DF(n:0)

50

に応じて、それぞれの出力ごとに 2 n ビットのアナログ階調データを生成して双方向シフトレジスタ 103 に出力し、双方向シフトレジスタ 103 およびデータレジスタ 104 ならびにマルチプレクサ 106 の動作を制御するとともに、入力された出力極性信号 P O L に応じて出力回路 107 の出力反転機能を制御する。

【0023】

抵抗ストリング 102 は、抵抗分圧によって、上記 n ビットの階調データに応じたアナログ階調電圧を生成し、マルチプレクサ 106 に出力する。

【0024】

双方向シフトレジスタ 103 は、コントローラ 101 から入力された上記 2 n ビットのアナログ階調データを、6 出力分ずつクロックパルス C P に同期して取り込む。この双方向シフトレジスタ 103 は、ダウンシフト信号 E D およびアップシフト信号 E U に従って、アップまたはダウンの双方向のシフト動作を切替可能である。10

【0025】

データレジスタ 104 は、双方向シフトレジスタ 103 に取り込まれた上記アナログ階調データを、ロードパルス L O A D に同期してラッチし、レベルシフタ 105 に出力する。

【0026】

レベルシフタ 105 は、入力信号の電圧振幅を変換するものであって、例えば、3 [V] 振幅の信号を 10 [V] 振幅の信号に電圧変換する。

【0027】

マルチプレクサ 106 は、データレジスタ 104 でラッチされた 1 出力当たり 2 n ビットのアナログ階調データのそれぞれに相当するアナログ階調電圧を、抵抗ストリングス 102 で生成されたアナログ階調電圧から選択し、出力回路 107 に出力する。20

【0028】

出力回路 107 は、マルチプレクサ 106 で選択されたアナログ階調電圧を、電流駆動能力を増幅してアナログ電圧出力 O 0 0 1 - O 3 8 4 として出力する。

【0029】

実施の形態 1 のテスト回路において、384 ビットシフトレジスタ 11 は、テストイネーブル信号 T E S T _ E N が入力されているテストモードのとき（例えば T E S T _ E N が H レベルのとき）に、イネーブルとなり、クロックパルス C P に同期してデータを 1 ビットずつシフトし、384 ビットの内のいずれか 1 ビットを順次 “1”（例えば H レベル）にする。また、384 ビットシフトレジスタ 11 は、T E S T _ E N が入力されていないオペレーションモードのとき（例えば T E S T _ E N が L レベルのとき）には、ディスエーブルになり、384 ビットを全て “0”（例えば L レベル）にする。30

【0030】

スイッチ S (n) (n = 0 0 1, 0 0 2, …, 3 8 4) は、384 ビットシフトレジスタ 11 の第 n ビットの出力によって個別に O N / O F F 制御され、上記の第 n ビットの出力が “1” のときに O N して導通端子間を導通し、上記第 n ビットの出力が “0” のときに O F F して導通端子間を非導通にする。スイッチ S (n) の制御端子は、384 ビットシフトレジスタ 11 の第 n ビットの出力に接続されており、スイッチ S (n) の一方の導通端子は、アナログ電圧出力 O (n) に接続されている。スイッチ S 0 0 0 - S 3 8 4 の他方の導通端子は、全てテスト出力 T E S T _ O U T に共通接続されている。40

【0031】

図 2 は実施の形態 1 の L S I チップ 1 を実装したチップキャリアの上面図である。なお、図 2 において、図 7 と同じものには同じ符号を付してある。図 2 の実施の形態 1 のチップキャリア 20 は、ユーザエリア 201 内に L S I チップ 1 が実装されており、このユーザエリア 201 で個片に切り抜かれて、T F T ソースドライバデバイスのキャリアパッケージになる。

【0032】

図 2 の実施の形態 1 のチップキャリア 20 には、L S I チップ 1 のそれぞれの入力端子に個別に接続する複数の入力リード 202 と、L S I チップ 100 のアナログ出力電圧 O 0 50

01 - 0384 の出力端子のそれぞれに個別に接続する多数の出力リード 203 と、出力リード 203 のそれぞれに個別に接続する多数のテストパッド 204 と、LSIチップ1のテストイネーブル信号 TEST EN の入力端子に接続するテスト入力パッド（テスト入力リード）21と、LSIチップ1のテスト出力 TEST OUT の出力端子に接続するテスト出力パッド（テスト出力リード）22 とが設けられている。

【0033】

この実施の形態1のチップキャリア20は、上記従来のチップキャリア200（図7参照）において、ユーザエリア201内に、テスト入力パッド21およびテスト出力パッド22を設けたものである。

【0034】

従って、この実施の形態1のチップキャリア20では、ユーザエリア201は、テスト入力パッド21、テスト出力パッド22、複数の入力リード202、および複数の出力リードが設けられており、LSIチップ1が実装され、個片に切り抜かれて TFTソースドライバデバイスのキャリアパッケージとなるエリアであって、出力リード203の端部にそれぞれ設けられたテストパッド204を含まないエリアである。

【0035】

テスト入力パッド21およびテスト出力パッド22は、複数の入力リード202の配列側に設けられている。入力リード202の本数は出力リード203のそれよりも少なく、入力リード202の幅（ピッチ）は出力リード203のそれよりも広くすることができる。従って、テスト出力パッド22を、複数の出力リード203の配列側ではなく、出力リード203とは反対側の入力リード202側に配置することによって、幅が広いテスト出力パッド22を設けることできるので、テスト出力パッド22の探針が容易になる。

【0036】

実施の形態1のテスト回路のテストモードにおいての動作を以下に説明する。テストモード（例えばテストイネーブル信号 TEST EN がHレベル）では、384ビットシフトレジスタ11は、イネーブルになり、クロックパルスCPが最初に入力されると、第001ビットの出力のみが”1”（例えばHレベル）になり、スイッチS001のみをONにする。

【0037】

384ビットシフトレジスタ11は、384ビットの出力の内の1ビットのみを”1”とし、他のビットを”0”（例えばLレベル）にするので、スイッチS001がONのときには、他のスイッチS002 - S384はOFFである。

【0038】

これによって、出力回路107のアナログ電圧出力O001 - O384の内、出力O001のみが、スイッチS001を介してテスト出力TEST OUTに出力され、従ってキャリアパッケージ上のテスト出力パッド22に出力される。

【0039】

次に、384ビットシフトレジスタ11は、2つ目のクロックパルスCPが入力されると、データをシフトさせ、第001ビットの出力はLレベルになって、第002ビットの出力のみがHレベルになり、スイッチS001をOFFして、スイッチS002のみをONする。スイッチS003 - S384は、OFFのままである。

【0040】

これによって、アナログ電圧出力O002のみが、スイッチS002を介してテスト出力TEST OUTに出力され、従ってキャリアパッケージ上のテスト出力パッド22に出力される。

【0041】

以下同様に、クロックパルスCPの入力ごとに384ビットシフトレジスタ11の上位ビットが順次Hレベルとなり、そのHレベルの1つのビットに応じて、1つのスイッチSのみが順次ONになり、1本のアナログ電圧出力Oのみがキャリアパッケージ上のテスト出力パッド22に順次出力される。

10

20

30

40

50

【0042】

このテストモードでは、LSIチップ1に設けたテスト回路によってテスト出力パッド22に全てのアナログ電圧出力を順次出力することができる、TFTソースドライバデバイスのキャリアパッケージ上において、探針が困難な狭ピッチの出力リード203に探針することなく、探針が容易なリードである入力リード202およびテスト入力パッド21ならびにテスト出力パッド22に探針すれば、全てのアナログ電圧出力を順次測定することができる。

【0043】

以上のように実施の形態1によれば、狭ピッチのため探針が困難である出力リードを探針することなく、個片のキャリアパッケージに実装されたTFTソースドライバLSIチップの全てのアナログ電圧出力を容易に測定できる。

10

【0044】

実施の形態2

図3は本発明の実施の形態2のTFTソースドライバLSIチップの構成図であって、384本のアナログ電圧出力チャンネルを有するTFTソースドライバである。なお、図3において、図1と同じものあるいはそれに相当するものには同じ符号を付してある。

【0045】

図3の実施の形態2のLSIチップ2は、コントローラ101と、抵抗ストリング102と、2nビット双方向シフトレジスタ103と、データレジスタ104と、レベルシフタ105と、マルチプレクサ106と、出力回路107と、192ビットシフトレジスタ12と、スイッチS001, S002, …, S384とを備えている。

20

【0046】

また、図3の実施の形態2のLSIチップ2は、電源VDD, VCCの入力端子と、基準電源VSSの入力端子と、それぞれ2n(=m)本の電圧VH(2n:0), VL(2n:0)の入力端子と、それぞれnビットの階調データDA(n:0), DB(n:0), DC(n:0), DD(n:0), DE(n:0), DF(n:0)と、クロックパルスCPの入力端子と、出力極性信号POLの入力端子と、ロードパルスLOADの入力端子と、ダウンシフト信号EDの入力端子と、アップシフト信号EUの入力端子と、384本のアナログ電圧出力O001, O002, …, O384の出力端子と、テストイネーブル信号TESTENの入力端子と、テスト出力ODDTESTOUT, EVENTESTOUTの出力端子と、テスト出力EVENTESTOUTの出力端子とを備えている。

30

【0047】

この実施の形態2のLSIチップ2は、上記実施の形態1のLSIチップ10(図1参照)において、テスト回路の構成を簡略にしたものである。実施の形態2のテスト回路は、アナログ電圧出力本数の半分に相当するビット数の192ビットシフトレジスタ12と、アナログ電圧出力本数に相当する数のスイッチS001-S384と、テストイネーブル信号TESTENの入力端子と、2本のテスト出力ODDTESTOUT, EVENTESTOUTの出力端子とによって構成されている。

【0048】

実施の形態2のテスト回路において、192ビットシフトレジスタ12は、テストイネーブル信号TESTENが入力されているテストモードのとき(例えばTESTENがHレベルのとき)に、イネーブルとなり、クロックパルスCPに同期してデータを1ビットずつシフトし、192ビットの内のいずれか1ビットを順次"1"(例えばHレベル)にする。また、192ビットシフトレジスタ12は、TESTENが入力されていないオペレーションモードのとき(例えばTESTENがLレベルのとき)には、ディスエーブルになり、192ビットを全て"0"(例えばLレベル)にする。

40

【0049】

スイッチS(2n-1)(n=001, 002, …, 192)およびS(2n)は、192ビットシフトレジスタ12の第nビットの出力が"1"のときにONして導通端子間を導通し、上記第nビットの出力が"0"のときにOFFして導通端子間を非導通にする。

50

スイッチ $S(2n-1)$ および $S(2n)$ の制御端子は、192ビットシフトレジスタ12の第 n ビットの出力に接続されている。スイッチ $S(2n-1)$ の一方の導通端子は、アナログ電圧出力 $O(2n-1)$ に接続されており、スイッチ $S(2n)$ の一方の導通端子は、アナログ電圧出力 $O(2n)$ に接続されている。奇数番目のスイッチ $S001, S003, \dots, S383$ の他方の端子は、テスト出力 $ODD\ TEST\ OUT$ に共通接続されており、偶数番目のスイッチ $S002, S004, \dots, S384$ の他方の端子は、テスト出力 $EVEN\ TEST\ OUT$ に共通接続されている。

【0050】

実施の形態2のLSIチップ2を実装したチップキャリアは、上記実施の形態1のチップキャリア20(図2参照)において、ユーザエリア201内のテスト出力パッド22を2本にして、テスト出力 $ODD\ TEST\ OUT$ に接続するテスト出力パッド22(22-ODDとする)と、テスト出力 $EVEN\ TEST\ OUT$ の出力端子に接続するテスト出力パッド22(22-EVENとする)を設けたものである。

10

【0051】

従って、この実施の形態2のチップキャリアでは、上記実施の形態1と同様に、ユーザエリア201は、テスト入力パッド21、テスト出力パッド22-ODD, 22-EVEN、複数の入力リード202、および複数の出力リードが設けられており、LSIチップ1が実装され、個片に切り抜かれてFTTソースドライバデバイスのキャリアパッケージとなるエリアであって、出力リード203の端部にそれぞれ設けられたテストパッド204を含まないエリアである。

20

【0052】

また、上記実施の形態1と同様に、テスト入力パッド21ならびにテスト出力パッド22-ODDおよび22-EVENは、複数の入力リード202の配列側に設けられている。このようにテスト出力パッド22-ODDおよび22-EVENを入力リード202側に配置することによって、上記実施の形態1と同様に、幅が広いテスト出力パッド22-ODDおよび22-EVENを設けることできるので、テスト出力パッド22-ODDおよび22-EVENの探針が容易になる。

【0053】

実施の形態2のテスト回路のテストモードにおいての動作を以下に説明する。テストモード(例えばテストイネーブル信号 $TEST\ EN$ がHレベル)では、192ビットシフトレジスタ12は、イネーブルになり、クロックパルスCPが最初に入力されると、第001ビットの出力のみが”1”(例えばHレベル)になり、スイッチ $S001$ および $S002$ のみをONにする。

30

【0054】

192ビットシフトレジスタ12は、192ビットの出力の内の1ビットのみを”1”とし、その他のビットを”0”(例えばLレベル)にするので、スイッチ $S001$ および $S002$ がONのときには、他のスイッチ $S003-S384$ はOFFである。

【0055】

これによって、出力回路107のアナログ電圧出力 $O001-O384$ の内、出力 $O001$ は、スイッチ $S001$ を介してテスト出力 $ODD\ TEST\ OUT$ に出力され、従ってキャリアパッケージ上のテスト出力パッド22-ODDに出力される。また、アナログ電圧出力 $O002$ は、スイッチ $S002$ を介してテスト出力 $EVEN\ TEST\ OUT$ に出力され、従ってキャリアパッケージ上のテスト出力パッド22-EVENに出力される。

40

【0056】

次に、192ビットシフトレジスタ12は、2つ目のクロックパルスCPが入力されると、データをシフトさせ、第001ビットの出力はLレベルになって、第002ビットの出力のみがHレベルになり、スイッチ $S001$ および $S002$ をOFFして、スイッチ $S003$ および $S004$ をONする。スイッチ $S005-S384$ は、OFFのままである。

【0057】

50

これによって、アナログ電圧出力O 0 0 3が、スイッチS 0 0 3を介してテスト出力O D D T E S T O U Tに出力され、従ってキャリアパッケージ上のテスト出力パッド2 2 - O D Dに出力される。また、アナログ電圧出力O 0 0 4が、スイッチS 0 0 4を介してテスト出力E V E N T E S T O U Tに出力され、従ってキャリアパッケージ上のテスト出力パッド2 2 - E V E Nに出力される。

【0 0 5 8】

以下同様に、クロックパルスC Pの入力ごとに1 9 2ビットシフトレジスタ1 2の上位ビットが順次Hレベルとなり、そのHレベルの1つのビットに応じて、2つのスイッチSのみが順次O Nになり、2本のアナログ電圧出力Oがキャリアパッケージ上のテスト出力パッド2 2 - O D Dおよび2 2 - E V E Nにそれぞれ順次出力される。

10

【0 0 5 9】

このテストモードでは、L S Iチップ2に設けたテスト回路によって2本のテスト出力パッド2 2 (2 2 - O D Dおよび2 2 - E V E N)に全てのアナログ電圧出力を順次出力することができるので、T F Tソースドライバデバイスのキャリアパッケージ上において、探針が困難な狭ピッチの出力リード2 0 3に探針することなく、探針が容易なリードである入力リード2 0 2およびテスト入力パッド2 1ならびに2本のテスト出力パッド2 2に探針すれば、全てのアナログ電圧出力を順次測定することができる。

【0 0 6 0】

以上のように実施の形態2によれば、テスト回路のシフトレジスタのビット数を上記実施の形態1の半分にした構成で、上記実施の形態1と同様の効果が得られる。さらに、テスト出力の本数を3本、4本、…に増やすことが可能であれば、シフトレジスタのビット数を上記実施の形態1の1/3、1/4、…にすることも可能である。

20

【0 0 6 1】

実施の形態3

図4は本発明の実施の形態3のT F TソースドライバのL S Iチップの構成図であって、3 8 4本のアナログ電圧出力チャンネルを有するT F Tソースドライバである。なお、図4において、図3と同じものには同じ符号を付してある。

【0 0 6 2】

図4の実施の形態3のL S Iチップ3は、コントローラ1 0 1と、抵抗ストリング1 0 2と、2 nビット双方向シフトレジスタ1 0 3と、データレジスタ1 0 4と、レベルシフタ1 0 5と、マルチブレクサ1 0 6と、出力回路1 0 7と、1 9 2ビットシフトレジスタ2 1と、スイッチS 0 0 1、S 0 0 2、…、S 1 9 2とを備えている。

30

【0 0 6 3】

また、図4の実施の形態3のL S Iチップ3は、電源V D D、V C Cの入力端子と、基準電源V S Sの入力端子と、それぞれ2 n (= m)本の電圧V H (2 n : 0)、V L (2 n : 0)の入力端子と、それぞれnビットの階調データD A (n : 0)、D B (n : 0)、D C (n : 0)、D D (n : 0)、D E (n : 0)、D F (n : 0)の入力端子と、クロックパルスC Pの入力端子と、出力極性信号P O Lの入力端子と、ロードパルスL O A Dの入力端子と、ダウンシフト信号E Dの入力端子と、アップシフト信号E Uの入力端子と、3 8 4本のアナログ電圧出力O 0 0 1、O 0 0 2、…、O 3 8 4の出力端子と、テストイネーブル信号T E S T E Nの入力端子と、テスト出力T E S T O U Tの出力端子とを備えている。

40

【0 0 6 4】

この実施の形態3のL S Iチップ3は、上記実施の形態2のL S Iチップ2 0 (図3参照)において、テスト回路の構成をさらに簡略にしたものである。実施の形態3のテスト回路は、アナログ電圧出力本数の半分に相当するビット数の1 9 2ビットシフトレジスタ1 2と、上記アナログ電圧出力本数の半分に相当する数のスイッチS 0 0 1 - S 1 9 2と、テストイネーブル信号のT E S T E Nの入力端子と、テスト出力T E S T O U Tの出力端子とによって構成されている。

【0 0 6 5】

50

実施の形態 3 のテスト回路において、スイッチ $S(n)$ ($n = 001, 002, \dots, 192$) は、192ビットシフトレジスタ12の第 n ビットの出力によって個別にON/OFF制御され、上記の第 n ビットの出力が “1” のときにONして導通端子間を導通し、上記第 n ビットの出力が “0” のときにOFFして導通端子間を非導通にする。スイッチ $S(n)$ の制御端子は、192ビットシフトレジスタ12の第 n ビットの出力に接続されており、スイッチ $S(n)$ の一方の導通端子は、アナログ電圧出力 $O(2n-1)$ に接続されている。スイッチ $S000-S192$ の他方の導通端子は、全てテスト出力TEST OUTに共通接続されている。

【0066】

実施の形態 3 のLSIチップ3を実装したチップキャリアは、上記実施の形態1のチップキャリア20(図2参照)と同様である。 10

【0067】

従って、この実施の形態3のチップキャリアでは、上記実施の形態1と同様に、ユーザエリア201は、テスト入力パッド21、テスト出力パッド22、複数の入力リード202、および複数の出力リードが設けられており、LSIチップ1が実装され、個片に切り抜かれてTFTソースドライバデバイスのキャリアパッケージとなるエリアであって、出力リード203の端部にそれぞれ設けられたテストパッド204を含まないエリアである。

【0068】

また、上記実施の形態1と同様に、テスト入力パッド21およびテスト出力パッド22は、複数の入力リード202の配列側に設けられている。このようにテスト出力パッド22を入力リード202側に配置することによって、幅が広いテスト出力パッド22を設けることできるので、テスト出力パッド22の探針が容易になる。 20

【0069】

TFTソースドライバの出力回路107は、出力極性信号POLに従って、奇数番目の出力 $O(2n-1)$ と、偶数番目の出力 $O(2n)$ とを入れ替えることができるようになっている。

【0070】

図5は出力回路107の構成図である。図5において、出力回路107は、出力アンプPAおよびNAと、セレクタPSおよびNSとを備えている。

【0071】

出力アンプPAは、マルチプレクサ106のデコード出力Pをセンスおよび増幅してセレクタPSに出力し、出力アンプNAは、マルチプレクサ106のデコード出力Nをセンスおよび増幅してセレクタNSに出力する。 30

【0072】

セレクタPSは、デコード出力Pを出力極性信号POLに従って奇数番目の出力 $O(2n-1)$ または偶数番目の出力 $O(2n)$ に出力し、セレクタNSは、デコード出力Nを出力極性信号POLに従って偶数番目の出力端子 $O(2n)$ または奇数番目の出力 $O(2n-1)$ に出力する。

【0073】

出力極性信号POLが “0” (例えばLレベル) のときには、デコード出力Pは出力 $O(2n-1)$ に、デコード出力Nは出力 $O(2n)$ にそれぞれ出力され、出力極性信号POLが “1” (例えばHレベル) のときには、出力が反転して、デコード出力Pは出力 $O(2n)$ に、デコード出力Nは出力 $O(2n-1)$ にそれぞれ出力される。 40

【0074】

このように、出力回路107は、出力極性信号POLに応じて、奇数番目の出力 $O(2n-1)$ と偶数番目の出力 $O(2n)$ とを入れ替えることができるので、VH側の出力およびVL側の出力のいずれをも選択して奇数番目の出力 $O(2n-1)$ に出力することができる。

【0075】

この出力回路107の出力反転機能を用いて、出力極性信号POLのHレベルおよびLレ 50

ベルのそれぞれについて、奇数番目の出力 $O(2n-1)$ をキャリアパッケージ上のテスト出力パッド 22 で測定すれば、384本の全てのアナログ電圧出力特性を測定できる。

【0076】

実施の形態 3 のテスト回路のテストモードにおいての動作を以下に説明する。まず、出力極性信号 POL を "0" (例えば L レベル) に固定してテストモードにする。これによって、アナログ電圧出力 $O(2n-1)$ はデコード出力 P となる。

【0077】

テストモード (例えばテストイネーブル信号 $TEST_EN$ が H レベル) では、192 ビットシフトレジスタ 12 は、イネーブルになり、クロックパルス CP が最初に入力されると、第 001 ビットの出力のみが "1" (例えば H レベル) になり、スイッチ $S001$ のみを ON にする。

10

【0078】

192 ビットシフトレジスタ 12 は、192 ビットの出力の内の 1 ビットのみを "1" とし、その他のビットを "0" (例えば L レベル) にすることで、スイッチ $S001$ が ON のときには、他のスイッチ $S002 - S192$ は OFF である。

【0079】

これによって、出力回路 107 のアナログ電圧出力 $O001 - O384$ の内、出力 $O001$ (デコード出力 P) のみが、スイッチ $S001$ を介してテスト出力 $TEST_OUT$ に出力され、従ってキャリアパッケージ上のテスト出力パッド 22 に出力される。

20

【0080】

次に、192 ビットシフトレジスタ 12 は、2 つ目のクロックパルス CP が入力されると、データをシフトさせ、第 001 ビットの出力は L レベルになって、第 002 ビットの出力のみが H レベルになり、スイッチ $S001$ を OFF して、スイッチ $S002$ のみを ON する。スイッチ $S003 - S192$ は、OFF のままである。

【0081】

これによって、アナログ電圧出力 $O003$ (デコード出力 P) のみが、スイッチ $S002$ を介してテスト出力 $TEST_OUT$ に出力され、従ってキャリアパッケージ上のテスト出力パッド 22 に出力される。

【0082】

以下同様に、クロックパルス CP の入力ごとに 192 ビットシフトレジスタ 11 の上位ビットが順次 H レベルとなり、その H レベルの 1 つのビットに応じて、1 つのスイッチ S のみが順次 ON になり、1 本のアナログ電圧出力 O (デコード出力 P) のみがキャリアパッケージ上のテスト出力パッド 22 に順次出力される。

30

【0083】

192 ビットシフトレジスタ 12 の第 192 ビットが H レベルとなり、アナログ電圧出力 $O383$ (デコード出力 P) がキャリアパッケージ上のテスト出力パッド 22 に出力されたら、出力極性信号 POL を "1" (例えば H レベル) に反転させる。これによって、アナログ電圧出力 $O(2n-1)$ は、デコード出力 P からデコード出力 N に反転する。つまり、アナログ電圧出力 $O(2n-1)$ は、出力極性信号 POL が L レベルだったときのアナログ電圧出力 $O(2n)$ となり、アナログ電圧出力 $O(2n)$ は、出力極性信号 POL が L レベルだったときのアナログ電圧出力 $O(2n-1)$ となる。

40

【0084】

この出力極性信号 POL が H レベルに反転したテストモードでは、クロックパルス CP の入力ごとに 192 ビットシフトレジスタ 11 の上位ビットが順次 H レベルとなり、その H レベルの 1 つのビットに応じて、1 つのスイッチ S のみが順次 ON になり、1 本のアナログ電圧出力 O (デコード出力 N) のみがキャリアパッケージ上のテスト出力パッド 22 に順次出力される。

【0085】

この出力極性信号 POL を L レベルおよび H レベルとしたテストモードでは、LSI チップ 3 に設けたテスト回路によってテスト出力パッド 22 に全てのアナログ電圧出力を順次

50

出力することができるので、TFTソースドライバデバイスのキャリアパッケージ上において、探針が困難な狭ピッチの出力リード203に探針することなく、探針が容易なリードである入力リード202およびテスト入力パッド21ならびにテスト出力パッド22に探針すれば、全てのアナログ電圧出力を順次測定することができる。

【0086】

なお、この実施の形態3では、奇数番目のアナログ電圧出力OをスイッチSに接続した構成を説明したが、偶数番目のアナログ電圧出力OをスイッチSに接続した構成も可能である。

【0087】

以上のように実施の形態3によれば、テスト回路のシフトレジスタのビット数およびスイッチSの数を上記実施の形態1の半分にした構成で、上記実施の形態1と同様の効果が得られる。

10

【0088】

なお、上記実施の形態1-3のテスト回路のシフトレジスタは、テストイネーブル信号TEST_ENによってイネーブルとなり、TFTソースドライバのクロックパルスCPに同期してデータをシフトさせる構成であるが、リセットまたはセット付きのシフトレジスタを設け、テストイネーブル信号TEST_ENの入力端子からシフトレジスタの動作クロックを入力する構成も可能である。この構成では、オペレーションモードにするときにはクロックを入力せず、テストモードにするときにはクロックを入力する。オペレーションモードでは、全てのビット出力がリセットまたはセットされている。また、テストモードでは、クロックを入力するごとに、ただ1つのHレベルのビットが第001ビットから順次上位ビットにシフトし、上記実施の形態1-3と同様の動作ができる。また、シフトレジスタの先頭または最終ビットにダミービットを設け、オペレーションモードでは、ただ1つのHレベルのビットをダミービットに保持しておき、テストモードにおいてのクロック入力ごとに、上記ただ1つのHレベルのビットが上記ダミービットから順次シフトする構成も可能である。

20

【0089】

また、TFTソースドライバのアナログ電圧出力部(HV部)は、一般に10[V]ほどの高電圧を出力するように構成されており、入力部(LV部)は、3-5[V]の入力電圧で動作するように構成されている。HV部とLV部の回路構成の場合、テスト回路のシフトレジスタおよびスイッチは、HV部で構成すればよい。しかしながら、HV部は面積の大きな回路になってしまないので、上記シフトレジスタをLV部で構成し、上記スイッチをHV部で構成するほうが経済的である。この場合には、シフトレジスタのビット出力であるLV部の電圧レベルをスイッチのON/OFF制御のHV部の電圧レベルに変換することが必要であるため、それぞれのノードに電圧レベル変換回路(電圧レベルシフト回路)を挿入する。

30

【0090】

また、テスト入力リード(テスト入力パッド)21およびテスト出力リード(テスト出力パッド)22は、針当てをしやすい任意の形態で、ユーザエリア内に設けることが可能である。

40

【0091】

【発明の効果】

以上説明したように本発明によれば、個片のキャリアパッケージに実装されたアナログ電圧出力ドライバLSIチップの電気特性を容易に確認できるという効果がある。

【図面の簡単な説明】

【図1】 本発明の実施の形態1のTFTソースドライバLSIチップの構成図である。

【図2】 図1のLSIチップを実装したチップキャリアの上面構成図である。

【図3】 本発明の実施の形態2のTFTソースドライバLSIチップの構成図である。

【図4】 本発明の実施の形態3のTFTソースドライバLSIチップの構成図である。

【図5】 TFTソースドライバLSIチップにおいての出力回路の構成図である。

50


【図6】 従来のTFTソースドライバLSIチップの構成図である。

【図7】 図6のLSIチップを実装したチップキャリアの上面構成図である。


【符号の説明】

1, 2, 3 TFTソースドライバLSIチップ、 11, 12 シフトレジスタ、 S 0 0 1, S 0 0 2, …, S 3 8 4 スイッチ、 20 チップキャリア、 21 テスト入力リード(テスト入力パッド)、 22 テスト出力リード(テスト出力パッド)。


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



フロントページの続き

(51)Int.Cl. F I
G 0 1 R 31/316 (2006.01) G 0 1 R 31/28 W
G 0 1 R 31/28 C

(56)参考文献 特開平05-288812 (JP, A)

特開平10-335375 (JP, A)

特開平10-209201 (JP, A)

特開平11-067845 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/822

H01L 21/82

H01L 27/04

H01L 21/60