(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号
特許第3743180号
(P3743180)
(45)発行日　平成18年2月8日(2006.2.8)　(24)登録日　平成17年11月25日(2005.11.25)

(51)Int.Cl.　F I
H05B 41/18 (2006.01)　H05B 41/18 310Z

請求項の数 6 (全 32 頁)

(21)出願番号　特願平10-324237
(22)出願日　平成10年11月13日(1998.11.13)
(65)公開番号　特開2000-150179(P2000-150179A)
(43)公開日　平成12年5月30日(2000.5.30)
審査請求日　平成14年9月24日(2002.9.24)

前置審査

(73)特許権者　000005832
松下電工株式会社
大阪府門真市大字門真１０４８番地
(74)代理人　100087767
弁理士　西川　惠清
(74)代理人　100085604
弁理士　森　厚夫
(72)発明者　中村　俊朗
大阪府門真市大字門真１０４８番地松下電工株式会社内
(72)発明者　鴨井　武志
大阪府門真市大字門真１０４８番地松下電工株式会社内

審査官　中川　真一

最終頁に続く

(54)【発明の名称】パルス発生装置および放電灯点灯装置

(57)【特許請求の範囲】

【請求項１】

両端電圧が所定の応答電圧に達すると導通する２端子電圧応答形のスイッチ素子と出力電圧が前記応答電圧より低くなるように充電されるコンデンサとの直列回路が複数回路直列接続され、複数個のスイッチ素子と複数個のコンデンサとの直列回路の両端間に負荷が接続され、少なくとも１つのスイッチ素子にトリガ電源と第１のインピーダンス要素との直列回路が並列接続され、トリガ電源は、コンデンサに対して出力電圧が減算される極性であって出力電圧が可変であるとともに、第１のインピーダンスとともに並列接続したスイッチ素子の両端に当該スイッチ素子を導通させる電圧を印加することができ、前記コンデンサの両端電圧はトリガ電源により一部のスイッチ素子が導通したときに加算されて他のスイッチ素子に印加される電圧が応答電圧を越えるように設定され、各コンデンサに充電エネルギを与える直流電源と、各コンデンサと各スイッチ素子と負荷との閉ループに含まれず前記直流電源から各コンデンサへの充電経路にそれぞれ挿入された複数個の第２のインピーダンス要素とを有することを特徴とするパルス発生装置。

【請求項２】

各前記第２のインピーダンス要素は、各前記コンデンサの両端にそれぞれ接続され、各第２のインピーダンス要素と各コンデンサとの直列回路を並列接続した並列回路が前記直流電源の両端間に接続されていることを特徴とする請求項１記載のパルス発生装置。

【請求項３】

一部のコンデンサは前記直流電源の正極側に第２のインピーダンス要素が接続され、残

りのコンデンサは前記直流電源の負極側に第２のインピーダンス要素が接続され、各コンデンサと各第２のインピーダンス要素との直列回路を並列接続した並列回路が前記直流電源の両端間に接続されていることを特徴とする請求項１記載のパルス発生装置。

【請求項４】

各コンデンサと各第２のインピーダンス要素との直列回路を並列接続した並列回路と前記直流電源との間に別のインピーダンス要素が挿入されていることを特徴とする請求項３記載のパルス発生装置。

【請求項５】

前記負荷はパルストランスであることを特徴とする請求項１ないし請求項４のいずれか１項に記載のパルス発生装置。

【請求項６】

請求項５記載のパルス発生装置をイグナイタに用いたことを特徴とする放電灯点灯装置。

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は、主として高圧放電灯の始動・再始動用の高電圧パルスを発生させるパルス発生装置およびこのパルス発生装置を用いた放電灯点灯装置に関するものである。

【０００２】

【従来の技術】

一般に、高圧ナトリウムランプやメタルハライドランプのようなＨＩＤランプを点灯させる放電灯点灯装置では、放電を開始させるための高電圧をＨＩＤランプに印加するイグナイタとしてのパルス発生装置が必要である。

【０００３】

この種の放電灯点灯装置として、たとえば、実開昭５９－５２５９９号公報に記載された放電灯点灯装置があり、大略図２４に示す構成を有している。この放電灯点灯装置１は、交流電源Ｖｓ１に接続され放電灯２に電力を供給するとともに点灯を維持させる安定器３と、交流電源Ｖｓ２に接続され高圧放電灯２を始動・再始動させるための高電圧を発生させるイグナイタとしてのパルス発生装置４とを備える。また、安定器３の出力端間にはバイパスコンデンサＣ１０が並列に接続され、バイパスコンデンサＣ１０と放電灯２とを含む閉ループ内に、パルス発生装置４の出力部であるパルストランスＰＴの２次巻線が挿入される。

【０００４】

パルス発生装置４は、交流電源Ｖｓ２を昇圧・整流するように電力変換して直流高電圧を出力する直流高圧発生回路５を備え、直流高圧発生回路５の出力電圧をギャップ素子Ｇを介してパルストランスＰＴの１次巻線に印加する。また、直流高圧発生回路５の出力端間にはコンデンサＣ０が接続される。

【０００５】

この放電灯点灯装置は、次のように動作する。まず、交流電源Ｖｓ１を電源投入すると安定器３の２次電圧が高圧放電灯２に印加される。この状態で、交流電源Ｖｓ２を電源投入すると、直流高圧発生回路５から出力が得られてコンデンサＣ０が充電され、コンデンサＣ０の両端電圧Ｖｃ０は徐々に上昇する。コンデンサＣ０の両端電圧Ｖｃ０がギャップ素子Ｇの放電を開始させる応答電圧（ブレークオーバ電圧）Ｖｂに達すると、ギャップ素子Ｇが絶縁破壊してコンデンサＣ０に蓄積された電荷がパルストランスＰＴの１次巻線およびギャップ素子（放電ギャップ）Ｇを介して急峻に放出され、このときパルストランスＰＴの２次巻線には巻比に応じたパルス電圧が発生する。こうしてパルストランスＰＴの２次巻線に発生した高圧パルスを、バイパスコンデンサＣ１０を介して高圧放電灯２の両端に印加することにより、高圧放電灯２を始動させることができるのである。ここに、ギャップ素子Ｇが絶縁破壊してコンデンサＣ０の電荷が放出されると、コンデンサＣ０の両端電圧Ｖｃ０は急激に低下する。

【０００６】
高圧放電灯２が始動しないときには、図２５（ａ）のようにコンデンサＣ０の充電と放電とが繰り返される。こうして高圧放電灯２が点灯すれば、交流電源Ｖｓ２の供給を停止させるなどしてパルス発生装置４の動作を停止させ、図２５（ｂ）のようにコンデンサＣ０の充放電が停止されて、高圧パルスの発生も停止する。
【０００７】
一般に、高圧放電灯２では、安定点灯後に消灯し、消灯から短時間のうちに再始動させようとすると、通常の始動時よりも高い電圧を印加することが必要になる。高圧放電灯２の発光管が常温である通常の始動をコールドスタートと呼び、高圧放電灯２の発光管が消灯直後などで高温であるときの始動（再始動）をホットスタートと呼ぶ。図２４に示したパルス発生装置４を用い、ギャップ素子Ｇの応答電圧Ｖｂを数千ボルト、パルストランスＰＴの巻比を１：１０程度に設定しておけば、パルストランスＰＴの２次巻線に数万ボルトの非常に高い電圧を発生させることが可能になるから、消灯直後であって再始動し難い状態でも瞬時に再始動させることが可能になる。
【０００８】
なお、図２４に示した構成例では、パルス発生装置４として直流高圧発生回路５を備えるものを用いているが、図２６に示すように、交流電源Ｖｓ２の電圧を昇圧する昇圧トランスＴからなる高圧発生回路５’を用いても高圧放電灯２に高圧パルスを印加することができる。この構成では、交流電源Ｖｓ２の電圧が図２７（ａ）のような正弦波状であるとして、コンデンサＣ０’の両端電圧が、図２７（ｂ）のように、交流電源Ｖｓ２の電圧波形の半サイクルの間にギャップ素子Ｇの応答電圧Ｖｂを複数回越えるように設計してある。しかも、図２７（ｃ）のように、交流電源Ｖｓ２の電圧の両極性の高圧パルスを発生させることができるようなっている。
【０００９】
図２４や図２６に示した回路構成でホットスタートを可能とするには、ギャップ素子Ｇを用いなければならないが、ギャップ素子Ｇは応答電圧Ｖｂのばらつきが大きいという問題がある。ギャップ素子Ｇには、空気中で放電するものとガスを封入したものとがあり、応答電圧Ｖｂは以下のような要因によって変動する。つまり、応答電圧Ｖｂの変動要因には、ギャップに存在する気体の温度、イオンの状態、残留電子の有無、電極の温度、電極形状、経年使用による電極の損耗、製造時のばらつき、封入ガスの化学的変化などがある。この結果、ギャップ素子Ｇの応答電圧Ｖｂは、一般に設計値に対して±数十％ものばらつきが生じる。たとえば、ジーメンス（ＳＩＥＭＥＮＳ）社のガス封入ギャップ素子であるＳＳＧ１Ｘ－１では、経年使用等を考慮した応答電圧Ｖｂが、８００～１４００Ｖ（１１００Ｖ±２７％）になる。
【００１０】
したがって、パルス発生装置４にギャップ素子Ｇを用いる際には、応答電圧Ｖｂのばらつきを十分に考慮しなければならない。図２４、図２６に示した放電灯点灯装置１では、パルス発生回路４の出力電圧（パルストランスＰＴの２次巻線の誘起電圧）であるパルス電圧Ｖｐはギャップ素子Ｇの応答電圧Ｖｂに比例し、パルス電圧Ｖｐの変動範囲における最小値Ｖｐ－ｍｉｎでも高圧放電灯２を始動可能としなければならないから、ギャップ素子Ｇの応答電圧Ｖｂの変動範囲での最小値Ｖｂ－ｍｉｎにおいてパルス電圧Ｖｐの最小値Ｖｐ－ｍｉｎ以上の電圧が得られるように設計する必要がある。
【００１１】
一方、ギャップ素子Ｇの応答電圧Ｖｂが変動範囲の最大値Ｖｂ－ｍａｘとなるときにはパルス電圧も最大値Ｖｐ－ｍａｘになるのであるから、応答電圧Ｖｂの変動範囲が広いと、パルス電圧の最大値Ｖｐ－ｍａｘも非常に高い電圧になり、高圧放電灯２などに過大な電圧が印加されることになる。たとえば、始動に必要な電圧が８０００Ｖである高圧放電灯２を用いるものとし、パルストランスＰＴの巻比を１：１０とすれば、ギャップ素子Ｇの応答電圧Ｖｂの最小値Ｖｂ－ｍｉｎは８００Ｖでよいことになる。つまり、上述したジーメンス社のギャップ素子ＧであるＳＳＧ１Ｘ－１を用いることができる。一方、このギ

ャップ素子Ｇは、応答電圧Ｖｂの最大値Ｖｂ－ｍａｘが１４００Ｖであるから、応答電圧Ｖｂが最大値Ｖｂ－ｍａｘになったときにはパルス発生回路４から出力されるパルス電圧Ｖｐは１４０００Ｖに達することになる。

【００１２】

上述のように、ギャップ素子Ｇの応答電圧Ｖｂのばらつきによって、本来必要なパルス電圧Ｖｐよりも相当に高い電圧が発生する可能性があるから、パルス発生装置４を含む放電灯点灯装置１の全体（高圧放電灯２、放電灯用のソケット、器具本体、配線等）の耐圧を、パルス電圧Ｖｐの最大値Ｖｐ－ｍａｘを考慮して設計する必要が生じる。つまり、構成部品に高耐圧のものを用い、絶縁距離を広げるなどの対策が必要になるから、結果的に照明器具の大型化や部材費の上昇につながることになる。また、始動時に高圧放電灯２に印加される電圧が高くなると、電極の寿命が短くなる可能性もある。

【００１３】

ところで、図２４や図２６に示した回路構成のパルス発生装置４では、高電圧のスイッチングが可能で大電流を流すことができるスイッチ素子としてギャップ素子Ｇを用いている。スイッチ素子としてはトライアックやサイリスタのような３端子制御型の半導体スイッチ素子が知られているが、上述の回路構成においてこの種の半導体スイッチ素子をギャップ素子Ｇに代えて用いようとすると、大型かつ高価な半導体スイッチ素子が必要になる。とくに、ホットスタートを行うことは困難である。ただし、コールドスタートのみであれば半導体スイッチ素子を用いることも可能ではある。また、半導体スイッチ素子として、トライアックやサイリスタのような３端子制御型の素子を用いるとパルス発生のタイミングやパルスの電圧値を制御するのが比較的容易であるが、価格を考慮するとＳＳＳ（Silicon Symmetrical Switch）やトリガ素子（ダイアックなど）のような２端子電圧応答型の半導体スイッチ素子を用いるほうが有利になる。そこで、２端子電圧応答型の半導体スイッチ素子も使用可能な回路構成が望まれている。ただし、上述したパルス発生装置４から出力される高圧パルスのパルス電圧Ｖｐのばらつきは、ギャップ素子Ｇだけではなく２端子電圧応答型の半導体スイッチ素子を用いる場合でも同様に生じる可能性がある。要するに、図２４、図２６に示す回路構成では、スイッチ素子が導通する電圧のばらつきによって上述のような問題が引き起こされるのである。

【００１４】

ここに、半導体スイッチを用いることを可能にしたパルス発生装置４としては、図２８に示す構成が提案されている。このパルス発生装置は、高耐圧の半導体スイッチ素子を用いることなくパルストランスＰＴの１次電圧を高くすることを可能としたものである。図２８に示す放電灯点灯装置１は、交流電源Ｖｓにインダクタンスよりなる安定器３とパルストランスＰＴの２次巻線とを介して放電灯２を接続してある。パルストランスＰＴは、パルス発生装置４の出力部として設けてあり、パルストランスＰＴの２次巻線と高圧放電灯２とを含むループ回路内にはバイパス用のコンデンサＣ１０を接続してある。

【００１５】

パルス発生装置４は、３個のコンデンサＣ２１～Ｃ２３の両端に各コンデンサＣ２１～Ｃ２３への充電電流を流すように２個ずつのダイオードＤｘ１，Ｄｙ１～Ｄｘ３，Ｄｙ３をそれぞれ直列接続し、さらに各コンデンサＣ２１～Ｃ２３をスイッチ素子Ｓ２１～Ｓ２３を介して直列接続し、コンデンサＣ２１～Ｃ２３とスイッチ素子Ｓ２１～Ｓ２３との直列回路をパルストランスＰＴの１次巻線の両端間に接続してある。また、コンデンサＣ２１～Ｃ２３とダイオードＤｘ１，Ｄｙ１～Ｄｘ３，Ｄｙ３との各直列回路は互いに並列接続され、この並列回路は抵抗Ｒおよびインダクタンスを介して交流電源Ｖｓに接続される。

【００１６】

高圧放電灯２の始動前には、各スイッチ素子Ｓ２１～Ｓ２３は図示しない制御手段によってすべてオフに制御され、この間に抵抗Ｒおよびダイオードｄｘ１，Ｄｙ１～Ｄｘ３，Ｄｙ３を通して各コンデンサＣ２１～Ｃ２３が充電される。コンデンサＣ２１～Ｃ２３の充電が終了した後に、スイッチ素子Ｓ２１～Ｓ２３を同時にオンにすると、パルストランスＰＴの１次巻線には３個のコンデンサＣ２１～Ｃ２３の両端電圧の加算電圧が印加され

る。つまり、各コンデンサＣ２１～Ｃ２３の容量を等しいと考えると、各コンデンサＣ２１～Ｃ２３の両端電圧の３倍の電圧がパルストランスＰＴの１次巻線に印加されることになる。

【００１７】

いま、交流電源Ｖｓの電圧が図２９（ａ）のように正弦波状であるとして、スイッチ素子Ｓ２１～Ｓ２３を図２９（ｄ）のようなタイミングでオンオフするものとする。つまり、交流電源Ｖｓの電圧の１サイクルごとに電圧のピーク値付近でスイッチ素子Ｓ２１～Ｓ２３をオンにする。このように制御すれば、スイッチ素子Ｓ２１～Ｓ２３のオフ期間に各ダイオードＤｘ１，Ｄｙ１～Ｄｘ３，Ｄｙ３を通してコンデンサＣ２１～Ｃ２３が充電され、各コンデンサＣ２１～Ｃ２３の両端電圧が図２９（ｂ）のように変化する。したがって、高圧放電灯２への印加電圧は、図２９（ｃ）のようになり、高圧パルスを高圧放電灯２に印加することが可能になるのである。

【００１８】

この構成では各スイッチ素子Ｓ２１～Ｓ２３への印加電圧は各コンデンサＣ２１～Ｃ２３の両端電圧程度になるから、スイッチ素子Ｓ２１～Ｓ２３の耐圧を比較的低くすることが可能であり、たとえばＭＯＳＦＥＴ、サイリスタ、トライアックなどを用いることが可能になると考えられる。しかしながら、各スイッチ素子Ｓ２１～Ｓ２３には３端子制御型の半導体スイッチ素子を用いているから、同時にオンオフさせるための制御回路が必要になる。また、スイッチ素子Ｓ２１～Ｓ２３がオンになったときにコンデンサＣ２１～Ｃ２３の放電電流がパルストランスＰＴの１次巻線に流れるから、スイッチ素子Ｓ２１～Ｓ２３には比較的大きな放電電流が流れることになり、スイッチ素子Ｓ２１～Ｓ２３として大容量のものを用いなければならない点は図２４、図２６に示した回路構成と同様の問題を残している。

【００１９】

上述のような各種の問題を解決すべく、本発明者らは図３０に示す構成のパルス発生装置４を先に提案した（特願平９－３１２８３２号）。図３０においてスイッチ素子Ｓはギャップ素子などの２端子電圧応答型のスイッチ素子であり、負荷回路８はパルストランスＰＴを意味する。スイッチ素子Ｓはトリガ電源６の出力電圧によってトリガされてオンになり、スイッチ素子Ｓがオンになるとエネルギ供給源６から供給されるエネルギによって負荷回路８から高圧パルスが出力される。つまり、スイッチ素子Ｓはトリガ電源６の出力電圧に応答してオンになるが、スイッチ素子Ｓがオンになるとエネルギ供給源６から負荷回路８にエネルギが供給されるから、負荷回路８の出力電圧はエネルギ供給源６からの供給エネルギにより決定されることになる。つまり、エネルギ供給源６からの供給エネルギが一定であれば、スイッチ素子Ｓのオン電圧が変動しても負荷回路８からほぼ一定電圧の高圧パルスを発生させることが可能になる。

【００２０】

上述のように、スイッチ素子Ｓには、ギャップ素子（空気ギャップ、ガスギャップ）、双方向性２端子サイリスタ（ＳＳＳなど）、トリガ素子（ダイアックなど）、ショックレーダイオードのような２端子電圧応答型のスイッチ素子を用いる。ギャップ素子は、一対の電極を空気中で離間して設けたもの、あるいは放電補助用のガスが封入された気密容器内に一対の電極を離間して設けたものがある。これらの、２端子応答型のスイッチ素子は両端電圧が所定の応答電圧に達するとインピーダンスが急激に低下（オン）し、両端電圧が低下して電流の通電が継続的に可能となるものである。また、通過電流が所定の導通保持電流以下になると非導通（オフ）になる。

【００２１】

図３０に示した構成を実現する接続形態には、図３１（ａ）のように、エネルギ供給源６とトリガ電源７とを並列的に接続する並列構成と、エネルギ供給源６とトリガ電源７とを直列的に接続する直列構成とがある。まず、並列構成について説明する。

【００２２】

図３１（ａ）に示すように、並列構成では、エネルギ供給源６とインピーダンス要素Ｚ

ｘとの直列回路と、トリガ電源７とインピーダンス要素Ｚｙとの直列回路とを互いに並列接続し、この並列回路をスイッチ素子Ｓの両端間に接続してある。たとえば、スイッチ素子Ｓとしてギャップ素子Ｇを用い、負荷回路８としてパルストランスＰＴを用いるとすると、図３２に示す構成になる。

【００２３】

このパルス発生装置４では、スイッチ素子（ギャップ素子Ｇ）Ｓがオンになる応答電圧をＶｂとし、エネルギ供給源６の出力電圧をＶｅ１、トリガ電源７の出力電圧をＶｅ２とするとき、Ｖｅ１＜Ｖｂ＜Ｖｅ２の関係を満たすように電圧が設定される。要するに、図３３に示すように、スイッチ素子Ｓの応答電圧Ｖｂには幅があるが、エネルギ供給源６の出力電圧Ｖｅ１は応答電圧Ｖｂの下限値よりも低く設定され、トリガ電源７の出力電圧Ｖｅ２は応答電圧Ｖｂの上限値よりも高く設定される。したがって、エネルギ供給源６の出力電圧Ｖｅ１ではスイッチ素子Ｓはオンにならないが、トリガ電源７の出力電圧Ｖｅ２ではスイッチ素子Ｓがオンになる。スイッチ素子Ｓがオンになれば、エネルギ供給源６の出力電圧Ｖｅ１がスイッチ素子Ｓを通してパルストランスＰＴの１次巻線に印加され、負荷回路８から高圧パルスが出力される。

【００２４】

この回路において、トリガ電源７の出力電圧Ｖｅ２によりスイッチ素子Ｓがオンになると、トリガ電源７からスイッチ素子Ｓと負荷回路８とに電流が流れる。しかしながら、トリガ電源７からの電流が負荷回路８で発生する高圧パルスのパルス電圧に支配的になると、ほぼ一定のパルス電圧を得るという目的を達成することができないから、インピーダンス要素Ｚｙのインピーダンスを負荷回路８よりも大きく設定してある。これにより、負荷回路８で発生する高圧パルスのパルス電圧に占めるトリガ電源７の出力電流の割合が低減される。

【００２５】

インピーダンス要素Ｚｘは、負荷回路８で発生する高圧パルスのパルス電圧に影響を与えない範囲で設定される。このインピーダンス要素Ｚｘは、トリガ電源７で発生した電圧がエネルギ供給源６で吸収されないようにし、トリガ電源７で発生した電圧をスイッチ要素Ｓに印加して確実にオンにさせる機能を持つ。

【００２６】

インピーダンス要素Ｚｘ，Ｚｙには、抵抗性、容量性、誘導性、非線形性のいずれの素子を用いてもよい。また、インピーダンス要素Ｚｘは、エネルギ供給源６の出力電圧の極性に対して順方向に接続されたダイオードを含んでいてもよい。ダイオードを用いると、トリガ電源７の出力電圧Ｖｅ２は逆阻止されるからエネルギ供給源６にトリガ電源７からの電流が流れる込むことがなく、トリガ電源７の出力電圧Ｖｅ２がスイッチ素子Ｓに確実に印加される。その後、エネルギ供給源６から出力電圧Ｖｅ１が出力されてもスイッチ素子Ｓが導通していなければ、Ｖｅ１＜Ｖｅ２の関係によってダイオードは非導通に保たれ、トリガ電源７の出力電圧Ｖｅ２がエネルギ供給源６に吸収されるのを防止することができる。トリガ電源７の出力電圧Ｖｅ２によりスイッチ素子Ｓがオンになると、負荷回路８とスイッチ素子Ｓとの直列回路のインピーダンスが低下して、ダイオードが導通し、エネルギ供給源６のエネルギが負荷回路８に供給される。ここに、インピーダンス要素Ｚｘは少なくとも一部がエネルギ供給源６に含まれていてもよく、インピーダンス要素Ｚｙは少なくとも一部がトリガ電源７に含まれていてもよい。

【００２７】

なお、並列構成には、図３４に示すように、トリガ電源７とインピーダンス要素Ｚｙとの直列回路をパルストランスＰＴの１次巻線を介さずにスイッチ素子Ｓに接続する構成を採用する場合もある。

【００２８】

エネルギ供給源６の具体例を図３５（ａ）～（ｃ）に示し、トリガ電源７の具体例を図３６（ａ）～（ｄ）に示す。図３５（ａ）はエネルギ供給源６を直流電源とし、インピーダンス要素Ｚｘを抵抗とダイオードとの直列回路としたものである。また、図３５（ｂ）

はエネルギ供給源６を交流電源とし、インピーダンス要素Ｚｘをインダクタとしたものであり、図３５（ｃ）はエネルギ供給源６をパルス電源とし、インピーダンス要素Ｚｘにコンデンサを用いたものである。図に示すエネルギ供給源６は一例であって、高圧パルスを発生させるのに必要な電圧Ｖｅ１とエネルギとを得ることができればよい。たとえば、図３５（ｂ）（ｃ）に示す構成では、瞬時値が電圧Ｖｅ１の条件を満たしていれば用いることができる。すなわち、高圧パルスを発生させるのに必要な電圧Ｖｅ１に達したときに、トリガ電源７から出力電圧Ｖｅ２を発生させればよい。さらに、図３５におけるエネルギ供給源６とインピーダンス要素Ｚｘとの組み合わせは必然的なものではなく、適宜に組み合わせることができる。

【００２９】

一方、図３６（ａ）はトリガ電源７を直流電源とスイッチとの直列回路とし、インピーダンス要素Ｚｙを抵抗としたものであって、図３６（ｂ）はトリガ電源７を交流電源とし、インピーダンス要素Ｚｙをコンデンサとしたもの、図３６（ｃ）はトリガ電源７をパルス電源としてインピーダンス要素Ｚｙをインダクタとしたもの、図３６（ｄ）はトリガ電源７を三角波、鋸歯状波、ランプ波のような波形を発生する電源とし、インピーダンス要素Ｚｙを抵抗としたものをそれぞれ示す。トリガ電源７も図示した構成だけではなく、スイッチ要素Ｓを短時間だけ導通させることが可能な出力電圧Ｖｅ２を発生させることができればよい。なお、トリガ電源７がスイッチ要素Ｓに一定電圧を常に印加する直流電源であると、負荷回路８で高圧パルスを発生させることができないから、トリガ電源７としては出力電圧Ｖｅ２に時間変化を伴うものを用いる。図３６におけるトリガ電源７とインピーダンス要素Ｚｙとの組み合わせは必然的なものではなく、適宜に組み合わせることができる。また、図３５に示したようなエネルギ供給源６と図３６に示したようなトリガ電源７とは適宜に組み合わせて用いることが可能である。

【００３０】

一方、直列構成は、図３１（ｂ）に示すように、エネルギ供給源６とインピーダンス要素Ｚｘとの直列回路の両端間にスイッチ要素Ｓが接続され、トリガ電源７とインピーダンス要素Ｚｙとの直列回路をインピーダンス要素Ｚｘに並列接続された構成してある。たとえば、スイッチ素子Ｓとしてギャップ素子Ｇを用い、インピーダンス要素Ｚｘとしてダイオードを用い、負荷回路８としてパルストランスＰＴを用いるとすると、図３７に示す構成になる。エネルギ供給源６とトリガ電源７とは出力電圧が加算されるようにインピーダンス要素Ｚｙを介して直列に接続される。

【００３１】

このパルス発生装置４では、スイッチ素子（ギャップ素子Ｇ）Ｓがオンになる応答電圧をＶｂとし、エネルギ供給源６の出力電圧をＶｅ１、トリガ電源７の出力電圧をＶｅ２とするとき、Ｖｅ１＜Ｖｂ＜Ｖｅ１＋Ｖｅ２の関係を満たすように電圧が設定される。つまり、図３８に示すように、エネルギ供給源６の出力電圧Ｖｅ１は応答電圧Ｖｂの下限値よりも低く設定され、エネルギ供給源６の出力電圧Ｖｅ１とトリガ電源７の出力電圧Ｖｅ２との加算電圧は応答電圧Ｖｂの上限値よりも高く設定される。したがって、エネルギ供給源６の出力電圧Ｖｅ１ではスイッチ素子Ｓはオンにならないが、エネルギ供給源６の出力電圧Ｖｅ１とトリガ電源７の出力電圧Ｖｅ２との加算電圧ではスイッチ素子Ｓがオンになる。スイッチ素子Ｓがオンになれば、エネルギ供給源６の出力電圧Ｖｅ１がスイッチ素子Ｓを通してパルストランスＰＴの１次巻線に印加され、負荷回路８から高圧パルスが出力されるのである。この構成では、トリガ電源７の出力電圧Ｖｅ２を並列構成よりも低く設定することができる。

【００３２】

この回路では、エネルギ供給源６の出力電圧Ｖｅ１とトリガ電源７の出力電圧Ｖｅ２との加算電圧によってスイッチ素子Ｓが導通した後に、負荷回路８に流れる電流をエネルギ供給源６が支配するように、インピーダンスＺｘ，Ｚｙを設けてある。つまり、スイッチ素子Ｓの導通後にはトリガ電源７およびインピーダンス要素Ｚｙの影響が抑制される。

【００３３】

なお、エネルギ供給源６、トリガ電源７、インピーダンス要素Ｚｘ，Ｚｙには並列構成と同様のものが用いられる。また、インピーダンス要素Ｚｘの少なくとも一部はエネルギ供給源６に含まれている場合があり、インピーダンス要素Ｚｙの少なくとも一部はトリガ電源７に含まれている場合がある。

【００３４】

図３０のような構成のパルス発生装置４を用いた放電灯点灯装置１の具体例を図３９に示す。図示例は並列構成であって、交流電源Ｖｓには安定器３を介してパルストランスＰＴの２次巻線と高圧放電灯２との直列回路が接続されている。パルストランスＰＴはイグナイタとしてのパルス発生装置４の出力部を構成する。また、安定器３の出力端間にはバイパス用のコンデンサＣ１０が接続される。

【００３５】

パルス発生装置４は、バイパス用のコンデンサＣ１０の両端に入力端を接続したダイオードブリッジなどの整流器ＤＢを備え、整流器ＤＢの出力を平滑コンデンサＣ１により平滑して直流電源を得ている。

【００３６】

エネルギ供給源６は、平滑コンデンサＣ１の両端間に、フライバックトランスＦＴの１次巻線とＩＧＢＴよりなるスイッチング素子Ｑ１との直列回路を接続し、フライバックトランスＦＴの２次巻線にダイオードＤ１を介してコンデンサＣ２を接続した構成を有する。つまり、エネルギ供給源６はフライバック形のＤＣ－ＤＣコンバータを構成しており、スイッチング素子Ｑ１をドライバＤＲ１により高周波でオンオフさせると、コンデンサＣ２の両端電圧がスイッチング素子Ｑ１のオンオフのデューティ比に応じて昇圧された高電圧になるのである。このコンデンサＣ２の両端電圧がエネルギ供給源６の出力電圧となるのであり、コンデンサＣ２の両端間にはパルストランスＰＴの１次巻線とギャップ素子Ｇとの直列回路が接続される。ここに、ドライバＤＲ１は高圧放電灯２のランプ電流に基づいて高圧放電灯２の点灯／不点灯を検出する点灯検出手段ＯＤＴに基づいて制御され、高圧放電灯２の点灯が検出されるとスイッチング素子Ｑ１をオフにしてコンデンサＣ２の充電を停止させる。また、ドライバＤＲ１はエネルギ供給源６の出力電圧を検出する電圧検出手段ＶＤＴによっても制御されている。

【００３７】

一方、トリガ電源７は、平滑コンデンサＣ１の両端間に、抵抗Ｒ１と昇圧トランスＴ０の１次巻線とＩＧＢＴよりなるスイッチング素子Ｑ２との直列回路を接続し、昇圧トランスＴ０の２次巻線にコンデンサＣ３を介してギャップ素子Ｇを接続した構成を有する。したがって、ドライバＤＲ２によりスイッチング素子Ｑ２をオンにすると、昇圧トランスＴ０の１次側に電流が流れ、２次巻線には昇圧された電圧が発生する。この電圧がコンデンサＣ３の両端電圧に加算されてギャップ素子Ｇに印加される。コンデンサＣ３はインピーダンス要素Ｚ２として機能し、トリガ電源７のドライバＤＲ２は電圧検出手段ＶＤＴによって制御される。

【００３８】

しかして、交流電源Ｖｓを投入すると、安定器３を通して高圧放電灯２の両端に交流電源Ｖｓの電圧が印加される。また、平滑コンデンサＣ１の両端には直流電圧が得られるから、エネルギ供給源６では、平滑コンデンサＣ１の両端電圧を昇圧し、コンデンサＣ２の両端にエネルギ供給源６に必要な出力電圧Ｖｅ１を発生させる。ここに、エネルギ供給源６においてコンデンサＣ２を充電すると、パルストランスＰＴの１次巻線および昇圧トランスＴの２次巻線を通してコンデンサＣ３にも充電電流が流れるが、コンデンサＣ２の容量をコンデンサＣ３よりも十分に大きくすることによって、コンデンサＣ３の蓄積エネルギをコンデンサＣ２よりも十分に小さくしてある。

【００３９】

こうしてコンデンサＣ２の両端電圧が所望電圧に達すると電圧検出手段ＶＤＴはドライバＤＲ１の動作を停止させ、コンデンサＣ２の両端電圧が所望電圧以上に上昇するのを防止する。電圧検出手段ＶＤＴによりドライバＤＲ１の動作が停止するとドライバＤＲ２の

動作が開始される。つまり、スイッチング素子Ｑ２がオンになり、平滑コンデンサＣ１から抵抗Ｒ１を介して昇圧トランスＴの１次巻線に電流が流れる。したがって、昇圧トランスＴ０の２次巻線には平滑コンデンサＣ１の両端電圧を昇圧した電圧が誘起される。こうしてコンデンサＣ３の両端電圧Ｖｅ１と昇圧トランスＴ０の２次巻線に誘起された電圧との加算電圧がトリガ電源７の出力電圧Ｖｅ２としてギャップ素子Ｇに印加される。電圧Ｖｅ２はギャップ素子Ｇの応答電圧Ｖｂより高く設定されるから、ギャップ素子Ｇは導通し、コンデンサＣ２の電荷がパルストランスＰＴの１次巻線を通して放出され、パルストランスＰＴの２次巻線に高圧パルスが発生する。こうして高圧放電灯２が始動し、高圧放電灯２が点灯するのである。

【００４０】

なお、点灯検出手段ＯＤＴは高圧放電灯２のランプ電流を検出するものであり、高圧放電灯２が点灯中であるとドライバＤＲ１を停止させるのであって、高圧放電灯２の点灯中に高圧パルスが発生するのを防止する。

【００４１】

【発明が解決しようとする課題】

上述のように、エネルギ供給源６とトリガ電源７とを各別に設け、トリガ電源７でスイッチ素子Ｓをオンにし、スイッチ素子Ｓがオンになるとエネルギ供給源６からスイッチ素子Ｓに電流を流す構成を採用すれば、エネルギ供給源６の出力エネルギを安定化させておけばスイッチ素子Ｓの応答電圧Ｖｂにばらつきがあっても負荷回路８から発生するパルス電圧をほぼ一定に保つことができる。

【００４２】

ただし、エネルギ供給源６は電圧源であって出力インピーダンスが低いものであるから、トリガ電源７がスイッチ素子Ｓをオンにするための電圧を発生させても、その電圧がエネルギ供給源６に吸収されるてスイッチ素子Ｓをオンにすることができない場合がある。

【００４３】

たとえば、図３９に示した構成では、トリガ電源７に設けた昇圧トランスＴ０の２次巻線の誘起電圧とコンデンサＣ３の両端電圧との加算電圧がギャップ素子Ｇに印加される。ここで、トリガ電源７によってギャップ素子Ｇに印加される電圧の周波数成分が主として高周波成分であるとすると、ギャップ素子Ｇに印加される電圧に対してエネルギ供給源６に設けたコンデンサＣ２のインピーダンスが低くなり、トリガ電源７から出力されたエネルギがコンデンサＣ２に吸収されることになる。つまり、ギャップ素子Ｇに印加される電圧が応答電圧Ｖｂに達せずギャップ素子Ｇが導通しないという問題が生じることがある。このような問題を防止するために、上述したように、コンデンサＣ２の一端（つまり、エネルギ供給源６の出力端）とパルストランスＰＴの１次巻線との間にインピーダンス要素Ｚｘを挿入するのである（図４０参照）。

【００４４】

インピーダンス要素Ｚ１を設ける目的から言えば、トリガ電源７からギャップ素子Ｇを導通させるために発生させる電圧（以下、トリガ電圧という）の周波数成分に対して高インピーダンスであればよいのであるから、インピーダンス要素には、たとえばダイオードを用いることができる。図４０に示す位置にインピーダンス要素Ｚｘとしてダイオードを挿入するとすれば、ダイオードのアノードがエネルギ供給源６側になりカソードがパルストランスＰＴ側になる。このように接続すれば、トリガ電源７により発生するトリガ電圧に対して、インピーダンス要素Ｚｘであるダイオードが逆極性になるので、トリガ電圧がコンデンサＣ２に吸収されるのを防止することができる。

【００４５】

つまり、トリガ電圧のエネルギのほぼすべてをギャップ素子Ｇに与えることができ、ギャップ素子Ｇを導通させることができる。ギャップ素子Ｇが導通すれば、上述したように、エネルギ供給源６のコンデンサＣ２に蓄積された電荷がインピーダンス要素Ｚｘを介してパルストランスＰＴに放出され、パルストランスＰＴの２次巻線に高圧パルスを発生させることができるのである。

【００４６】
ただし、インピーダンス要素Ｚｘとしてダイオードを用いると、トリガ電源７からトリガ電圧が発生した後、ギャップ素子Ｇが導通する間での期間に、ダイオードには、トリガ電源７の出力電圧Ｖｅ２とエネルギ供給源６の出力電圧Ｖｅ１との差（Ｖｅ２－Ｖｅ１）の逆電圧が印加されることになる。
【００４７】
上述したように、Ｖｅ１＜Ｖｂ＜Ｖｅ２の関係があり、しかもギャップ素子Ｇの応答電圧Ｖｂにはばらつきがあるから、エネルギ供給源６の出力電圧Ｖｅ１は応答電圧の最小値以下、トリガ電源７の出力電圧Ｖｅ２は応答電圧Ｖｂの最大値以上に設定する必要があり、結果的にインピーダンス要素Ｚｘとして用いるダイオードの両端間に印加される逆電圧（Ｖｅ２－Ｖｅ１）は、応答電圧Ｖｂのばらつき以上の高電圧になる。つまり、ダイオードには高耐圧のものが要求されることになる。
【００４８】
しかも、ギャップ素子Ｇの導通後にはエネルギ供給源６からパルストランスＰＴに向かって大きな電流が流れるから、インピーダンス要素Ｚｘに用いるダイオードには大容量のものが必要になる。結局、インピーダンス要素Ｚｘとしてダイオードを用いるとすれば、高耐圧・大容量のものが必要になってコスト高につながるという問題が生じる。
【００４９】
一方、インピーダンス要素Ｚｘとして抵抗を用いるとすると、エネルギ供給源６からパルストランスＰＴに供給する経路で抵抗によるエネルギの損失が生じるから、パルストランスＰＴの２次巻線に生じる高圧パルスに十分なエネルギを与えようとすれば、エネルギ供給源６に高出力のものが必要になったり、パルストランスＰＴの巻比が大きくなったりし、結果的に大型化やコスト高をまねくことになる。
【００５０】
本発明は上記事由に鑑みて為されたものであり、その目的は、２端子電圧応答形のスイッチ素子を用いながらもほぼ一定のパルス電圧を有したパルスを発生させることができ、しかも構成部品の耐圧を比較的低くすることができ低損失であるパルス発生装置を提供するとともに、このパルス発生装置を用いた放電灯点灯装置を提供することにある。
【００５１】
【課題を解決するための手段】
請求項１の発明は、両端電圧が所定の応答電圧に達すると導通する２端子電圧応答形のスイッチ素子と出力電圧が前記応答電圧より低くなるように充電されるコンデンサとの直列回路が複数回路直列接続され、複数個のスイッチ素子と複数個のコンデンサとの直列回路の両端間に負荷が接続され、少なくとも１つのスイッチ素子にトリガ電源と第１のインピーダンス要素との直列回路が並列接続され、トリガ電源は、コンデンサに対して出力電圧が減算される極性であって出力電圧が可変であるとともに、第１のインピーダンスとともに並列接続したスイッチ素子の両端に当該スイッチ素子を導通させる電圧を印加することができ、前記コンデンサの両端電圧はトリガ電源により一部のスイッチ素子が導通したときに加算されて他のスイッチ素子に印加される電圧が応答電圧を越えるように設定され、各コンデンサに充電エネルギを与える直流電源と、各コンデンサと各スイッチ素子と負荷との閉ループに含まれず前記直流電源から各コンデンサへの充電経路にそれぞれ挿入された複数個の第２のインピーダンス要素とを有するものである。
【００５２】
請求項２の発明は、請求項１の発明において、各第２のインピーダンス要素が、各コンデンサの両端にそれぞれ接続され、各第２のインピーダンス要素と各コンデンサとの直列回路を並列接続した並列回路が前記直流電源の両端間に接続されているものである。
【００５３】
請求項３の発明では、請求項１の発明において、一部のコンデンサは前記直流電源の正極側に第２のインピーダンス要素が接続され、残りのコンデンサは前記直流電源の負極側に第２のインピーダンス要素が接続され、各コンデンサと各第２のインピーダンス要素と

の直列回路を並列接続した並列回路が前記直流電源の両端間に接続されているものである。

【００５４】

請求項４の発明は、請求項３の発明において、各コンデンサと各第２のインピーダンス要素との直列回路を並列接続した並列回路と前記直流電源との間に別のインピーダンス要素が挿入されているものである。

【００５５】

請求項５の発明は、請求項１ないし請求項４のいずれかの発明において、前記負荷をパルストランスとしたものである。

【００５６】

請求項６の発明は、請求項５記載のパルス発生装置を放電灯点灯装置のイグナイタに用いたものである。

【００５７】

【発明の実施の形態】

（第１の実施の形態）

本実施形態のパルス発生装置４は、図１に示すように、直流電圧を発生する電圧源Ｅ１，Ｅ２を備えるとともに、各電圧源Ｅ１，Ｅ２にそれぞれ２端子電圧応答形のスイッチ素子としてのギャップ素子Ｇ１，Ｇ２を直列接続し、電圧源Ｅ１，Ｅ２とスイッチ素子Ｇ１，Ｇ２との直列回路の両端間にパルストランスＰＴの１次巻線を接続してある。また、１つのスイッチ素子Ｇ１にはトリガ電源Ｅｔとインピーダンス要素Ｚｔとの直列回路を並列接続してある。各電圧源Ｅ１，Ｅ２とトリガ電源Ｅｔとの極性は図１に示す関係であり、電圧源Ｅ１，Ｅ２は両者の出力電圧が加算される極性に接続され、トリガ電源Ｅｔは両電圧源Ｅ１，Ｅ２に対して出力電圧が減算される極性に接続される。また、トリガ電源Ｅｔは出力電圧が可変になっている。

【００５８】

ギャップ素子Ｇ１，Ｇ２が導通していなければ、ギャップ素子Ｇ１にはインピーダンス要素Ｚｔを介してトリガ電源Ｅｔの出力電圧が印加され、ギャップ素子Ｇ２には電圧源Ｅ１，Ｅ２の出力電圧の加算値からトリガ電源Ｅｔの出力電圧を減算した電圧が印加される。また、ギャップ素子Ｇ１が導通すれば、トリガ電源Ｅｔの出力端間がインピーダンス要素Ｚ１を介して短絡されるから、ギャップ素子Ｇ２には２つの電圧源Ｅ１，Ｅ２の出力電圧の加算値が印加される。以下では、説明を簡単にするために２つのギャップ素子Ｇ１，Ｇ２の仕様が同じであるものとする。

【００５９】

いま、ギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂのばらつき範囲の最大値をＶｂ－ｍａｘ、最小値をＶｂ－ｍｉｎとし、各電圧源Ｅ１，Ｅ２とトリガ電源Ｅｔの出力電圧をそれぞれＶ１，Ｖ２，Ｖｔとする。ギャップ素子Ｇ１，Ｇ２が非導通であるときには、以下の条件が設定される。

Ｖｔ＜Ｖｂ－ｍｉｎ

Ｖ１＋Ｖ２－Ｖｔ＜Ｖｂ－ｍｉｎ

一方、ギャップ素子Ｇ１，Ｇ２を導通させるには、まずトリガ電源Ｅｔの出力電圧を上昇させてギャップ素子Ｇ１を導通させる。ギャップ素子Ｇ１が導通すればギャップ素子Ｇ２には、電圧源Ｅ１，Ｅ２の出力電圧の加算値が印加されるから、この電圧をギャップ素子Ｇ２の応答電圧Ｖｂの上限値以上に設定しておけば、ギャップ素子Ｇ２も導通させることができる。つまり、ギャップ素子Ｇ１，Ｇ２を導通させるには、以下の条件が設定される。

Ｖｔ＞Ｖｂ－ｍａｘ

Ｖ１＋Ｖ２＞Ｖｂ－ｍａｘ

上述した条件が成立するように各電圧源Ｅ１，Ｅ２とトリガ電源Ｅｔとを設定しておけば、トリガ電源Ｅｔの出力電圧Ｖｔを変化させることで、ギャップ素子Ｇ１，Ｇ２を導通させることができるのである。

【００６０】
すなわち、図２（ａ）に示すように、トリガ電源Ｅｔの電圧を時刻ｔ１において上昇させると図２（ｂ）のようにギャップ素子Ｇ１が導通し、ギャップ素子Ｇ１が導通すれば図２（ｃ）のようにギャップ素子Ｇ２が導通する。したがって、パルストランスＰＴの１次巻線に電圧源Ｅ１，Ｅ２からエネルギが供給され、パルストランスＰＴの２次巻線に図２（ｄ）のように高圧パルスが発生するのである。この動作から明らかなように、電圧源Ｅ１，Ｅ２の出力電圧をほぼ一定電圧に設定しておけば、ギャップ素子Ｇ１，Ｇ２の応答電圧ＶｂにばらつきがあってもパルストランスＰＴの２次巻線に発生する高圧パルスのパルス電圧がほぼ一定値に保たれることになる。

【００６１】
なお、インピーダンス要素Ｚｔは、パルストランスＰＴの１次側のインピーダンスよりも十分に小さく設定してあり、トリガ電源Ｅｔの出力電圧がパルストランスの２次側出力に影響しないようにしてある。

【００６２】
なお、電圧源Ｅ１，Ｅ２とギャップ素子Ｇ１，Ｇ２とを２個ずつ設けた例を示しているが、電圧源とギャップ素子との組を３組以上設けてもよい。また、トリガ電源Ｅｔとインピーダンス要素Ｚｔとの直列回路は１個のギャップ素子Ｇ１に並列接続するだけではなく、２個以上のギャップ素子に並列接続してもよい。また、ギャップ素子Ｇ１，Ｇ２に代えて、ＳＳＳのような他の２端子電圧応答形のスイッチ素子を用いてもよい。

【００６３】
図１に示した回路構成の具体例を図３に示す。この構成例では電圧源Ｅ１，Ｅ２にコンデンサＣ１，Ｃ２を用いている。また、コンデンサＣ１，Ｃ２を両端電圧が所望電圧に達するように充電するために、直流電源Ｅｓおよびインピーダンス要素Ｚ１１，Ｚ２１，Ｚ１２，Ｚ２２を設けている。各コンデンサＣ１，Ｃ２の両端には、それぞれインピーダンス要素Ｚ１１，Ｚ２１，Ｚ１２，Ｚ２２が直列接続され、コンデンサＣ１とインピーダンス要素Ｚ１１，Ｚ２１との直列回路、およびコンデンサＣ２とインピーダンス要素Ｚ１２，Ｚ２２との直列回路がそれぞれ直流電源Ｅｓに接続される。なお、コンデンサＣ１，Ｃ２に接続されているインピーダンス要素Ｚ１１，Ｚ２１，Ｚ１２，Ｚ２２は、トリガ電源Ｅｔの出力電圧が直流電源Ｅｓに吸収されないように設定してある。

【００６４】
上述した構成では、図４のように時刻ｔ０において電源が投入されると、コンデンサＣ１，Ｃ２の両端電圧が図４（ｂ）のように上昇し、同時にギャップ素子Ｇ１，Ｇ２への印加電圧も図４（ｃ）（ｄ）のように立ち上がる。ギャップ素子Ｇ１，Ｇ２を導通させる前には、図４（ａ）に示すように、ギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂよりもトリガ電源Ｅｔの出力電圧Ｖｔを低く設定しているが、コンデンサＣ１，Ｃ２が充電された後、時刻ｔ１においてトリガ電源Ｅｔの電圧を上昇させると図４（ｃ）のようにギャップ素子Ｇ１が導通する。こうしてギャップ素子Ｇ１が導通すれば図４（ｄ）のようにギャップ素子Ｇ２が導通する。したがって、パルストランスＰＴの１次巻線にコンデンサＣ１，Ｃ２からエネルギが供給され、パルストランスＰＴの２次巻線に図４（ｅ）のように高圧パルスが発生するのである。

【００６５】
（第２の実施の形態）
本実施形態は、図３に示した第１の実施の形態の具体構成を変形したものであり、図５に示すように、コンデンサＣ１，Ｃ２を充電するためのインピーダンス要素の個数を削減したものである。すなわち、インピーダンス要素Ｚ１２，Ｚ２１を省略し、直流電源Ｅｓにインピーダンス要素Ｚｓを直列接続した構成を有する。さらに具体的に説明すると、コンデンサＣ１は直流電源Ｅｓの一方の極（図示例では正極）との間にインピーダンス要素Ｚｓとインピーダンス要素Ｚ１１との直列回路が挿入され、コンデンサＣ２は各一端にインピーダンス要素Ｚｓとインピーダンス要素Ｚ２２とがそれぞれ直列接続され、この直列回路が直流電源Ｅｓの両端間に接続されている。本実施形態はコンデンサＣ１，Ｃ２の充

電経路の構成が第１の実施の形態とは異なるが、他の構成および動作は同様である。

【００６６】

（第３の実施の形態）

本実施形態は、図６に示すように、パルス発生装置４を高圧放電灯２の始動・再始動させるイグナイタに用いた放電灯点灯装置１を示しており、このパルス発生装置４は、図５に示した第２の実施の形態の構成を変形した構成を有する。

【００６７】

高圧放電灯２は交流電源Ｖｓに安定器３およびパルストランスＰＴの２次巻線を介して接続されている。安定器３は交流電源Ｖｓとパルス ＰＴの２次巻線との間に挿入されるインダクタＬと交流電源Ｖｓの両端間に接続される力率改善用のコンデンサＣｆからなる。また、安定器３の出力端間にはバイパス用のコンデンサＣ１０が接続される。

【００６８】

バイパスコンデンサＣ１０の両端にはダイオードブリッジのような整流器ＤＢ１の交流入力端が接続され、整流器ＤＢ１の出力は平滑コンデンサＣ１１により平滑され、平滑コンデンサＣ１１の両端電圧はフライバック形のＤＣ－ＤＣコンバータにより電力変換される。このＤＣ－ＤＣコンバータは、平滑コンデンサＣ１１の両端間に、フライバックトランスＦＴ１の１次巻線とＩＧＢＴよりなるスイッチング素子Ｑ１１との直列回路を接続し、フライバックトランスＦＴ１の２次巻線にダイオードＤ１０を介してコンデンサＣ２０を接続した構成を有する。スイッチング素子Ｑ１１はドライバＤＲ１１により高周波でオンオフ駆動され、コンデンサＣ２０の両端電圧がスイッチング素子Ｑ１１のオンオフのデューティ比に応じて昇圧された高電圧になる。ドライバＤＲ１１は高圧放電灯２のランプ電流に基づいて高圧放電灯２の点灯／不点灯を検出する点灯検出手段ＯＤＴ１により制御され、高圧放電灯２の点灯が検出されている期間にはスイッチング素子Ｑ１１をオフにしてコンデンサＣ２０の充電を停止させる。また、ドライバＤＲ１１はコンデンサＣ２０の両端電圧を検出する電圧検出手段ＶＤＴ１によっても制御され、コンデンサＣ２０の両端電圧が所定電圧以上に上昇しないように制御される。

【００６９】

ところで、第２の実施の形態では、コンデンサＣ１，Ｃ２とギャップ素子Ｇ１，Ｇ２とパルストランスＰＴの１次巻線とが閉ループを形成しており、本実施形態においても同様に、ギャップ素子Ｇ１，Ｇ２とコンデンサＣ１，Ｃ２とパルストランスＰＴの１次巻線とからなる閉ループが形成されている。ただし、第２の実施の形態ではパルストランスＰＴの１次巻線がコンデンサＣ１とギャップ素子Ｇ２との間に挿入されているのに対して、本実施形態ではパルストランスＰＴの１次巻線がギャップ素子Ｇ２とコンデンサＣ２との間に挿入されている。また、パルス発生装置Ｅｓに電源を供給する直流電源Ｅｓは上述したコンデンサＣ２０の両端電圧によって得られている。直流電源Ｅｓの出力であるコンデンサＣ２０の両端電圧は、インピーダンス要素Ｚｓとしての抵抗Ｒｓを介してギャップ素子Ｇ１，Ｇ２を含む上述の閉ループに接続される。

【００７０】

ギャップ素子Ｇ１を導通させるためのトリガ電源Ｅｔは、平滑コンデンサＣ１１の両端電圧を電源とし、平滑コンデンサＣ１１の両端間に接続された抵抗Ｒ１０と昇圧トランスＴ１の１次巻線とＩＧＢＴよりなるスイッチング素子Ｑ１２との直列回路を備える。スイッチング素子Ｑ１２は、コンデンサＣ２０の両端電圧が所定値に達したことを電圧検出手段ＶＤＴ１が検出し、スイッチング素子Ｑ１１のオンオフが停止された後に、ドライバＤＲ１２により駆動されてオンになる。昇圧トランスＴ１の２次巻線にはコンデンサＣｔが直列接続され、昇圧トランスＴ１の２次巻線とコンデンサＣｔとの直列回路がギャップ素子Ｇ２に並列接続される。ここに、コンデンサＣｔはトリガ電源Ｅｔの一部を構成するとともにインピーダンス要素Ｚｔとしても兼用される。

【００７１】

コンデンサＣ１は一端が直流電源Ｅｓの負極に接続され、他端がインピーダンス要素Ｚ１としてのダイオード Ｄ１１および抵抗Ｒ１１の直列回路とインピーダンス要素Ｚｓとし

ての抵抗Ｒｓとを介して直流電源Ｅｓの正極に接続される。また、コンデンサＣ２は一端がインピーダンス要素Ｚｓである抵抗Ｒｓを介して直流電源Ｅｓの正極に接続され、他端がインピーダンス要素Ｚ２２である抵抗Ｒ２２およびダイオードＤ２２の直列回路を介して直流電源Ｅｓの負極に接続されている。つまり、これらのインピーダンス要素はコンデンサＣ１，Ｃ２の充電経路を形成する。

【００７２】

次に動作を説明する。交流電源Ｖｓを投入すると、安定器３とパルストランスＰＴの２次巻線および点灯検出手段ＯＤＴ１とを通して高圧放電灯２の両端に交流電源Ｖｓの電圧が印加される。また、安定器３を介して整流器ＤＢ１に交流電源Ｖｓが供給され、ＤＣ－ＤＣコンバータの動作によって図７（ａ）のようにコンデンサＣ２０の両端に所望電圧Ｖ０が得られ、このとき、抵抗Ｒｓなどを通してコンデンサＣ１，Ｃ２，Ｃｔも充電される。ただし、本実施形態ではコンデンサＣ２０の容量をコンデンサＣｔよりも十分に大きく設定してあり、コンデンサＣｔの蓄積電荷量はコンデンサＣ２０よりも十分に小さくなる。さらに、直流電源Ｅｓの出力電圧（つまりコンデンサＣ２０の両端電圧）Ｖ０は、ギャップ素子Ｇ１，Ｇ２の応答電圧の最小値よりも小さく、かつ直流電源Ｅｓの出力電圧の２倍がギャップ素子Ｇ１，Ｇ２の応答電圧の最大値よりも大きい所定電圧に設定されている。

【００７３】

コンデンサＣ２０の両端電圧が上昇して時刻ｔ１において上述の所定電圧Ｖ０に達すると電圧検出手段ＶＤＴ１は、ドライバＤＲ１１を通してスイッチング素子Ｑ１１の動作を停止させ、さらにスイッチング素子Ｑ１１の動作停止と同時ないし動作停止に遅れてドライバＤＲ１２を通してスイッチング素子Ｑ１２をオンにする。スイッチング素子Ｑ１２がオンになると、抵抗Ｒ１０を通して昇圧トランスＴ１の１次巻線に電流が流れ、昇圧トランスＴ１の２次巻線に図７（ｂ）のようなパルス状の電圧が発生する。この電圧はコンデンサＣｔの両端電圧に加算されてギャップ素子Ｇ１に印加され、図７（ｃ）のようにギャップ素子Ｇ１が導通する。

【００７４】

ギャップ素子Ｇ１が導通すれば、パルストランスＰＴの１次巻線→コンデンサＣ２→ギャップ素子Ｇ１→コンデンサＣ１の直列回路から、ギャップ素子Ｇ２の両端間にコンデンサＣ１，Ｃ２の両端電圧を加算した電圧が印加されることになる。つまり、ギャップ素子Ｇ２にはコンデンサＣ１，Ｃ２の両端電圧（コンデンサＣ２０の両端電圧Ｖ０にほぼ等しい）のほぼ２倍の電圧が印加され、図７（ｄ）のようにギャップ素子Ｇ２がオンになる。ギャップ素子Ｇ２がオンになれば、コンデンサＣ１，Ｃ２の電荷はパルストランスＰＴの１次巻線を通して放出され、図７（ｅ）のようにパルストランスＰＴの２次巻線には高圧放電灯２の始動・再始動に必要な程度のパルス電圧を有した高圧パルスが発生する。

【００７５】

以上の動作によって高圧放電灯２が始動し、交流電源Ｖｓから安定器３を通して高圧放電灯２に電流が流れ、高圧放電灯２が点灯する。

【００７６】

また、点灯検出手段ＯＤＴ１は高圧放電灯２のランプ電流を検出しており、高圧放電灯２が点灯中であると駆動回路ＤＲ１１を通してスイッチング素子Ｑ１１をオフに保つ。つまり、高圧放電灯２の点灯中にパルス発生装置３から不要なパルスが発生するのを防止することができる。

【００７７】

以上説明したように、本実施形態では、ギャップ素子Ｇ１，Ｇ２を用いながらもほぼ一定のパルス電圧を発生させることが可能になり、しかもパルストランスＰＴにエネルギを供給する経路内に基本的にはインピーダンス要素を含んでいないから、高圧パルスを発生する際の損失がほぼんと生じないのである。また、パルストランスＰＴにエネルギを供給する経路内にインピーダンス要素を含まないことによって、インピーダンス要素の耐圧が問題になることもない。しかも、パルストランスＰＴの１次巻線には直流電源Ｅｓの出力

電圧のほぼ２倍の電圧が印加されるから、パルストランスＰＴの昇圧比を比較的小さく設定することができ、結果的にパルストランスＰＴの大型化を避けることができる。他の構成および動作は第１の実施の形態と同様である。なお、直流電源Ｅｓは、上述の構成に限定されるものではなく、ギャップ素子Ｇ１，Ｇ２の応答電圧に対して上述の条件を満たすことが可能な出力電圧を得ることができれば、どのような構成を用いてもよい。トリガ電源Ｅｔも同様に直流電源Ｅｓの出力電圧が所定電圧に達した後に、ギャップ素子Ｇ１を導通させるのに必要な電圧を発生させることができる構成であればどのような構成を採用してもよい。

【００７８】

（参考例１）

本例は、図１に示した第１の実施の形態の回路構成と同様の回路を用いて動作を変更したものである。すなわち、第１の実施の形態ではインピーダンス要素Ｚｔとの直列回路をギャップ素子Ｇ１に並列接続したトリガ電源Ｅｔの出力電圧を上昇させてギャップ素子Ｇ１を導通させることにより、ギャップ素子Ｇ２を導通させてパルストランスＰＴの１次巻線にエネルギを供給するように構成していたが、本例では、図８（ａ）に示すように、時刻ｔ１においてトリガ電源Ｅｔの出力電圧Ｖｔを引き下げることによってパルストランスＰＴの１次巻線にエネルギを供給するようにしている。

【００７９】

つまり、ギャップ素子Ｇ２の両端には、電圧源Ｅ１，Ｅ２の出力電圧Ｖ１，Ｖ２の加算値から、トリガ電源Ｅｔの出力電圧Ｖｔを減算した電圧が印加されているから、トリガ電源Ｅｔの出力電圧Ｖｔを引き下げると、ギャップ素子Ｇ２に印加される電圧が上昇する。そこで、トリガ電源Ｅｔの出力電圧Ｖｔを引き下げたときに、Ｖ１＋Ｖ２－Ｖｔがギャップ素子Ｇ２の応答電圧Ｖｂの最大値よりも高くなるように設定しておけば、トリガ電源Ｅｔの出力電圧Ｖｔの引き下げによって図８（ｃ）のようにギャップ素子Ｇ２を導通させることができる。ギャップ素子Ｇ２が導通すると、ギャップ素子Ｇ１の両端間には電圧源Ｅ１，Ｅ２の出力電圧Ｖ１，Ｖ２の加算値が印加されるから、図８（ｂ）のようにギャップ素子Ｇ１も導通し、パルストランスＰＴの１次巻線に電圧源Ｅ１，Ｅ２からエネルギが供給される。その結果、パルストランプＰＴの２次巻線に図８（ｄ）のような高圧パルスが発生するのである。

【００８０】

ここに、ギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂのばらつき範囲の最大値をＶｂ－ｍａｘ、最小値をＶｂ－ｍｉｎとすると、ギャップ素子Ｇ１，Ｇ２が非導通であるときには、以下の条件が設定される。

Ｖｔ＜Ｖｂ－ｍｉｎ

Ｖ１＋Ｖ２－Ｖｔ＜Ｖｂ－ｍｉｎ

この条件は第１の実施の形態と同様である。一方、ギャップ素子Ｇ１，Ｇ２を導通させるには、まずトリガ電源Ｅｔの出力電圧を引き下げてギャップ素子Ｇ２を導通させ、その後にギャップ素子Ｇ１を導通させるのであるから、ギャップ素子ＧＧ２を導通させる条件は以下のようになる。

Ｖ１＋Ｖ２－Ｖｔ＞Ｖｂ－ｍａｘ

また、ギャップ素子Ｇ１を導通させる条件は以下のようになる。

Ｖ１＋Ｖ２＞Ｖｂ－ｍａｘ

上述した条件が成立するように各電圧源Ｅ１，Ｅ２とトリガ電源Ｅｔとを設定すれば、トリガ電源Ｅｔの出力電圧Ｖｔを変化させることで、ギャップ素子Ｇ１，Ｇ２を導通させることができるのである。他の構成、設定条件、動作は第１の実施の形態と同様である。

【００８１】

すなわち、図３に第１の実施の形態の具体構成として示した構成は本例でも採用することができる。本例に図３の回路を適用する場合には、コンデンサＣ１，Ｃ２の端子電圧がギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂを越えず、両コンデンサＣ１，Ｃ２の端子電圧の加算値がギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂを越えるように設定する。

【００８２】
しかして、図９に示すように、時刻ｔ０において電源が投入されると、コンデンサＣ１，Ｃ２の両端電圧が図９（ｂ）のように上昇し、同時にギャップ素子Ｇ１，Ｇ２への印加電圧も図９（ｃ）（ｄ）のように立ち上がる。図９（ａ）に示すように、ギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂよりもトリガ電源Ｅｔの出力電圧Ｖｔを低く設定してあり、コンデンサＣ１，Ｃ２が充電された後、時刻ｔ１においてトリガ電源Ｅｔの電圧をほぼ０に引き下げると図９（ｄ）のようにギャップ素子Ｇ２が導通する。こうしてギャップ素子Ｇ２が導通すれば図９（ｃ）のようにギャップ素子Ｇ１が導通する。したがって、パルストランスＰＴの１次巻線にコンデンサＣ１，Ｃ２からエネルギが供給され、パルストランスＰＴの２次巻線に図９（ｅ）のように高圧パルスが発生するのである。

【００８３】
（参考例２）
本例は、図１０に示すように、図３に示した第１の実施の形態における直流電源Ｅｓとインピーダンス要素Ｚ１１，Ｚ１２との間にスイッチＳｓを設け、トリガ電源Ｅｔを省略した回路構成を有する。つまり、ギャップ素子Ｇ１にはインピーダンス要素Ｚｔのみが並列接続される。他の回路構成については図３に示した第１の実施の形態と同様である。

【００８４】
この構成では、図１１（ａ）のようにスイッチＳｓがオンであると、コンデンサＣ１，Ｃ２が充電されるが、インピーダンス要素Ｚｔに並列接続されたギャップ素子Ｇ１には直流電源Ｅｓの出力電圧以下の電圧しか印加されない。また、コンデンサＣ１，Ｃ２の両端電圧は、インピーダンス要素Ｚｔの両端電圧以上に上昇することはない。そこで、図１１（ｂ）のようにコンデンサＣ１，Ｃ２の両端電圧がギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂよりも小さくなり、かつ両コンデンサＣ１，Ｃ２の両端電圧の加算値が応答電圧Ｖｂよりも大きくなるように設定する。

【００８５】
この設定により、スイッチＳｓがオンである期間には図１１（ｃ）（ｄ）のようにギャップ素子Ｇ１，Ｇ２に印加される電圧は応答電圧を越えることはなく、ギャップ素子Ｇ１，Ｇ２が導通することはない。

【００８６】
時刻ｔ１においてスイッチＳｓをオフにすると、両コンデンサＣ１，Ｃ２の両端電圧の加算値からインピーダンス要素Ｚｔの電圧降下分を差し引いた電圧がギャップ素子Ｇ２に印加されるようになる。ただし、コンデンサＣ１，Ｃ２の充電時とは回路条件が変化するから、インピーダンス要素Ｚｔの両端電圧が各コンデンサＣ１，Ｃ２の両端電圧よりも下がることになる。その結果、参考例１と同様に動作し、ギャップ素子Ｇ２への印加電圧が上昇する。この状態でギャップ素子Ｇ２への印加電圧がギャップ素子Ｇ２の応答電圧Ｖｂを越えるように回路条件を設定しておけば、図１１（ｄ）のようにギャップ素子Ｇ２が導通する。ギャップ素子Ｇ２が導通すれば、インピーダンス要素Ｚｔの両端つまりギャップ素子Ｇ１の両端に両コンデンサＣ１，Ｃ２の両端電圧の加算値が印加されるようになるから、図１１（ｃ）のようにギャップ素子Ｇ１もオンになり、パルストランスＰＴの１次巻線にコンデンサＣ１，Ｃ２からエネルギが供給され、図１１（ｅ）のようにパルストランスＰＴの２次巻線に高圧パルスが発生する。他の構成および動作は参考例１と同様である。

【００８７】
なお、本例の構成から図１２のようにインピーダンス要素Ｚ１２，Ｚ２１を省略しても同様に動作する。たとえば、インピーダンス要素Ｚ１１，Ｚ２２，Ｚｔを抵抗Ｒ１１，Ｒ２２，Ｒｔとすれば図１２の回路は図１３のように表すことができる。ここで、コンデンサＣ１，Ｃ２は容量が等しく、抵抗Ｒ１１，Ｒ２２も抵抗値が等しく設定されているものとすると、スイッチＳｓをオンにしてコンデンサＣ１，Ｃ２を充電したときコンデンサＣ１，Ｃ２の両端電圧はほぼ等しくなる。ここで、図示していない電圧検出手段を用いてコンデンサＣ１，Ｃ２の両端電圧を検出し、所定電圧に達したときにスイッチＳｓをオフに

すれば、コンデンサＣ１→パルストランスＰＴの１次巻線→ギャップ素子Ｇ２→コンデンサＣ２→抵抗Ｒｔのループが形成されてギャップ素子Ｇ２に両コンデンサＣ１，Ｃ２の両端電圧の加算値が印加される。なお、抵抗Ｒｔは十分に大きく設定しておく。こうして、ギャップ素子Ｇ２に高電圧が印加されることによってギャップ素子Ｇ２が導通し、この電圧が抵抗Ｒｔとギャップ素子Ｇ１との並列回路に印加され、ギャップ素子Ｇ１も導通するのである。このようにして両ギャップ素子Ｇ１，Ｇ２が導通し、コンデンサＣ１，Ｃ２の電荷がパルストランスＰＴの１次巻線に急速に放出され、パルストランスＰＴの２次巻線に高圧パルスが発生するのである。結局、図１２、図１３に示す構成も図１０に示した構成とほぼ同様に動作するのであって、インピーダンス要素の個数が少なくなった分だけコストの低減が可能になる。

【００８８】

（参考例３）

本例は、図１４に示すように、図１２に示した参考例２の回路構成において、スイッチＳｓをダイオードＤｓに置き換えたものである。この構成の場合には、直流電源Ｅｓの出力電圧が調節可能であって、比較的高い電圧でコンデンサＣ１，Ｃ２を充電した後、直流電源Ｅｓの出力電圧を引き下げてダイオードＤｓに逆バイアスがかかるようにする。このように直流電源Ｅｓの出力電圧を変化させるとダイオードＤｓがオフになり、参考例２と同様に動作することになる。他の構成および動作は参考例２と同様である。

【００８９】

（参考例４）

本例は、図１５に示すように、図１２に示した参考例２からインピーダンス要素Ｚｔを省略し、さらにスイッチＳｓに代えてインピーダンス要素Ｚｔを設けたものである。この構成では、直流電源Ｅｓがトリガ電源Ｅｔとして機能するとともに、コンデンサＣ１，Ｃ２の充電にも兼用されることになる。したがって、直流電源Ｅｓによりコンデンサ Ｃ１，Ｃ２を充電した後に、直流電源Ｅｓの出力電圧を引き下げると、参考例１においてトリガ電源Ｅｔの出力電圧を引き下げた動作と同様に、ギャップ素子Ｇ２が導通し、その後、ギャップ素子Ｇ１が導通する。他の構成および動作は参考例１と同様である。

【００９０】

（参考例５）

本例は、図１６に示すように、パルス発生装置４を高圧放電灯２を始動・再始動させるイグナイタに用いた放電灯点灯装置１を示しており、このパルス発生装置４は、図１４に示した参考例３の構成を変形した構成を有する。また、直流電源Ｅｓおよび高圧放電灯２の点灯時に電力を供給する構成については、図６に示した第３の実施の形態の構成と同様の構成を採用している。

【００９１】

すなわち、高圧放電灯２は交流電源Ｖｓに安定器３およびパルストランスＰＴの２次巻線を介して接続されている。安定器３は交流電源Ｖｓとパルス ＰＴの２次巻線との間に挿入されるインダクタＬと交流電源Ｖｓの両端間に接続される力率改善用のコンデンサＣｆからなる。また、安定器３の出力端間にはバイパス用のコンデンサＣ１０が接続される。

【００９２】

バイパスコンデンサＣ１０の両端にはダイオードブリッジのような整流器ＤＢ１の交流入力端が接続され、整流器ＤＢ１の出力は平滑コンデンサＣ１１により平滑され、平滑コンデンサＣ１１の両端電圧はフライバック形のＤＣ－ＤＣコンバータにより電力変換される。このＤＣ－ＤＣコンバータは、平滑コンデンサＣ１１の両端間に、フライバックトランスＦＴ１の１次巻線とＩＧＢＴよりなるスイッチング素子Ｑ１１との直列回路を接続し、フライバックトランスＦＴ１の２次巻線にダイオードＤ１０を介してコンデンサＣ２０を接続した構成を有する。スイッチング素子Ｑ１１はドライバＤＲ１１により高周波でオンオフ駆動され、コンデンサＣ２０の両端電圧がスイッチング素子Ｑ１１のオンオフのデューティ比に応じて昇圧された高電圧になる。ドライバＤＲ１１は高圧放電灯２のランプ電流に基づいて高圧放電灯２の点灯／不点灯を検出する点灯検出手段ＯＤＴ１により制御

され、高圧放電灯２の点灯が検出されている期間にはスイッチング素子Ｑ１１をオフにしてコンデンサＣ２０の充電を停止させる。また、ドライバＤＲ１１はコンデンサＣ２０の両端電圧を検出する電圧検出手段ＶＤＴ１によっても制御され、コンデンサＣ２０の両端電圧が所定電圧（ギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂより低く、この電圧の２倍がギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂより高くなる電圧）以上に上昇しないように制御される。

【００９３】

参考例３では、コンデンサＣ１，Ｃ２とギャップ素子Ｇ１，Ｇ２とパルストランスＰＴの１次巻線とが閉ループを形成しており、本例においても同様に、ギャップ素子Ｇ１，Ｇ２とコンデンサＣ１，Ｃ２とパルストランスの１次巻線とからなる閉ループが形成されている。ただし、参考例３ではパルストランスＰＴの１次巻線がコンデンサＣ１とギャップ素子Ｇ２との間に挿入されているのに対して、本例ではパルストランスＰＴの１次巻線がギャップ素子Ｇ２とコンデンサＣ２との間に挿入されている。また、ギャップ素子Ｇ１にはインピーダンス要素Ｚｔとして抵抗Ｒｔが並列接続され、直流電源Ｅｓの出力端であるコンデンサＣ２０の両端は、ダイオードＤｓを介してギャップ素子Ｇ１と抵抗Ｒｔとの並列回路に接続されている。

【００９４】

コンデンサＣ１は一端が直流電源Ｅｓの負極に接続され、他端がインピーダンス要素Ｚ１としてのダイオードＤ１１および抵抗Ｒ１１の直列回路とインピーダンス要素Ｚｓとしての抵抗Ｒｓとを介して直流電源Ｅｓの正極に接続される。また、コンデンサＣ２は一端がインピーダンス要素Ｚｓである抵抗Ｒｓを介して直流電源Ｅｓの正極に接続され、他端がインピーダンス要素Ｚ２２である抵抗Ｒ２２およびダイオードＤ２２の直列回路を介して直流電源Ｅｓの負極に接続されている。つまり、これらのインピーダンス要素はコンデンサＣ１，Ｃ２の充電経路を形成する。ここに、コンデンサＣ１，Ｃ２の容量および抵抗Ｒ１１，Ｒ２２の抵抗値はそれぞれ等しいものとする。

【００９５】

次に動作を説明する。交流電源Ｖｓを投入すると、安定器３とパルストランスＰＴの２次巻線および点灯検出手段ＯＤＴ１とを通して高圧放電灯２の両端に交流電源Ｖｓの電圧が印加される。また、安定器３を介して整流器ＤＢ１に交流電源Ｖｓが供給され、ＤＣ－ＤＣコンバータの動作によってコンデンサＣ２０の両端に所望電圧が得られ、このとき、ダイオードＤｓなどを通してコンデンサＣ１，Ｃ２も充電される。抵抗Ｒ１１，Ｒ２２の抵抗値およびコンデンサＣ１，Ｃ２の容量はそれぞれ等しいから、両コンデンサＣ１，Ｃ２の両端電圧はほぼ等しくなる。電圧検出手段ＶＤＴ１はコンデンサＣ２０の両端電圧を検出することによりコンデンサＣ１，Ｃ２の両端電圧を検出しているから、電圧検出手段ＶＤＴ１での検出電圧が所定電圧（ギャップ素子Ｇ１，Ｇ２の応答電圧の最小値よりも小さく、かつ直流電源Ｅｓの出力電圧の２倍がギャップ素子Ｇ１，Ｇ２の応答電圧の最大値よりも大きい電圧）に達すると、電圧検出手段ＶＤＴ１は、ドライバＤＲ１１を通してスイッチング素子Ｑ１１の動作を停止させる。

【００９６】

スイッチング素子Ｑ１１がオフになればコンデンサＣ２０の両端電圧が低下しダイオードＤｓがオフになるから、参考例２においてスイッチＳｓをオフにしたときと同様に動作し、コンデンサＣ１→ギャップ素子Ｇ２→コンデンサＣ２→抵抗Ｒｔの閉ループで、両コンデンサＣ１，Ｃ２の両端電圧の加算値がギャップ素子Ｇ２に印加される。こうしてギャップ素子Ｇ２が導通し、両コンデンサＣ１，Ｃ２の両端電圧の加算値はギャップ素子Ｇ１と抵抗Ｒｔとの並列回路に印加される。抵抗Ｒｔを十分に大きく設定しておけば、ギャップ素子Ｇ１が導通し、両コンデンサＣ１，Ｃ２の蓄積電荷がギャップ素子Ｇ１，Ｇ２を通してパルストランスＰＴに放出される。こうしてパルストランスＰＴの２次巻線には高圧放電灯２の始動・再始動に必要な程度のパルス電圧を有した高圧パルスが発生する。

【００９７】

以上の動作によって高圧放電灯２が始動し、交流電源Ｖｓから安定器３を通して高圧放

電灯２に電流が流れ、高圧放電灯２が点灯する。

【００９８】

また、点灯検出手段ＯＤＴ１は高圧放電灯２のランプ電流を検出しており、高圧放電灯２が点灯中であると駆動回路ＤＲ１１を通してスイッチング素子Ｑ１１をオフに保つ。つまり、高圧放電灯２の点灯中にパルス発生装置３から不要なパルスが発生するのを防止することができる。

【００９９】

以上説明したように、本例では、ギャップ素子Ｇ１，Ｇ２を用いながらもほぼ一定のパルス電圧を発生させることが可能になり、しかもパルストランスＰＴにエネルギを供給する経路内に基本的にはインピーダンス要素を含んでいないから、高圧パルスを発生する際の損失がほぼんと生じない。また、パルストランスＰＴにエネルギを供給する経路内にインピーダンス要素を含まないことによって、インピーダンス要素の耐圧が問題になることもない。しかも、パルストランスＰＴの１次巻線には直流電源Ｅｓの出力電圧のほぼ２倍の電圧が印加されるから、パルストランスＰＴの昇圧比を比較的小さく設定することができ、結果的にパルストランスＰＴの大型化を避けることができる。他の構成および動作は第１の実施の形態と同様である。なお、直流電源Ｅｓは、上述の構成に限定されるものではなく、ギャップ素子Ｇ１，Ｇ２の応答電圧に対して上述の条件を満たすことが可能な出力電圧を得ることができれば、どのような構成を用いてもよい。さらに、本例は第３の実施の形態に比較するとトリガ電源Ｅｔが不要であるから構成がより簡単になる。

【０１００】

（参考例６）

本例は、図１７に示すように、直流電圧を発生する電圧源Ｅ１，Ｅ２を備えるとともに、各電圧源Ｅ１，Ｅ２にそれぞれ２端子電圧応答形のスイッチ素子としてのギャップ素子Ｇ１，Ｇ２を直列接続し、電圧源Ｅ１，Ｅ２とスイッチ素子Ｇ１，Ｇ２との直列回路の両端間にパルストランスＰＴの１次巻線を接続してある。また、１つのスイッチ素子Ｇ１にはスイッチＳｔとインピーダンス要素Ｚｔとの直列回路を並列接続してある。各電圧源Ｅ１，Ｅ２の極性は図１に示す関係であり、電圧源Ｅ１，Ｅ２は両者の出力電圧が加算される極性に接続されている。

【０１０１】

各電圧源Ｅ１，Ｅ２の出力電圧はギャップ素子Ｇ１，Ｇ２（ギャップ素子Ｇ１，Ｇ２は仕様が同じであるものとする）の応答電圧Ｖｂを越えないように設定される。また、インピーダンス要素Ｚｔはギャップ素子Ｇ１の非導通時のインピーダンスよりも十分に小さく設定される。

【０１０２】

いま、スイッチＳｔがオフであれば、各電圧源Ｅ１，Ｅ２の出力電圧は適当に分圧されてギャップ素子Ｇ１，Ｇ２に印加され、この状態では各ギャップ素子Ｇ１，Ｇ２への印加電圧は応答電圧Ｖｂより低くなっている。次に、スイッチＳｔがオンになると、ギャップ素子Ｇ１の両端間のインピーダンスが低下するから、電圧源Ｅ１，Ｅ２の出力電圧の加算値に相当する電圧がギャップ素子Ｇ２に印加される。この電圧がギャップ素子Ｇ２の応答電圧Ｖｂを越えるように設定しておけばギャップ素子Ｇ２は導通し、ギャップ素子Ｇ２の導通によって電圧源Ｅ１，Ｅ２の出力電圧の加算値に相当する電圧はギャップ素子Ｇ１とインピーダンス要素Ｚｔとの並列回路に印加されるようになる。こうしてギャップ素子Ｇ１も導通するから、両電圧源Ｅ１，Ｅ２から両ギャップ素子Ｇ１，Ｇ２を通してパルストランスＰＴに電流が流れ、パルストランスＰＴの２次巻線に高圧パルスが発生するのである。

【０１０３】

すなわち、図１８（ａ）に示すように、スイッチＳｔをオフにした状態では、図１８（ｂ）（ｃ）のように各ギャップ素子Ｇ１，Ｇ２への印加電圧が応答電圧Ｖｂを越えないように設定しておき、時刻ｔ１においてスイッチＳｔをオンにすると、図１８（ｃ）のようにギャップ素子Ｇ２が導通し、ギャップ素子Ｇ２が導通すれば図１８（ｂ）のようにギャ

ップ素子Ｇ１が導通する。したがって、パルストランスＰＴの１次巻線に電圧源Ｅ１，Ｅ２からエネルギが供給され、パルストランスＰＴの２次巻線に図１８（ｄ）のように高圧パルスが発生するのである。この動作から明らかなように、電圧源Ｅ１，Ｅ２の出力電圧をほぼ一定電圧に設定しておけば、ギャップ素子Ｇ１，Ｇ２の応答電圧ＶｂにばらつきがあってもパルストランスＰＴの２次巻線に発生する高圧パルスのパルス電圧がほぼ一定値に保たれることになる。

【０１０４】

なお、インピーダンス要素Ｚｔは、パルストランスＰＴの１次側のインピーダンスよりも十分に大きく設定してあり、各ギャップ素子Ｇ１，Ｇ２が確実に導通するようにしてある。また、インピーダンス要素Ｚｔを大きな値に設定することによって、スイッチＳｔの電流ストレスが軽減されることになる。

【０１０５】

なお、電圧源Ｅ１，Ｅ２とギャップ素子Ｇ１，Ｇ２とを２個ずつ設けた例を示しているが、電圧源とギャップ素子との組を３組以上設けてもよい。また、ギャップ素子Ｇ１，Ｇ２に代えて、ＳＳＳのような他の２端子電圧応答形のスイッチ素子を用いてもよい。

【０１０６】

図１７に示した回路構成の具体例を図１９に示す。この構成例では電圧源Ｅ１，Ｅ２にコンデンサＣ１，Ｃ２を用いている。また、コンデンサＣ１，Ｃ２を両端電圧が所望電圧に達するように充電するために、直流電源Ｅｓおよびインピーダンス要素Ｚ１１，Ｚ２１，Ｚ１２，Ｚ２２を設けている。各コンデンサＣ１，Ｃ２の両端には、それぞれインピーダンス要素Ｚ１１，Ｚ２１，Ｚ１２，Ｚ２２が直列接続され、コンデンサＣ１とインピーダンス要素Ｚ１１，Ｚ２１との直列回路、およびコンデンサＣ２とインピーダンス要素Ｚ１２，Ｚ２２との直列回路がそれぞれ直流電源Ｅｓに接続される。

【０１０７】

図１９に示す構成では、図２０のように時刻ｔ０において電源が投入されると、コンデンサＣ１，Ｃ２の両端電圧が図２０（ｂ）のように上昇し、同時にギャップ素子Ｇ１，Ｇ２への印加電圧も図２０（ｃ）（ｄ）のように立ち上がる。図２０（ｂ）に示すように、コンデンサＣ１，Ｃ２の両端電圧はギャップ素子Ｇ１，Ｇ２の応答電圧Ｖｂよりも低く設定されている。コンデンサＣ１，Ｃ２が充電された後、時刻ｔ１においてスイッチＳｔを投入すると、ギャップ素子Ｇ２には両コンデンサＣ１，Ｃ２の両端電圧の加算電圧が印加され、この電圧はギャップ素子Ｇ２の応答電圧Ｖｂよりも高くなるように設定されているから、図２０（ｄ）のようにギャップ素子Ｇ２が導通し、その後、図２０（ｃ）のようにギャップ素子Ｇ１が導通する。したがって、パルストランスＰＴの１次巻線にコンデンサＣ１，Ｃ２からエネルギが供給され、パルストランスＰＴの２次巻線に図２０（ｅ）のように高圧パルスが発生する。

【０１０８】

（参考例７）

本例は、図１９に示した参考例６の具体構成を変形したものであり、図２１に示すように、コンデンサＣ１，Ｃ２を充電するためのインピーダンス要素の個数を削減したものである。すなわち、インピーダンス要素Ｚ１２，Ｚ２１を省略し、直流電源Ｅｓにインピーダンス要素Ｚｓを直列接続した構成を有する。さらに具体的に説明すると、コンデンサＣ１は直流電源Ｅｓの一方の極（図示例では正極）との間にインピーダンス要素Ｚｓとインピーダンス要素Ｚ１１との直列回路が挿入され、コンデンサＣ２は各一端にインピーダンス要素Ｚｓとインピーダンス要素Ｚ２２とがそれぞれ直列接続され、この直列回路が直流電源Ｅｓの両端間に接続されている。本例はコンデンサＣ１，Ｃ２の充電経路の構成が参考例６とは異なるが、他の構成および動作は同様である。

【０１０９】

ところで、図２１に示す構成においてインピーダンス要素Ｚ１１、Ｚ２２を抵抗Ｒ１１、Ｒ２２に置き換えると、図２２に示す回路になる。図２２に示す回路ではインピーダンス要素Ｚｔをコンデンサ Ｃｔとしてある。この構成では、コンデンサＣ１，Ｃ２を所定電

圧まで充電した後に、スイッチＳｔをオンにすると、コンデンサＣｔが充電されるが、コンデンサＣｔの初期電圧が０Ｖであればギャップ素子Ｇ１の両端電圧はスイッチＳｔのオン直後にほぼ０Ｖになるから、ギャップ素子Ｇ２にコンデンサＣ１，Ｃ２の両端電圧の加算値が印加されることになる。こうしてギャップ素子Ｇ２が導通した後に、コンデンサＣｔの両端電圧がギャップ素子Ｇ１の応答電圧Ｖｂを越えるとギャップ素子Ｇ１も導通する。こうして両ギャップ素子Ｇ１，Ｇ２が導通すると、コンデンサＣｔに蓄積されていた電荷は放出され、コンデンサＣｔの両端電圧は０Ｖになる。なお、コンデンサＣｔの容量はコンデンサＣ１，Ｃ２よりも十分に小さく設定され、コンデンサＣ１，Ｃ２の両端電圧への影響を少なくしてある。また、コンデンサＣｔには抵抗を直列接続してコンデンサＣｔへの充電電流を制限するようにしてもよい。他の構成および動作は参考例６と同様である。

【０１１０】

（参考例８）

本例は、図２３に示すように、パルス発生装置４を高圧放電灯２を始動・再始動させるイグナイタに用いた放電灯点灯装置１を示しており、このパルス発生装置４は、図２２に示した参考例７の構成を変形した構成を有する。

【０１１１】

すなわち、高圧放電灯２は交流電源Ｖｓに安定器３およびパルストランスＰＴの２次巻線を介して接続されている。安定器３は交流電源Ｖｓとパルス ＰＴの２次巻線との間に挿入されるインダクタＬからなる。また、安定器３の出力端間にはバイパス用のコンデンサＣ１０が接続される。

【０１１２】

バイパスコンデンサＣ１０の両端にはダイオードブリッジよりなる整流器ＤＢ１の交流入力端が接続され、整流器ＤＢ１の出力は平滑コンデンサＣ１１により平滑され、平滑コンデンサＣ１１の両端電圧はフライバック形のＤＣ－ＤＣコンバータにより電力変換される。このＤＣ－ＤＣコンバータは、平滑コンデンサＣ１１の両端間に、フライバックトランスＦＴ１の１次巻線とバイポーラトランジスタよりなるスイッチング素子Ｑ１１との直列回路を接続し、フライバックトランスＦＴ１の２次巻線にダイオードＤ１０を介してコンデンサＣ２０を接続した構成を有する。スイッチング素子Ｑ１１は高周波でオンオフ駆動され、コンデンサＣ２０の両端電圧がスイッチング素子Ｑ１１のオンオフのデューティ比に応じて昇圧された高電圧になる。スイッチング素子Ｑ１１のオンオフは、コンデンサＣ１１の両端電圧を検出して制御信号を出力する充電制御部ＣＣＮと、コンデンサＣ１の両端電圧を検出して制御信号を出力するパルス制御部ＰＣＮとの出力の論理積を求めるアンド回路ＡＮＤの出力によって制御される。つまり、スイッチング素子Ｑ１１は、平滑コンデンサＣ１１の両端電圧に応じて充電制御部ＣＣＮの出力によりデューティ比が制御され、コンデンサＣ１の両端電圧が所定電圧に達したことがパルス制御部ＰＣＮで検出されるとオンオフが停止されてオフに保たれる。また、パルス制御部ＰＣＮはコンデンサＣ１の両端電圧が所定電圧に達するとスイッチＳｔとして設けたバイポーラトランジスタよりなるスイッチング素子Ｑｔを一定時間だけオンにする機能も備える。

【０１１３】

本例は、参考例７と同様に、ギャップ素子Ｇ１，Ｇ２とコンデンサＣ１，Ｃ２とパルストランスＰＴの１次巻線とからなる閉ループを備える。また、スイッチング素子Ｑｔにはインピーダンス要素Ｚｔとして抵抗Ｒｔが直列接続され、直流電源Ｅｓの出力端であるコンデンサＣ２０の両端は、インピーダンス要素Ｚｓである抵抗Ｒｓを介してギャップ素子Ｇ１に接続されている。

【０１１４】

コンデンサＣ１は一端が直流電源Ｅｓの負極に接続され、他端がインピーダンス要素Ｚ１としてのダイオード Ｄ１１および抵抗Ｒ１１の直列回路とインピーダンス要素Ｚｓとしての抵抗Ｒｓとを介して直流電源Ｅｓの正極に接続される。また、コンデンサＣ２は一端がインピーダンス要素Ｚｓである抵抗Ｒｓを介して直流電源Ｅｓの正極に接続され、他端

がインピーダンス要素Ｚ２２である抵抗Ｒ２２およびダイオードＤ２２の直列回路を介して直流電源Ｅｓの負極に接続されている。つまり、これらのインピーダンス要素はコンデンサＣ１，Ｃ２の充電経路を形成する。ここに、コンデンサＣ１，Ｃ２の容量および抵抗Ｒ１１，Ｒ２２の抵抗値はそれぞれ等しいものとする。

【０１１５】

次に動作を説明する。交流電源Ｖｓを投入すると、安定器３とパルストランスＰＴの２次巻線とを通して高圧放電灯２の両端に交流電源Ｖｓの電圧が印加される。また、安定器３を介して整流器ＤＢ１に交流電源Ｖｓが供給され、ＤＣ－ＤＣコンバータの動作によってコンデンサＣ２０の両端に所望電圧が得られ、このとき、ダイオードＤ１０などを通してコンデンサＣ１，Ｃ２も充電される。抵抗Ｒ１１，Ｒ２２の抵抗値およびコンデンサＣ１，Ｃ２の容量はそれぞれ等しいから、両コンデンサＣ１，Ｃ２の両端電圧はほぼ等しくなる。パルス制御部ＰＣＮはコンデンサＣ１の両端電圧を検出しているから、パルス制御部ＰＣＮでの検出電圧が所定電圧（ギャップ素子Ｇ１，Ｇ２の応答電圧の最小値よりも小さく、かつコンデンサＣ１の両端電圧の２倍がギャップ素子Ｇ１，Ｇ２の応答電圧の最大値よりも大きい電圧）に達すると、パルス制御部ＰＣＮは、スイッチング素子Ｑ１１の動作を停止させ、同時ないしやや遅れてスイッチング素子Ｑｔを一定時間だけオンにする。

【０１１６】

スイッチング素子Ｑｔのオン後の動作は参考例７と同様であり、両ギャップ素子Ｇ１，Ｇ２がオンになるから、両コンデンサＣ１，Ｃ２に蓄積された電荷がパルストランスＰＴに放出され、パルストランスＰＴの２次巻線に高圧放電灯２の始動・再始動に必要な程度のパルス電圧を有した高圧パルスが発生させることができる。

【０１１７】

以上の動作によって高圧放電灯２が始動し、交流電源Ｖｓから安定器３を通して高圧放電灯２に電流が流れ、高圧放電灯２が点灯する。また、高圧放電灯２の点灯後には高圧放電灯２の両端電圧が低下するから、充電制御部ＣＣＮは平滑コンデンサＣ１１の両端電圧の変化によって高圧放電灯２の点灯状態を検出し、高圧放電灯２が点灯中であるとスイッチング素子Ｑ１１をオフに保つ。つまり、高圧放電灯２の点灯中にパルス発生装置３から不要なパルスが発生するのを防止することができる。

【０１１８】

以上説明したように、本例では、ギャップ素子Ｇ１，Ｇ２を用いながらもほぼ一定のパルス電圧を発生させることが可能になる。しかも、パルストランスＰＴの１次巻線には直流電源Ｅｓの出力電圧のほぼ２倍の電圧が印加されるから、パルストランスＰＴの昇圧比を比較的小さく設定することができ、結果的にパルストランスＰＴの大型化を避けることができる。他の構成および動作は第１の実施の形態と同様である。なお、直流電源Ｅｓは、上述の構成に限定されるものではなく、ギャップ素子Ｇ１，Ｇ２の応答電圧に対して上述の条件を満たすことが可能な出力電圧を得ることができれば、どのような構成を用いてもよい。

【０１１９】

【発明の効果】

本発明は、両端電圧が所定の応答電圧に達すると導通する２端子電圧応答形のスイッチ素子と出力電圧が応答電圧より低くなるように充電されるコンデンサとの直列回路が複数回路直列接続され、複数個のスイッチ素子と複数個のコンデンサとの直列回路の両端間に負荷が接続され、少なくとも１つのスイッチ素子にトリガ電源と第１のインピーダンス要素との直列回路が並列接続され、トリガ電源は、コンデンサに対して出力電圧が減算される極性であって出力電圧が可変であるとともに、第１のインピーダンスとともに並列接続したスイッチ素子の両端に当該スイッチ素子を導通させる電圧を印加することができ、コンデンサの両端電圧はトリガ電源により一部のスイッチ素子が導通したときに加算されて他のスイッチ素子に印加される電圧が応答電圧を越えるように設定され、各コンデンサに充電エネルギを与える直流電源と、各コンデンサと各スイッチ素子と負荷との閉ループに含まれず直流電源から各コンデンサへの充電経路にそれぞれ挿入された複数個の第２のイ

ンピーダンス要素とを有するものであり、２端子電圧応答形のスイッチ素子を用いながらもスイッチ素子の応答電圧のばらつきによらず、ほぼ一定のパルス電圧を有するパルスを発生させることができるという利点を有する。しかも、パルスを発生させる際に回路に流れる電流はコンデンサとスイッチ素子と負荷とにしか流れないから、他の構成要素に不要な電流ストレスが生じないのであって、構成部品に耐圧が比較的低いものを用いることができるとともに比較的低損失になるという利点がある。

【図面の簡単な説明】

【図１】　本発明の第１および参考例１を示す概略回路図である。
【図２】　本発明の第１の実施の形態の動作説明図である。
【図３】　本発明の第１および参考例１を示す回路図である。
【図４】　本発明の第１の実施の形態における図３の回路の動作説明図である。
【図５】　本発明の第２の実施の形態を示す回路図である。
【図６】　本発明の第３の実施の形態を示す回路図である。
【図７】　同上の動作説明図である。
【図８】　本発明の参考例１の動作説明図である。
【図９】　本発明の参考例１における図３の回路の動作説明図である。
【図１０】　本発明の参考例２を示す回路図である。
【図１１】　同上の動作説明図である。
【図１２】　同上の他の構成例を示す回路図である。
【図１３】　図１２に示す構成の具体例を示す回路図である。
【図１４】　本発明の参考例３を示す回路図である。
【図１５】　本発明の参考例４を示す回路図である。
【図１６】　本発明の参考例５を示す具体回路図である。
【図１７】　本発明の参考例６を示す概略回路図である。
【図１８】　同上の動作説明図である。
【図１９】　同上の回路図である。
【図２０】　図１９に示した回路の動作説明図である。
【図２１】　本発明の参考例７を示す回路図である。
【図２２】　同上の具体例を示す回路図である。
【図２３】　本発明の参考例８を示す具体回路図である。
【図２４】　従来例を示す回路図である。
【図２５】　同上の動作説明図である。
【図２６】　他の従来例を示す回路図である。
【図２７】　同上の動作説明図である。
【図２８】　さらに他の従来例を示す回路図である。
【図２９】　同上の動作説明図である。
【図３０】　別の従来例を示すブロック図である。
【図３１】　同上の構成例を示し、（ａ）は並列構成を示すブロック図であり、（ｂ）は直列構成を示すブロック図である。
【図３２】　同上の構成例を示す回路図である。
【図３３】　同上の動作説明図である。
【図３４】　同上の他の構成例を示す回路図である。
【図３５】　同上に用いるエネルギ供給源の各種構成例を示す回路図である。
【図３６】　同上に用いるトリガ電源の各種構成例を示す回路図である。
【図３７】　同上のさらに他の構成例を示す回路図である。
【図３８】　同上の動作説明図である。
【図３９】　同上の具体回路図である。
【図４０】　同上の具体回路図である。

【符号の説明】

１　放電灯点灯装置

４　パルス発生装置
Ｃ１，Ｃ２　コンデンサ
Ｇ　ギャップ素子（スイッチ素子）
Ｅ１，Ｅ２　電圧源
Ｅｓ　直流電源
Ｅｔ　トリガ電源
ＰＴ　パルストランス
Ｖｂ　応答電圧
Ｚ１１，Ｚ１２，Ｚ２１，Ｚ２２　インピーダンス要素
Ｚｓ　インピーダンス要素
Ｚｔ　インピーダンス要素

【図１】



【図２】



【図３】



【図４】


(a)
Vt
Vb
0
(b)
Vb
0
(c)
G1
Vb
0
G1オン
(d)
G2
Vb
0
G2オン
(e)
0
時間
to
t1

【図５】


Z11
C1
Et
G1
Zt
PT
C2
Z22
G2
Zs
Es
4

【図６】


4
2
PT
G2
D22
C2
R22
D11
R11
G1
C1
Et
Ct
T1
Rs
R10
Q12
DR12
VDT1
Es
D10
C20
FT1
Q11
DR11
ODT1
DB1
C11
C10
L
Ct
3
Vs
1

【図７】


(a)
VO
(b)
Vb
G1オン
(c)
G1
2VO
Vb
G2オン
(d)
G2
(e)
t1
時間

【図８】


(a)
Et
Vb
0
(b)
G1
Vt
Vb
G1オン
(c)
G2
VBD
VI+V2−Vt
Vb
G2オン
(d)
0
時間
t1

【図９】


(a)
Vt
Vb
0
(b)
Vb
0
(c)
G1
Vb
G1オン
(d)
G2
Vb
G2オン
(e)
0
時間
t1

【図１０】


Z11
C1
Z21
Zt
G1
PT
Z12
C2
Z22
G2
Ss
Es
4

【図１１】


(a)
Ss
オン
オフ
(b)
Vb
0
(c)
G1
Vb
G1オン
(d)
G2
Vb
G2オン
(e)
0
時間
t1

【図１２】



【図１３】



【図１４】



【図１５】



【図１６】



【図１７】



【図１８】



【図１９】



【図２０】



【図２１】



【図２２】



【図２３】



【図２４】



【図２５】



【図２６】



【図２７】



【図２８】



【図２９】



【図３０】



【図３１】



【図３２】



【図３３】



【図３４】



【図３５】



【図３６】



【図３７】



【図３８】



【図３９】



【図４０】



フロントページの続き

(56)参考文献 特開昭４７－０２６６２３（ＪＰ，Ａ）
特開昭４８－００１７３３（ＪＰ，Ａ）
特開昭５０－０８９８４２（ＪＰ，Ａ）
特開昭５７－１３５６９０（ＪＰ，Ａ）
特開昭５８－０８３５９０（ＪＰ，Ａ）
実開昭５９－０５２５９９（ＪＰ，Ｕ）
実公昭４７－０４００９０（ＪＰ，Ｙ１）

(58)調査した分野(Int.Cl.，ＤＢ名)
H05B 41/18 310