

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5537729号
(P5537729)

(45) 発行日 平成26年7月2日(2014.7.2)

(24) 登録日 平成26年5月9日(2014.5.9)

(51) Int.Cl.

F 1

H02H 3/16 (2006.01)

H02H 3/16

H02H 7/20 (2006.01)

H02H 7/20

H02H 3/087 (2006.01)

H02H 3/087

A

D

請求項の数 10 (全 11 頁)

(21) 出願番号 特願2013-501710 (P2013-501710)
 (86) (22) 出願日 平成23年3月3日(2011.3.3)
 (65) 公表番号 特表2013-528040 (P2013-528040A)
 (43) 公表日 平成25年7月4日(2013.7.4)
 (86) 國際出願番号 PCT/EP2011/053197
 (87) 國際公開番号 WO2011/120756
 (87) 國際公開日 平成23年10月6日(2011.10.6)
 審査請求日 平成24年9月28日(2012.9.28)
 (31) 優先権主張番号 102010013322.1
 (32) 優先日 平成22年3月30日(2010.3.30)
 (33) 優先権主張国 ドイツ(DE)

(73) 特許権者 505325040
 アーエムエス アクチエンゲゼルシャフト
 a m s A G
 オーストリア国 8141 ウンターブレ
 ムシュテッテン トベルバーダー シュト
 ラーゼ 30 シュロス プレムシュテッ
 テン
 S c h l o s s P r e m s t a e t t e
 n, T o b e l b a d e r S t r.
 30, 8141 U n t e r p r e m s
 t a e t t e n, A u s t r i a
 (74) 代理人 100098914
 弁理士 岡島 伸行

最終頁に続く

(54) 【発明の名称】検出回路および検出回路を動作させるための方法

(57) 【特許請求の範囲】

【請求項 1】

検出経路および制御経路を有する検出回路であって、前記検出経路は、
信号の振幅を測定範囲(MIN, MAX)に制限するための信号制限器(1)であって
、閾値(V sh d e t)が、前記測定範囲(MIN, MAX)の略中心値として設定され
、前記信号制限器(1)が、信号入力部(11)によって検出ノード(OUT)と接続さ
れている信号制限器と、

前記信号制限器(1)の信号出力部(12)に結合されたフィルタ(2)と、
 第1の検出器入力部(31)、第2の検出器入力部(32)、および検出器出力部(33)を有する回路短絡検出器(3)であって、前記第1の検出器入力部(31)が、前記
 フィルタ(2)に結合された、回路短絡検出器(3)と
 を含み、前記制御経路が、

前記検出器出力部(33)に制御入力部(41)によって結合され、スイッチ(5)に
 制御出力部(42)により接続された、前記スイッチ(5)を制御するための制御回路(4)と、

前記検出ノード(OUT)および電源ノード(VSS)に結合された、前記スイッチ(5)と
 を含む、検出回路。

【請求項 2】

前記信号制限器(1)が、前記検出ノード(OUT)における信号(EMC)を、調整

10

20

可能な信号振幅に制限するように設計されている、請求項 1 に記載の検出回路。

【請求項 3】

前記フィルタ(2)が、ローパスフィルタとして作られた、請求項 1 または 2 に記載の検出回路。

【請求項 4】

前記回路短絡検出器(3)が、コンパレータとして作られ、

前記閾値(Vshdet)が、前記第2の検出器入力部(32)において与えられ得る、請求項 1 から 3 のいずれか 1 項に記載の検出回路。

【請求項 5】

前記制御回路(4)が、前記制御入力部(41)および前記フィルタ(2)に接続されるデバウンサ(401)を含み、10

前記デバウンサ(401)が、調整可能な期間に前記スイッチ(5)を制御するように設計されている、請求項 1 から 4 のいずれか 1 項に記載の検出回路。

【請求項 6】

前記スイッチ(5)がトランジスタを含み、

前記トランジスタの負荷側が、前記検出ノード(OUT)と電源電圧のための前記電源ノード(VSS)とに接続され、

前記トランジスタの制御側が、前記制御出力部(42)に接続された、請求項 1 から 5 のいずれか 1 項に記載の検出回路。20

【請求項 7】

前記スイッチ(5)が、バイポーラトランジスタ、ユニポーラトランジスタ、または他のスイッチング可能な半導体素子を含む、請求項 1 から 6 のいずれか 1 項に記載の検出回路。

【請求項 8】

検出ノード(OUT)において信号(EMC)を検出するステップと、

前記信号(EMC)の振幅を測定範囲(MIN, MAX)に制限するステップであって、閾値(Vshdet)が、当該測定範囲(MIN, MAX)の略中心値として設定されるステップと、

前記信号振幅を制限することによって得られる、中間信号(Vclip)をフィルタリングするステップと、30

前記フィルタリングされた中間信号(Vdet)と、前記閾値(Vshdet)との比較に基づいて、回路の短絡を検出するステップと、

前記回路の短絡の前記検出に基づいて、前記検出ノード(OUT)において参照電位(VSS)を印加するステップと

を含む、検出回路を動作させるための方法。

【請求項 9】

前記信号(EMC)の前記信号振幅が、調整可能な測定範囲(MIN, MAX)に制限される、請求項 8 に記載の方法。

【請求項 10】

前記回路の短絡が、繰り返される調整可能な期間で検出される、請求項 8 または 9 に記載の方法。40

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、検出回路および検出回路を動作させるための方法に関する。

【背景技術】

【0002】

出力端子を電源電圧または参照電位に切り替えるために、スイッチが、多くの産業用途のセンサにおいて用いられる。これらの低圧側(NPN)または高圧側(PNP)スイッチは、さらなる保護機能および監視機能を有する電力用集積回路を構成する。高圧側スイ50

ツチは正の電源電圧をスイッチングし、低圧側スイッチは負の電源電圧をスイッチングする。そのようなスイッチの典型的な機能は、センサの状態を信号で伝えることである。したがって、センサが何かを検出した場合にはスイッチは閉じられ、センサが何も検出しない場合にはスイッチは開く。逆の場合もあり得る。出力側では、低圧側スイッチおよび高圧側スイッチは、概ね 100 mA を駆動することができ、出力抵抗は 10 Ω 未満である。

【0003】

スイッチの別の機能としては、回路の短絡からセンサを保護することが挙げられる。たとえば、短絡検出回路が回路の短絡を検出すると、低圧側スイッチまたは高圧側スイッチは、定められた期間（概ね 100 ms）負荷がオフされるようにする。この遮断時間の後も、回路の短絡が再び検出され、負荷が再びさらなる期間遮断される。これらの遮断時間は、一般にプログラム可能であり、100 ms、200 ms、または何らかの他の適切な値であつてよい。10

【0004】

回路の短絡が高精度に判定できることは、特に重要である。このことは、センサを保護するのに役立つ。回路短絡の保護は、センサが設置される全体のシステムを保護するためにも用いられる。一方、好ましくはないが無害な環境由来の信号が現れても、センサが機能できることも保証されなければならない。典型的な好ましくない環境由来の信号は、たとえば、EMC（電磁両立性）条件により現れ、パルスおよび信号ピークの形態を示す。

【0005】

通常の検出回路は、出力ノード、たとえば、CMOS（相補型金属酸化膜半導体）トランジスタのドレイン端子の、電圧を監視する。たとえば、そのノードの電圧が高すぎ、したがって所定の比較値を超える場合に、回路の短絡が検出回路により示される。そして、トランジスタのような適切なスイッチが、スイッチを開閉し、それによって、たとえば電源電圧から負荷を切り離す。トランジスタのような通常のスイッチが、寄生ダイオード効果を有することは不利である。寄生ダイオード効果によって、たとえば、EMC信号またはEMC電圧は明らかに対称的な信号カーブを有し、正または負の偏りを有する。これらの信号は、回路の短絡が存在しない場合でも、回路が短絡していると十分に示す可能性がある。20

【発明の概要】

【発明が解決しようとする課題】

【0006】

通常の検出回路は、出力ノード、たとえば、CMOS（相補型金属酸化膜半導体）トランジスタのドレイン端子の、電圧を監視する。たとえば、そのノードの電圧が高すぎ、したがって所定の比較値を超える場合に、回路の短絡が検出回路により示される。そして、トランジスタのような適切なスイッチが、スイッチを開閉し、それによって、たとえば電源電圧から負荷を切り離す。トランジスタのような通常のスイッチが、寄生ダイオード効果を有することは不利である。寄生ダイオード効果によって、たとえば、EMC信号またはEMC電圧は明らかに非対称的な信号カーブを有し、正または負の偏りを有する。これらの信号は、回路の短絡が存在しない場合でも、回路が短絡していると十分に示す可能性がある。40

【課題を解決するための手段】

【0007】

この課題は、独立請求項の主題により解決される。構成および改良は、従属請求項の主題である。

【0008】

一実施形態では、検出回路は、検出経路および制御経路を含む。検出経路は、検出ノードに接続された信号入力部を有する、信号制限器を含む。検出経路は、さらに、信号制限器の信号出力部に結合されたフィルタを含む。回路短絡検出器は、第1の検出器入力部および第2の検出器入力部とともに、検出器出力部を含む。第1の検出器入力部は、第1のフィルタに接続される。50

【 0 0 0 9 】

制御経路は、スイッチを制御するための制御回路を含む。制御回路は、制御入力部によって、検出器出力部に結合される。制御回路の制御出力部は、スイッチに接続される。このスイッチはさらに、検出ノードおよび電源ノードに結合される。

【 0 0 1 0 】

たとえば、センサは、検出ノードに接続され得る。センサを破壊し得る回路の短絡が、このセンサにおいて発生すると、この事象に特有の信号が、検出ノードに現れる。次いでこの信号は、まず信号制限器に与えられる。信号制限器は、信号の振幅を制限するように設計されている。こうして、信号制限器は、フィルタに与えられる中間信号を生成する。次いでフィルタは、中間信号をフィルタリングして、フィルタリングされた中間信号にする。そして、このように事前処理されフィルタリングされた中間信号が、回路短絡検出器、たとえば第1の検出器入力部に現れる。回路短絡検出器は、フィルタリングされた中間信号から回路短絡の事象を認識し、それに従って、制御回路または制御入力部に検出器出力部を介して与えられる制御信号を生成するように、設計されている。10

【 0 0 1 1 】

制御回路は、制御信号に基づいてスイッチを動作させる。回路短絡検出器が回路の短絡を検出した場合、制御信号は、スイッチを閉鎖または開放させ、接続された負荷を電源電圧から切り離す。

【 0 0 1 2 】

検出ノードにおける信号は、有利には、信号制限器により適切に制限され得る。たとえば、望ましくはないがセンサに対して有害ではない信号が、検出ノードに存在する場合、信号制限器は、このことを考慮に入れることができる。このように、パルスまたは信号ピークによる、時間の限られた大き目の偏りは、回路の短絡の検出にはつながらない。信号振幅も、用いられるスイッチの種類に応じて、たとえば低圧側スイッチか高圧側スイッチかに応じて、上限または下限が制限され得る。加えて、検出回路の特有のパラメータは、下流側のフィルタにより調整され得る。このことは、たとえば、検出ノードに通常現れる信号に対して、十分な制限が実現され得ることを保証する。したがって、信号制限器と下流側のフィルタの組み合わせによって、回路短絡の検出の改善が実現できる。20

【 0 0 1 3 】

検出回路は、回路短絡の保護のために用いられる。これにより、たとえば、回路短絡の場合に、熱的な過負荷により回路が破壊されることが防がれる。検出回路は、センサがスイッチとともに設置されるシステム全体に対する、保護も実現する。30

【 0 0 1 4 】

非対称的なスイッチング動作でスイッチを用いることが、以下の説明において直接または間接的に論じられる場合、それは限定ではなく、単なる1つの可能な実施形態として理解されるべきである。たとえば、低圧側スイッチまたは高圧側スイッチが用いられる場合、正または負の動作電圧のみが切り替えられるという点で、スイッチは非対称的にスイッチングする。本発明によれば、両方の場合が、限定されることなく実施され得る。スイッチ（高圧側または低圧側）は通常、センサのコンポーネントである。センサが何かを検出したかしなかったかは、適切な出力部において信号で伝えられる。40

【 0 0 1 5 】

検出結果および具体的な実装形態に応じて、対応するスイッチが開閉する。

【 0 0 1 6 】

スイッチの負荷は、ディスプレイランプ、リレー、PLC（プログラマブルロジックコントローラ）コントローラの入力部、または何らかの他の適切な電気的負荷であってよい。

【 0 0 1 7 】

別の実施形態では、信号制限器は、検出ノードにおける信号を、調整可能な信号振幅に制限するように設計される。

【 0 0 1 8 】

10

20

30

40

50

検出回路は、好ましくは、調整可能な信号振幅により、定められた使用範囲に調整され得る。たとえば、信号振幅を乱す特有の環境由来の信号の大きさが知られている場合、または推定され得る場合、回路はそうした振幅の大きさに対して調整され得る。

【0019】

別の実施形態では、信号制限器は、検出ノードにおける信号を、調整可能な測定範囲に制限するように設計される。

【0020】

調整可能な測定範囲によって、有利なことに、検出回路の検出の正確性がさらに向上し得る。正と負の両方向にかなりの偏りを有するスプリアス信号が現れた場合、これは、測定範囲によって、両方向で適切に制限され得る。

10

【0021】

別の実施形態では、信号制限器は、検出ノードにおいて対称に信号を制限するように設計される。この目的のために、信号制限器は、有利には、エミッタフォロワまたはバックツーバックダイオードを有する。

【0022】

回路短絡検出の正確性の向上は、有利には、対称的な制限により実現され得る。信号制限を対称的な測定範囲に限定することで、検出ノードにおける回路短絡の検出は、検出ノードにおける信号振幅にはほとんど依存しないようになる。さらに、フィルタは、理想的には、この対称的な測定範囲に対して調整され得る。対称的な測定範囲は、低圧側スイッチと高圧側スイッチの両方に対して、限定されることなく調整され得る。

20

【0023】

別の実施形態では、フィルタは、ローパスフィルタとして作られる。

【0024】

別の実施形態では、回路短絡検出器はコンパレータとして作られ、調整可能な閾値が第2の検出器入力部に与えられ得る。

【0025】

具体的には、検出回路の調整可能な閾値は、具体的な用途を考慮して設定され得る。閾値は、好ましくは、閾値が対称的な測定範囲の中心に相当するように、選択される。対称的な測定範囲は、有利には、ユーザにより、または工場において、調整され得る。しかし、動作中に自動的に測定範囲を適応させることも、考えられる。

30

【0026】

コンパレータを回路短絡検出器として使用することで、集積回路に容易に実装することが可能になる。閾値により、検出回路をそれぞれの用途に合わせることも、有利なことに可能になる。閾値が対称的な測定範囲の中心に相当するように、やはり閾値が選択される場合、これにより、回路短絡の検出の正確性のさらなる向上が可能になる。したがって、閾値は、信号制限器と下流側のフィルタの両方に対して調整される。

【0027】

別の実施形態では、制御回路は、制御入力部およびフィルタに接続された、デバウンサを含む。

【0028】

デバウンサは、調整可能な期間にスイッチを制御するように設計される。

40

【0029】

デバウンサは、回路短絡の検出の測定を、定められた調整可能な期間で繰り返すことを可能にする。たとえば、回路短絡のある信号が、検出ノードにおいて短時間だけ現れた場合、スイッチはその期間の後、再び動作することができる。回路短絡のある信号が、この期間が終わった後に存在する場合、スイッチは再び動作する。このようにして、回路短絡の検出を、回路短絡がもはや存在しなくなるまで反復的に繰り返すことができる。こうして、有利なことに、センサの不必要的長時間の遮断を避けることができる。

【0030】

別の実施形態では、スイッチは、負荷側が検出ノードおよび電源電圧のための電源ノー

50

ドに接続され、制御側が制御出力部に接続されたトランジスタを含む。

【0031】

有利には、検出回路は、集積回路の中のトランジスタを用いることによって、実現され得る。この場合、低圧側スイッチと高圧側スイッチの両方が用いられ得る。

【0032】

別の実施形態では、スイッチは、バイポーラトランジスタまたはユニポーラトランジスタを含む。SGBT（ショットキーゲートバイポーラトランジスタ）のような他のスイッチング可能な半導体素子も、考えられる。

【0033】

一実施形態では、検出回路を動作させるための方法は、検出ノードにおける信号を取得するステップを含む。信号の振幅は制限され、信号振幅の制限により得られる中間信号が、フィルタリングされる。回路の短絡は、フィルタリングされた中間信号と、事前に決められた比較信号との比較に基づいて、検出される。参照電位が、検出ノードにおける回路短絡の検出に基づいて、印加される。

10

【0034】

回路短絡検出の正確性の向上は、有利には、信号振幅を制限することで実現され得る。これにより、たとえばパルスまたは信号ピークによる信号のような、好ましくはないが一般に無害な環境由来の信号によって、回路短絡がない場合に回路短絡が示されることが防止される。そのようなパルスまたは信号ピークは、比較的大きな信号振幅を有し得るので、回路短絡検出の正確性の向上が、これらの信号振幅の制限によりもたらされる。

20

【0035】

信号振幅を制限することで得られる中間信号を、さらにフィルタリングすることで、さらなる改善が実現され得る。したがって、フィルタリングは、所定の比較信号を下回る中間信号が、特有の信号振幅を示すようになるように、調整され得る。

【0036】

別の実施形態では、測定パラメータの信号振幅は、調整可能な測定範囲に制限される。

【0037】

回路短絡の検出のさらなる改善が、調整可能な測定範囲により実現され得る。

【0038】

信号振幅は、測定範囲の適切な選択によって、特有の範囲に限定され得る。通常発生する信号振幅の範囲は、このようにして推定または調整され得る。

30

【0039】

別の実施形態では、信号振幅は対称的に制限される。

【0040】

回路短絡検出の正確性は、さらに、信号振幅の対称的な制限により改善される。こうすることで、検出は、検出ノードにおけるスプリアス信号の信号振幅には、ほとんど依存しない。

【0041】

別の実施形態では、回路の短絡は、調整可能な期間に繰り返し検出される。

【0042】

調整可能な期間に、回路短絡検出を反復的に繰り返すことで、不必要的遮断時間が避けられる。

40

【0043】

別の実施形態では、比較信号は、測定範囲の中心により決定される。

【0044】

測定範囲は、有利には、比較信号の選択または仕様により決定することができ、また逆も同様である。発生する環境由来の信号を正確に調整する方法が、このようにして可能になる。

【0045】

本発明は、図面を参照して、例示的な実施形態について以下で詳細に説明される。同じ

50

機能または効果を有するコンポーネントは、同じ参照記号により示される。コンポーネントが機能において互いに一致する限り、それらの説明は、以下の図面の各々において繰り返されない。

【図面の簡単な説明】

【0046】

【図1】提案される原理による検出回路の図である。

【図2A】提案される原理による検出回路における信号カーブの例を示す図である。

【図2B】提案される原理による検出回路における信号カーブの例を示す図である。

【図2C】提案される原理による検出回路における信号カーブの例を示す図である。

【発明を実施するための形態】

【0047】

図1は、提案される原理に基づく検出回路を示す。検出回路は、検出ノードOUT、信号制限器1、フィルタ2および回路短絡検出器3を含む、測定経路を含む。詳細には、検出ノードOUTは、信号制限器1の信号入力部11に接続される。信号制限器1の信号出力部12は、フィルタ2に接続される。フィルタ2は、RC素子として作られ、抵抗器R1およびキャパシタC1を含む。抵抗器R1は、信号出力部12と、回路短絡検出器3の第1の検出器入力部31との両方に、接続される。回路短絡検出器3は、さらに、調整可能な閾値Vshdetが存在する、第2の検出器入力部32を含む。

【0048】

検出器出力部33は、制御入力部41を介して、制御経路に接続される。制御経路は、一方の側に制御入力部41を、他方の側にデバウンサ401およびスイッチングデバイス402を含む、スイッチ5を制御するための制御回路4を含む。デバウンサ401は、制御入力部41に存在し、スイッチングデバイス402に結合される。制御出力部42は、スイッチングデバイス402をスイッチ5に接続する。そして、スイッチ5は、検出ノードOUTおよび電源ノードVSSに接続される。

【0049】

説明を簡単にするために、負荷Lが、検出ノードOUTおよび電圧源VHVを介して、検出回路に接続される。接続される負荷Lは、たとえば、リレー、ランプ、またはPLCコントローラのためのスイッチング入力を表す。EMC発生器も、検出ノードOUTおよび電源電圧VSSを介して、検出回路に接続される。

【0050】

ここで、検出回路は、検出ノードに存在する信号を検出し、信号が回路短絡を示しているかいないかを検出するための手段を有する。検出ノードに存在する信号は、センサ信号（または回路短絡信号）と、EMC発生器により発生したEMC信号とを含む。通常の応用の場合には、EMC発生器は、平行線ケーブル、または、回路のすぐ近くの他の電気的なパラメータである。

【0051】

したがって、信号VEMCは一般に、検出ノードOUTに存在する。検出回路の異なる点S1、S2、S3で発生する特有の信号カーブが、図2A、図2Bおよび図2Cを参照して、詳細に説明される。

【0052】

検出ノードOUTにおける信号VEMCは、まず、信号制限器1に転送される。信号VEMCの振幅は、この信号制限器1において、対称的に制限される。この制限は、範囲の下限MINおよび範囲の上限MAXにより定められる、測定範囲の中で行われる。このように制限された中間信号は、信号制限器1によりフィルタ2に転送される。フィルタ2は、好ましくは、抵抗器R1およびキャパシタC1からなる、ローパスフィルタである。このようにしてフィルタリングされた中間信号が生成され、続いて第1の検出入力部31に印加される。回路短絡検出器3は、たとえばコンパレータとして実装され、その入力部32に調整可能な閾値Vshdetが印加される。閾値Vshdetは、好ましくは、測定範囲MIN、MAXの中心に相当するように、選択される。このようにして、フィルタリ

10

20

30

40

50

ングされた中間信号 V_{det} は原理的に、閾値 V_{shdet} を確実に下回るようになる。このようにして、検出ノード OUT に印加されるスプリアス信号による種々の信号振幅に対して、回路短絡検出動作が引き起こされることがなくなる。

【0053】

回路短絡検出器が回路の短絡を示す場合、回路短絡検出器は、制御入力部 41 を介して制御経路に転送される制御信号を生成する。制御回路 4 は、スイッチ 5 を制御する。この目的で、期間 t が、必須でないデバウンサ 401 において設定され得る。制御信号は、スイッチデバイス 402 に、スイッチ 5（たとえば NMOS（n型金属酸化膜半導体）トランジスタ）または他の適切なトランジスタを動作させる。回路短絡の場合には、スイッチ 5 が開放される（たとえば、NMOSトランジスタがオフされる）。 10

【0054】

（必須でない）デバウンサ 401 は、検出回路により検出される回路短絡が、所与の時間 t_b （たとえば $t_b = 100 \mu s$ ）の間示される場合に、スイッチ 5 を開放する機能を有する。デバウンサ 401 において、全体の時間 t_b の間、回路短絡が示されると、すぐにそのことがスイッチングデバイス 402 に信号で伝えられる。そして、スイッチングデバイス 402 は、たとえば、100 ms という調整可能な期間、スイッチ 5 を動作させる。調整可能な期間 t はまた、適切にプログラムされてもよい。したがって、ある意味では、デバウンサ 401 は、追加のローパスフィルタ、しかしデジタル的に実現されるローパスフィルタである。 20

【0055】

測定経路は、有利には、回路短絡検出の正確性の向上を可能にする。信号制限器 1 の調整可能な測定範囲 MIN、MAX のために、回路短絡の検出は、検出ノード OUT における電圧 VEMC の信号振幅の範囲に、ほとんど依存しなくなる。この電圧は、スイッチ 5 による寄生ダイオード効果 DPARA によって、著しく非対称になる。 20

【0056】

検出ノード OUT における非対称的な信号も、高精度に考慮され得る。回路短絡検出の正確性は、さらに、ローパスフィルタ 2、および閾値 V_{shdet} との比較により、改善される。必須でないデバウンサ 401 はまた、回路短絡の検出の後の、接続された負荷の遮断時間が短く保たれ得るという有利な効果も有する。 30

【0057】

スイッチ 5 は、図 1 において本発明を制限することなく示されるような、低圧側スイッチとして、または代替的には高圧側スイッチとして実装され得る。検出回路に関し示された原理は、スイッチのそれぞれの種類に対して、相応に修正され適用され得る。スイッチの種類に応じて、スイッチ 5 は、電源電圧 VHV または電源電圧 VSS により適宜駆動され得る。 30

【0058】

図 2 A、図 2 B および図 2 C は、図 1 で S1、S2 および S3 とマークされた点における、信号カーブを示す。各々の場合において、信号 VEMC、Vclip、Vdet が時間 t に対してプロットされる。 40

【0059】

詳細には、図 2 A は、検出ノード OUT に存在する信号 VEMC を示す。この点は、図 1 では S1 とマークされる。たとえば、スイッチ 5 の寄生ダイオード DPARA により、信号 VEMC は非常に非対称的なカーブを有する。しかし、これは、信号 VEMC 自体の信号源により引き起こされることもある。図 2 A において明らかなように、信号 VEMC は、平均して閾値 V_{shdet} よりも高く、さらなる手段がとられなければ、回路短絡検出器 3 において回路の短絡を示すであろう。

【0060】

図 2 B は、図 1 の点 S2 における信号カーブを示し、信号 VEMC の信号振幅が信号制限器 1 により制限された後の、制限された中間信号 Vclip を示す。対称的な測定範囲 MIN、MAX により、制限された中間信号 Vclip のこの信号振幅は相応に制限され 50

、全体的に、閾値 V_{shdet} 以下である。

【0061】

図2Cは、図1の点S3における、時間Tに対してプロットされたフィルタリングされた中間信号 V_{det} を示す。フィルタリングは、強く異なり非対称的な信号振幅に対しても、EMC条件に由来する干渉信号が、閾値 V_{shdet} よりも低いままになるという効果を有する。したがって、こうした干渉信号は、回路短絡検出の信号とは明確に区別され得る。そのような回路短絡の信号は、たとえば、閾値 V_{shdet} よりも高く、また、回路短絡が存在する限り、時間とともにほとんど変動しない。

【符号の説明】

【0062】

1 信号制限器	10
1 1 信号入力部	
1 2 信号出力部	
2 フィルタ	
3 回路短絡検出器	
3 1 第1の検出器入力部	
3 2 第2の検出器入力部	
3 3 検出器出力部	
4 制御回路	
4 1 制御入力部	20
4 2 制御出力部	
4 0 1 デバウンサ	
4 0 2 スイッチングデバイス	
5 スイッチ	
C 1 キャパシタ	
D P A R A 寄生ダイオード	
E M C E M C 発生器	
L 負荷	
M I N 測定範囲限界	
M A X 測定範囲限界	30
O U T 検出ノード	
S 1 信号点	
S 2 信号点	
S 3 信号点	
t 調整可能な期間	
t b 時間	
V c l i p 制限された中間信号	
V d e t フィルタリングされた中間信号	
V E M C 検出ノードにおける信号	
V H V 電源電圧	40
V s h d e t 閾値	
V S S 電源電圧	

【図1】






FIG 1


【図2 a】



【図2 b】



【図2 c】



フロントページの続き

(72)発明者 ニーダーベルガー , マーク
スイス国 8840 アインジーデルン , アイゼンバーンシュトラーセ 9
(72)発明者 レオナルド , ヴィンченツォ
スイス国 8820 ヴェーデンスヴィル , ウンテレ フエルゼンシュトラーセ 4

審査官 横田 有光

(56)参考文献 特開平08-335862 (JP, A)

(58)調査した分野(Int.Cl. , DB名)

H02H 3/08 - 3/253
H02H 7/20
H03K 17/00 - 17/70