

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2019年5月16日(16.05.2019)



(10) 国際公開番号

WO 2019/093207 A1

(51) 国際特許分類:

H01L 21/3205 (2006.01) *H01L 21/28* (2006.01)
C01B 33/06 (2006.01) *H01L 21/336* (2006.01)
C23C 16/42 (2006.01) *H01L 21/768* (2006.01)
H01B 5/14 (2006.01) *H01L 23/532* (2006.01)
H01B 13/00 (2006.01) *H01L 29/78* (2006.01)

(21) 国際出願番号: PCT/JP2018/040556

(22) 国際出願日: 2018年10月31日(31.10.2018)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2017-216449 2017年11月9日(09.11.2017) JP

(71) 出願人: 国立研究開発法人産業技術総合研究所(NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY)


[JP/JP]; 〒1008921 東京都千代田区霞が関
1丁目3番1号 Tokyo (JP).

(72) 発明者: 岡田 直也(OKADA Naoya); 〒3058560
茨城県つくば市梅園1-1-1 中央第1 国立研究
開発法人産業技術総合研究所内 Ibaraki (JP).
内田 紀行(UCHIDA Noriyuki); 〒3058560 茨城
県つくば市梅園1-1-1 中央第1 国立研究開
発法人産業技術総合研究所内 Ibaraki (JP). 小川
真一(OGAWA Shinichi); 〒3058560 茨城県つく
ば市梅園1-1-1 中央第1 国立研究開発法
人産業技術総合研究所内 Ibaraki (JP). 金山 敏
彦(KANAYAMA Toshihiko); 〒3058560 茨城県
つくば市梅園1-1-1 中央第1 国立研究開
発法人産業技術総合研究所内 Ibaraki (JP).

(81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ,
BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH,
CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO,

(54) Title: ELECTROCONDUCTIVE LAMINATE AND ELECTRONIC ELEMENT

(54) 発明の名称: 導電性積層体及び電子素子



(57) Abstract: Provided are: an electroconductive laminate in which adhesion performance and barrier function of preventing diffusion of copper, in an electrode or a wire, etc., are improved; a method for manufacturing the electroconductive laminate; and an electronic element. An electroconductive laminate provided with a laminated structure in which a first object, and an electroconductive body comprising copper or an alloy having copper as the main component, are laminated with a tungsten silicide film interposed therebetween, the silicon/tungsten compositional ratio of the tungsten silicide film being greater than 4 and equal to or smaller than 12. Diffusion of copper into the first object is thereby prevented. A high-performance electronic element is realized due to a structure in which the first object is a metal body, a semiconductor, and/or an insulator.



DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告 (条約第21条(3))

(57) 要約: 電極や配線等における、銅の拡散を防止するバリア機能と密着性を向上させた導電性積層体及びその製造方法、並びに電子素子を提供する。第1の物体と、銅又は銅を主成分とする合金からなる導電体とが、タングステンシリサイド膜を介して積層された積層構造を備え、タングステンシリサイド膜のシリコン／タングステンの組成比が4より大で12以下である導電性積層体により、銅の第1の物体への拡散防止を実現する。第1の物体が、金属体、半導体、絶縁体のうちの少なくとも一つ以上である構造により、高性能の電子素子を実現する。

明 細 書

発明の名称：導電性積層体及び電子素子

技術分野

[0001] 本発明は、銅又は銅を主成分とする金属層を備える、電極や配線等に用いられる導電性積層体、及びその製造方法、並びに該導電性積層体を備える電子素子に関する。

背景技術

[0002] 従来、銅又は銅を主成分とする合金を用いる導電体は、銅が金属の中でも特に低抵抗であることが知られているため、半導体装置用及び電子制御装置用の電極材料や配線材料として期待されている。しかし、銅が、シリコンやゲルマニウムなどの半導体層、又は酸化物や窒化物等の絶縁体層と直接に接することは、困難である。これは、銅が、半導体層や絶縁体層の表面や層中へ拡散しやすい性質を持っているためである。

[0003] そこで、電極や配線のバリア層として、窒化チタン、窒化タンタル、窒化タングステン等の窒化金属膜が適用されてきた。また、従来の銅の電極又は配線の密着層として、チタン、タンタルなどの金属膜が適用されてきた。

[0004] 近年、LSIを構成するトランジスタとして、相補型金属酸化物半導体（Complementary Metal Oxide Semiconductor（CMOS））の電界効果トランジスタが用いられている。MOSで用いられる酸化物は、ハフニウム酸化物等の金属酸化物、あるいはシリコン酸化物等の半導体酸化物であり、金属電極は、タングステン、窒化タングステン、チタン、窒化チタン、タンタル、窒化タンタル、ニッケル、コバルト、モリブデン、高キャリア濃度を有するシリコン、のうちの少なくとも一つ以上である。CMOSは、Negative（n）型MOSとPositive（p）型MOSから構成されている。n型MOSでは、通常、ソース／ドレインにおいて、金属電極とn型半導体層が接合しており、p型MOSでは、通常、ソース／ドレインにおいて、金属電極とp型半導体層が接合

している。

[0005] ところで、金属とシリコンからなる遷移金属シリサイド膜は、遷移金属珪素化合物又は遷移金属珪化物とも呼ばれ、近年に研究開発が進められている。金属としての特性を利用した遷移金属シリサイド膜は、金属性シリサイド又はメタリックシリサイドと呼ばれ、耐熱性、耐酸化性、耐食性、電気伝導特性等に優れ、電極、高温構造物、耐環境用コーティング等の材料として期待される。半導体としての特性を利用した遷移金属シリサイド膜は、シリサイド半導体又はシリサイド系半導体又はセミコンダクティングシリサイドと呼ばれ、発光素子、太陽電池、熱電変換素子等の材料として期待される。また、半導体装置の技術分野では、遷移金属シリサイド膜は、シリコンを用いるLSI等のプロセスにマッチングのよい材料として知られている。

[0006] 本発明者らは、先に、 MSi_n （但し、M：遷移金属、Si：シリコン、 $n = 7 - 16$ ）に係る遷移金属シリサイド膜を提案し、該遷移金属シリサイド膜を用いた半導体装置を提案した（特許文献1、特許文献2参照）。特許文献1に係る前記遷移金属シリサイド膜 MSi_n （但し、M：遷移金属、Si：シリコン、 $n = 7 - 16$ ）は、遷移金属とシリコンの化合物であり、遷移金属原子の周りを7個以上16個以下のSi原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第1及び第2近接原子にSiが配置されており、次のような特徴を備えている。第1は、水素脱離による劣化の抑制であり、第2は、電界効果による電気伝導制御性と高いキャリア移動度である。また、本発明者らは、遷移金属内包シリコンクラスターを単位構造とした膜は、アモルファスシリコンに代替し薄膜トランジスタのチャネル領域に用いることができることを提案した（特許文献2参照）。

[0007] また、本発明者らは、遷移金属Mとシリコンの組成比 n が $7 - 16$ の範囲の金属珪素化合物薄膜を、半導体基板表面上にヘテロエピタキシャル成長させて作製した半導体コンタクト構造を提案した（特許文献3参照）。

[0008] また、本発明者らは、遷移金属の原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／遷移金属の組成比が3より大で1

6以下の前駆体を気相中で作製した後に、該前駆体を基板上に堆積して、シリコン／遷移金属の組成比が3より大で16以下の遷移金属シリサイド膜を該基板上に作製することを実現した（特許文献4参照）。特許文献4では、金属電極膜と半導体基板（N型Si基板）の接触界面にWSi_n膜を挿入したソース／ドレイン構造を持つSiのNMOSトランジスタを提案した。Si組成比nの高いWSi_n膜（例えば、n=8-12）を用いることにより、Si基板とWSi_n膜の接触界面に生じる欠陥準位を低減することができ、金属とSi基板の間で生じるエネルギー障壁の高さを制御して金属／Si基板の接触抵抗を低減することが可能となることを開示した。WSi_n膜を備える電極構造は、NMOSトランジスタのみならず、PMOSトランジスタにも有効であり、また、Siトランジスタのみならず、Geトランジスタにも有効であることを開示した。

先行技術文献

特許文献

[0009] 特許文献1：国際公開WO2009/107669

特許文献2：特開2011-066401号公報

特許文献3：国際公開WO2013/133060

特許文献4：特開2016-211038号公報

発明の概要

発明が解決しようとする課題

[0010] 銅が、隣接する層の表面や層中へ拡散しやすい性質を持っているため、拡散した銅が電流リークの経路となり、半導体装置および電子制御装置の性能を劣化させてしまうという問題があった。そこで、銅と、半導体層や絶縁体層との間に、銅の拡散を防止するためのバリア層を別途設ける必要がある。

[0011] 従来、バリア層として窒化金属膜等を用いた場合、バリア層と半導体層が接触する界面では、大きな接触抵抗ができてしまい、この大きな接触抵抗が半導体装置や電子制御装置の性能を劣化させてしまうという問題があった。

[0012] また、バリア層と銅を密着させる必要があるが、従来のバリア層と銅には十分な密着性が無かった。そこで、密着性を向上させるために、さらに密着層が挿入されることがあった。例えば、従来の半導体装置の電極又は配線には、密着層としてタンタル、バリア層として窒化タンタルが利用されているものがある。この場合、銅、タンタル、窒化タンタルの順で積層された積層構造が採用されてきた。しかしながら、半導体装置の微細化に伴い、この電極や配線も微細化されてきたが、密着層とバリア層の厚さの薄化には限界があるので、銅の膜厚のみを小さくする必要があった。その結果、タンタルと窒化タンタルの膜厚が電極又は配線の膜厚をかなり占めるようになり、電極又は配線の寄生抵抗が高くなってしまいう問題が生じた。この問題は、半導体装置の微細化に伴い、ますます顕著になっている。

[0013] また、バリア層や密着層が金属の場合には、銅とバリア層又は密着層との界面で、伝導電子の散乱が起き、電極又は配線の高抵抗化の原因となるという問題があった。

[0014] 本発明は、これらの問題を解決しようとするものであり、本発明は、銅または銅を主成分とする合金からなる導電体を構成する銅が、隣接する物体へ拡散することを防止可能な層を有する導電性積層体及びその製造方法を提供することを目的とする。また、銅または銅を主成分とする合金からなる導電体との密着性の優れた層を有する導電性積層体及びその製造方法を提供することを目的とする。銅または銅を主成分とする合金からなる導電体の、半導体との接触抵抗の低減を可能とする電子素子を提供することを目的とする。銅または銅を主成分とする合金からなる導電体の、電極乃至配線等に用いた際の寄生抵抗低減を可能とする電子素子を提供することを目的とする。

課題を解決するための手段

[0015] 本発明は、前記目的を達成するために、以下の特徴を有するものである。

[0016] (1) 第1の物体と、銅又は銅を主成分とする合金からなる導電体とが、タングステンシリサイド膜を介して積層された積層構造を備え、前記タングステンシリサイド膜のシリコン／タングステンの組成比が4より大で12以

下であることを特徴とする導電性積層体。

(2) 前記タングステンシリサイド膜の厚さは、0.3 nm以上で10 nm以下であることを特徴とする前記(1)に記載の導電性積層体。

(3) 前記第1の物体は、金属体、半導体、絶縁体のうちの少なくとも一つ以上であることを特徴とする前記(1)又は(2)に記載の導電性積層体。

(4) 前記半導体は、シリコン、ゲルマニウム、シリコンとゲルマニウムの化合物、シリコンとカーボンの化合物のうちの少なくとも一つ以上であることを特徴とする、前記(3)に記載の導電性積層体を備える電子素子。

(5) 前記絶縁体は、シリコン酸化物、カーボン酸化物、シリコンカーボン酸化物、シロキサン系有機化合物膜、シリコン窒化物、カーボン窒化物、シリコンカーボン窒化物、金属酸化物、金属窒化物のうちの少なくとも一つ以上であることを特徴とする前記(3)に記載の導電性積層体を備える電子素子。

(6) 前記金属体は、銅、金、タングステン、コバルト、チタン、ニッケル、モリブデンのうち少なくとも一つ以上であることを特徴とする前記(3)に記載の導電性積層体を備える電子素子。

(7) タングステンの原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／タングステンの組成比が4より大で12以下の前駆体を気相中で作製した後に、該前駆体を第1の物体上に堆積して、タングステンシリサイド膜を作製する工程と、銅又は銅を主成分とする合金からなる導電体を、前記タングステンシリサイド膜上に作製する工程とを有することを特徴とする導電性積層体の製造方法。

発明の効果

[0017] 本発明では、所定の組成比のタングステンシリサイド膜を、銅又は銅を主成分とする合金からなる導電体（以下、「銅合金導電体」とも呼ぶ。）に隣接して設けることにより、銅の拡散を防止する優れたバリア特性、及び銅合金導電体との密着性向上、という効果を奏する。そのため、タングステンシ

リサイド膜は従来の密着層とバリア層の両方の役割を果たすことができる。

[0018] また、本発明の導電性積層体を備えた電子素子について、銅合金導電体と半導体との間にタングステンシリサイド膜を介在させる半導体装置の場合は、優れたバリア特性の効果、及び銅合金導電体と半導体層との接触抵抗低減の効果を両立させることができる。

[0019] また、本発明の導電性積層体を電極構造や配線等に用いた電子素子の場合に、タングステンシリサイド膜を介在させる場合は、高い密着性とバリア機能により、電極や配線に占める銅合金導電体の膜厚の割合を高くすることができ、銅合金導電体の電極の寄生抵抗低減の効果を奏する。

[0020] また、タングステンシリサイド膜は低い状態密度を有するため、銅合金導電体とタングステンシリサイド膜との界面での伝導電子の散乱を抑えることが可能である。その結果、電極及び配線の低抵抗化が可能である。

[0021] また、本発明によれば、銅合金導電体と半導体層との接触抵抗低減の効果を奏するため、集積回路のさらなる微細化及び性能の向上を図れる。

[0022] 本発明の製造方法では、所定の組成比のタングステンシリサイド膜を堆積する工程と、銅または銅を主成分とする合金からなる導電体の形成工程を有することにより、銅が、隣接する物体へ拡散しない導電性積層体を製造することができる。

図面の簡単な説明

[0023] [図1]本発明の実施形態の導電性積層体を説明する断面模式図である。

[図2]第1の実施形態の導電性積層体を備えた半導体装置を説明する断面模式図である。

[図3]図2の具体例の図である。

[図4]図3と直交する面の断面模式図である。

[図5]第1の実施形態のMOS構造を備えた半導体装置の断面模式図である。

[図6]第1の実施形態のMOS構造を備えた半導体装置の断面模式図である。

[図7]第1の実施形態における、実施例と比較例のダイオード特性を比較した結果を示す図である。

[図8]第1の実施形態における、タングステンシリサイド膜を構成するタングステンとシリコンのクラスター構造を示す模式図である。

[図9]第1の実施形態における、タングステンシリサイド膜を構成するクラスターを3つ凝集させた構造の電荷の偏りを統計的に示した図である。

[図10]第2の実施形態の電子素子の断面模式図である。

[図11]第2の実施形態においてバリア機能の評価として加速条件下で経時絶縁破壊試験(TDDB)を行った結果を示す図である。

[図12]第2の実施形態において、絶縁破壊試験(TDDB)による累積故障確率と故障時間の関係を示した図である。

[図13]第2の実施形態において、絶縁破壊試験(TDDB)の結果から、寿命を外挿予測した図である。

[図14]第3の実施形態の電子素子の断面模式図である。

発明を実施するための形態

[0024] 本発明の実施形態について以下説明する。

[0025] 本発明者らは、銅又は銅を主成分とする合金からなる導電体から銅が拡散しないように、該導電体に接してタングステンシリサイド膜を積層した積層構造を備える導電性積層体を実現したものである。

[0026] タングステンシリサイド膜は、シリコン／タングステンの組成比が4より大で12以下である。組成比が4以下であると、膜中ではタングステンシリコンクラスター構造を有さないため、バリア機能が不十分であり、12より大であると、銅がタングステンシリサイド膜中のシリコン格子間を縫って移動してしまい、バリア機能が不十分となる。

[0027] タングステンシリサイド膜はアモルファス構造を有していることが望ましいが、結晶構造を有していてもよい。

[0028] タングステンシリサイド膜の厚さは、0.3nm以上で10nm以下であることが好ましい。0.3nmより薄いと、バリア機能が不十分であり、10nmを超えるとタングステンシリサイド膜の寄生抵抗が大きくなってしまいうからである。

[0029] タングステンシリサイド膜は、銅又は銅を主成分とする合金からなる導電体から、導電体の構成成分の銅が、金属体、半導体、絶縁体等の表面及び物質内に拡散することを防止する。ここで、銅を主成分とする合金とは、銅の成分が重量比で50%以上の合金をいう。銅の成分が70重量%以上のように大である場合は、タングステンシリサイド膜の有無による効果の差が顕著である。銅を主成分とする合金として、例えば、シリコン銅、ニッケル銅、アルミニウム銅、マンガン銅、クロム銅、硫化銅、セレン化銅、テルル化銅、ジルコニウム銅、チタン銅、金銅、亜鉛銅、スズ銅、コバルト銅、タンタル銅等が挙げられる。

[0030] 図1は、本発明の実施形態の導電性積層体の基本構造の主要部を説明する断面模式図である。導電性積層体の基本構造の主要部は、少なくとも、銅又は銅を主成分とする合金からなる導電体1と、タングステンシリサイド膜2とが積層された積層構造を備える。タングステンシリサイド膜2の、導電体1の接する面の反対側の面に、タングステンシリサイド膜2に接して、第1の物体が積層されている。第1の物体は、金属体、半導体、絶縁体のいずれか1つ以上であり、銅合金導電体がもし隣接したら銅が拡散されうる物質である。

[0031] 本実施形態の導電性積層体の製造方法は、次の工程を備える。

(工程1) 導電性積層体の準備段階として、第1の物体(半導体、金属体、絶縁体)を準備する工程。例えば、n型MOS構造を製造するためには、n型シリコン層を、p型MOS構造を製造するためには、シリコンゲルマニウム層を形成する工程。

(工程2) 第1の物体の上にタングステンシリサイド膜を形成する工程。

(工程3) タングステンシリサイド膜の上に、銅又は銅を主成分とする合金からなる導電体を形成する工程。

(工程4) 必要に応じて熱処理する工程。

[0032] (工程2)におけるタングステンシリサイド膜の形成は、タングステンの

原料ガスとシリコンの原料ガスを気相中で化学反応させることにより作製することができる。特許文献4に記載されたと同様の製造方法である。タングステンの原料ガスとシリコンの原料ガスを基板表面で化学反応させるのではなく、原料ガスを気相中で化学反応させることによって、より具体的にいえば、シリコン／タングステンの組成比が4を超える前駆体を気相中で作製し、該前駆体を基板上へ堆積させることによって、シリコン／タングステンの組成比が4を超えるタングステンシリサイド膜を作製できる。例えば、シリコンの原料ガス同士が反応しない温度の400℃に維持した反応炉の中に、シリコンの原料ガスを予め満たしておき、その反応炉の中にタングステンの原料ガスを導入することにより、気相中でタングステンシリサイド膜の前駆体を作製する。気相中での熱的な化学反応を利用することが望ましいが、基板温度の高温化も効果的である。タングステンの原料ガスとして、六フッ化タングステンガス、六塩化タングステンガス、有機タングステンガス等が挙げられる。シリコンの原料ガスとして、シランガス、ジシランガス、ジクロロシラン、四塩化ケイ素等が挙げられる。

[0033] (工程3)における銅又は銅を主成分とする合金からなる導電体の形成工程は、通常の電極や配線の製造における導電体形成工程を適宜用いることができる。銅を主成分とする合金として、上述の合金が好ましい。

[0034] 銅又は銅を主成分とする合金からなる導電体と、金属体又は半導体又は絶縁体が接している構造体について、熱処理を行うと、銅が金属体又は半導体又は絶縁体へ拡散し、金属体又は半導体又は絶縁体の特性が大きく変化してしまう。例えば、銅が金属体へ拡散すると、金属体の電気伝導率が変化する。銅が半導体へ拡散すると、半導体のバンドギャップ内に準位が形成されて、半導体のキャリアタイプやキャリア濃度が変化したり、リーク電流の原因となったりする。銅が絶縁体へ拡散すると、銅が絶縁体中でパーコレーション的に繋がってしまい、それがリーク電流の経路となり、絶縁体は電氣的な絶縁性を失ってしまう。これらの銅の物体中への拡散は約200℃以上の熱処理によって起きる。一方、タングステンシリサイド膜を介することで、熱

処理を行っても、銅の拡散を防止することができる。例えば、窒素雰囲気では 600℃30 分の熱処理を行っても、タングステンシリサイド膜が、銅の物体中への拡散を防止する。

[0035] (第 1 の実施形態)

本発明の第 1 の実施形態の導電性積層体について、図を参照して以下説明する。本実施形態では、半導体への銅の拡散を防止する構造を中心に説明する。

[0036] 図 2 は、本発明の実施形態の導電性積層体を備えた半導体装置の構造を説明する断面模式図である。半導体装置は、銅又は銅を主成分とする合金からなる導電体 1、タングステンシリサイド膜 2、半導体層 3 の順で積層された積層構造を備える。

[0037] 図 3 は、図 2 の具体例であり、銅又は銅を主成分とする合金からなる導電体 1、タングステンシリサイド膜 2、半導体層 3 の順で積層された積層構造を備える半導体装置の断面模式図である。図 3 では、タングステンシリサイド膜 2 が銅又は銅を主成分とする合金からなる導電体 1 を囲った構造である。

[0038] 図 4 は、図 3 の、タングステンシリサイド膜 2 で銅合金導電体 1 を囲った構造の、図 3 と直交する面の断面模式図である。

[0039] 図 5 は、銅又は銅を主成分とする合金からなる導電体 1、タングステンシリサイド膜 2、半導体層 3 の順で積層された 2 つの積層構造の間に、金属（ゲート）7、酸化物 8、半導体層 3 の MOS 構造を備えた半導体装置の断面模式図である。

[0040] 図 6 は、銅又は銅を主成分とする合金からなる導電体 1、タングステンシリサイド膜 2、シリコンゲルマニウム層 9 の順で積層された 2 つの積層構造の間に、金属（ゲート）17、酸化物 18、半導体層 10 の MOS 構造を備えた半導体装置の断面模式図である。

[0041] 本実施形態のタングステンシリサイド膜と接する半導体として、シリコン、ゲルマニウム、シリコンとゲルマニウムの化合物、シリコンとカーボンの

化合物のうちの少なくとも一つ以上が好ましい。シリコンとゲルマニウムの化合物層は、 $(\text{ゲルマニウム}) / (\text{シリコン} + \text{ゲルマニウム})$ の組成比が0より大で1以下であることが好ましい。

[0042] 〈バリア機能と熱処理の関係〉

銅とタングステンシリサイド膜の積層構造を作製した後に熱処理を行っても、タングステンシリサイド膜のバリア機能は維持される。熱処理とバリア機能について、次に示す試験により調べた。

[0043] 〈実施例1〉 銅（厚さ：200 nm）、タングステンシリサイド膜（厚さ：5 nm）、p⁺型シリコン層（厚さ：100 nm）、n型シリコン層（厚さ：500 μm）の順で積層されたダイオードの実施例1を作製し、窒素雰囲気下で400℃、500℃、600℃の熱処理を、各々30分間行い、ダイオード特性を測定した。

[0044] 〈比較例1〉 銅（厚さ：200 nm）、p⁺型シリコン層（厚さ：100 nm）、n型シリコン層（厚さ：500 μm）の順で積層されたダイオードの比較例1を作製し、窒素雰囲気下で400℃、500℃、600℃の熱処理を、各々30分間行い、ダイオード特性を測定した。

[0045] 図7は、実施例1と比較例1についてのダイオード特性を比較した結果を示す図である。図7は、実施例と比較例のダイオードの熱処理前後における理想係数の累積分布を示す。ここで、銅の拡散の評価には、ダイオードの電流－電圧特性から求まる理想係数を指標とした。実施例1の積層構造で、熱処理前、400℃熱処理後、500℃熱処理後、600℃熱処理後のものを、それぞれ線e f g hで示す。比較例1の積層構造で、熱処理前、400℃熱処理後、500℃熱処理後、600℃熱処理後のものを、それぞれ線a b c dで示す。熱処理前のダイオードにおいては、タングステンシリサイド膜の有無に関係なく、理想係数が1に近い値を示す。これは、再結合電流やリーク電流の成分がほとんどなく、理想的なダイオードであることを示している。一方で熱処理後のダイオードにおいては、タングステンシリサイド膜の有無で大きく異なる結果が得られる。タングステンシリサイド膜の無いダイ

オードにおいては、熱処理温度の増大に伴い、銅がシリコン層中に拡散することにより、理想係数が増大し、再結合電流やリーク電流の成分が増大する。タングステンシリサイド膜のある実施例1のダイオードにおいては、熱処理後も理想係数が1に近い値を維持し、良好なダイオード特性が得られる。これは、タングステンシリサイド膜が、銅のシリコン層中への熱拡散を防止していることを示している。つまり、タングステンシリサイド膜は、600℃の熱処理後でも、銅の拡散バリアの効果を維持する。また、タングステンシリサイド膜を介在させたダイオードでは、600℃の熱処理後でも、銅電極の膜剥がれは無く、銅とタングステンシリサイド膜の良好な密着性を保った。一方、タングステンシリサイド膜を介在させないダイオードでは、目視でも銅の膜構造の変化が観測された。

[0046] 〈バリア特性と密着性の評価〉

タングステンシリサイド膜は銅の拡散を防止すると共に密着性が高い特徴を有する。タングステンシリサイド膜の、銅の拡散防止機構と、銅との密着性について調べた。

[0047] 図8(a)は、第一原理計算から求めた1個のタングステン原子と12個のシリコン原子から成るタングステンシリコンクラスターの安定構造を示した模式図であり、原子の横に記載した数値が電荷の偏りを示している。このタングステンシリコンクラスターが多数個で凝集した物質がタングステンシリサイド膜である。プラスの値は、電荷がポジティブに帯電しており、マイナスの値は、電荷がネガティブに帯電していることを示している。このタングステンシリコンクラスターの中では12個のシリコン原子から1個のタングステン原子へ電荷が移動することにより、シリコン原子の電荷がポジティブに、タングステン原子の電荷がネガティブに偏って、極性を形成している。図8(b)は、第一原理計算から求めた、(a)図のタングステンシリコンクラスターに1個の銅原子が結合している構造を示した模式図である。銅原子がタングステンシリコンクラスターに吸着すると、タングステンシリコンクラスター内のシリコン原子と銅原子との間に極性が形成される。この極性

形成は、シリコン原子と銅原子との間で強固に結合していることを示しており、この結合エネルギーは 3.27 eV と大きな値を示す。即ち、銅がタングステンシリサイド膜を移動しようとしても、タングステンシリサイド膜を構成しているタングステンシリコンクラスターが銅を捕獲して、銅の移動が阻害される。

[0048] 図9は、図8で示したタングステンシリコンクラスターを3つ凝集させて、その安定構造の電荷の偏りを統計的に示した図である。本図は、3つのクラスターが凝集した構造においても、図8と同様に、シリコン原子とタングステン原子の間に電荷の偏りがあることを示している。これは、タングステンシリコンクラスターが多数個で凝集したタングステンシリサイド膜でも同様に、膜中でシリコン原子とタングステン原子の間に電荷の偏りがあることを示している。即ち、タングステンシリサイド膜中のシリコン原子と銅原子が高い結合力で密着することを示し、さらに、タングステンシリサイド膜が銅の拡散を防止することを示している。

[0049] 上述した評価は、銅で調べたが、銅の拡散が問題となるような銅を主成分とする合金の場合も、同様に効果がある。

[0050] (第2の実施形態)

第2の実施形態では、本発明の導電性積層体を用いて絶縁体への銅の拡散を防止する構造について説明する。

[0051] 図10は、銅又は銅を主成分とする合金からなる導電体1、タングステンシリサイド膜2、絶縁体4の順で積層された積層構造を備える電子素子の断面模式図である。ここで、絶縁体として、電子素子に通常用いられる絶縁体が挙げられる。

[0052] 本実施形態の電子素子として、半導体装置等の場合、電子素子の電極（銅又は銅を主成分とする合金からなる導電体1）と層間絶縁膜との間に、タングステンシリサイド膜を設けることができる。または、下記の例のようにMOSキャパシタを構成できる。タングステンシリサイド膜は、優れたバリア特性を示し、また従来の密着層とバリア層の両方の機能を果たす。タングス

テンシリサイド膜は膜厚 5 nm で十分な機能を果たした。タングステンシリサイド膜は膜厚が 0.3 nm 以上で 10 nm 以下であることが好ましい。また、銅又は銅を主成分とする合金からなる導電体との界面散乱が小さい。即ち、バリア膜が従来の金属膜である場合、より微細化する際に、銅中の伝導電子がバリア膜との界面でプラズモン散乱を起こして高抵抗化するという問題があるのに対して、タングステンシリサイド膜の場合は、半導体のため界面散乱が少ないという利点がある。

[0053] 本実施形態における絶縁体として、シリコン酸化物、カーボン酸化物、シリコンカーボン酸化物、シロキサン系有機化合物膜、シリコン窒化物、カーボン窒化物、シリコンカーボン窒化物、金属酸化物、金属窒化物のうちの少なくとも一つ以上であることが好ましい。

[0054] 〈バリア機能の評価〉

タングステンシリサイド膜は銅の拡散をバリアする機能を有している。バリア機能について、次に示す試験により調べた。

[0055] 〈実施例 2〉 銅（厚さ：200 nm）、タングステンシリサイド膜（厚さ：5 nm）、シリコン酸化膜（厚さ：20 nm）、シリコン層（厚さ：500 μm）の順で積層された積層構造の MOS キャパシタの実施例 2 を作製した。

[0056] 〈比較例 2〉 銅（厚さ：200 nm）、シリコン酸化膜（厚さ：20 nm）、シリコン層（厚さ：500 μm）の順で積層された積層構造の MOS キャパシタの比較例 2 を作製した。

[0057] 図 11 は、MOS キャパシタの実施例 2（線 B）と MOS キャパシタの比較例 2（線 A）について、加速条件下で経時絶縁破壊試験（TDDB）を行った結果を示す図である。この試験では、200℃の真空雰囲気下で、銅電極にプラス 5 MV/cm の電界強度を印可し続けて、電流密度を一定時間毎に観測する。この環境により、銅の拡散が加速されて、銅がシリコン酸化膜中に拡散すると、拡散した銅がリーク電流の経路となり、電流密度が急峻に増大する。

[0058] 図12は、図11の試験の結果の累積故障確率と故障時間の関係を示した図である。図11の試験において、電流密度が 1 A/cm^2 に達した時間を故障時間として、タングステンシリサイド膜の有無でバリア特性を比較した。その結果、タングステンシリサイド膜を有するMOSキャパシタの実施例2（線D）が、タングステンシリサイド膜の無いMOSキャパシタの比較例2（線C）に比べて、故障時間が3桁から4桁ほど延びた。

[0059] 図13は、銅、タングステンシリサイド膜、シリコン酸化膜、シリコン層の順で積層された積層構造（実施例2）の加速劣化試験の結果から、寿命を外挿予測した図である。タングステンシリサイド膜が5nmの極薄膜にも関わらず100℃で、10年間以上の実用的な信頼性寿命に相当する。

[0060] （第3の実施形態）

第3の実施形態では、本発明の導電性積層体を用いて金属体への銅の拡散を防止する構造について説明する。

[0061] 図14は、少なくとも、銅又は銅を主成分とする合金からなる導電体1、タングステンシリサイド膜2、金属5の順で積層された積層構造を備える電子素子の断面模式図である。本図は、金属5にさらにタングステンシリサイド膜6が順に積層された積層構造である。タングステンシリサイド膜（2、6）が、銅又は銅を主成分とする合金からなる導電体1及び金属5を囲った構造である。本図の電子素子は、例えば、電極や配線である。金属5として、従来から電極や配線の導電金属として用いられる金属が挙げられる。金属5は、銅が拡散するような金属材料であり、タングステンシリサイド膜2はバリア層の機能を有している。金属5は、例えば、銅、タングステン、コバルト、チタン、ニッケル、モリブデンのうち少なくとも一つ以上が好ましい。

[0062] 以上、上記実施形態では、本発明の導電性積層体を適用できる電子素子について、CMOS等の半導体装置の電極や絶縁構造や配線を例示した。電子素子は、例えば、電子制御装置、記憶装置等の信号の入出力部構造、電流や電圧やスピンを利用した装置等でもよい。本発明の電子素子は、例示したも

のに制限されない。

[0063] なお、上記実施形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。

産業上の利用可能性

[0064] 本発明の導電性積層体は、銅又は銅を主成分とする合金からなる導電体の銅が隣接する物体に拡散するのを防止するバリア層を有するので、各種電気装置、電子部品に幅広く利用できる。

符号の説明


[0065] 1 銅又は銅を主成分とする合金からなる導電体
 2、6 タングステンシリサイド膜
 3、10 半導体層
 4 絶縁体
 5 金属
 7、17 金属（ゲート）
 8、18 酸化物
 9 シリコンゲルマニウム層

請求の範囲


- [請求項1] 第1の物体と、銅又は銅を主成分とする合金からなる導電体とが、タングステンシリサイド膜を介して積層された積層構造を備え、前記タングステンシリサイド膜のシリコン／タングステンの組成比が4より大で12以下であることを特徴とする導電性積層体。
- [請求項2] 前記タングステンシリサイド膜の厚さは、0.3nm以上で10nm以下であることを特徴とする請求項1に記載の導電性積層体。
- [請求項3] 前記第1の物体は、金属体、半導体、絶縁体のうちの少なくとも一つ以上であることを特徴とする請求項1又は2に記載の導電性積層体。
- [請求項4] 前記半導体は、シリコン、ゲルマニウム、シリコンとゲルマニウムの化合物、シリコンとカーボンの化合物のうちの少なくとも一つ以上であることを特徴とする、請求項3記載の導電性積層体を備える電子素子。
- [請求項5] 前記絶縁体は、シリコン酸化物、カーボン酸化物、シリコンカーボン酸化物、シロキサン系有機化合物膜、シリコン窒化物、カーボン窒化物、シリコンカーボン窒化物、金属酸化物、金属窒化物のうちの少なくとも一つ以上であることを特徴とする請求項3に記載の導電性積層体を備える電子素子。
- [請求項6] 前記金属体は、銅、金、タングステン、コバルト、チタン、ニッケル、モリブデンのうち少なくとも一つ以上であることを特徴とする請求項3に記載の導電性積層体を備える電子素子。
- [請求項7] タングステンの原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／タングステンの組成比が4より大で12以下の前駆体を気相中で作製した後に、該前駆体を第1の物体上に堆積して、タングステンシリサイド膜を作製する工程と、
銅又は銅を主成分とする合金からなる導電体を、前記タングステンシリサイド膜上に作製する工程とを有することを特徴とする導電性積

層体の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]



[図6]




[図7]




[図8]


(a)




(b)




[図9]




[図10]




[図11]




[図12]



[図13]



[図14]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2018/040556

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H01L21/3205 (2006.01) i, C01B33/06 (2006.01) i,
C23C16/42 (2006.01) i, H01B5/14 (2006.01) i, H01B13/00 (2006.01) i,
H01L21/28 (2006.01) i, H01L21/336 (2006.01) i,
H01L21/768 (2006.01) i, H01L23/532 (2006.01) i,
H01L29/78 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H01L21/3205, C01B33/06, C23C16/42, H01B5/14, H01B13/00,
H01L21/28, H01L21/336, H01L21/768, H01L23/532, H01L29/78

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2019
Registered utility model specifications of Japan	1996-2019
Published registered utility model applications of Japan	1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2000-3884 A (TOSHIBA CORP.) 07 January 2000, paragraphs [0012]-[0036], fig. 1, 2 (Family: none)	1-7
Y	JP 2016-211038 A (NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY) 15 December 2016, paragraphs [0018], [0026]-[0028], [0063], [0064] (Family: none)	1-5, 7
Y	JP 2009-246379 A (TOKYO ELECTRON LTD.) 22 October 2009, paragraphs [0015]-[0018], fig. 1 & US 2002/0197856 A1, paragraphs [0033]-[0040], fig. 1 & WO 1999/023694 A1 & EP 1037270 A1 & KR 10-0588887 B1	6
A	WO 2013/133060 A1 (NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY) 12 September 2013, entire text, all drawings (Family: none)	1-7
A	JP 2000-40675 A (SONY CORP.) 08 February 2000, entire text, all drawings (Family: none)	1-7

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
09 January 2019 (09.01.2019)

Date of mailing of the international search report
22 January 2019 (22.01.2019)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））			
Int.Cl. H01L21/3205(2006.01)i, C01B33/06(2006.01)i, C23C16/42(2006.01)i, H01B5/14(2006.01)i, H01B13/00(2006.01)i, H01L21/28(2006.01)i, H01L21/336(2006.01)i, H01L21/768(2006.01)i, H01L23/532(2006.01)i, H01L29/78(2006.01)i			
B. 調査を行った分野			
調査を行った最小限資料（国際特許分類（IPC））			
Int.Cl. H01L21/3205, C01B33/06, C23C16/42, H01B5/14, H01B13/00, H01L21/28, H01L21/336, H01L21/768, H01L23/532, H01L29/78			
最小限資料以外の資料で調査を行った分野に含まれるもの			
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2019年 日本国実用新案登録公報 1996-2019年 日本国登録実用新案公報 1994-2019年			
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	
Y	JP 2000-3884 A（株式会社東芝）2000.01.07, 段落[0012]-[0036], 図1, 2（ファミリーなし）	1-7	
Y	JP 2016-211038 A（国立研究開発法人産業技術総合研究所）2016.12.15, 段落[0018], [0026]-[0028], [0063], [0064]（ファミリーなし）	1-5, 7	
☒ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献			
国際調査を完了した日 09.01.2019		国際調査報告の発送日 22.01.2019	
国際調査機関の名称及びあて先 日本国特許庁（ISA/J P） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官（権限のある職員） 佐藤 靖史	50 5895
		電話番号 03-3581-1101 内線 3559	

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2009-246379 A (東京エレクトロン株式会社) 2009. 10. 22, 段落 [0015]-[0018], 図 1 & US 2002/0197856 A1, 段落[0033]-[0040], 図 1 & WO 1999/023694 A1 & EP 1037270 A1 & KR 10-0588887 B1	6
A	WO 2013/133060 A1 (国立研究開発法人産業技術総合研究所) 2013. 09. 12, 全文, 全図 (ファミリーなし)	1-7
A	JP 2000-40675 A (ソニー株式会社) 2000. 02. 08, 全文, 全図 (ファ ミリーなし)	1-7